KR20180054491A - Method for fabricating a solar cell - Google Patents
Method for fabricating a solar cell Download PDFInfo
- Publication number
- KR20180054491A KR20180054491A KR1020170151585A KR20170151585A KR20180054491A KR 20180054491 A KR20180054491 A KR 20180054491A KR 1020170151585 A KR1020170151585 A KR 1020170151585A KR 20170151585 A KR20170151585 A KR 20170151585A KR 20180054491 A KR20180054491 A KR 20180054491A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- silicon oxide
- semiconductor substrate
- oxide layer
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 claims abstract description 173
- 239000000758 substrate Substances 0.000 claims abstract description 133
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 109
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 238000000137 annealing Methods 0.000 claims abstract description 29
- 230000005641 tunneling Effects 0.000 claims description 64
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 40
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 239000000126 substance Substances 0.000 claims description 20
- 238000009279 wet oxidation reaction Methods 0.000 claims description 15
- 230000000630 rising effect Effects 0.000 claims description 9
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 description 44
- 238000010438 heat treatment Methods 0.000 description 30
- 239000002019 doping agent Substances 0.000 description 24
- 239000007789 gas Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 16
- 230000008859 change Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000007800 oxidant agent Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1864—Annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
- H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
본 발명의 일 실시예는 터널링층을 갖는 태양전지의 새로운 제조 방법에 관한 것이다. One embodiment of the present invention relates to a new method of manufacturing a solar cell having a tunneling layer.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy into electric energy.
최근 개발되고 있는 태양전지는 효율을 좋게 하기 위해 하기 위해 기판과 도펀트가 반도체층 사이에 터널링층을 배치해 셀 효율을 높이고 있다. 이 터널링층은 실리콘 산화물로 이뤄지는데 터널링 효과를 얻기 위해서는 어닐링(annealing) 공정이 수반되어야 한다.In recent years, solar cells are increasing their cell efficiency by arranging a tunneling layer between the substrate and the doped semiconductor layer in order to improve the efficiency. The tunneling layer is made of silicon oxide, and an annealing process is required to obtain a tunneling effect.
한편, 효율은 태양 전지의 성능을 평가하는 중요한 인자로, 이 효율은 태양 전지의 발전 성능과 직결되어 있다. On the other hand, efficiency is an important factor for evaluating the performance of the solar cell, and this efficiency is directly related to the power generation performance of the solar cell.
본 발명의 일 실시예에서는 실리콘 산화물층을 형성하고 이어서 바로 어닐링을 실시해 효율을 좋게 개선한 새로운 형태의 태양 전지 방법을 개시한다.In one embodiment of the present invention, a new type of solar cell method is disclosed in which a silicon oxide layer is formed and then immediately annealed to improve efficiency.
본 발명의 다른 실시예에서는 반도체층을 형성하기 전에 어닐링을 실시해서 효율을 좋게 개선한 새로운 형태의 태양 전지 방법을 개시한다.Another embodiment of the present invention discloses a new type of solar cell method in which annealing is performed before formation of a semiconductor layer to improve efficiency.
본 발명의 일 실시예에 따른 제조 방법은 반도체 기판 위에 실리콘 산화물층을 형성하는 단계, 연속해서 상기 실리콘 산화물층을 570℃ ~ 700℃ 온도에 노출시켜 어닐링(annealing)하는 단계를 포함한다.A fabrication method according to an embodiment of the present invention includes forming a silicon oxide layer on a semiconductor substrate, and subsequently annealing the silicon oxide layer by exposing the silicon oxide layer to a temperature of 570 ° C to 700 ° C.
상기 어닐링하는 단계에서, 상기 실리콘 산화물층은 상기 700℃보다 작은 온도에서 제1 시간 동안 서서히 700℃ 근처까지 가열된 후, 제2 시간동안 이 온도를 유지하다, 제3 시간동안 상기 작은 온도로 서서히 낮아진다.In the annealing step, the silicon oxide layer is heated to a temperature of about 700 DEG C for a first time at a temperature less than 700 DEG C, then maintained at a temperature for a second time, Lower.
상기 제1 시간동안 1분당 상승 온도는 약 10℃일 수 있고, 상기 제1 시간은 8분 ~ 12분일 수 있다.The rising temperature per minute during the first time may be about 10 ° C, and the first time may be from 8 minutes to 12 minutes.
상기 작은 온도는 600℃와 같거나 큰 온도일 수 있고, 상기 제2 시간은 12분 ~ 18분일 수 있다.The small temperature may be a temperature equal to or higher than 600 DEG C, and the second time may be 12 minutes to 18 minutes.
상기 제3 시간동안 1분당 하강 온도는 상기 제1 시간동안 1분당 상승 온도보다 작을 수 있고, 상기 제3 시간동안 1분당 하강 온도는 약 10℃이다.The falling temperature per minute during the third time may be less than the rising temperature per minute during the first time, and the falling temperature per minute during the third time is about 10 ° C.
상기 제1 시간은 상기 제2 시간보다 짧거나, 상기 제3 시간보다 짧을 수 있다.The first time may be shorter than the second time, or may be shorter than the third time.
상기 제1 시간과 제2 시간, 그리고 제3 시간을 합한 시간은 1시간과 같거나 작을 수 있다.The sum of the first time, the second time, and the third time may be equal to or less than one hour.
상기 산화물층을 형성하는 단계와, 상기 터널링층으로 변환시키는 단계는 인-시츄(in-situ) 공정으로 진행될 수 있다.The step of forming the oxide layer and the step of converting into the tunneling layer may be performed by an in-situ process.
상기 실리콘 산화물층은 상기 반도체 기판의 표면을 습식 산화하여 형성하거나, 화학적 솔루션에 노출시켜 상기 산화물층을 형성하거나, 열적 산화를 통해 형성할 수 있다.The silicon oxide layer may be formed by wet oxidation of the surface of the semiconductor substrate, by exposing the surface of the semiconductor substrate to a chemical solution to form the oxide layer, or by thermal oxidation.
상기 습식 산화하는 것은 상기 반도체 기판을 80℃ 내지 90℃의 순수(DI water)에 노출시키는 것을 포함할 수 있다.The wet oxidation may comprise exposing the semiconductor substrate to pure water (DI water) at 80 캜 to 90 캜.
상기 습식 산화하는 것은 상기 반도체 기판을 순수(DI water)에 10분 내지 20분간 노출시키는 것을 포함할 수 있다.The wet oxidation may include exposing the semiconductor substrate to DI water for 10-20 minutes.
상기 실리콘 산화물층은 SiO2일 수 있고, 상기 터널링층의 두께는 1 ~ 1.5(nm)인 것이 바람직하다.The silicon oxide layer may be SiO 2 , and the thickness of the tunneling layer is preferably 1 to 1.5 nm.
본 발명의 다른 실시예에서는 반도체 기판 위에 제1 온도에서 실리콘 산화물층을 형성하는 단계, 상기 실리콘 산화물층을 제2 온도에서 어닐링(annealing)해 터널링층을 형성하는 단계, 상기 터널링층 위에 다결정 실리콘층을 형성하는 단계를 포함하는 태양전지의 제조 방법을 개시한다.In another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a silicon oxide layer at a first temperature on a semiconductor substrate; annealing the silicon oxide layer at a second temperature to form a tunneling layer; Thereby forming a solar cell.
상기 실리콘 산화물층을 형성하는 단계에서, 상기 실리콘 산화물층은 화학적 산화에 의해 형성될 수 있고, 상기 터널링층을 형성하는 단계에서, 상기 제2 온도의 챔버에서 어닐링이 실시될 수 있다.In the step of forming the silicon oxide layer, the silicon oxide layer may be formed by chemical oxidation, and in the step of forming the tunneling layer, annealing may be performed in the chamber of the second temperature.
상기 실리콘 산화물층을 형성하는 단계에서, 상기 실리콘 산화물층은 챔버 안에서 열적 산화에 의해 형성될 수 있고, 상기 터널링층을 형성하는 단계는 상기 챔버 안에서 인-시츄(in-situ)로 연속해서 실시될 수 있다.In the step of forming the silicon oxide layer, the silicon oxide layer may be formed by thermal oxidation in the chamber, and the step of forming the tunneling layer may be performed in-situ continuously in the chamber .
상기 제1 온도와 상기 제2 온도는 실질적으로 동일하고, 그 온도는 570℃ ~ 700℃일 수 있다.The first temperature and the second temperature are substantially the same, and the temperature may be 570 ° C to 700 ° C.
상기 다결정 실리콘층은 상기 터널링층 위에 바로 다결정 실리콘을 증착해 형성될 수 있다.The polycrystalline silicon layer may be formed by depositing polycrystalline silicon directly on the tunneling layer.
본 발명의 일 실시예에 따르면, 실리콘 산화물층을 형성한 후에 이어서 바로 어닐링을 실시하기 때문에 개선된 터널링층을 형성할 수가 있다.According to one embodiment of the present invention, an improved tunneling layer can be formed since annealing is performed immediately after formation of the silicon oxide layer.
또한 반도체층을 형성하기 전에 어닐링층 하기 때문에 낮은 온도에서 열처리가 가능하다.Further, since annealing layer is formed before forming the semiconductor layer, heat treatment at a low temperature is possible.
또한, 열처리시 온도를 100℃이내에서 서서히 상승시켰다 하강시키기 때문에, 반도체 기판에 가해지는 열적 스트레스를 줄여 셀 효율을 향상시킨다.In addition, since the temperature is gradually raised and lowered within 100 占 폚 during the heat treatment, the thermal stress applied to the semiconductor substrate is reduced to improve the cell efficiency.
도 1은 본 발명의 일 실시예에 따른 제조 방법을 이용해서 제작한 태양전지의 단면 모습을 보여준다.
도 2는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 설명하는 흐름도이다.
도 3은 실리콘 산화물층의 열처리시 온도 변화를 보여주는 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 설명하는 흐름도이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 제작 방법을 이용해서 도 1에 따른 태양 전지를 제작하는 과정을 모식적으로 보여준다.FIG. 1 shows a cross-sectional view of a solar cell manufactured using a manufacturing method according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
FIG. 3 is a graph showing the temperature change during the heat treatment of the silicon oxide layer. FIG.
4 is a flowchart illustrating a method of manufacturing a solar cell according to another embodiment of the present invention.
FIGS. 5A to 5H schematically illustrate a process of fabricating the solar cell according to FIG. 1 using the fabrication method according to an embodiment of the present invention.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. 도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 간단히 하거나 생략하였으며, 또한 두께, 넓이, 크기 등은 자의적으로 실제와 다르게 조정을 하였는 바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. 또한, 증착법, 스퍼터링법과 같이 잘 알려진 반도체 제조 방법들에 대해선 발명의 본질이 불명확해지지 않도록 자세한 설명은 생략하였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms. In order to explain the present invention clearly and briefly, the drawings are simplified or omitted, and the thickness, width, and size are arbitrarily adjusted differently from the actual thickness, width, and the like of the present invention. Are not limited to those shown in the drawings. In addition, detailed description of well known semiconductor fabrication methods such as vapor deposition and sputtering is omitted so as not to obscure the essence of the invention.
도 1은 후술하는 본 발명의 일 실시예에 따른 제조 방법을 이용해서 제작한 태양전지의 단면 모습을 보여준다.FIG. 1 shows a cross-sectional view of a solar cell manufactured using a manufacturing method according to an embodiment of the present invention to be described later.
도 1을 참조하면, 태양 전지(100)는, 반도체 기판(10)과, 반도체 기판(10)의 후면 쪽에 위치하는 n+ 영역(20)과, 반도체 기판(10)의 전면 쪽에 위치하는 p+ 영역(30)을 포함해 구성된다. 전극(42, 44)은 n+ 영역(20)에 연결되는 제1 전극(42)과, p+ 영역(30)에 연결되는 제2 전극(44)을 포함한다. 그리고 태양 전지(100)는, 제1 패시베이션막(24), 제2 패시베이션막(34), 반사 방지막(36)과 같은 절연막을 더 포함할 수 있다. 이를 상세하게 설명한다. 1, a solar cell 100 includes a
반도체 기판(10)은 단결정 구조의 반도체층으로 구성된다. 반도체 기판(10)이 단결정 반도체로 구성되면, 태양 전지(100)가 결정성이 높아 결함이 적은 단결정 반도체로 구성되는 반도체 기판(10)을 기반으로 하게 된다. 이에 따라 태양 전지(100)가 우수한 전기적 특성을 가질 수 있다.The
반도체 기판(10)의 전면은 텍스쳐링(texturing)되어 요철을 가질 수 있다. 요철은, 일 예로, 외면이 반도체 기판(10)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 전면의 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)에서 pn 접합이루는 영역까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. The front surface of the
다만, 반도체 기판(10)의 텍스쳐링은 전술한 내용에 한정되는 것은 아니다.However, the texturing of the
예를 들어, 반도체 기판(10)의 전면 및 후면 모두에 텍스쳐링된 요철이 형성될 수 있으며, 이 경우, 전면 및 후면에 형성된 요철은 모두 불규칙한 크기의 피라미드 형상이거나 전면 및 후면에 형성된 요철의 형상이 서로 다를 수도 있다.For example, textured irregularities may be formed on both the front surface and the rear surface of the
반도체 기판(10)은 n형 또는 p형 도펀트가 낮은 도핑 농도로 도핑되어 있는데, 바람직한 한 형태에서 반도체 기판(10)은 n형 도펀트로 도핑되어 있다.The
반도체 기판(10)이 n형 도펀트로 도핑된 경우, 전면(수광면)에는 p형 도펀트가 도핑되어 반도체 기판(10) 전면에 p+영역(30)이 형성됨으로써 에미터층이 형성될 수 있고, 반도체 기판(10)의 후면 전체에는 n+ 영역(20)이 형성되어 후면 전계층이 될 수 있다. 일 예로, 반도체 기판(10) 위에 터널링층(22)이 형성되고, 터널링층(22) 위에 n+ 영역(20)이 형성될 수 있다. 이 경우, 반도체 기판(10) 전면의 p+영역(30)이 반도체 기판(10)과 pn접합을 형성할 수 있다.When the
뿐만 아니라, 반도체 기판(10)이 p형 도펀트로 도핑된 경우, 전면(수광면)에는 p형 도펀트가 도핑되어 반도체 기판 전면에 p+ 영역(30)이 형성됨으로써 전면 전계층이 될 수 있고, 반도체 기판(10)의 후면 전체에는 n+ 영역(20)이 형성되어 에미터층이 될 수 있다. 이 경우, 반도체 기판(10) 후면의 n+ 영역(20)은 반도체 기판과 pn접합을 형성할 수 있다. In addition, when the
터널링층(22)은 반도체 기판(10)의 후면에 접촉 형성되어 구조를 단순화하고 터널링 효과를 향상할 수 있다. 이 터널링층(22)은 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 터널링층(22)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만이 터널링층(22)을 통과할 수 있도록 한다. 또한, 터널링층(22)은 n+ 영역(20)의 도펀트가 반도체 기판(10)으로 확산하는 것을 방지하는 확산 배리어로서의 역할을 수행할 수 있다. 이러한 터널링층(22)은 다수 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 특히, 터널링층(22)이 실리콘 산화물을 포함하는 실리콘 산화물층으로 구성될 수 있다. 실리콘 산화물층은 패시베이션 특성이 우수하며 캐리어가 터널링되기 쉬운 막이기 때문이다. The
터널링 효과를 충분하게 구현할 수 있도록 터널링층(22)의 두께가 제1 및 제2 패시베이션막(24, 34), 제1 또는 제2 도전형 영역(20, 30)의 두께보다 작을 수 있다. 일 예로, 터널링층(22)의 두께가 2nm 이하일 수 있고, 일 예로, 1nm ~ 1.5nm 이다.The thickness of the
터널링층(22)의 두께가 2nm를 초과하면 터널링이 원할하게 일어나지 않아 태양 전지(100)의 효율이 저하될 수 있고, 터널링층(22)의 두께가 1nm 미만이면 원하는 품질의 터널링층(22)을 형성하기에 어려움이 있을 수 있다.If the thickness of the
n+ 영역(20)은 반도체 기판(10)과 동일한 반도체 물질(좀더 구체적으로, 단일 반도체 물질, 일례로, 실리콘)을 포함하는 반도체층으로 구성된다. 그러면, p+ 영역(30)이 반도체 기판(10)과 유사한 특성을 가져 서로 다른 반도체 물질을 포함할 경우에 발생할 수 있는 특성 차이를 최소화할 수 있다. 다만, n+ 영역(20)이 반도체 기판(10) 위에서 반도체 기판(10)과 별개로 형성되므로, 반도체 기판(10) 위에서 쉽게 형성될 수 있도록 n+ 영역(20)이 반도체 기판(10)과 다른 결정 구조를 가질 수 있다. The n < + >
예를 들어, n+ 영역(20)은 다결정 실리콘으로 이뤄진 반도체층에, n형 도펀트를 도핑하여 만들 수 있다. 그러면 우수한 전기 전도도를 가져 캐리어의 이동을 원활하게 할 수 있고, 산화물 등으로 구성된 터널링층(22)에서 캐리어의 터널링이 원활하게 일어나도록 유도할 수 있다. For example, the n < + >
본 실시예에서 n+ 영역(20)을 반도체 기판(10)과 별개로 형성하여 반도체 기판(10) 내부에 도핑 영역 형성 시에 발생할 수 있는 결함 또는 개방 전압 저하의 문제를 저감할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 향상할 수 있다. In this embodiment, the n +
반도체 기판(10)이 n형 도펀트로 도핑된 경우, 반도체 기판(10)의 전면 쪽에는 p+ 영역(30)이 형성되어 있다. 일 예로, 본 실시예에서는 p+ 영역(30)이 반도체 기판(10)의 일부에 p형 도펀트가 도핑되어 형성된 도핑 영역으로, 반도체 기판(10)과 pn 접합을 이룬다.When the
뿐만 아니라, 반도체 기판(10)이 p형 도펀트로 도핑된 경우, 반도체 기판(10)의 전면 쪽에는 p+ 영역(30) 이 형성될 수 있으며, 이 경우, p+ 영역(30)은 전면 전계층으로 역할을 할 수 있다. In addition, when the
여기서, p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 들 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 들 수 있다. Examples of the p-type dopant include Group 3 elements such as boron (B), aluminum (Al), gallium (Ga) and indium (In) , Bismuth (Bi), antimony (Sb), and the like.
도 1의 태양전지에서는 반도체 기판(10)과 별개로 형성되는 n+ 영역(20)이 반도체 기판(10)의 후면 쪽에 위치하고, 반도체 기판(10)의 일부를 구성하는 p+ 영역(30)이 반도체 기판(10)의 전면 쪽에 위치한다. 반도체 기판(10)과 다른 결정 구조를 가지는 n+ 영역(20)이 반도체 기판(10)의 전면 쪽에 위치하면 n+ 영역(20)에서의 광 흡수가 증가되어 pn 접합에 도달하는 광량이 저하될 수 있으므로, n+ 영역(20)을 반도체 기판(10)의 후면 쪽에 위치시킨 것이다. 1, the n +
제1 및 제2 도전형 영역(20, 30) 위에는 제1 및 제2 전극(42, 44)에 대응하는 개구부(102, 104)를 제외하고 절연물질로 이뤄진 막들이 전체적으로 형성될 수 있다. 이러한 절연막은 별도로 도펀트를 포함하지 않는 언도프트 절연막이다. Membranes made of an insulating material may be formed on the first and second
일 예로, n+ 영역(20) 위에는 개구부(102)를 제외한 부분에 제1 절연막이 전체적으로 형성되고, p+ 영역(30) 위에는 개구부(104)를 제외한 부분에 제2 절연막이 전체적으로 형성된다. 이러한 절연막은 패시베이션막으로, 도핑 영역(20, 30)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.For example, the first insulating film is formed entirely on the n +
그리고, 또 다른 절연막으로 반도체 기판(10)의 전면에 광의 반사율을 줄이는 반사 방지막(36)이 더 형성되어 있다.An
이 같은 절연막은, 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가진다.Such an insulating film may be a single film selected from the group consisting of a silicon nitride film, a silicon nitride film containing hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, MgF2, ZnS, TiO2 and CeO2, or a multilayer film structure .
제1 전극(42)은 n+ 영역(20)과 컨택(contact)을 이뤄 n+ 영역(20)에 전기적으로 연결되고, 제2 전극(44)은 p+ 영역(30)에 전기적으로 연결된다. 이 제1 전극(42)과 제2 전극(44)은 각각 절연막에 형성한 개구부(102, 104)를 통해 n+ 영역(20)과 p+ 영역(30)에 연결된다.The first electrode 42 is electrically connected to the n +
도 2는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 설명하는 흐름도이다.2 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 제조 방법은 반도체 기판 위에 실리콘 산화물층을 형성하는 단계(S11)를 포함한다.A manufacturing method according to an embodiment of the present invention includes forming a silicon oxide layer (S11) on a semiconductor substrate.
실리콘 산화물층은 SiOx와 같은 화학식을 갖는 물질로, 바람직한 한 형태에서는 SiO2이다.The silicon oxide layer is a material having a chemical formula such as SiOx, in one preferred form SiO2.
실리콘 산화물층을 반도체 기판 위에 형성하는 방법은 습식 산화(wet oxidation), 열적 산화(thermal oxidation) 또는 화학적 산화(chemical oxidation) 방식이 모두 사용될 수 있다.화학적 산화는 반도체 기판의 표면을 액상의 산화제로 이뤄진 화학 솔루션(chemical solution)에 노출시켜 실리콘 산화물층을 형성하는 방식이다. 산화제로는 오존(O3)과 과산화 수소(H2O2)와 같은 것들이 이용된다.The method of forming the silicon oxide layer on the semiconductor substrate may be a wet oxidation, a thermal oxidation or a chemical oxidation method. And then exposed to a chemical solution to form a silicon oxide layer. Ozone (O3) and hydrogen peroxide (H2O2) are used as the oxidizing agent.
습식 산화는 예를 들어, 반도체 기판을 순수(DI water)조건에서 린스하여 기판 표면에 얇은 산화막을 형성하는 방식일 수 있다. 구체적으로, 약 80℃ 내지 약 90℃ 온도의 순수에 반도체 기판을 약 10분 내지 약 20분간 노출 시킴으로써 반도체 기판에 실리콘 산화물층을 형성할 수 있다. The wet oxidation may be, for example, a method of rinsing a semiconductor substrate under DI water conditions to form a thin oxide film on the substrate surface. Specifically, a silicon oxide layer can be formed on the semiconductor substrate by exposing the semiconductor substrate to pure water at a temperature of about 80 ° C to about 90 ° C for about 10 minutes to about 20 minutes.
순수(DI water)의 온도가 상기 범위를 유지함으로써, 빠른 시간 내에 적절한 수준의 산화막 형성이 가능하다. 순수(DI water)의 온도가 90℃ 초과인 경우, 순수의 끓는점에 가까워 안정적인 공정 진행이 어려울 수 있다. 순수(DI water)의 온도가 80℃ 미만인 경우, 충분한 산화막 형성이 어려울 수 있다.By maintaining the temperature of the DI water within the above range, it is possible to form an appropriate level of oxide film in a short time. If the temperature of the DI water is higher than 90 ° C, the boiling point of the pure water may be close, so that stable process progress may be difficult. If the temperature of DI water is less than 80 캜, sufficient oxide film formation may be difficult.
또한, 반도체 기판을 순수(DI water)에 노출시키는 시간이 10분 미만인 경우, 충분한 수준의 산화막 형성이 어려울 수 있다. 반도체 기판을 순수(DI water)에 노출시키는 시간이 20분 초과인 경우, 공정 시간이 길어져 공정 효율이 저하될 수 있고, 산화막 두께가 두꺼워져 터널링 효과가 나타나지 않을 수 있다.Further, when the time for exposing the semiconductor substrate to pure water (DI water) is less than 10 minutes, it may be difficult to form a sufficient level of oxide film. If the time for exposing the semiconductor substrate to DI water is more than 20 minutes, the process time may be prolonged and the process efficiency may be deteriorated, and the tunneling effect may not be exhibited due to the thick oxide film.
즉, 습식 산화는 반도체 기판을 순수(DI water)에 노출시키는 시간 및 온도를 동시에 제어함으로써 효과적으로 산화막을 형성할 수 있다.That is, the wet oxidation can effectively form an oxide film by simultaneously controlling the time and temperature for exposing the semiconductor substrate to pure water (DI water).
습식 산화는 산화제등을 포함하지 않는 순수(DI water)를 사용한다는 점에서 화학적 산화와 구별될 수 있다.Wet oxidation can be distinguished from chemical oxidation in that it uses pure water (DI water) that does not contain an oxidizing agent or the like.
순수(DI water)를 이용하여 반도체 기판에 실리콘 산화막을 형성하는 경우, 생산비가 저렴하고, 화학적 산화에 비해 별도의 세척 공정(rinsing)이 불필요하기 때문에 공정이 간소화되어 생산성이 향상될 수 있다.In the case of forming a silicon oxide film on a semiconductor substrate by using DI water, the production cost is low and a separate cleaning process (rinsing) is unnecessary compared with chemical oxidation, so that the process can be simplified and productivity can be improved.
뿐만 아니라, 순수(DI water)를 이용하여 반도체 기판에 실리콘 산화막을 형성하는 경우, 생산비가 저렴하고, 화학적 산화에 비해 결함(defect site)이 상대적으로 적어 향상된 품질의 실리콘 산화막을 구현할 수 있다. 열적 산화는 550℃ ~ 700℃ 의 챔버(chamber)에 반도체 기판을 위치시키고, 반응 가스를 주입해 1분 ~ 2분 동안 반도체 기판의 표면에서 화학 반응을 일으키는 형태로 이뤄진다. 반응 가스로는 질소(N2)와 산소(O2)가 이용될 수 있으며, 추가로 물 또는 염산의 액상 버블이 추가될 수도 있다.In addition, when a silicon oxide film is formed on a semiconductor substrate by using DI water, it is possible to realize an improved quality silicon oxide film with a low production cost and relatively few defect sites as compared with chemical oxidation. Thermal oxidation is performed by placing a semiconductor substrate in a chamber of 550 ° C. to 700 ° C. and injecting a reaction gas to cause a chemical reaction on the surface of the semiconductor substrate for 1 minute to 2 minutes. As the reaction gas, nitrogen (N 2) and oxygen (O 2) may be used, and liquid bubbles of water or hydrochloric acid may be added.
실리콘 산화물층의 두께는 1 ~ 1.5(nm)로, 1.5(nm) 이상에서는 터널링 효과를 기대하기 어렵다.The thickness of the silicon oxide layer is from 1 to 1.5 (nm), and it is difficult to expect a tunneling effect when the thickness is more than 1.5 (nm).
열적 산화로 실리콘 산화물층을 만드는 경우에, 이어지는 어닐링 공정(S13)을 동일한 챔버에서 진행할 수 있어 인-시츄(in-situ)가 가능해, 제조 시간을 줄일 수 있다.In the case of making the silicon oxide layer by thermal oxidation, the subsequent annealing step (S13) can be carried out in the same chamber, and in-situ is possible, and the manufacturing time can be reduced.
다음으로, 본 발명의 일 실시예에 따른 제조 방법은 실리콘 산화물층을 570℃ ~ 700℃ 온도의 챔버에서 어닐링(annealing)을 실시해서 터널링층으로 변환시키는 단계(S13)를 포함한다.Next, a manufacturing method according to an embodiment of the present invention includes a step (S13) of converting a silicon oxide layer into a tunneling layer by performing annealing in a chamber at a temperature of 570 DEG C to 700 DEG C.
실리콘 산화물층은 챔버에서 570℃ ~ 700℃ 온도에 노출돼 어닐링된다. 바람직한 한 형태에서, 열적 피로(thermal stress)를 최소화하기 위해서 실리콘 산화물층은 570℃ 근처에서 서서히 가열되기 시작해 700℃ 근처까지 가열되었다 서서히 낮아진다.The silicon oxide layer is annealed in the chamber at a temperature between 570 ° C and 700 ° C. In one preferred form, the silicon oxide layer begins to slowly heat near 570 deg. C to minimize thermal stress and is slowly heated to near 700 deg.
도 3은 어닐링 공정의 온도 변화를 보여준다.Figure 3 shows the temperature variation of the annealing process.
도 3에서 예시하는 바처럼, 반도체 기판은 0 ~ t1 시간 동안 시작 온도에서 최대 온도까지로 상승하면서 서서히 가열되며, t1 ~ t2 시간 동안은 최대 온도로 가열되며, t2 ~ t3 시간 동안은 최대온도에서 시작온도로 내려가면서 서서히 가열된다. 시간의 순서에 따라 0 ~ t1 시간 사이를 제1 구간, t1 ~ t2 시간 사이를 제2 구간, t2 ~ t3 시간 사이를 제3 구간으로 정의할 수 있다.As illustrated in FIG. 3, the semiconductor substrate is gradually heated from a start temperature to a maximum temperature for 0 to t1 hours, heated to a maximum temperature for t1 to t2, and is heated at a maximum temperature for t2 to t3 It is gradually heated down to the starting temperature. A time interval between 0 and t1 may be defined as a first time interval, a time interval between t1 and t2 may be defined as a second time interval, and a time interval between t2 and t3 may be defined as a third time interval.
제1 구간에서, 바람직한 한 형태에서, 시작 온도는 반도체 기판이 챔버에서 가열되기 시작하는 온도로, 약 600℃ 이상의 온도이고, 최대 온도는 약 700℃이다. 한편, 명세서 전체에서 수치를 설명함에 있어 "약"이라는 단어를 사용하는데, 이는 수치를 측정하는 위치나 시간 또는 방법 등에 따라 조금씩 달라질 수가 있어, 이를 포함하기 위해 사용하는 것인지, 설명을 불명확하게 하고자 함은 아니다.In a first aspect, in a preferred form, the starting temperature is a temperature at which the semiconductor substrate begins to heat up in the chamber, a temperature of at least about 600 占 폚, and a maximum temperature of about 700 占 폚. In describing numerical values throughout the specification, the word "about" is used, which may vary slightly depending on the position, time, or method of measuring the numerical value. .
시작 온도를 약 600℃ 이상의 온도로 설정하는 이유는 최대 온도와의 차이를 줄이기 위한 것으로, 시작 온도와 최대 온도 차이가 적을수록 반도체 기판은 열처리 공정 중 열적 변형에 대한 스트레스를 줄일 수 있다. 바람직한 한 형태에서, 시작 온도와 최대 온도의 차이는 100℃보다 작은 것이 바람직하다. The reason why the starting temperature is set to a temperature of about 600 ° C or more is to reduce the difference from the maximum temperature. The smaller the difference between the starting temperature and the maximum temperature, the more the semiconductor substrate can reduce the stress to thermal deformation during the heat treatment process. In a preferred form, the difference between the starting temperature and the maximum temperature is preferably less than 100 < 0 > C.
만약, 100℃보다 커지게 되면, 온도 차이가 심해서 열적 변형에 대한 스트레스로 인해 반도체 기판이 열처리 공정 중 손상될 수 있고, 공정 런닝 타임이 길어져 제조비가 커지는 문제가 있다.If the temperature is higher than 100 ° C, the temperature difference is so severe that the semiconductor substrate may be damaged during the heat treatment process due to the stress due to the thermal deformation, and the process run time becomes longer, thereby increasing the manufacturing cost.
그리고, 공정 설비나 반도체 기판에 가해지는 열적 스트레스를 고려해서, 시작 온도에서 최대온도까지 1분당 상승 온도는 약 10℃인 것이 바람직하고, 상승 시간은 8분 ~ 12분인 것이 바람직하다.In consideration of the thermal stress applied to the process equipment or the semiconductor substrate, the rising temperature per minute from the starting temperature to the maximum temperature is preferably about 10 DEG C, and the rising time is preferably from 8 minutes to 12 minutes.
상승 시간이 8분보다 작아지면, 분당 상승 온도가 너무 높아 반도체 기판에 가해지는 열적 스트레스가 커지며, 12분보다 늘어나면 런닝 타임이 길어지고 최대 온도와 시작 온도 사이의 온도 편차가 너무 커지는 문제가 있다.If the rise time is less than 8 minutes, the rising temperature per minute becomes too high, and the thermal stress applied to the semiconductor substrate increases. If the rise time exceeds 12 minutes, the running time becomes longer and the temperature deviation between the maximum temperature and the starting temperature becomes too large .
제2 구간에서, 반도체 기판은 t1 ~ t2 동안 최대 온도로 가열되는데, 바람직한 형태에서 최대 온도는 약 700 ℃이고, 가열 시간은 12분 ~ 18분이다.In the second section, the semiconductor substrate is heated to a maximum temperature during t1 to t2, where the maximum temperature in the preferred form is about 700 占 폚, and the heating time is 12 to 18 minutes.
최대 온도는 시작 온도와 온도 편차를 고려해 약 700℃ 전후의 값을 갖는다. 그리고, 가열 시간은 최대 온도에 따라 조절되는데, 최대 온도가 700℃인 경우에 12분 ~ 18분 동안 가열했을 때 가장 안정된 어닐링이 이뤄진다. 만약 최대 온도가 700℃보다 작아지면 가열 시간(t1 ~ t2)은 상대적으로 늘어나게 되는데, 이 경우 런닝 타임이 길어져 생산비를 상승시키게 되므로, 산업상 이용 가능성을 고려하면 바람직하지는 못하다.The maximum temperature has a value of about 700 ° C in consideration of the starting temperature and the temperature deviation. The heating time is controlled according to the maximum temperature. When the maximum temperature is 700 ° C, the most stable annealing is performed when heating is performed for 12 minutes to 18 minutes. If the maximum temperature is lower than 700 ° C, the heating time (t1 to t2) is relatively increased. In this case, the running time is increased and the production cost is increased.
제3 구간에서, 반도체 기판은 t2 ~ t3 동안은 최대온도에서 시작온도로 내려가면서 서서히 가열된다.In the third section, the semiconductor substrate is gradually heated from the maximum temperature to the starting temperature for t2 to t3.
이 제3 구간은 온도를 서서히 내리면서 막질을 안정화시키는 구간이다. 이 제3 구간동안 1분당 분당 하강 온도는 약 5℃로, 제1 구간의 1분당 상승 온도보다 작은 것이 바람직하다. 이처럼 1분당 하강 온도가 1분당 상승온도보다 작아야 어닐링이 잘 이뤄진다.This third section stabilizes the film quality while gradually lowering the temperature. The falling temperature per minute per minute during this third section is preferably about 5 ° C, which is preferably smaller than the rising temperature per minute of the first section. If the falling temperature per minute is less than the rising temperature per minute like this, the annealing is performed well.
이처럼, 본 발명의 바람직한 형태에서, 제3 구간의 안정화 시간은 제1 구간보다 작으며, 보다 바람직하게는 제1 구간의 약 2배 시간 동안 이뤄져, 16분 ~ 24분이다 Thus, in a preferred form of the invention, the stabilization time of the third section is less than the first section, more preferably about 16 minutes to 24 minutes, which is about twice the first section
그리고, 제1 구간, 제2 구간, 제3 구간을 총 합친 시간은 1시간을 넘기지 않는 것이 바람직한데, 1시간 이상이 되면 반도체 기판에 높은 온도에 너무 오랫동안 노출돼 열적 스트레스가 심해지고, 또한 런닝 타임이 길어져 제조비를 상승시키는 문제가 있다.It is preferable that the combined time of the first section, the second section and the third section does not exceed one hour. If the time exceeds one hour, the semiconductor substrate is exposed to a high temperature for a long time, There is a problem that the time is increased and the manufacturing cost is increased.
한편, 이 단계(S13)에서는 이처럼 실리콘 산화물층이 드러난 상태에서 열처리를 시행하기 때문에 570℃ ~ 700℃ 의 낮은 온도에서 실리콘 산화물층을 어닐링해서 터널링층으로 변환하는 것이 가능하다. On the other hand, in this step S13, since the heat treatment is performed in a state where the silicon oxide layer is exposed as described above, it is possible to anneal the silicon oxide layer at a low temperature of 570 DEG C to 700 DEG C to convert into a tunneling layer.
한편, 570℃보다 낮은 온도에서 실리콘 산화물층(22a)을 가열하게 되면, 실리콘 산화물층(22a)이 터널링층(22)으로 변환되지 않고, 되더라도 그 터널링 효과가 거의 없다. 이 같은 결과는 아래에서 설명되는 실험 결과를 통해 확인할 수가 있다.On the other hand, if the
이 같은 본 발명의 일 실시예에 따르면, 실리콘 산화물층의 열적 변형에 대한 스트레스를 줄이며, 온도 변화가 크지 않기 때문에 공정 시간을 줄이는 것이 가능하다. 또한, 실리콘 산화물층을 형성할 때 사용하는 챔버와 동일한 챔버를 이용해 실리콘 산화물층을 열처리하는 것이 가능하므로 인-시츄(in-situ) 공정으로 프로세스를 진행할 수 있어 공정 시간을 더욱 줄일 수 있다.According to an embodiment of the present invention, stress on thermal deformation of the silicon oxide layer is reduced, and it is possible to reduce the processing time because the temperature change is not large. In addition, since it is possible to heat-treat the silicon oxide layer using the same chamber as the chamber used for forming the silicon oxide layer, the process can be performed in-situ, thereby further reducing the processing time.
도 4는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 설명하는 흐름도이다.4 is a flowchart illustrating a method of manufacturing a solar cell according to another embodiment of the present invention.
본 발명의 다른 실시예에 따른 제조 방법은 제1 온도에서 반도체 기판 위에 실리콘 산화물층을 형성하는 단계(S21)를 포함한다. 실리콘 산화물층은 SiOx와 같은 화학식을 갖는 물질로, 바람직한 한 형태에서는 SiO2이다.A manufacturing method according to another embodiment of the present invention includes forming a silicon oxide layer (S21) on a semiconductor substrate at a first temperature. The silicon oxide layer is a material having a chemical formula such as SiOx, in one preferred form SiO2.
실리콘 산화물층을 반도체 기판 위에 형성하는 방법은 습식 산화(wet oxidation), 열적 산화(thermal oxidation)나 화학적 산화(chemical oxidation)로 형성할 수 있다.The method of forming the silicon oxide layer on the semiconductor substrate can be formed by wet oxidation, thermal oxidation, or chemical oxidation.
화학적 산화는 화학 솔루션은 반도체 기판의 표면을 액상의 산화제에 노출시켜 실리콘 산화물층을 형성하는 방식으로, 산화제로는 오존(O3)과 과산화 수소(H2O2)와 같은 것들이 이용된다. 이 화학적 산화는 70℃ ~ 90℃ 온도의 산화제에 반도체 기판을 5 ~ 15분 간 딥핑시켜, 표면을 산화시키는 형태로 실시된다.Chemical oxidation is a chemical solution in which a surface of a semiconductor substrate is exposed to a liquid oxidizing agent to form a silicon oxide layer, and oxidizing agents such as ozone (O3) and hydrogen peroxide (H2O2) are used. This chemical oxidation is carried out by dipping the semiconductor substrate in an oxidizing agent at a temperature of 70 to 90 DEG C for 5 to 15 minutes to oxidize the surface.
습식 산화는 예를 들어, 반도체 기판을 순수(de-ionized water, DI water)조건에서 린스하여 기판 표면에 얇은 산화막을 형성하는 방식일 수 있다. 구체적으로, 약 80℃ 내지 약 90℃ 온도의 순수에 반도체 기판을 약 10분 내지 약 20분간 노출 시킴으로써 반도체 기판에 실리콘 산화물층을 형성할 수 있다. The wet oxidation can be, for example, a method of rinsing a semiconductor substrate under de-ionized water (DI water) conditions to form a thin oxide film on the substrate surface. Specifically, a silicon oxide layer can be formed on the semiconductor substrate by exposing the semiconductor substrate to pure water at a temperature of about 80 ° C to about 90 ° C for about 10 minutes to about 20 minutes.
순수(DI water)의 온도가 상기 범위를 유지함으로써, 빠른 시간 내에 적절한 수준의 산화막 형성이 가능하다. 순수(DI water)의 온도가 90℃ 초과인 경우, 순수의 끓는점에 가까워 안정적인 공정 진행이 어려울 수 있다. 순수(DI water)의 온도가 80℃ 미만인 경우, 충분한 산화막 형성이 어려울 수 있다.By maintaining the temperature of the DI water within the above range, it is possible to form an appropriate level of oxide film in a short time. If the temperature of the DI water is higher than 90 ° C, the boiling point of the pure water may be close, so that stable process progress may be difficult. If the temperature of DI water is less than 80 캜, sufficient oxide film formation may be difficult.
또한, 반도체 기판을 순수(DI water)에 노출시키는 시간이 10분 미만인 경우, 충분한 수준의 산화막 형성이 어려울 수 있다. 반도체 기판을 순수(DI water)에 노출시키는 시간이 20분 초과인 경우, 공정 시간이 길어져 공정 효율이 저하될 수 있고, 산화막 두께가 두꺼워져 터널링 효과가 나타나지 않을 수 있다.Further, when the time for exposing the semiconductor substrate to pure water (DI water) is less than 10 minutes, it may be difficult to form a sufficient level of oxide film. If the time for exposing the semiconductor substrate to DI water is more than 20 minutes, the process time may be prolonged and the process efficiency may be deteriorated, and the tunneling effect may not be exhibited due to the thick oxide film.
즉, 습식 산화는 반도체 기판을 순수(DI water)에 노출시키는 시간 및 온도를 동시에 제어함으로써 효과적으로 산화막을 형성할 수 있다.That is, the wet oxidation can effectively form an oxide film by simultaneously controlling the time and temperature for exposing the semiconductor substrate to pure water (DI water).
습식 산화는 산화제등을 포함하지 않는 순수(DI water)를 사용한다는 점에서 화학적 산화와 구별될 수 있다.Wet oxidation can be distinguished from chemical oxidation in that it uses pure water (DI water) that does not contain an oxidizing agent or the like.
순수(DI water)를 이용하여 반도체 기판에 실리콘 산화막을 형성하는 경우, 생산비가 저렴하고, 화학적 산화에 비해 별도의 세척 공정(rinsing)이 불필요하기 때문에 공정이 간소화되어 생산성이 향상될 수 있다.In the case of forming a silicon oxide film on a semiconductor substrate by using DI water, the production cost is low and a separate cleaning process (rinsing) is unnecessary compared with chemical oxidation, so that the process can be simplified and productivity can be improved.
뿐만 아니라, 순수(DI water)를 이용하여 반도체 기판에 실리콘 산화막을 형성하는 경우, 생산비가 저렴하고, 화학적 산화에 비해 결함(defect site)이 상대적으로 적어 향상된 품질의 실리콘 산화막을 구현할 수 있다.열적 산화는 반도체 기판 위에 실리콘 산화물층을 형성하는 방식으로, 550℃ ~ 700℃ 의 챔버(chamber)에 반도체 기판을 위치시키고, 반응 가스를 주입해 1분 ~ 2분 동안 반도체 기판의 표면에서 화학 반응을 일으키는 형태로 이뤄진다. 반응 가스로는 질소(N2)와 산소(O2)가 이용될 수 있으며, 추가로 물 또는 염산의 액상 버블이 추가될 수도 있다. In addition, when a silicon oxide film is formed on a semiconductor substrate using pure water (DI water), it is possible to realize a silicon oxide film with an improved quality with a low production cost and relatively few defect sites as compared with chemical oxidation. Oxidation is a method of forming a silicon oxide layer on a semiconductor substrate, placing a semiconductor substrate in a chamber of 550 ° C to 700 ° C, injecting a reaction gas, and performing chemical reaction on the surface of the semiconductor substrate for 1 minute to 2 minutes It is done in the form of causing. As the reaction gas, nitrogen (N 2) and oxygen (O 2) may be used, and liquid bubbles of water or hydrochloric acid may be added.
실리콘 산화물층의 두께는 1 ~ 1.5(nm)로, 1.5(nm) 이상에서는 터널링 효과를 기대하기 어렵다. The thickness of the silicon oxide layer is from 1 to 1.5 (nm), and it is difficult to expect a tunneling effect when the thickness is more than 1.5 (nm).
열적 산화로 실리콘 산화물층을 만드는 경우에, 이어지는 어닐링 공정(S23)을 동일한 챔버에서 진행할 수 있어 인-시츄(in-situ)가 가능해, 제조 시간을 줄일 수 있다.In the case of making the silicon oxide layer by thermal oxidation, the subsequent annealing step (S23) can be carried out in the same chamber, and in-situ is possible, thereby reducing the manufacturing time.
다음으로, 본 발명의 다른 실시예에 따른 제조 방법은 다결정 실리콘층을 형성하기 전에 실리콘 산화물층을 570℃ ~ 700℃ 온도의 챔버에서 어닐링(annealing)을 실시해서 터널링층으로 변환시키는 단계(S23)를 포함한다.Next, a fabrication method according to another embodiment of the present invention includes a step (S 23) of converting a silicon oxide layer into a tunneling layer by annealing in a chamber at a temperature of 570 ° C to 700 ° C before forming a polycrystalline silicon layer, .
실리콘 산화물층은 챔버에서 570℃ ~ 700℃ 온도에 노출돼 어닐링된다. 바람직한 한 형태에서, 열적 피로(thermal stress)를 최소화하기 위해서 실리콘 산화물층은 570℃ 근처에서 서서히 가열되기 시작해 700℃ 근처까지 가열되었다 서서히 낮아지는데, 도 3과 같은 어닐링이 이뤄진다.The silicon oxide layer is annealed in the chamber at a temperature between 570 ° C and 700 ° C. In one preferred form, to minimize thermal stress, the silicon oxide layer begins to slowly heat near 570 캜 and is slowly heated to near 700 캜, which is gradually lowered, as shown in Fig. 3.
다음으로, 본 발명의 다른 실시예에 따른 제조 방법은 터널링층 위에 다결정 실리콘층을 형성하는 단계(23)를 포함한다.Next, a manufacturing method according to another embodiment of the present invention includes a step (23) of forming a polycrystalline silicon layer on a tunneling layer.
바람직한 한 형태에서, 다결정 실리콘층은 LPCVD(low pressure chemical vapor deposition)법에 의해, 300 ~ 400nm 두께로 형성된다.In one preferred form, the polycrystalline silicon layer is formed to a thickness of 300 to 400 nm by LPCVD (low pressure chemical vapor deposition).
이 공정에서 사용되는 반응 가스는 다결정 실리콘층을 구성하는 Si를 포함하는 기체, 일 예로 실란 가스를 포함하는데, 다결정 실리콘층은 결정 구조만 다결정 구조를 이루고 있어, 반응 가스로 Si만을 포함하는 단순한 기체(예, 실란 가스)만으로 구성된다. 추가로, 산화질소(N2O) 기체 및/또는 산소(O2) 기체를 함께 주입하여 결정립 크기, 결정성 등을 조절해, 결정 성장이 잘 일어나도록 할 수 있다.The reaction gas used in this process includes a Si-containing gas constituting the polycrystalline silicon layer, for example, a silane gas. Since the polycrystalline silicon layer has a polycrystalline structure only in the crystal structure, a simple gas (For example, silane gas). In addition, nitrogen oxide (N 2 O) gas and / or oxygen (O 2 ) gas can be injected together to control crystal grain size, crystallinity and the like so that crystal growth can occur well.
LPCVD법으로 반도체층을 형성하는 경우에, 반응 온도를 조절해 반도체층을 비정질 실리콘(a-Si) 또는 다결정 실리콘(polycrystalline silicon)으로 증착할 수가 있는데. 반응 온도가 약 600℃ 이하에서는 비정질 실리콘이 형성되고, 약 600℃ 이상에서는 다결정 실리콘이 형성된다.When the semiconductor layer is formed by the LPCVD method, the semiconductor layer can be deposited with amorphous silicon (a-Si) or polycrystalline silicon by controlling the reaction temperature. Amorphous silicon is formed at a reaction temperature of about 600 ° C or lower, and polycrystalline silicon is formed at about 600 ° C or higher.
바람직한 한 형태에서, 다결정 실리콘층은 터널링층 위에 바로 다결정 실리콘층으로 형성될 수 있게, 약 600℃ 이상의 온도에서 20분 ~ 35분 동안 LPCVD법에 의해서 형성되고, 보다 바람직하게는 어닐링 공정의 온도 범위 내의 온도에서 LPCVD법을 실시해 두 공정 사이의 온도 변화가 거의 없도록 한다. 그러면, 두 공정 사이의 온도 변화가 거의 없기 때문에, 반도체 기판에 가해지는 열적 피로를 줄이는 것이 가능하고, 또한 온도 변화가 거의 없다는 것은 공정간 온도를 맞춰 안정화하는 시간이 그만큼 줄어드는 것이므로, 런닝 타임 역시 줄이는 것이 가능하다.In one preferred form, the polycrystalline silicon layer is formed by the LPCVD process at a temperature of about 600 캜 or more for 20 minutes to 35 minutes so that it can be formed as a polycrystalline silicon layer directly on the tunneling layer, more preferably the temperature range of the annealing process LPCVD is carried out at a temperature in the range of 0 to 100 ° C to minimize the temperature change between the two processes. Since there is almost no temperature change between the two processes, it is possible to reduce the thermal fatigue applied to the semiconductor substrate, and the fact that there is little temperature change means that the time for stabilizing the temperature between the processes is reduced so much, It is possible.
한편, 이 다결정 실리콘층을 비정질 실리콘으로 먼저 형성 한 후에 이후 열처리를 통해 다결정 실리콘으로 형성하는 것도 가능하나, 비정질 실리콘을 다결정 실리콘으로 변환하기 위해서는 900℃ 근처 온도에서 열처리가 이뤄줘야 한다. 이처럼 높은 온도에서 열처리가 이뤄지면 실리콘 산화물층이 받는 열적 피로가 클 수 밖에 없었고, 온도 변화도 심하기 때문에 열적 피로는 더 더욱 커질 수 밖에 없다. 또한 이처럼 높은 온도를 사용하는 경우에는 공정의 런닝 타임(running time)이 증가해서 제조 가격을 높이고 효율은 떨어트릴 수 밖에 없다.The polycrystalline silicon layer may be first formed of amorphous silicon and then formed into polycrystalline silicon through heat treatment. However, in order to convert amorphous silicon into polycrystalline silicon, heat treatment should be performed at a temperature near 900 ° C. When the heat treatment is performed at such a high temperature, the thermal fatigue of the silicon oxide layer is large, and the thermal fatigue becomes even larger due to the temperature change. Also, when such a high temperature is used, the running time of the process increases, which increases the manufacturing cost and decreases the efficiency.
이처럼, 이 실시예에서는 다결정 실리콘층을 터널링층 위에 형성해서 후속 공정에서 다결정 실리콘층을 열처리하는 공정을 생략하고, 그 대신에 실리콘 산화물층은 다결정 실리콘층을 형성하기 전에 낮은 온도로 어닐링을 실시한다.Thus, in this embodiment, the polycrystalline silicon layer is formed on the tunneling layer to omit the step of heat-treating the polycrystalline silicon layer in the subsequent step, and instead, the silicon oxide layer is annealed at a low temperature before forming the polycrystalline silicon layer .
이하, 상술한 본 발명의 일 실시예에 대한 효과를 알아보기 위해서 실험한 결과에 대해 살펴본다.Hereinafter, experimental results will be described in order to examine the effect of the embodiment of the present invention described above.
본 발명의 효과를 알아보기 위해서 다음과 같이 4개의 샘플을 제작하고, Sun-Voc 측정을 통해 implied Voc를 측정하였다.To investigate the effect of the present invention, four samples were prepared as follows and the implied Voc was measured by Sun-Voc measurement.
샘플 1Sample 1
샘플 1은 반도체 기판에 SiO2로 이뤄진 실리콘 산화물층을 1 ~ 1.5(nm)의 두께로 형성한 후 이를 어닐링시키기 위해서 570℃ ~ 700℃ 온도로 서서히 가열하였다 내리고, 그 위에 다결정 실리콘으로 이뤄진 반도체층과 SiNx로 이뤄진 절연막을 각각 형성하였다.Sample 1 was formed by forming a silicon oxide layer made of SiO 2 on a semiconductor substrate to a thickness of 1 to 1.5 (nm), slowly heating the silicon oxide layer to a temperature of 570 ° C to 700 ° C to anneal the silicon oxide layer, And an insulating film made of SiNx were formed.
샘플 2Sample 2
샘플 2는 반도체 기판에 실리콘 산화물층을 1 ~ 1.5(nm)의 두께로 형성하고, 어닐링 과정없이 실리콘 산화물층 위에 다결정 실리콘으로 이뤄진 반도체층과 SiNx로 이뤄진 절연막을 각각 형성하였다.In Sample 2, a silicon oxide layer was formed to a thickness of 1 to 1.5 (nm) on a semiconductor substrate, and a semiconductor layer made of polycrystalline silicon and a SiNx insulating film were formed on the silicon oxide layer without annealing.
샘플 3Sample 3
샘플 3은 반도체 기판에 SiO2로 이뤄진 실리콘 산화물층을 1 ~ 1.5(nm)의 두께로 형성한 후 이를 570℃ ~ 700℃ 온도로 서서히 가열해 어닐링을 실시하고, 그 위에 다결정 실리콘으로 이뤄진 반도체층을 형성한 후 이를 800℃ ~ 1000℃ 온도 범위에서 n형 도펀트를 반도체층에 확산시켜 n+ 도핑 영역을 형성하고, 그 위에 SiNx로 이뤄진 절연막을 형성하였다.Sample 3 was prepared by forming a silicon oxide layer made of SiO 2 on a semiconductor substrate to a thickness of 1 to 1.5 (nm), slowly annealing it at a temperature of 570 ° C to 700 ° C to anneal the semiconductor layer, Type dopant is diffused into the semiconductor layer at a temperature ranging from 800 ° C to 1000 ° C to form an n + doped region and an insulating film made of SiNx is formed thereon.
샘플 4Sample 4
샘플 4는 반도체 기판에 실리콘 산화물층을 1 ~ 1.5(nm)의 두께로 형성하고, 어닐링 과정없이 이 실리콘 산화물층 위에 다결정 실리콘으로 이뤄진 반도체층을 형성한한 후 이를 750℃ ~ 900℃ 온도 범위에서 n형 도펀트를 반도체층에 확산시켜 n+ 도핑 영역을 형성하고, 그 위에 SiNx로 이뤄진 절연막을 형성하였다.In Sample 4, a silicon oxide layer is formed to a thickness of 1 to 1.5 (nm) on a semiconductor substrate, a semiconductor layer made of polycrystalline silicon is formed on the silicon oxide layer without annealing, An n-type dopant was diffused into the semiconductor layer to form an n + doped region, and an insulating film made of SiNx was formed thereon.
이렇게 제작한 샘플 1 내지 4의 implied Voc를 측정한 결과는 아래 표 1과 같다. The results of measurement of the implied Voc of samples 1 to 4 thus produced are shown in Table 1 below.
위 실험 결과를 통해 확인할 수 있듯이, 실리콘 산화물층을 570℃ ~ 700℃ 온도에서 열처리한 경우(샘플 1)가 열처리하지 않은 경우(샘플 2, 4)보다, implied Voc가 40 ~ 50 정도 상승하는 것을 확인할 수 있었다.As can be seen from the above experimental results, the implied Voc is increased by about 40 to 50 compared to the case where the silicon oxide layer is heat-treated at 570 ° C. to 700 ° C. (Sample 1) and not heat-treated (Samples 2 and 4) I could confirm.
그리고, 샘플 4는 샘플 2와 비교해서 반도체층을 형성했다는 점에서만 차이가 있고, 실리콘 산화물층을 열처리하는 과정을 생략하였다는 점에서 공통되는데, 실험 결과는 implied Voc의 값은 680로 동일하였다. Sample 4 differs from Sample 2 only in that a semiconductor layer is formed, and is common in that the heat treatment process of the silicon oxide layer is omitted. The experimental result is the same as the implied Voc value of 680. [
이 결과는 실리콘 산화물을 형성한 후 이어서 바로 열처리를 실시해야지만 실리콘 산화물이 터널링층으로 형성되면서 터널링 효과가 있음을 반증한다.This result shows that the silicon oxide is formed into a tunneling layer and the tunneling effect is obtained although the silicon oxide is formed immediately after the heat treatment.
이 같은 결과는 샘플 1과 샘플 3을 비교해서도 확인할 수 있다. 샘플 3은 샘플 1과 비교해서 실리콘 산화물층 형성 후 바로 열처리를 실시한다는 점에서는 공통되고, 샘플 3만 반도체층을 형성한 후에 열처리를 추가로 실시했다는 점에서 차이가 있는데, implied Voc의 값은 샘플 1과 거의 비슷한 수준을 값을 나타낸다. 이 결과는 실리콘산화물층을 형성한 후에 이어서 바로 열처리를 실시해야지만 효과적이지, 반도체층을 형성한 후에 실시하는 열처리는 셀 효율을 올리는데 아무런 영향을 주지 않는 것을 반증한다.This result can be confirmed by comparing Sample 1 and Sample 3. Sample 3 differs from Sample 1 in that heat treatment is performed immediately after formation of the silicon oxide layer, and there is a difference in that heat treatment is further performed after forming the semiconductor layer only in Sample 3, The value is almost equal to 1. This result is effective only after the silicon oxide layer is formed and then immediately after the heat treatment. It is evident that the heat treatment performed after the formation of the semiconductor layer has no effect on increasing the cell efficiency.
이하, 도 1에 예시된 태양전지를 상술한 본 발명의 실시예에 따른 제조 방법을 통해 제조하는 과정을 도 5a 내지 도 5h와 결부시켜 설명한다. 도 5a 내지 eh 5h는 제조 과정을 모식적으로 설명한다.Hereinafter, the process of manufacturing the solar cell illustrated in FIG. 1 through the manufacturing method according to the embodiment of the present invention will be described with reference to FIGS. 5A to 5H. Figures 5A through 5H schematically illustrate the manufacturing process.
도 5a는 도 2의 S11 및 S13 단계, 그리고 도 4의 S21 및 S23단계에 대응하는 과정으로, 이 과정에서는 먼저 반도체 기판(10)의 전면과 후면에 각각 실리콘 산화물층(22a)을 형성한다. 5A is a process corresponding to steps S11 and S13 of FIG. 2, and steps S21 and S23 of FIG. 4. In this process, a
반도체 기판(10)은 실리콘으로 이뤄진 웨이퍼이거나 벌크형 실리콘 기판이 이용될 수 있다. 그리고, 실리콘 산화물층은 SiOx와 같은 화학식을 갖는 물질로, 바람직한 한 형태에서는 SiO2이다. The
실리콘 산화물층(22a)은 습식 산화, 열적 산화 또는 화학적 산화에 의해 형성된다. 이 실리콘 산화물층(22a)의 두께는 1 ~ 1.5(nm)로, 1.5(nm) 이상에서는 터널링 효과를 기대하기 어렵다.The
열적 산화로 실리콘 산화물층을 만드는 경우에, 이어지는 어닐링 공정을 동일한 챔버에서 진행할 수 있어 인-시츄(in-situ)가 가능해, 제조 시간을 줄일 수 있다.In the case of making a silicon oxide layer by thermal oxidation, the subsequent annealing process can be carried out in the same chamber, making it possible to in-situ and reduce the manufacturing time.
이 과정은 실리콘 산화물층(22a)을 상술한 방법과 같이 570℃ ~ 700℃ 온도로 가열해 어닐링시키는 과정을 포함한다. 이에 따라 실리콘 산화물층(22a)은 터널링층(22)으로 변환된다. 바람직한 한 형태에서, 열적 피로(thermal stress)를 최소화하기 위해서 실리콘 산화물층(22a)은 600℃ 근처에서 서서히 가열되기 시작해 700℃ 근처까지 가열되었다 서서히 다시 600℃ 근처까지 낮아진다.This process includes a step of annealing the
이 단계에서는 이처럼 실리콘 산화물층(22a)이 드러난 상태에서 어닐링을 실시하기 때문에 570℃ ~ 700℃ 온도에서 실리콘 산화물층(22a)을 터널링층으로 변환하는 것이 가능하다. 만약, 실리콘 산화물층(22a) 위에 다른 층을 더 올린 후 열처리를 실시하는 경우에는 열처리 온도가 더 높아야 하기 때문에 열적 피로가 가중될 수 있고 높은 온도를 사용하다 보니 작업 시간이 길어질 수 밖에 없다.In this step, it is possible to convert the
종래 기술에서는 900℃ 근처까지 실리콘 산화물층(22a)을 가열하였기 때문에 실리콘 산화물층이 받는 열적 피로가 클 수 밖에 없었고, 온도 변화도 심하였기 때문에 열적 피로는 더 더욱 클 수 밖에 없다. 이처럼 높은 온도를 사용하는 경우에는 공정의 런닝 타임(running time)이 증가해서 제조 가격을 높이고 효율은 떨어트릴 수 밖에 없다.In the prior art, since the
또한, 570℃보다 낮은 온도에서 실리콘 산화물층(22a)을 가열하게 되면, 실리콘 산화물층(22a)이 터널링층(22)으로 변환되지 않고, 되더라도 그 터널링 효과가 거의 없다.Further, if the
이어서, 도 5b에서 예시하는 바처럼, 반도체 기판(10)의 전면과 후면 각각에 형성된 터널링층(22) 위에 진성 반도체층(20a)을 형성한다. 이 과정은 도 4의 S25 단계에 대응한다.Next, as illustrated in FIG. 5B, the
진성 반도체층(20a)은 도펀트가 포함되지 않은 순수한 반도체층으로, 바람직한 한 형태에서 이 진성 반도체층(20a)은 다결정 실리콘(polysilicon)으로 만들어진다.The
이 진성 반도체층(20a)은 CVD(chemical vapor doposition)법에 의하여 형성될 수 있고, 좀더 구체적으로는 LPCVD(low pressure chemical vapor deposition)법에 의하여 형성될 수 있다. The
이 공정에서 사용되는 반응 가스는 진성 반도체층(20a)을 구성하는 Si를 포함하는 기체, 일 예로 실란 가스를 포함한다. 본 실시예에서는 반도체층(20a)이 진성의 다결정 실리콘으로 구성되므로, 기체 분위기는 Si만을 포함하는 단순한 기체만으로 구성된다. The reactive gas used in this process includes a Si-containing gas constituting the
그리고 이 단계에서는 추가로 산화질소(N2O) 기체 및/또는 산소(O2) 기체를 함께 주입하여 결정립 크기, 결정성 등을 조절해, 결정 성장이 잘 일어나도록 할 수 있다.At this stage, it is also possible to further inject the nitrogen oxide (N 2 O) gas and / or the oxygen (O 2 ) gas to control the crystal grain size, crystallinity and the like, so that the crystal growth can be performed well.
이 단계에서의 증착 온도는 600℃ ~ 700℃ 사이여서, 상술한 어닐링에서 사용된 온도 범위 570℃ ~ 700℃에 속한다. 이처럼 두 공정 사이의 온도 변화가 거의 없기 때문에, 반도체 기판에 가해지는 열적 피로 역시 최소로 줄이는 것이 가능하고, 또한 온도 변화가 거의 없다는 것은 공정간 온도를 맞춰 안정화하는 시간이 그만큼 줄어드는 것이므로, 런닝 타임 역시 줄이는 것이 가능하다. The deposition temperature in this step is between 600 ° C and 700 ° C, and falls within the temperature range of 570 ° C to 700 ° C used in the above-described annealing. Since there is almost no temperature change between the two processes, the thermal fatigue applied to the semiconductor substrate can be reduced to a minimum, and the fact that there is little temperature change means that the time for stabilizing the temperature between the processes is reduced. It is possible to reduce.
이어서, 도 5c를 참조하면, 이 단계는 반도체층(20a)을 도펀트로 도핑해 도핑 영역인 n+ 영역(20)으로 형성하는 과정을 포함한다.Next, referring to FIG. 5C, this step includes doping the
반도체층(20a)을 n+ 영역(20)으로 형성하는 일 방법은 가열된 확산로에서 도펀트를 반도체층(20a)에 확산시키는 열 확산법이 이용될 수 있다.As a method of forming the
도 5c는 열 확산법에 의해 n+ 영역(20)이 형성되는 것을 설명한다. 반도체 기판(10)이 n형이면, POCl3를 포함하는 기체 분위기에서 열 확산이 이뤄진다.5C illustrates that the n +
도핑 소스로 POCl3를 사용하는 경우에는 챔버 안으로 운반된 고온의 POCl3와 O2가 서로 반응하여 진성 반도체층(20a) 표면에 P2O5 층을 형성하고, 750℃ ~ 900℃ 온도에서 열처리를 하면 P2O5 층의 P(인)가 Si으로 이뤄진 진성 반도체층(20a) 속으로 확산되어 n+ 영역(20)이 만들어진다.When using a POCl 3 to dope the source, the heat treatment at a high temperature of POCl 3 and O 2 is the intrinsic semiconductor layer (20a) surface P 2 O to form a five-layer, and the temperature 750 ℃ ~ 900 ℃ to react with each other handling equipment into the chamber The P (phosphorus) of the P 2 O 5 layer is diffused into the
또 다른 방법에서, n+ 영역(20)은 실리케이트 유리(phosphorus silicate glass, PSG) 이용해 만드는 것 역시 가능하다.In yet another alternative, the n +
PSG의 증착은 APCVD(Atmospheric Pressure CVD)법이 이용된다. 반도체 기판(10)의 전면과 후면에 각각 형성되어 있는 반도체층(20a) 중 어느 한 면에 대해서만 PSG를 형성하고, 이를 400℃ ~ 600℃ 온도로 가열해 반도체층(20a)을 n+ 영역(20)으로 형성할 수 있다. APGVD (Atmospheric Pressure CVD) is used for deposition of PSG. PSG is formed only on one of the
또 다른 방법에서, n+ 영역(20)은 반도체층(20a)을 성장시킬 때 n형 도펀트가 포함된 도핑된(doped) 반도체층을 형성해 만드는 것 역시 가능하다.In another method, it is also possible to form the n +
이어서, 도 5d에 도시한 바와 같이, 반도체 기판(10)의 전면에 형성되어 있는 반도체층(20a)과 그 아래에 위치하는 터널링층(22)을 제거한다. Next, as shown in Fig. 5D, the
이 과정에서, 반도체 기판(10)의 전면은 반도체층과 터널링층이 제거되고, 노출된 반도체 기판의 표면은 텍스쳐링된다.In this process, the semiconductor layer and the tunneling layer are removed from the front surface of the
이 제거는 습식 식각과 건식 식각이 모두 이용될 수 있지만 바람직한 한 형태에서는 습식 식각이 이용된다. 식각 용액으로는 수산화 칼륨(KOH)이 이용되며, 식각은 수산화 칼륨 용액에 반도체 기판(10)의 전면만을 선택적으로 딥핑(dipping)시켜 이뤄질 수 있다.This removal can be done both wet etch and dry etch, but in one preferred form wet etch is used. Potassium hydroxide (KOH) is used as the etching solution, and etching can be performed by selectively dipping only the front surface of the
이어서, 도 5e에 도시한 바와 같이, 반도체 기판(10)의 전면 쪽에 p+ 영역(30)을 형성한다. p+ 영역(30)은 p형 도펀트를 반도체 기판(10)에 도핑하여 반도체 기판(10)의 일부를 도핑 영역으로 구성한다. Next, as shown in Fig. 5E, a p +
p+ 영역(30)은 알려진 다양한 방법에 의하여 형성된다. 예를 들어, p+ 영역(30)이 열 확산법에 의하여 형성될 수 있다. 열 확산법이 터널링층(22)의 특성 저하를 최소화하면서 도핑이 가능하기 때문이다. 반면, 이온 주입법 등은 이온 주입 후에 고온에서 이루어지는 활성화 열처리에 의하여 터널링층(22)의 특성이 저하될 수 있다.The p +
일 예로, 반도체 기판(10)의 후면, n+ 영역(20) 위로 실리콘 질화물(SiNx)로 이뤄진 보호막(204)을 형성하고 p형 도펀트를 포함하는 가스 분위기에서 열처리하는 것에 의하여 반도체 기판(10)의 전면에 p+ 영역(30)을 형성할 수 있다. For example, a
p+ 영역(30)이 p형을 가질 경우에는 BBr3를 포함하는 기체 분위기에서 열처리할 수 있다. 또는, p+ 영역(30)이 n형을 가질 경우에는 POCl3를 포함하는 기체 분위기에서 열처리할 수 있다. p+ 영역(30)이 형성된 후에는 이 보호막(204)을 제거한다. 보호막(204)은 제2 도전형 도펀트의 도핑을 막을 수 있는 다양한 막이 사용될 수 있으며, 물질에 따른 제거 방법에 의하여 제거될 수 있다.When the p +
바람직한 한 형태에서, p+ 영역(30)이 열 확산법에 의해 형성되면, 공정 온도는 800℃ ~ 1,000℃ 이고, 시간은 약 60분 동안 실시된다.In one preferred form, if the p +
이처럼 p+ 영역(30)이 열처리 온도보다 높은 온도에서 형성하는 이유는 이전 과정에서 형성된 n+ 영역(20)의 도펀트들을 열에너지로 보다 활성화시켜 효율 좋은 n+ 영역(20)을 만들기 위해서이다.The reason why the p +
다른 예로, 반도체 기판(10)의 전면 위에 대해서만 선택적으로 p형 도펀트를 포함하는 도핑층을 형성하고, 열처리에 의하여 도핑층 내에 포함된 p형 도펀트를 반도체 기판(10)의 내부로 확산시켜 p+ 영역(30)을 형성할 수 있다. 일 예로, p+ 영역(30)은 보론 실리케이트 유리(boron silicate glass, BSG)가 이용될 수 있고, 이 BSG는 LPCVD법으로 형성하는 것이 가능하고 공정온도는 약 400℃ ~ 600℃이다. As another example, a doping layer including a p-type dopant is selectively formed only on the front surface of the
이어서, 도 5에 도시한 바와 같이, 반도체 기판(10)의 전면 쪽에서 p+ 영역(30) 위로 제2 절연막(34) 및 반사 방지막(36)을 형성한다. Subsequently, as shown in FIG. 5, a second insulating
제2 절연막(34) 또는 반사 방지막(36)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 이때, 제2 절연막(34) 또는 반사 방지막(36)의 형성 시에 플라스마 유도 화학 기상 증착(PECVD)과 같은 단면 증착을 사용하면 제2 절연막 (34) 또는 반사 방지막(36)을 반도체 기판(10)의 전면에만 쉽게 형성할 수 있다. 따라서 제2 절연막(34) 또는 반사 방지막(36)을 위한 별도의 패터닝 공정을 구비하지 않아도 된다. The second insulating
이어서, 도 5g에 도시한 바와 같이, 반도체 기판(10)의 후면 쪽에 제1 절연막(24)을 형성한다. 이 제1 절연막은 반도체 기판(111)의 후면에 형성되어 있는 n+ 영역(20) 위에 형성이 된다.Next, as shown in FIG. 5G, a first insulating
이 제1 절연막(24)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.. The first insulating
본 실시예에서는 반도체 기판(10)의 전면 쪽을 덮는 제2 절연막(34)을 먼저 형성한 후에 반도체 기판(10)의 후면 쪽을 덮는 제1 절연막(24)을 형성하는 것을 예시하였다. The second insulating
이에 의하면 제1 절연막을 형성하는 공정 중에 n+ 영역(20)의 특성이 저하되거나 손상되는 것을 방지할 수 있다. 특히, n+ 영역(20)이 에미터 영역일 때에는 n+ 영역(20)의 특성이 매우 중요할 수 있기 때문이다. 그러나 본 발명이 이에 한정되지 않고, 반도체 기판(10)의 후면 쪽을 덮는 제1 절연막을 먼저 형성한 후에 반도체 기판(10)의 전면 쪽을 덮는 제2 절연막을 형성할 수도 있다.Thus, it is possible to prevent the characteristics of the n +
이어서, 도 5h에 도시한 바와 같이, n+ 영역(20)과 p+ 영역(30)에 각각 연결되는 제1 및 제2 전극(42, 44)을 형성한다. Then, first and
일 예로, 패터닝 공정에 의하여 제1 및 제2 절연막에 제1 및 제2 개구부(102, 104)를 형성하고, 그 이후에 제1 및 제2 개구부(102, 104) 내를 채우면서 제1 및 제2 전극(42, 44)을 형성한다. 이때, 제1 및 제2 개구부(102, 104)는 레이저를 이용한 레이저 어블레이션, 또는 식각 용액 또는 식각 페이스트 등을 이용한 다양한 방법에 의하여 형성될 수 있다. 그리고 제1 및 제2 전극(42, 44)은 도금법, 증착법 등의 다양한 방법에 의하여 형성될 수 있다. For example, the first and
한편, 이상의 실시예에서는 본 발명의 일 실시예에 따른 제조 방법을 가지고 전극이 반도체 기판의 전면과 후면에 각각 형성되어 있는 컨번셔널 구조의 태양전지를 제조하는 실시예를 설명했으나, 본 발명이 이 실시예로 한정되는 것은 아니며, 터널링층을 구비하는 태양전지 구조라면 모두에 동일하게 적용될 수가 있다.While the present invention has been described in connection with the preferred embodiments thereof with reference to the accompanying drawings, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, However, the present invention is not limited to the embodiment, and can be applied to all solar cell structures having a tunneling layer.
예로, 전극이 모두 태양전지의 후면에 존재하는 후면 접촉형 태양전지에서, 태양전지의 후면으로 상술한 방법에 의해 만들어진 터널링층이 형성될 수 있다.For example, in a rear-contact solar cell in which both electrodes are present on the back surface of the solar cell, a tunneling layer made by the above-described method on the back surface of the solar cell can be formed.
이 경우, 반도체 기판의 후면으로 열적 산화 또는 화학 솔루션에 노출시켜 1 ~ 1.5(nm) 두께의 실리콘 산화물층을 형성하고, 이를 570℃ ~ 700℃ 온도로 가열해 어닐링시켜 터널링층을 형성한다.In this case, a silicon oxide layer having a thickness of 1 to 1.5 (nm) is formed on the back surface of the semiconductor substrate by thermal oxidation or chemical solution to form a tunneling layer by heating and annealing at 570 to 700 ° C.
후면 접촉형 태양전지는 반도체 기판, 반도체 기판의 후면으로 상술한 제조 방법에 의해 만들어진 터널링층이 형성되고, 그 위에 p+ 영역과 n+ 영역을 갖는 반도체층, 이 반도체층 위를 덮도록 형성된 절연막, 상기 절연막에 형성된 컨텍홀을 통해 상기 p+ 영역과 n+ 영역에 각각 접촉하는 전극을 포함해 구성된다.The rear contact type solar cell includes a semiconductor substrate, a semiconductor layer formed on the rear surface of the semiconductor substrate by the above-described manufacturing method, a semiconductor layer having a p + region and an n + region, an insulating film formed to cover the semiconductor layer, And an electrode which contacts the p + region and the n + region through a contact hole formed in the insulating film, respectively.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects and the like according to the above-described embodiments are included in at least one embodiment of the present invention, and the present invention is not limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
Claims (20)
연속해서 상기 실리콘 산화물층을 570℃ ~ 700℃ 온도에 노출시켜 어닐링(annealing)하는 단계;를 포함하고,
상기 어닐링하는 단계에서, 상기 실리콘 산화물층은 상기 700℃보다 작은 온도에서 제1 시간 동안 서서히 700℃ 근처까지 가열된 후, 제2 시간동안 이 온도를 유지하다, 제3 시간동안 상기 작은 온도로 서서히 낮아지는 태양전지의 제조 방법.Forming a silicon oxide layer on the semiconductor substrate; And,
And annealing the silicon oxide layer in succession by exposing the silicon oxide layer to a temperature of 570 캜 to 700 캜,
In the annealing step, the silicon oxide layer is heated to a temperature of about 700 DEG C for a first time at a temperature less than 700 DEG C, then maintained at a temperature for a second time, Wherein the solar cell is manufactured by a method comprising:
상기 제1 시간동안 1분당 상승 온도는 약 10℃인 태양전지의 제조 방법.The method according to claim 1,
And the rising temperature per minute for the first time is about 10 ° C.
상기 제1 시간은 8분 ~ 12분인 태양전지의 제조 방법.3. The method of claim 2,
Wherein the first time is 8 minutes to 12 minutes.
상기 700℃보다 작은 온도는 600℃와 같거나 큰 온도인 태양전지의 제조 방법.3. The method of claim 2,
Wherein the temperature lower than 700 ° C is a temperature equal to or higher than 600 ° C.
상기 제2 시간은 12분 ~ 18분인 태양전지의 제조 방법.3. The method of claim 2,
And the second time is from 12 minutes to 18 minutes.
상기 제3 시간동안 1분당 하강 온도는 상기 제1 시간동안 1분당 상승 온도보다 작은 태양전지의 제조 방법.The method according to claim 1,
Wherein the falling temperature per minute for the third time is less than the rising temperature per minute for the first time.
상기 제3 시간동안 1분당 하강 온도는 약 10℃인 태양전지의 제조 방법.The method according to claim 6,
And the falling temperature per minute for the third time is about 10 ° C.
상기 제1 시간은 상기 제2 시간보다 짧거나, 상기 제3 시간보다 짧은 태양전지의 제조 방법.The method according to claim 1,
Wherein the first time is shorter than the second time or shorter than the third time.
상기 제1 시간과 제2 시간, 그리고 제3 시간을 합한 시간은 1시간과 같거나 작은 태양전지의 제조 방법.The method according to claim 1,
Wherein the sum of the first time, the second time, and the third time is equal to or less than one hour.
상기 실리콘 산화물층은 상기 반도체 기판의 표면을 습식 산화하여 형성하거나, 화학적 솔루션에 노출시켜 상기 산화물층을 형성하거나 또는 열적 산화를 통해 형성하는 태양전지의 제조 방법.The method according to claim 1,
Wherein the silicon oxide layer is formed by wet oxidation of the surface of the semiconductor substrate or by exposing it to a chemical solution to form the oxide layer or through thermal oxidation.
상기 실리콘 산화물층은 SiO2인 태양전지의 제조 방법.11. The method of claim 10,
The silicon oxide layer SiO 2 The method of manufacturing a solar cell.
상기 실리콘 산화물층의 두께는 1 ~ 1.5(nm)인 태양전지의 제조 방법.12. The method of claim 11,
Wherein the silicon oxide layer has a thickness of 1 to 1.5 (nm).
상기 습식 산화하는 것은 상기 반도체 기판을 80℃ 내지 90℃의 순수(DI water)에 노출시키는 것을 포함하는 태양전지의 제조 방법.11. The method of claim 10,
Wherein the wet oxidation comprises exposing the semiconductor substrate to pure water (DI water) at 80 ° C to 90 ° C.
상기 습식 산화하는 것은 상기 반도체 기판을 순수(DI water)에 10분 내지 20분간 노출시키는 것을 포함하는 태양전지의 제조 방법.11. The method of claim 10,
Wherein the wet oxidation includes exposing the semiconductor substrate to pure water (DI water) for 10 minutes to 20 minutes.
상기 실리콘 산화물층을 제2 온도에서 어닐링(annealing)해 터널링층을 형성하는 단계; 그리고,
상기 터널링층 위에 다결정 실리콘층을 형성하는 단계;
를 포함하는 태양전지의 제조 방법.Forming a silicon oxide layer at a first temperature on a semiconductor substrate;
Annealing the silicon oxide layer at a second temperature to form a tunneling layer; And,
Forming a polycrystalline silicon layer on the tunneling layer;
Wherein the method comprises the steps of:
상기 실리콘 산화물층을 형성하는 단계에서, 상기 실리콘 산화물층은 화학적 산화에 의해 형성되고,
상기 터널링층을 형성하는 단계에서, 상기 제2 온도의 챔버에서 어닐링이 실시되는 태양전지의 제조 방법.16. The method of claim 15,
In the step of forming the silicon oxide layer, the silicon oxide layer is formed by chemical oxidation,
Wherein annealing is performed in the chamber at the second temperature in the step of forming the tunneling layer.
상기 실리콘 산화물층을 형성하는 단계에서, 상기 실리콘 산화물층은 챔버 안에서 열적 산화에 의해 형성되고,
상기 터널링층을 형성하는 단계는 상기 챔버 안에서 인-시츄(in-situ)로 연속해서 실시되는 태양전지의 제조 방법.16. The method of claim 15,
In the step of forming the silicon oxide layer, the silicon oxide layer is formed by thermal oxidation in the chamber,
Wherein the step of forming the tunneling layer is carried out in-situ continuously in the chamber.
상기 제1 온도와 상기 제2 온도는 실질적으로 동일한 태양전지의 제조 방법.18. The method of claim 17,
Wherein the first temperature and the second temperature are substantially equal to each other.
상기 제2 온도는 570℃ ~ 700℃인 태양전지의 제조 방법.19. The method of claim 18,
And the second temperature is in a range of 570 캜 to 700 캜.
상기 다결정 실리콘층은 상기 터널링층 위에 바로 다결정 실리콘을 증착해 형성되는 태양전지의 제조 방법.16. The method of claim 15,
Wherein the polycrystalline silicon layer is formed by depositing polycrystalline silicon directly on the tunneling layer.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20160011825 | 2016-01-29 | ||
KR1020160151337 | 2016-11-14 | ||
KR1020160151337A KR20170090989A (en) | 2016-01-29 | 2016-11-14 | Method for fabricating a solar cell |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180054491A true KR20180054491A (en) | 2018-05-24 |
KR102106071B1 KR102106071B1 (en) | 2020-04-29 |
Family
ID=59653302
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160151337A KR20170090989A (en) | 2016-01-29 | 2016-11-14 | Method for fabricating a solar cell |
KR1020170151585A KR102106071B1 (en) | 2016-01-29 | 2017-11-14 | Method for fabricating a solar cell |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160151337A KR20170090989A (en) | 2016-01-29 | 2016-11-14 | Method for fabricating a solar cell |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR20170090989A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08254392A (en) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | Method and apparatus for heat treatment of substrate |
JPH11214379A (en) * | 1998-01-29 | 1999-08-06 | Sony Corp | Method for forming silicon oxide film |
KR20130050301A (en) * | 2010-04-09 | 2013-05-15 | 로베르트 보쉬 게엠베하 | Method for producing a solar cell |
KR20150141806A (en) * | 2014-06-10 | 2015-12-21 | 엘지전자 주식회사 | Solar cell and method for manufacutring the same |
-
2016
- 2016-11-14 KR KR1020160151337A patent/KR20170090989A/en active Search and Examination
-
2017
- 2017-11-14 KR KR1020170151585A patent/KR102106071B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08254392A (en) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | Method and apparatus for heat treatment of substrate |
JPH11214379A (en) * | 1998-01-29 | 1999-08-06 | Sony Corp | Method for forming silicon oxide film |
KR20130050301A (en) * | 2010-04-09 | 2013-05-15 | 로베르트 보쉬 게엠베하 | Method for producing a solar cell |
KR20150141806A (en) * | 2014-06-10 | 2015-12-21 | 엘지전자 주식회사 | Solar cell and method for manufacutring the same |
Also Published As
Publication number | Publication date |
---|---|
KR102106071B1 (en) | 2020-04-29 |
KR20170090989A (en) | 2017-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6392385B2 (en) | Manufacturing method of solar cell | |
KR102397970B1 (en) | Solar cell and method of manufacturing the same | |
KR101613846B1 (en) | Solar cell and method for manufacutring the same | |
US9537030B2 (en) | Method of fabricating a solar cell with a tunnel dielectric layer | |
KR101872786B1 (en) | Method for manufacturing solar cell and dopant layer thereof | |
TW201911588A (en) | Solar cell and manufacturing method thereof | |
US11824135B2 (en) | Method of manufacturing solar cell | |
KR101740523B1 (en) | Solar cell and methods therefor | |
KR101702953B1 (en) | Solar cell and method for manufacturing the same | |
US10134941B2 (en) | Method for manufacturing solar cell including a patterned dopant layer | |
KR101751727B1 (en) | Method for manufacturing solar cell | |
WO2019206679A1 (en) | Passivated layer stack for a light harvesting device | |
US20190305171A1 (en) | Method of manufacturing solar cell | |
KR101740524B1 (en) | Method for manufacturing a solar cell and solar cell thereof | |
KR20160122467A (en) | Method for manufacturing solar cell | |
KR20230130266A (en) | Solar cell and method for manufacturing the same | |
KR102106071B1 (en) | Method for fabricating a solar cell | |
KR101870326B1 (en) | Method for manufacturing solar cell | |
KR20230160058A (en) | Method for manufacturing solar cell | |
KR102005439B1 (en) | Method of manufacturing solar cell | |
KR20180036571A (en) | Solar cell and the method for manufacturing the solar cell | |
KR102024084B1 (en) | Solar cell and method for manufacturing the same | |
KR20180081442A (en) | Solar cell manufacturing method | |
KR20160005569A (en) | Method for manufacturing solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |