[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180044999A - 탄화 규소 단결정, 탄화 규소 단결정 웨이퍼, 탄화 규소 단결정 에피택셜 웨이퍼, 전자 디바이스 - Google Patents

탄화 규소 단결정, 탄화 규소 단결정 웨이퍼, 탄화 규소 단결정 에피택셜 웨이퍼, 전자 디바이스 Download PDF

Info

Publication number
KR20180044999A
KR20180044999A KR1020187008839A KR20187008839A KR20180044999A KR 20180044999 A KR20180044999 A KR 20180044999A KR 1020187008839 A KR1020187008839 A KR 1020187008839A KR 20187008839 A KR20187008839 A KR 20187008839A KR 20180044999 A KR20180044999 A KR 20180044999A
Authority
KR
South Korea
Prior art keywords
less
single crystal
density
angle
threading
Prior art date
Application number
KR1020187008839A
Other languages
English (en)
Other versions
KR102132209B1 (ko
Inventor
다케시 오카모토
히로유키 곤도
다카시 가네무라
신이치로 미야하라
야스히로 에비하라
쇼이치 온다
히데카즈 즈치다
이사호 가마타
료헤이 다누마
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20180044999A publication Critical patent/KR20180044999A/ko
Application granted granted Critical
Publication of KR102132209B1 publication Critical patent/KR102132209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

탄화 규소 단결정에 있어서, 전위선(21)이 c면을 관통함과 함께, 버거스 벡터(bv)가 적어도 c축 방향의 성분을 갖는 관통 전위(20)가 존재한다. 관통 전위 중, 버거스 벡터와 전위선의 방향이 이루는 각도(θ1)가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 각도가 40°보다도 큰 관통 전위의 밀도가 30개/㎠ 이하로 되어 있다.

Description

탄화 규소 단결정, 탄화 규소 단결정 웨이퍼, 탄화 규소 단결정 에피택셜 웨이퍼, 전자 디바이스
관련 출원의 상호 참조
본 출원은, 2015년 8월 31일에 출원된 일본 특허 출원 번호 제2015-170814호에 기초하는 것으로, 여기에 그 기재 내용을 원용한다.
본 개시는, 탄화 규소(이하, SiC라고 함) 단결정, SiC 단결정 웨이퍼, SiC 단결정 에피택셜 웨이퍼, 전자 디바이스에 관한 것이다.
고품질의 SiC 단결정으로서, 특허문헌 1에 기재된 것이 있다. 이 특허문헌 1의 SiC 단결정은, 나선 전위를, 변형이 큰 전위와 변형이 작은 전위에 버거스 벡터만을 사용하여 구분하고, 변형이 큰 전위의 밀도가 낮게 되어 있는 것을 요건으로 하고 있다.
일본 특허 공개 제2014-159351호 공보
그런데, 본 발명자가 디바이스 특성과 관통 전위의 관계를 조사한 결과, SiC 단결정 중에 존재하는 관통 전위에는, 버거스 벡터의 방향과 전위선의 방향이 이루는 각도가 큰 전위가 있다. 이 각도가 큰 전위가 SiC 단결정 중에 많이 존재하면, 디바이스 특성이 현저하게 악화되는 것을 알았다.
본 개시는, 디바이스 특성을 개선할 수 있는 고품질의 SiC 단결정, SiC 단결정 웨이퍼, SiC 단결정 에피택셜 웨이퍼를 제공하는 것을 목적으로 한다. 또한, 본 개시는, 디바이스 특성이 개선된 전자 디바이스를 제공하는 것을 다른 목적으로 한다.
본 개시의 제1 형태에 관한 탄화 규소 단결정에 있어서는, 전위선이 c면을 관통함과 함께, 버거스 벡터가 적어도 c축 방향의 성분을 갖는 관통 전위가 존재한다. 관통 전위 중, 버거스 벡터와 전위선의 방향이 이루는 각도가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 각도가 40°보다도 큰 관통 전위의 밀도가 30개/㎠ 이하로 되어 있다.
이와 같이 버거스 벡터와 전위선의 방향이 이루는 각도가 큰 것으로 변형이 큰 관통 전위의 밀도가 낮은 탄화 규소 단결정을 전자 디바이스에 사용함으로써 디바이스 특성을 개선할 수 있다. 따라서, 이것에 의하면, 고품질의 탄화 규소 단결정을 제공할 수 있다.
본 개시의 제2 형태에 관한 탄화 규소 단결정 웨이퍼에 있어서는, 전위선이 c면을 관통함과 함께, 버거스 벡터가 적어도 c축 방향의 성분을 갖는 관통 전위가 존재한다. 관통 전위 중, 버거스 벡터와 전위선의 방향이 이루는 각도가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 각도가 40°보다도 큰 관통 전위의 밀도가 30개/㎠ 이하로 되어 있다.
이와 같이 변형이 큰 관통 전위의 밀도가 낮은 탄화 규소 단결정 웨이퍼를 사용하여 전자 디바이스를 제조함으로써, 디바이스 특성을 개선할 수 있다. 따라서, 이것에 의하면, 고품질의 탄화 규소 단결정 웨이퍼를 제공할 수 있다.
본 개시의 제3 형태에 관한 탄화 규소 단결정 에피택셜 웨이퍼는, 탄화 규소 단결정 기판과, 탄화 규소 단결정 기판 상에 형성된 에피택셜 성장층을 구비한다. 탄화 규소 단결정 기판 및 에피택셜 성장층은, 전위선이 c면을 관통함과 함께, 버거스 벡터가 적어도 c축 방향의 성분을 갖는 관통 전위가 존재한다. 관통 전위 중, 버거스 벡터와 전위선의 방향이 이루는 각도가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 각도가 40°보다도 큰 관통 전위의 밀도가 30개/㎠ 이하로 되어 있다.
이와 같이 변형이 큰 관통 전위의 밀도가 낮은 탄화 규소 단결정 에피택셜 웨이퍼를 사용하여 전자 디바이스를 제조함으로써, 디바이스 특성을 개선할 수 있다. 따라서, 이것에 의하면, 고품질의 탄화 규소 단결정 에피택셜 웨이퍼를 제공할 수 있다.
본 개시의 제4 형태에 관한 전자 디바이스는, 전위선이 c면을 관통함과 함께, 버거스 벡터가 적어도 c축 방향의 성분을 갖는 관통 전위가 존재하는 탄화 규소 단결정 기판을 구비한다. 탄화 규소 단결정 기판은, 관통 전위 중, 버거스 벡터와 전위선의 방향이 이루는 각도가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 각도가 40°보다도 큰 관통 전위의 밀도가 30개/㎠ 이하로 되어 있다.
본 개시의 제5 형태에 관한 전자 디바이스는, 탄화 규소 단결정 기판과, 탄화 규소 단결정 기판 상에 형성된 에피택셜 성장층을 구비한다. 탄화 규소 단결정 기판 및 에피택셜 성장층은, 전위선이 c면을 관통함과 함께, 버거스 벡터가 적어도 c축 방향의 성분을 갖는 관통 전위가 존재하고, 관통 전위 중, 버거스 벡터와 전위선의 방향이 이루는 각도가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 각도가 40°보다도 큰 관통 전위의 밀도가 30개/㎠ 이하로 되어 있다.
이들 전자 디바이스에 의하면, 탄화 규소 단결정 기판 또는 탄화 규소 단결정 기판 및 에피택셜 성장층은, 변형이 큰 관통 전위의 밀도가 낮으므로, 변형이 큰 관통 전위의 밀도가 높은 경우와 비교하여, 디바이스 특성을 개선할 수 있다.
본 개시에 관한 상기 목적 및 기타의 목적, 특징이나 이점은, 첨부의 도면을 참조하면서 하기의 상세한 기술에 의해, 보다 명확해진다. 도면에 있어서,
도 1은 제1 실시 형태에 있어서의 SiC 단결정 에피택셜 웨이퍼의 단면도이며,
도 2는 제1 실시 형태에 있어서의 MOS 캐패시터의 단면도이며,
도 3은 관통 전위를 나타내는 모식도이며,
도 4는 관통 전위의 버거스 벡터와 전위선이 이루는 각도와, MOS 캐패시터의 수명의 관계를 도시하는 도면이며, 그리고
도 5는 다른 실시 형태에 있어서의 SiC 단결정 웨이퍼의 단면도이다.
이하, 본 개시의 실시 형태에 대해 도면에 기초하여 설명한다. 또한, 이하의 각 실시 형태 상호에 있어서, 서로 동일하거나 혹은 균등한 부분에는, 동일 부호를 부여하여 설명을 행한다. 또한, 결정의 방위를 나타내는 경우, 본래라면 원하는 숫자 상에 바(-)를 부여해야 하지만, 전자 출원에 기초하는 표현상의 제한이 존재하기 때문에, 본 명세서에서는, 원하는 숫자 앞에 바를 부여하는 것으로 한다.
(제1 실시 형태)
본 실시 형태에서는, SiC 단결정 에피택셜 웨이퍼와, 이 웨이퍼를 사용하여 제조되는 MOS 캐패시터에 대해 설명한다.
도 1에 도시된 바와 같이, SiC 단결정 에피택셜 웨이퍼(1)는, SiC 단결정 기판(2)과, SiC 단결정 기판(2)의 표면 상에 에피택셜 성장에 의해 형성된 SiC 에피택셜 성장층(3)을 갖는다. 이하에서는, SiC 단결정 에피택셜 웨이퍼(1)를 웨이퍼(1)라고도 하며, SiC 단결정 기판(2)을 단결정 기판(2)이라고도 하고, SiC 에피택셜 성장층(3)을 에피택셜층(3)이라고도 한다. 단결정 기판(2) 및 에피택셜층(3)을 구성하는 SiC 단결정의 결정 다형은 4H이다. 웨이퍼(1)의 표면(1a)(즉, 에피택셜층(3)의 표면(3a))에 있어서의 {0001}면에 대한 <11-20> 방향의 오프 각도는 약 4°이다. 에피택셜층(3)의 도전형은 n형이다. 또한, SiC 단결정은, 6H, 3C 등의 다른 결정 다형이어도 된다. 또한, 웨이퍼(1)의 표면(1a)은, {0001}면에 대해 <11-20> 방향으로 10° 이내의 오프각이 설정되어 있으면 된다.
또한, 웨이퍼(1)로서는, 직경이 100㎜ 이상 또는 약 150㎜ 이상인 것을 사용할 수 있다. 또한, 웨이퍼(1)는, 마이크로파이프 밀도가 1개/㎠ 미만, 관통 날상 전위 밀도가 3000개/㎠ 미만, 적층 결함 밀도가 0.1개/㎠ 미만, 인클루전 밀도가 1개/㎤ 미만인 것이 바람직하다.
도 2에 나타낸 바와 같이, MOS 캐패시터(10)는, MOS 구조를 갖는 전자 디바이스이다. MOS 캐패시터(10)는, 단결정 기판(2)과, SiC 단결정 기판(2)의 표면 상에 형성된 n형 드리프트층으로서의 에피택셜층(3)과, 에피택셜층(3)의 표면(3a) 상에 형성된 산화막(4)과, 산화막(4)의 표면 상에 형성된 제1 전극(5)과, SiC 단결정 기판(2)의 이면 상에 형성된 제2 전극(6)을 구비하고 있다.
이 MOS 캐패시터(10)는, 도 1에 나타내는 웨이퍼(1)의 표면(1a) 상에 산화막(4)을 형성하고, 산화막(4)의 표면 상에 제1 전극(5)을 형성하고, 단결정 기판(2)의 이면 상에 제2 전극(6)을 형성한 후, 이 웨이퍼(1)를 원하는 크기로 다이싱함으로써 제조된다. 웨이퍼(1)의 단결정 기판(2) 및 에피택셜층(3)이, MOS 캐패시터(10)의 단결정 기판(2) 및 에피택셜층(3)에 대응한다. 이와 같이, 본 명세서에서, 「기판」은, 다이싱 전의 웨이퍼의 상태를 가리키는 경우와, 웨이퍼를 다이싱한 후의 상태를 가리키는 경우가 있다. 또한, 본 실시 형태에서는, 웨이퍼(1)의 단결정 기판(2) 및 에피택셜층(3)과, MOS 캐패시터(10)의 단결정 기판(2) 및 에피택셜층(3)이, 본 발명의 SiC 단결정에 대응한다.
도 1, 2에 나타내는 바와 같이, 웨이퍼(1), MOS 캐패시터(10)의 단결정 기판(2) 및 에피택셜층(3)에는, 관통 전위(20)가 존재한다. 이 관통 전위(20)는, 원자면이 전위선(21)의 주위에서 나선형으로 배치된 결정 결함이다. 이 관통 전위(20)는, 전위선(21)이 SiC 단결정의 c면을 관통하고, 버거스 벡터가 적어도 c축 방향의 성분을 갖는 전위이다.
여기서, c면은 {0001}면이며, c축은 <0001>축이다. 버거스 벡터가 적어도 c축 방향의 성분을 갖는다는 것은, 버거스 벡터가 c축 방향의 성분만을 갖는 경우와, 버거스 벡터가 c축 방향의 성분과 다른 축방향의 성분을 갖는 경우를 포함하는 의미이다. 버거스 벡터가 c축 방향의 성분과 다른 축방향의 성분을 갖는 경우로서는, bv=a+c, bv=m+c, bv=2a+c의 경우를 들 수 있다. 여기서, bv는 버거스 벡터를 나타내고, a는 1/3 <11-20> 방향의 벡터를 나타내고, c는 <0001> 방향의 벡터를 나타내고, m은 <1-100> 방향의 벡터를 나타낸다.
또한, 이 관통 전위(20)는, 도 3에 나타낸 바와 같이, 버거스 벡터 bv의 방향과 전위선(21)의 방향이 어긋나 있는 전위이다. 버거스 벡터 bv와 전위선(21)의 방향이 이루는 각도 θ1이 클수록, 변형이 증가한다. 또한, 이 각도 θ1의 취할 수 있는 범위는, 0°보다도 크고, 90°보다도 작다(0°<θ1<90°).
그래서, 본 실시 형태에서는, 단결정 기판(2) 및 에피택셜층(3)은, 이러한 관통 전위(20) 중 버거스 벡터 bv와 전위선의 방향이 이루는 각도 θ1이 0°보다 크고 40° 이내(0°<θ1≤40°)인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 40°보다도 큰(θ1>40°) 관통 전위(20)의 밀도가 30개/㎠ 이하로 되어 있다. 바람직하게는, 단결정 기판(2) 및 에피택셜층(3)은, 각도 θ1이 20° 이내(0°<θ1≤20°)인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 20°보다도 큰(θ1>20°) 관통 전위(20)의 밀도가 30개/㎠ 이하가 된다. 더욱 바람직하게는, 단결정 기판(2) 및 에피택셜층(3)은, 각도 θ1이 7° 이내 (0°<θ1≤7°)인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 7°보다도 큰(θ1>7°) 관통 전위(20)의 밀도가 30개/㎠ 이하가 된다. 각도 θ1이 0°보다 크고 40° 이내라는 것은, 각도 θ1이 0°보다 크고 40° 이내의 요건을 충족시키는 각도인 것을 의미하며, 각도 θ1의 크기가 균일한 경우에 한정되지 않고, 불균일한 경우도 포함된다. 각도 θ1이 20° 이내, 7° 이내에 대해서도 마찬가지이다.
버거스 벡터 bv는, LACBED법(대각도 수렴 전자 회절법: Large-angle convergent-beam electron diffraction)에 의해 구해진다. 예를 들어, 전자선을 디포커스시키고 시료에 조사하면, 전위 주변의 변형에 의해 HOLZ선이 분열된다. 그래서, 분열된 HOLZ선을 시뮬레이션에 의해 지수화한다. HOLZ선의 지수와 분열수로부터 관통 전위(20)의 버거스 벡터 bv를 해석하는 것이 가능하다.
전위선(21)의 방향은, TEM(투과 전자 현미경: transmission electron microscope)의 3D(삼차원) 관찰법에 의해 구해진다. 통상의 TEM 관찰에서는, 전자선 입사 방향과 수직인 방향의 전위 기울기는 평가 가능하지만, 평행한 방향의 기울기는 평가할 수 없다. 즉, 전자선 입사 방향과 평행한 면내에서의 전위의 기울기는 평가할 수 없다. 그래서, 입사 전자선 방향 또는 시료를 경사지게 함으로써, 소정의 입사 방향과 평행한 방향의 기울기를 평가한다.
예를 들어, 전자선 회절상으로부터 입사 방향을 [1-100]에 맞춰서 관찰함으로써, <0001>축으로부터 [11-20] 방향의 경사 각도를 관찰할 수 있다. 또한, <0001>축방향은 전자선 회절상으로부터 판단한다. 이어서, 전자선 조사 방향을 <0001>축에 대칭으로 회전시킨다. 이에 따라, 관찰되는 전위의 기울기가 변화한다. 그 변화량으로부터 [1-100] 방향의 기울기를 계산해 구한다.
전위선(21)의 방향은, 공초점 기능을 갖는 광 발광 장치(3DPL)를 사용하여 구하거나, 공초점 기능을 갖는 라만 분광 장치(3D 라만)를 사용하여 구하거나 하는 것도 가능하다.
버거스 벡터 bv와 전위선(21)이 이루는 각도는, 공간 도형에 있어서의 두개의 벡터가 이루는 각도를 구하는 산출 방법을 이용하여 구해진다.
관통 전위(20)의 밀도는, SiC 단결정의 소정의 면에 있어서의 1㎠당에 존재하는 관통 전위(20)의 개수를 계산함으로써 구해진다. 예를 들어, 에피택셜층(3)에 대해, KOH를 포함하는 용융염을 사용한 에칭을 행하고, TEM이나 광학 현미경을 사용하여, 대략 육각형 형상의 에치 피트가 관찰된 관통 전위(20)의 수를 센다. 관찰하는 면으로서는, c면에서 경사진 면이며 경사 각도가 10° 이하의 면을 사용한다. 관찰하는 영역은, 1㎝×1㎝의 크기의 영역이다. 또한, 관찰하는 영역은, 1㎝×1㎝의 크기 이상의 영역이어도, 1㎝×1㎝의 크기 미만이어도 된다. 단, 관찰 영역이 충분한 크기를 갖고 있지 않은 경우, 정확한 전위 밀도를 평가할 수 없기 때문에, 관찰하는 영역은 1㎝×1㎝의 크기 이상의 영역인 것이 바람직하다.
여기서, 도 4에, 상기한 MOS 캐패시터(10)의 수명과, 단결정 기판(2) 및 에피택셜층(3)에 존재하는 관통 전위(20)의 버거스 벡터 bv와 전위선(21)이 이루는 각도 θ1의 관계에 대해서, 본 발명자가 조사한 실험 결과를 나타낸다.
이 실험에서는, 도 4 중의 점 P1 내지 P6과 같이, 관통 전위(20)의 각도 θ1이 소정의 크기 이하인 밀도가 소정의 크기인 웨이퍼(1)를 사용했다. 또한, 실험에서 사용한 웨이퍼(1) 중 점 P1, P2, P3의 웨이퍼(1)에 대해서는, 각 점의 각도를 초과하는 관통 전위의 밀도가 30개/㎠ 이하인 것이었다. 예를 들어, 점 P3의 웨이퍼(1)는, 점 P3의 각도보다도 큰 관통 전위(20)의 밀도가 30개/㎠ 이하인 것이었다. 도 4 중의 점 P1, P2, P3에 관한 근사 곡선 TL1은, 각 점을 최소 제곱법에 의해 지수 함수로 근사함으로써 구해진 것이다.
또한, 도 4 중의 점 P1, P2, P4, P5, P6의 웨이퍼(1)에 대해서는, 관통 전위(20)의 버거스 벡터 bv는 a+c였다. 또한, 점 P3의 웨이퍼(1)에 대해서는, 관통 전위(20)의 버거스 벡터 bv는 m+c였다. 사용한 웨이퍼(1)는, 일본 특허 제3745668호에 기재된 제조 방법에 의해 제조된 것이다. 또한, 사용된 웨이퍼(1)는, 표면(1a)이 {0001}면에 대해 <11-20> 방향으로 약 4°의 오프각이 설정된 것이다. 또한, 밀도를 측정한 관통 전위(20)는, 표면(1a)에 도달되어 있던 것이다.
MOS 캐패시터(10)의 수명 측정으로는, MOS 캐패시터(10)에 대해 반대 방향으로 일정한 전압을 인가하고, 누설 전류 값이 소정값에 증가할 때까지의 시간을 측정했다.
도 4에 나타내는 실험 결과로부터, 2000초 이상의 수명을 갖는 고품질 디바이스를 제작하기 위해서는, 각도 θ1이 0°보다 크고 40° 이내인 관통 전위(20)가 300개/㎠ 이하로 억제되어 있고, 각도 θ1이 40°보다 큰 관통 전위(20)가 30개/㎠ 이하로 억제되어 있으면 되는 것을 알았다. 또한, 5000초 이상의 수명을 갖는 것 같은 고품질 디바이스를 제작하기 위해서는, 각도 θ1이 0°보다 크고 20° 이내인 관통 전위(20)가 300개/㎠ 이하로 억제되어 있고, 각도 θ1이 20°보다 큰 관통 전위(20)가 30개/㎠ 이하로 억제되어 있으면 되는 것을 알았다. 또한, 10000초 이상의 수명을 갖는 고품질 디바이스를 제작하기 위해서는, 각도 θ1이 0°보다 크고 7° 이내인 관통 전위(20)가 300개/㎠ 이하로 억제되어 있고, 각도 θ1이 7°보다 큰 관통 전위(20)가 30개/㎠ 이하로 억제되어 있으면 되는 것을 알았다.
또한, 도 4는, 웨이퍼(1)에 존재하는 관통 전위의 각도 θ1이 특정한 크기 이하인 경우의 실험 결과이지만, 이 실험 결과로부터, 각도 θ1의 크기가 불균일해도, 각도 θ1이 40°보다도 작으면, 2000초 이상의 수명을 갖는 고품질의 디바이스를 제작할 수 있는 것을 추측할 수 있다.
이상의 설명대로, 본 실시 형태의 웨이퍼(1)는, 단결정 기판(2) 및 에피택셜층(3)에 존재하는 관통 전위(20) 중 버거스 벡터 bv와 전위선(21)의 방향이 이루는 각도 θ1이 0°보다 크고 40° 이내인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 40°보다도 큰 관통 전위(20)의 밀도가 30개/㎠ 이하로 되어 있다. 본 실시 형태의 웨이퍼(1)는, 바람직하게는 각도 θ1이 20° 이내인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 20°보다도 큰 관통 전위(20)의 밀도가 30개/㎠ 이하가 된다. 본 실시 형태의 웨이퍼(1)는, 더욱 바람직하게는, 각도 θ1이 7° 이내인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 7°보다도 큰 관통 전위(20)의 밀도가 30개/㎠ 이하로 된다.
이와 같이, 본 실시 형태의 웨이퍼(1)는, 변형이 큰 관통 전위의 밀도가 낮게 되어 있다. 따라서, 본 실시 형태의 웨이퍼(1)를 사용하여, MOS 캐패시터(10)를 제조함으로써, MOS 캐패시터(10)의 수명을 길게 할 수 있다.
또한, 본 실시 형태의 MOS 캐패시터(10)는, 단결정 기판(2) 및 에피택셜층(3)에 존재하는 관통 전위(20) 중 버거스 벡터 bv와 전위선(21)의 방향이 이루는 각도 θ1이 0°보다 크고 40° 이내인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 40°보다도 큰 관통 전위(20)의 밀도가 30개/㎠ 이하로 되어 있고, 바람직하게는 각도 θ1이 20° 이내인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 20°보다도 큰 관통 전위(20)의 밀도가 30개/㎠ 이하로 되어 있고, 더욱 바람직하게는, 각도 θ1이 7° 이내인 관통 전위(20)의 밀도가 300개/㎠ 이하로 되고, 각도 θ1이 7°보다도 큰 관통 전위(20)의 밀도가 30개/㎠ 이하로 되어 있다.
이와 같이, MOS 캐패시터(10)를 구성하는 단결정 기판(2) 및 에피택셜층(3)은, 변형이 큰 관통 전위의 밀도가 낮게 되어 있다. 이로 인해, 변형이 큰 관통 전위의 밀도가 높은 경우와 비교하여, MOS 캐패시터(10)의 수명을 길게 할 수 있다. 즉, 전자 디바이스의 디바이스 특성을 개선할 수 있다.
또한, 본 실시 형태에서는, 웨이퍼(1) 및 MOS 캐패시터(10)의 에피택셜층(3)의 표면(3a)이 {0001}면에 대해 <11-20> 방향으로 10°이내의 오프각이 설정되어 있고, 이 표면(3a)에 도달하도록 존재하는 관통 전위(20)의 각도 θ1과 밀도를 특정하고 있다. 이것은, 변형이 큰 관통 전위(20)가 에피택셜층(3)의 표면(3a) 근방에 존재하는 경우에, 디바이스 특성에 대한 영향이 특히 크다고 생각되기 때문이다. 단, 변형이 큰 관통 전위(20)가 에피택셜층(3)의 표면(3a) 근방에 존재하는 경우에 한정되지 않고, 에피택셜층(3) 중 표면(3a) 근방 이외의 부위에 존재하는 경우에 있어서도, 관통 전위(20)가 디바이스 특성에 악영향을 미친다고 생각된다. 따라서, 각도 θ1과 밀도를 특정하는 관통 전위(20)는, 표면(3a)에 도달하도록 에피택셜층(3)에 존재하는 것에 한정되지 않는다.
또한, 본 실시 형태의 웨이퍼(1)는, 일본 특허 제3745668호에 기재된 제조 방법에 의해 제조된 것이지만, 다른 제조 방법에 의해 제조된 것이어도 된다.
(다른 실시 형태)
본 개시는 상기한 실시 형태에 한정되는 것이 아니라, 하기와 같이, 본 개시의 주지를 일탈하지 않는 범위 내에 있어서 적절히 변경이 가능하다.
(1) 제1 실시 형태에서는, SiC 단결정을 사용하여 제조되는 전자 디바이스의 일례로서 MOS 캐패시터(10)를 들어, 이 MOS 캐패시터(10)의 수명에 대해 조사했지만, 다른 전자 디바이스의 수명에 대해서도 도 4와 마찬가지의 결과가 얻어지는 것이라고 생각된다. 다른 전자 디바이스로서는, MOS 캐패시터 이외의 MOS 구조를 갖는 전자 디바이스나, 다이오드를 갖는 전자 디바이스를 들 수 있다. MOS 구조를 갖는 전자 디바이스는, MOS 캐패시터(10)와 마찬가지로, SiC 단결정 상에 산화막(4)을 통해 제1 전극(5)을 형성한 구조인 것이다. 예를 들어, MOS 구조를 갖는 전자 디바이스로서는, 제1 전극(5)을 게이트 전극으로 하는 MOSFET 등을 들 수 있다. 다이오드를 갖는 전자 디바이스로서는, 쇼트키 다이오드나 PN 다이오드를 들 수 있다. 예를 들어, 도 2에 있어서의 산화막(4)을 제외한 구조, 즉 에피택셜층(3)의 표면(3a)에 제1 전극(5)을 형성하고, 제1 전극(5)을 에피택셜층(3)에 대해 쇼트키 접촉시킴으로써 쇼트키 다이오드를 구성할 수 있다. 또한, 도 2에 있어서, 에피택셜층(3)의 표층부에 p형층을 형성하고, p형층에 대해 제1 전극(5)을 옴 접촉시킴으로써 PN 다이오드를 구성할 수 있다.
(2) 제1 실시 형태에서는, SiC 단결정 에피택셜 웨이퍼(1)를 사용하여 전자 디바이스를 제조했지만, 도 5에 나타내는 SiC 단결정 웨이퍼(101)를 사용하여 전자 디바이스를 제조해도 된다. 이 SiC 단결정 웨이퍼(101)는, SiC 단결정이 기판 형상으로 된 것이며, 에피택셜 성장층을 갖고 있지 않은 것이다. 즉, 이 SiC 단결정 웨이퍼(101)는, 제1 실시 형태의 웨이퍼(1)의 단결정 기판(2)과 에피택셜층(3) 중 단결정 기판(2)만으로 구성된 것에 상당한다.
이 SiC 단결정 웨이퍼(101)는, 제1 실시 형태의 웨이퍼(1)의 단결정 기판(2)과 마찬가지로, 변형이 큰 관통 전위의 밀도가 낮게 되어 있다. 이로 인해, SiC 단결정 웨이퍼(101)를 사용하여, 전자 디바이스를 제조함으로써, 제1 실시 형태와 마찬가지로, 전자 디바이스의 수명을 길게 할 수 있다.
또한, 이 SiC 단결정 웨이퍼(101)는, 표면(101a)이 {0001}면에 대해 <11-20> 방향으로 10°이내의 오프각이 설정된 것이며, 이 표면(101a)에 도달하는 관통 전위(20)에 대해서, 제1 실시 형태와 마찬가지의 특정이 되어 있는 것이 바람직하다.
이 경우에 제조되는 전자 디바이스는, SiC 단결정 기판과 SiC 에피택셜 성장층을 갖는 구조에 한정되지 않고, SiC 단결정 기판을 갖고 있지만, 에피택셜 성장층을 갖고 있지 않은 구조의 것이어도 된다. 에피택셜 성장층을 갖고 있지 않은 구조의 전자 디바이스로서는, 예를 들어 도 2에 나타내는 MOS 캐패시터(10)에 있어서, 에피택셜층(3)이 형성되어 있지 않고, 에피택셜층(3)에 상당하는 부위를 단결정 기판(2)이 구성하는 구조인 것을 들 수 있다. 이때, 단결정 기판(2)의 표면이 SiC 단결정 웨이퍼(101)의 표면(101a)에 대응한다.
(3) 상기 각 실시 형태는, 서로 무관계인 것이 아니고, 조합이 명백하게 불가인 경우를 제외하고, 적절히 조합이 가능하다. 또한, 상기 각 실시 형태에 있어서, 실시 형태를 구성하는 요소는, 특히 필수적이라고 명시했을 경우 및 원리적으로 명백하게 필수적이라고 생각될 경우 등을 제외하고, 반드시 필수적인 것이 아닌 것은 물론이다.

Claims (13)

  1. 전위선(21)이 c면을 관통함과 함께, 버거스 벡터(bv)가 적어도 c축 방향의 성분을 갖는 관통 전위(20)가 존재하는 탄화 규소 단결정(2, 3)이며,
    상기 관통 전위 중, 상기 버거스 벡터와 상기 전위선의 방향이 이루는 각도(θ1)가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 40°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정.
  2. 제1항에 있어서, 상기 각도가 20° 이내인 상기 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 20°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정.
  3. 제1항에 있어서, 상기 각도가 7° 이내인 상기 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 7°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정.
  4. 전위선(21)이 c면을 관통함과 함께, 버거스 벡터(bv)가 적어도 c축 방향의 성분을 갖는 관통 전위(20)가 존재하는 탄화 규소 단결정 웨이퍼(101)이며,
    상기 관통 전위 중, 상기 버거스 벡터와 상기 전위선의 방향이 이루는 각도(θ1)가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 40°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정 웨이퍼.
  5. 제4항에 있어서, 상기 각도가 20° 이내인 상기 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 20°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정 웨이퍼.
  6. 제4항에 있어서, 상기 각도가 7° 이내인 상기 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 7°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정 웨이퍼.
  7. 탄화 규소 단결정 기판(2)과,
    상기 탄화 규소 단결정 기판 상에 형성된 에피택셜 성장층(3)을 구비하고,
    상기 탄화 규소 단결정 기판 및 상기 에피택셜 성장층은, 전위선(21)이 c면을 관통함과 함께, 버거스 벡터(bv)가 적어도 c축 방향의 성분을 갖는 관통 전위(20)가 존재하고,
    상기 관통 전위 중, 상기 버거스 벡터와 상기 전위선의 방향이 이루는 각도(θ1)가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 40°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정 에피택셜 웨이퍼.
  8. 제7항에 있어서, 상기 각도가 20° 이내인 상기 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 20°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정 에피택셜 웨이퍼.
  9. 제7항에 있어서, 상기 각도가 7° 이내인 상기 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 7°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 탄화 규소 단결정 에피택셜 웨이퍼.
  10. 전위선(21)이 c면을 관통함과 함께, 버거스 벡터(bv)가 적어도 c축 방향의 성분을 갖는 관통 전위(20)가 존재하는 탄화 규소 단결정 기판(2)을 구비하고,
    상기 탄화 규소 단결정 기판은, 상기 관통 전위 중, 상기 버거스 벡터와 상기 전위선의 방향이 이루는 각도(θ1)가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 40°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 전자 디바이스.
  11. 탄화 규소 단결정 기판(2)과,
    상기 탄화 규소 단결정 기판 상에 형성된 에피택셜 성장층(3)을 구비하고,
    상기 탄화 규소 단결정 기판 및 상기 에피택셜 성장층은, 전위선(21)이 c면을 관통함과 함께, 버거스 벡터(bv)가 적어도 c축 방향의 성분을 갖는 관통 전위(20)가 존재하고, 상기 관통 전위 중, 상기 버거스 벡터와 상기 전위선의 방향이 이루는 각도(θ1)가 0°보다 크고 40° 이내인 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 40°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 전자 디바이스.
  12. 제10항 또는 제11항에 있어서, 상기 각도가 20° 이내인 상기 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 20°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 전자 디바이스.
  13. 제10항 또는 제11항에 있어서, 상기 각도가 7° 이내인 상기 관통 전위의 밀도가 300개/㎠ 이하로 되고, 상기 각도가 7°보다도 큰 상기 관통 전위의 밀도가 30개/㎠ 이하로 되어 있는, 전자 디바이스.
KR1020187008839A 2015-08-31 2016-08-25 탄화 규소 단결정, 탄화 규소 단결정 웨이퍼, 탄화 규소 단결정 에피택셜 웨이퍼, 전자 디바이스 KR102132209B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-170814 2015-08-31
JP2015170814A JP6597065B2 (ja) 2015-08-31 2015-08-31 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス
PCT/JP2016/074724 WO2017038591A1 (ja) 2015-08-31 2016-08-25 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス

Publications (2)

Publication Number Publication Date
KR20180044999A true KR20180044999A (ko) 2018-05-03
KR102132209B1 KR102132209B1 (ko) 2020-07-10

Family

ID=58188780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187008839A KR102132209B1 (ko) 2015-08-31 2016-08-25 탄화 규소 단결정, 탄화 규소 단결정 웨이퍼, 탄화 규소 단결정 에피택셜 웨이퍼, 전자 디바이스

Country Status (6)

Country Link
US (1) US10181517B2 (ko)
JP (1) JP6597065B2 (ko)
KR (1) KR102132209B1 (ko)
CN (1) CN108026661B (ko)
DE (1) DE112016003919T8 (ko)
WO (1) WO2017038591A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192518B1 (ko) * 2020-07-14 2020-12-17 에스케이씨 주식회사 웨이퍼 및 웨이퍼의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7209955B2 (ja) * 2018-08-30 2023-01-23 国立研究開発法人産業技術総合研究所 ｎ型４Ｈ－ＳｉＣ単結晶基板およびｎ型４Ｈ－ＳｉＣ単結晶基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745668B2 (ja) * 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP2014159351A (ja) 2013-02-20 2014-09-04 Denso Corp 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP2014227319A (ja) * 2013-05-23 2014-12-08 株式会社豊田中央研究所 ＳｉＣ単結晶及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10247017B4 (de) 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP4758492B2 (ja) * 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
JP5696630B2 (ja) 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5931825B2 (ja) * 2013-09-20 2016-06-08 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶インゴットの製造方法
JP6467775B2 (ja) 2014-03-10 2019-02-13 富士通株式会社 部品内蔵基板の製造方法
KR101823216B1 (ko) * 2014-09-30 2018-01-29 신닛테츠스미킹 마테리알즈 가부시키가이샤 탄화규소 단결정 웨이퍼 및 탄화규소 단결정 잉곳의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745668B2 (ja) * 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP2014159351A (ja) 2013-02-20 2014-09-04 Denso Corp 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP2014227319A (ja) * 2013-05-23 2014-12-08 株式会社豊田中央研究所 ＳｉＣ単結晶及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Shunta Harada et al., Materals Science Forum 2015, Vols. 821-823, pages 3-8.* *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192518B1 (ko) * 2020-07-14 2020-12-17 에스케이씨 주식회사 웨이퍼 및 웨이퍼의 제조방법
US11289576B2 (en) 2020-07-14 2022-03-29 Senic Inc. Wafer and method of manufactruring wafer
US11862685B2 (en) 2020-07-14 2024-01-02 Senic Inc. Wafer and method of manufacturing wafer

Also Published As

Publication number Publication date
DE112016003919T8 (de) 2018-07-19
US20180219069A1 (en) 2018-08-02
DE112016003919T5 (de) 2018-05-09
JP6597065B2 (ja) 2019-10-30
CN108026661B (zh) 2020-11-10
CN108026661A (zh) 2018-05-11
KR102132209B1 (ko) 2020-07-10
WO2017038591A1 (ja) 2017-03-09
JP2017048068A (ja) 2017-03-09
US10181517B2 (en) 2019-01-15

Similar Documents

Publication Publication Date Title
US10566439B2 (en) High power gallium nitride electronics using miscut substrates
US9337277B2 (en) High voltage power semiconductor device on SiC
JP5000424B2 (ja) 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
US20140065360A1 (en) Large Area, Low-Defect Gallium-Containing Nitride Crystals, Method of Making, and Method of Use
US8575729B2 (en) Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
WO2018030312A1 (ja) ＧａＮ結晶成長方法およびＣ面ＧａＮ基板
US10985079B2 (en) Method of manufacturing SiC epitaxial wafer
KR20180044999A (ko) 탄화 규소 단결정, 탄화 규소 단결정 웨이퍼, 탄화 규소 단결정 에피택셜 웨이퍼, 전자 디바이스
JP6147543B2 (ja) ＳｉＣ単結晶及びその製造方法
CN105074059B (zh) 碳化硅单晶以及碳化硅单晶的制造方法
CN107241917B (zh) Sic单晶、sic晶片、sic基板，和sic器件
US20190103267A1 (en) Semiconductor substrate and method of manufacturing thereof
US11443946B2 (en) Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
US10861941B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2023054875A (ja) ウェーハ及び半導体装置
Yang et al. Double Shockley stacking fault formation in higher doping regions of PVT-grown 4H-SiC wafers
KR20150032427A (ko) 박막 구조체 및 그 제조방법
JP2012049312A (ja) 半導体単結晶基板の欠陥観察方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right