KR20180043267A - 센서 컨트롤러, 위치 지시기, 및 위치 검출 시스템 - Google Patents

Abstract

[과제] 1개의 부호열에 의해 1 비트밖에 표현할 수 없는 배경 기술에 비해, 같은 칩 레이트로 높은 비트 레이트를 얻는다. [해결 수단] 본 발명에 따른 센서 컨트롤러는, 터치면 상에 있어서의 위치 지시기의 위치를 검출하는 위치 검출기에 이용되는 센서 컨트롤러로서, 위치 지시기에 대해서 송신해야 할 심볼의 값을 출력하는 MCU와, 자기 상관 특성을 가지는 부호열(PNa)을, 송신해야 할 심볼의 값에 기초한 시프트량으로 순회 시프트시켜 얻어지는 칩 열(CN1)을 포함하는 송신 신호를 생성하고, 생성한 송신 신호를, 터치면을 통해서 위치 지시기에 대해서 송신하는 송신부를 구비한다.

Description

센서 컨트롤러, 위치 지시기, 및 위치 검출 시스템

본 발명은 센서 컨트롤러, 위치 지시기, 및 위치 검출 시스템에 관한 것으로, 특히, 터치면 상에 있어서의 위치 지시기의 위치하는 위치 검출기에 이용되는 센서 컨트롤러와, 그와 같은 위치 검출기가 송신하는 신호를 수신 가능하게 구성된 위치 지시기와, 이들 위치 검출기 및 위치 지시기를 구비하는 위치 검출 시스템에 관한 것이다.

펜형의 장치인 위치 지시기와 태블릿 등의 터치면을 가지는 장치인 위치 검출기의 사이에서, 쌍방향, 또는, 위치 검출기로부터 위치 지시기에의 일방향으로 통신을 행할 수 있도록 한 위치 검출 시스템이 알려져 있다. 특허문헌 1에는, 후자의 위치 검출 시스템의 예가 개시되어 있다.

또한, 특허문헌 2에는, 위치 검출 시스템을 구성하는 위치 지시기와 위치 검출기 사이에서의 통신에 있어서, Direct Sequence Spread Spectrum(DSSS) 방식(이하, 직접 확산 방식)을 사용한 발명이 개시되어 있다.

국제 공개 제2015/111159호 공보 미국 특허 제7084860호 명세서

특허문헌 2에 기재된 발명과 같이 위치 지시기와 위치 검출기 사이의 통신 방법에 직접 확산 방식을 사용함으로써 내(耐)노이즈성이 있는 통신 방법을 실현할 수 있다.

예를 들면, 송신측 장치는, 자기 상관 특성을 가지는 미리 알고 있는 부호열(그 부호열과, 그 부호열 또는 그 반전 신호를 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 산출했을 경우에, 시프트량이 0인 경우에만 상관값의 피크가 나타나는 부호열)을 이용하여, 송신 데이터를 구성하는 복수의 비트(송신 비트열)를 1비트씩 부호화하도록 구성할 수 있다.

도 16은 부호화에 의해서 송신측 장치가 생성하는 칩 열(chip string)의 예를 나타내고 있다. 동 도에 나타내는 예에서는, 자기 상관 특성을 가지는 미리 알고 있는 부호열로서 11칩 길이의 「00010010111」을 사용하고 있다. 또한, 송신 비트열은 「10110」인 것으로 하고 있다. 동 도에 나타내는 바와 같이, 송신 대상의 비트의 값이 「1」인 경우에는, 상기 부호열이 그대로 송신 칩 열이 된다. 한편, 송신 대상의 비트의 값이 「0」인 경우에는, 상기 부호열의 반전 부호열이 송신 칩 열이 된다.

수신측 장치는, 송신측 장치가 송신한 송신 칩 열을 수신하면, 1칩씩 순서대로 11칩분의 용량을 가지는 선입선출형의 시프트 레지스터에 입력하고, 그때마다, 시프트 레지스터 내에 일시적으로 축적되어 있는 11칩분의 칩 열과, 상기 미리 알고 있는 부호열의 상관값을 산출한다. 상기 부호열은 자기 상관성을 가지고 있으므로, 산출되는 상관값은, 시프트 레지스터에 기억되어 있는 칩 열이 정확히 「00010010111」이 되었을 경우에 최대값(이 예에서는 +11)이 되고, 정확히 「11101101000」(미리 알고 있는 부호열의 반전 부호열)이 되었을 경우에 최소값(이 예에서는 -11)이 된다. 한편, 그 외의 경우의 상관값은, 0에 가까운 값(이 예에서는 +1 또는 -1)이 된다. 수신측 장치는, 이와 같은 상관값의 특징을 이용하여, 수신된 칩 열로부터 송신측 장치가 송신한 송신 데이터를 추출하도록 구성된다.

그렇지만, 상기와 같은 직접 확산 방식을 이용한 통신 방법에는, 높은 비트 레이트를 얻는 것이 어렵다고 하는 문제가 있다. 즉, 예로써 도 11의 예로 말하면, 1비트(2진값)를 표현하기 위해서 11칩이 필요하게 되는 것으로부터, 비트 레이트로서는, 칩 레이트의 1/11의 값 밖에 얻을 수 없다. 칩 레이트를 향상시키는 것은 간단하지 않기 때문에, 결과적으로 높은 비트 레이트를 얻는 것이 어렵게 되어 버리고 있었다.

따라서, 본 발명의 목적 중 하나는, 배경 기술에 비해 높은 비트 레이트를 얻을 수 있는 센서 컨트롤러, 위치 지시기, 및 위치 검출 시스템을 제공하는 것에 있다.

본 발명의 일 측면에 따른 센서 컨트롤러는, 터치면 상에 있어서의 위치 지시기의 위치를 검출하는 위치 검출기에 이용되는 센서 컨트롤러로서, 상기 위치 지시기에 대해서 송신해야 할 심볼의 값을 출력하는 제어부와, 자기 상관 특성을 가지는 확산 부호를, 상기 송신해야 할 심볼의 값에 기초한 시프트량으로 순회 시프트시켜서 얻어지는 제1 칩 열을 포함하는 송신 신호를 생성하고, 생성한 상기 송신 신호를, 상기 터치면을 통해서 상기 위치 지시기에 대해서 송신하는 송신부를 구비한다고 하는 것이다.

본 발명의 일 측면에 따른 위치 지시기는, 터치면을 가지는 위치 검출기를 통해서 센서 컨트롤러가 송신하는 신호를 수신 가능하게 구성된 위치 지시기로서, 신호를 수신하여, 상기 신호에 포함된 자기 상관 특성을 가지는 부호열의 순회 시프트량에 기초하여 상기 신호에 포함된 심볼의 값을 복조하고, 복조 결과에 기초하여 송신된 커맨드를 복원하는 수신부와, 상기 커맨드에 기초하여 상기 센서 컨트롤러에 대한 신호의 송신을 제어하는 제어부를 포함한다고 하는 것이다.

본 발명의 일 측면에 따른 위치 검출 시스템은, 위치 지시기와, 터치면 상에 있어서의 상기 위치 지시기의 위치를 검출하는 위치 검출기를 포함하는 위치 검출 시스템으로서, 상기 위치 검출기는, 상기 위치 지시기에 대해서 송신해야 할 심볼의 값을 출력하는 제어부와, 자기 상관 특성을 가지는 부호열을, 상기 송신해야 할 심볼의 값의 적어도 일부에 기초하는 시프트량으로 순회 시프트시켜서 이루어지는 제1 칩 열을 포함하는 송신 신호를 생성하고, 생성한 상기 송신 신호를, 상기 터치면을 통해서 상기 위치 지시기에 대해서 송신하는 송신부를 가지며, 상기 위치 지시기는, 상기 송신 신호를 수신함으로써 생성되는 일련의 칩을 순서대로 선입선출형의 시프트 레지스터에 입력하고, 입력할 때마다, 해당 시프트 레지스터 내에 일시적으로 축적되어 있는 칩 열과, 자기 상관 특성을 가지는 소정의 부호열을 임의의 시프트량으로 순회 시프트시킴으로써 얻어지는 복수의 부호열의 각각과의 상관값을 산출함으로써, 상기 일련의 칩 내에 포함되는 비트열을 검출하는 수신부를 가진다고 하는 것이다.

본 발명에 의하면, 칩 열의 생성에 부호열의 순회 시프트를 이용하고 있으므로, 1개의 부호열에 의해 2비트 이상을 표현하는 것이 가능하게 된다. 따라서, 1개의 부호열에 의해 1비트밖에 표현할 수 없는 배경 기술에 비해, 같은 칩 레이트로 높은 비트 레이트를 얻는 것이 가능하게 된다.

도 1은 본 발명의 제1 실시 형태에 따른 위치 검출 시스템(1)의 구성을 나타내는 도면이다.
도 2는 도 1에 나타낸 위치 검출기(3)의 구성을 나타내는 도면이다.
도 3의 (a)~(c)는 각각, 확산 처리부(63)가 생성하는 신호의 일례를 나타내는 도면이다.
도 4는 도 1에 나타낸 회로부(24)의 기능 블록을 나타내는 블록도이다.
도 5는 도 1에 나타낸 스타일러스(2) 및 센서 컨트롤러(31)의 동작을 시계열로 설명하기 위한 타이밍도이다.
도 6은 도 2에 나타낸 확산 처리부(63)의 기능 블록을 나타내는 블록도이다.
도 7은 도 6에 나타낸 제어 회로(63a)의 기능 블록을 나타내는 블록도이다.
도 8은 도 6에 나타낸 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)의 설명도이다.
도 9의 (a)의 실선은, 도 8에 나타낸 부호열(C1-0)과, 해당 부호열(C1-0) 중 고정 칩(NRa)을 제외한 부분을 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 나타내는 도면이며, 도 9의 (a)의 파선은, 도 6에 나타낸 확산 부호(PN)와, 해당 확산 부호(PN)를 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 나타내는 도면이며, 도 9의 (b)의 실선은, 도 8에 나타낸 부호열(C1-0)과, 그 반전 부호 중 고정 칩(NRa)을 제외한 부분을 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 나타내는 도면이며, 도 9의 (b)의 파선은, 도 6에 나타낸 확산 부호(PN)와, 그 반전 부호를 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 나타내는 도면이다.
도 10은 제2 제어 신호(US_c2)의 예를 나타내는 도면이다.
도 11은 도 4에 나타낸 상관 회로(26b)의 기능 블록을 나타내는 블록도이다.
도 12는 본 발명의 실시 형태의 제1 변형예에 있어서 도 6의 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)의 설명도이다.
도 13은 본 발명의 실시 형태의 제1 변형예에 있어서 도 6의 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)의 설명도이다.
도 14는 본 발명의 실시 형태의 제2 변형예에 따른 상관 회로(26b)의 기능 블록을 나타내는 블록도이다.
도 15는 본 발명의 실시 형태의 제3 변형예에 따른 스타일러스(2) 및 센서 컨트롤러(31)의 동작을 시계열로 설명하기 위한 타이밍도이다.
도 16은 본 발명의 배경 기술에 따른 위치 검출기가 생성하는 송신 부호열의 예를 나타내는 도면이다.

이하, 첨부 도면을 참조하면서, 본 발명의 실시 형태에 대해서 상세하게 설명한다.

도 1은 본 발명의 실시 형태에 따른 위치 검출 시스템(1)의 구성을 나타내는 도면이다. 위치 검출 시스템(1)은 스타일러스(2)와, 위치 검출기(3)를 구비하여 구성된다.

스타일러스(2)는 위치 검출기(3)가 순서대로 송신하는 신호를 수신 가능하게 구성된 액티브 ES 방식의 위치 지시기로서, 도 1에 나타내는 바와 같이, 심(20), 전극(21), 필압 검출 센서(23), 회로부(24), 및 전원(25)을 가지고 구성된다. 전원(25)으로서는, 예를 들면 원통형의 AAAA 전지가 이용된다. 또한, 본 실시 형태에서는, 본 발명을 액티브 ES 방식의 스타일러스(2)에 적용하는 예를 설명하지만, 본 발명은 예를 들면 전자 유도 방식 등의 다른 방식의 스타일러스를 이용하는 경우에도 적합하게 적용 가능하다.

심(20)은 그 길이 방향이 스타일러스(2)의 펜축 방향과 일치하도록 배치되는 막대 모양의 부재이다. 심(20)의 선단부(20a)의 표면에는 도전성 재료가 도포되어, 전극(21)을 구성하고 있다. 심(20)의 후단부는, 필압 검출 센서(23)에 맞닿음 된다. 필압 검출 센서(23)는 심(20)의 선단부(20a)에 가해지는 압력(필압)을 검출하기 위해서 이용된다.

회로부(24)는 위치 검출기(3)가 송신하는 업링크 신호(US)(제1 제어 신호(US_c1) 및 제2 제어 신호(US_c2))를 전극(21)을 통해서 수신하는 기능과, 위치 검출기(3)를 향해, 전극(21)을 통해서 다운링크 신호(DS)(위치 신호(DS_pos) 및 데이터 신호(DS_res))를 송신하는 기능을 가진다. 이들 신호에 대해서는, 나중에 상세하게 설명한다.

위치 검출기(3)는 터치면(3a)을 구성하는 센서(30)와, 센서 컨트롤러(31)와, 이것들을 포함하는 위치 검출기(3)의 각부를 제어하는 호스트 프로세서(32)를 가지고 구성된다.

센서 컨트롤러(31)는 스타일러스(2)가 송신하는 다운링크 신호(DS)(위치 신호(DS_pos) 및 데이터 신호(DS_res))를 센서(30)를 통해서 수신하는 기능과, 스타일러스(2)를 향해, 센서(30)를 통해서 업링크 신호(US)(제1 제어 신호(US_c1) 및 제2 제어 신호(US_c2))를 송신하는 기능을 가진다.

도 2는 위치 검출기(3)의 구성을 나타내는 도면이다. 동 도에 나타내는 바와 같이, 센서(30)는 복수의 선 모양 전극(30X)과 복수의 선 모양 전극(30Y)이 매트릭스 모양으로 배치된 구성을 가지고 있고, 이들 선 모양 전극(30X, 30Y)에 의해서 스타일러스(2)와 용량 결합한다. 또한, 센서 컨트롤러(31)는 송신부(60), 선택부(40), 수신부(50), 로직부(70), 및 MCU(80)(제어부)를 가지고 구성된다.

송신부(60)는 도 1에 나타낸 업링크 신호(US)(제1 제어 신호(US_c1) 및 제2 제어 신호(US_c2))를 송신하기 위한 회로이다. 구체적으로는, 제1 제어 신호 공급부(61), 스위치(62), 확산 처리부(63), 부호열 유지부(64), 및 송신 가드부(65)를 포함해서 구성된다. 또한, 이 중 특히 제1 제어 신호 공급부(61)에 관해서, 본 실시 형태에서는 송신부(60) 내에 포함되는 것으로 하여 설명하지만, MCU(80) 내에 포함되는 것으로 해도 된다.

제1 제어 신호 공급부(61)는 검출 패턴(c1)을 유지하고 있고, 로직부(70)로부터 공급되는 제어 신호(ctrl_t1)의 지시에 따라서, 후술하는 도 5에 나타내는 연속 송신 기간(TCP)(예를 들면, 3msec) 동안, 검출 패턴(c1)에 대응하는 신호(혹은 비트열)를 연속해서 반복 출력하는 기능을 가진다. 또한, 연속 송신 기간(TCP)의 종료 직후, 혹은, 제2 제어 신호(US_c2)의 송신 개시시에 소정의 구분 패턴(STP)을 적어도 2회 연속해서 출력하는 기능도 가지고 있다. 제1 제어 신호(US_c1)는 제1 제어 신호 공급부(61)로부터 이렇게 해서 출력되는 검출 패턴(c1) 및 구분 패턴(STP)에 의해 구성된다.

검출 패턴(c1)은 스타일러스(100)가 센서 컨트롤러(31)의 존재를 검출하기 위해서 이용되는 심볼의 값의 패턴이며, 사전에(스타일러스(100)가 센서 컨트롤러(31)를 검출하기 전에) 스타일러스(100)에 기지(旣知)로 되어 있다. 심볼은 송신 처리에 있어서는 변조에 이용하는 정보의 단위(송신 신호가 표현하는 정보의 단위)이며, 수신 처리에 있어서는 수신 신호인 1 심볼을 복조하여 얻어지는 정보의 단위이다. 심볼의 값은, 비트열로 변환되는 값(이하, 「비트열 대응값」이라고 칭함)과, 심볼을 수신한 스타일러스(100)에 의해서 비트열로 변환되지 않는 값(이하, 「비트열 비대응값」이라고 칭함)을 포함할 수 있다. 후술하는 표 1에 나타내는 바와 같이, 전자에 따른 심볼은 2의 멱승 개수의 값을 취하고, 「0001」 등의 비트열로 대응지을 수 있다. 이렇게 해서 비트열에 의해 표기되는 각 심볼의 비트 길이는, 직접 확산부(63)의 사양에 의해 결정된다. 한편, 후자에 따른 심볼은 1개 이상(예를 들면 2개)의 값을 취하고, 후술하는 표 1에 나타내는 바와 같이 「P」「M」 등으로 표기되는 비트열로 대응지어지지 않는 값을 취한다. 후술하는 표 1에 나타내는 일례에서는, 「P」와「M」는 각각, 소정의 확산 부호열과 그 반전 부호열로 대응지어진다.

검출 패턴(c1)은 비트열 비대응값의 패턴에 의해 나타낼 수 있고, 예를 들면 「PMPMPM…」과 같이 2개의 비트열 비대응값 「P」「M」의 반복에 의해 검출 패턴(c1)을 구성할 수 있다.

구분 패턴(STP)은 상기 연속 송신 기간의 종료를 스타일러스(100)에 통지하기 위한 심볼의 패턴으로, 검출 패턴(c1)의 반복중에 나타나지 않는 심볼의 패턴에 의해서 구성된다. 일례를 들면, 상기와 같이 검출 패턴(c1)을 「PMPMPM…」과 같이 2개의 비트열 비대응값 「P」「M」의 반복으로 구성하는 경우, 구분 패턴(STP)은 비트열 비대응값 「P」를 2회 연속시켜서 이루어지는 패턴 「PP」에 의해 구성할 수 있다. 또한, 구분 패턴(STP)과 검출 패턴(c1)의 구성을 역으로 하여, 구분 패턴을 「PM」에 의해 구성하고 검출 패턴(c1)을 「PP」에 의해 구성해도 된다.

스위치(62)는 로직부(70)로부터 공급되는 제어 신호(ctrl_t2)에 기초하여 제1 제어 신호 공급부(61) 및 MCU(80) 중 어느 한쪽을 선택하고, 선택한 한쪽의 출력을 확산 처리부(63)에 공급하는 기능을 가진다. 스위치(62)가 제1 제어 신호 공급부(61)를 선택했을 경우, 확산 처리부(63)에는 검출 패턴(c1) 또는 구분 패턴(STP)이 공급된다. 한편, 스위치(62)가 MCU(80)를 선택했을 경우, 확산 처리부(63)에는 제어 정보(c2)가 공급된다.

제어 정보(c2)는 스타일러스(2)에의 지시 내용을 나타내는 커맨드를 포함하는 정보로서, MCU(80)에 의해서 생성되어, 도 10에 나타내는 바와 같은 제2 제어 신호(US_c2)에 의해 송신된다. 제어 정보(c2)는 가변 길이의 비트열로 대응지어지는 심볼의 값(예를 들면 0~15)을 포함하고, 스타일러스(2)와의 사이에서 그 값이 사전에 공유되어 있지 않은 점에서, 검출 패턴(c1)과는 차이가 있다. 또한, 제어 정보(c2)는, 상술한 소정 비트 길이의 2의 멱승 개수(8값)의 값을 나타내는 값 「D」에 의해 나타내지는 점에서, 값 「P」「M」을 포함하는 검출 패턴(c1)과 차이가 있다. 제2 제어 신호(US_c2)는 도 10에 나타내는 바와 같이 구분 패턴(STP) 「PP」를 프리앰블로 하고 그 뒤에 D1~D3로 나타내는 3개의 제어 정보(c2)에 대응하는 송신 신호(칩 열)를 포함해서 구성되어 송신된다.

부호열 유지부(64)는, 로직부(70)로부터 공급되는 제어 신호(ctrl_t3)에 기초하여, 자기 상관 특성을 가지는 11칩 길이의 확산 부호(PN)(제2 부호열)를 생성하여 유지하는 기능을 가진다. 부호열 유지부(64)가 유지하고 있는 확산 부호(PN)는, 확산 처리부(63)에 공급된다. 확산 부호(PN)의 구체적인 내용에 대해서는 후술 한다.

확산 처리부(63)는 스위치(62)를 통해서 공급되는 심볼의 값(확산 처리부(63)의 처리에 의해 송신 신호에 의해 표현되는 정보)에 기초하여 부호열 유지부(64)에 의해서 유지되는 확산 부호(PN)를 1차 변조(후술하는 순회 시프트 혹은 반전)함으로써, 12칩 길이의 부호열(후술하는 표 1, 도 6에 나타내는 칩 열(CN2). 제2 칩 열)을 얻는 기능(칩 열 취득 기능)을 가진다. 이 칩 열 취득 기능(1차 변조 처리)에 대해서는 뒤에 도 5~도 9를 참조하면서 보다 자세하게 설명하지만, 여기에서 간단하게 개요만 설명한다.

본 실시 형태에 있어서의 검출 패턴(c1), 구분 패턴(STP), 제어 정보(c2)는 각각, 비트열 대응값 0~15(대응 비트열 「0000」~ 「1111」) 및 비트열 비대응값 「P」「M」의 조합에 의해서 구성된다. 또한, 확산 부호 유지부(64)로부터 공급되는 확산 부호(PN)는, 「00010010111」이다.

확산 처리부(63)에 의한 1차 변조에 있어서, 각 심볼의 값(0~15 및 P와 M)은, 각각 대응하는 칩 열(CN2)로 변환된다. 표 1에는, 칩 열 취득 기능에 의한 심볼의 값과 생성되는 칩 열(CN2)의 대응 관계의 구체적인 예를 나타내고 있다.

표 1에 나타내는 바와 같이 1개의 심볼은 다값(多値)을 나타내고, 심볼의 값은 확산 부호(PN)를 심볼의 값에 기초한 시프트량 순회 시프트시키고, 비반전 또는 반전시킴으로써 얻어지는 상기 표 1의 어느 칩 열(CN2)에 대응지어진다. 심볼의 값은 소정 비트 길이의 비트열에 의해 나타내지는 2의 멱승 개수(예를 들면 16개)의 값 중 어느 것(「0~15」), 또는, 비트열에 대응하지 않는 상기 2의 멱승 개수의 값과는 다른 1개 이상의 개수의 값(「P」「M」) 중 어느 것을 취한다. 전자는 제어 정보(c2)의 송신에 이용되고, 후자는 프리앰블 등 구분 패턴(STP)의 송신에 이용된다.

표의 각 행을 자세하게 설명하면, 심볼의 값 「P」는 비트열 비대응값으로, 자기 상관 특성을 가지는 확산 부호(PN) 「00010010111」의 선두에 고정 칩 「1」을 붙여서 이루어지는 부호열로 변환된다. 비트열 비대응값 「M」은, 확산 부호(PN) 「00010010111」의 극성이 반전된 반전 부호 「11101101000」의 선두에 고정 칩인 「0」을 붙여서 이루어지는 부호열로 변환된다.

비트열 대응값 0~7은 각각, 확산 부호(PN)를 각각 표 1에 나타내는 시프트량으로 순회 시프트시켜 이루어지는 부호의 선두에 「1」을 붙여서 이루어지는 부호열로 변환된다. 예를 들면, 심볼의 값 「4」는, 확산 부호(PN)를 오른쪽으로 9개(왼쪽으로 2) 순회 시프트시켜 이루어지는 부호의 선두에 「1」을 붙여서 이루어지는 부호열로 변환된다. 또한, 비트열 대응값 8~15는 각각, 확산 부호(PN)의 극성이 반전된 반전 부호 「11101101000」을, 각각 심볼의 값으로 소정의 시프트량으로 순회 시프트시켜 이루어지는 부호의 선두에 「0」을 붙여서 이루어지는 부호열로 변환된다. 예를 들면, 심볼의 값 「12」는, 확산 부호(PN)를 반전하여, 오른쪽으로 9(왼쪽으로 2) 순회 시프트시켜 이루어지는 부호의 선두에 「1」을 붙여서 이루어지는 부호열로 변환된다.

커맨드에 이용되는 비트열 대응값 0~7의 시프트량 중 가장 가까운 것의 시프트량의 차는 1이다. 한편, 프리앰블 등 구분 패턴(STP)에 이용하는 심볼의 값 「P」의 시프트량(즉, 0)과, 커맨드에 이용되는 비트열 대응값 0~7 중 가장 시프트량이 가까운 값 「0」(오른쪽으로 2) 또는 「4」의 시프트량(왼쪽으로 2)의 차는 2로서, 비트열 대응값 0~7의 시프트량의 차 중 최소 차에 비해 크게 확보되어 있다. 이와 같이, 프리앰블 등의 구분 패턴을 구성하는 심볼의 값 「P」 및 「M」의 시프트량(「0」)과 커맨드를 구성하는 값(「0」「4」 및 「8」「12」)에 기초한 시프트량(+2, -2)의 차를, 커맨드를 구성하는 어느 1개의 값과 커맨드를 구성하는 다른 값의 시프트량 중 가장 작은 값보다도 크게 취함으로써, 프리앰블 등의 구분 패턴을 커맨드에 대응하는 소정 값 중 어느 것으로 잘못 판정해 버리는 확률을 저감시키는 것이 가능하게 된다.

여기서, 시프트량은 어느 1개의 심볼의 값이 대응지어지는 비트열과 다른 1개의 심볼의 값이 대응지어지는 비트열의 해밍 거리가 작을수록, 어느 1개의 심볼의 값의 시프트량과 다른 1개의 심볼의 값의 시프트량의 차가 작게 되도록, 결정되어 있다. 단순히, 심볼의 값이 커짐에 따라 시프트량을 크게 하는 것이 아니라, 표 1과 같이 비트열 간의 해밍 거리에 기초하여 시프트량을 결정하고 구성하는 이유에 대해서는 후술한다.

또한, 송신부(60)(칩 열(CN2)을 취득한 확산 처리부(63))는, 표 1과 같이 하여 취득한 칩 열(CN2)을 그대로 송신 신호로 하는 것이 아니라, 칩 열(CN2)에 기초하여 캐리어 신호를 변조함으로써 송신 신호를 생성하는 처리(2차 변조 처리)를 행하는 것으로 해도 된다. 2차 변조 처리는 반드시 필요한 것은 아니지만, 이 2차 변조 처리에는, 칩 열(CN2)을 맨체스터 부호화하는 처리 등을 포함할 수 있다.

도 3의 (a)~(c)는 각각, 확산 처리부(63)가 생성하는 신호의 일례를 나타내는 도면이다. 이하, 각각에 대해 설명한다.

도 3의 (a)는, 확산 처리부(63)가 2차 변조 처리를 행하지 않는 경우의 예이다. 이 예에서는, 1차 변조에 의해서 생성된 칩 열(CN2)이 그대로, 확산 처리부(63)에 의해서 생성되는 송신 신호가 된다.

도 3의 (b)는, 확산 처리부(63)가 2차 변조 처리로서 맨체스터 부호화만을 행하는 경우의 예이다. 이 경우의 확산 처리부(63)는, 칩 열(CN2)에 포함되는 복수의 칩 중 「1」인 칩에 상승 에지를 할당하고 「0」인 칩에 하강 에지를 할당하는 것에 의해서, 맨체스터 부호화한 칩 열(CN2)을 취득한다. 또한, 「0」인 칩에 상승 에지를 할당하고, 「1」인 칩에 하강 에지를 할당하는 것에 의해서 칩 열(CN2)의 맨체스터 부호화를 행하는 것으로 해도 된다. 도 3의 (b)의 예에서는, 맨체스터 부호화된 칩 열(CN2)이, 확산 처리부(63)에 의해서 생성되는 송신 신호가 된다.

도 3의 (c)는, 확산 처리부(63)가 2차 변조 처리로서 맨체스터 부호화 및 디지털 변조를 행하는 경우의 예이다. 이 경우의 확산 처리부(63)는, 맨체스터 부호화한 칩 열(CN2)에 기초하여 소정의 반송파 신호를 변조함으로써, 도 3의 (c)에 나타내는 바와 같은 송신 신호를 생성한다. 또한, 도 3에는 BPSK(Binary Phase Shift Keying)에 따라서 생성한 송신 신호의 예를 기재하고 있지만, 다른 디지털 변조 방식을 이용하는 것으로 해도 된다. 또한, 도 3에서는 반송파 신호로서 정현파 신호를 이용하고 있지만, 구형파 신호 등 다른 종류의 반송파 신호를 이용해도 된다.

확산 처리부(63)가 행하는 2차 변조 처리에 맨체스터 부호화를 포함함으로써, 도 3의 (b)로부터도 이해되는 바와 같이, 1칩에 상당하는 기간 이상의 기간에 걸쳐서 같은 값이 연속하는 일이 없게 된다. 이와 같이 확산 부호(PN)에 의해 스펙트럼이 확산된 송신 신호를 2차 변조함으로써, 예를 들면 저주파수 성분을 피하도록 원하는 주파수대를 이용해서 송신할 수 있다.

도 2로 돌아온다. 확산 처리부(63)에 의해서 생성된 송신 신호(제1 제어 신호(US_c1) 및 제2 제어 신호(US_c2))는, 송신 가드부(65)에 공급된다. 송신 가드부(65)는, 로직부(70)로부터 공급되는 제어 신호(ctrl_t4)에 기초하여, 제1 제어 신호(US_c1) 및 제2 제어 신호(US_c2)의 송신 기간과 후술하는 수신 기간(RDS)의 사이에, 송신 동작과 수신 동작을 전환하기 위해 송신과 수신 양방을 행하지 않는 기간인 가드 기간을 삽입하는 기능을 가진다.

선택부(40)는, 로직부(70)의 제어에 기초하여, 센서(30)로부터 신호를 송신하는 송신 기간과, 센서(30)에 의해 신호를 수신하는 수신 기간을 전환하는 스위치이다. 구체적으로 설명하면, 선택부(40)는 스위치(44x, 44y)와, 도체 선택 회로(41x, 41y)를 포함해서 구성된다. 스위치(44x)는, 로직부(70)로부터 공급되는 제어 신호(sTRx)에 기초하여, 송신 기간에는, 송신부(60)의 출력단을 도체 선택 회로(41x)의 입력단에 접속하고, 수신 기간에는, 도체 선택 회로(41x)의 출력단을 수신부(50)의 입력단에 접속하도록 동작한다. 스위치(44y)는, 로직부(70)로부터 공급되는 제어 신호(sTRy)에 기초하여, 송신 기간에는, 송신부(60)의 출력단을 도체 선택 회로(41y)의 입력단에 접속하고, 수신 기간에는, 도체 선택 회로(41y)의 출력단을 수신부(50)의 입력단에 접속하도록 동작한다. 도체 선택 회로(41x)는, 로직부(70)로부터 공급되는 제어 신호(selX)에 기초하여, 복수의 선 모양 전극(30X) 중 1개를 선택하고, 선택한 것을 스위치(44x)에 접속하도록 동작한다. 도체 선택 회로(41y)는, 로직부(70)로부터 공급되는 제어 신호(selY)에 기초하여, 복수의 선 모양 전극(30Y) 중 1개를 선택하고, 선택한 것을 스위치(44y)에 접속하도록 동작한다.

수신부(50)는, 로직부(70)의 제어 신호(ctrl_r)에 기초하여, 스타일러스(2)가 송신하는 위치 신호(DS_pos) 및 데이터 신호(DS_res)를 검출 혹은 수신하기 위한 회로이다. 구체적으로는, 증폭 회로(51), 검파 회로(52), 및, 아날로그 디지털(AD) 변환기(53)를 포함해서 구성된다.

증폭 회로(51)는 선택부(40)로부터 공급되는 위치 신호(DS_pos) 및 데이터 신호(DS_res)를 증폭시켜 출력한다. 검파 회로(52)는 증폭 회로(51)의 출력 신호의 레벨에 대응한 전압을 생성하는 회로이다. AD 변환기(53)는, 검파 회로(52)로부터 출력되는 전압을 소정 시간 간격으로 샘플링함으로써, 디지털 신호를 생성하는 회로이다. AD 변환기(53)가 출력하는 디지털 데이터는 MCU(80)에 공급된다.

로직부(70) 및 MCU(80)는, 송신부(60) 및 수신부(50) 등의 송수신 동작을 제어하는 제어부이다. 구체적으로 설명하면, MCU(80)는 내부에 ROM 및 RAM을 가지며, 소정의 프로그램에 기초하여 동작하는 마이크로 프로세서이다. 한편, 로직부(70)는, MCU(80)의 제어에 기초하여, 상술한 각 제어 신호를 출력하도록 구성된다. MCU(80)는 또한, AD 변환기(53)로부터 공급되는 디지털 데이터에 기초하여 스타일러스(2)의 위치를 나타내는 좌표 데이터(x, y) 등을 도출하여, 호스트 프로세서(32)에 대해서 출력하는 역할을 담당한다.

도 4는 스타일러스(2)의 기능 블록을 나타내는 블록도이다. 동 도에 나타내는 바와 같이, 스타일러스(2)는 전환부(SW), 수신부(26), 송신부(27), 및 제어부(28)를 포함해서 구성된다.

전환부(SW)는, 제어부(28)로부터의 제어 신호(SWC)에 기초하여, 수신(R)과 송신(T)을 전환하는 스위치이다. 수신(R)의 경우에는 전극(21)을 수신부(26)에 접속하고, 송신(T)의 경우에는 전극(21)을 송신부(27)에 접속한다. 초기 상태, 즉 스타일러스(2)가 제1 제어 신호(US_c1)를 검출할 때까지의 검출전 기간(BD)(도 5 참조) 동안, 전환부(SW)는 수신(R)으로 설정된다.

수신부(26)는 전환부(SW)로부터 공급되는 신호(전극(21)에 도래한 신호)의 수신을 행하여 표 1에서 나타낸 송신 신호로부터 심볼의 값을 얻기 위한 회로이며, 복조 회로(26a) 및 상관 회로(26b)를 포함해서 구성된다. 수신부(26)는, 소비 전력을 삭감하기 위해, 센서 컨트롤러(31)를 검출할 때까지의 검출전 기간(BD)에서는, 단축된 수신 기간(SRP)을 제외하고 그 동작을 정지하고 있다.

도 5도 참조하면서 설명하면, 수신부(26)는, 소정의 주기(WPa)(예를 들면 2.5msec)마다, 단축된 수신 기간(SRP)(주기(WPa)보다 짧은 시간. 예를 들면 60μsec) 동안만 제1 제어 신호(US_c1)의 수신 동작을 행하여, 제1 제어 신호(US_c1)에 예를 들면 「PM」혹은 「MP」 등 소정 길이의 비트열로 대응지어지지 않은 심볼의 값의 패턴인 검출 패턴(c1)이 포함되어 있는지 여부를 판정한다. 스타일러스(2)는 이것에 의해서 센서 컨트롤러(31)의 검출을 시도한다. 센서 컨트롤러(31)를 검출한 후에는, 수신부(26)는, 수신 동작을 계속해서 구분 패턴(STP)을 검출하고, 추가로 구분 패턴(STP) 후에 검출한 신호를 제2 제어 신호(US_c2)로서 수신하여, 그것으로부터 소정 길이의 비트열로 대응지어지는 값(D)에 의해 구성되는 제어 정보(c2)를 추출하는 처리를 행한다.

여기서, 상술한 바와 같이, 본 실시 형태에서는 연속하는 2개의 같은 심볼의 값 「PP」에 의해 구분 패턴(STP)을 구성하고 있다. 이와 같이 하고 있는 것은, 스타일러스(2)가, 전극(21)이 아니라, 그 하우징을 안테나로 하여 위치 검출기(3)로부터의 신호를 수신해 버리는 일이 있기 때문이다. 이 경우, 스타일러스(2)의 회로부(24)에는 양과 음이 역전한 상태로 각 신호가 공급되기 때문에, 스타일러스(2)는 제어 정보(c2)를 정상으로 수신할 수 없게 된다. 그래서, 스타일러스(2)는, 구분 패턴(STP)을 검출할 때, 심볼값 「PP」만이 아니라, 심볼값 「PP」를 나타내는 칩 열을 반전시켜서 이루어지는 칩 열에 의해 구성되는 심볼값 「MM」도 감시한다. 그리고, 심볼값 「PP」가 검출되었을 경우에는 통상대로 후속하는 칩 열을 검출함으로써 제어 정보(c2)의 수신을 시도하는 한편, 심볼값 「MM」이 검출되었을 경우에는, 후속하는 칩 열을 검출 후에 모두 반전시킴으로써, 제어 정보(c2)의 수신을 시도한다. 이와 같이 심볼값이 반전되어 있는지 비반전인지를 판정할 때에, 첫 번째의 칩 열의 반전 또는 비반전을 참조로서 이용함으로써, 스타일러스(2)는 전극(21)이 아니라 하우징을 통해서 위치 검출기(3)로부터의 신호가 도래하여 전극(21)으로 얻어진 신호의 극성이 반전해 버리고 있는 것과 같은 경우에도, 극성의 반전 및 비반전의 판정을 잘못하지 않고 제어 정보(c2)를 구성하는 데이터를 취득하는 것이 가능하게 된다.

복조 회로(26a)는, 위치 검출기(3)가 송신한 신호를 수신함으로써, 일련의 칩을 생성하는 수신 회로이다. 구체적으로 설명하면, 예로써 위치 검출기(3)가 2차 변조 처리로서 맨체스터 부호화 및 디지털 변조를 행하는 경우이면, 복조 회로(26a)는 위치 검출기(3)의 확산 처리부(63)가 반송파 신호의 변조에 이용한 변조 방식에 의해서 전극(21)에 유도된 신호를 복조함으로써 일련의 칩을 순서대로 취득하고, 또한, 맨체스터 부호화의 역처리에 의해서 이 일련의 칩을 순서대로 복호하는 처리를 행한다. 복조 회로(26a)는, 이 복호의 결과 얻어지는 일련의 칩을, 1칩씩 상관 회로(26b)에 공급하도록 구성된다. 확산 처리부(63)가 맨체스터 부호화도 디지털 변조도 행하지 않는 경우에는, 복조 회로(26a)는, 순서대로 수신되는 일련의 칩을 직접, 1칩씩 상관 회로(26b)에 공급하면 된다.

상관 회로(26b)는 복조 회로(26a)로부터 공급되는 일련의 칩과, 복수의 미리 알고 있는 부호열의 각각과의 상관 처리를 행함으로써, 일련의 칩 내에 포함되는 검출 패턴(c1), 구분 패턴(STP), 제어 정보(c2)를 검출하는 기능을 가진다. 이 검출 기능에 대해서는, 뒤에 도 11을 참조하면서, 별도로 보다 자세하게 설명한다. 검출 패턴(c1)을 검출했을 경우, 상관 회로(26b)는 제어부(28)에 대해서 기동 신호(EN)를 발행한다. 구분 패턴(STP)을 검출했을 경우, 상관 회로(26b)는 그 검출 시각 t2를 제어부(28)에 대해서 출력한다. 제어 정보(c2)를 검출한 경우, 상관 회로(26b)는 검출한 제어 정보(c2)를 제어부(28)에 대해서 출력한다.

제어부(28)는 마이크로 프로세서(MCU)에 의해 구성되고, 수신부(26)로부터 기동 신호(EN)가 공급된 것(즉, 수신부(26)가 검출 패턴(c1)을 검출한 것)을 계기로 하여 기동하고, 각종 처리를 행한다. 구체적으로는, 수신부(26)로부터 공급되는 검출 시각 t2에 기초하여 각 신호(제어 정보(c2), 위치 신호(DS_pos), 및 데이터 신호(DS_res))의 송수신 스케줄을 생성하고, 생성한 송수신 스케줄에 기초하는 제어 신호(SWC)를 생성하여 전환부(SW)에 공급하는 처리와, 수신부(26)로부터 공급되는 제어 정보(c2)에 기초하여 데이터 신호(DS_res)의 송신 방법을 제어하는 처리를 행한다.

데이터 신호(DS_res)의 송신 방법의 제어에 대해서, 자세하게 설명한다. 제어부(28)는, 제어 정보(c2)에 의해 송신해야 할 정보의 내용(펜 ID, 필압값, 사이드 스위치의 프레스 상태 등)이 지정되어 있는 경우, 그 지정에 따라, 위치 검출기(3)에 대해서 송신하는 정보의 내용을 제어한다. 구체적으로는, 송신할 정보를 포함하는 송신 데이터(Res)를 생성하여, 송신부(27)에 공급한다. 또한, 제어 정보(c2)에 의해 데이터 신호(DS_res)의 송신 타이밍(예를 들면, 데이터 신호(DS_res)의 송신에 이용하는 타임 슬롯)이 지정되어 있는 경우, 그 송신 타이밍으로 데이터 신호(DS_res)가 보내지게 되도록, 송신부(27)에 송신 데이터(Res)를 공급하는 타이밍을 제어한다. 또한, 제어 정보(c2)에 의해 데이터 신호(DS_res)의 송신에 이용하는 주파수가 지정되어 있는 경우, 그 주파수의 캐리어 신호를 생성하도록, 후술하는 변조부(27a)를 제어한다.

또한, 수신부(26)가 검출 패턴(c1)을 검출하고 있지 않은 경우, 즉 전회의 기동 신호(EN)의 공급을 받아 상기 처리를 완료한 후, 아직 다음의 기동 신호(EN)의 공급을 받고 있지 않은 경우, 제어부(28)는 상기 각 처리의 실행을 휴지(休止)하는(즉, 제어부(28)의 처리를 실행하지 않는) 것으로 해도 된다. 이것에 의해, 제어부(28)의 소비 전력을 저감시킬 수 있다.

송신부(27)는 위치 신호(DS_pos) 및 데이터 신호(DS_res)를 송신하는 회로이며, 변조부(27a) 및 승압 회로(27b)에 의해 구성된다.

변조부(27a)는 소정 주파수 또는 제어부(28)로부터의 제어에 따른 주파수의 반송파 신호(예를 들면 구형파 신호)를 생성하고, 그대로, 혹은, 제어부(28)의 제어에 기초하여 변조한 다음에 출력하는 회로이다. 위치 신호(DS_pos)의 송신시에는, 변조부(27a)는, 반송파 신호를 변조하지 않고 그대로 출력한다. 한편, 데이터 신호(DS_res)의 송신시에는, 제어부(28)로부터 공급되는 송신 데이터(Res)에 의해 반송파 신호를 변조하고, 그 결과로서 얻어지는 송신 신호를 출력한다. 이 변조에 이용하는 구체적인 변조 방식으로서도, PSK(Phase Shift Keying) 등의 디지털 변조 방식을 들 수 있다.

승압 회로(27b)는, 변조부(27a)의 출력 신호를 일정한 진폭까지 승압함으로써, 위치 신호(DS_pos) 및 데이터 신호(DS_res)를 생성하는 회로이다. 승압 회로(27b)에 의해서 생성된 위치 신호(DS_pos) 및 데이터 신호(DS_res)는, 전환부(SW)를 거쳐 전극(21)으로부터 공간으로 송출된다. 또한, 승압 회로(27b)와 변조부(27a)는, 하나의 처리부로서 실현되어도 된다.

도 5는 스타일러스(2) 및 센서 컨트롤러(31)의 동작을 시계열로 설명하기 위한 타이밍도이다. 동 도에 있어서, 상단 Ts로 나타내는 시간축은, 스타일러스(2)의 송신(Tx)과 수신(Rx)을 나타내고 있다. 또한, 하단 Tt로 나타내는 시간축은, 센서 컨트롤러(31)의 송신(Tx)과 수신(Rx)을 나타내고 있다.

시각 t0까지의 기간은, 스타일러스(2)가 센서 컨트롤러(31)의 검출 범위 밖에 있는 기간이다. 스타일러스(2)는, 소비 전력을 삭감하기 위해서, 연속 송신 기간(TCP) 보다도 짧은 주기(WPa)로 간헐적으로, 복수 회에 걸쳐서 수신부(26)를 동작시킨다. 구체적으로는, 각 주기(WPa) 내에 있어서, 단축된 수신 기간(SRP) 동안에 한해 수신부(26)를 동작시키는 것으로 하고, 그 외의 시간은 수신부(26)를 정지시킨다. 수신 기간(SRP)의 시간 길이는, 검출 패턴(c1)을 1회 수신하기 위해서 필요 충분한 값으로 설정된다.

센서 컨트롤러(31)는, 주기(WP)로, 제1 제어 신호(US_c1) 및 제2 제어 신호(US_c2)의 송신을 반복하도록 구성된다.

구체적으로 설명하면, 센서 컨트롤러(31)는, 주기(WP)의 개시와 함께, 주기(WPa)보다 긴 시간인 소정의 연속 송신 기간(TCP)에 걸쳐서, 검출 패턴(c1)을 나타내는 칩 열의 송신을 반복한다.

여기서, 상술한 바와 같이, 본 실시 형태에서의 검출 패턴(c1)은 「PMPMPMP…」이다. 위치 검출기(3)에서는, 이 검출 패턴(c1)을 구성하는 값 P 및 값 M의 각각이, 도 2에 나타낸 확산 처리부(63)의 칩 열 취득 기능에 의해 12칩 길이의 칩 열(CN2)로 변환된다. 자세한 것은 후술한다.

센서 컨트롤러(31)는, 연속 송신 기간(TCP)의 종료 직후에, 같은 심볼의 값 P를 나타내는 칩 열을 2회 연속해서 송신함으로써, 검출 패턴(c1)의 송신 종료(혹은 제2 제어 신호(US_c2)의 개시)를 나타내는 구분 패턴(STP)을 송신하도록 구성된다. 또한, 값 P는, 도 2에 나타낸 확산 처리부(63)의 칩 열 취득 기능에 의해, 1개씩 12비트 길이의 칩 열(CN2)로 변환된다. 여기까지로, 제1 제어 신호(US_c1)의 송신이 완료된다.

제1 제어 신호(US_c1)의 송신을 완료한 센서 컨트롤러(31)는, 이어서 제어 정보(c2)를 나타내는 칩 열(즉, 제2 제어 신호(US_c2))을 송신한다. 제어 정보(c2)는, 상술한 바와 같이 구분 패턴(STP) 다음에 이어서 송신되고, 커맨드를 나타내는 임의의 비트열을 포함하는 정보이다. 도 4에 나타낸 「D1」「D2」「D3」…「Dn」은 각각 4비트의 임의의 비트열(「0000」「0001」 등)인 값 D를 나타내고 있고, 각각이, 도 2에 나타낸 확산 처리부(63)의 칩 열 취득 기능에 의해 12칩 길이의 칩 열(CN2)로 변환된다.

제2 제어 신호(US_c2)의 송신을 완료한 센서 컨트롤러(31)는, 스타일러스(2)로부터의 신호를 수신하기 위한 수신 기간(RDS)을 마련한다. 스타일러스(2)는, 상기와 같이 하여 송신된 제1 제어 신호(US_c1)를 수신했을 경우, 이 수신 기간(RDS) 내에 위치 신호(DS_pos)를 송신하도록 구성된다. 센서 컨트롤러(31)는, 수신 기간(RDS) 동안, 이렇게 해서 송신되는 위치 신호(DS_pos)의 수신을 대기한다.

시각 t0에서 스타일러스(2)가 센서(30)의 검출 범위로 이동하면(스타일러스 다운), 스타일러스(2)는, 그 후에 도래하는 연속 송신 기간(TCP) 내에 위치하는 수신 기간(SRP) 직후의 시각 t1의 타이밍에서, 센서 컨트롤러(31)가 송신한 검출 패턴(c1)을 검출하게 된다.

검출 패턴(c1)을 검출한 스타일러스(2)는, 상술한 기동 신호(EN)를 생성하는 것과 함께, 그 후도, 수신 기간(SRP)을 넘어서 수신 동작을 계속한다. 그리고, 스타일러스(2)가 이 수신 동작을 행하고 있는 동안에 센서 컨트롤러(31)가 구분 패턴(STP)을 송신하면, 스타일러스(2)에 의해 구분 패턴(STP)이 검출된다. 스타일러스(2)는, 구분 패턴(STP)을 검출했을 경우에 그 검출이 완료한 시각 t2를 참조하여, 제2 제어 신호(US_c2), 위치 신호(DS_pos), 및 데이터 신호(DS_res)의 송수신의 스케줄링을 행한다. 구체적으로는, 도 5에 나타내는 바와 같이, 우선 시각 t2에 기초하는 타이밍에서 제2 제어 신호(US_c2)의 수신을 대기하고, 그 다음에 위치 신호(DS_pos)를 송신하며, 마지막으로 데이터 신호(DS_res)를 송신한다.

센서 컨트롤러(31)는, 상술한 바와 같이, 제2 제어 신호(US_c2)의 송신 후에 수신 기간(RDS)을 마련하여, 위치 신호(DS_pos)의 수신을 대기하고 있다. 위치 신호(DS_pos)를 수신한 센서 컨트롤러(31)는, 도 2에 나타낸 복수의 선 모양 전극(30X, 30Y)의 각각에 있어서의 위치 신호(DS_pos)의 수신 상황에 기초하여 스타일러스(2)의 위치(좌표 데이터(x, y))를 산출하여, 도 1에 나타낸 호스트 프로세서(32)에 대해서 출력하는 것과 함께, 재차 수신 기간(RDS)을 마련하여, 이번엔 데이터 신호(DS_res)의 수신을 대기한다. 데이터 신호(DS_res)를 수신한 센서 컨트롤러(31)는, 수신한 데이터 신호(DS_res)로부터 상술한 송신 데이터(Res)를 추출하여, 호스트 프로세서(32)에 대해서 출력한다.

이렇게 해서 스타일러스(2)로부터 위치 신호(DS_pos) 및 데이터 신호(DS_res)를 수신한 후도, 센서 컨트롤러(31)는, 그때까지와 마찬가지로 하여 제1 제어 신호(US_c1) 및 제2 제어 신호(US_c2)를 반복한다. 이것에 의해 스타일러스(2)도 상술한 동작을 반복하게 되어, 센서 컨트롤러(31)는, 그때마다, 스타일러스(2)로부터 위치 신호(DS_pos) 및 데이터 신호(DS_res)를 수신하고, 그것에 따라 스타일러스(2)의 위치 산출과, 스타일러스(2)가 송신한 송신 데이터(Res)의 취득을 행한다.

이상, 위치 검출 시스템(1)의 개요를 설명했다. 다음으로, 도 2에 나타낸 확산 처리부(63)의 칩 열 취득 기능, 및, 도 3에 나타낸 상관 회로(26b)의 검출 기능에 대해서, 순서적으로 자세하게 설명한다. 특히, 표 1에서 설명한 바와 같이 심볼의 값으로부터 송신 신호를 얻는 확산 처리부(63)의 칩 열 취득 기능의 구체적인 구성 예의 설명과 함께, 확산 부호(PN)의 구체적인 내용에 대해서도 자세하게 설명한다.

도 6은 도 2에 나타낸 확산 처리부(63)의 기능 블록을 나타내는 블록도이다. 동 도에 나타내는 바와 같이, 확산 처리부(63)는 제어 회로(63a), 부호 반전/비반전 전환 회로(63b)(부호열 생성부), 순회 시프터(63c)(순회 시프트부), 시프트 레지스터(63d)(칩 열 생성부), 및 변조 회로(63e)를 가지고 구성된다.

부호 반전/비반전 전환 회로(63b)는, 부호열 유지부(64)에 기억되는 11칩 길이의 확산 부호(PN)(제2 부호열)에 기초하여, 자기 상관 특성을 가지는 11칩 길이의 부호열(PNa)(제1 부호열)을 생성하는 기능을 가진다. 구체적으로는, 제어 회로(63a)로부터 공급되는 반전 정보(II)에 따라서, 확산 부호(PN), 및, 확산 부호(PN)를 반전시켜 이루어지는 부호열 중 어느 한쪽을 선택하고, 선택한 한쪽에 의해 부호열(PNa)을 생성한다.

여기서, 확산 부호(PN)에 대해 자세하게 설명한다. 확산 부호(PN)는, 상술한 바와 같이, 자기 상관 특성을 가지는 부호열이다. 따라서, 확산 부호(PN)와, 확산 부호(PN) 또는 그 반전 신호를 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 산출했을 경우에, 시프트량이 0인 경우에만 상관값의 피크가 나타난다. 이하, 도 9를 참조하면서, 확산 부호(PN)가 자기 상관 특성을 가지고 있는 것에 대하여 설명한다. 또한, 이하에서는, 확산 부호(PN)는 「00010010111」인 것으로 하여 설명한다.

도 9의 (a)의 파선은, 확산 부호(PN) 「00010010111」과, 해당 확산 부호(PN)를 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 나타내고 있다. 이 파선에 있어서, 예를 들면 시프트량이 「+1」인 경우의 상관값은, 확산 부호(PN) 「00010010111」과, 이 확산 부호(PN)의 각 칩을 1개 오른쪽으로 순회 시프트시켜 이루어지는 「10001001011」의 상관값이 된다. 또한, 예를 들면 시프트량이 「-2」인 경우의 상관값은, 확산 부호(PN) 「00010010111」과, 이 확산 부호(PN)의 각 칩을 2개 왼쪽으로 순회 시프트시켜 이루어지는 「01001011100」의 상관값이 된다. 또한, 상관값의 계산에 있어서는, 「0」은 「-1」로서 취급된다.

또한, 도 9의 (b)의 파선은, 확산 부호(PN) 「00010010111」과, 그 반전 부호 「11101101000」을 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 나타내고 있다. 이 파선에 있어서, 예를 들면 시프트량이 「+1」인 경우의 상관값은, 확산 부호(PN) 「00010010111」과, 그 반전 부호의 각 칩을 1개 오른쪽으로 순회 시프트시켜 이루어지는 「01110110100」의 상관값이 된다. 또한, 예를 들어 시프트량이 「-2」인 경우의 상관값은, 확산 부호(PN) 「00010010111」과, 그 반전 부호의 각 칩을 2개 왼쪽으로 순회 시프트시켜 이루어지는 「10110100011」의 상관값이 된다.

도 9의 (a)(b) 중 어느 것에 있어서도, 파선으로 나타내지는 상관값의 피크는, 시프트량이 「0」인 경우에만 나타나고 있다. 따라서, 확산 부호(PN)와, 확산 부호(PN) 또는 그 반전 신호를 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 산출했을 경우, 시프트량이 0인 경우에만 상관값의 피크가 나타난다고 할 수 있으므로, 확산 부호(PN)는 자기 상관 특성을 가지고 있다고 할 수 있다.

도 6으로 돌아온다. 부호 반전/비반전 전환 회로(63b)는, 제어 회로(63a)로부터 고정 부호(NR)의 공급을 받고, 제어 회로(63a)로부터 공급되는 반전 정보(II)에 따라서 고정 부호(NR)를 반전하거나, 또는, 반전하지 않는 것에 의해, 고정 칩(NRa)을 생성하는 기능도 가지고 있다. 고정 부호(NR)는 1칩 길이의 부호로서, 도 6의 예에서는 「1」로 하고 있다. 이와 같은 고정 부호(NR)를 이용하는 것은, 후술하는 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)의 상관값의 플로어(floor)값(피크 이외에 있어서의 상관값)을 「0」으로 하기 위함이다. 이 점에 대해서는, 나중에 별도 자세하게 설명한다.

순회 시프터(63c)는 부호 반전/비반전 전환 회로(63b)가 생성한 부호열(PNa)을, 제어 회로(63a)로부터 공급되는 시프트량(SA)으로 순회 시프트시킴으로써, 칩 열(CN1)(제1 칩 열)을 생성하는 기능부이다. 또한, 시프트 레지스터(63d)는 순회 시프터(63c)가 생성한 칩 열(CN1) 및 부호 반전/비반전 전환 회로(63b)가 생성한 고정 칩(NRa)을 패럴렐(parallel)로 수취하고, 수취한 칩 열(CN1)에 수취한 고정 칩(NRa)을 부가하는 것에 의해서 칩 열(CN2)(제2 칩 열)을 생성하고, 생성한 칩 열(CN2)을 시리얼(serial)로 출력하는 기능부이다.

도 8은 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)의 설명도이다. 동 도에 나타내는 부호열(C1-0)은, 부호 반전/비반전 전환 회로(63b)가 반전 처리를 행하지 않고, 순회 시프터(63c)에 의한 순회 시프트도 행해지지 않은(시프트량(SA)이 「0」인) 경우에, 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)로서, 확산 부호(PN) 「00010010111」의 선두에 고정 부호(NR) 「1」을 부가한 것으로 되어 있다. 또한, 부호열(C1-n)은, 부호열(C1-0)의 칩 열(CN1) 부분을 시프트량(n)으로 순회 시프트시킴으로써 얻어지는 부호열로서, 부호 반전/비반전 전환 회로(63b)가 반전 처리를 행하지 않는 한편, 순회 시프터(63c)에 의해 시프트량(n)으로 순회 시프트가 행해지는 경우에, 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)을 나타내고 있다.

한편, 도 8에 나타내는 부호열(C2-0)은, 부호 반전/비반전 전환 회로(63b)가 반전 처리를 행하는 한편 순회 시프터(63c)에 의한 순회 시프트가 행해지지 않은(시프트량(SA)이 「0」인) 경우에, 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)로서, 부호열(C1-0)의 반전 부호로 되어 있다. 또한, 부호열(C2-n)은, 부호열(C2-0)의 칩 열(CN1) 부분을 시프트량(n)으로 순회 시프트시킴으로써 얻어지는 부호열로서, 부호 반전/비반전 전환 회로(63b)가 반전 처리를 행하고, 또한, 순회 시프터(63c)에 의해 시프트량(n)으로 순회 시프트가 행해지는 경우에, 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)을 나타내고 있다.

여기서 다시 도 9를 참조하면, 도 9의 (a)의 실선은, 도 8에 나타낸 부호열(C1-0)과, 해당 부호열(C1-0) 중 고정 칩(NRa)을 제외한 부분을 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 나타내고 있다. 또한, 도 9의 (b)의 실선은, 도 8에 나타낸 부호열(C1-0)과, 그 반전 부호(즉, 도 8에 나타낸 부호열(C2-0)) 중 고정 칩(NRa)을 제외한 부분을 임의의 시프트량으로 순회 시프트시켜 이루어지는 부호열의 상관값을 나타내고 있다. 도 9의 (a)(b) 중 어느 것에 있어서도, 실선으로 나타내지는 상관값의 피크는, 파선의 예와 마찬가지로, 시프트량이 「0」인 경우에만 나타나고 있다. 도시하고 있지 않지만, 마찬가지의 것을, 모든 부호열(C1-n, C2-n)에 대해서 말할 수 있다. 따라서, 부호열(C1-n, C2-n)을 수신하는 스타일러스(2)는, 미리 부호열(C1-n, C2-n)을 기억해 놓고, 수신한 칩 열과의 상관값을 산출함으로써 수신한 칩 열 내에 포함되는 부호열(C1-n, C2-n)을 검출할 수 있고, 본 실시 형태에 따른 위치 검출 시스템(1)에서는, 이 성질을 이용하여 제1 제어 신호(US_c1) 및 제2 제어 신호(US_c2)의 송수신을 행하고 있다. 스타일러스(2)에 의한 부호열(C1-n, C2-n)의 검출 동작의 상세한 것에 대해서는 후술한다.

또한, 도 9의 (a)에 나타내는 바와 같이, 확산 부호(PN)에 관해서 산출되는 상관값(파선)의 플로어값이 「-1」이 되는 것에 대해, 부호열(C1-0)에 관해서 산출되는 상관값(실선)의 플로어값은 「0」이 되고 있다. 또한, 도 9의 (b)에 나타내는 바와 같이, 확산 부호(PN)의 반전 부호에 관해서 산출되는 상관값(파선)의 플로어값이 「+1」이 되는 것에 대해, 부호열(C1-0)의 반전 부호에 관해서 산출되는 상관값(실선)의 플로어값은 「0」이 되고 있다. 이와 같이 상관값의 플로어값이 「0」이 되는 것은, 칩 열(CN2)의 선두에 고정 칩(NRa)을 배치하여, 양의 칩의 수와 음의 칩의 수를 같은 수로 하고 있기 때문이다. 역으로 말하면, 칩 열(CN2)의 선두에 고정 칩(NRa)을 배치함으로써, 상관값의 플로어값을 「0」으로 하는 것이 실현되고 있다.

확산 부호(PN)에 고정 칩(NRa)을 붙이지 않는 경우, 상관값의 플로어값 「-1」과 최대값 「+11」의 거리는 10이 된다. 한편, 확산 부호(PN)에 고정 칩(NRa)을 붙이는 경우, 상관값의 플로어값 「0」과 최대값 「+12」의 거리는 12가 된다. 따라서, 확산 부호(PN)에 고정 칩(NRa)을 붙여서 플로어값을 「0」으로 함으로써 수신 측에서의 판정 에러를 저감시키는 것이 가능하게 된다고 할 수 있으므로, 본 실시 형태에 따른 위치 검출기(3)에 의하면, 이 점으로부터도, 스타일러스(2) 측에서 판정 에러가 될 가능성을 줄이는 것이 가능하게 되고 있다.

도 6으로 돌아온다. 변조 회로(63e)는, 시프트 레지스터(63d)가 생성한 칩 열(CN2)에 기초하여, 제1 제어 신호(US_c1) 또는 제2 제어 신호(US_c2)를 구성하는 송신 신호를 생성하기 위한 2차 변조 처리를 행한다. 2차 변조 처리의 상세한 것에 대해서는, 상술한 대로이다. 변조 회로(63e)가 2차 변조 처리에 의해서 생성한 송신 신호는, 도 2에 나타낸 송신 가드부(65) 및 선택부(40)를 거쳐 센서(30)에 도달하고, 센서(30)에 의해, 터치면(3a)(도 1 참조)을 통해서 스타일러스(2)에 대해서 송신된다.

제어 회로(63a)는, 확산 처리부(63) 내의 각부의 동작을 제어하는 기능부이며, 이 기능의 일환으로서, 고정 부호(NR) 및 반전 정보(II)를 생성하여 부호 반전/비반전 전환 회로(63b)에 공급하는 기능과, 시프트량(SA)을 생성하여 순회 시프터(63c)에 공급하는 기능을 가지고 있다.

도 7은, 제어 회로(63a)의 기능 블록 중, 반전 정보(II) 및 시프트량(SA)의 생성에 관한 부분을 나타내는 블록도이다. 동 도에 나타내는 바와 같이, 제어 회로(63a)는 기능적으로, 입력 접수부(100), 반전 정보 결정부(101), 시프트량 결정부(102), 시프트량·반전 정보 기억부(103), 및 출력 선택부(104)를 가지고 구성된다.

입력 접수부(100)는, 도 2에 나타낸 스위치(62)로부터, 상술한 검출 패턴(c1), 구분 패턴(STP), 제어 정보(c2)를 구성하는 값 P, M, D의 입력을 접수하는 기능부이다. 입력 접수부(100)는, 특정 비트열로 대응지어지지 않는 값 P 또는 값 M의 입력을 접수한 경우, 접수한 값을 출력 선택부(104)에 공급한다. 한편, 비트열인 값 D(여기에서는 4비트 길이)의 입력을 접수한 경우에는, 최상위 비트를 반전 정보 지시 비트(IIIB)(스타일러스(2)에 대해서 송신해야 할 1비트 길이의 제2 비트열)로서 반전 정보 결정부(101)에 공급하는 것과 함께, 나머지 부분(3비트)을 시프트량 지시 비트열(SAIB)(스타일러스(2)에 대해서 송신해야 할 2이상의 소정 비트 길이의 제1 비트열)로서 시프트량 결정부(102)에 공급한다.

반전 정보 결정부(101)는, 입력 접수부(100)로부터 공급되는 반전 정보 지시 비트(IIIB)에 기초하여, 제1 반전 정보(II1)를 결정하는 기능부이다. 구체적으로는, 반전 정보 결정부(101)는 다음의 표 2에 나타내는 반전 할당 테이블(101a)을 기억하고 있고, 이것에 따라 제1 반전 정보(II1)를 결정한다. 이렇게 해서 결정된 제1 반전 정보(II1)는, 출력 선택부(104)에 공급된다.

시프트량 결정부(102)는, 입력 접수부(100)로부터 공급되는 시프트량 지시 비트열(SAIB)에 기초하여, 제1 시프트량(SA1)을 결정하는 기능부이다. 구체적으로는, 시프트량 결정부(102)는 다음의 표 3에 나타내는 시프트량 할당 테이블(102a)을 기억하고 있고, 이것에 따라 제1 시프트량(SA1)을 결정한다. 이렇게 해서 결정된 제1 시프트량(SA1)은, 출력 선택부(104)에 공급된다.

표 3으로부터 이해되는 바와 같이, 본 실시 형태에 따른 시프트량 결정부(102)는, 우선 비트열 「000」(소정의 기준 비트열)에 대해, 값 「2」를 제1 시프트량(SA1)으로서 결정한다. 이 「2」라는 값은, 후술하는 제2 시프트량(SA2)(=0)에 소정 값(=2)을 가산해서 이루어지는 값 「2」로 되고 있다. 그리고, 이 비트열 「000」으로부터 소정의 기준에 의해 순서대로 인크리먼트(increment)시켜 이루어지는 복수의 비트열의 각각에 대해서, 비트열 「000」에 대해서 결정하는 제1 시프트량(SA1)(=2)에 인크리먼트의 횟수를 가산함으로써 얻어지는 값을 제1 시프트량(SA1)으로서 결정한다. 또한, 여기서 말하는 소정의 기준은, 인크리먼트 전의 비트열과 인크리먼트 후의 비트열의 해밍 거리가 1인 것이다. 이와 같은 기준을 채용하는 것의 의미에 대해서는, 후술한다.

예를 들면, 비트열 「000」으로부터 상기 소정의 기준에 의해 3회 인크리먼트시킴으로써 얻어지는 비트열은 「010」이며, 이 비트열 「010」에 대해서 할당되는 제1 시프트량(SA1)은, 비트열 「000」에 대해서 결정하는 제1 시프트량(SA1)(=2)에, 인크리먼트의 횟수 3을 가산함으로써 얻어지는 「5」(=2+3)가 된다.

시프트량·반전 정보 기억부(103)는 제2 반전 정보(II2), 제2 시프트량(SA2), 제3 반전 정보(II3), 제3 시프트량(SA3) 각각의 값을 기억하고 있다. 구체적으로는, 제2 반전 정보(II2)로서 「반전 없음」을, 제2 시프트량(SA2)으로서 「0」을, 제3 반전 정보(II3)로서 「반전 있음」을, 제3 시프트량(SA3)으로서 「0」을 각각 기억하고 있다.

출력 선택부(104)는, 입력 접수부(100)로부터 값 P가 공급된 것에 대응하여, 시프트량·반전 정보 기억부(103)에 기억되는 제2 반전 정보(II2) 및 제2 시프트량(SA2)을 반전 정보(II) 및 시프트량(SA)으로서, 각각 도 6에 나타낸 부호 반전/비반전 전환 회로(63b) 및 순회 시프터(63c)에 공급한다. 이것에 의해, 도 6에 나타낸 시프트 레지스터(63d)는, 칩 열(CN2)로서 도 8에 나타내는 부호열(C1-0)을 출력하게 된다. 또한, 출력 선택부(104)는, 입력 접수부(100)로부터 값 M이 공급된 것에 대응하여, 시프트량·반전 정보 기억부(103)에 기억되는 제3 반전 정보(II3) 및 제3 시프트량(SA3)을 반전 정보(II) 및 시프트량(SA)으로서, 각각 도 6에 나타낸 부호 반전/비반전 전환 회로(63b) 및 순회 시프터(63c)에 공급한다. 이것에 의해, 도 6에 나타낸 시프트 레지스터(63d)는, 칩 열(CN2)로서 도 8에 나타내는 부호열(C2-0)을 출력하게 된다.

한편, 출력 선택부(104)는 입력 접수부(100)로부터 값 P, M 모두가 공급되고 있지 않은 것(즉, 입력 접수부(100)에 값 D가 입력된 것)에 대응하여, 반전 정보 결정부(101)가 결정한 제1 반전 정보(II1)를 반전 정보(II)로서 도 6에 나타낸 부호 반전/비반전 전환 회로(63b)에 공급하는 것과 함께, 시프트량 결정부(102)가 결정한 제1 시프트량(SA1)을 시프트량(SA)으로서 도 6에 나타낸 순회 시프터(63c)에 공급한다. 이것에 의해, 도 6에 나타낸 시프트 레지스터(63d)는, 칩 열(CN2)로서, 도 8에 나타내는 부호열(C1-2~C1-9, C2-2~C2-9) 중 어느 것을 출력하게 된다. 보다 구체적으로는, 반전 정보(II)가 「반전 없음」인 경우에는 부호열(C1-SA)을 출력하고, 반전 정보(II)가 「반전 있음」인 경우에는 부호열(C2-SA)을 출력하게 된다. 또한, 도 8에는, 입력 접수부(100)가 접수한 4비트 길이의 비트열과, 시프트 레지스터(63d)가 출력하는 칩 열(CN2)의 대응 관계도 도시하고 있다. 예를 들면, 입력 접수부(100)가 접수한 비트열이 「0010」인 경우, 시프트 레지스터(63d)가 출력하는 칩 열(CN2)은 부호열(C1-5), 즉 「110111000100」이 된다. 또한, 입력 접수부(100)가 접수한 비트열이 「1010」인 경우, 시프트 레지스터(63d)가 출력하는 칩 열(CN2)은 부호열(C2-5), 즉 「001000111011」이 된다.

이와 같이 하여, 송신부(60)는 전술한 표 1에 나타낸 바와 같이, 자기 상관 특성을 가지는 확산 부호(PN)를, 송신해야 할 심볼의 값에 기초한 시프트량으로 순회 시프트시키고, 필요하면 이것을 반전(혹은 비반전)시켜 얻어지는 칩 열(CN2)을 포함하는 송신 신호를 생성할 수 있다. 또한, 표 1에 나타낸 바와 같이 칩 열(CN2)을 얻을 수 있으면, 송신부(60)에 있어서의, 순회 시프트 처리와 반전 비반전의 처리 순번은 묻지 않는다. 또한, 송신부(60)는, 표 1과 같은 심볼의 값과 칩 열(CN2) 혹은 이것을 포함하는 송신 신호의 대응을 메모리에 기억해 놓고, 심볼의 값이 입력될 때마다 메모리에 기억된 칩 열(CN2)을 읽어내서 송신하는 것으로 해도 된다.

도 10은 위치 검출기(3)가 스타일러스(2)에 대해서 송신하는 제2 제어 신호(US_c2)를 나타내는 도면이다. 동 도의 예에서는, 위치 검출기(3)는 프리앰블로서 구분 패턴(STP)을 구성하는 값 P를 2회 연속해서 송신한 후, 제어 정보(c2)로서 3개의 값 D1 「0」(0b0000), D2 「8」(0b1000), D3 「6」(0b0110)을 송신하는 것으로 하고 있다. 값 P를 송신할 때에는, 시프트 레지스터(63d)로부터 칩 열(CN2)로서, 도 8에 나타내는 부호열(C1-0), 즉 「100010010111」이 출력된다. 한편, 제어 정보(c2)를 송신할 때에는, 4비트의 값 D1, D2, D3마다 칩 열(CN2)이 생성된다. 이 경우, 최초의 4비트인 값 D1에 대해서는, 대응하는 비트열이 「0000」인 것으로부터, 도 8에 나타내는 부호열(C1-2), 즉 「111000100101」이 칩 열(CN2)로서 생성된다. 다음의 4비트인 비트열 D2에 대해서는, 그 내용이 「1000」인 것으로부터, 도 8에 나타내는 부호열(C2-2), 즉 「000111011010」이 칩 열(CN2)로서 생성된다. 마지막 4비트인 비트열 D3에 대해서는, 그 내용이 「0110」인 것으로부터, 도 8에 나타내는 부호열(C1-6), 즉 「101011100010」이 칩 열(CN2)로서 생성된다.

또한, 예를 들면 제어 정보(c2)의 마지막 1값(4비트값)인 비트열 D3의 일부 또는 전부를, 그 앞에 위치하는 비트열 D1, D2에 기초하여 산출된 오류 정정 부호에 의해서 구성하는 것으로 해도 된다. 이렇게 함으로써, 수신 측인 스타일러스(2)는, 이 오류 정정 부호를 이용하여, 비트열 D1, D2에 발생한 비트 오류의 검출 혹은 정정하는 것이 가능하게 된다.

여기서, 제1 시프트량(SA1)을 결정하기 위한 상기 소정의 기준으로서, 「인크리먼트 전의 비트열과 인크리먼트 후의 비트열의 해밍 거리가 1」이라고 하는 기준을 이용하는 것의 의미에 대해 설명한다. 스타일러스(2)가 칩 열(CN2)을 수신할 때, 시프트량이 1 어긋난 상태로 수신되어 버리는 경우가 있다. 예를 들면, 위치 검출기(3)는 도 8에 나타내는 부호열(C1-6)을 송신했는데, 스타일러스(2)에서는 부호열(C1-7)로 판정해 버린다고 하는 것과 같은 경우이다. 이와 같은 오판정을 상술한 오류 정정 부호로 정정하기 위해서는, 부호열(C1-6)에 의해 나타내지는 비트열과 부호열(C1-7)에 의해 나타내지는 비트열의 차이가 적으면 적을수록 바람직하다. 본 실시 형태에서는, 상기 소정의 기준을 채용하고 있는 것에 의해, 부호열(C1-6)에 의해 나타내지는 비트열이 「0110」, 부호열(C1-7)에 의해 나타내지는 비트열이 「0111」로, 그 차이가 1비트만으로 되어 있고, 따라서 오판정 했을 경우에서도 1비트의 차이만으로 되어 있어, 커맨드 송신시에 1비트 정정이 가능한 오류 정정 부호를 실시함으로써 오류 정정이 가능하게 되고 있다. 이와 같이, 상기 소정의 기준으로서, 「인크리먼트 전의 비트열과 인크리먼트 후의 비트열의 해밍 거리가 1」이라고 하는 기준을 채용하여, 오류 정정 부호를 붙임으로써 시프트량의 오판정에 대해서 로버스트(robust)한 신호를 송신할 수 있다.

다음으로, 도 11은 도 4에 나타낸 상관 회로(26b)의 기능 블록을 나타내는 블록도이다. 동 도에 나타내는 바와 같이, 상관 회로(26b)는 시프트 레지스터(110), 부호열 기억부(111), 검출 패턴 검출부(112), 구분 패턴 검출부(113)(프리앰블 검출부), 비트열 검출부(114), 및 커맨드 복원부(115)를 가지고 구성된다.

시프트 레지스터(110)는 복조 회로(26a)가 취득한 일련의 칩을 1칩씩 받아 들이는 선입선출형의 레지스터로서, 12칩분의 칩을 축적 가능하게 구성된다. 12칩을 초과하는 수의 칩이 입력되었을 경우, 오래된 것부터 순서대로 삭제된다.

부호열 기억부(111)는 자기 상관 특성을 가지는 소정의 부호열을 임의의 시프트량으로 순회 시프트시킴으로써 얻어지는 복수의 부호열을 기억하고 있다. 부호열 기억부(111)가 기억할 필요가 있는 부호열은, 구체적으로는, 위치 검출기(3)가 송신할 가능성이 있는 모든 부호열이다. 따라서, 본 실시 형태에 따른 부호열 기억부(111)는, 도 8에 나타낸 부호열(C1-0, C1-2~C1-9, C2-0, C2-2~C2-9)을 기억하고 있으면 된다.

검출 패턴 검출부(112)는 내부에 타이머(도시하지 않음)를 가지고 있고, 이 타이머에 의해 현재 시각이 도 5에 나타낸 수신 기간(SRP) 내에 있는 것이 나타나는 경우에, 복조 회로(26a)로부터 출력되는 일련의 칩 내에 포함되는 검출 패턴(c1)의 검출 동작을 행하는 기능부이다. 이 검출 동작으로서 구체적으로는, 시프트 레지스터(110)에 새로운 칩이 입력될 때마다, 시프트 레지스터(110) 내에 일시적으로 축적되어 있는 칩 열과, 부호열 기억부(111)에 기억되는 복수의 부호열 중 검출 패턴(c1)을 구성하는 값 P, M에 대응하는 것, 구체적으로는 부호열(C1-0) 및 부호열(C2-0)의 상관값을 산출한다. 그리고, 부호열(C1-0)과의 상관값이 피크값을 나타낸 경우에 값 P를 검출했다고 판정하고, 부호열(C2-0)과의 상관값이 피크값을 나타낸 경우에 값 M을 검출했다고 판정한다. 검출 패턴 검출부(112)는 값 P와 값 M을 교호로 소정 횟수 연속해서 검출한 것에 따라 검출 패턴(c1)을 검출했다고 판정하여, 제어부(28)에 대해서 상술한 기동 신호(EN)를 발행한다.

구분 패턴 검출부(113)는 검출 패턴 검출부(112)가 검출 패턴(c1)을 검출한 것에 따라서, 복조 회로(26a)로부터 출력되는 일련의 칩 내에 포함되는 구분 패턴(STP)(프리앰블)의 검출 동작을 개시하는 기능부이다. 이 검출 동작으로서 구체적으로는, 시프트 레지스터(110)에 새로운 칩이 입력될 때마다, 시프트 레지스터(110) 내에 일시적으로 축적되어 있는 칩 열과, 부호열 기억부(111)에 기억되는 복수의 부호열 중 구분 패턴(STP)을 구성하는 값 P에 대응하는 것, 구체적으로는 부호열(C1-0)과의 상관값을 산출한다. 그리고, 이렇게 해서 산출한 상관값이 피크값을 나타낸 경우에 값 P를 검출했다고 판정한다. 구분 패턴 검출부(113)는 2회 연속해서 값 P를 검출한 것에 따라서 구분 패턴(STP)을 검출했다고 판정하여, 검출 동작을 정지하는 것과 함께, 제어부(28)에 대해서 상술한 검출 시각 t2를 출력한다.

비트열 검출부(114)는, 제어부(28)가 생성한 송수신 스케줄에 의해 제어 정보(c2)의 수신 기간인 것이 나타나는 타이밍에서, 복조 회로(26a)로부터 출력되는 일련의 칩 내에 포함되는 값 D(4 비트 길이의 비트열)의 검출 동작을 행하는 기능부이다. 이 검출 동작으로서 구체적으로는, 시프트 레지스터(110)에 새로운 칩이 입력될 때마다, 시프트 레지스터(110) 내에 일시적으로 축적되어 있는 칩 열과, 부호열 기억부(111)에 기억되는 복수의 부호열 중 값 D에 대응하는 것, 구체적으로는 부호열(C1-2~C1-9, C2-2~C2-9)의 각각과의 상관값을 산출한다. 그리고, 이렇게 해서 산출한 상관값이 피크값을 나타낸 경우에, 피크값을 나타낸 부호열에 대응하는 값 D(4 비트 길이의 비트열)를 검출했다고 판정한다. 비트열 검출부(114)는, 검출한 값 D인 비트열을, 그때마다 커맨드 복원부(115)에 출력한다.

커맨드 복원부(115)는, 비트열 검출부(114)로부터 순서대로 공급되는 비트열을 결합함으로써, 위치 검출기(3)가 송신한 제어 정보(c2)를 복원하는 기능부이다. 커맨드 복원부(115)는 복원한 제어 정보(c2)를 제어부(28)에 대해서 출력하도록 구성된다. 이렇게 해서, 위치 검출기(3)가 송신한 커맨드가 제어부(28)에 공급된다.

이상 설명한 바와 같이, 본 실시 형태에 따른 위치 검출기(3) 및 스타일러스(2)에 의하면, 위치 검출기(3)가 송신하는 칩 열(CN2)의 생성에 부호열의 순회 시프트를 이용하고 있으므로, 1개의 부호열에 의해 2비트 이상을 표현하는 것이 가능하게 된다. 따라서, 1개의 부호열에 의해 1비트밖에 표현할 수 없는 배경 기술에 비해, 같은 칩 레이트로 높은 비트 레이트를 얻는 것이 가능하게 된다.

또한, 칩 열(CN1)에 고정 칩(NRa)을 부가한 것을 칩 열(CN2)로 하고 있으므로, 수신 측에서의 검출 에러를 저감시키고, 그것에 의해 스타일러스(2) 측에서 수신 에러가 될 가능성을 줄이는 것이 가능하게 된다.

또한, 소정의 기준 비트열로부터 소정의 기준에 의해 순서대로 인크리먼트시켜 이루어지는 복수의 비트열의 각각에 대해서, 상기 기준 비트열에 대해서 결정하는 제1 시프트량(SA1)에 인크리먼트의 횟수를 가산함으로써 얻어지는 값을 제1 시프트량(SA1)으로서 결정하는 것으로 하고, 상기 소정의 기준으로서 「인크리먼트 전의 비트열과 인크리먼트 후의 비트열의 해밍 거리가 1」이라고 하는 기준을 채용하고 있으므로, 시프트량이 1 어긋난 상태로 칩 열(CN2)이 수신되었다고 해도, 시프트량의 오판정에 의한 오류 정정을 1비트의 오류로 억제할 수 있어, 보다 짧은 오류 정정 부호에 의해 실현할 수 있다고 하는 효과가 얻어진다.

이상, 본 발명의 바람직한 실시 형태에 대해서 설명했지만, 본 발명은 이러한 실시 형태로 하등 한정되는 것은 아니며, 본 발명이 그 요지를 벗어나지 않는 범위에 있어서, 다양한 양태로 실시될 수 있는 것은 물론이다.

예를 들면, 상기 실시 형태에서는, 확산 부호(PN)로서 11비트의 「00010010111」을 이용했지만, 자기 상관 특성을 가지고만 있으면, 어떠한 부호열이어도 확산 부호(PN)로서 사용 가능하다. 또한, 1개의 심볼의 값을 송신하는데 1개의 확산 부호(PN)를 이용한다고 했지만, 1개의 심볼의 값에 대해서 복수 개(예를 들면 5개) 같은 칩 열(CN2)을 포함하는 것으로 해도 된다. 이 경우, 복수 회(예를 들면 5회) 같은 심볼의 값을 송신하는 것과 동일하며, 복수 개의 시프트량 중 가장 확실한 시프트량을 선택함으로써 시프트량의 오판정을 더 저감시킬 수 있다.

표 4와 표 5 및 도 12와 도 13은, 상기 실시 형태의 제1 변형예에 있어서, 도 6의 시프트 레지스터(63d)로부터 출력되는 칩 열(CN2)의 설명도이다.

본 변형예에서는, 확산 부호(PN)로서 31비트 길이의 비트열 「0000100100011011011110001010111」을 사용한다. 이 확산 부호(PN)도, 상기 실시 형태에 있어서 사용한 11비트의 확산 부호(PN)와 같이, 자기 상관 특성을 가지고 있다.

본 변형예에서는, 시프트량 할당 테이블(102a)을 다음의 표 6과 같이 구성하고 있다. 표 6은 기준 비트열 「000」에 대해서 결정하는 제1 시프트량(SA1)이 「2」가 아니라 「5」(제2 시프트량(SA2)(=0)에 5를 가산해서 이루어지는 값)인 점과, 이 제1 시프트량(SA1)(=5)에 가산하는 수가 인크리먼트의 횟수 그 자체가 아니라, 인크리먼트의 횟수에 따른 수(구체적으로는 인크리먼트의 횟수의 3배)로 되어 있는 점에서, 표 3에 나타낸 시프트량 할당 테이블(102a)과 차이가 있다. 반전 할당 테이블(101a), 및, 시프트량·반전 정보 기억부(103)에 기억되는 제2 반전 정보(II2) 및 제2 시프트량(SA2)의 값은, 상기 실시 형태에서 나타낸 것과 같다.

본 변형예에서는, 도 12에 나타내는 부호열(C3-0)이 값 P에 대응하고, 도 13에 나타내는 부호열(C4-0)이 값 M에 대응하며, 도 12에 나타내는 부호열(C3-5, C3-8, C3-11, C3-14, C3-17, C3-20, C3-23, C3-26), 및, 도 13에 나타내는 부호열(C4-5, C4-8, C4-11, C4-14, C4-17, C4-20, C4-23, C4-26)이 각각 4 비트 길이의 비트열에 대응한다. 또한, 부호열(C3-0)은 확산 부호(PN) 「0000100100011011011110001010111」의 선두에 고정 부호(NR) 「1」을 부가한 것이며, 부호열(C3-n)은 부호열(C3-0) 중 칩 열(CN1)에 상당하는 부분만을 시프트량(n)으로 순회 시프트시킨 것이고, 부호열(C4-0)은 부호열(C3-0)의 반전 부호이며, 부호열(C4-n)은 부호열(C4-0) 중 칩 열(CN1)에 상당하는 부분만을 시프트량(n)으로 순회 시프트시킨 것이다.

이와 같이, 보다 긴 확산 부호(PN)를 이용해도, 상기 실시 형태와 마찬가지로, 1개의 송신 신호에 의해 2비트 이상의 다값을 표현하는 것이 가능하게 된다. 확산 부호(PN)가 긴 만큼, 비트 레이트는 저하해 버리지만, 한편으로 인접하는 부호열 간에 있어서의 시프트량의 차를 크게 취할 수 있으므로, 스타일러스(2)가 시프트량(대응하는 심볼의 값)을 잘못 판정해서 검출해 버릴 가능성을 줄이는 것이 가능하게 된다. 예를 들면, 시프트량을 오른쪽으로 +6으로 검출한 경우여도, 본래 시프트량이 오른쪽으로 +5인 값 「0」이라고 판정함으로써 시프트량의 오류에 대해서 로버스트한 복호를 행할 수 있다. 또한, 변형예와 같이 시프트량을 3이상의 홀수개로 함으로써, 예를 들면, 시프트량이 오른쪽으로 +7이라고 검출된 경우는 본래 오른쪽으로 +8인 값 「1」로, 시프트량이 오른쪽으로 +5라고 검출된 경우는 본래 오른쪽으로 +5인 값 「0」으로 하는 등, 시프트량의 판정시에 같은 이산량(離散量) 여유를 갖게 할 수 있어 적합하다.

또한, 상술한 변형예에 있어서도 커맨드에 이용되는 비트열 대응값 0~7의 시프트량 중 가장 가까운 것의 시프트량의 차는 3이다. 한편, 프리앰블 등 구분 패턴(STP)에 이용하는 심볼의 값 「P」의 시프트량(즉 0)과, 커맨드에 이용되는 비트열 대응값 0~7 중 가장 시프트량이 가까운 값 「0」(오른쪽으로 5) 또는 「4」의 시프트량(왼쪽으로 5)의 차는 5이며, 비트열 대응값 0~7의 시프트량의 차인 3에 비해 크게 확보되고 있다. 이와 같이, 프리앰블 등의 구분 패턴에 이용하는 심볼의 값 「P」「M」에 기초한 시프트량과 커맨드를 구성하는 값에 기초한 시프트량의 차 중 가장 작은 차(5)를, 커맨드를 구성하는 어느 1개의 값에 기초한 시프트량과 다른 1개의 값에 기초한 시프트량의 차 중 최소 값(3) 보다도 크게 취함으로써, 프리앰블 등의 구분 패턴을 커맨드에 대응하는 소정 값 중 어느 것으로 잘못 판정해 버리는 확률을 저감시키는 것이 가능하게 된다.

또한, 상기 실시 형태에서는, 스타일러스(2)의 복조 회로(26a)에 있어서 맨체스터 부호화의 역처리를 행했지만, 위치 검출기(3)의 확산 처리부(63)가 맨체스터 부호화를 행하는 경우여도, 복조 회로(26a)에 있어서 맨체스터 부호화의 역처리를 행하지 않는 것으로 해도 된다. 이하, 이 경우의 스타일러스(2)의 처리에 대해서, 도 14를 참조하면서 설명한다.

도 14는 상기 실시 형태의 제2 변형예에 따른 상관 회로(26b)의 기능 블록을 나타내는 블록도이다. 동 도에 나타내는 바와 같이, 본 변형예에 따른 상관 회로(26b)는, 도 11에 나타낸 시프트 레지스터(110), 검출 패턴 검출부(112), 구분 패턴 검출부(113)(프리앰블 검출부), 및 비트열 검출부(114) 대신에, 시프트 레지스터(120), 맨체스터 부호화부(121), 검출 패턴 검출부(122), 구분 패턴 검출부(123)(프리앰블 검출부), 및 비트열 검출부(124)를 가지고 구성된다.

시프트 레지스터(120)는, 24칩분의 칩을 축적 가능하게 구성되는 점에서, 12칩분 밖에 축적할 수 없는 상기 실시 형태에 따른 시프트 레지스터(110)와 차이가 있다. 이것은, 복조 회로(26a)가 맨체스터 부호화의 역처리를 행하고 있지 않기 때문에, 1개의 칩 열(CN2)에 대해서 시프트 레지스터(120)에 입력되는 칩 수가 24로 증가하고 있는 것에 대응하는 것이다.

맨체스터 부호화부(121)는 부호열 기억부(111)에 기억되는 부호열을 검출 패턴 검출부(122), 구분 패턴 검출부(123), 및 비트열 검출부(124)에 공급할 때에, 그 부호열을 맨체스터 부호화하는 기능부이다. 따라서, 검출 패턴 검출부(122), 구분 패턴 검출부(123), 및 비트열 검출부(124)에는, 맨체스터 부호화된 부호열이 공급되게 된다.

검출 패턴 검출부(122), 구분 패턴 검출부(123), 및 비트열 검출부(124)는, 시프트 레지스터(120)에 일시적으로 축적되어 있는 24칩 길이의 칩 열과, 맨체스터 부호화된 상태의 24칩 길이의 부호열의 상관값을 산출하도록 구성되어 있는 점에서, 각각 검출 패턴 검출부(112), 구분 패턴 검출부(113), 및 비트열 검출부(114)와 다르다. 그 외의 점에서는, 각각 검출 패턴 검출부(112), 구분 패턴 검출부(113), 및 비트열 검출부(114)와 같다.

여기서, 맨체스터 부호화된 상태의 부호열은 통상, 도 9에 나타낸 바와 같은 깨끗한 자기 상관 특성(플로어값이 모두 같은 값이 되는 자기 상관 특성)을 나타내지 않는다. 그렇지만, 피크값을 검출하는 것은 가능하기 때문에, 검출 패턴 검출부(122), 구분 패턴 검출부(123), 및 비트열 검출부(124)는, 상기 처리에 의해서, 각각 검출 패턴(c1), 구분 패턴(STP), 4 비트 길이의 비트열을 검출하는 것이 가능하게 된다.

또한, 상기 실시 형태에서는, 위치 검출기(3)가, 도 5에 나타낸 바와 같이 제1 제어 신호(US_c1)에 이어서 제2 제어 신호(US_c2)를 송신하는 것으로 하여 설명했지만, 제1 제어 신호(US_c1)(구체적으로는 구분 패턴(STP)에 대응하는 칩 열(CN2))를 송신한 후, 0보다 큰 소정 시간이 경과한 후, 제2 제어 신호(US_c2)(구체적으로는 제어 정보(c2)에 대응하는 칩 열(CN2))을 송신하는 것으로 해도 된다.

도 15는 상기 실시 형태의 제3 변형예에 따른 스타일러스(2) 및 센서 컨트롤러(31)의 동작을 시계열로 설명하기 위한 타이밍도이다. 동 도에 나타내는 위치 검출기(3)는, 제1 제어 신호(US_c1)에 이어서 제2 제어 신호(US_c2)를 송신하는 것을 하지 않고, 제1 제어 신호(US_c1)의 송신 후에 소정 시간 길이(WT)의 수신 기간(RDS)을 마련하여, 거기서 위치 신호(DS_pos)가 수신되었을 경우에 한해 제2 제어 신호(US_c2)를 송신하는 점에서, 상기 실시 형태에 따른 위치 검출기(3)와 차이가 있다. 이와 같이 제1 제어 신호(US_c1)와 제2 제어 신호(US_c2) 사이에 갭을 마련하는 것으로 해도, 그 갭의 시간 길이가 미리 정해져 있는 한, 스타일러스(2)는, 갭을 고려하여 상술한 송수신 스케줄을 결정할 수 있으므로, 문제없이 제2 제어 신호(US_c2)를 수신할 수 있다.

또한, 상기 실시 형태에서는, 4비트에 대해서 1개의 칩 열(CN2)을 할당했지만, 1개의 칩 열(CN2)에 할당할 수 있는 비트수는 4로 한정되지 않는다. 특히, 도 12 및 도 13에 나타낸 바와 같은 긴 부호열을 이용하는 경우에는, 보다 많은 비트를 1개의 부호열에 의해 표현하는 것으로 해도 된다.

또한, 상기 실시 형태에서는, 검출 패턴(c1) 및 구분 패턴(STP)을 전용의 부호열(C1-0, C2-0)에 의해 표현했지만, 비트열용의 부호열과 같은 것에 의해 표현해도 된다. 부호열(C1-0, C2-0)을 검출 패턴(c1) 및 구분 패턴(STP)의 전용으로 하는 경우, 도 8에도 나타낸 바와 같이, 부호열(C1-0)(또는 부호열(C2-0))과, 인접하는 부호열(C1-1, C1-9)(또는 부호열(C2-1, C2-9)) 사이의 시프트량의 차(도 8에서는 2)를, 부호열(C1-n)(또는 부호열(C2-n))(n≠1) 간의 시프트량의 차(도 8에서는 1)보다 크게 함으로써, 검출 패턴(c1) 및 구분 패턴(STP)의 검출 에러를 저감시킬 수 있는 한편, 비트열의 송신에 사용할 수 있는 부호열이 줄어들어 버린다. 상기와 같이 구분 패턴(STP)용으로서 비트열용의 부호열과 같은 것을 이용하도록 함으로써, 비트열의 송신에 사용할 수 있는 부호열이 증가한다고 하는 효과가 얻어진다.

또한, 상기 실시 형태에서는, 칩 열(CN1)에 고정 칩(NRa)을 부가한 것을 칩 열(CN2)로 했지만, 상관값의 플로어값이 「0」이 아닌 것에 기인하여 발생하는 노이즈가 문제로 되지 않는 경우에는, 칩 열(CN1)을 그대로 칩 열(CN2)로 해도 된다.

또한, 상기 실시 형태에서는, 칩 열(CN1)의 선두에 고정 칩(NRa)을 부가한 것을 칩 열(CN2)로 했지만, 칩 열(CN1)의 말단에 고정 칩(NRa)을 부가함으로써 칩 열(CN2)을 구성하는 것으로 해도 된다.

또한, 상기 실시 형태에서는, 구분 패턴(STP) 전에 검출 패턴(c1)을 송신하는 예를 설명했지만, 스타일러스(2)가 간헐적이지 않고 연속적으로 수신 동작을 해도 상관없는 경우에는, 검출 패턴(c1)의 송신을 생략해도 된다. 이 경우, 스타일러스(2)는 구분 패턴(STP)의 검출에 의해 위치 검출기(3)를 검출하게 된다.

또한, 상기 실시 형태에서는, 위치 검출기(3)로부터 스타일러스(2)에 대해서 송신하는 신호에 본 발명을 적용한 예를 설명했지만, 스타일러스(2)로부터 위치 검출기(3)에 대해서 송신하는 신호에 본 발명을 적용하는 것도 가능하다.

또한, 상기 실시 형태에서는, 확산 처리부(63)에 부호 반전/비반전 전환 회로(63b) 및 순회 시프터(63c)를 마련하여, 확산 처리부(63) 내에서 부호열의 반전 및 순회 시프트를 행하는 것으로 했지만, 제어 회로(63a)에 입력될 가능성이 있는 심볼의 값과, 출력해야 할 칩 열(CN2)을 미리 대응지어 기억 영역 내에 기억해 놓고, 입력된 심볼의 값에 대응하는 칩 열(CN2)을 이 기억 영역으로부터 취출함으로써, 칩 열(CN2)을 생성하도록 확산 처리부(63)를 구성하는 것으로 해도 된다.

1 위치 검출 시스템 2 스타일러스
3 위치 검출기 3a 터치면
20 심 20a 선단부
21 전극 23 필압 검출 센서
24 회로부 25 전원
26 수신부 26a 복조 회로
26b 상관 회로 27 송신부
27a 변조부 27b 승압 회로
28 제어부 30 센서
30X, 30Y 선 모양 전극 31 센서 컨트롤러
32 호스트 프로세서 40 선택부
41x, 41y 도체 선택 회로 44x, 44y 스위치
50 수신부 51 증폭 회로
52 검파 회로 53 아날로그 디지털 변환기
60 송신부 61 제어 신호 공급부
62 스위치 63 확산 처리부
63a 제어 회로 63b 부호 반전/비반전 전환 회로
63c 순회 시프터 63d 시프트 레지스터
63e 변조 회로 64 부호열 유지부
65 송신 가드부 70 로직부
80 MCU 100 입력 접수부
101 반전 정보 결정부 101a 반전 할당 테이블
102 시프트량 결정부 102a 시프트량 할당 테이블
103 시프트량·반전 정보 기억부 104 출력 선택부
110 시프트 레지스터 111 부호열 기억부
112 검출 패턴 검출부 113 구분 패턴 검출부
114 비트열 검출부 115 커맨드 복원부
120 시프트 레지스터 121 맨체스터 부호화부
122 검출 패턴 검출부 123 구분 패턴 검출부
124 비트열 검출부 c1 검출 패턴
c2 제어 정보 CN1, CN2 칩 열
DS 다운링크 신호 DS_pos 위치 신호
DS_res 데이터 신호 EN 기동 신호
II 반전 정보 II1 제1 반전 정보
II2 제2 반전 정보 IIIB 반전 정보 지시 비트
NR 고정 부호 NRa 고정 칩
PN 확산 부호 PNa 부호열
SA 시프트량 SA1 제1 시프트량
SA2 제2 시프트량 SAIB 시프트량 지시 비트열
STP 구분 패턴 SW 전환부
US 업링크 신호 US_c1 제1 제어 신호
US_c2 제2 제어 신호

Claims (22)

1. 터치면 상에 있어서의 위치 지시기의 위치를 검출하는 위치 검출기에 이용되는 센서 컨트롤러로서,
   상기 위치 지시기에 대해서 송신해야 할 심볼의 값을 출력하는 제어부와,
   자기 상관 특성을 가지는 확산 부호를, 상기 송신해야 할 심볼의 값에 기초한 시프트량으로 순회 시프트시켜 얻어지는 제1 칩 열을 포함하는 송신 신호를 생성하고, 생성한 상기 송신 신호를, 상기 터치면을 통해서 상기 위치 지시기에 대해서 송신하는 송신부를 구비하는 센서 컨트롤러.
2. 청구항 1에 있어서,
   상기 심볼은 다값을 나타내고,
   상기 송신 신호는 상기 시프트량에 기초하여 상기 다값 중 어느 값을 나타내는 센서 컨트롤러.
3. 청구항 2에 있어서,
   상기 심볼은 다값을 나타내고,
   상기 송신부는 상기 시프트량 및 상기 확산 부호의 비반전 및 반전에 기초하여 상기 다값 중 어느 값을 나타내는 상기 송신 신호를 생성하는 센서 컨트롤러.
4. 청구항 2 또는 청구항 3에 있어서,
   상기 심볼은 상기 위치 지시기에의 지시 내용을 나타내는 커맨드를 구성하는 2 이상의 소정 비트 길이의 비트열을 나타내는 센서 컨트롤러.
5. 청구항 2 또는 청구항 3에 있어서,
   상기 심볼은 소정 비트 길이의 비트열에 의해 나타내지는 2의 멱승 개수의 값 중 어느 것, 또는, 상기 2의 멱승 개수의 값과는 다른 1개 이상의 개수의 값 중 어느 것을 나타내는 센서 컨트롤러.
6. 청구항 5에 있어서,
   상기 2의 멱승 개수의 값은, 상기 위치 지시기에의 지시 내용을 나타내는 커맨드를 구성하고,
   상기 2의 멱승 개수의 값과는 다른 1개 이상의 개수의 값은, 상기 커맨드의 개시를 나타내는 프리앰블을 구성하는 센서 컨트롤러.
7. 청구항 6에 있어서,
   상기 송신 신호는 상기 시프트량 및 상기 확산 부호의 비반전 및 반전에 기초하여 상기 다값 중 어느 값을 나타내는 신호로서,
   상기 제어부는 상기 커맨드를 구성하는 상기 2의 멱승 개수의 값에 의해 변조된 신호의 비반전 및 반전의 판정의 기준이 되는 프리앰블을 상기 커맨드보다 전에 송신하도록 제어하는 센서 컨트롤러.
8. 청구항 1에 있어서,
   상기 송신 신호는 상기 제1 칩 열의 선단 또는 말단에 상기 다른 고정 칩이 부가된 제2 칩 열을 포함하는 센서 컨트롤러.
9. 청구항 8에 있어서,
   상기 제2 칩 열에 포함되는 양의 칩의 수와 음의 칩의 수는 같은 수로 되는 센서 컨트롤러.
10. 청구항 4에 있어서,
    상기 시프트량은, 어느 1개의 심볼의 값이 대응지어지는 비트열과 다른 1개의 심볼의 값이 대응지어지는 비트열의 해밍 거리가 작을수록, 상기 어느 1개의 심볼의 값의 시프트량과 상기 다른 1개의 심볼의 값의 시프트량의 차가 작게 되도록 구성되는 센서 컨트롤러.
11. 청구항 6에 있어서,
    상기 프리앰블을 구성하는 값에 기초한 상기 시프트량과 상기 커맨드를 구성하는 값에 기초한 상기 시프트량의 차 중 가장 작은 값은, 상기 커맨드를 구성하는 어느 1개의 값에 기초한 상기 시프트량과 상기 커맨드를 구성하는 다른 1개의 값에 기초한 상기 시프트량의 차 중 가장 작은 값보다도 큰 센서 컨트롤러.
12. 청구항 8 또는 청구항 9에 있어서,
    상기 송신부는 상기 심볼의 값과 상기 제2 칩 열을 대응지어 기억 영역에 유지하고 있고, 해당 기억 영역으로부터 상기 송신 신호를 얻는 센서 컨트롤러.
13. 터치면을 가지는 위치 검출기를 통해서 센서 컨트롤러가 송신하는 신호를 수신 가능하게 구성된 위치 지시기로서,
    신호를 수신하여, 상기 신호에 포함된 자기 상관 특성을 가지는 부호열의 순회 시프트량에 기초하여 상기 신호에 포함된 심볼의 값을 복조하고, 복조 결과에 기초하여 송신된 커맨드를 복원하는 수신부와,
    상기 커맨드에 기초하여 상기 센서 컨트롤러에 대한 신호의 송신을 제어하는 제어부를 포함하는 위치 지시기.
14. 청구항 13에 있어서,
    상기 심볼은 다값을 나타내고, 상기 수신부는 상기 시프트량에 기초하여 상기 다값 중 어느 값을 복조하는 위치 지시기.
15. 청구항 14에 있어서,
    상기 심볼은 다값을 나타내고, 상기 수신부는 상기 시프트량 및 상기 부호열의 비반전 및 반전에 기초하여 상기 다값 중 어느 값을 복조하는 위치 지시기.
16. 청구항 14 또는 청구항 15에 있어서,
    상기 수신부는 상기 심볼의 값을 복조하고, 소정 비트 길이의 비트열을 출력하는 위치 지시기.
17. 청구항 15 또는 청구항 16에 있어서,
    상기 심볼은 소정 비트 길이의 비트열에 의해 나타내지는 2의 멱승 개수의 값 중 어느 것, 또는, 상기 2의 멱승 개수의 값과는 다른 1개 이상의 개수의 값 중 어느 것을 나타내고,
    상기 수신부는,
    상기 심볼이 상기 2의 멱승 개수의 값 중 어느 것과도 다른 값을 나타내는 경우에, 상기 커맨드의 개시를 나타내는 프리앰블을 검출한 것을 나타내는 신호를 상기 제어부에 통지하고,
    상기 심볼이 상기 2의 멱승 개수의 값 중 어느 것을 나타내는 경우에, 상기 심볼에 기초하여 상기 커맨드를 복원하는 위치 지시기.
18. 청구항 17에 있어서,
    상기 신호는 상기 시프트량 및 상기 부호열의 비반전 및 반전에 기초하여 상기 다값 중 어느 값을 나타내는 신호로서,
    상기 수신부는 상기 커맨드보다 전에 수신된 프리앰블에 대응하는 신호의 비반전 및 반전의 구별을 기준으로 하여, 상기 부호열의 비반전 및 반전의 유무를 판정하고 상기 심볼을 복조하여, 상기 커맨드를 복원하는 위치 지시기.
19. 청구항 18에 있어서,
    상기 수신부는,
    상기 심볼이 상기 2의 멱승 개수의 값 중 어느 것을 나타내는 경우에, 상기 심볼의 복조 결과인 비트열을 축적하고, 축적되어 얻어진 비트열에 의해 오류 정정을 행하는 위치 지시기.
20. 청구항 13에 있어서,
    상기 수신부는 상기 신호를 수신함으로써 생성되는 일련의 칩을 순서대로 선입선출형의 시프트 레지스터에 입력하고, 입력할 때마다, 해당 시프트 레지스터 내에 일시적으로 축적되어 있는 칩 열과, 자기 상관 특성을 가지는 소정의 부호열을 임의의 시프트량으로 순회 시프트시킴으로써 얻어지는 복수의 부호열의 각각과의 상관값을 산출함으로써, 상기 일련의 칩에 대응지어진 심볼의 값을 복조하는 위치 지시기.
21. 청구항 20에 있어서,
    상기 시프트 레지스터 내에 일시적으로 축적되어 있는 칩 열과, 상기 소정의 부호열의 상관값을 산출함으로써, 상기 일련의 칩 내에 포함되는 프리앰블을 검출하고, 상기 프리앰블이 검출되었을 경우에, 상기 시프트 레지스터 내에 일시적으로 축적되어 있는 칩 열과, 상기 복수의 부호열의 각각과의 상관값을 산출함으로써, 상기 일련의 칩 내에 포함되는 비트열을 검출하는 위치 지시기.
22. 위치 지시기와, 터치면 상에 있어서의 상기 위치 지시기의 위치를 검출하는 위치 검출기를 포함하는 위치 검출 시스템으로서,
    상기 위치 검출기는,
    상기 위치 지시기에 대해서 송신해야 할 심볼의 값을 출력하는 제어부와,
    자기 상관 특성을 가지는 부호열을, 상기 송신해야 할 심볼의 값의 적어도 일부에 기초하는 시프트량으로 순회 시프트시켜서 이루어지는 제1 칩 열을 포함하는 송신 신호를 생성하고, 생성한 상기 송신 신호를, 상기 터치면을 통해서 상기 위치 지시기에 대해서 송신하는 송신부를 가지며,
    상기 위치 지시기는,
    상기 송신 신호를 수신함으로써 생성되는 일련의 칩을 순서대로 선입선출형의 시프트 레지스터에 입력하고, 입력할 때마다, 해당 시프트 레지스터 내에 일시적으로 축적되어 있는 칩 열과, 자기 상관 특성을 가지는 소정의 부호열을 임의의 시프트량으로 순회 시프트시킴으로써 얻어지는 복수의 부호열의 각각과의 상관값을 산출함으로써, 상기 일련의 칩 내에 포함되는 비트열을 검출하는 수신부를 가지는 위치 검출 시스템.

Images