[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180037252A - 프린트 배선판의 제조 방법, 표면 처리 동박, 적층체, 프린트 배선판, 반도체 패키지 및 전자기기 - Google Patents

프린트 배선판의 제조 방법, 표면 처리 동박, 적층체, 프린트 배선판, 반도체 패키지 및 전자기기 Download PDF

Info

Publication number
KR20180037252A
KR20180037252A KR1020187006355A KR20187006355A KR20180037252A KR 20180037252 A KR20180037252 A KR 20180037252A KR 1020187006355 A KR1020187006355 A KR 1020187006355A KR 20187006355 A KR20187006355 A KR 20187006355A KR 20180037252 A KR20180037252 A KR 20180037252A
Authority
KR
South Korea
Prior art keywords
copper foil
layer
group
resin
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020187006355A
Other languages
English (en)
Other versions
KR102066362B1 (ko
Inventor
마사유키 다카모리
마사후미 이시이
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Priority claimed from PCT/JP2016/072848 external-priority patent/WO2017022807A1/ja
Publication of KR20180037252A publication Critical patent/KR20180037252A/ko
Application granted granted Critical
Publication of KR102066362B1 publication Critical patent/KR102066362B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

동박에 이형층을 마련하여, 상기 동박을 수지 기재에 첩합했을 때의 수지 기재의 물리적인 박리를 가능하게 함으로써, 동박을 수지 기재로부터 제거하는 공정에 있어서, 수지 기재의 표면에 전사한 동박 표면의 프로파일을 해치지 않고, 양호한 비용으로 동박을 제거할 수 있는 프린트 배선판의 제조 방법 및 표면 처리 동박을 제공한다. 표면에 이형층이 마련된 표면 처리 동박에, 이형층측으로부터 수지 기재를 첩합시키는 공정과, 수지 기재로부터 표면 처리 동박을 제거함으로써, 박리면에 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 표면 프로파일이 전사된 수지 기재의 박리면측에 도금 패턴을 형성하는 공정을 구비한, 프린트 배선판의 제조 방법.

Description

프린트 배선판의 제조 방법, 표면 처리 동박, 적층체, 프린트 배선판, 반도체 패키지 및 전자기기
본 발명은, 프린트 배선판의 제조 방법, 표면 처리 동박, 적층체, 프린트 배선판, 반도체 패키지 및 전자기기에 관한 것이다.
프린트 배선 기판 및 반도체 패키지 기판의 회로 형성 공법은 서브트랙티브 공법이 주류이지만, 근년 더욱 미세 배선화 됨에 따라서, M-SAP(Modified Semi-Additive Process)이나, 동박 표면 프로파일을 사용한 세미 애디티브 공법과 같은 새로운 공법이 대두되고 있다.
이들 새로운 회로 형성 공법 중에서, 후자인 동박 표면 프로파일을 사용한 세미 애디티브 공법의 일례로 다음을 들 수 있다. 즉, 우선, 수지 기재에 적층한 동박을 전면 에칭하고, 동박 표면 프로파일이 전사한 에칭 기재면을 레이저 등으로 천공하여, 천공부를 도통시키기 위한 무전해 구리 도금층을 마련하며, 무전해 구리도금 표면을 드라이 필름으로 피복하고, UV 노광 및 현상에 의해 회로 형성부의 드라이 필름을 제거하며, 드라이 필름에 피복되어 있지 않은 무전해 구리도금면에 전기 구리 도금을 실시하여, 드라이 필름을 박리하고, 마지막에 황산, 과산화 수소수를 함유하는 에칭액 등에 의해 무전해 구리 도금층을 에칭(플래시 에칭, 퀵 에칭)함으로써 미세 회로를 형성한다(특허문헌 1, 특허문헌 2).
특허문헌 1: 일본 공개특허공보 2006-196863호 특허문헌 2: 일본 공개특허공보 2007-242975호
그러나 종래의 동박 표면의 프로파일을 이용한 세미 애디티브 공법에서는, 동박 표면의 프로파일을 해치지 않고 양호하게 수지 기재의 표면에 전사하는 것, 및 양호한 비용으로 상기 동박을 제거하는 것에 대하여 아직 검토의 여지가 있다.
본 발명자는 예의 검토한 결과, 동박에 이형층을 마련하고, 상기 동박을 수지 기재에 첩합(貼合)했을 때의 수지 기재의 물리적 박리를 가능하게 하여, 동박을 수지 기재로부터 제거하는 공정에서, 수지 기재의 표면에 전사한 동박 표면의 프로파일을 해치지 않고, 양호한 비용으로 동박을 제거하는 것이 가능하다는 점을 알아냈다.
이상의 지견을 기초로 하여 완성된 본 발명은 일측면에 있어서, 표면에 이형층이 마련된 표면 처리 동박에, 상기 이형층측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터 상기 표면 처리 동박을 제거함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면측에 도금 패턴을 형성하는 공정을 구비한 프린트 배선판의 제조 방법이다.
본 발명은 다른 일측면에 있어서, 표면에 이형층이 마련된 표면 처리 동박에, 상기 이형층측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터 상기 표면 처리 동박을 제거함으로써 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면 측에 인쇄 패턴을 형성하는 공정을 구비한 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서, 표면에 이형층이 마련된 표면 처리 동박에 상기 이형층측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터 상기 표면 처리 동박을 제거함으로써 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면측에 빌드업층을 마련하는 공정을 구비한 프린트 배선판의 제조 방법이다.
본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 상기 빌드업층을 구성하는 수지 및 상기 수지 기재의 미처리 표면끼리 첩합하고, 인장해서 박리시켰을 때의 강도가 500g/c㎡ 이하이다.
본 발명의 프린트 배선판의 제조 방법은 다른 일 실시형태에 있어서, 상기 빌드업층을 구성하는 수지가 액정 폴리머 또는 폴리 테트라 플루오로 에틸렌을 포함한다.
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 이형층이 다음 식:
[화학식 1]
Figure pct00001
(식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, M은 Al, Ti, Zr 중 어느 1개, n은 0 또는 1 또는 2, m은 1 이상 M의 가수 이하의 정수이고, R1의 적어도 1개는 알콕시기이다. 또한, m+n은 M의 가수, 즉 Al의 경우 3, Ti, Zr의 경우 4이다.)
로 나타내는 알루미네이트 화합물, 티타네이트 화합물, 지르콘산염 화합물, 이들의 가수분해 생성물, 상기 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 이용하여 이루어진다.
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 이형층이 다음 식:
[화학식 2]
Figure pct00002
(식 중, R1는 알콕시기 또는 할로겐 원자이며, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, R3 및 R4는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이다.)
로 나타내는 실란 화합물, 그 가수분해 생성물, 상기 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 이용하여 이루어진다.
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 이형층이 분자 내에 2개 이하의 메르캅토기를 가지는 화합물을 이용하여 이루어진다.
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 동박은 상기 이형층측 표면에 볼록부를 가지고, 상기 볼록부는 전자현미경을 이용하며, 상기 동박을 싣는 스테이지를 수평면으로부터 45° 기울인 상태로 상기 동박의 이형층측 표면을 사진 촬영하고, 얻어진 사진에 근거해서 측정된 볼록부의 잘록부분으로부터 볼록부의 선단까지의 높이를 a, 볼록부의 최광부에서의 최대폭을 b, 볼록부의 잘록부의 최소폭을 c로 했을 때, 하기 식을 모두 만족한다.
a/b≤1의 경우, (b-c)/b≤0.2, 또한, b≥10nm
a/b>1의 경우, (b-c)/b≤0.03, 또한, b≥10nm
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 동박과 상기 이형층 사이에, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 마련한다.
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층의 표면에 수지층을 마련한다.
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 표면 처리 동박의 이형층측 표면에 수지층을 마련한다.
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 수지층이, 접착용 수지, 프라이머 또는 반경화 상태의 수지이다.
본 발명의 프린트 배선판의 제조 방법은 또 다른 일 실시형태에 있어서, 상기 표면 처리 동박의 두께가 9~70㎛이다.
본 발명은 또 다른 일측면에 있어서, 동박과, 상기 동박의 표면에 마련된 이형층을 가지는 표면 처리 동박으로서, 상기 동박은, 상기 이형층측 표면에 볼록부를 가지고, 상기 볼록부는, 전자현미경을 이용하여 상기 동박을 싣는 스테이지를 수평면으로부터 45° 기울인 상태에서 상기 동박의 이형층측 표면을 사진 촬영하여, 얻어진 사진에 근거해서 측정된 볼록부의 잘록부분으로부터 볼록부의 선단까지의 높이를 a, 볼록부의 최광부에서의 최대폭을 b, 볼록부의 잘록부의 최소폭을 c로 했을 때, 하기 식을 모두 만족하는 표면 처리 동박이다.
a/b≤1의 경우, (b-c)/b≤0.2, 또한, b≥10nm
a/b>1의 경우, (b-c)/b≤0.03, 또한, b≥10nm
본 발명의 표면 처리 동박은 일 실시형태에 있어서, 상기 동박은 상기 이형층측 표면에 조화 입자를 가지지 않는다.
본 발명의 표면 처리 동박은 다른 일 실시형태에 있어서, 상기 이형층이 다음 식:
[화학식 3]
Figure pct00003
(식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, M은 Al, Ti, Zr 중 어느 1개, n은 0 또는 1 또는 2, m은 1 이상 M의 가수 이하의 정수이고, R1의 적어도 1개는 알콕시기이다. 또한, m+n은 M의 가수, 즉 Al의 경우 3, Ti, Zr의 경우 4이다.)
로 나타내는 알루미네이트 화합물, 티타네이트 화합물, 지르콘산염 화합물, 이들의 가수분해 생성물, 상기 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 이용하여 이루어진다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 이형층이, 다음 식:
[화학식 4]
Figure pct00004
(식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, R3 및 R4는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이다.)
로 나타내는 실란 화합물, 그 가수분해 생성물, 상기 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 이용하여 이루어진다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 이형층이 분자내에 2개 이하의 메르캅토기를 가지는 화합물을 이용하여 이루어진다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 동박과 상기 이형층 사이에, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 마련한다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층의 표면에 수지층을 마련한다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 이형층측 표면에 수지층을 마련한다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 수지층이, 접착용 수지, 프라이머 또는 반경화 상태의 수지이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 두께가 9~70㎛이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 표면 처리 동박과, 상기 표면 처리 동박의 이형층 측에 마련된 수지 기재를 구비한 적층체이다.
본 발명의 적층체는 일 실시형태에 있어서, 상기 수지 기재가, 프리프레그이거나, 또는 열경화성 수지를 포함한다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 표면 처리 동박을 구비한 프린트 배선판이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 표면 처리 동박을 이용하여 제조한 프린트 배선판이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 프린트 배선판을 구비한 반도체 패키지이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 프린트 배선판 또는 본 발명의 반도체 패키지를 구비한 전자기기이다.
동박에 이형층을 마련하고, 상기 동박을 수지 기재에 첩합시켰을 때의 수지 기재의 물리적인 박리를 가능하게 함으로써, 동박을 수지 기재로부터 제거하는 공정에 있어서, 수지 기재의 표면에 전사한 동박 표면의 프로파일을 해치지 않고, 양호한 비용으로 동박을 제거할 수 있는 프린트 배선판의 제조 방법 및 표면 처리 동박을 제공한다.
도 1은 볼록부(잘록부가 없는 경우와 있는 경우)를 가지는 동박의 단면 모식도이다.
도 2는 조화 입자(결절)를 가지는 동박의 단면 모식도이다.
도 3은 도 2의 동박을 조화 입자측 표면으로부터 수지 기재에 첩합시킨 상태의 단면 모식도이다.
도 4는 도 3에서 동박을 제거한 후의 수지 기재 표면에 도금 패턴을 형성한 상태의 단면 모식도이다.
도 5는 본 발명에서 형성되는 수지 기재상에 도금 패턴을 형성한 상태의 단면 모식도이다.
도 6은 동박의 프로파일을 사용한 세미 애디티브 공법의 개략적인 예를 나타낸다.
도 7은 샘플 No.58과 관련된 표면 처리 동박의 이형층측 표면의 현미경 관찰 사진이다.
도 8은 샘플 No.55와 관련된 표면 처리 동박의 이형층측 표면의 현미경 관찰 사진이다.
도 9는 표면 처리 동박의 이형층측 표면의 볼록부의 평가방법을 나타내기 위한 샘플(동박) 및 스테이지의 모식도이다.
(프린트 배선판의 제조 방법)
본 발명의 프린트 배선판의 제조 방법은, 일측면에 있어서, 표면에 이형층이 마련된 표면 처리 동박에, 상기 이형층측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터 상기 표면 처리 동박을 제거함으로써 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면측에 도금 패턴을 형성하는 공정을 구비한다. 이러한 구성에 의해, 동박에 이형층을 마련하여, 상기 동박을 수지 기재에 첩합했을 때의 수지 기재의 물리적인 박리가 가능해지고, 동박을 수지 기재로부터 제거하는 공정에서, 수지 기재의 표면에 전사한 동박 표면의 프로파일을 해치지 않고, 양호한 비용으로 동박을 제거하는 것이 가능해진다. 상기 제조 방법에서는, 도금 패턴을 형성한 후, 상기 도금 패턴을 이용하여 원하는 회로를 형성하여 프린트 배선판을 제작할 수 있다.
또한, 본 발명의 프린트 배선판의 제조 방법은 다른 일측면에 있어서, 표면에 이형층이 마련된 표면 처리 동박에, 상기 이형층측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터 상기 표면 처리 동박을 제거함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면측에 인쇄 패턴을 형성하는 공정을 구비한다. 이러한 구성에 의해, 동박에 이형층을 마련하고, 상기 동박을 수지 기재에 첩합했을 때의 수지 기재의 물리적인 박리가 가능해져서, 동박을 수지 기재로부터 제거하는 공정에서, 수지 기재의 표면에 전사한 동박 표면의 프로파일을 해치지 않고, 양호한 비용으로 동박을 제거하는 것이 가능해진다. 상기 제조 방법에서는, 예를 들면 잉크 안에 도전 페이스트 등을 포함한 잉크젯을 이용하여 인쇄 패턴을 형성한 후, 상기 인쇄 패턴을 이용하여 원하는 인쇄 회로를 형성해서 프린트 배선판을 제작할 수 있다.
또한, 본 발명의 프린트 배선판의 제조 방법은, 또 다른 일측면에 있어서, 표면에 이형층이 마련된 표면 처리 동박에, 상기 이형층측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터 상기 표면 처리 동박을 제거함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면측에 빌드업층을 마련하는 공정을 구비한다. 이러한 구성에 의해, 동박에 이형층을 마련하고, 상기 동박을 수지 기재에 첩합했을 때의 수지 기재의 물리적인 박리가 가능해지며, 동박을 수지 기재로부터 제거하는 공정에서, 수지 기재의 표면에 전사한 동박 표면의 프로파일을 해치지 않고, 양호한 비용으로 동박을 제거하는 것이 가능해진다. 여기서, 수지 기재의 표면에 마련하는 빌드업층을 구성하는 수지는, 상기 수지 및 수지 기재를 각각 아무런 처리를 하지 않고 서로 첩합하여(상기 빌드업층을 구성하는 수지 및 상기 수지 기재의 미처리 표면끼리를 첩합하여), 인장해서 박리시켰을 때의 강도(풀 강도)가 500g/c㎡ 이하여도 좋다. 수지 기재의 표면에 마련하는 빌드업층을 구성하는 수지는, 상기 수지 및 수지 기재를 각각 아무런 처리를 하지 않고 서로 첩합한 후, 인장해서 박리시켰을 때의 강도(풀 강도)가 500g/c㎡ 이하로 낮은 수치여도, 수지 기재에 동박 표면의 프로파일을 전사한 경우에는, 빌드업층을 구성하는 수지와, 수지 기재와의 밀착성이 향상하며, 풀 강도가 예를 들면 800g/c㎡ 이상, 보다 바람직하게는 1000g/c㎡ 이상이 된다.
여기서, 「빌드업층」이란, 도전층, 배선 패턴 또는 회로와, 수지 등의 절연체를 가지는 층을 말한다. 상기 수지 등의 절연체의 형상은 층상이어도 좋다. 또한, 상술한 도전층, 배선 패턴 또는 회로와 수지 등의 절연체는 어떠한 순서나 위치에 마련해도 좋다.
빌드업층은, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재의 박리면측에 도전층, 배선 패턴 또는 회로와 수지 등의 절연체를 마련함으로써 제작할 수 있다. 도전층, 배선 패턴 또는 회로의 형성 방법으로는, 세미 애디티브법, 풀 애디티브법, 서브트랙티브법, 부분적 애디티브법 등 공지의 방법을 이용할 수 있다.
빌드업층은, 복수의 층을 가져도 좋고, 복수의 도전층, 배선 패턴 또는 회로와 수지 등의 절연체(층)를 가져도 좋다.
복수의 도전층, 배선 패턴 또는 회로는 수지 등의 절연체에 의해 전기적으로 절연되어 있어도 좋다. 전기적으로 절연되어 있는 복수의 도전층, 배선 패턴 또는 회로를 수지 등의 절연체에 레이저 및/또는 드릴로 스루홀 및/또는 블라인드 비어를 형성한 후, 상기 스루홀 및/또는 블라인드 비어에 구리 도금 등의 도통 도금을 형성하여 전기적으로 접속해도 좋다.
또한, 수지 기재의 양면에, 표면에 이형층이 마련된 표면 처리 동박을, 상기 이형층측에서 첩합하고, 그 후, 표면 처리 동박을 제거하여 수지 기재의 양면에 표면 처리 동박의 표면 프로파일을 전사하며, 상기 수지 기재의 양면에 회로, 배선 패턴 또는 빌드업층을 마련함으로써 프린트 배선판을 제조해도 좋다.
이러한 빌드업층을 구성하는 수지 등의 절연체는, 본 명세서에 기재한 수지, 수지층, 수지 기재를 이용할 수 있고, 공지의 수지, 수지층, 수지 기재, 절연체, 프리프레그, 유리포에 수지를 함침시킨 기재 등을 이용할 수 있다. 수지 등의 절연체는 무기물 및/또는 유기물을 포함해도 좋다. 또한, 빌드업층을 구성하는 수지 등의 절연체는, LCP(액정 폴리머) 또는 폴리 테트라 플루오로 에틸렌 등의 저비유전률을 가지는 재료로 형성되어 있어도 좋다. 근년, 고주파 제품의 확대에 따라서, LCP(액정 폴리머) 또는 폴리 테트라 플루오로 에틸렌(테플론: 등록상표)이라는 저비유전률을 가지는 재료를 프린트 기판의 구조에 넣는 움직임이 활발해지고 있다. 그 때, 이들 재료가 열가소성인 점에서 핫 프레스 가공시에 형상 변화를 피하지 못하고, LCP(액정 폴리머) 또는 폴리 테트라 플루오로 에틸렌 단체에서의 기판 구성에서는 생산 수율이 향상하지 않는다는 기본적인 양산상 과제를 안고 있다. 상술한 본원의 제조 방법에서는, 이러한 문제에 대해서도, 수지 기판으로서 에폭시 수지와 같은 열경화성 수지를 이용하여, 이것과 첩합함으로써, 고주파 특성이 뛰어나고, 또한, 열을 가했을 때의 형상 변형을 막을 수 있는 프린트 배선판을 제공할 수 있다.
(표면 처리 동박)
상술한 본원의 프린트 배선판의 제조 방법에서 이용되는 표면 처리 동박으로는, 이하의 표면 처리 동박을 이용하는 것이 바람직하다. 즉, 상기 표면 처리 동박은, 동박과, 상기 동박의 표면에 마련된 이형층을 가지는 표면 처리 동박으로서, 상기 동박은 상기 이형층측 표면에 볼록부를 가진다. 여기서, 도 1에 「a」, 「b」및 「c」를 명시한 볼록부를 가지는 동박의 단면 모식도를 나타낸다. 상기 볼록부는, 전자현미경을 이용하여 도 9에 나타내듯이, 상기 동박을 싣는 스테이지를 수평면에서 45° 기울인 상태로 상기 동박의 이형층측 표면의 사진을 촬영하고, 얻어진 사진(이하, 예를 들면, 후술하는 도 8)에 근거하여 측정된 볼록부의 잘록부분부터 볼록부의 선단까지의 높이를 a, 볼록부의 최광부에서의 최대폭을 b, 볼록부의 잘록부의 최소폭을 c로 했을 때, 하기 식을 모두 만족하는 것이 바람직하다.
a/b≤1의 경우, (b-c)/b≤0.2, 또한, b≥10nm
a/b>1의 경우, (b-c)/b≤0.03, 또한, b≥10nm
또한, 조화 처리 입자를 동박 표면에 형성한 경우에는, 볼록부의 「a」, 「b」, 「c」는 측정 가능한 볼록부를 선택해서 측정한다. 여기서, 상술한 측정 가능한 볼록부란, 잘록부가 관찰 가능한 볼록부를 의미한다. 잘록부를 관찰할 수 있는 볼록부란 볼록부의 능선(도 8에 예시)을 관찰할 수 있는 볼록부이다.
또한, 「잘록부」는, 동박 표면의 볼록부에 대해서, 동박에 가까워지는 방향으로 관찰한 경우, 볼록부 선단으로부터 폭이 한 번 넓어진 후에, 폭이 좁아지는 부분으로 한다.
「볼록부의 폭」은, 주사형 전자현미경으로 얻어진 사진상에 사진의 가로 테두리와 평행하게 볼록부를 횡단하는 선을 그은 경우, 볼록부의 윤곽 또는 능선에 의해 구분되는 상기 사진의 가로 테두리와 평행하게 그은 볼록부를 횡단하는 직선의 길이를 말한다. 여기서, 능선이 볼록부에 3개 이상 존재하는 경우에는, 가장 가까운 2개의 능선을 선택한다.
「잘록부의 최소폭 c」는, 잘록부에서의 볼록부 폭의 최소값으로 한다. 예를 들면, 도 8에서는 볼록부 능선의 평평한 부분(선분)을 나타낸다. 잘록부가 없는 경우에는 c=b로 한다.
「볼록부의 잘록 부분부터 볼록부 선단까지의 높이 a」는, 잘록부의 최소폭 c를 측정할 때에 그은 사진의 가로 테두리와 평행하게 볼록부를 횡단하는 선에 볼록부의 선단으로부터 수직선을 그었을 경우의, 잘록부의 최소폭 c를 측정할 때에 그은 사진의 가로 테두리와 평행한 볼록부를 횡단하는 선과 상기 볼록부 선단으로부터 그은 수직선과의 교점까지의 거리(a')와 2 제곱근과의 곱한 값으로 한다.
「볼록부의 선단」은, 사진을 관찰했을 때에, 촬영된 요철의 음영 등에 근거해 판단되는 볼록부의 가장 높다고 추정되는 부분을 의미한다(도 7 참조).
「최광부에서의 최대폭 b」는, 볼록부에 잘록부가 존재하는 경우에는, 볼록부 선단으로부터 잘록부까지의 사이에서의, 사진의 가로 테두리와 평행한 볼록부를 횡단하는 직선의, 볼록부의 윤곽으로 구분되는 가장 긴 길이로 한다.
상기 동박의 볼록부는, 동박 형성시의 전해 처리시에 생긴 표면 요철에서의 볼록부여도 좋고, 조화 처리 되어 생긴 조화 입자에 의한 볼록부여도 좋다.
종래의 동박의 표면 프로파일을 사용한 공법에서는, 예를 들면, 조화 입자(결절)를 가지는 동박(도 2)을 조화 입자측 표면으로부터 수지 기재에 첩합하고(도 3), 계속해서 동박을 제거함으로써, 동박 표면의 프로파일을 수지 기재 표면에 전사하여, 상기 전사 표면상에 도금 패턴 등을 형성하고 있다(도 4).
여기서, 동박 표면에 결절이 있는 경우, 그 형상에 따라서는 동박 제거 후 수지 기재 표면으로의 전사 프로파일에서 공극이 생기고, 상기 공극의 크기에 따라서는 도금 패턴 형성시에 사용하는 도금액을 안에 넣을 수 없는 경우가 있다. 이 때, 도 4에 나타내듯이, 수지 기재 표면과, 형성되는 도금 패턴 사이에 공극이 남아있는 채로 있다. 이러한 공극이 남은 채로 있으면, 그 후, 도금 패턴을 이용해서 회로를 형성하여 프린트 배선판 등을 제작했을 경우, 신뢰성 시험(예를 들면, 250℃±10℃×1시간의 가열 시험)에 의해, 상기 공극 부근에서 팽창하고, 회로 박리 또는 기판의 부풀어오름이 발생하는 등의 문제가 생긴다.
이러한 문제에 대해서, 상술한 본 발명의 표면 처리 동박에 의하면, 동박이 이형층측 표면에 볼록부를 가지고, 볼록부는 높이 방향에 수직인 방향으로 절단했을 때의 단면에서, 동박 표면으로부터 단면의 최광부로 진행하는 동안에 잘록부를 가지게 되고, 볼록부의 높이를 a로 하며, 또한 높이 방향에 수직인 방향으로 절단했을 때의 단면에서 최광부에서의 최대폭을 b로 하고, 잘록부의 최소폭을 c로 했을 때, a/b≤1인 경우, (b-c)/b≤0.2, 또한, b≥10nm을 만족하며, 또 a/b>1인 경우, (b-c)/b≤0.03, 또한, b≥10nm을 만족하기 위해, 수지 기재 표면과, 형성되는 도금 패턴(또는 인쇄 패턴 또는 빌드업층)과의 사이에 공극이 생기지 않고, 또는, 생겼다고 해도 도금 패턴 형성시의 도금액(인쇄 패턴의 형성시이면 도전 페이스트 등을 포함하는 잉크, 빌드업층의 형성시이면 상기 수지 재료)이 상기 공극을 채운다. 이 때문에, 그 후, 도금 패턴(또는 인쇄 패턴 또는 빌드업층)을 이용해서 프린트 배선판 등을 제작한 경우, 신뢰성 시험(예를 들면, 250℃±10℃×1시간의 가열 시험)에 의해서도, 회로 박리 또는 기판의 부풀어오름 발생을 양호하게 억제할 수 있다(도 5).
상기 식에 대해서, a/b≤1인 경우, (b-c)/b≤0.15인 것이 보다 바람직하고, (b-c)/b≤0.10인 것이 더욱 바람직하다. 또한, a/b>1인 경우, (b-c)/b≤0.25인 것이 보다 바람직하고, (b-c)/b≤0.20인 것이 더욱 바람직하다. 또한, 동박은 이형층측 표면에 조화 입자를 갖지 않는 것이 바람직하다.
이형층은, 이형층측으로부터 동박으로 수지 기재를 첩합했을 때의 수지 기재를 박리할 수 있도록 하는 기능을 가진다. 또한, 이형층은 동박의 양면에 마련해도 좋다. 또한, 첩합은 압착해서 첩합해도 좋다.
동박(생박(生箔)이라고도 한다)은, 전해 동박으로 형성되어 있고, 동박의 두께는 특히 한정되지 않으며, 예를 들면, 5~105㎛로 할 수 있다. 또한, 수지 기재로부터의 벗기기 쉬운 점에서, 표면 처리 동박의 두께는 9~70㎛인 것이 바람직하고, 12~35㎛인 것이 보다 바람직하며, 18~35㎛인 것이 더욱 바람직하다.
동박(생박)의 제조 방법으로는, 특히 한정되지 않지만, 예를 들면 하기 전해 조건에 의해서 전해 동박을 제작할 수 있다.
전해 생박의 전해 조건:
Cu:30~190g/L
H2SO4:100~400g/L
염화물 이온(Cl-):10~200 질량 ppm
전해액 온도:25~80℃
전해 시간:10~300초(석출시키는 구리 두께, 전류 밀도에 따라서 조정)
전류 밀도:50~150A/d㎡
전해액 선속:1.5~5m/sec
또한, 전해액의 구리 농도를 높게 함으로써, 상술한 a, b의 값을 크게 할 수 있다. 또한, 전해액의 구리 농도를 낮게 함으로써, 상술한 a, b의 값을 작게 할 수 있다. 또한, 전해액의 온도를 높게 함으로써, 상술한 a, b의 값을 크게 할 수 있다. 또한, 전해액의 온도를 낮게 함으로써, 상술한 a, b, c의 값을 작게 할 수 있다. 또한, 염화물이온 농도를 높게 함으로써, 상술한 a, b의 값을 크게 할 수 있다. 또한, 염화물이온 농도를 높게 함으로써, b의 값이 커지는 정도보다 a의 값이 커지는 정도가 큰 경향이 있다. 또한, 염화물이온 농도를 낮게 함으로써, 상술한 a, b의 값을 작게 할 수 있다. 또한, 염화물이온 농도를 낮게 함으로써, b의 값이 작아지는 정도보다 a의 값이 작아지는 정도가 큰 경향이 있다. 도금 시간을 길게 하는 것으로, 상술한 a, b, c의 값을 크게 할 수 있다. 도금 시간을 짧게 하는 것으로, 상술한 a, b, c의 값을 작게 할 수 있다.
본 발명에서 동박을 수지 기재로부터 제거하는 것은, 에칭 등에 의한 화학적 처리에 의해 수지 기재로부터 동박을 제거하거나, 또는, 벗겨서 동박으로부터 수지 기재를 물리적으로 박리하는 것을 의미한다. 수지 기재를 상술한 바와 같이 본 발명의 표면 처리 동박과 첩합한 후에 제거했을 때, 수지 기재와 표면 처리 동박은 이형층에서 떨어진다. 이 때, 수지 기재의 박리면에, 박리층, 후술하는 동박의 조화 입자, 내열층, 방청층, 크로메이트 처리층, 실란커플링 처리층 등의 일부가 잔류할 수도 있지만, 잔류물이 존재하지 않는 것이 바람직하다.
본 발명과 관련되는 표면 처리 동박은, 이형층측으로부터 동박에 수지 기재를 첩합했을 때, 수지 기재를 박리할 때의 박리 강도가 200gf/cm 이하인 것이 바람직하다. 이와 같이 제어되어 있으면, 수지 기재의 물리적 박리가 용이해져서, 동박 표면의 프로파일이 보다 양호하게 수지 기재에 전사된다. 상기 박리 강도는, 보다 바람직하게는 150gf/cm 이하이고, 보다 바람직하게는 100gf/cm 이하이며, 더욱 바람직하게는 50gf/cm 이하이고, 전형적으로는 1~200gf/cm이며, 보다 전형적으로는 1~150gf/cm이다.
그 다음, 본 발명에서 이용할 수 있는 이형층에 대하여 설명한다.
(1) 실란 화합물
다음 식에 나타내는 구조를 가지는 실란 화합물, 또는 그 가수분해 생성물, 또는 상기 가수분해 생성물의 축합체(이하, 단순히 실란 화합물이라고 기술한다)를 단독으로 또는 복수 혼합해서 사용하고 이형층을 형성함으로써, 표면 처리 동박과 수지 기재를 첩합했을 때, 적당히 밀착성이 저하하며, 박리 강도를 상술한 범위로 조절할 수 있다.
식:
[화학식 5]
Figure pct00005
(식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, R3 및 R4는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이다.)
상기 실란 화합물은 알콕시기를 적어도 1개 가지고 있을 필요가 있다. 알콕시기가 존재하지 않고, 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기만으로 치환기가 구성되는 경우, 수지 기재와 동박의 밀착성이 너무 저하하는 경향이 있다. 또한, 상기 실란 화합물은 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기를 적어도 1개 가지고 있을 필요가 있다. 상기 탄화수소기가 존재하지 않는 경우, 수지 기재와 동박의 밀착성이 상승하는 경향이 있기 때문이다. 또한, 알콕시기에는 1개 이상의 수소 원자가 할로겐 원자로 치환된 알콕시기도 포함되는 것으로 한다.
수지 기재와 동박의 박리 강도를 상술한 범위로 조절하는 데에는, 상기 실란 화합물은 알콕시기를 3개, 상기 탄화수소기(1개 이상의 수소 원자가 할로겐 원자로 치환된 탄화수소기를 포함한다)를 1개 가지고 있는 것이 바람직하다. 이것을 위의 식으로 말하면, R3 및 R4의 양쪽 모두가 알콕시기라는 것이 된다.
알콕시기로서는, 한정적이지는 않지만, 메톡시기, 에톡시기, n- 또는 iso-프로폭시기, n-, iso- 또는 tert-부톡시기, n-, iso- 또는 neo-펜톡시기, n-헥속시기, 시클로 헥속시기, n-헵톡시기, 및 n-옥톡시기 등의 직쇄상, 분기상, 또는 환상의 탄소수 1~20, 바람직하게는 탄소수 1~10, 보다 바람직하게는 탄소수 1~5의 알콕시기를 들 수 있다.
할로겐 원자로서는, 불소 원자, 염소 원자, 브롬 원자 및 요오드 원자를 들 수 있다.
알킬기로서는, 한정적이지는 않지만, 메틸기, 에틸기, n- 또는 iso-프로파일기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직쇄상 또는 분기상의 탄소수 1~20, 바람직하게는 탄소수 1~10, 보다 바람직하게는 탄소수 1~5의 알킬기를 들 수 있다.
시클로 알킬기로서는, 한정적이지는 않지만, 시클로 프로파일기, 시클로 부틸기, 시클로 펜틸기, 시클로 헥실기, 시클로 헵틸기, 시클로 옥틸기 등의 탄소수 3~10, 바람직하게는 탄소수 5~7의 시클로 알킬기를 들 수 있다.
아릴기로서는, 페닐기, 알킬기로 치환된 페닐기(예:트릴기, 크실릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6~20, 바람직하게는 6~14의 아릴기를 들 수 있다.
이들 탄화수소기는 1개 이상의 수소 원자가 할로겐 원자로 치환되어도 좋고, 예를 들면, 불소 원자, 염소 원자, 또는 브롬 원자로 치환될 수 있다.
바람직한 실란 화합물의 예로는, 메틸트리메톡시실란, 에틸트리메톡시실란, n- 또는 iso-프로파일트리메톡시실란, n-, iso- 또는 tert-부틸트리메톡시실란, n-, iso- 또는 neo-펜틸트리메톡시실란, 헥실트리메톡시실란, 옥틸트리메톡시실란, 데실트리메톡시실란, 페닐트리메톡시실란;알킬 치환 페닐트리메톡시실란(예를 들면, p-(메틸)페닐트리메톡시실란), 메틸트리에톡시실란, 에틸트리에톡시실란, n- 또는 iso-프로파일트리에톡시실란, n-, iso- 또는 tert-부틸트리에톡시실란, 펜틸트리에톡시실란, 헥실트리에톡시실란, 옥틸트리에톡시실란, 데실트리에톡시실란, 페닐트리에톡시실란, 알킬 치환 페닐트리에톡시실란(예를 들면, p-(메틸)페닐트리에톡시실란), (3,3,3-트리플루오로프로파일)트리메톡시실란, 및 트리데카플루오로옥틸트리에톡시실란, 메틸트리클로로실란, 디메틸디클로로실란, 트리메틸클로로실란, 페닐트리클로로실란, 트리메틸플루오로실란, 디메틸디브로모실란, 디페닐디브로모실란, 이들의 가수분해 생성물, 및 이들 가수분해 생성물의 축합체 등을 들 수 있다. 이것들 중에서, 입수의 용이성의 관점에서, 프로파일트리메톡시실란, 메틸트리에톡시실란, 헥실트리메톡시실란, 페닐트리에톡시실란, 데실트리메톡시실란이 바람직하다.
이형층의 형성 공정에 있어서, 실란 화합물은 수용액의 형태로 사용할 수 있다. 물에 대한 용해성을 높이기 위해서 메탄올이나 에탄올 등의 알코올을 첨가할 수도 있다. 알코올의 첨가는 특히 소수성이 높은 실란 화합물을 사용할 때에 유효하다. 실란 화합물의 수용액은, 교반함으로써 알콕시기의 가수분해가 촉진되고, 교반 시간이 길면 가수분해 생성물의 축합이 촉진된다. 일반적으로는, 충분한 교반 시간을 거쳐서 가수분해 및 축합이 진행된 실란 화합물을 이용한 편이 수지 기재와 동박의 박리 강도가 저하하는 경향에 있다. 따라서, 교반 시간을 조정함으로써 박리 강도를 조정할 수 있다. 한정적이지는 않지만, 실란 화합물을 물에 용해시킨 후의 교반 시간으로는 예를 들면 1~100시간으로 할 수 있고, 전형적으로는 1~30시간으로 할 수 있다. 당연히, 교반하지 않고 이용하는 방법도 있다.
실란 화합물 수용액 중의 실란 화합물 농도가 높은 것이 금속박과 판 모양 캐리어의 박리 강도가 저하하는 경향에 있고, 실란 화합물의 농도 조정에 의해 박리 강도를 조정할 수 있다. 한정적이지는 않지만, 실란 화합물 수용액 중의 농도는 0.01~10.0 체적%로 할 수 있고, 전형적으로는 0.1~5.0 체적%로 할 수 있다.
실란 화합물 수용액의 pH는 특히 제한은 없고, 산성측에서도 알칼리성측에서도 이용할 수 있다. 예를 들면, 3.0~10.0 범위의 pH로 사용할 수 있다. 특별한 pH 조정이 불필요하다고 말하는 관점에서, 중성 부근인 5.0~9.0 범위의 pH로 하는 것이 바람직하고, 7.0~9.0 범위의 pH로 하는 것이 보다 바람직하다.
(2) 분자 내에 2개 이하의 메르캅토기를 가지는 화합물
이형층은 분자 내에 2개 이상의 메르캅토기를 가지는 화합물을 이용하여 구성하고, 상기 이형층을 통해서 수지 기재와 동박을 첩합시켜도, 적당히 밀착성이 저하되어 박리 강도를 조절할 수 있다.
단, 분자 내에 3개 이상의 메르캅토기를 가지는 화합물 또는 그 염을 수지 기재와 동박 사이에 개재시켜서 첩합시킨 경우, 박리 강도 저감의 목적에는 적합하지 않다. 이것은, 분자 내에 메르캅토기가 너무 많이 존재하면 메르캅토기끼리, 또는 메르캅토기와 판 모양 캐리어, 또는 메르캅토기와 금속박의 화학반응에 의해서 술피드 결합, 디술피드 결합 또는 폴리술피드 결합이 과잉 생성되어, 수지 기재와 동박의 사이에 강고한 3차원 가교 구조가 형성됨으로써 박리 강도가 상승하는 경우가 있다고 생각되기 때문이다. 이러한 사례는 일본 공개특허공보 2000-196207호에 개시되어 있다.
분자 내에 2개 이하의 메르캅토기를 가지는 화합물로서는, 티올, 디티올, 티오카르본산 또는 그 염, 디티오카르본산 또는 그 염, 티오술폰산 또는 그 염, 및 디티오술폰산 또는 그 염을 들 수 있고, 이들 중에서 선택되는 적어도 1종을 이용할 수 있다.
티올은 분자 내에 하나의 메르캅토기를 가지는 것으로서, 예를 들면 R-SH로 나타난다. 여기서, R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다.
디티올은 분자 내에 2개의 메르캅토기를 가지는 것으로, 예를 들면 R(SH)2로 나타내진다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 2개의 메르캅토기는, 각각 같은 탄소에 결합해도 좋고, 서로 다른 탄소 또는 질소에 결합해도 좋다.
티오카르본산은, 유기 카르본산의 수산기가 메르캅토기로 치환된 것으로, 예를 들면 R-CO-SH로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 티오카르본산은 염의 형태로도 사용할 수 있다. 또한, 티오카르본산기를 2개 가지는 화합물도 사용 가능하다.
디티오카르본산은, 유기 카르본산의 카르복시기 중의 2개의 산소 원자가 황 원자로 치환된 것으로, 예를 들면 R-(CS)-SH로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 디티오카르본산은 염의 형태로도 사용할 수 있다. 또한, 디티오카르본 산기를 2개 가지는 화합물도 사용 가능하다.
티오술폰산은, 유기 술폰산의 수산기가 메르캅토기로 치환된 것으로, 예를 들면 R(SO2)-SH로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 티오 술폰산은 염의 형태로도 사용할 수 있다.
디티오술폰산은, 유기 디술폰산의 2개의 수산기가 각각 메르캅토기로 치환된 것으로, 예를 들면 R-((SO2)-SH)2로 나타난다. R은 수산기 또는 아미노기를 포함해도 좋은, 지방족계 또는 방향족계 탄화수소기 또는 복소환기를 나타낸다. 또한, 2개의 티오술폰산기는, 각각 같은 탄소에 결합해도 좋고, 서로 다른 탄소에 결합해도 좋다. 또한, 디티오술폰산은, 염의 형태로도 사용할 수 있다.
여기서, R로서 바람직한 지방족계 탄화수소기로는, 알킬기, 시클로 알킬기를 들 수 있고, 이들 탄화수소기는 수산기와 아미노기의 어느 한쪽 또는 양쪽 모두를 포함해도 좋다.
또한, 알킬기로서는, 한정적이지는 않지만, 메틸기, 에틸기, n- 또는 iso-프로파일기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직쇄상 또는 분기상의 탄소수 1~20, 바람직하게는 탄소수 1~10, 보다 바람직하게는 탄소수 1~5의 알킬기를 들 수 있다.
또한, 시클로 알킬기로서는, 한정적이지는 않지만, 시클로 프로파일기, 시클로 부틸기, 시클로 펜틸기, 시클로 헥실기, 시클로 헵틸기, 시클로 옥틸기 등의 탄소수 3~10, 바람직하게는 탄소수 5~7의 시클로 알킬기를 들 수 있다.
또한, R로서 바람직한 방향족 탄화수소기로는, 페닐기, 알킬기로 치환된 페닐기(예:트릴기, 크실릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6~20, 바람직하게는 6~14의 아릴기를 들 수 있고, 이들 탄화수소기는 수산기와 아미노기의 어느 한쪽 또는 양쪽 모두를 포함하고 있어도 좋다.
또한, R로서 바람직한 복소환기로서는, 이미다졸, 트리아졸, 테트라졸, 벤조이미다졸, 벤조트리아졸, 티아졸, 벤조티아졸을 들 수 있고, 수산기와 아미노기의 어느 한쪽 또는 양쪽 모두를 포함하고 있어도 좋다.
분자 내에 2개 이하의 메르캅토기를 가지는 화합물의 바람직한 예로서는, 3-메르캅토-1,2프로판디올, 2-메르캅토 에탄올, 1,2-에탄디티올, 6-메르캅토-1-헥사놀, 1-옥탄 티올, 1-도데칸 티올, 10-히드록시-1-도데칸 티올, 10-카르복시-1-도데칸 티올, 10-아미노-1-도데칸 티올, 1-도데칸 티올 술폰산 나트륨, 티오 페놀, 티오 안식향산, 4-아미노-티오 페놀, p-톨루엔 티올, 2,4-디메틸 벤젠 티올, 3-메르캅토-1,2,4-트리아졸, 2-메르캅토-벤조티아졸을 들 수 있다. 이들 중에서 수용성과 폐기물 처리상의 관점에서, 3-메르캅토-1,2프로판디올이 바람직하다.
이형층의 형성 공정에 대해, 분자 내에 2개 이하의 메르캅토기를 가지는 화합물은 수용액의 형태로 사용할 수 있다. 물에 대한 용해성을 높이기 위해서 메탄올이나 에탄올 등의 알코올을 첨가할 수도 있다. 알코올의 첨가는 특히 소수성이 높은 분자 내에 2개 이하의 메르캅토기를 가지는 화합물을 사용할 때에 유효하다.
분자 내에 2개 이하의 메르캅토기를 가지는 화합물의 수용액 중의 농도는 높은 것이 수지 기재와 동박의 박리 강도는 저하하는 경향에 있고, 분자 내에 2개 이하의 메르캅토기를 가지는 화합물의 농도 조정에 의해 박리 강도를 조정할 수 있다. 한정적이지는 않지만, 분자 내에 2개 이하의 메르캅토기를 가지는 화합물의 수용액 중의 농도는 0.01~10.0중량%로 할 수 있고 전형적으로는 0.1~5.0중량%로 할 수 있다.
분자 내에 2개 이하의 메르캅토기를 가지는 화합물 수용액의 pH는 특히 제한은 없고, 산성측에서도 알칼리성측에서도 이용할 수 있다. 예를 들면 3.0~10.0의 범위의 pH로 사용할 수 있다. 특별한 pH 조정이 불필요하다는 관점에서 중성 부근인 5.0~9.0 범위의 pH로 하는 것이 바람직하고, 7.0~9.0 범위의 pH로 하는 것이 보다 바람직하다.
(3) 금속 알콕시드
이형층을, 다음 식에 나타내는 구조를 가지는 알루미네이트 화합물, 티타네이트 화합물, 지르콘산염 화합물, 또는 그 가수분해 생성물, 또는 상기 가수분해 생성물의 축합체(이하, 단순히 금속 알콕시드라고 기술한다)를 단독으로 또는 복수 혼합해서 구성해도 좋다. 상기 이형층을 통해서 수지 기재와 동박을 첩합시킴으로써, 적당히 밀착성이 저하되어 박리 강도를 조절할 수 있다.
[화학식 6]
Figure pct00006
식 중, R1는 알콕시기 또는 할로겐 원자이며, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이고, M은 Al, Ti, Zr 중 어느 1개, n은 0 또는 1 또는 2, m은 1 이상 M의 가수 이하의 정수이며, R1 중 적어도 1개는 알콕시기이다. 또한, m+n은 M의 가수 즉 Al의 경우 3, Ti, Zr의 경우 4이다.
상기 금속 알콕시드는 알콕시기를 적어도 1개 가질 필요가 있다. 알콕시기가 존재하지 않고, 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기만으로 치환기가 구성되는 경우, 수지 기재와 동박의 밀착성이 너무 저하하는 경향이 있다. 또한, 상기 금속 알콕시드는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기를 0~2개 가질 필요가 있다. 상기 탄화수소기를 3개 이상 가지는 경우, 수지 기재와 동박의 밀착성이 너무 저하하는 경향이 있기 때문이다. 또한, 알콕시기에는 1개 이상의 수소 원자가 할로겐 원자로 치환된 알콕시기도 포함되는 것으로 한다. 수지 기재와 동박의 박리 강도를 상술한 범위로 조절하는데는, 상기 금속 알콕시드는 알콕시기를 2개 이상, 상기 탄화수소기(1개 이상의 수소 원자가 할로겐 원자로 치환된 탄화수소기를 포함한다)를 1개나 2개 가지고 있는 것이 바람직하다.
또한, 알킬기로서는, 한정적이지는 않지만, 메틸기, 에틸기, n- 또는 iso-프로파일기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직쇄상 또는 분기상의 탄소수 1~20, 바람직하게는 탄소수 1~10, 보다 바람직하게는 탄소수 1~5의 알킬기를 들 수 있다.
또한, 시클로 알킬기로서는, 한정적이지는 않지만, 시클로 프로파일기, 시클로 부틸기, 시클로 펜틸기, 시클로 헥실기, 시클로 헵틸기, 시클로 옥틸기 등의 탄소수 3~10, 바람직하게는 탄소수 5~7의 시클로 알킬기를 들 수 있다.
또한, R2로서 바람직한 방향족 탄화수소기로는, 페닐기, 알킬기로 치환된 페닐기(예:트릴기, 크실릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6~20, 바람직하게는 6~14의 아릴기를 들 수 있고, 이들 탄화수소기는 수산기와 아미노기의 어느 한쪽 또는 양쪽 모두를 포함하고 있어도 좋다. 이들 탄화수소기는 1개 이상의 수소 원자가 할로겐 원자로 치환되어도 좋고, 예를 들면, 불소 원자, 염소 원자, 또는 브롬 원자로 치환될 수 있다.
바람직한 알루미네이트 화합물의 예로는, 트리메톡시 알루미늄, 메틸 디메톡시 알루미늄, 에틸 디메톡시 알루미늄, n- 또는 iso-프로파일 디메톡시 알루미늄, n-, iso- 또는 tert-부틸 디메톡시 알루미늄, n-, iso- 또는 neo-펜틸 디메톡시 알루미늄, 헥실 디메톡시 알루미늄, 옥틸 디메톡시 알루미늄, 데실 디메톡시 알루미늄, 페닐 디메톡시 알루미늄;알킬 치환 페닐 디메톡시 알루미늄(예를 들면, p-(메틸)페닐 디메톡시 알루미늄), 디메틸 메톡시 알루미늄, 트리에톡시 알루미늄, 메틸디에톡시알루미늄, 에틸디에톡시알루미늄, n- 또는 iso-프로파일디에톡시알루미늄, n-, iso- 또는 tert-부틸디에톡시알루미늄, 펜틸디에톡시알루미늄, 헥실디에톡시알루미늄, 옥틸디에톡시알루미늄, 데실디에톡시알루미늄, 페닐디에톡시알루미늄, 알킬 치환 페닐디에톡시알루미늄(예를 들면, p-(메틸)페닐디에톡시알루미늄), 디메틸 에톡시 알루미늄, 트리이소프로폭시알루미늄, 메틸디이소프로폭시알루미늄, 에틸디이소프로폭시알루미늄, n- 또는 iso-프로파일디에톡시알루미늄, n-, iso- 또는 tert-부틸디이소프로폭시알루미늄, 펜틸디이소프로폭시알루미늄, 헥실디이소프로폭시알루미늄, 옥틸디이소프로폭시알루미늄, 데실디이소프로폭시알루미늄, 페닐디이소프로폭시알루미늄, 알킬 치환 페닐디이소프로폭시알루미늄(예를 들면, p-(메틸)페닐디이소프로폭시알루미늄), 디메틸이소프로폭시알루미늄, (3,3,3-트리플루오로 프로파일)디메톡시 알루미늄, 및 트리데카플루오로옥틸디에톡시알루미늄, 메틸 디클로로 알루미늄, 디메틸 클로로 알루미늄, 페닐 디클로로 알루미늄, 디메틸 플루오로 알루미늄, 디메틸 브로모 알루미늄, 디페닐 브로모 알루미늄, 이들의 가수분해 생성물, 및 이들의 가수분해 생성물의 축합체 등을 들 수 있다. 이것들 중에서도, 입수의 용이성의 관점에서, 트리메톡시 알루미늄, 트리에톡시 알루미늄, 트리이소프로폭시 알루미늄이 바람직하다.
바람직한 티타네이트 화합물의 예로서는, 테트라 메톡시 티탄, 메틸 트리메톡시 티탄, 에틸 트리메톡시 티탄, n- 또는 iso-프로파일 트리메톡시 티탄, n-, iso- 또는 tert-부틸 트리메톡시 티탄, n-, iso- 또는 neo-펜틸 트리메톡시 티탄, 헥실 트리메톡시 티탄, 옥틸 트리메톡시 티탄, 데실 트리메톡시 티탄, 페닐 트리메톡시 티탄;알킬 치환 페닐 트리메톡시 티탄(예를 들면, p-(메틸)페닐 트리메톡시 티탄), 디메틸 디메톡시 티탄, 테트라에톡시 티탄, 메틸 트리에톡시 티탄, 에틸 트리에톡시 티탄, n- 또는 iso-프로파일 트리에톡시 티탄, n-, iso- 또는 tert-부틸 트리에톡시 티탄, 펜틸 트리에톡시 티탄, 헥실 트리에톡시 티탄, 옥틸 트리에톡시 티탄, 데실 트리에톡시 티탄, 페닐 트리에톡시 티탄, 알킬 치환 페닐 트리에톡시 티탄(예를 들면, p-(메틸)페닐 트리에톡시 티탄), 디메틸디에톡시티탄, 테트라이소프로폭시티탄, 메틸트리이소프로폭시티탄, 에틸트리이소프로폭시티탄, n- 또는 iso-프로파일 트리에톡시 티탄, n-, iso- 또는 tert-부틸트리이소프로폭시티탄, 펜틸트리이소프로폭시티탄, 헥실트리이소프로폭시티탄, 옥틸트리이소프로폭시티탄, 데실트리이소프로폭시티탄, 페닐트리이소프로폭시티탄, 알킬 치환 페닐트리이소프로폭시티탄(예를 들면, p-(메틸)페닐트리이소프로폭시티탄), 디메틸디이소프로폭시티탄, (3,3,3-트리플루오로 프로파일)트리메톡시 티탄, 및 트리데카 플루오로 옥틸 트리에톡시 티탄, 메틸 트리클로로 티탄, 디메틸 디클로로 티탄, 트리메틸 클로로 티탄, 페닐 트리클로로 티탄, 디메틸 디플루오로 티탄, 디메틸디브로모티탄, 디페닐디브로모티탄, 이들의 가수분해 생성물, 및 이들의 가수분해 생성물의 축합체 등을 들 수 있다. 이것들 중에서도, 입수의 용이성의 관점에서, 테트라 메톡시 티탄, 테트라에톡시 티탄, 테트라이소프로폭시티탄이 바람직하다.
바람직한 지르콘산염 화합물의 예로서는, 테트라 메톡시 지르코늄, 메틸 트리메톡시 지르코늄, 에틸 트리메톡시 지르코늄, n- 또는 iso-프로파일 트리메톡시 지르코늄, n-, iso- 또는 tert-부틸 트리메톡시 지르코늄, n-, iso- 또는 neo-펜틸 트리메톡시 지르코늄, 헥실 트리메톡시 지르코늄, 옥틸 트리메톡시 지르코늄, 데실 트리메톡시 지르코늄, 페닐 트리메톡시 지르코늄;알킬 치환 페닐 트리메톡시 지르코늄(예를 들면, p-(메틸)페닐 트리메톡시 지르코늄), 디메틸 디메톡시 지르코늄, 테트라에톡시 지르코늄, 메틸 트리에톡시 지르코늄, 에틸 트리에톡시 지르코늄, n- 또는 iso-프로파일 트리에톡시 지르코늄, n-, iso- 또는 tert-부틸 트리에톡시 지르코늄, 펜틸 트리에톡시 지르코늄, 헥실 트리에톡시 지르코늄, 옥틸 트리에톡시 지르코늄, 데실 트리에톡시 지르코늄, 페닐 트리에톡시 지르코늄, 알킬 치환 페닐 트리에톡시 지르코늄(예를 들면, p-(메틸)페닐 트리에톡시 지르코늄), 디메틸디에톡시지르코늄, 테트라이소프로폭시지르코늄, 메틸트리이소프로폭시지르코늄, 에틸트리이소프로폭시지르코늄, n- 또는 iso-프로파일 트리에톡시 지르코늄, n-, iso- 또는 tert-부틸트리이소프로폭시지르코늄, 펜틸트리이소프로폭시지르코늄, 헥실트리이소프로폭시지르코늄, 옥틸트리이소프로폭시지르코늄, 데실트리이소프로폭시지르코늄, 페닐트리이소프로폭시지르코늄, 알킬 치환 페닐트리이소프로폭시지르코늄(예를 들면, p-(메틸)페닐트리이소프로폭시티탄), 디메틸디이소프로폭시지르코늄, (3,3,3-트리플루오로 프로파일)트리메톡시 지르코늄, 및 트리데카 플루오로 옥틸 트리에톡시 지르코늄, 메틸 트리클로로 지르코늄, 디메틸 디클로로 지르코늄, 트리메틸 클로로 지르코늄, 페닐 트리클로로 지르코늄, 디메틸 디플루오로 지르코늄, 디메틸디브로모지르코늄, 디페닐디브로모지르코늄, 이들의 가수분해 생성물, 및 이들의 가수분해 생성물의 축합체 등을 들 수 있다. 이것들 중에서도, 입수의 용이성의 관점에서, 테트라 메톡시 지르코늄, 테트라 에톡시 지르코늄, 테트라이소프로폭시지르코늄이 바람직하다.
이형층의 형성 공정에 있어서, 금속 알콕시드는 수용액의 형태로 사용할 수 있다. 물에 대한 용해성을 높이기 위해서 메탄올이나 에탄올 등의 알코올을 첨가할 수도 있다. 알코올의 첨가는 특히 소수성이 높은 금속 알콕시드를 사용하는 경우에 유효하다.
금속 알콕시드의 수용액 중의 농도는 높은 것이 수지 기재와 동박의 박리 강도가 저하하는 경향에 있고, 금속 알콕시드 농도 조정에 의해 박리 강도를 조정할 수 있다. 한정적이지는 않지만, 금속 알콕시드의 수용액 중의 농도는 0.001~1.0mol/L로 할 수 있고, 전형적으로는 0.005~0.2mol/L로 할 수 있다.
금속 알콕시드 수용액의 pH는 특히 제한은 없고, 산성측에서도 알칼리성측에서도 이용할 수 있다. 예를 들면 3.0~10.0 범위의 pH로 사용할 수 있다. 특히 pH 조정이 불필요하다는 관점에서 중성 부근인 5.0~9.0 범위의 pH로 하는 것이 바람직하고, 7.0~9.0 범위의 pH로 하는 것이 보다 바람직하다.
(4) 그 외
실리콘계의 이형제, 이형성을 가지는 수지 피막 등, 공지된 이형성을 가지는 물질을 이형층에 이용할 수 있다.
본 발명과 관련되는 표면 처리 동박은, 동박과 이형층 사이에, 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층이 마련되어도 좋다. 여기서 크로메이트 처리층이란, 무수 크롬산, 크롬산, 중크롬산, 크롬산염 또는 중크롬산염을 포함한 액으로 처리된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티탄 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태라도 좋다)를 포함해도 좋다. 크로메이트 처리층의 구체적인 예로서는, 무수 크롬산 또는 중크롬산 칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 중크롬산 칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.
조화 처리층은 예를 들면 이하의 처리에 의해 형성할 수 있다. 또한, 조화 처리에 이용하는 도금액 중의 구리 농도를 높게 함으로써, 상술한 a, b의 값을 크게 할 수 있다. 또한, 조화 처리에 이용하는 도금액 중의 구리 농도를 낮게 함으로써, 상술한 a, b의 값을 작게 할 수 있다. 또한, 조화 처리에 이용하는 도금액 중의 동 이외의 금속의 농도를 높게 함으로써, 상술한 a, b의 값을 작게 할 수 있다. 또한, 도금액의 온도를 높게 함으로써, 상술한 a, b의 값을 크게 할 수 있다. 또한, 도금액의 온도를 낮게 함으로써, 상술한 a, b, c의 값을 작게 할 수 있다. 도금 시간을 길게 함으로써, 상술한 a, b, c의 값을 크게 할 수 있다. 도금 시간을 짧게 하는 것으로, 상술한 a, b, c의 값을 작게 할 수 있다.
〔구상 조화(粗化)〕
Cu, H2SO4, As로 이루어지는, 이하에 기재하는 구리 조화 도금욕을 이용하여 구상 조화 입자를 형성한다.
·액 조성 1
CuSO4·5H2O 78~196g/L
Cu 20~50g/L
H2SO4 50~200g/L
비소 0.7~3.0g/L
(전기 도금 온도 1) 30~76℃
(전류 조건 1) 전류 밀도 35~105 A/d㎡ (욕의 한계전류밀도 이상)
(도금 시간 1) 1~240초
계속해서, 조화 입자의 탈락 방지와 박리 강도의 향상을 위해서, 황산·황산구리로 이루어지는 구리 전해욕으로 피복 도금을 한다. 피복 도금 조건을 이하에 기재한다.
·액 조성 2
CuSO4·5H2O 88~352g/L
Cu 22~90g/L
H2SO4 50~200g/L
(전기 도금 온도 2) 25~80℃
(전류 조건 2) 전류 밀도:15~32 A/d㎡ (욕의 한계전류밀도 미만)
(도금 시간 1) 1~240초
〔미세 조화(Type 1)〕
우선, 이하의 조건에서 조화 처리를 실시한다. 조화(처리) 입자 형성시의 전류 밀도와 한계전류밀도의 비인 대한계전류밀도비(=조화(처리) 입자 형성시의 전류 밀도/한계전류밀도)는 2.10~2.90으로 했다.
·액 조성 1
CuSO4·5H2O 29.5~118g/L
Cu 7.5~30g/L
H2SO4 50~200g/L
Na2WO4·2H2O 2.7~10.8mg/L
도데실 황산나트륨 첨가량 5~20 ppm
(전기 도금 온도 1) 20~70℃
(전류 조건 1) 전류 밀도 34~74 A/d㎡
(도금 시간 1) 1~180초
계속해서, 하기에 나타내는 조건으로 정상 도금을 실시한다.
·액 조성 2
CuSO4·5H2O 88~352g/L
Cu 40~90g/L
H2SO4 50~200g/L
(전기 도금 온도 2) 30~65℃
(전류 조건 2) 전류 밀도 21~45 A/d㎡
(도금 시간 2) 1~180초
〔미세 조화(Type 2)〕
우선, Cu-Co-Ni 삼원계 합금층을 이하의 액 조성 1 및 전기 도금 조건 1로 형성하고, 그 후, 상기 삼원계 합금층 상에 코발트-니켈 합금 도금을 이하의 액 조성 2 및 전기 도금 조건 2로 형성한다.
·액 조성 1
Cu 10~20g/L
Co 1~10g/L
Ni 1~10g/L
pH 1~4
(전기 도금 온도 1) 30~50℃
(전류 조건 1) 전류 밀도 25~45 A/d㎡
(도금 시간 1) 1~60초
·액 조성 2
Co 1~30g/L
Ni 1~30g/L
pH 1.0~3.5
(전기 도금 온도 2) 30~80℃
(전류 조건 2) 전류 밀도 3~10 A/d㎡
(도금 시간 2) 1~60초
또한, 내열층, 방청층으로는 공지의 내열층, 방청층을 이용할 수 있다. 예를 들면, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함하는 층이어도 좋고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 좋다. 또한, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함한 산화물, 질화물, 규화물을 포함해도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 좋다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50wt%~99wt%, 아연을 50wt%~1wt% 함유하는 것이어도 좋다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5~1000mg/㎡, 바람직하게는 10~500mg/㎡, 바람직하게는 20~100mg/㎡이어도 좋다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비(=니켈의 부착량/아연의 부착량)가 1.5~10인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5mg/㎡~500mg/㎡인 것이 바람직하고, 1mg/㎡~50mg/㎡인 것이 보다 바람직하다.
예를 들면, 내열층 및/또는 방청층은, 부착량이 1mg/㎡~100mg/㎡, 바람직하게는 5mg/㎡~50mg/㎡의 니켈 또는 니켈 합금층과, 부착량이 1mg/㎡~80mg/㎡, 바람직하게는 5mg/㎡~40mg/㎡의 주석층을 차례대로 적층한 것이어도 좋고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트의 어느 1종으로 구성되어도 좋다. 또한, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2mg/㎡~150mg/㎡인 것이 바람직하고, 10mg/㎡~70mg/㎡인 것이 보다 바람직하다. 또한, 내열층 및/또는 방청층은, [니켈 또는 니켈 합금 중의 니켈 부착량]/[주석 부착량]=0.25~10인 것이 바람직하고, 0.33~3인 것이 보다 바람직하다.
또한, 실란 커플링 처리에 이용되는 실란커플링제로는 공지의 실란커플링제를 이용해도 좋고, 예를 들면 아미노계 실란커플링제 또는 에폭시계 실란커플링제, 메르캅토계 실란커플링제를 이용해도 좋다. 또한, 실란커플링제로는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴록시프로파일트리메톡시실란, γ-글리시독시프로파일트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로파일트리에톡시실란, N-β(아미노에틸)γ-아미노프로파일트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로파일-3-아미노프로파일트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로파일트리메톡시실란 등을 이용해도 좋다.
상기 실란커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란 등의 실란커플링제 등을 사용하여 형성해도 좋다. 또한, 이러한 실란커플링제는, 2종 이상 혼합해서 사용해도 좋다. 그 중에서도, 아미노계 실란커플링제 또는 에폭시계 실란커플링제를 이용하여 형성한 것이 바람직하다.
여기서 말하는 아미노계 실란커플링제란, N-(2-아미노에틸)-3-아미노프로파일트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로파일트리메톡시실란, 3-아미노프로파일트리에톡시실란, 비스(2-히드록시에틸)-3-아미노프로파일트리에톡시실란, 아미노프로파일트리메톡시실란, N-메틸아미노프로파일트리메톡시실란, N-페닐아미노프로파일트리메톡시실란, N-(3-아크릴옥시-2-히드록시프로파일)-3-아미노프로파일트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로파일)트리메톡시실란, N-(2-아미노에틸-3-아미노프로파일)트리스(2-에틸헥속시)실란, 6-(아미노헥실아미노프로파일)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로파일트리스(메톡시에톡시에톡시)실란, 3-아미노프로파일트리에톡시실란, 3-아미노프로파일트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질 아미노에틸아미노프로파일)트리메톡시실란, 비스(2-히드록시에틸)-3-아미노프로파일트리에톡시실란, (N,N-디에틸-3-아미노프로파일)트리메톡시실란, (N,N-디메틸-3-아미노프로파일)트리메톡시실란, N-메틸아미노프로파일트리메톡시실란, N-페닐아미노프로파일트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군으로부터 선택되는 것이어도 좋다.
실란커플링 처리층은, 규소 원자 환산으로 0.05mg/㎡~200mg/㎡, 바람직하게는 0.15mg/㎡~20mg/㎡, 바람직하게는 0.3mg/㎡~2.0mg/㎡의 범위에서 마련되어 있는 것이 바람직하다. 상술한 범위인 경우, 수지 기재와 동박의 밀착성을 보다 향상시킬 수 있다.
또한, 동박, 조화 입자층, 내열층, 방청층, 실란커플링 처리층, 크로메이트 처리층 또는 이형층의 표면에, 국제 공개 번호 WO2008/053878, 일본 공개특허공보 2008-111169호, 일본 특허 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허 제4828427호, 국제 공개 번호 WO2006/134868, 일본 특허 제5046927호, 국제 공개 번호 WO2007/105635, 일본 특허 제5180815호, 일본 공개특허공보 2013-19056호에 기재의 표면 처리를 할 수 있다.
본 발명과 관련되는 표면 처리 동박의 표면에는 수지층이 설치되어 있어도 좋다. 수지층은, 통상 이형층상에 마련된다.
상기 표면 처리 동박 표면의 수지층은 접착용 수지, 즉 접착제여도 좋고, 프라이머여도 좋으며, 접착용의 반경화 상태(B 스테이지 상태)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지 상태)란, 그 표면에 손가락으로 닿아도 점착감이 없고, 상기 절연 수지층을 중첩시켜서 보관할 수 있으며, 다시 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다. 상기 표면 처리 동박 표면의 수지층은 이형층과 접촉했을 때에 적당한 박리 강도(예를 들면 2gf/cm~200gf/cm)를 발현하는 수지층인 것이 바람직하다. 또한, 동박 표면의 요철에 추종하고, 팽창의 원인이 될 수 있는 공극이나 기포의 혼입이 잘 생기지 않는 수지를 이용하는 것이 바람직하다. 예를 들면, 동박 표면에 상기 수지층을 마련할 때에, 수지의 점도가 10000mPa·s(25℃) 이하, 보다 바람직하게는, 수지의 점도가 5000mPa·s(25℃) 이하 등 점도가 낮은 수지를 이용하여 수지층을 마련하는 것이 바람직하다. 표면 처리 동박에 적층하는 절연 기판과 표면 처리 동박의 사이에 상술한 수지층을 마련함으로써, 동박 표면의 요철에 잘 추종하지 않는 절연 기판을 이용한 경우에도, 수지층이 동박 표면에 추종하기 때문에, 표면 처리 동박과 절연 기판의 사이에서, 공극이나 기포가 잘 생기지 않도록 할 수 있기 때문에 유효하다.
또한, 상기 표면 처리 동박 표면의 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 표면 처리 동박 표면의 수지층은 열가소성 수지를 포함해도 좋다. 상기 표면 처리 동박 표면의 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 표면 처리 동박 표면의 수지층은, 예를 들면 국제 공개 번호 WO2008/004399, 국제 공개 번호 WO2008/053878, 국제 공개 번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허 제3184485호, 국제 공개 번호 WO97/02728, 일본 특허 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허 제3992225호, 일본 공개특허공보 2003-249739호, 일본 특허 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허 제3949676호, 일본 특허 제4178415호, 국제 공개 번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개 번호 WO2006/134868, 일본 특허 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개 번호 WO2007/105635, 일본 특허 제5180815호, 국제 공개 번호 WO2008/114858, 국제 공개 번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개 번호 WO2009/001850, 국제 공개 번호 WO2009/145179, 국제 공개 번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질(수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 좋다.
(적층체, 반도체 패키지, 전자기기)
본 발명과 관련되는 표면 처리 동박의 이형층 측에 수지 기재를 마련하여 적층체를 제작할 수 있다. 상기 적층체는, 수지 기재를 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지 등으로 형성해도 좋다. 수지 기재는, 프리프레그여도 좋고, 열경화성 수지를 포함해도 좋다. 또한, 상기 적층체의 표면 처리 동박에 회로를 형성하여 프린트 배선판을 제작할 수 있다. 또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판을 제작할 수 있다. 본 발명에 있어서, 「프린트 배선판」에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또한, 상기 프린트 배선판을 이용하여 전자기기를 제작해도 좋고, 상기 전자 부품류가 탑재된 프린트 회로판을 이용하여 전자기기를 제작해도 좋고, 상기 전자 부품류가 탑재된 프린트 기판을 이용하여 전자기기를 제작해도 좋다. 또한, 상기 「프린트 회로판」에는, 반도체 패키지용 회로 형성 기판도 포함되는 것으로 한다. 또한, 반도체 패키지용 회로 형성 기판에 전자 부품류를 탑재해서 반도체 패키지를 제작할 수 있다. 또한, 상기 반도체 패키지를 이용하여 전자기기를 제작해도 좋다.
본 발명의 동박을 이용하여 세미 애디티브법에 따라서 미세 회로를 형성할 수 있다. 도 6에 동박의 프로파일을 사용한 세미 애디티브법의 개략적인 예를 제시한다. 상기 세미 애디티브법에서는, 동박의 표면 프로파일을 이용하고 있다. 구체적으로는, 우선, 수지 기재에 본 발명의 표면 처리 동박을 이형층측으로부터 적층시켜서 적층체를 제작한다. 그 다음, 적층체의 동박(표면 처리 동박)을 에칭으로 제거하거나, 또는 당겨서 벗긴다. 그 다음, 동박 표면 프로파일이 전사된 수지 기재의 표면을 묽은 황산 등으로 세정 후, 무전해 구리도금을 한다. 그리고 수지 기재의 회로를 형성하지 않는 부분을 드라이 필름 등으로 피복하고, 드라이 필름에 피복되어 있지 않은 무전해 구리 도금층의 표면에 전기(전해) 구리 도금을 실시한다. 그 후, 드라이 필름을 제거한 후에, 회로를 형성하지 않는 부분에 형성된 무전해 구리 도금층을 제거함으로써 미세한 회로를 형성한다. 본 발명에서 형성되는 미세 회로는, 본 발명의 동박 표면 프로파일이 전사된 수지 기재의 박리면과 밀착하기 때문에, 그 밀착력(박리 강도)이 양호하다.
또한, 세미 애디티브법의 다른 일 실시형태는 이하와 같다.
세미 애디티브법이란, 수지 기재 또는 동박 상에 얇은 무전해 도금을 실시하고, 패턴을 형성한 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 나타낸다. 따라서, 세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 표면 처리 동박과 수지 기재를 준비하는 공정,
상기 표면 처리 동박에, 이형층측으로부터 수지 기재를 적층하는 공정,
상기 표면 처리 동박과 수지 기재를 적층한 후에, 상기 표면 처리 동박을 에칭으로 제거, 또는, 당겨 벗기는 공정,
상기 표면 처리 동박을 벗겨서 생긴 수지 기재의 박리면에 스루홀 또는/및 블라인드 비어를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,
상기 수지 기재 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 묽은 황산 등으로 수지 기재 표면을 세정하여, 무전해 도금층(예를 들면, 무전해 구리 도금층)을 마련하는 공정,
상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층(예를 들면, 전해 구리 도금층)을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 표면 처리 동박과 수지 기재를 준비하는 공정,
상기 표면 처리 동박에, 이형층측으로부터 수지 기재를 적층하는 공정,
상기 표면 처리 동박과 수지 기재를 적층한 후에, 상기 표면 처리 동박을 에칭으로 제거, 또는 벗기는 공정,
상기 표면 처리 동박을 벗겨서 생긴 수지 기재의 박리면에 대해서, 묽은 황산 등으로 수지 기재 표면을 세정하여, 무전해 도금층(예를 들면, 무전해 구리 도금층)을 마련하는 공정,
상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층(예를 들면, 전해 구리 도금층)을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
이와 같이 하여, 표면 처리 동박을 박리한 후의 수지 기재의 박리면에 회로를 형성하고, 프린트 회로 형성 기판, 반도체 패키지용 회로 형성 기판을 제작할 수 있다. 또한, 상기 회로 형성 기판을 이용해서, 프린트 배선판, 반도체 패키지를 제작할 수 있다. 또한, 상기 프린트 배선판, 반도체 패키지를 이용하여 전자기기를 제작할 수 있다.
한편, 풀 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 표면 처리 동박과 수지 기재를 준비하는 공정,
상기 표면 처리 동박에 이형층측으로부터 수지 기재를 적층하는 공정,
상기 표면 처리 동박과 수지 기재를 적층한 후에, 상기 표면 처리 동박을 에칭으로 제거, 또는 벗기는 공정,
상기 표면 처리 동박을 벗겨서 생긴 수지 기재의 박리면에 대해서, 묽은 황산 등으로 수지 기재 표면을 세정하는 공정,
상기 세정한 수지 기재 표면에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 무전해 도금층(예를 들면, 무전해 구리 도금층, 두꺼운 무전해 도금층이어도 좋다)을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
을 포함한다.
또한, 세미 애디티브법 및 풀 애디티브법에서, 상기 수지 기재 표면을 세정함으로써, 무전해 도금층을 마련하기 쉬워진다는 효과가 있는 경우가 있다. 특히, 이형층이 수지 기재 표면에 잔존하는 경우에는, 상기 세정에 의해 이형층이 수지 기재 표면으로부터 일부 또는 전부 제거되기 때문에, 상기 수지 기재 표면의 세정에 의해서, 보다 무전해 도금층을 마련하기 쉬워진다는 효과가 있는 경우가 있다. 상기 세정에는 공지된 세정 방법(사용하는 액의 종류, 온도, 액의 도포 방법 등)에 의한 세정을 이용할 수 있다. 또한, 본 발명의 이형층의 일부 또는 전부를 제거할 수 있는 세정 방법을 이용하는 것이 바람직하다.
이렇게 해서, 풀 애디티브 공법에 의하여, 표면 처리 동박을 박리한 후의 수지 기재의 박리면에 회로를 형성하고, 프린트 회로 형성 기판, 반도체 패키지용 회로 형성 기판을 제작할 수 있다. 또한, 상기 회로 형성 기판을 이용하여, 프린트 배선판, 반도체 패키지를 제작할 수 있다. 또한, 상기 프린트 배선판, 반도체 패키지를 이용하여 전자기기를 제작할 수 있다.
또한, 동박 또는 표면 처리 동박의 표면을 XPS(X선 광전자 분광 장치), EPMA(전자선 마이크로 분석기), EDX(에너지 분산형 X선 분석)를 구비한 주사 전자현미경 등의 기기로 측정하고, Si가 검출되면, 동박 또는 표면 처리 동박의 표면에 실란 화합물이 존재한다고 추측할 수 있다. 또한, 표면 처리 동박과 수지 기판의 필 강도(박리 강도)가 200gf/cm 이하인 경우에는, 본원과 관련되는 발명의 이형층에 이용할 수 있는 상기 실란 화합물이 사용되고 있다고 추정할 수 있다.
또한, 동박 또는 표면 처리 동박의 표면을 XPS(X선 광전자 분광 장치), EPMA(전자선 마이크로 분석기), EDX(에너지 분산형 X선 분석)를 구비한 주사 전자현미경 등의 기기로 측정해, S가 검출됨과 동시에, 표면 처리 동박과 수지 기판과의 필 강도(박리 강도)가 200gf/cm 이하인 경우에는, 동박 또는 표면 처리 동박의 표면에 본원과 관련되는 발명의 이형층에 이용할 수 있는 상기 분자 내에 2개 이하의 메르캅토기를 가지는 화합물이 존재한다고 추측할 수 있다.
또한, 동박 또는 표면 처리 동박의 표면을 XPS(X선 광전자 분광 장치), EPMA(전자선 마이크로 분석기), EDX(에너지 분산형 X선 분석)를 구비한 주사 전자현미경 등의 기기로 측정하고, Al, Ti, Zr가 검출되는 동시에, 표면 처리 동박과 수지 기판의 필 강도(박리 강도)가 200gf/cm 이하인 경우에는, 동박 또는 표면 처리 동박의 표면에, 본원과 관련되는 발명의 이형층에 이용할 수 있는 상기 금속 알콕시드가 존재한다고 추측할 수 있다.
실시예
이하에 본 발명의 실시예 및 비교예로서 실험예를 나타내지만, 이들의 실시예는 본 발명 및 그 이점을 보다 잘 이해하기 위해서 제공하는 것으로, 발명이 한정되는 것을 의도하는 것은 아니다.
·생박(표면처리 전의 동박)의 제조
이하의 전해 조건에서, 표 1에 기재된 두께의 전해 생박을 제작했다.
(전해액 조성)
Cu 120g/L
H2SO4 100g/L
염화물 이온(Cl-) 70ppm
전해액 온도 60℃
전류 밀도 70A/d㎡
전해액 선속 2m/sec
·표면 처리
그 다음, 표면 처리로써 생박의 M면(매트면)에 이하에 나타내는 각 조건으로, 조화 처리, 장벽 처리(내열 처리), 방청 처리, 실란 커플링 처리, 수지층 형성 처리 중 어느 하나를, 혹은 각 처리를 조합하여 실시했다. 계속해서, 이하에 나타내는 조건으로 동박의 상기 처리측 표면에 이형층을 형성했다. 또한, 특히 언급이 없는 경우는, 각 처리는 이 기재순서로 실시했다. 또한, 표 1에서 각 처리란에 「없음」이라고 기재되어 있는 것은, 이들 처리를 실시하지 않았던 것을 나타낸다.
(1) 조화 처리
〔구상 조화〕
Cu, H2SO4, As로 이루어지는, 이하에 적는 구리 조화 도금욕을 이용하여 구상 조화 입자를 형성했다.
·액 조성 1
CuSO4·5H2O 78~118g/L
Cu 20~30g/L
H2SO4 12g/L
비소 1.0~3.0g/L
(전기 도금 온도 1) 25~33℃
(전류 조건 1) 전류 밀도 78A/d㎡ (욕의 한계전류밀도 이상)
(도금 시간 1) 1~45초
계속해서, 조화 입자의 탈락 방지와 박리 강도 향상을 위해서, 황산·황산구리로 이루어지는 구리 전해욕으로 피복 도금을 실시했다. 피복 도금 조건을 이하에 적는다.
·액 조성 2
CuSO4·5H2O 156g/L
Cu 40g/L
H2SO4 120g/L
(전기 도금 온도 2) 40℃
(전류 조건 2) 전류 밀도:20A/d㎡ (욕의 한계전류밀도 미만)
(도금 시간 2) 1~60초
〔미세 조화(Type 1)〕
 우선, 이하의 조건에서 조화 처리를 실시했다. 조화 입자 형성시의 대한계전류밀도비는 2.70으로 했다.
·액 조성 1
CuSO4·5H2O 19.6~58.9g/L
Cu 5~15g/L
H2SO4 120g/L
Na2WO4·2H2O 6.0~10.4mg/L
도데실 황산나트륨 첨가량 10ppm
(전기 도금 온도 1) 20~35℃
(전류 조건 1) 전류 밀도 57A/d㎡
(도금 시간 1) 1~25초
 계속해서, 하기에 나타내는 조건으로 정상 도금을 실시했다.
·액 조성 2
CuSO4·5H2O 156g/L
Cu 40g/L
H2SO4 120g/L
(전기 도금 온도 2) 30~40℃
(전류 조건 2) 전류 밀도 38A/d㎡
(도금 시간 2) 1~45초
〔미세 조화(Type 2)〕
우선, Cu-Co-Ni 삼원계 합금층을 이하의 액 조성 1 및 전기 도금 조건 1로 형성한 후, 상기 삼원계 합금층 상에 코발트 도금을 이하의 액 조성 2 및 전기 도금 조건 2로 형성했다.
·액 조성 1
Cu 8~18g/L
Co 1~10g/L
Ni 1~10g/L
pH 1~4
(전기 도금 온도 1) 30~40℃
(전류 조건 1) 전류 밀도 30A/d㎡
(도금 시간 1) 1~30초
·액 조성 2
Co 1~30g/L
Ni 1~30g/L
pH 1.0~3.5
(전기 도금 온도 2) 20~70℃
(전류 조건 2) 전류 밀도 1~4 A/d㎡
(도금 시간 2) 1~25초
(2) 장벽 처리(내열 처리)
샘플 No. 9, 11, 12, 27, 29, 30, 45, 47, 48에 대해서, 장벽(내열) 처리를 하기 조건으로 실시하여, 놋쇠 도금층을 형성했다.
(액 조성)
Cu 70g/L
Zn 5g/L
NaOH 70g/L
NaCN 20g/L
(전기 도금 조건)
온도 70℃
전류 밀도 8A/d㎡(다단 처리)
(3) 방청 처리
샘플 No.10~12, 28~30, 46~48에 대해서, 방청 처리(아연 크로메이트 처리)를 하기 조건으로 실시하여, 방청 처리층을 형성했다.
(액 조성)
CrO3 2.5g/L
Zn 0.7g/L
Na2SO4 10g/L
pH 4.8
(아연 크로메이트 조건)
온도 54℃
전류 밀도 0.7As/d㎡
(4) 실란커플링 처리
샘플 No.11~12에 대해서, 실란커플링재 도포 처리를 하기 조건으로 실시하고, 실란커플링층을 형성했다.
(액 조성)
테트라에톡시실란 함유량 0.4%
pH 7.5
도포 방법 용액의 분무
(5) 이형층의 형성
샘플 No.1~16, 19~34, 37~52, 55~60에 대해서, 표 1에 나타내듯이 하기 이형층 A~E의 어느 하나를 형성했다.
〔이형층 A〕
동박의 처리 표면에, 실란 화합물(n-프로필트리메톡시실란:4wt%)의 수용액을 스프레이 코터를 이용하여 도포하고 나서, 100℃의 공기 중에서 5분간 동박 표면을 건조시켜 이형층 A를 형성했다. 실란 화합물을 수중에 용해시킨 후부터 도포하기 전까지의 교반시간은 30시간, 수용액 중의 알코올 농도는 0vol%, 수용액의 pH는 3.8~4.2로 했다.
〔이형층 B〕
분자 내에 2개 이하의 메르캅토기를 가지는 화합물로서 1-도데칸 티올 술폰산 나트륨을 이용하여, 1-도데칸 티올 술폰산 나트륨의 수용액(1-도데칸 티올 술폰산 나트륨 농도:3wt%)을 스프레이 코터를 이용해서 동박 처리면에 도포한 다음, 100℃의 공기 중에서 5분간 건조시켜 이형층 B를 제작했다. 수용액의 pH는 5~9로 했다.
〔이형층 C〕
금속 알콕시드로서 알루미네이트 화합물인 트리이소프로폭시알루미늄을 이용하여 트리이소프로폭시알루미늄의 수용액(트리이소프로폭시알루미늄 농도:0.04mol/L)을 스프레이 코터를 이용하여 동박의 처리면에 도포하고 나서, 100℃의 공기 중에서 5분간 건조시켜 이형층 C를 제작했다. 알루미네이트 화합물을 수중에 용해시키고 나서 도포하기 전까지의 교반 시간은 2시간, 수용액 중의 알코올 농도는 0vol%, 수용액의 pH는 5~9로 했다.
〔이형층 D〕
금속 알콕시드로서 티타네이트 화합물인 n-데실-트리이소프로폭시티탄을 이용하여 n-데실-트리이소프로폭시티탄의 수용액(n-데실-트리이소프로폭시티탄 농도:0.01mol/L)을 스프레이 코터를 이용해서 동박의 처리면에 도포하고 나서, 100℃의 공기 중에서 5분간 건조시켜 이형층 D를 제작했다. 티타네이트 화합물을 수중에 용해시키고 나서 도포하기 전까지의 교반 시간은 24시간, 수용액 중의 알코올 농도는 메탄올을 20vol%로 하고, 수용액의 pH는 5~9로 했다.
〔이형층 E〕
금속 알콕시드로서 지르콘산염 화합물인 n-프로필-트리n-부톡시지르코늄을 이용하고, n-프로필-트리n-부톡시지르코늄의 수용액(n-프로필-트리n-부톡시지르코늄 농도:0.04mol/L)을 스프레이 코터를 이용하여 동박의 처리면에 도포하고 나서, 100℃의 공기 중에서 5분간 건조시켜 이형층 E를 제작했다. 티타네이트 화합물을 수중에 용해시키고 나서 도포하기 전까지의 교반 시간은 12시간, 수용액 중의 알코올 농도는 0 vol%로 하고, 수용액의 pH는 5~9로 했다.
(6) 수지층 형성 처리
샘플 No.12, 30, 48에 대해서는, 장벽 처리, 방청 처리, 실란커플링제 도포, 이형층 형성 후, 추가로 하기 조건으로 수지층을 형성했다.
(수지 합성예)
스테인리스제의 정형 교반봉, 질소 도입관과 스톱 콕이 붙은 트랩 위에, 구슬 부착 냉각관을 장착한 환류 냉각기를 설치한 2리터의 3구 플라스크에, 3,4,3',4'-비페닐테트라카르본산이무수물 117.68g(400mmol), 1,3-비스(3-아미노페녹시)벤젠 87.7g(300mmol), γ-발레롤락톤 4.0g(40mmol), 피리딘 4.8g(60mmol), N-메틸-2-피롤리돈(이하, NMP라고 기재한다) 300g, 톨루엔 20g을 더하여, 180℃에서 1시간 가열한 후, 실온 부근까지 냉각한 후, 3,4,3',4'-비페닐테트라카르본산이무수물 29.42g(100mmol), 2,2-비스{4-(4-아미노페녹시)페닐}프로판 82.12g(200mmol), NMP 200g, 톨루엔 40g을 더해서 실온에서 1시간 혼합한 후, 180℃에서 3시간 가열하고, 고형분 38%의 블록 공중합 폴리이미드를 얻었다. 이 블록 공중합 폴리이미드는, 하기에 나타내는 일반식(1):일반식(2)=3:2이며, 수평균 분자량:70000, 중량 평균 분자량:150000이었다.
[화학식 7]
Figure pct00007
합성예에서 얻어진 블록 공중합 폴리이미드 용액을 NMP로 추가로 희석하고, 고형분 10%의 블록 공중합 폴리이미드 용액으로 했다. 이 블록 공중합 폴리이미드 용액에 비스(4-말레이미드페닐)메탄(BMI-H, 케이 아이 화성)을 고형분 중량 비율 35, 블록 공중합 폴리이미드의 고형분 중량 비율 65로서(즉, 수지 용액에 포함되는 비스(4-말레이미드페닐)메탄 고형분 중량:수지 용액에 포함되는 블록 공중합 폴리이미드 고형분 중량=35:65) 60℃, 20분간 용해 혼합하여 수지 용액으로 했다. 그 후, 실시예 12의 이형층 형성면에 상기 수지 용액을 도공하고, 질소 분위기하에서, 120℃에서 3분간, 160℃에서 3분간 건조 처리 후, 마지막에 300℃에서 2분간 가열 처리하여, 수지층을 구비하는 동박을 제작했다. 또한, 수지층의 두께는 2㎛로 했다.
(7) 각종 평가
·표면 처리 동박의 이형층측 표면의 볼록부의 평가
일본 전자사제 주사형 전자현미경을 이용하여, 도 9에 나타내듯이, 표면 처리 동박의 샘플을 싣는 스테이지를 수평면으로부터 45° 기울인 상태로 표면 처리 동박의 이형층측 표면의 사진 촬영을 실시하고, 얻어진 사진(이하, 예를 들면, 후술하는 도 8)에 근거하여 표면 처리 동박의 이형층측 표면의 볼록부에 대해서 도 1에 나타내는 「볼록부의 잘록부분부터 볼록부의 선단까지의 높이 a」, 「최광부에서의 최대폭 b」, 「잘록부의 최소폭 c」를 각각 평가했다. 또한, 주사형 전자현미경의 관찰 배율은 3만배~100만배로 했다. 또한, 샘플을 싣는 스테이지의 기울기는 사진의 세로 테두리의 방향과 직각인 방향으로, 그리고 사진의 가로 테두리의 방향과 평행 방향의 회전축을 따라서 기울였다.
평가는, 도 1에 나타내듯이, 각 볼록부에 대해서 「a」, 「b」, 「c」의 값을 측정하고, 100개 이상의 볼록부의 「a」, 「b」, 「c」의 산술 평균치의 값을 각각 「a」, 「b」, 「c」의 값으로 했다. 또한, 조화 처리 입자를 동박의 표면에 형성한 경우에는, 볼록부의 「a」, 「b」, 「c」는 측정 가능한 볼록부를 선택해서 측정했다. 여기서, 상술한 측정 가능한 볼록부란, 잘록부를 관찰할 수 있는 볼록부를 의미한다. 잘록부가 관찰 가능한 볼록부란, 볼록부의 능선(도 8에 예시)을 관찰할 수 있는 볼록부이다.
여기서, 「잘록부」는 동박 표면의 볼록부에 대해서, 동박에 가까워지는 방향으로 관찰한 경우에, 볼록부 선단으로부터 폭이 한 번 넓어진 후에, 폭이 좁아지는 부분으로 한다.
「볼록부의 폭」은, 주사형 전자현미경으로 얻어진 사진상에 사진의 가로 테두리와 평행하게 볼록부를 횡단하는 선을 그은 경우에, 볼록부의 윤곽 또는 능선에 의해서 구분되는 상기 사진의 가로 테두리와 평행하게 당긴 볼록부를 가로지르는 직선의 길이를 말한다. 여기서, 능선이 볼록부에 3개 이상 존재하는 경우에는, 가장 가까운 쪽의 2개 능선을 선택한다.
「잘록부의 최소폭 c」는, 잘록부에서의 볼록부의 폭의 최소값으로 한다. 잘록부가 없는 경우에는 c=b로 했다.
「볼록부의 잘록 부분부터 볼록부의 선단까지의 높이 a」는, 잘록부의 최소폭 c를 측정할 때에 그은 사진의 가로 테두리와 평행하게 볼록부를 횡단하는 선으로 볼록부의 선단으로부터 수직선을 그었을 경우의, 잘록부의 최소폭 c를 측정할 때에 그은 사진의 가로 테두리와 평행한 볼록부를 가로지르는 선과 상기 볼록부 선단으로부터 그은 수직선과의 교차점까지의 거리(a')와, 2의 제곱근을 곱한 값으로 했다.
「볼록부의 선단」은, 사진을 관찰했을 때에, 촬영된 요철의 음영 등에 근거하여 판단되는 볼록부의 가장 높다고 추정되는 부분을 의미한다(도 7 참조).
「최광부에서의 최대폭 b」는, 볼록부에 잘록부가 존재하는 경우에는, 볼록부 선단으로부터 잘록부까지의 사이에서의, 사진의 가로 테두리와 평행한 볼록부를 횡단하는 직선의 볼록부 윤곽으로 구분되는 가장 긴 길이로 했다.
·적층체의 제조
각 표면 처리 동박의 처리측 표면에 이하의 수지 기재 1~3 중 어느 하나를 첩합시켰다.
기재 1:미쓰비시 가스 화학(주) 제 GHPL-830 MBT
기재 2:히타치 화성 공업(주) 제 679-FG
기재 3:스미토모 베이크라이트(주) 제 EI-6785TS-F
적층 프레스의 온도, 압력, 시간은 각 기재 업체의 추천 조건을 이용했다.
·표면 처리 동박의 박리성 평가
적층체에 대해서, IPC-TM-650에 준거하여, 인장 시험기 오토 그래프 100으로 동박으로부터 수지 기재를 박리할 때의 상태 박리 강도를 측정하고, 이하의 기준으로 표면 처리 동박의 박리성을 평가했다.
○:2~200gf/cm의 범위였다.
×:2gf/cm 미만 또는 200gf/cm 초과였다.
·수지 파괴 모드 평가
상기 박리 후의 수지 기재의 박리면을 전자현미경으로 관찰하고, 수지의 파괴 모드(응집, 계면, 응집과 계면의 혼재)에 대해서 관찰했다. 수지의 파괴 모드에 대해서, 「계면」은 수지 동박과 수지의 계면에서 박리한 것을 나타내고, 「응집」은 박리 강도가 너무 강해서 수지가 파괴하는 것을 나타내며, 「혼재」는 상기 「계면」과 「응집」이 혼재하는 것을 나타낸다.
·회로 박리, 기판 팽창의 평가
상기 박리 후의 수지 기재 1~3의 박리면에, 도금액[액 조성, Cu:50g/L, H2SO4:50g/L, Cl:60ppm)을 이용하여 구리 도금 패턴(라인/스페이스=50㎛/50㎛)을 형성했다(예 1). 또한, 상기 박리 후의 수지 기재의 박리면에 도전 페이스트를 함유하는 잉크를 이용하여 잉크젯으로 인쇄 패턴(라인/스페이스=50㎛/50㎛)을 형성했다(예 2). 또한, 상기 박리 후의 수지 기재의 박리면에 액정 폴리머로 구성된 수지층(빌드업층을 구성하는 수지를 상정했다)을 라미네이트 했다(예 3).
그 다음, 각각 신뢰성 시험(250℃±10℃×1시간의 가열 시험)에 의해, 회로 박리 또는 기판 팽창이 발생하는지 여부를 확인했다. 또한, 평가 샘플의 크기는 250mm×250mm로 하여, 샘플 번호 마다 3 샘플에 대해서 측정했다.
회로 박리 및 기판 팽창이 발생하지 않은 것을 「◎」으로 평가했다. 회로 박리 또는 기판 팽창이 조금 발생했지만(1 샘플 중 3곳 이하), 사용하는 개소를 선별하면 제품으로서 사용할 수 있는 것을 「○」으로 평가했다. 또한, 회로 박리 또는 기판 팽창이 다수 발생(1 샘플 중 3곳 초과)하여, 제품으로서 사용할 수 없는 것을 「×」으로 평가했다.
각 시험 조건 및 평가 결과를 표 1~4에 나타낸다.
·빌드업층을 구성하는 수지 및 수지 기재의 미처리 표면끼리 첩합시킨 후, 상기 수지와 수지 기재를 인장해서 박리시켰을 때의 강도
수지 기재 1~3의 미처리 표면에 대해서, 빌드업층을 구성하는 수지로서 상정하는 액정 폴리머(주식회사 쿠라레제 Vecstar 품번:CT-F 두께 50㎛)를 크기 1cm 각으로 하여, 적층 온도 295±5℃, 적층 압력:1 MPa, 적층 시간:30분에 적층했다. 그리고, 적층한 액정 폴리머에 대해서, 와이어 부착 1cm각 금속판을 접착제를 이용해서 접합했다. 또한, 와이어는 금속제로서, 1cm각 금속판의 중앙부에 대해서 용접 또는 땜납 부착에 의해 접합되어 있다. 그리고 인장 시험기 오토 그래프 100을 이용하여 와이어를 끌어당김으로써, 수지 기재 1~3으로부터 빌드업층을 구성하는 수지(액정 폴리머)를 끌어당겨서 박리할 때의 최대 하중을 측정했다. 임의의 3곳에 대해서 상기 측정을 실시하고, 3곳의 산술 평균치를 최대 하중 A(g)로 했다. 또한, 와이어의 인장 속도는 50mm/min로 했다. 또한, 와이어를 잡아당기는 방향은 금속판의 표면에 수직인 방향으로 했다. 그리고 A(g/c㎡)를 빌드업층을 구성하는 수지 및 수지 기재 1~3의 미처리 표면끼리를 첩합시켜서, 인장하여 박리시켰을 때의 강도로 했다. 측정 결과, 수지 기재 1~3의 어느 하나에서도 빌드업층을 구성하는 수지(액정 폴리머) 및 수지 기재 1~3의 미처리 표면끼리를 첩합시키고, 인장하여 박리시켰을 때의 강도는 500g/c㎡ 이하가 되었다. 또한, 표 1에 기재한 각 동박 샘플을 표 1에 기재한 수지 기재 1~3에 적층한 후에, 수지 기재로부터 상기 동박 샘플을 박리하여, 동박 표면의 요철 프로파일이 전사된 수지 기재를 얻었다. 그리고 상기 동박 표면의 요철 프로파일이 전사된 수지 기재의 표면에 대해서, 상술한 바와 같이 빌드업층을 구성하는 수지(액정 폴리머)를 적층하고, 그 후, 수지 기재와 빌드업층을 구성하는 수지를 인장하여 박리시켰을 때의 강도를 측정했다. 그 결과, 상술한 「·회로 박리, 기판 팽창의 평가」에서, 평가가 「◎」인 실험예는, 수지 기재와 빌드업층을 구성하는 수지를 인장하여 박리시켰을 때의 강도가 1000g/c㎡ 이상이 되고, 평가가 「○」인 실험예는, 수지 기재와 빌드업층을 구성하는 수지를 인장하여 박리시켰을 때의 강도가 800g/c㎡ 이상이 되며, 평가가 「×」인 실험예는, 수지 기재와 빌드업층을 구성하는 수지를 인장하여 박리시켰을 때의 강도가 600g/c㎡ 이하가 되었다.
[표 1]
Figure pct00008
[표 2]
Figure pct00009
[표 3]
Figure pct00010
[표 4]
Figure pct00011
표 1~4에 나타내듯이, 소정의 이형층을 마련한 예 No.1~16, No.19~34, No. 37~52, 55~60은 박리 강도가 억제되어, 수지의 파괴 모드가 계면뿐이었다. 이와 같이, 수지 기재와 첩합시킨 후에 동박을 제거했을 때, 수지 기재의 표면에 전사한 동박 표면의 프로파일을 해치지 않고, 양호하게 동박을 제거할 수 있었다.
 한편, 이형층을 마련하지 않거나, 혹은, 이형층을 형성하기 위해 이용한 화합물이 부적절한 예 No.17~18, No. 35~36, No.53~54는, 이형층을 형성하지 못하고, 박리 강도가 크며, 수지의 파괴 모드가 응집과, 응집과 계면의 혼재 중 어느 하나였다. 이와 같이, 수지 기재와 첩합시킨 후에, 동박을 제거했을 때, 수지 기재의 표면에 전사한 동박 표면의 프로파일이 손상되어 양호하게 동박을 제거할 수 없었다.
도 7에, 샘플의 No.58과 관련되는 표면 처리 동박의 이형층측 표면의 현미경 관찰 사진을 나타낸다.
도 8에, 샘플의 No.55와 관련되는 표면 처리 동박의 이형층측 표면의 현미경 관찰 사진을 나타낸다.

Claims (30)

  1. 표면에 이형층이 마련된 표면 처리 동박에, 상기 이형층측으로부터 수지 기재를 첩합하는 공정과,
    상기 수지 기재로부터, 상기 표면 처리 동박을 제거함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과,
    상기 표면 프로파일이 전사된 수지 기재의 상기 박리면측에 도금 패턴을 형성하는 공정
    을 구비한, 프린트 배선판의 제조 방법.
  2. 표면에 이형층이 마련된 표면 처리 동박에, 상기 이형층측으로부터 수지 기재를 첩합하는 공정과,
    상기 수지 기재로부터, 상기 표면 처리 동박을 제거함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과,
    상기 표면 프로파일이 전사된 수지 기재의 상기 박리면측에 인쇄 패턴을 형성하는 공정
    을 구비한, 프린트 배선판의 제조 방법.
  3. 표면에 이형층이 마련된 표면 처리 동박에, 상기 이형층측으로부터 수지 기재를 첩합하는 공정과,
    상기 수지 기재로부터 상기 표면 처리 동박을 제거함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과,
    상기 표면 프로파일이 전사된 수지 기재의 상기 박리면측에 빌드업층을 마련하는 공정
    을 구비한, 프린트 배선판의 제조 방법.
  4. 제3항에 있어서,
    상기 빌드업층을 구성하는 수지 및 상기 수지 기재의 미처리 표면끼리를 첩합시켜서, 인장 박리시켰을 때의 강도가 500g/c㎡ 이하인, 프린트 배선판의 제조 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 빌드업층을 구성하는 수지가, 액정 폴리머 또는 폴리 테트라 플루오로 에틸렌을 포함하는, 프린트 배선판의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 이형층이, 다음 식:
    [화학식 1]
    Figure pct00012

    (식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, M은 Al, Ti, Zr 중 어느 1개, n은 0 또는 1 또는 2, m은 1 이상 M의 가수 이하의 정수이고, R1의 적어도 1개는 알콕시기이다. 또한, m+n은 M의 가수 즉 Al의 경우 3, Ti, Zr의 경우 4이다.)
    로 나타내는 알루미네이트 화합물, 티타네이트 화합물, 지르콘산염 화합물, 이들의 가수분해 생성물, 상기 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 이용하여 이루어지는, 프린트 배선판의 제조 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 이형층이, 다음 식:
    [화학식 2]
    Figure pct00013

    (식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, R3 및 R4는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이다.)
    로 나타내는 실란 화합물, 그 가수분해 생성물, 상기 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 이용하여 이루어지는, 프린트 배선판의 제조 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 이형층이, 분자 내에 2개 이하의 메르캅토기를 가지는 화합물을 이용하여 이루어지는, 프린트 배선판의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 동박은 상기 이형층측 표면에 볼록부를 가지고, 상기 볼록부는 전자현미경을 이용하여, 상기 동박을 싣는 스테이지를 수평면으로부터 45° 기울인 상태에서 상기 동박의 이형층측 표면을 사진 촬영하며, 얻어진 사진에 근거해서 측정된 볼록부의 잘록부분부터 볼록부의 선단까지의 높이를 a, 볼록부의 최광부에서의 최대폭을 b, 볼록부의 잘록부의 최소폭을 c로 했을 때, 하기 식을 모두 만족하는, 프린트 배선판의 제조 방법.
    a/b≤1의 경우, (b-c)/b≤0.2, 또한, b≥10nm
    a/b>1의 경우, (b-c)/b≤0.03, 또한, b≥10nm
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 동박과 상기 이형층 사이에, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 마련한, 프린트 배선판의 제조 방법.
  11. 제10항에 있어서,
    상기 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층의 표면에 수지층을 마련한, 프린트 배선판의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 표면 처리 동박의 이형층측 표면에 수지층을 마련한, 프린트 배선판의 제조 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 수지층이, 접착용 수지, 프라이머 또는 반경화 상태의 수지인, 프린트 배선판의 제조 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 표면 처리 동박의 두께가 9~70㎛인, 프린트 배선판의 제조 방법.
  15. 동박과, 상기 동박의 표면에 마련된 이형층을 가지는 표면 처리 동박으로서,
    상기 동박은 상기 이형층측 표면에 볼록부를 가지고, 상기 볼록부는 전자현미경을 이용하여, 상기 동박을 싣는 스테이지를 수평면으로부터 45° 기울인 상태에서 상기 동박의 이형층측 표면의 사진을 촬영하고, 얻어진 사진에 근거하여 측정된 볼록부의 잘록부분부터 볼록부의 선단까지의 높이를 a, 볼록부의 최광부에서의 최대폭을 b, 볼록부의 잘록부의 최소폭을 c로 했을 때, 하기 식을 모두 만족하는, 표면 처리 동박.
    a/b≤1의 경우, (b-c)/b≤0.2, 또한, b≥10nm
    a/b>1의 경우, (b-c)/b≤0.03, 또한, b≥10nm
  16. 제15항에 있어서,
    상기 동박은 상기 이형층측 표면에 조화 입자를 갖지 않는, 표면 처리 동박.
  17. 제15항 또는 제16항에 있어서,
    상기 이형층이, 다음 식:
    [화학식 3]
    Figure pct00014

    (식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, M은 Al, Ti, Zr 중 어느 1개, n은 0 또는 1 또는 2, m은 1 이상 M의 가수 이하의 정수이고, R1의 적어도 1개는 알콕시기이다. 또한, m+n은 M의 가수 즉 Al의 경우 3, Ti, Zr의 경우 4이다.)
    로 나타내는 알루미네이트 화합물, 티타네이트 화합물, 지르콘산염 화합물, 이러한 가수분해 생성물, 상기 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 이용하여 이루어지는, 표면 처리 동박.
  18. 제15항 또는 제16항에 있어서,
    상기 이형층이, 다음 식:
    [화학식 4]
    Figure pct00015

    (식 중, R1는 알콕시기 또는 할로겐 원자이고, R2는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이며, R3 및 R4는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로 알킬기 및 아릴기로 이루어지는 군으로부터 선택되는 탄화수소기이거나, 1개 이상의 수소 원자가 할로겐 원자로 치환된 것들 중 어느 하나의 탄화수소기이다.)
    로 나타내는 실란 화합물, 그 가수분해 생성물, 상기 가수분해 생성물의 축합체를 단독으로 또는 복수 조합해서 이용하여 이루어지는, 표면 처리 동박.
  19. 제15항 또는 제16항에 있어서,
    상기 이형층이 분자 내에 2개 이하의 메르캅토기를 가지는 화합물을 이용하여 이루어지는, 표면 처리 동박.
  20. 제15항 내지 제19항 중 어느 한 항에 있어서,
    상기 동박과 상기 이형층의 사이에, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 마련한, 표면 처리 동박.
  21. 제20항에 있어서,
    상기 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층의 표면에 수지층을 마련한, 표면 처리 동박.
  22. 제15항 내지 제21항 중 어느 한 항에 있어서,
    상기 이형층측 표면에 수지층을 마련한, 표면 처리 동박.
  23. 제21항 또는 제22항에 있어서,
    상기 수지층이, 접착용 수지, 프라이머 또는 반경화 상태의 수지인, 표면 처리 동박.
  24. 제15항 내지 제23항 중 어느 한 항에 있어서,
    두께가 9~70㎛인, 표면 처리 동박.
  25. 제15항 내지 제24항 중 어느 한 항에 기재된 표면 처리 동박과, 상기 표면 처리 동박의 이형층 측에 마련된 수지 기재를 구비한, 적층체.
  26. 제25항에 있어서,
    상기 수지 기재가, 프리프레그이거나, 또는 열경화성 수지를 포함하는, 적층체.
  27. 제15항 내지 제24항 중 어느 한 항에 기재된 표면 처리 동박을 구비한, 프린트 배선판.
  28. 제15항 내지 제24항 중 어느 한 항에 기재된 표면 처리 동박을 이용하여 제조한, 프린트 배선판.
  29. 제27항 또는 제28항에 기재된 프린트 배선판을 구비한, 반도체 패키지.
  30. 제27항 또는 제28항에 기재된 프린트 배선판 또는 제29항에 기재된 반도체 패키지를 구비한, 전자기기.
KR1020187006355A 2015-08-03 2016-08-03 프린트 배선판의 제조 방법, 표면 처리 동박, 적층체, 프린트 배선판, 반도체 패키지 및 전자기기 Active KR102066362B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2015-153753 2015-08-03
JP2015153753 2015-08-03
JP2015187489A JP6438370B2 (ja) 2015-08-03 2015-09-24 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
JPJP-P-2015-187489 2015-09-24
PCT/JP2016/072848 WO2017022807A1 (ja) 2015-08-03 2016-08-03 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器

Publications (2)

Publication Number Publication Date
KR20180037252A true KR20180037252A (ko) 2018-04-11
KR102066362B1 KR102066362B1 (ko) 2020-01-14

Family

ID=57988941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187006355A Active KR102066362B1 (ko) 2015-08-03 2016-08-03 프린트 배선판의 제조 방법, 표면 처리 동박, 적층체, 프린트 배선판, 반도체 패키지 및 전자기기

Country Status (4)

Country Link
JP (1) JP6438370B2 (ko)
KR (1) KR102066362B1 (ko)
CN (1) CN107710890A (ko)
TW (1) TWI619413B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334034B1 (ja) * 2017-06-09 2018-05-30 Jx金属株式会社 表面処理銅箔及びその製造方法、並びに銅張積層板
JP7196914B2 (ja) * 2018-05-30 2022-12-27 Agc株式会社 樹脂付金属箔、積層体の製造方法、積層体及びプリント基板
CN110691501B (zh) * 2018-07-06 2024-08-20 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
EP4050123A4 (en) 2019-10-25 2024-05-08 Namics Corporation COMPOSITE COPPER ELEMENT
CN115413118B (zh) * 2022-09-30 2024-12-13 深圳市米韵科技有限公司 一种hdi线路板基板材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196863A (ja) 2004-12-14 2006-07-27 Mitsubishi Gas Chem Co Inc プリント配線板の製造法
JP2007242975A (ja) 2006-03-10 2007-09-20 Mitsubishi Gas Chem Co Inc プリント配線板及びその製造方法
JP2012039111A (ja) * 2010-08-03 2012-02-23 Samsung Electro-Mechanics Co Ltd メッキ層の形成方法及びこれを用いた回路基板の製造方法
WO2014051122A1 (ja) * 2012-09-28 2014-04-03 Jx日鉱日石金属株式会社 キャリア付金属箔

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647755A (ja) * 1992-07-28 1994-02-22 Matsushita Electric Works Ltd 銅張り積層板の製造方法
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
KR20170034947A (ko) * 2012-06-04 2017-03-29 제이엑스금속주식회사 캐리어 부착 금속박
CN104334346B (zh) * 2012-06-04 2017-05-03 Jx日矿日石金属株式会社 附载体金属箔
TWI627876B (zh) * 2012-08-06 2018-06-21 Jx Nippon Mining & Metals Corp Metal foil with carrier
US20150213990A1 (en) * 2012-08-08 2015-07-30 3M Innovative Properties Company Barrier film constructions and methods of making same
WO2014054811A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 多層プリント配線基板の製造方法及びベース基材
US9955583B2 (en) * 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP5793720B1 (ja) * 2014-04-11 2015-10-14 パナソニックIpマネジメント株式会社 金属箔付き接着シート、金属箔付き積層板、金属箔付き多層基板、回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196863A (ja) 2004-12-14 2006-07-27 Mitsubishi Gas Chem Co Inc プリント配線板の製造法
JP2007242975A (ja) 2006-03-10 2007-09-20 Mitsubishi Gas Chem Co Inc プリント配線板及びその製造方法
JP2012039111A (ja) * 2010-08-03 2012-02-23 Samsung Electro-Mechanics Co Ltd メッキ層の形成方法及びこれを用いた回路基板の製造方法
WO2014051122A1 (ja) * 2012-09-28 2014-04-03 Jx日鉱日石金属株式会社 キャリア付金属箔

Also Published As

Publication number Publication date
KR102066362B1 (ko) 2020-01-14
JP2017034216A (ja) 2017-02-09
TW201709782A (zh) 2017-03-01
CN107710890A (zh) 2018-02-16
TWI619413B (zh) 2018-03-21
JP6438370B2 (ja) 2018-12-12

Similar Documents

Publication Publication Date Title
TWI660651B (zh) 金屬箔、附脫模層之金屬箔、積層體、印刷配線板、半導體封裝、電子機器及印刷配線板之製造方法
KR101902128B1 (ko) 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법
KR20180037252A (ko) 프린트 배선판의 제조 방법, 표면 처리 동박, 적층체, 프린트 배선판, 반도체 패키지 및 전자기기
TWI660658B (zh) 附脫模層金屬箔、金屬箔、積層體、印刷配線板、半導體封裝、電子機器及印刷配線板的製造方法
JP6605271B2 (ja) 離型層付き電解銅箔、積層体、半導体パッケージの製造方法、電子機器の製造方法及びプリント配線板の製造方法
KR20180051600A (ko) 표면 처리 금속박, 적층체, 프린트 배선판, 반도체 패키지, 전자기기 및 프린트 배선판의 제조 방법
JP2018121085A (ja) プリント配線板の製造方法
TWI625229B (zh) Metal foil, metal foil with release layer, laminate, printed wiring board, semiconductor package, electronic device, and printed wiring board manufacturing method
TWI645959B (zh) 金屬箔、附脫模層之金屬箔、積層體、印刷配線板、半導體封裝、電子機器及印刷配線板之製造方法
WO2017022807A1 (ja) プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
JP6031624B2 (ja) 表面処理銅箔、銅張積層板、プリント配線板の製造方法、半導体パッケージの製造方法及び電子機器の製造方法
JP5897755B2 (ja) 表面処理銅箔、銅張積層板、プリント配線板、電子機器、半導体パッケージ、プリント配線板の製造方法、電子機器の製造方法、半導体パッケージの製造方法、樹脂基材の製造方法、銅箔の表面プロファイルを樹脂基材に転写する方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20180305

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190408

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration