[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180037920A - 프린트 배선판용 표면 처리 동박, 프린트 배선판용 구리 피복 적층판 및 프린트 배선판 - Google Patents

프린트 배선판용 표면 처리 동박, 프린트 배선판용 구리 피복 적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR20180037920A
KR20180037920A KR1020177032936A KR20177032936A KR20180037920A KR 20180037920 A KR20180037920 A KR 20180037920A KR 1020177032936 A KR1020177032936 A KR 1020177032936A KR 20177032936 A KR20177032936 A KR 20177032936A KR 20180037920 A KR20180037920 A KR 20180037920A
Authority
KR
South Korea
Prior art keywords
copper foil
printed wiring
wiring board
silane coupling
coupling agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020177032936A
Other languages
English (en)
Other versions
KR102106924B1 (ko
Inventor
다카히로 사이토
다케시 에주라
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20180037920A publication Critical patent/KR20180037920A/ko
Application granted granted Critical
Publication of KR102106924B1 publication Critical patent/KR102106924B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/14Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials to metal, e.g. car bodies
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/24Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials for applying particular liquids or other fluent materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00Coating not provided for in groups C23C2/00 - C23C24/00
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

조화 입자가 형성된 표면에 실란 커플링제층을 가지는 프린트 배선판용 표면 처리 동박으로서,
상기 실란 커플링제층 표면에 있어서, 조화 입자의 평균 높이가 0.05μm 이상 0.5μm 미만이며,
상기 실란 커플링제층 표면의 BET 표면적비가 1.2 이상인 프린트 배선판용 표면 처리 동박.

Description

프린트 배선판용 표면 처리 동박, 프린트 배선판용 구리 피복 적층판 및 프린트 배선판
본 발명은, 프린트 배선판용 표면 처리 동박(銅箔)에 관한 것이다. 또한 본 발명은, 상기 프린트 배선판용 표면 처리 동박을 이용한 프린트 배선판용 구리 피복 적층판(銅張積層板, COPPER CLAD LAMINATE) 및 프린트 배선판에 관한 것이다.
최근, 컴퓨터나 정보 통신 기기의 고성능·고기능화나, 네트워크화의 진전에 수반하여, 대용량의 정보를 보다 고속으로 전달 처리할 필요가 생기고 있다. 이 때문에, 전달되는 신호는 점점 더 고주파화되는 경향이 있고, 고주파 신호의 전송 손실을 억제한 프린트 배선판이 요구되고 있다. 프린트 배선판의 제작에는, 통상, 동박과 절연성 기재(수지 기재)를 적층하고, 이것을 가열, 가압하여 접착한 구리 피복 적층판을 제작하고, 이 구리 피복 적층판을 이용하여 도체 회로가 형성된다. 이 도체 회로에 고주파 신호를 전송(고주파 전송)했을 때의 전송 손실에는, 도체 손실, 유전 손실, 복사(輻射) 손실의 3개의 인자가 관계하고 있다.
도체 손실은, 도체 회로의 표피 저항에 기인하는 것이다. 구리 피복 적층판을 이용하여 형성한 도체 회로에 고주파 신호를 전송하면 표피 효과 현상이 생긴다. 즉, 도체 회로에 교류를 흘리면 자속이 변화되어 도체 회로의 중심부에 역기전력이 생기고, 그 결과, 전류가 도체 중심부를 흐르기 어려워지고, 반대로 도체 표면 부분(표피 부분)의 전류 밀도가 높아지는 현상이 생긴다. 이 표피 효과 현상은, 도체의 유효 단면적을 감소시키기 때문에, 이른바 표피 저항이 발생한다. 전류가 흐르는 표피 부분의 두께(표피 깊이)는, 주파수의 제곱근에 반비례한다.
최근에는 20 GHz를 초과하는 고주파 대응 기기가 개발되고 있다. 주파수가 GHz대의 고주파 신호를 도체 회로에 전송하면, 표피 깊이는 2μm 정도 혹은 그 이하가 되고, 전류는 도체의 극히 표층 밖에 흐르지 않는다. 그러므로, 상기 고주파 대응 기기에 이용하는 구리 피복 적층판에 있어서 동박의 표면 거칠기가 크면, 이 동박에 의해 형성되는 도체의 전송 경로(즉 표피 부분의 전송 경로)가 길어지고, 전송 손실이 증가된다. 따라서, 고주파 대응 기기에 이용하는 구리 피복 적층판의 동박은, 그 표면 거칠기를 작게 하는 것이 요망되고 있다.
한편, 프린트 배선판에 사용되는 동박은 일반적으로, 전기 도금이나 에칭 등의 수법을 이용하여 그 표면에 조화(粗化) 처리층(조화 입자를 형성시킨 층)을 형성하고, 물리적인 효과(앵커 효과)에 의해 수지 기재와의 접착력을 높이고 있다. 그러나, 수지 기재와의 접착력을 효과적으로 높이기 위하여 동박 표면에 형성하는 조화 입자를 크게 하면, 상술한 대로 전송 손실이 증가되어 버린다.
유전 손실은, 수지 기재의 유전율이나 유전 정접(誘電正接)에 기인하는 것이다. 펄스 신호를 도체 회로에 흘리면 도체 회로 주위의 전계에 변화가 일어난다. 이 전계의 변화되는 주기(주파수)가 수지 기재의 분극의 완화 시간(분극을 일으키는 하전체(荷電體)의 이동 시간)에 가까워지면(즉 고주파화되면) 전계 변화에 지연이 생긴다. 이러한 상태에 있어서는 수지 내부에 분자 마찰이 생겨서 열이 발생하고, 전송 손실이 된다. 이 유전 손실을 억제하기 위해서는, 구리 피복 적층판의 수지 기재로서 극성이 큰 치환기의 양이 적은 수지, 혹은 극성이 큰 치환기를 가지지 않는 수지를 채용하고, 전계 변화에 수반하는 수지 기재의 분극을 생기기 어렵게 할 필요가 있다.
한편, 프린트 배선판에 사용되는 동박은, 상기 조화 처리층의 형성에 더하여, 동박 표면을 실란 커플링제로 처리하는 것에 의하여, 수지 기재와의 화학적 접착력을 높이는 일도 행해진다. 실란 커플링제와 수지 기재와의 화학적 접착성을 높이기 위해서는, 수지 기재가 어느 정도 극성이 큰 치환기를 가지는 것을 필요로 한다. 그러나, 유전 손실을 억제하기 위하여 수지 기재 중의 극성이 큰 치환기의 양을 감소시킨 저유전성 기재를 이용했을 때, 화학적 접착력이 저하되고, 동박과 수지 기재와의 충분한 접착성이 담보되기 어려워진다.
이와 같이, 구리 피복 적층판에 있어서, 전송 손실의 억제와, 동박과 수지 기재와의 밀착성(접착성)의 향상(내구성의 향상)은, 서로 트레이드 오프의 관계에 있다.
최근, 고주파 대응 프린트 배선판은, 보다 신뢰성이 요구되는 분야에 전개되고 있다. 예를 들면, 차재(車載) 용도 등, 이동체 통신의 프린트 배선 기판으로서의 사용에는, 고온 환경 등의 가혹한 환경하에서의 사용에도 견디는 고도의 신뢰성이 요구된다. 이 요구에 대응하는 구리 피복 적층판에는, 동박과 수지 기재와의 밀착성을 고도로 높일 필요가 있고, 예를 들면, 150℃에서 1000시간의 가혹 시험에도 견디는 밀착성이 요구되고 있다.
상기 요구를 만족시키기 위하여 기술 개발이 진행되고 있다. 예를 들면 특허문헌 1에는, 동박에 조화 입자를 부착시키고, 표면 거칠기 Rz가 1.5 ~ 4.0μm, 명도치(明度値)가 30 이하의 조화면을 형성하고, 상기 조화 입자가 특정의 밀도로 대략 균등하게 분포되고, 상기 조화 입자로부터 형성된 돌기물이 특정의 높이 및 폭을 가지는 표면 처리 동박이 기재되고, 이 표면 처리 동박을 이용하는 것으로, 액정 폴리머를 비롯한 고주파 회로 기판용의 수지 기재와의 밀착성을 높일 수 있는 것이 기재되어 있다.
스마트폰이나 타블렛 PC 등의 소형 전자 기기에는, 배선의 용이성이나 경량성으로부터 플렉서블 프린트 배선판(이하, FPC)이 채용되고 있다. 최근, 이들의 소형 전자 기기의 고기능화에 수반하여 신호 전송 속도의 고속화가 진행되고, FPC의 임피던스 정합(출력 저항과 입력 저항의 매칭)이 중요해지고 있다. 신호 전송 속도의 고속화에 대한 임피던스 정합의 실현을 위해서, FPC의 베이스가 되는 수지 기재(대표적으로는 폴리이미드)를 후층화(厚層化)하는 것이 행해지고 있다.
또한, FPC에 관하여 특허문헌 2에는, 절연층에 접착되는 접착면에 니켈-아연 합금에 의한 방청 처리층을 구비하고, 상기 접착면의 표면 조도(粗度)(Rz)가 0.05 ~ 1.5μm이며, 입사각 60°에 있어서의 경면 광택도가 250 이상인 전해 동박을 가지는 칩 온 필름(COF) 타입에 적합한 FPC가 기재되어 있다. 특허문헌 2에 의하면, 이 FPC는 우수한 광투과율을 나타내고, 또한 동박과 수지 기재와의 밀착성도 양호하다고 한다.
또한, 특허문헌 3에는, 조화 처리에 의해 조화 입자를 형성하고, 조화 처리면의 평균 거칠기 Rz를 0.5 ~ 1.3μm, 광택도를 4.8 ~ 68로 하고, 조화 입자의 표면적 A와 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B의 비 A/B를 2.00 ~ 2.45로 한 표면 처리 동박이 기재되어 있다. 특허문헌 3에는, 이 표면 처리 동박과 수지 기판을 적층하여 형성한 구리 피복 적층판이, 동박을 에칭 제거한 후의 수지 투명성이 양호하고, 또한 동박과 수지와의 밀착성이 양호하다는 것이 기재되어 있다.
일본 특허공보 제4833556호 일본 특허공보 제4090467호 일본 특허공보 제5497808호
상기 특허문헌 1 기재의 표면 처리 동박은, 고주파 대응 수지 기재와의 밀착성은 우수하다. 그러나, 이 표면 처리 동박을 이용한 구리 피복 적층판은 GHz대의 고주파 대역에 있어서 전송 손실이 높아, 고주파 대응 프린트 배선판에 대한 고도의 요구를 충분히 만족하는 것에는 이르지 않았다.
또한, 상기 특허문헌 2 기재의 FPC에 이용되고 있는 전해 동박은, 조화 처리가 실시되지 않고, COF 이외의 프린트 배선판에 요구되는 수지 기재와의 고도의 밀착성을 실현하는 것에는 이르지 않았다.
또한, 상기 특허문헌 3 기재의 표면 처리 동박은, 고온하에서의 수지 기재와의 밀착성이 충분하지 않다. 이 때문에, 이 표면 처리 동박을 이용한 프린트 배선판은, 예를 들면 150℃에서 1000시간 등의 가혹 조건하에서의 고도의 신뢰성의 요구를 만족하는 것에는 이르지 않았다.
본 발명은, GHz대의 고주파 신호를 전송했을 때에도 전송 손실이 고도로 억제되고, 또한 고온하에 있어서도 동박과 수지 기재와의 밀착성이 높고 가혹 조건하에서의 내구성도 우수하고, 또한 단락되기 어려운 프린트 배선판을 얻을 수 있는 프린트 배선판용 표면 처리 동박을 제공하는 것을 과제로 한다. 또한, 본 발명은, 상기 프린트 배선판용 표면 처리 동박을 이용한 프린트 배선판용 구리 피복 적층판 및 프린트 배선판(회로 기판)을 제공하는 것을 과제로 한다.
본 발명의 상기 과제는 하기 수단에 의해 해결된다.
[1]
조화 입자가 형성된 표면에 실란 커플링제층을 가지는 프린트 배선판용 표면 처리 동박으로서,
상기 실란 커플링제층 표면에 있어서, 조화 입자의 평균 높이가 0.05μm 이상 0.5μm 미만이며,
상기 실란 커플링제층 표면의 BET 표면적비가 1.2 이상인 프린트 배선판용 표면 처리 동박.
[2]
상기 실란 커플링제층 표면에 있어서, 조화 입자의 평균 높이가 0.05μm 이상 0.3μm 미만인, [1]에 기재된 프린트 배선판용 표면 처리 동박.
[3]
상기 실란 커플링제층 표면에 있어서, 미세 표면 계수 Cms가 0.6 이상 2.0 미만인, [1] 또는 [2]에 기재된 프린트 배선판용 표면 처리 동박.
[4]
상기의 조화 입자가 형성된 표면이, 니켈을 포함하는 금속 처리층을 가지고, 상기 금속 처리층에 함유되는 니켈 원소량이 0.1mg/dm2 이상 0.3mg/dm2 미만인, [1] ~ [3]의 어느 한 항에 기재된 프린트 배선판용 표면 처리 동박.
[5]
상기 실란 커플링제층에 함유되는 Si 원소량이 0.5μg/dm2 이상 15μg/dm2 미만인, [1] ~ [4]의 어느 한 항에 기재된 프린트 배선판용 표면 처리 동박.
[6]
상기 실란 커플링제가, 에폭시기, 아미노기, 비닐기, (메타)아크릴로일기, 스티릴기, 우레이드기, 이소시아누레이트기, 메르캅토기, 술피드기, 및 이소시아네이트기로부터 선택되는 적어도 1종의 관능기를 가지는, [1] ~ [5]의 어느 한 항에 기재된 프린트 배선판용 표면 처리 동박.
[7]
[1] ~ [6]의 어느 한 항에 기재된 프린트 배선판용 표면 처리 동박의, 상기 실란 커플링제층 표면에, 수지층이 적층되어서 이루어지는 프린트 배선판용 구리 피복 적층판.
[8]
[7]에 기재된 프린트 배선판용 구리 피복 적층판을 이용한 프린트 배선판.
본 발명의 프린트 배선판용 표면 처리 동박은, 이것을 프린트 배선판의 도체 회로에 이용하는 것으로, GHz대의 고주파 신호를 전송했을 때의 전송 손실이 고도로 억제되고, 또한, 고온하에 있어서도 동박과 수지 기재(수지층)와의 밀착성이 높고 가혹 조건에 있어서의 내구성도 우수하고, 또한 절연 신뢰성도 우수한 프린트 배선판을 얻을 수 있다.
본 발명의 프린트 배선판용 구리 피복 적층판은, 이것을 프린트 배선판의 기판으로서 이용하는 것으로, GHz대의 고주파 신호를 전송했을 때의 전송 손실이 고도로 억제되고, 또한, 고온하에 있어서도 동박과 수지 기재와의 밀착성이 높고 가혹 조건에 있어서의 내구성도 우수하고, 또한 절연 신뢰성도 우수한 프린트 배선판을 얻을 수 있다.
본 발명의 프린트 기판은, GHz대의 고주파 신호를 전송했을 때의 전송 손실이 고도로 억제되고, 또한, 고온하에 있어서도 동박과 수지 기재와의 밀착성이 높고 가혹 조건하에 있어서의 내구성도 우수하고, 또한 단락도 생기기 어렵다.
본 발명의 상기 및 다른 특징 및 이점은, 적절히 첨부된 도면을 참조하여, 하기의 기재로부터 보다 명백해질 것이다.
도 1은 조화 입자의 높이 측정 방법의 일례를 나타내는 설명도이다.
도 2는 조화 입자의 높이 측정 방법의 일례를 나타내는 설명도이다.
본 발명의 프린트 배선판용 표면 처리 동박의 바람직한 실시형태에 대해서 이하에 설명한다.
[프린트 배선판용 표면 처리 동박]
본 발명의 프린트 배선판용 표면 처리 동박(이하, 「본 발명의 표면 처리 동박」이라고 한다.)은, 조화 입자가 형성된 표면(필요에 따라 추가적으로 방부(防腐) 금속을 부착시킨 면)이 실란 커플링제로 처리되어서 이루어지고(즉, 조화 입자가 형성된 표면에 실란 커플링제층을 가져서 이루어지고), 이 실란 커플링제층 표면(표면 처리 동박 최표면)에 있어서, 조화 입자의 평균 높이가 0.05μm 이상 0.5μm 미만이며, 이 실란 커플링제층 표면의 BET 표면적비가 1.2 이상이다. 본 발명의 표면 처리 동박은, 그 양면이 실란 커플링제로 처리되고, 상기 처리 후의 표면이 평균 높이 0.05μm 이상 0.5μm 미만의 조화 입자를 가지는 경우, 적어도 한쪽 면의 BET 표면적비가 1.2 이상이면 좋고, 양면의 BET 표면적비가 1.2 이상이라도 좋다.
본 발명의 표면 처리 동박에 있어서, 실란 커플링제층 표면으로서, 상기 표면에 있어서 측정되는 조화 입자의 평균 높이가 0.05μm 이상 0.5μm 미만이며, 또한 상기 표면의 BET 표면적비가 1.2 이상인 표면을, 단순히 「조화 처리면」이라고 한다. 조화 처리면은 그 전체가 실란 커플링제로 덮여 있는 것이 바람직하지만, 본 발명의 효과를 가지는 한에 있어서, 조화 처리면의 일부가 실란 커플링제로 덮이지 않아도 좋다(즉, 본 발명의 효과를 가지는 한, 조화 처리면의 실란 커플링제층의 일부에 막 결함이 생겨 있어도 좋으며, 그러한 형태도 본 발명에 있어서의 「실란 커플링제층을 가지는」 형태에 포함된다).
본 발명의 표면 처리 동박은, 적어도 한쪽 면이 조화 처리면이라면 좋고, 양면이 조화 처리면이라도 좋다. 본 발명의 표면 처리 동박은, 통상은, 한쪽 면만이 조화 처리면인 형태이다.
본 발명의 표면 처리 동박에 있어서, 조화 처리면은, 조화 입자의 평균 높이가 0.5μm 미만으로 낮음에도 불구하고, BET 표면적비가 1.2 이상으로 크다. 그러므로, 상기 조화 처리면을 개재하여 표면 처리 동박과 수지층을 적층하고, 구리 피복 적층판을 제작했을 때에는, 조화 입자의 앵커 효과와 큰 표면적이 어우러져서, 동박과 수지층의 밀착성이 고도로 높아지고, 내열성이 우수한 구리 피복 적층판을 얻을 수 있다. 또한, 상기 조화 처리면은, 조화 입자의 평균 높이가 0.5μm 미만으로 낮아, 전송 경로의 길이에 대한 조화 입자의 존재의 영향을 작게 할 수 있다. 그러므로, 상기 구리 피복 적층판을 이용한 도체 회로에 GHz대의 고주파 신호를 전송했을 때에도 전송 손실을 효과적으로 억제할 수 있다.
지금까지, 동박 표면에 평균 높이가 0.5μm 미만이라고 하는 작은 조화 입자를 형성하면서도, BET 표면적비를 1.2 이상으로까지 높이는 방법은 알려지지 않았다. 본 발명자들은 그러한 상황하에서, 후술하는 특정의 조화 도금 처리 조건을 채용하는 것에 의하여, 평균 높이 0.05μm 이상 0.5μm 미만의 조화 입자를 가지고, 또한 BET 표면적비가 1.2 이상인 동박 표면을 만들어 내는 것을 성공하여, 본 발명을 완성시키기에 이르렀다.
수지 기재와의 고도의 밀착성을 유지하면서 전송 손실을 보다 효과적으로 저감하는 관점에서, 상기 조화 처리면에 있어서의 상기 조화 입자의 평균 높이는 0.05μm 이상 0.5μm 미만이 바람직하고, 0.05μm 이상 0.3μm 미만이 보다 바람직하다. 조화 처리면에 있어서의 조화 입자의 평균 높이는, 후술하는 실시예에 기재된 방법에 의해 측정된다.
본 발명에 있어서, 조화 입자는 조화 처리면 전체에 고르게(균질하게) 형성되어 있는 것이 바람직하다. 조화 입자의 평균 높이는, 후술하는 실시예에 기재된 방법에 의해 측정된다.
상기 BET 표면적비는, BET법에 의한 표면적의 측정 방법에 기초하여 산출되는 것이다. 즉, 상기 BET 표면적비는, 시료 표면에 흡착 점유 면적이 이미 알려져 있는 기체 분자를 흡착시키고, 그 흡착량에 기초하여 시료의 표면적(BET 측정 표면적)을 구하고, 이 BET 측정 표면적으로부터 시료 표면에 요철이 없다고 가정했을 경우의 표면적(시료 컷아웃(cutout) 면적)을 뺀 값의, 상기 시료 컷아웃 면적에 대한 비이며, 후술하는 실시예에 기재된 방법에 의해 측정된다.
본 발명의 표면 처리 동박에 있어서, 조화 처리면의 BET 표면적비는, 그 값이 클수록, 표면적이 큰 것을 의미한다. 따라서, 조화 처리면의 상기 BET 표면적비가 클수록, 수지와의 상호 작용성이 높아지고, 조화 입자의 앵커 효과와 어우러져서, 수지층을 적층했을 때의 동박과 수지층의 밀착성이 향상된다. 본 발명의 표면 처리 동박에 있어서, 조화 처리면의 BET 표면적비는 1.2 이상 10 이하가 바람직하고, 1.2 이상 4 이하가 보다 바람직하다.
동박의 표면적 측정에 있어서 일반적으로 이용되는 레이저 현미경에 의한 표면적 측정에서는, 조화 입자의 형상에 따라 레이저광이 닿지 않는 「음영」이 되는 부분의 측정은 원리적으로 불가능하고, 또한 극미세한 요철 부분의 표면적을 고감도로 검출하는 것도 곤란하다. 예를 들면, 높이와 직경은 동일한 조화 입자라도, 근원부(根元部)가 가늘어진 조화 입자와 그렇지 않은 조화 입자를 비교하면, 수지와 밀착되는 면적이 많은 것은 전자인데, 레이저 현미경에 의한 표면적 측정에서는, 거의 동일한 값이 되어 버린다.
이것에 비해 BET법에 의한 표면적의 측정에서는, 기체 분자의 흡착에 의해 표면적을 측정하므로, 미세한 요철에 대한 감도가 높고, 레이저광에서는 「음영」이 되어 버리는 부분의 측정도 가능해진다. 따라서, 조화 입자를 형성시킨 시료의 표면적을, 레이저 현미경을 이용했을 경우보다, 통상 높은 정밀도로 측정할 수 있다.
본 발명자들은, 후술하는 특정의 조화 도금 처리를 실시하는 것에 의하여, 레이저 현미경에서는 측정할 수 없는 「음영」의 부분이나 미세한 요철 부분의 표면적의 비율을 보다 증대시키는 것을 성공했다. 이것에 의해, 조화 입자의 평균 높이를 억제하여, 고주파 신호를 전송했을 때의 전송 손실을 효과적으로 억제하면서도, 수지 기재와의 밀착성을 크게 높일 수 있다는 것을 발견하고, 본 발명을 완성시키기에 이른 것이다.
미세 표면적 계수(Cms)는, 레이저 현미경으로 측정한 표면적비에 대한, BET법으로 측정한 표면적비의 비이며, 레이저 현미경에서는 측정 불가능한 「음영」의 부분이나 미세한 요철 부분의 표면적의 비율을 수치화한 것이다. Cms의 산출 방법의 상세한 사항은 후술하는 실시예에 기재되는 바와 같다. 본 발명의 표면 처리 동박에 있어서, 조화 처리면의 Cms는, 0.6 이상 2.0 미만인 것이 바람직하다. 조화 처리면의 Cms를 0.6 이상 2.0 미만으로 하는 것으로써, 상기 표면과 수지 기재와의 밀착성을 보다 높일 수 있고, 고온하에 있어서의 신뢰성이 우수한 구리 피복 적층판을 얻는 것이 가능해진다.
본 발명의 표면 처리 동박에 있어서, 조화 처리면의 Cms가 너무 크면 고온하에 있어서의 밀착성은 약간 저하되는 경향이 있다. 이 이유는 확실하지 않지만, 레이저 현미경에서는 측정 불가능한 미세한 요철 부분의 표면적의 비율이 너무 크면, 수지가 충전되지 않는 요철부가 공극으로서 남기 쉬워지고, 그 공극 부분을 기점으로서 가열시에 수지 계면의 구리의 산화가 진행되어 밀착성이 저하되는 것이 한 요인이라고 생각된다.
또한, 본 발명의 표면 처리 동박에 있어서, 조화 처리면의 Cms는 0.6 미만이라도 상관없지만, Cms가 너무 작아도 고온하에 있어서의 밀착성이 저하되는 경향이 있다. 이 상세한 메카니즘은 확실하지 않지만, Cms가 작다고 하는 것은, 레이저 현미경에서는 측정 불가능한 「음영」의 부분이나 미세한 요철 부분의 비율이 적은 것을 의미하고, 기계적인 밀착 효과(일반적으로 앵커 효과라고 말한다)가 저하되고, 고온하에 있어서 수지 계면의 구리의 산화가 진행되기 쉬워지는 것이 한 요인이라고 생각된다. 조화 처리면의 Cms는 0.6 이상 2.0 미만이 바람직하고, 0.8이상 1.8 미만이 보다 바람직하다.
또한, 레이저 현미경에 의해 측정되는 표면적과 BET법에 의해 측정되는 표면적은, 표면적의 측정 원리가 달라, 조화 처리면의 형상에 따라서는 Cms가 1 미만이 되는 일도 있을 수 있다.
본 발명의 표면 처리 동박에 있어서, 실란 커플링제 처리 전의, 조화 입자가 형성된 표면은, 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 몰리브덴(Mo), 및 주석(Sn)으로부터 선택되는 적어도 1종의 금속을 가지는 금속 처리층을 가지거나, 또는, 크롬, 철, 코발트, 니켈, 구리, 아연, 몰리브덴, 및 주석으로부터 선택되는 2종 이상의 금속으로 이루어지는 합금을 가지는 금속 처리층을 가지는 것이 바람직하다. 이 금속 처리층은, 니켈, 아연, 및 크롬으로부터 선택되는 적어도 1종의 금속을 가지는 금속 처리층을 가지거나, 또는, 니켈, 아연, 및 크롬으로부터 선택되는 2종 이상의 금속으로 이루어지는 합금을 가지는 금속 처리층을 가지는 것이 보다 바람직하다.
본 발명의 표면 처리 동박이 이용되는 구리 피복 적층판이나 프린트 배선판은, 그 제작 공정에 있어서, 수지와 동박과의 접착 공정이나, 땜납 공정 등, 여러 번 열이 가해진다. 이 열에 의해, 구리가 수지측에 확산되어서, 구리와 수지와의 밀착성을 저하시키는 일이 있는데, 상기 금속 처리층을 마련하는 것으로 구리의 확산을 방지하고, 수지 기재와의 고도의 밀착성을 보다 안정적으로 유지할 수 있다. 또한, 금속 처리층을 구성하는 금속은, 구리의 녹을 방지하는 방청 금속으로서도 기능한다.
동박의 에칭성을 보다 높이는 관점에서는, 실란 커플링제 처리 전의, 조화 입자가 형성된 표면에 있어서의 방청 금속으로서의 니켈량의 제어도 중요하다. 즉, 니켈 부착량이 많은 경우, 구리의 녹이 생기기 어렵고 고온하에서의 수지와의 밀착성은 향상되는 경향이 있지만, 에칭 후에 니켈이 잔류되기 쉽고, 충분한 절연 신뢰성이 얻어지기 어렵다. 본 발명의 표면 처리 동박이 금속 처리층을 가지는 경우, 고온하에 있어서의 밀착성과 에칭성을 양립하는 관점에서, 금속 처리층에 함유되는 니켈 원소량을 0.1mg/dm2 이상 0.3mg/dm2 미만이 되도록 하는 것이 바람직하다.
[프린트 배선판용 표면 처리 동박의 제조]
<동박>
본 발명의 표면 처리 동박의 제조에 이용하는 동박으로서는, 압연 동박, 전해 동박 등, 용도 그 외의 목적에 따라 선택할 수 있다.
본 발명의 표면 처리 동박에 이용하는 동박의 박 두께에 특별히 제한은 없고, 목적에 대응하여 적절히 선택하면 좋다. 상기 박 두께는, 통상은 4 ~ 120μm이며, 5 ~ 50μm가 바람직하고, 6 ~ 18μm가 보다 바람직하다.
<조화 도금 처리>
본 발명의 표면 처리 동박의 제조에 있어서, 상기 조화 처리면은, 동박 표면에 특정 조건으로 조화 도금 처리를 실시하는 것으로 형성하는 것이 가능하게 된다. 즉 본 발명은, 본 발명자들이 몰리브덴 농도의 특정의 범위 내로 하고, 또한 후술하는 특정의 조건하에서 전기 도금 처리를 실시하는 것으로써, 상기 조화 처리면을 형성하는 것이 가능해지는 것을 발견한 것에 기초하는 발명이다.
(조화 도금 처리 조건)
상기 조화 처리면의 형성을 가능하게 하기 위해서는, 조화 도금 처리(전기 도금 처리)에 있어서, 몰리브덴 농도를 50mg/L 이상 600mg/L 이하로 제어하는 것이 필요하다. 몰리브덴 농도를 50mg/L 미만으로 하면, 가루(입자) 탈락 등의 문제가 생기기 쉽다. 또한 600mg/L를 초과하면, 다른 특성을 만족하면서, 실란 커플링제 처리 후의 표면(즉 조화 처리면)의 BET 표면적비를 1.2 이상으로 높이는 것이 어려워진다.
상기 조화 처리면의 형성을 가능하게 하기 위해서는, 조화 도금 처리에 있어서, 극간(極間) 유속을 0.15m/초 이상 0.4m/초 이하로 하는 것이 필요하다. 극간 유속을 0.15m/초 미만으로 하면, 동박 상에 발생한 수소 가스의 이탈이 진행되지 않고, 몰리브덴의 효과가 얻어지기 어려워져서 가루(입자) 탈락 등의 문제가 생기기 쉽다. 또한 극간 유속이 0.4m/초를 초과하면 미세한 오목부에의 구리 이온 공급이 과잉으로 진행되어, 오목부가 도금으로 매립되어 버리고, 실란 커플링제 처리 후의 표면의 BET 표면적비를 1.2 이상으로 높이는 것이 어려워진다.
상기 조화 처리면의 형성을 가능하게 하기 위해서는, 조화 도금 처리에 있어서, 전류 밀도에 처리 시간을 곱한 값을 20(A/dm2)·초 이상 250(A/dm2)·초 이하로 하는 것이 필요하다. 이 값이 20(A/dm2)·초 미만이면, 실란 커플링제 처리 후에 있어서, 조화 처리면의 조화 입자의 높이를 0.05μm 이상으로 하는 것이 어려워지므로 적층하는 수지와의 충분한 밀착성을 확보하는 것이 어려워진다. 또한 250(A/dm2)·초를 초과하면, 실란 커플링제 처리 후에 있어서, 조화 처리면의 조화 입자의 높이를 0.5μm 미만으로 하는 것이 어려워지므로 전송 손실이 악화되기 쉬워진다. 상기의 전류 밀도에 처리 시간을 곱한 값은, 20(A/dm2)·초 이상 160(A/dm2)·초 미만으로 하는 것이 바람직하다.
상기 조화 처리면의 형성을 가능하게 하기 위해서는, 조화 도금 처리에 있어서, 전류 밀도에 처리 시간을 곱한 값을 Mo 농도로 나눈 값을 0.2{(A/dm2)·초}/(mg/L) 이상으로 할 필요가 있다. 이 값이 0.2{(A/dm2)·초}/(mg/L) 미만이면 다른 특성을 만족하면서, 실란 커플링제 처리 후의 표면의 BET 표면적비를 1.2 이상으로 높이는 것이 어려워진다. 또한 이 값이 3.0{(A/dm2)·초}/(mg/L)를 초과하고 있어도, 상기 조화 처리면을 형성하는 것은 가능하지만, 다른 특성을 만족하면서 조화 처리면의 Cms를 2.0 미만으로 하는 것은 어려워지는 경향이 있다. 상기의 전류 밀도에 처리 시간을 곱한 값을 Mo 농도로 나눈 값은, 0.2{(A/dm2)·초}/(mg/L) 이상 3.0{(A/dm2)·초}/(mg/L) 이하로 하는 것이 바람직하고, 0.2{(A/dm2)·초}/(mg/L) 이상 1.0{(A/dm2)·초}/(mg/L) 미만으로 하는 것이 보다 바람직하다.
상기 조화 처리면의 형성을 가능하게 하기 위한 바람직한 조화 도금 처리 조건을 이하에 나타낸다.
-조화 도금 처리 조건-
Cu: 10 ~ 30g/L
H2SO4: 100 ~ 200g/L
욕온(浴溫): 20 ~ 30℃
Mo 농도: 50 ~ 600mg/L
극간 유속: 0.15 ~ 0.4m/초
전류 밀도: 15 ~ 70A/dm2
처리 시간: 0.1 ~ 10초
전류 밀도×처리 시간: 20 ~ 250(A/dm2)·초
전류 밀도×처리 시간÷Mo 농도: 0.2 ~ 3.0{(A/dm2)·초}/(mg/L)
또한, 도금액에의 몰리브덴의 첨가는, 몰리브덴이 이온으로서 용해되는 형태이며, 또한, 황산 구리 도금액의 pH를 변화시키거나, 구리 도금 피막에 편입되는 금속 불순물을 포함하거나 하고 있지 않는다면 특별히 제한되는 것은 아니다. 예를 들면, 몰리브덴산염(예를 들면 몰리브덴산 나트륨이나 몰리브덴산 칼륨)의 수용액을 황산 구리 도금액에 첨가할 수 있다.
<금속 처리층>
본 발명의 표면 처리 동박이 금속 처리층을 가지는 경우, 금속 처리층의 형성 방법에 특별히 제한은 없고, 통상의 방법에 의해 형성할 수 있다. 예를 들면, 니켈, 아연 및 크롬을 가지는 금속 처리층을 형성하는 경우를 예로 들면, 하기 조건으로, 니켈 도금, 아연 도금, 크롬 도금을, 예를 들면 이 순서로 실시하는 것으로, 금속 처리층을 형성할 수 있다.
(Ni 도금)
Ni: 10 ~ 100g/L
H3BO3: 1 ~ 50g/L
PO2: 0 ~ 10g/L
욕온: 10 ~ 70℃
전류 밀도: 1 ~ 50A/dm2
처리 시간: 1초 ~ 2분
pH: 2.0 ~ 4.0
(Zn 도금)
Zn: 1 ~ 30g/L
NaOH: 10 ~ 300g/L
욕온: 5 ~ 60℃
전류 밀도: 0.1 ~ 10A/dm2
처리 시간: 1초 ~ 2분
(Cr 도금)
Cr: 0.5 ~ 40g/L
욕온: 20 ~ 70℃
전류 밀도: 0.1 ~ 10A/dm2
처리 시간: 1초 ~ 2분
pH: 3.0 이하
본 발명의 표면 처리 동박은, 조화 처리면에 존재하는 Si 원소량(즉, 실란 커플링제층에 함유되는 Si 원소량)이 0.5μg/dm2 이상 15μg/dm2 미만인 것이 바람직하다. 이 Si 원소량을 0.5μg/dm2 이상 15μg/dm2 미만으로 하는 것에 의하여, 실란 커플링제의 사용량을 억제하면서, 수지와의 밀착성을 효과적으로 높일 수 있다. 실란 커플링제층에 함유되는 Si 원소량은, 2μg/dm2 이상 8μg/dm2 미만인 것이 보다 바람직하다.
상기 실란 커플링제는, 본 발명의 표면 처리 동박과 적층되는 수지층을 구성하는 수지의 분자 구조(관능기의 종류 등)에 대응하여 적절히 선택되는 것이다. 그 중에서도 상기 실란 커플링제는, 에폭시기, 아미노기, 비닐기, (메타)아크릴로일기, 스티릴기, 우레이드기, 이소시아누레이트기, 메르캅토기, 술피드기, 및 이소시아네이트기로부터 선택되는 적어도 1종의 관능기를 가지는 것이 바람직하다. 「(메타)아크릴로일기」는, 「아크릴로일기 및/또는 메타크리로일기」의 의미이다.
조화 입자를 형성한 동박 표면의 실란 커플링제에 의한 처리는 통상의 방법에 의해 행할 수 있다. 예를 들면, 실란 커플링제의 용액(도포액)을 조제하고, 이 도포액을, 조화 입자를 형성한 동박 표면에 도포하고, 건조시키는 것으로, 조화 입자를 형성한 동박 표면에 실란 커플링제를 흡착 내지 결합시킬 수 있다. 상기 도포액으로서는, 예를 들면 순수를 이용하여 실란 커플링제를 0.05wt% ~ 1 wt%의 농도로 함유하는 용액을 이용할 수 있다.
상기 도포액의 도포 방법에 특별히 제한은 없고, 예를 들면, 동박을 비스듬하게 한 상태로, 조화 입자를 형성한 표면에 도포액을 균일하게 흘리고, 롤을 이용하여 액 드레인(drain)을 한 후에 가열 건조시키거나, 롤 사이에, 조화 입자를 형성한 표면을 아래 방향(下向)으로 하여 붙인 동박에, 도포액을 분무하여, 롤로 액 드레인한 후에 가열 건조하거나 하는 것으로써, 도포할 수 있다. 도포 온도에 특별히 제한은 없고, 통상은 10 ~ 40℃로 실시한다.
[프린트 배선판용 구리 피복 적층판]
본 발명의 프린트 배선판용 구리 피복 적층판(이하, 「본 발명의 구리 피복 적층판」이라고 한다.)은, 본 발명의 표면 처리 동박의 조화 처리면에, 수지층(수지 기재)을 적층한 구조를 가진다. 상기 수지층에 특별히 제한은 없고, 프린트 배선판을 제작하기 위한 구리 피복 적층판에 통상 이용되는 수지층을 채용할 수 있다. 일례를 들면, 리지드(rigid) 기판에 사용되는 유리 에폭시계의 할로겐 프리 저유전 수지 기재나, 플렉서블 기판에 범용되는 폴리이미드계의 저유전 수지 기재를 이용할 수 있다.
표면 처리 동박과 수지 기재와의 적층 방법에 특별히 제한은 없고, 예를 들면 열프레스 가공기를 이용한 열가압 성형법 등에 의해, 동박과 수지 기재를 접착시킬 수 있다. 상기 열가압 성형법에 있어서의 프레스 온도는 150 ~ 400℃ 정도로 하는 것이 바람직하다. 또한, 프레스 면압(面壓)은 1 ~ 50 MPa 정도로 하는 것이 바람직하다.
구리 피복 적층판의 두께는, 10 ~ 1000μm가 바람직하다.
[프린트 배선판]
본 발명의 프린트 배선판은, 본 발명의 구리 피복 적층판을 이용하여 제작된다. 즉, 본 발명의 구리 피복 적층판을 에칭 등의 처리를 실시하고, 도체 회로 패턴을 형성하고, 또한 필요에 따라 그 외의 구성을 통상의 방법에 의해 형성 내지 탑재하여 얻을 수 있다.
실시예
이하에, 실시예에 기초하여 본 발명을 더 상세하게 설명한다. 또한, 이하는 본 발명의 일례이며, 본 발명의 실시에 있어서는, 본 발명의 취지를 일탈하지 않는 범위에 있어서, 여러 가지의 형태를 채용할 수 있다.
[동박의 제조]
조화 처리를 실시하기 위한 기재가 되는 동박으로서, 전해 동박 또는 압연 동박을 사용했다.
실시예 2 ~ 4, 6 ~ 16, 비교예 1 ~ 4, 6, 7 및 참고예 1에서는, 하기 조건에 의해 제조한, 두께 12μm의 전해 동박을 이용했다.
<전해 동박의 제조 조건>
CuSO4: 280g/L
H2SO4: 70g/L
염소 농도: 25mg/L
욕온: 55℃
전류 밀도: 45A/dm2
(첨가제)
·3-메르캅토 1-프로판술폰산 나트륨: 2mg/L
·하이드록시에틸셀룰로오스: 10mg/L
·저분자량 아교(분자량 3000): 50mg/L
실시예 1, 5, 및 비교예 5에서는, 시판되고 있는 12μm의 터프 피치 구리 압연박(가부시키가이샤 UACJ(株式會社 UACJ)제)에 대해, 하기 조건으로 탈지 처리를 행한 것을 이용했다.
<탈지 처리 조건>
탈지 용액: 클리너 160S(매루텍스가부시키가이샤(Meltex Inc.)제)의 수용액
탈지 용액 농도: 60g/L 수용액
욕온: 60℃
전류 밀도: 3A/dm2
통전 시간: 10초
[조화 처리면의 형성]
전기 도금 처리에 의해, 상기 동박의 한쪽 면에 조화 도금 처리를 실시했다. 이 조화 도금 처리면은, 하기의 조화 도금액 기본 욕(浴) 조성을 이용하여, 몰리브덴 농도를 하기 표 1 기재와 같이 하고, 또한, 극간 유속, 전류 밀도, 처리 시간을 하기 표 1 기재와 같이 하여 형성했다. 몰리브덴 농도는, 몰리브덴산 나트륨을 순수에 용해한 수용액을 기본 욕에 더하는 것으로 조정했다.
<조화 도금액 기본 욕 조성>
Cu: 25g/L
H2SO4: 180g/L
욕온: 25℃
Figure pct00001
<금속 처리층의 형성>
계속하여, 실시예 1 ~ 6, 8 ~ 16 및 비교예 1 ~ 3, 5 ~ 7에 대해서는, 상기에서 형성한 조화 도금 처리면에, 다시 표 2 기재의 도금 조건으로, Ni, Zn, Cr의 순서로 금속 도금을 실시하여 금속 처리층을 형성했다.
<Ni 도금>
Ni: 40g/L
H3BO3: 5g/L
욕온: 20℃
pH: 3.6
<Zn 도금>
Zn: 2.5g/L
NaOH: 40g/L
욕온: 20℃
<Cr 도금>
Cr: 5g/L
욕온: 30℃
pH: 2.2
<실란 커플링제의 도포(조화 처리면의 형성)>
실시예 1 ~ 16 및 비교예 1 ~ 7에 대해서는, 조화 도금 처리면(금속 처리층을 형성했을 경우는 금속 처리층 표면) 전체에, 표 2 기재의 시판되고 있는 실란 커플링제의 용액(30℃)을 도포하고, 스퀴지로 여분의 액 드레인을 행한 후, 120℃ 대기하에서 30초간 건조시키고, 조화 처리면을 형성했다. 각 실란 커플링제의 용액의 조제 방법은 이하와 같다.
3-글리시독시프로필메틸디메톡시실란(신에츠카가쿠가부시키가이샤(信越化學株式會社)제 KBM-402): 순수로 0.3wt% 용액을 조제.
3-아미노프로필트리메톡시실란(신에츠카가쿠가부시키가이샤제 KBM-903): 순수로 0.25wt% 용액을 조제.
비닐트리메톡시실란(신에츠카가쿠가부시키가이샤제 KBM-1003): 순수에 황산을 첨가하여 pH3으로 조정한 용액으로 0.2wt% 용액을 조제.
3-메타크릴록시프로필메틸디메톡시실란(신에츠카가쿠가부시키가이샤제 KBM-502): 순수에 황산을 첨가하여 pH3으로 조정한 용액으로 0.25wt% 용액을 조제.
3-이소시아네이트프로필트리에톡시실란(신에츠카가쿠가부시키가이샤제 KBE-9007): 순수에 황산을 첨가하여 pH3으로 조정한 용액으로 0.2wt% 용액을 조제.
3-우레이드프로필트리에톡시실란(신에츠카가쿠가부시키가이샤제 KBE-585): 에탄올과 순수를 1:1로 혼합한 용액으로 0.3wt% 용액을 조제.
Figure pct00002
[조화 입자의 평균 높이의 측정]
조화 처리면에 있어서의 조화 입자의 평균 높이는, 이온 밀링(ion milling) 처리하는 것으로 얻어진 동박의 두께 방향과 평행한 단면을 SEM 관찰하는 것으로 구했다. 상세한 사항을 이하에 설명한다.
도 1은, 실시예 5에서 제조한 표면 처리 동박의 조화 처리면(실란 커플링제 처리 후의 표면)의 두께 방향으로 평행한 단면의 SEM상이다. 마찬가지로 각 표면 처리 동박의 단면에 있어서, 시야 내에 조화 입자의 두정부(頭頂部)와 바닥부를 확인할 수 있고, 또한, 조화 입자가 10개 전후 포함되는 배율로, 무작위로 다른 5시야에 대해서 SEM 관찰했다. 하나의 표면 처리 동박의 5개의 시야마다, 높이가 가장 높은 조화 입자의 상기 높이를 측정하고, 얻어진 5개의 측정치(최대치)의 평균을, 그 표면 처리 동박의 조화 처리면에 있어서의 조화 입자의 평균 높이로 했다.
조화 입자의 높이의 측정 방법을, 도면을 이용하여 상세하게 설명한다. 도 1에 나타나는 바와 같이, 측정 대상으로 하는 조화 입자에 대해서, 좌우의 최저부(最底部)를 연결한 직선(a점과 b점을 연결한 직선)과의 최단 거리가 가장 긴, 상기 조화 입자의 두정부(c점)와 a점과 b점을 연결한 직선과의 최단 거리를, 조화 입자의 높이(H)로 했다.
도 2는, 실시예 6에서 제조한 표면 처리 동박의 조화 처리면(실란 커플링제 처리 후의 표면)의 두께 방향으로 평행한 단면의 SEM상이다. 이와 같이 조화 입자가 분기되어 형성되어 있는 경우에는, 분기 구조를 포함한 전체를, 1개의 조화 입자로 간주한다. 즉, 수지 형상으로 형성된 조화 입자의 좌우의 최저부를 연결한 직선(d점과 e점을 연결한 직선)과의 최단 거리가 가장 긴, 상기 조화 입자의 두정부(f점)와 d점과 e점을 연결한 직선과의 최단 거리를, 조화 입자의 높이(H)로 했다.
결과를 하기 표 3에 나타낸다.
[BET 표면적비 A의 측정]
BET 표면적비 A는, BET법에 의해 측정되는 조화 처리면의 표면적(BET 측정 표면적)을, 평면에서 본 면적이 되는 시료 컷아웃 면적으로 나누는 것으로 산출된다.
BET 측정 표면적은, 마이크로메리틱스샤(Micromeritics Japan)제 가스 흡착 세공 분포 측정 장치 ASAP 2020형을 사용하고, 크립톤 가스 흡착 BET 다점법에 의해 측정했다. 측정 전에, 전처리로서 150℃로 6시간의 감압 건조를 행했다.
측정에 사용하는 시료(동박)는, 대략 3g이 되는 3dm2을 잘라내어, 5mm 스퀘어(square)로 잘라낸 후, 측정 장치 내에 도입했다.
BET법에 의한 표면적 측정에서는 장치 내로 도입한 시료 전체면의 표면적을 측정하기 때문에, 한쪽 면을 조화 처리한 상기의 표면 처리 동박에 있어서의 상기 조화 처리면만의 표면적을 측정할 수는 없다. 여기서, BET 표면적비 A는, 실제로는 하기와 같이 산출했다.
<BET 표면적비 A의 산출>
조화 처리가 실시되지 않은 면(상기 조화 처리면과 반대측의 면)의 표면적비를 1, 즉 시료 컷아웃 면적과 동일하다고 간주하고, 하기 식에 의해 BET 표면적비 A를 산출했다.
(BET 표면적비 A)=[(BET 측정 표면적)-(시료 컷아웃 면적)]/(시료 컷아웃 면적)
또한, BET법의 표면적 측정에서는 조화 처리면 및 조화 처리가 실시되지 않은 면 이외의 면(측면)의 표면적도 측정되지만, 본 발명이 상정하고 있는 박 두께(예를 들면 최대라도 120μm 정도)에서는, 전체 평면에서 본 면적에서 차지하는 측면의 비율은 매우 적고, 사실상 무시할 수 있다.
참고예 1과 같이, 표면이 조화 처리 되어 있지 않은 것에서는, BET법의 측정 원리에 기인하여, BET 측정 표면적이 컷아웃 면적보다 작아지는 일이 있다(즉, BET 표면적비 A가 1 미만이 되는 일이 있다). 한편, 조화 처리에 의해 미세한 요철을 가지는 표면을 형성했을 경우에는, BET법을 적용하는 것으로써, 미세한 요철 등을 고감도로 검출하는 것이 가능해지고, 그 결과 BET 표면적비 A는 1을 초과하게 된다.
[레이저 표면적비 B의 측정]
레이저 표면적비 B는, 레이저 현미경 VK8500(키엔스샤(KEYENCE CORPORATION.)제)를 이용한 표면적 측정치에 기초하여 산출했다. 보다 상세하게는, 시료(동박)의 조화 처리면을, 배율 1000배로 관찰하고, 평면에서 본 면적 6550μm2 부분의 3차원 표면적을 측정하여, 상기 3차원 표면적을 6550μm2로 나누는 것으로써, 레이저 표면적비 B를 구했다. 측정 피치는 0.01μm로 했다. 결과를 표 3에 나타낸다.
[미세 표면 계수 Cms의 계산]
미세 표면 계수 Cms는, 상기 BET 표면적비 A와 상기 레이저 표면적비 B를 이용하여 하기 식에 기초하여 산출했다. 결과를 하기 표 3에 나타낸다.
미세 표면 계수 Cms=BET 표면적비 A/레이저 표면적비 B
[Ni의 측정]
Ni 원소량(mg/dm2)은, 시료의 조화 도금 처리를 행하지 않은 면을 도료로 마스킹한 후 10cm 스퀘어로 잘라내고, 80℃로 가온한 혼합산(질산 2:염산 1:순수 5(체적비))으로 표면부만을 용해한 후, 얻어진 용액 중의 Ni 질량을 히타치하이테크사이언스샤(Hitachi High-Tech Science Corporation.)제의 원자 흡광 광도계(형식: Z-2300)를 이용하여 원자 흡광 분석법에 의해 정량 분석을 행하여 구했다. 결과를 하기 표 3에 Ni 원소량으로서 나타낸다. 또한, 상기에서 측정되는 Ni 원소량은, 즉 금속 처리층에 함유되는 Ni 원소량이다.
[Si의 측정]
조화 처리면의 Si 원소량(μg/dm2)은(즉, 실란 커플링제층에 함유되는 Si 원소량은), Ni 원소량과 마찬가지로 하여, 원자 흡광 분석법에 의해 정량 분석을 행하여 구했다. 결과를 하기 표 3에 Si 원소량으로서 나타낸다.
Figure pct00003
[고주파 특성의 평가]
고주파 특성의 평가로서 고주파 대역에서의 전송 손실을 측정했다. 상기 각 실시예 및 비교예로 제조한, 조화 처리면을 가지는 표면 처리 동박의 상기 조화 처리면(실란 커플링제로 처리한 면)을, 가부시키가이샤카네카(Kaneka Corporation.)제의 라미네이트용 폴리이미드인 PIXEO(FRS-522 두께 12.5μm)에 맞붙이고, 온도 350℃, 면압 5 MPa로 20분간 프레스하는 것으로 구리 피복 적층판으로 하고, 다음에, 폭 100μm, 길이 40mm의 마이크로스트립 라인의 전송로를 형성했다. 이 전송로에, 네트워크 애널라이저를 이용하여 100 GHz까지의 고주파 신호를 전송하고, 전송 손실을 측정했다. 특성 임피던스는 50Ω으로 했다.
전송 손실의 측정치는, 절대값이 작을수록 전송 손실이 적고, 고주파 특성이 양호한 것을 의미한다. 표 4에는 20 GHz와 70 GHz에 있어서의 전송 손실의 평가 결과를 기재한다. 그 평가 기준은 하기와 같다.
<20 GHz의 전송 손실 평가 기준>
◎: 전송 손실이 -6.2 dB 이상
○: 전송 손실이 -6.2 dB 미만으로부터 -6.5 dB 이상
×: 전송 손실이 -6.5 dB 미만
<70 GHz의 전송 손실 평가 기준>
◎: 전송 손실이 -20.6 dB 이상
○: 전송 손실이 -20.6 dB 미만으로부터 -24.0 dB 이상
×: -24.0 dB 미만
또한, 상기 전송 손실의 평가 결과에 기초하여, 하기 평가 기준에 기초하여 고주파 특성을 종합 평가했다. 결과를 하기 표 4에 나타낸다.
<고주파 특성 종합 평가 기준>
◎(우량): 20 GHz의 전송 손실과 70 GHz의 전송 손실의 평가 결과가 모두 ◎이다.
○(양): 20 GHz의 전송 손실의 평가 결과가 ◎이며, 70 GHz의 전송 손실의 평가 결과가 ○이다.
△(합격): 70 GHz의 전송 손실의 평가 결과가 ×지만, 20 GHz의 전송 손실이 ◎ 또는 ○이다.
×(불합격): 20 GHz의 전송 손실과 70 GHz의 전송 손실의 평가 결과가 모두 ×이다.
[내열 밀착성의 평가]
상기 [고주파 특성의 평가]에서 제작한 구리 피복 적층판과 마찬가지로 하여 구리 피복 적층판을 제작하고, 얻어진 구리 피복 적층판의 동박부를 10mm폭 테이프로 마스킹했다. 이 구리 피복 적층판에 대해서 염화 구리 에칭을 행한 후 테이프를 제거하고, 10mm폭의 회로 배선판을 제작했다. 이 회로 배선판을 150℃의 가열 오븐에서 1000시간 가열한 후, 상온하에 있어서 토요세이키세이사쿠쇼샤(東洋精機製作所社)제의 텐시론테스터를 이용하여, 회로 배선판의 10mm폭의 회로 배선 부분(동박 부분)을 90도 방향으로 50mm/분의 속도로 폴리이미드 수지 기재로부터 박리했을 때의 박리 강도를 측정했다. 얻어진 측정치를 지표로 하여, 하기 평가 기준에 기초하여 내열 밀착성을 평가했다. 결과를 하기 표 4에 나타낸다.
<내열 밀착성의 평가 기준>
◎: 박리 강도가 0.7kN/m 이상
○: 박리 강도가 0.6kN/m 이상 0.7kN/m 미만
△: 박리 강도가 0.5kN/m 이상 0.6kN/m 미만
×: 박리 강도가 0.5kN/m 미만
[에칭성의 평가]
동박 표면에의 금속의 부착량이 많으면, 회로 형성을 위한 에칭시에, 금속 잔사(殘渣)가 수지 기재 표면에 잔류되기 쉬워진다. 금속 잔사가 수지 기재 표면에 잔류되면, 절연 저항이 저하되는 문제가 생긴다. 특히, 니켈은 구리보다 에칭 속도가 작기 때문에, 부착량이 크면 절연성이 저하되어 단락이 생기기 쉬워진다.
여기서, 상기 [고주파 특성의 평가]에서 제작한 구리 피복 적층판과 마찬가지로 하여 제작한 구리 피복 적층판을 이용하여, IPC 시험 규격 TM-650의 2.5.17에 기초하여 절연 저항값을 측정했다. 보다 상세하게는, 상기 구리 피복 적층판을 10cm×10cm 사이즈로 잘라내고, 동박 패턴을 에칭에 의해 형성했다. 시험 규격에 기초하여, 표면 저항의 측정을 3회 실시하고, 3회의 측정치의 평균치를 구했다. 얻어진 표면 저항값의 평균치를 지표로 하여 하기 평가 기준에 기초하여 에칭성을 평가했다. 결과를 하기 표 3에 나타낸다.
<에칭성의 평가 기준>
◎: 표면 저항값의 평균치가 1014Ω 이상
○: 표면 저항값의 평균치가 1013Ω 이상 1014Ω 미만
×: 표면 저항값의 평균치가 1013Ω 미만
[종합 평가]
상기의 고주파 특성, 내열 밀착성 및 에칭성의 모든 것을 종합하고, 하기 평가 기준에 기초하여 종합 평가했다.
<종합 평가의 평가 기준>
AA(우량): 고주파 특성의 종합 평가, 내열 밀착성 및 에칭성의 평가 결과가 모두 ◎이다.
A(양): 고주파 특성의 종합 평가, 내열 밀착성 및 에칭성 중 ○ 평가가 1개이며, 나머지 2개의 평가가 ◎이다.
B(합격): 상기 AA 및 A의 어느 것에도 해당하지 않지만, ×평가가 없다.
C(불합격): 고주파 특성의 종합 평가, 내열 밀착성 및 에칭성 중 적어도 하나의 평가가 ×이다.
Figure pct00004
상기 각 표에 나타난 결과에 대해서 고찰한다.
비교예 1은, 표면 처리 동박의 조화 처리면에 존재하는 조화 입자의 평균 높이가 본 발명에서 규정하는 것보다도 작은 예이다. 비교예 1의 표면 처리 동박을 이용하여 구리 피복 적층판을 제작했을 경우에는, 동박과 수지 기재와의 내열 밀착성이 떨어지는 결과가 되었다.
비교예 2, 3, 6 및 7은, 표면 처리 동박의 조화 처리면의 BET 표면적비가 본 발명에서 규정하는 것보다도 작은 예이다. 비교예 2, 3, 6 및 7의 표면 처리 동박을 이용하여 구리 피복 적층판을 제작했을 경우에는, 동박과 수지 기재와의 내열 밀착성이 떨어지는 결과가 되었다.
비교예 4 및 5는, 표면 처리 동박의 조화 처리면에 존재하는 조화 입자의 평균 높이가 본 발명에서 규정하는 것보다도 큰 예이다. 비교예 4 및 5의 표면 처리 동박을 이용하여 구리 피복 적층판을 제작하고, 도체 회로를 형성했을 경우에는, 고주파 특성이 크게 떨어지는 결과가 되었다.
또한, 참고예 1은, 동박에 조화 처리를 실시하지 않은 예이다. 참고예 1의 동박을 이용하여 구리 피복 적층판을 제작했을 경우에는, 동박과 수지 기재와의 내열 밀착성이 크게 떨어지는 결과가 되었다.
이것에 비해, 표면 처리 동박의 조화 처리면에 형성된 조화 입자의 평균 높이가 본 발명에서 규정하는 범위 내에 있고, 또한, 상기 조화 처리면의 BET 표면적비도 본 발명에서 규정을 만족하는 실시예 1 ~ 16의 표면 처리 동박은, 이것을 이용하여 구리 피복 적층판을 제작했을 때에는, 동박과 수지 기재와의 내열 밀착성이 우수했다. 또한, 실시예 1 ~ 16의 표면 처리 동박을 이용한 구리 피복 적층판으로부터 형성한 도체 회로는 고주파 신호를 전송해도 전송 손실이 효과적으로 억제되고, 또한 절연 신뢰성도 우수했다.
본원은, 2015년 12월 9일에 일본에서 특허 출원된 일본 특허 출원2015-240006에 기초하는 우선권을 주장하는 것이며, 이것은 여기에 참조하여 그 내용을 본 명세서의 기재의 일부로서 넣는다.

Claims (8)

  1. 조화 입자가 형성된 표면에 실란 커플링제층을 가지는 프린트 배선판용 표면 처리 동박으로서,
    상기 실란 커플링제층 표면에 있어서, 조화 입자의 평균 높이가 0.05μm 이상 0.5μm 미만이며,
    상기 실란 커플링제층 표면의 BET 표면적비가 1.2 이상인 프린트 배선판용 표면 처리 동박.
  2. 제 1 항에 있어서,
    상기 실란 커플링제층 표면에 있어서, 조화 입자의 평균 높이가 0.05μm 이상 0.3μm 미만인, 프린트 배선판용 표면 처리 동박.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 실란 커플링제층 표면에 있어서, 미세 표면 계수 Cms가 0.6 이상 2.0 미만인, 프린트 배선판용 표면 처리 동박.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 조화 입자가 형성된 표면이, 니켈을 포함하는 금속 처리층을 가지고, 상기 금속 처리층에 함유되는 니켈 원소량이 0.1mg/dm2 이상 0.3mg/dm2 미만인, 프린트 배선판용 표면 처리 동박.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 실란 커플링제층에 함유되는 Si 원소량이 0.5μg/dm2 이상 15μg/dm2 미만인, 프린트 배선판용 표면 처리 동박.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 실란 커플링제가, 에폭시기, 아미노기, 비닐기, (메타)아크릴로일기, 스티릴기, 우레이드기, 이소시아누레이트기, 메르캅토기, 술피드기, 및 이소시아네이트기로부터 선택되는 적어도 1종의 관능기를 가지는, 프린트 배선판용 표면 처리 동박.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 프린트 배선판용 표면 처리 동박의, 상기 실란 커플링제층 표면에, 수지층이 적층되어서 이루어지는 프린트 배선판용 구리 피복 적층판.
  8. 제 7 항에 기재된 프린트 배선판용 구리 피복 적층판을 이용한 프린트 배선판.
KR1020177032936A 2015-12-09 2016-12-06 프린트 배선판용 표면 처리 동박, 프린트 배선판용 구리 피복 적층판 및 프린트 배선판 Active KR102106924B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-240006 2015-12-09
JP2015240006A JP6182584B2 (ja) 2015-12-09 2015-12-09 プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板
PCT/JP2016/086282 WO2017099094A1 (ja) 2015-12-09 2016-12-06 プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板

Publications (2)

Publication Number Publication Date
KR20180037920A true KR20180037920A (ko) 2018-04-13
KR102106924B1 KR102106924B1 (ko) 2020-05-06

Family

ID=59013183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177032936A Active KR102106924B1 (ko) 2015-12-09 2016-12-06 프린트 배선판용 표면 처리 동박, 프린트 배선판용 구리 피복 적층판 및 프린트 배선판

Country Status (5)

Country Link
JP (1) JP6182584B2 (ko)
KR (1) KR102106924B1 (ko)
CN (1) CN107109664B (ko)
TW (1) TWI627307B (ko)
WO (1) WO2017099094A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230109786A (ko) * 2021-04-09 2023-07-20 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 표면 처리 동박 및 그 표면 처리 동박을 사용한 구리피복 적층판 그리고 프린트 배선판

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623320B2 (ja) 2017-12-05 2019-12-18 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
JP7325000B2 (ja) 2019-02-04 2023-08-14 パナソニックIpマネジメント株式会社 表面処理銅箔、並びに、それを用いた銅張積層板、樹脂付銅箔および回路基板
JP7325022B2 (ja) 2019-02-04 2023-08-14 パナソニックIpマネジメント株式会社 銅張積層板、樹脂付銅箔、および、それらを用いた回路基板
WO2020230870A1 (ja) 2019-05-15 2020-11-19 パナソニックIpマネジメント株式会社 銅張積層板、樹脂付銅箔、および、それらを用いた回路基板
CN110838408A (zh) * 2019-10-10 2020-02-25 深圳市峰泳科技有限公司 高剥离力高介电常数的平面电容及其制备方法
US20230094806A1 (en) * 2019-10-25 2023-03-30 Panasonic Intellectual Property Management Co., Ltd. Metal-clad laminate, wiring board, resin-including metal foil, and resin composition
WO2021132191A1 (ja) * 2019-12-26 2021-07-01 ナミックス株式会社 シランカップリング剤で処理された複合銅部材
CN112708909A (zh) * 2020-12-18 2021-04-27 江西省江铜耶兹铜箔有限公司 一种复合电镀液及高频pcb用低轮廓电解铜箔的制备方法
JPWO2022244826A1 (ko) * 2021-05-20 2022-11-24
WO2022244827A1 (ja) * 2021-05-20 2022-11-24 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JPWO2022244828A1 (ko) * 2021-05-20 2022-11-24
JP7634308B1 (ja) 2024-04-02 2025-02-21 メック株式会社 表面処理剤

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4833556B1 (ko) 1968-10-12 1973-10-15
JP4090467B2 (ja) 2002-05-13 2008-05-28 三井金属鉱業株式会社 チップオンフィルム用フレキシブルプリント配線板
JP2010212470A (ja) * 2009-03-11 2010-09-24 Hitachi Cable Ltd プリント配線板用銅箔およびその製造方法ならびにプリント配線板
JP2011162860A (ja) * 2010-02-12 2011-08-25 Furukawa Electric Co Ltd:The 表面粗化銅箔とその製造方法及び銅張積層板
KR20120123451A (ko) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
JP5497808B2 (ja) 2012-01-18 2014-05-21 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた銅張積層板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184295A (en) * 1981-05-08 1982-11-12 Furukawa Circuit Foil Copper foil for printed circuit and method of producing same
JP4470917B2 (ja) * 2006-06-29 2010-06-02 ソニー株式会社 電極集電体、電池用電極及び二次電池
CN101809206B (zh) * 2007-09-28 2013-10-02 Jx日矿日石金属株式会社 印刷电路用铜箔及覆铜箔层压板
KR20130027484A (ko) * 2010-03-01 2013-03-15 후루카와 덴키 고교 가부시키가이샤 동박의 표면처리방법, 표면처리된 동박, 및 리튬 이온 2차 전지의 음극 컬렉터용 동박
JP5634103B2 (ja) * 2010-04-06 2014-12-03 福田金属箔粉工業株式会社 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
EP2624671A4 (en) * 2010-09-27 2016-12-21 Jx Nippon Mining & Metals Corp COPPER FOIL FOR FITTED PCB, METHOD FOR MAKING THIS COPPER FILM, RESIN COVER FOR FITTED PCB AND FITTED PCB
WO2015016271A1 (ja) * 2013-08-01 2015-02-05 古河電気工業株式会社 プリント配線基板用銅箔
JP6343204B2 (ja) * 2013-08-20 2018-06-13 Jx金属株式会社 表面処理銅箔及びそれを用いたキャリア付銅箔、積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2015061757A (ja) * 2013-08-21 2015-04-02 Jx日鉱日石金属株式会社 キャリア付銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
US20160303829A1 (en) * 2013-12-10 2016-10-20 Jx Nippon Mining & Metals Corporation Surface Treated Copper Foil, Copper Clad Laminate, Printed Wiring Board, Electronic Apparatus and Method for Manufacturing Printed Wiring Board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4833556B1 (ko) 1968-10-12 1973-10-15
JP4090467B2 (ja) 2002-05-13 2008-05-28 三井金属鉱業株式会社 チップオンフィルム用フレキシブルプリント配線板
JP2010212470A (ja) * 2009-03-11 2010-09-24 Hitachi Cable Ltd プリント配線板用銅箔およびその製造方法ならびにプリント配線板
KR20120123451A (ko) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
JP2011162860A (ja) * 2010-02-12 2011-08-25 Furukawa Electric Co Ltd:The 表面粗化銅箔とその製造方法及び銅張積層板
JP5497808B2 (ja) 2012-01-18 2014-05-21 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた銅張積層板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230109786A (ko) * 2021-04-09 2023-07-20 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 표면 처리 동박 및 그 표면 처리 동박을 사용한 구리피복 적층판 그리고 프린트 배선판

Also Published As

Publication number Publication date
TWI627307B (zh) 2018-06-21
CN107109664A (zh) 2017-08-29
KR102106924B1 (ko) 2020-05-06
WO2017099094A1 (ja) 2017-06-15
JP6182584B2 (ja) 2017-08-16
TW201739958A (zh) 2017-11-16
CN107109664B (zh) 2019-03-26
JP2017106068A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
KR20180037920A (ko) 프린트 배선판용 표면 처리 동박, 프린트 배선판용 구리 피복 적층판 및 프린트 배선판
TWI645759B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
TWI719110B (zh) 銅箔、覆銅積層板、印刷配線板之製造方法、電子機器之製造方法、傳輸線之製造方法及天線之製造方法
JP5710737B1 (ja) 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
JP5764700B2 (ja) 高周波基板用銅張り積層板及び表面処理銅箔
KR101658722B1 (ko) 표면 처리 동박
JP5871426B2 (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
CN107109663B (zh) 高频信号传输电路形成用表面处理铜箔、覆铜层压板及印刷线路板
KR102274906B1 (ko) 구리박 및 이것을 갖는 동장 적층판
WO2013187420A1 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
KR20180112769A (ko) 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
WO2013168646A1 (ja) 表面処理銅箔及びそれを用いた積層板、銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法
US20150079415A1 (en) Surface-Treated Copper Foil
JP5576514B2 (ja) 表面処理銅箔、積層板、プリント配線板及びプリント回路板
CN107018624A (zh) 表面处理铜箔
JP2015105440A (ja) 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
EP4307846A1 (en) Low-roughness surface-treated copper foil with low bending deformation, copper clad laminate comprising same, and printed wiring board
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20171114

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180305

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190701

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200219

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200427

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200428

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240401

Start annual number: 5

End annual number: 5