KR20170141039A - Board and manufacturing method thereof - Google Patents
Board and manufacturing method thereof Download PDFInfo
- Publication number
- KR20170141039A KR20170141039A KR1020160073982A KR20160073982A KR20170141039A KR 20170141039 A KR20170141039 A KR 20170141039A KR 1020160073982 A KR1020160073982 A KR 1020160073982A KR 20160073982 A KR20160073982 A KR 20160073982A KR 20170141039 A KR20170141039 A KR 20170141039A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- signal
- insulating layer
- substrate
- ground
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0215—Grounding of printed circuits by connection to external grounding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
본 발명은 기판 및 그 제조방법에 관한 것으로서, ESD(Electrostatic Discharge)와 같은 과도전압으로부터 기판에 실장된 회로 소자를 방호할 수 있는 기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate and a method of manufacturing the same, and more particularly, to a substrate capable of protecting a circuit element mounted on a substrate from an excessive voltage such as ESD (Electrostatic Discharge) and a method of manufacturing the same.
ESD(Electrostatic Discharge; 정전기 방전)란, 대전된 도전성 물체(인체 등)가 다른 도전성 물체(전자기기 등)에 접촉, 혹은 충분히 접근했을 때에 심한 방전이 발생하는 현상이다. 이와 같은 ESD는 전자기기의 손상이나 오작동을 유발하는 요인이 되고 있다. 이러한 EDS로부터 회로나 소자 등을 보호하기 위해서는 방전 시에 발생하는 과대한 전압이 전자기기의 회로에 전가되지 않도록 할 필요가 있다. ESD (Electrostatic Discharge) is a phenomenon in which a charged discharge occurs when a charged conductive object (human body, etc.) touches or sufficiently approaches another conductive object (such as an electronic apparatus). Such ESD is a cause of damage or malfunction of electronic devices. In order to protect circuits and devices from such an EDS, it is necessary to prevent an excessive voltage generated during discharging from being transferred to the circuit of the electronic device.
종래에는 이러한 과도 전압을 ESD 보호 디바이스를 사용해서 이를 예방하고 있다. ESD 보호 디바이스는 외부로부터 입력되는 ESD의 과도한 순간전력이 인가된 경우에 과도전력을 외부로 우회(bypass)시켜 회로의 내부로 일정한 한계치 이상의 전압이 전파되지 않도록 하여 내부의 회로나 소자를 보호하는 역할을 한다. ESD 보호 디바이스는 예를 들면 회로의 신호 선로와 그라운드(접지) 사이에 배치된다. Conventionally, these transient voltages are prevented by using ESD protection devices. The ESD protection device protects internal circuits or devices by bypassing excessive power to the outside of the circuit to prevent the voltage exceeding a certain limit from propagating inside the circuit when excessive momentary power of ESD input from the outside is applied . The ESD protection device is placed, for example, between the signal line of the circuit and ground (ground).
이 때 ESD 보호 디바이스는 신호에 간섭하여 왜곡을 일으켜서는 안되고, 삽입손실이나 누설전류를 높이지 않아야 한다. 한편, 사용처에 따라 전압과 전류, 정전용량에 대한 사양이 다르고 서지(surge)의 종류도 여러 가지이므로, ESD 보호 디바이스도 사용처에 적합한 사양으로 제작되어야 한다. At this time, the ESD protection device should not interfere with the signal to cause distortion, and should not increase insertion loss or leakage current. On the other hand, ESD protection devices should be manufactured to the specifications suitable for the application, because the specifications for voltage, current, and capacitance are different and the types of surge are different depending on the application.
일반적으로 사용되고 있는 ESD 보호 디바이스들은 그 특성이 다양하고 여러 가지 목적에 부합할 수 있도록 다양한 크기와 형태로 제작되고 있다. 이러한 다양성은 제품 개발의 측면에 있어서 적절한 ESD 보호 디바이스를 선택하면 되기에 적용 측면에서 편리하지만, 제품의 특성에 따라 ESD 보호 디바이스가 대량으로 사용되어야 하는 경우 제품의 제조 비용이 크게 증가하는 문제가 있다. Commonly used ESD protection devices are fabricated in a variety of sizes and shapes to meet a wide range of characteristics and for various purposes. This diversity is advantageous in terms of application because it is appropriate to select appropriate ESD protection device in terms of product development, but there is a problem that the manufacturing cost of the product is greatly increased when the ESD protection device is used in a large amount depending on the characteristics of the product .
상기 문제점을 해결하기 위해, 본 발명은 EDS 보호 디바이스를 사용하지 않고 ESD(Electrostatic Discharge)에 의한 과도전압으로부터 기판에 실장된 회로 소자를 방호할 수 있는 기판 및 그 제조방법을 제공하는 데 그 목적이 있다.In order to solve the above problems, it is an object of the present invention to provide a substrate capable of protecting a circuit element mounted on a substrate from an overvoltage caused by ESD (Electrostatic Discharge) without using an EDS protection device and a manufacturing method thereof have.
상기 목적을 달성하기 위해, 본 발명은 실장된 회로 소자를 정전기로부터 보호하기 위한 적층 구조를 가지는 기판에 있어서, 상기 적층 구조는, 기판 상에 형성되는 신호 패드 및 상기 신호 패드에 간격을 두고 형성되는 접지 패드를 포함하는 패드층; 상기 패드층 상에 적층된 절연층; 및 상기 절연층 상에 적층되어 상기 신호 패드로 유입된 ESD(Electrostatic Discharge)가 상기 접지 패드로 배출되는 경로를 이루는 도전층;을 포함하는 기판을 제공한다.According to an aspect of the present invention, there is provided a substrate having a laminated structure for protecting a mounted circuit element from static electricity, the laminated structure including: a signal pad formed on a substrate; A pad layer comprising a ground pad; An insulating layer stacked on the pad layer; And a conductive layer stacked on the insulating layer and forming a path through which ESD (Electrostatic Discharge) introduced into the signal pad is discharged to the ground pad.
또한, 본 발명은 실장된 회로 소자를 정전기로부터 보호하기 위한 적층 구조를 가지는 기판 제조방법에 있어서, 기판에 일렬로 배열되는 복수의 신호 패드 및 상기 신호 패드와 일정한 간격을 두고 일렬로 배열된 복수의 접지 패드를 포함하는 패드층을 형성하는 단계; 금속 플레이트의 일면에 절연층을 도포하는 단계; 및 상기 절연층이 상기 복수의 신호 패드를 덮도록 상기 금속 플레이트를 상기 기판 상에 적층하는 단계;를 포함하는 기판 제조방법을 제공함으로써, 상기 목적을 달성할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a substrate having a stacked structure for protecting a mounted circuit element from static electricity, comprising: a plurality of signal pads arranged in a line on a substrate; and a plurality of signal pads Forming a pad layer comprising a ground pad; Applying an insulating layer to one side of the metal plate; And laminating the metal plate on the substrate so that the insulating layer covers the plurality of signal pads.
또한, 본 발명은 실장된 회로 소자를 정전기로부터 보호하기 위한 적층 구조를 가지는 기판 제조방법에 있어서, 기판에 일렬로 배열되는 복수의 신호 패드 및 상기 신호 패드와 일정한 간격을 두고 일렬로 배열된 복수의 접지 패드를 포함하는 패드층을 형성하는 단계; 상기 패드층 상에 절연층을 도포하는 단계; 및 상기 절연층 상에 도전층을 도포하는 단계를 포함하는 기판 제조방법을 제공하여 상기 목적을 달성할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a substrate having a stacked structure for protecting a mounted circuit element from static electricity, comprising: a plurality of signal pads arranged in a line on a substrate; and a plurality of signal pads Forming a pad layer comprising a ground pad; Applying an insulating layer on the pad layer; And a step of applying a conductive layer on the insulating layer, thereby achieving the above object.
도 1은 본 발명의 일 실시예에 따른 기판을 도시한 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 기판의 적층 구조를 도시한 단면도이다.
도 2b는 본 발명의 일 실시예에 따른 기판의 제조공정을 순차적으로 나타내는 흐름도이다.
도 2c는 도 2a에서 ESD의 이동 경로를 개략적으로 나타낸 단면도이다.
도 3a는 본 발명의 다른 실시예에 따른 기판의 적층 구조를 도시한 단면도이다.
도 3b는 본 발명의 다른 실시예에 따른 기판의 제조공정을 순차적으로 나타내는 흐름도이다.
도 3c는 도 3a에서 ESD의 이동 경로를 개략적으로 나타낸 단면도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 기판의 적층 구조를 도시한 단면도이다.
도 4b는 본 발명의 또 다른 실시예에 따른 기판의 제조공정을 순차적으로 나타내는 흐름도이다.
도 4c는 도 4a에서 ESD의 이동 경로를 개략적으로 나타낸 단면도이다. 1 is a perspective view illustrating a substrate according to an embodiment of the present invention.
2A is a cross-sectional view illustrating a stacked structure of a substrate according to an embodiment of the present invention.
FIG. 2B is a flowchart sequentially illustrating a manufacturing process of a substrate according to an embodiment of the present invention.
FIG. 2C is a cross-sectional view schematically showing the movement path of the ESD in FIG. 2A. FIG.
3A is a cross-sectional view illustrating a stacked structure of a substrate according to another embodiment of the present invention.
FIG. 3B is a flowchart sequentially illustrating a manufacturing process of a substrate according to another embodiment of the present invention.
3C is a cross-sectional view schematically showing the movement path of the ESD in FIG. 3A.
4A is a cross-sectional view illustrating a stacked structure of a substrate according to another embodiment of the present invention.
4B is a flowchart sequentially illustrating a manufacturing process of a substrate according to another embodiment of the present invention.
4C is a cross-sectional view schematically showing the movement path of the ESD in FIG. 4A.
이하, 본 발명의 실시예들을 첨부된 도면을 참고하여 더욱 상세히 설명한다. 이하 설명되는 실시예들은 본 발명의 기술적인 특징을 이해하기에 가장 적합한 실시예들을 기초로 하여 설명될 것이며, 설명되는 실시예들에 의해 본 발명의 기술적인 특징이 제한되는 것이 아니라, 이하, 설명되는 실시예들과 같이 본 발명이 구현될 수 있다는 것을 예시한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings. The embodiments described below will be explained based on the embodiments best suited to understand the technical characteristics of the present invention, and the technical features of the present invention are not limited by the embodiments described, And that the present invention may be implemented with other embodiments.
또한, 본 발명은 아래 설명된 실시예들을 통해 본 발명의 기술 범위 내에서 다양한 변형 실시가 가능하며, 이러한 변형 실시예는 본 발명의 기술 범위 내에 속한다 할 것이다. 그리고 이하 설명되는 실시예의 이해를 돕기 위하여 첨부된 도면에 기재된 부호에 있어서, 각 실시예에서 동일한 작용을 하는 구성요소 중 관련된 구성요소는 동일 또는 연장 선상의 숫자로 표기하였다.In addition, the present invention is capable of carrying out various modifications within the technical scope of the present invention through the embodiments described below, and these modified embodiments are within the technical scope of the present invention. In order to facilitate the understanding of the embodiments described below, in the reference numerals shown in the accompanying drawings, among the components having the same function in each embodiment, the related components are denoted by the same or an extension line number.
도 1을 참조하면, 본 발명의 일 실시예에 따른 기판(10)은 실장된 회로 소자(11)를 정전기로부터 보호하기 위한 적층 구조를 가질 수 있다.이와 같은 적층 구조는 각종 신호 전송 및 접지를 위한 패드층(100)과, 패드층(100) 상에 형성될 수 있는 절연층(200)과, 절연층(200) 상에 형성될 수 있는 도전층(300)을 포함할 수 있다. 1, a
패드층(100)은 기판(10) 상에 형성되는 신호 패드(110) 및 신호 패드(110)에 간격을 두고 형성되는 접지 패드(130)를 포함할 수 있다.The
신호 패드(110)는 기판(10)으로 입력된 신호를 기판(10)에 실장된 적어도 하나의 회로 소자(11)에 인가할 수 있다. 이 경우 회로 소자(11)에 인가되는 신호는 복수의 신호 패드(110) 중 하나를 통하여 입력될 수 있으며, 기판(10)이 멀티레이어(multilayer)인 경우 기판(10)의 적어도 하나의 내층에 형성되는 신호 패드를 통하여 입력될 수 있다. The
본 실시예에서 패드층(100)은 신호 패드(110) 및 접지 패드(130)를 포함하는 것으로 설명하지만, 이에 한정하지 않고 단자 패드(미도시)와, 상기 패드들을 전기적으로 연결하는 배선 패드(미도시) 등을 더 포함할 수 있다.Although the
접지 패드(130)의 전압 레벨은 접지 전압의 레벨과 동일할 수 있다. 접지 패드(130)의 전압 레벨은 기판(10) 상에 실장될 수 있는 회로 소자(11)에 전달될 수 있다. 접지 패드(130)는 피크성 고전압과 같은 불필요한 신호의 바이패스 경로를 형성할 수 있다.The voltage level of the
신호 패드(110)는 도 1과 같이 복수로 이루어질 수 있으며 일정한 간격을 두고 일렬로 배치될 수 있다. 접지 패드(130) 역시 복수로 이루어질 수 있으며 일정한 간격을 두고 상기 복수의 신호 패드(110)와 평행하게 일렬로 배치될 수 있다. The
또한, 복수의 접지 패드(130)는 후술하는 금속 플레이트(300)를 안정적으로 지지하기 위해 상기 복수의 신호 패드(110)를 기준으로 대칭되게 배열될 수 있다.The plurality of
전술한 바와 같이, 신호 패드(110)에는 회로 소자(11)에 인가되는 신호가 입력될 수 있는데, 이러한 신호에는 ESD(Electrostatic Discharge) 성분이 포함될 수 있다. ESD 성분의 신호는 전압 레벨이 순간적으로 급격하게 상승하거나 전압 레벨이 비이상적으로 높게 유지될 수 있는데, 이러한 ESD 성분의 신호가 기판(10) 상에 실장되는 회로 소자(11)에 전달되는 경우, 회로 소자(11)가 파괴되거나 오동작할 우려가 있다. 본 실시예에 따르면, 패드층(100) 상에 절연층(200)을 적층하고, 절연층(200) 상에 도전층(300)을 적층하는 적층 구조를 형성하여, 기판(10) 내로 유입되는 ESD 성분의 신호를 회로 소자(11)로 전달되지 않고 접지 패드(130)로 배출시킴으로써 ESD로부터 회로 소자(11)를 보호하고 동시에 회로 소자(11)의 오동작을 근본적으로 방지할 수 있다. As described above, a signal applied to the
적층 구조를 이루는 도전층(300)은 절연층(200) 상에 적층되어 기준 전압 이상의 전압이 인가될 시에 ESD 성분의 신호가 회로 소자(11)에 도달하기 전에 근처에 있는 접지 패드(130)로 방출되도록 유도하는 경로로써 기능할 수 있다. 도 2a 및 도 2b를 참조하여, 본 발명의 일 실시예에 따른 적층 구조에 대해 상세히 설명한다.The
도 2a는 본 발명의 일 실시예에 따른 기판의 적층 구조를 도시한 단면도이다. 2A is a cross-sectional view illustrating a stacked structure of a substrate according to an embodiment of the present invention.
도 2a를 참조하면, 적층 구조는 신호 패드(110)와 접지 패드(130)를 포함하는 패드층(100)과, 신호 패드(110)를 덮는 절연층(200)과, 절연층(200)과 접지 패드(130)를 덮는 금속 플레이트(300)를 포함할 수 있다.2A, the laminated structure includes a
패드층(100)은 전술한 바와 같이 복수의 신호 패드(110)와 복수의 접지 패드(130)로 이루어질 수 있으며, 일렬로 배치된 복수의 신호 패드(110)의 양측으로 복수의 접지 패드(130)가 대칭되도록 일렬 배치될 수 있다. 복수의 접지 패드(130)는 금속 플레이트(300)의 양단과 각각 접속할 수 있도록 복수의 신호 패드(110)의 양측에 일정한 간격을 두고 형성된다. 또한, 상기 복수의 신호 패드(110)와 복수의 접지 패드(130)는 상호 평행하게 배치될 수 있다. The
절연층(200)은 낮은 전압 레벨을 가지는 신호가 인가되는 경우, 비도전 물질로 기능한다. 그러나 높은 전압 레벨을 가지는 신호가 인가되는 경우, 절연층(200)의 절연 저항이 열화하여 비교적 큰 전류를 통하게 되는 절연 파괴 현상이 일어날 수 있다. 절연층(200)은 구동전압 조건에서의 절연특성과 고전압 내구성을 가지는 고분자 수지를 기반으로 이루어질 수 있다. 고분자 수지는 폴리이미드계, 에폭시계, 아크릴계, 폴리올레핀계 중 적어도 하나를 포함할 수 있다. The insulating
여기서 높은 전압 레벨을 가지는 신호는 과도 전압(Transient voltage)으로 전자 제품의 신뢰성을 떨어뜨리는 주된 요인이다. 과도 전압의 원인으로는 근접회로에서의 갑작스런 부하의 변화, 전원의 불안정한 요동, 커플된 전선을 통한 간섭, 스위치 동작, 번개, EOS (과전압/과전류 스트레스: Electrical Overstress), ESD 등이 있다. Here, a signal having a high voltage level is a main factor that lowers the reliability of the electronic product due to a transient voltage. The causes of transient voltages include sudden load changes in the proximity circuit, unstable fluctuations of the power supply, interference through coupled wires, switch operation, lightning, EOS (electrical overstress), and ESD.
따라서, 본 실시예에 따른 기판(100)은 ESD 성분뿐만 아니라 전술한 각종 과도전압의 원인되는 요소들로부터 회로 소자(11)를 보호할 수 있다.Accordingly, the
절연층(200)은 절연 파괴 현상이 일어나는 특정 전압 이상에서 전도성 가지도록 전도성 입자 또는 유기물반도체 입자를 포함할 수 있고, 전도성 입자를 일정비율로 혼합한 소재로 이루어질 수 있다. 전도성 입자는 금속(Metal) 입자, 카본(Carbon) 계열의 입자, 및 세라믹(Ceramic) 입자 중 적어도 하나를 포함할 수 있다. 이 때, 금속 입자는 니켈(Ni), 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함할 수 있고, 카본(Carbon) 계열의 입자는 카본 블랙(Carbon black) 및 그래파이트(Graphite) 중 적어도 하나를 포함할 수 있고, 세라믹(Ceramic) 입자는 산화 아연(ZnO) 및 이산화 티타늄(TiO2) 중 적어도 하나를 포함할 수 있다.The insulating
또한, 절연층(200)은 금속 플레이트(300)의 일면에 도포되어 형성될 수 있다.The insulating
금속 플레이트(300)는 신호 패드(110)로 유입된 ESD가 절연층(200)으로부터 접지 패드(130)까지 이동할 수 있는 경로를 제공한다. 따라서 금속 플레이트(300)는 일반적인 신호선의 저항(50ohm)보다 낮은 면 저항(예를 들면, 0.1m ohm/sq. 이하)을 갖는 전도성 소재를 사용하는 것이 바람직하다. 전도성 소재는 금(Au), 은(Ag), 구리(Cu) 등으로 이루어질 수 있다. 또한, 금속 플레이트(300)는 나노 입자를 활용한 잉크 또는 플레이크형(flake type) 미크론 입자를 분산시킨 페이스트(Paste) 형태일 수 있다. The
또한, 금속 플레이트(300)는 소정 지름으로 권취된 릴 형태로 제공될 수 있다.In addition, the
금속 플레이트(300)는 복수의 신호 패드(110)와 신호 패드(110)의 양측에 배치된 복수의 접지 패드(130)를 함께 덮을 수 있는 정도의 폭을 갖는 직사각 형상으로 이루어질 수 있다. 다만, 금속 플레이트(300)는 단면이 직사각 형상인 것으로 한정되지 않고, 복수의 신호 패드(110)를 덮고, 양측의 접지 패드(130)와 연결될 수 있는 형상이면 어느 형상이든 가능하다. The
금속 플레이트(300)의 저면 양단은 복수의 접지 패드(130)와 솔더링될 수 있고, 금속 플레이트(300)의 저면 중앙은 절연층(200)을 통해 복수의 신호 패드(110)와 솔더링될 수 있다. 이에 따라 금속 플레이트(300)의 양단에는 접지 패드(130)와 전기적으로 연결되는 제1 솔더링부(115)가 형성되고, 금속 플레이트(300)의 중앙에는 신호 패드(110) 와 연결되는 제2 솔더링부(135)가 형성될 수 있다. 이 때, 금속 플레이트(300)는 제1 솔더링부(115)를 통해 접지 패드(130)와 전기적으로 연결되지만, 신호 패드(110)와는 절연층(200)에 의해 간접적으로 연결됨에 따라 물리적으로 연결될 뿐 전기적으로는 연결되지 않는다. Both ends of the bottom surface of the
금속 플레이트(300)는 복수의 신호 패드(110)와 복수의 접지 패드(130)를 덮도록 형성될 수 있다. 이로써 ESD 성분이 신호 패드(110)를 통하여 기판(10) 내로 유입되는 경우에 금속 플레이트(300)가 ESD를 접지 패드(130)로 배출하는 경로 역할을 하여 회로 소자(11)의 오동작을 방지할 수 있다. The
금속 플레이트(300)는 기판에 실장되는 일반적인 전자 부품과 같이 단순하게 실장되는 것으로, 종래의 ESD 보호 디바이스를 적용할 때와 같이 별도의 추가 공정이 발생하지 않아 생산성 향상 및 비용 절감 효과를 얻을 수 있다. 따라서, 제품의 특성상 ESD 보호 디바이스를 대량으로 적용되어야 하는 경우 본 발명의 일 실시예에 따르면 적층 구조로 대체하게 되면 원가 절감을 극대화할 수 있다.Since the
도 2b는 본 발명의 일 실시예에 따른 기판의 제조공정을 순차적으로 나타내는 흐름도이다.FIG. 2B is a flowchart sequentially illustrating a manufacturing process of a substrate according to an embodiment of the present invention.
도 2b를 참조하면, 본 발명의 일 실시예에 따른 기판의 제조 공정은 하기와 같다.Referring to FIG. 2B, a process for manufacturing a substrate according to an embodiment of the present invention is as follows.
준비된 기판(10)에 일렬로 배열되는 복수의 신호 패드(110) 및 상기 신호 패드(110)와 일정한 간격을 두고 일렬로 배열된 복수의 접지 패드(130)를 포함하는 패드층(100)을 형성한다(S11).A
이어서 금속 릴(미도시) 로부터 소정 길이를 갖도록 금속 플레이트(300)를 커팅한 후, 일면에 절연층(200)을 도포한다(S12). 이 경우, 절연층(200)은 제작된 금속 스트립의 일면에 절연층(200)을 도포한 상태에서 금속 릴을 제작할 수도 있다. Next, the
이어서, SMT(Surface Mount Technology) 라인에서 절연층(200)이 복수의 신호 패드(110)를 덮도록 금속 플레이트(300)를 기판(10) 상에 적층한다(S13).Subsequently, the
도 2c는 도 2a에서 ESD의 이동 경로를 개략적으로 나타낸 단면도이다.FIG. 2C is a cross-sectional view schematically showing the movement path of the ESD in FIG. 2A. FIG.
도 2c를 참조하면, ESD 성분의 신호의 이동 경로를 화살표로 도시한다. ESD 성분의 신호는 신호 패드(110)로 유입되고, 유입된 ESD 성분의 신호에 의해 절연층(200)은 규정된 전압을 벗어난 이상 전압에 의하여 절연이 파괴되는 절연 파괴 현상이 일어난다. 절연 파괴에 의해 절연층(200)이 절연성을 잃고 전류를 흐르게 하여 ESD 성분의 신호는 절연층(200)에서 금속 플레이트(300)로 유입된다. Referring to FIG. 2C, the movement path of the signal of the ESD component is indicated by an arrow. A signal of the ESD component flows into the
금속 플레이트(300)는 접지 패드(130)와 전기적으로 연결되어 ESD 성분의 신호를 접지로 연결할 수 있다. 접지와 전위를 동일하게 유지함으로써 ESD 등과 같은 이상 전압의 발생으로부터 회로 소자(11)를 보호할 수 있다. 이로써 ESD 성분이 신호 패드(110)를 통하여 기판(10) 내로 유입되는 경우에 접지 패드(130)로 방출 시켜서 회로 소자(11)의 오동작을 방지할 수 있다.The
도 3a는 본 발명의 다른 실시예에 따른 기판의 적층 구조를 도시한 단면도이고, 도 3c는 도 3a에서 ESD의 이동 경로를 개략적으로 나타낸 단면도이다.FIG. 3A is a cross-sectional view illustrating a stacked structure of a substrate according to another embodiment of the present invention, and FIG. 3C is a cross-sectional view schematically illustrating a movement path of an ESD in FIG. 3A.
이하, 도 3a 및 도 3c에 도시된 다른 실시예에 따른 기판을 설명함에 있어, 전술한 도 2a 및 도 2c에 도시된 일 실시예에 따른 기판의 설명과 동일한 설명은 생략하고, 차이가 있는 부분을 중심으로 설명한다.Hereinafter, in explaining the substrate according to another embodiment shown in FIGS. 3A and 3C, the same description as the substrate according to the embodiment shown in FIGS. 2A and 2C will be omitted, .
도 3a를 참조하면, 적층 구조는 신호 패드(110)와 접지 패드(130)를 포함하는 패드층(100)과, 패드층(100)을 덮는 절연층(200')과, 절연층(200')을 덮는 도전층(300')을 포함할 수 있다.3A, the laminated structure includes a
본 발명의 다른 실시예에 따른 기판(10)의 적층 구조는 기판(10) 상에 형성되는 신호 패드(110) 및 신호 패드(110)에 간격을 두고 형성되는 접지 패드(130)를 포함하는 패드층(100)과 패드층(100) 상에 적층된 절연층(200') 및 절연층(200') 상에 적층되어 신호 패드(110)로 유입된 ESD가 접지 패드(130)로 배출되는 경로를 이루는 도전층(300')을 포함한다.The laminated structure of the
도전층(300')은 도 2에서 상술한 금속 플레이트(300)와 마찬가지로 신호 패드(110)로 유입된 ESD가 절연층(200')으로부터 접지 패드(130)까지 이동할 수 있는 경로를 제공한다. 따라서 도전층(300')은 일반적인 신호선의 저항(50ohm)보다 낮은 면 저항(예를 들면, 0.1m ohm/sq. 이하)을 갖는 전도성 소재를 사용하는 것이 바람직하다. 전도성 소재는 금(Au), 은(Ag), 구리(Cu) 등으로 이루어질 수 있다. 절연층(200')은 도 2에서 상술한 절연층(200)와 마찬가지로, 절연층(200')은 낮은 전압 레벨을 가지는 신호가 인가되는 경우, 비도전 물질로 기능한다. 그러나 높은 전압 레벨을 가지는 신호가 인가되는 경우, 절연층(200')의 절연 저항이 열화하여 비교적 큰 전류를 통하게 되는 절연 파괴 현상이 일어날 수 있다. The conductive layer 300 'provides a path through which the ESD introduced into the
절연층(200')은 터널링 효과가 가능한 범위 두께(g)로 신호 패드(110) 및 접지 패드(130)를 덮는다. 신호 패드(110)의 상부와 도전층(300') 간의 거리(g)는 절연층(200')의 두께에 의해 형성된다. 신호 패드(110)의 상부와 도전층(300') 간의 거리(g)는 신호 패드(110)와 접지 패드(130) 간의 거리(d) 보다 좁게 형성된다. 절연층(200')은 이러한 신호 패드(110)와 도전층(300') 간의 거리(g)를 일정하게 유지할 수 있도록 해주는 역할을 한다. 여기서 신호 패드(110)와 도전층(300') 간의 거리(g) 절연파괴가 일어나는 전압 값에 큰 영향을 미친다. 이에 따라, 절연층(200')의 두께에 따라 ESD 유입에 따른 보호 전압 수치가 달라질 수 있다. 절연층(200')을 이루는 재료는 절연저항의 범위가 105 ~ 1018 Ωcm 에서 선정할 수 있다. The insulating layer 200 'covers the
본 발명의 일 실시예에 따르면, 기판(10) 상에 ESD 등의 고전압이 걸릴 경우 신호 패드(110)로 유입된 ESD가 접지 패드(130)로 배출되는 경로를 이루는 도전층(300')이 절연층(200') 상에 적층되는 형태로 형성되어 있어 별도의 ESD 보호 디바이스를 기판에 실장하지 않아도 된다. 또한, 상기 도전층(300')은 절연층(200')과 접촉되는 것이 바람직한데 이는 ESD 등의 고전압이 절연층(200')에서 바로 도전층(300')에 연결되어 그라운드 될 수 있도록 하기 위함이다.According to an embodiment of the present invention, when a high voltage such as ESD is applied to the
이렇게 절연층(200')과 도전층(300')을 신호 패드(110) 상에 순차적으로 적층 형성함으로써 별도의 ESD 보호소자를 기판(10)에서 제거할 수 있어 ESD 보호 디바이스와 관련된 패키징 불량요인을 제거할 수 있고 공정적인 측면에서도 ESD 보호소자의 실장 공정을 거치지 않아도 되어 공정의 간소화가 가능하며, 재료비 측면에서도 ESD 보호소자를 실장하지 않음에 따른 재료비 절감이 가능해진다.By forming the insulating layer 200 'and the conductive layer 300' sequentially on the
도 3b는 본 발명의 다른 실시예에 따른 기판의 제조공정을 순차적으로 나타내는 흐름도이다.도 3b를 참조하면, 본 발명의 일 실시예에 따른 기판의 제조 공정은 하기와 같다.FIG. 3B is a flowchart sequentially illustrating a process of manufacturing a substrate according to another embodiment of the present invention. Referring to FIG. 3B, a process of manufacturing a substrate according to an embodiment of the present invention is as follows.
준비된 기판(10)에 일렬로 배열되는 복수의 신호 패드(110) 및 상기 신호 패드(110)와 일정한 간격을 두고 일렬로 배열된 복수의 접지 패드(130)를 포함하는 패드층(100)을 형성한다(S21). A
이어서 패드층(100) 상에 절연층(200')을 도포한다(S22).Subsequently, the insulating layer 200 'is coated on the pad layer 100 (S22).
이어서 절연층(200') 상에 도전층(300')을 도포한다(S23).Subsequently, the conductive layer 300 'is coated on the insulating layer 200' (S23).
이러한 기판 제조 방법은 기판 상에 직접 절연층(200')과 도전층(300')을 순차적으로 도포하는 것이므로 도 2a에서 상술한 금속 플레이트(300)를 적용할 수 없는 구조에서 활용할 수 있는 이점이 있다.Since the method of manufacturing such a substrate is to sequentially coat the insulating layer 200 'and the conductive layer 300' directly on the substrate, the advantage that the
도 3c는 도 3a에서 ESD의 이동 경로를 개략적으로 나타낸 단면도이다. 3C is a cross-sectional view schematically showing the movement path of the ESD in FIG. 3A.
도 3c를 참조하면, ESD 성분의 신호의 이동 경로를 화살표로 도시한다. ESD 성분의 신호는 신호 패드(110)로 유입되고, 유입된 ESD 성분의 신호에 의해 절연층(200')은 규정된 전압을 벗어난 이상 전압에 의하여 절연이 파괴되는 절연 파괴 현상이 일어난다. 1차 절연 파괴에 의해 절연층(200')이 절연성을 잃고 전류를 흐르게 하여 ESD 성분의 신호는 절연층(200')에서 도전층(300')으로 유입된다. 도전층(300')으로 유입된 ESD 성분의 신호는 접지 방출되기 위해 절연층(200')에서 2차 절연파괴가 일어난다. 두 번의 절연 파괴 현상을 통해 ESD 성분의 신호는 접지 패드(130)로 방출되어 접지로 흐를 수 있다. 이로써 ESD 성분이 신호 패드(110)를 통하여 기판(10) 내로 유입되는 경우에 접지 패드(130)로 방출시켜 회로 소자(11)의 오동작을 방지할 수 있다.Referring to FIG. 3C, the movement path of the signal of the ESD component is indicated by an arrow. A signal of the ESD component flows into the
도 4a는 본 발명의 일 실시예에 따른 기판의 적층 구조를 도시한 단면도이고, 도 4c는 도 4a에서 ESD의 이동 경로를 개략적으로 나타낸 단면도이다. 4A is a cross-sectional view illustrating a stacked structure of a substrate according to an embodiment of the present invention, and FIG. 4C is a cross-sectional view schematically illustrating a movement path of an ESD in FIG. 4A.
이하, 도 4a 및 도 4c에 도시된 다른 실시예에 따른 기판을 설명함에 있어, 전술한 도 3a 및 도 3c에 도시된 일 실시예에 따른 기판의 설명과 동일한 설명은 생략하고, 차이가 있는 부분을 중심으로 설명한다.Hereinafter, in explaining the substrate according to another embodiment shown in FIGS. 4A and 4C, the same explanation as the description of the substrate according to the embodiment shown in FIGS. 3A and 3C will be omitted, .
도 4a를 참조하면, 본 발명의 일 실시예에 따른 기판(10)은 기판(10) 상에 형성되는 신호 패드(110)와 신호 패드(110)에 간격을 두고 형성되는 접지 패드(130)를 포함하고, 신호 패드(110) 상에 적층되는 절연층(200')을 포함하고, 접지 패드(130) 및 절연층(200') 상에 적층되는 도전층(300')을 포함한다. 이 때 도전층(300')은 신호 패드(110)로 유입된 ESD가 접지 패드(130)로 배출되는 경로를 이룬다.4A, a
절연층(200')은 터널링 효과가 가능한 범위 두께(g)로 신호 패드(110)를 덮는다. 신호 패드(110)의 상부와 도전층(300') 간의 거리(g)는 절연층(200')의 두께에 의해 형성된다. 신호 패드(110)의 상부와 도전층(300') 간의 거리(g)는 신호 패드(110)와 접지 패드(130) 간의 거리(d) 보다 좁게 형성된다.The insulating layer 200 'covers the
도전층(300')으로 유입된 ESD를 바로 접지로 연결할 수 있도록 도전층(300')이 접지 패드(130) 상에 직접적으로 적층함으로써 ESD 신뢰성을 강화할 수 있다.ESD reliability can be enhanced by directly laminating the conductive layer 300 'on the
기판(10) 상에 순차적으로 절연층(200')과 도전층(300')을 적층하는 구조는 단순하여서 양산성이 확보되고, ESD 보호 성능을 개선할 수 있다. 종래의 ESD 보호 디바이스가 다량 실장되는 제품에 적용 시에 비용을 절감할 수 있고, 시판 상에 별도의 ESD 보호 디바이스를 실장하지 않아도 되므로 기판(10)의 생산성을 향상시킬 수 있다. 또한, 본 발명의 기판(10)은 ESD로부터 보호가 필요한 영역의 사양에 따라 유연하게 적용 가능하다. The structure in which the insulating layer 200 'and the conductive layer 300' are sequentially stacked on the
도 4b는 본 발명의 또 다른 실시예에 따른 기판의 제조공정을 순차적으로 나타내는 흐름도이다.4B is a flowchart sequentially illustrating a manufacturing process of a substrate according to another embodiment of the present invention.
도 4b를 참조하면, 본 발명의 일 실시예에 따른 기판의 제조 공정은 하기와 같다.Referring to FIG. 4B, a process for manufacturing a substrate according to an embodiment of the present invention is as follows.
준비된 기판(10)에 일렬로 배열되는 복수의 신호 패드(110) 및 상기 신호 패드(110)와 일정한 간격을 두고 일렬로 배열된 복수의 접지 패드(130)를 포함하는 패드층(100)을 형성한다(S31).A
이어서 복수의 접지 패드(130)에 마스킹한다(S32).Then, a plurality of
이어서 패드층(100) 상에 절연층(200')을 도포하고(S33), 상기 마스킹을 제거한다(S34).Next, the insulating layer 200 'is applied on the pad layer 100 (S33), and the masking is removed (S34).
이어서 절연층(200') 상에 도전층(300')을 도포한다(S35). Subsequently, the conductive layer 300 'is coated on the insulating layer 200' (S35).
도 4c는 도 4a에서 ESD의 이동 경로를 개략적으로 나타낸 단면도이다. 4C is a cross-sectional view schematically showing the movement path of the ESD in FIG. 4A.
도 4c을 참조하면, ESD 성분의 신호의 이동 경로를 화살표로 도시한다. ESD 성분의 신호는 신호 패드(110)로 유입되고, 유입된 ESD 성분의 신호에 의해 절연층(200')은 규정된 전압을 벗어난 이상 전압에 의하여 절연이 파괴되는 절연 파괴 현상이 일어난다. 절연 파괴에 의해 절연층(200')이 절연성을 잃고 전류를 흐르게 하여 ESD 성분의 신호는 절연층(200')에서 도전층(300')으로 유입된다. 도전층(300')은 접지 패드(130)와 전기적으로 연결되어 ESD 성분의 신호를 접지로 연결할 수 있다. 접지와 전위를 동일하게 유지함으로써 ESD 등과 같은 이상 전압의 발생으로부터 기기를 보호할 수 있다. 이로써 ESD 성분이 신호 패드(110)를 통하여 기판(10) 내로 유입되는 경우에 회로 소자(11)의 오동작을 방지할 수 있다. Referring to FIG. 4C, the movement path of the signal of the ESD component is indicated by an arrow. A signal of the ESD component flows into the
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention.
10 : 기판
11 : 회로 소자
100 : 패드층
110 : 신호 패드
130 : 접지 패드
200 : 절연층
300 : 금속 플레이트
300' : 도체층10: substrate 11: circuit element
100: pad layer 110: signal pad
130: grounding pad 200: insulating layer
300: metal plate 300 ': conductor layer
Claims (16)
상기 적층 구조는,
기판 상에 형성되는 신호 패드 및 상기 신호 패드에 간격을 두고 형성되는 접지 패드를 포함하는 패드층;
상기 패드층 상에 적층된 절연층; 및
상기 절연층 상에 적층되어 상기 신호 패드로 유입된 ESD(Electrostatic Discharge)가 상기 접지 패드로 배출되는 경로를 이루는 도전층;을 포함하는 기판.A substrate having a laminated structure for protecting a mounted circuit element from static electricity,
In the laminated structure,
A pad layer including a signal pad formed on a substrate and a ground pad spaced apart from the signal pad;
An insulating layer stacked on the pad layer; And
And a conductive layer stacked on the insulating layer and forming a path through which ESD (Electrostatic Discharge) introduced into the signal pad is discharged to the ground pad.
상기 절연층은 상기 신호 패드만을 덮도록 적층되는 것을 특징으로 하는 기판.The method according to claim 1,
Wherein the insulating layer is laminated so as to cover only the signal pad.
상기 도전층은 상기 접지 패드 상에 적층되는 것을 특징으로 하는 기판.3. The method of claim 2,
Wherein the conductive layer is deposited on the ground pad.
상기 절연층은 특정 전압 이상에서 전도성을 가지도록 전도성 입자 또는 유기물 반도체 입자를 일정한 비율로 혼합한 것을 특징으로 기판.The method according to claim 1,
Wherein the insulating layer is formed by mixing conductive particles or organic semiconductor particles at a predetermined ratio so as to have conductivity at a specific voltage or higher.
상기 도전층은 금속플레이트인 것을 특징으로 하는 기판.The method of claim 3,
Wherein the conductive layer is a metal plate.
상기 신호 패드는 복수로 일렬 배치되고,
상기 접지 패드는 복수로 상기 복수의 신호 패드와 평행하게 일렬 배치되는 것을 특징으로 하는 기판. 6. The method of claim 5,
Wherein the plurality of signal pads are arranged in a line,
Wherein the plurality of ground pads are arranged in a line in parallel with the plurality of signal pads.
상기 복수의 접지 패드는 상기 복수의 신호 패드를 기준으로 대칭되게 배열되는 것을 특징으로 하는 기판.The method according to claim 6,
Wherein the plurality of ground pads are arranged symmetrically with respect to the plurality of signal pads.
상기 금속 플레이트의 일면에 상기 절연층이 도포 형성된 것을 특징으로 하는 기판.6. The method of claim 5,
Wherein the insulating layer is formed on one surface of the metal plate.
상기 금속 플레이트는 상기 복수의 접지 패드와 전기적으로 연결되는 것을 특징으로 하는 기판.The method according to claim 6,
Wherein the metal plate is electrically connected to the plurality of ground pads.
상기 금속 플레이트는 일 부분이 상기 복수의 접지 패드를 덮고, 나머지 부분에만 상기 절연층이 도포 형성된 것을 특징으로 하는 기판.The method according to claim 6,
Wherein a portion of the metal plate covers the plurality of ground pads and the insulating layer is applied only to the remaining portion of the metal plate.
상기 금속 플레이트는 상기 복수의 접지 패드와 솔더링 되는 것을 특징으로 하는 기판.11. The method of claim 10,
Wherein the metal plate is soldered to the plurality of ground pads.
상기 절연층은 상기 복수의 신호 패드와 솔더링 되는 것을 특징으로 하는 기판.12. The method of claim 11,
Wherein the insulating layer is soldered to the plurality of signal pads.
상기 금속 플레이트는 릴 형태로 이루어지는 것을 특징으로 하는 기판.6. The method of claim 5,
Wherein the metal plate is in the form of a reel.
기판에 일렬로 배열되는 복수의 신호 패드 및 상기 신호 패드와 일정한 간격을 두고 일렬로 배열된 복수의 접지 패드를 포함하는 패드층을 형성하는 단계;
금속 플레이트의 일면에 절연층을 도포하는 단계; 및
상기 절연층이 상기 복수의 신호 패드를 덮도록 상기 금속 플레이트를 상기 기판 상에 적층하는 단계;를 포함하는 기판 제조방법.A method of manufacturing a substrate having a laminated structure for protecting a mounted circuit element from static electricity,
Forming a pad layer including a plurality of signal pads arranged in a line on a substrate and a plurality of ground pads arranged in a line spaced apart from the signal pads;
Applying an insulating layer to one side of the metal plate; And
And laminating the metal plate on the substrate such that the insulating layer covers the plurality of signal pads.
기판에 일렬로 배열되는 복수의 신호 패드 및 상기 신호 패드와 일정한 간격을 두고 일렬로 배열된 복수의 접지 패드를 포함하는 패드층을 형성하는 단계;
상기 패드층 상에 절연층을 도포하는 단계; 및
상기 절연층 상에 도전층을 도포하는 단계를 포함하는 기판 제조방법.A method of manufacturing a substrate having a laminated structure for protecting a mounted circuit element from static electricity,
Forming a pad layer including a plurality of signal pads arranged in a line on a substrate and a plurality of ground pads arranged in a line spaced apart from the signal pads;
Applying an insulating layer on the pad layer; And
And applying a conductive layer on the insulating layer.
상기 패드층을 형성하는 단계 이후에 상기 복수의 접지 패드에 마스킹하는 단계; 및
상기 절연층을 도포하는 단계 이후에 상기 마스킹을 제거하는 단계를 더 포함하는 기판 제조방법.16. The method of claim 15,
Masking the plurality of ground pads after forming the pad layer; And
And removing the masking after the step of applying the insulating layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160073982A KR20170141039A (en) | 2016-06-14 | 2016-06-14 | Board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160073982A KR20170141039A (en) | 2016-06-14 | 2016-06-14 | Board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170141039A true KR20170141039A (en) | 2017-12-22 |
Family
ID=60936426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160073982A KR20170141039A (en) | 2016-06-14 | 2016-06-14 | Board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20170141039A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110113863A (en) * | 2019-05-09 | 2019-08-09 | 武汉精立电子技术有限公司 | A kind of pcb board with antistatic protection function |
US10903177B2 (en) | 2018-12-14 | 2021-01-26 | Samsung Electronics Co.. Ltd. | Method of manufacturing a semiconductor package |
-
2016
- 2016-06-14 KR KR1020160073982A patent/KR20170141039A/en unknown
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10903177B2 (en) | 2018-12-14 | 2021-01-26 | Samsung Electronics Co.. Ltd. | Method of manufacturing a semiconductor package |
US11594500B2 (en) | 2018-12-14 | 2023-02-28 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN110113863A (en) * | 2019-05-09 | 2019-08-09 | 武汉精立电子技术有限公司 | A kind of pcb board with antistatic protection function |
CN110113863B (en) * | 2019-05-09 | 2024-04-19 | 武汉精立电子技术有限公司 | PCB board with electrostatic protection function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100568658C (en) | Be used for device and system that static discharge suppresses | |
US7202770B2 (en) | Voltage variable material for direct application and devices employing same | |
US9190833B2 (en) | Integrated thermistor and metallic element device and method | |
US9320135B2 (en) | Electric discharge protection for surface mounted and embedded components | |
US7708912B2 (en) | Variable impedance composition | |
CN105281306A (en) | Composite electronic component, method of manufacturing the same, board for mounting thereof, and packaging unit thereof | |
JP5206415B2 (en) | Static electricity countermeasure parts and manufacturing method thereof | |
JP2004535749A (en) | Electrostatic discharge device for network equipment | |
KR20170141631A (en) | Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof | |
KR20170141039A (en) | Board and manufacturing method thereof | |
US10181718B2 (en) | Surface-mountable electrical circuit protection device | |
JP2009152348A (en) | Electrostatic countermeasure component | |
CN104427749A (en) | Printed circuit board | |
CN101527195B (en) | Variable impedance material | |
JP2005203789A (en) | High current feed-through device | |
CN109300690A (en) | Combined electronical assembly and plate with combined electronical assembly | |
US20090231763A1 (en) | Over-voltage protection device | |
US20240332914A1 (en) | Printed circuit spark gap with enhanced spark over voltage to protect an electronic device connected to the spark gap | |
US20200111611A1 (en) | Electric shock protection device, method for manufacturing same, and portable electronic device having same | |
WO2018176366A1 (en) | Circuit protection apparatus including structurally resilient electrical transient material and method for making same | |
CN108631286B (en) | Electronic device and overvoltage protection structure thereof | |
KR101872596B1 (en) | Composite electronic component | |
JP2009147315A (en) | Anti-static component | |
JP2008147271A (en) | Antistatic part and its manufacturing method | |
CN101488386A (en) | Transient pulse suppressing device and method for manufacturing thereof |