KR20170133758A - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- KR20170133758A KR20170133758A KR1020160064957A KR20160064957A KR20170133758A KR 20170133758 A KR20170133758 A KR 20170133758A KR 1020160064957 A KR1020160064957 A KR 1020160064957A KR 20160064957 A KR20160064957 A KR 20160064957A KR 20170133758 A KR20170133758 A KR 20170133758A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- electrode
- semiconductor layer
- layer
- type semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 138
- 238000002161 passivation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- -1 AlInGaAs Inorganic materials 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010454 slate Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
실시 예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.
Ⅲ-Ⅴ족 질화물 반도체(Group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.Group III-V nitride semiconductors have been spotlighted as core materials for light emitting devices such as light emitting diodes (LEDs) or laser diodes (LD) due to their physical and chemical properties.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명 기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since such a light emitting diode does not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting devices such as incandescent lamps and fluorescent lamps, it has excellent environmental friendliness, and has advantages such as long life and low power consumption characteristics. .
실시 예는 칩 두께를 줄일 수 있고, 작은 사이즈의 발광 구조물에 전극 패드의 구현이 용이한 발광 소자를 제공한다.Embodiments provide a light emitting device that can reduce the thickness of a chip and can easily implement an electrode pad in a light emitting structure having a small size.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상에 배치되는 패시베이션층; 상기 패시베이션층 상에 배치되고, 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되고, 타 단은 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 제1 전극; 상기 제2 도전형 반도체층 아래에 배치되는 제2 전극; 상기 제2 전극 아래에 배치되는 전극 패드; 및 상기 발광 구조물의 측면에 배치되는 절연층을 포함하며, 상기 제1 전극의 타단은 상기 발광 구조물의 측면에 배치되는 절연층으로부터 이격한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A passivation layer disposed on the first conductive semiconductor layer; A first conductive semiconductor layer disposed on the passivation layer and having one end contacting the first conductive semiconductor layer through the passivation layer and the other end extending toward a side of the light emitting structure, electrode; A second electrode disposed below the second conductive semiconductor layer; An electrode pad disposed under the second electrode; And an insulating layer disposed on a side surface of the light emitting structure, wherein the other end of the first electrode is spaced apart from an insulating layer disposed on a side surface of the light emitting structure.
상기 제1 전극은 상기 제1 도전형 반도체층 상에 배치되는 상부 전극; 상기 상부 전극과 연결되고, 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되는 적어도 하나의 접촉 전극; 및 상기 상부 전극의 일단과 연결되고, 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 확장 전극을 포함한다.The first electrode being disposed on the first conductive semiconductor layer; At least one contact electrode connected to the upper electrode and penetrating the passivation layer to contact the first conductive semiconductor layer; And an extension electrode connected to one end of the upper electrode and extending in a side direction of the light emitting structure to extend under the lower end of the light emitting structure.
상기 확장 전극은 상기 패시베이션층 상에 배치되고, 상기 상부 전극으로부터 수평 방향으로 확장되는 제1 확장부; 및 상기 제1 확장부와 연결되고, 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층으로 향하는 방향으로 상기 제2 도전형 반도체층의 하면 아래까지 확장되는 제2 확장부를 포함할 수 있다.The extension electrode being disposed on the passivation layer and extending horizontally from the upper electrode; And a second extension portion connected to the first extension portion and extending below the lower surface of the second conductivity type semiconductor layer in a direction from the first conductivity type semiconductor layer toward the second conductivity type semiconductor layer .
상기 제2 확장부는 수직 방향으로 상기 발광 구조물과 오버랩되지 않으며, 상기 수직 방향은 상기 제1 도전형 반도체층의 상면과 수직인 방향일 수 있다.The second extension portion may not overlap the light emitting structure in the vertical direction, and the vertical direction may be a direction perpendicular to the upper surface of the first conductive semiconductor layer.
상기 제2 확장부의 하단의 하면은 상기 제2 전극 패드의 하면과 동일 평면 상에 위치할 수 있다.The lower surface of the lower surface of the second extension portion may be located on the same plane as the lower surface of the second electrode pad.
상기 제2 확장부는 수직선을 기준으로 경사지도록 확장되며, 상기 수직선은 상기 제1 도전형 반도체층의 상면과 수직인 가상의 직선일 수 있다.The second extension may extend to be inclined with respect to a vertical line, and the vertical line may be an imaginary straight line perpendicular to an upper surface of the first conductive type semiconductor layer.
상기 수직선과 상기 제2 확장부 간의 내각은 0°~ 15°일 수 있다.The internal angle between the vertical line and the second extension may be 0 [deg.] To 15 [deg.].
상기 제2 확장부와 상기 절연층 간의 이격 거리는 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 갈수록 증가할 수 있다.The distance between the second extension portion and the insulating layer may increase from the first conductivity type semiconductor layer toward the second conductivity type semiconductor layer.
상기 제2 확장부는 상기 활성층 및 상기 제2 도전형 반도체층의 측면 상에 위치하는 절연층의 일부와 이격할 수 있다.The second extension portion may be spaced apart from a portion of the insulating layer located on the side surfaces of the active layer and the second conductivity type semiconductor layer.
상기 제1 전극은 상기 발광 구조물의 상면의 측변들 중 어느 한 측변에 인접하여 위치할 수 있다.The first electrode may be positioned adjacent to one side of the upper side of the light emitting structure.
상기 제1 전극은 상기 발광 구조물의 상면의 측변들 중 제1 측변에 인접하여 위치하는 제1-1 전극; 및 상기 발광 구조물의 상면의 측변들 중 상기 제1 측변과 마주보는 제2 측변에 인접하여 위치하는 제1-2 전극을 포함할 수 있다.The first electrode being adjacent to the first side of the upper side of the light emitting structure; And a second electrode located adjacent to a second side of the upper surface of the light emitting structure opposite to the first side.
상기 제2 확장부는 수직 방향으로 상기 접촉 전극과 오버랩되지 않으며, 상기 수직 방향은 상기 제1 도전형 반도체층의 상면과 수직인 방향일 수 있다.The second extension portion may not overlap the contact electrode in the vertical direction, and the vertical direction may be a direction perpendicular to the upper surface of the first conductive type semiconductor layer.
상기 절연층은 상기 제2 도전형 반도체층의 하면에 배치되고, 상기 제2 전극을 노출하는 제1 절연층; 및 상기 발광 구조물의 측면에 배치되는 제2 절연층을 포함하며, 상기 제2 확장부의 하단은 상기 제1 절연층 및 제2 절연층으로부터 이격될 수 있다.Wherein the insulating layer is disposed on a lower surface of the second conductive type semiconductor layer, the first insulating layer exposing the second electrode; And a second insulating layer disposed on a side surface of the light emitting structure, and a lower end of the second extending portion may be spaced apart from the first insulating layer and the second insulating layer.
실시 예는 칩 두께를 줄일 수 있고, 작은 사이즈의 발광 구조물에 전극 패드의 구현이 용이할 수 있다.Embodiments can reduce the chip thickness and facilitate implementation of the electrode pads in the light emitting structure having a small size.
도 1은 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 3은 도 1 및 도 2에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 4는 도 1 및 도 2에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 5a는 도 3에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 5b는 도 3에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 7a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 7b는 도 7a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 8a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 8b는 도 8a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 9는 도 8a 및 도 8b에 도시된 발광 소자의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.
도 10a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타내고, 도 10b는 도 10a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 11a 내지 도 11i는 도 6에 도시된 발광 소자를 제조하는 방법을 나타내는 공정도이다.
도 12는 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 13은 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 14는 도 13에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.1 is a top plan view of a light emitting device according to an embodiment.
2 is a bottom plan view of the light emitting device shown in Fig.
3 is a sectional view of the light emitting device shown in Figs. 1 and 2 in the AB direction.
4 is a sectional view of the light emitting device shown in Figs. 1 and 2 in the CD direction.
5A shows an embodiment of the first electrode shown in FIG.
5B shows another embodiment of the first electrode shown in FIG.
6 is a sectional view of a light emitting device according to another embodiment.
7A is a top plan view of a light emitting device according to another embodiment.
7B is a bottom plan view of the light emitting device shown in FIG. 7A.
8A is a top plan view of a light emitting device according to another embodiment.
8B is a bottom plan view of the light emitting device shown in FIG. 8A.
9 is a cross-sectional view taken along the line I-II of the light emitting device shown in Figs. 8A and 8B.
FIG. 10A is a top plan view of a light emitting device according to another embodiment, and FIG. 10B is a bottom plan view of a light emitting device shown in FIG. 10A.
11A to 11I are process drawings showing a method of manufacturing the light emitting device shown in Fig.
12 shows a cross-sectional view of a lighting device according to an embodiment.
13 shows a top view of a display device according to the embodiment.
Fig. 14 shows a cross-sectional view of the display device shown in Fig. 13 according to one embodiment in the direction AA '.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer will be described with reference to the drawings. The same reference numerals denote the same elements throughout the description of the drawings.
도 1은 실시 예에 따른 발광 소자(1000)의 상측 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(1000)의 하측 평면도를 나타내고, 도 3은 도 1 및 도 2에 도시된 발광 소자(1000)의 AB 방향의 단면도를 나타내고, 도 4는 도 1 및 도 2에 도시된 발광 소자(1000)의 CD 방향의 단면도를 나타낸다.1 is a top plan view of a
도 1 내지 도 4를 참조하면, 발광 소자(1000)는 발광 구조물(1110), 패시베이션층(passivation layer, 1120), 제1 전극(1130), 제2 전극(1140), 제2 전극 패드(1145), 및 절연층(insulation layer, 1150)을 포함한다.1 to 4, the
발광 구조물(1110)은 제1 도전형 반도체층(1112), 제2 도전형 반도체층(1116), 및 제1 도전형 반도체층(1112)과 제2 도전형 반도체층(1116) 사이에 배치되는 활성층(1114)을 포함한다. 예컨대, 발광 구조물(1110)은 위에서 아래로 제1 도전형 반도체층(1112), 활성층(1114), 및 제2 도전형 반도체층(1116)이 순차적으로 배치되는 구조일 수 있다.The
예컨대, 발광 구조물(1110)의 직경은 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116) 방향으로 갈수록 감소할 수 있으며, 발광 구조물(1110)의 측면은 역경사면을 가질 수 있다.For example, the diameter of the
투광성 기판 또는 지지 기판을 구비하는 일반적인 발광 소자와 달리, 실시 예에 따른 발광 소자(1000)는 투광성 기판 또는 지지 기판을 구비하지 않는다. 이로 인하여 발광 소자의 칩 사이즈(예컨대, 직경), 또는 부피가 줄어들기 때문에, 실시 예에 따른 발광 소자가 사용되는 애플리케이션, 예컨대, 디스플레이 장치 등의 두께, 또는 사이즈를 줄일 수 있다.Unlike a general light emitting device having a light transmitting substrate or a supporting substrate, the
제1 도전형 반도체층(1112)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.The first conductivity
예컨대, 제1 도전형 반도체층(1112)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.For example, the first conductivity
광 추출을 높이기 위하여 제1 도전형 반도체층(1112)의 상면에는 광 추출 구조, 예컨대, 요철(1112a)이 형성될 수 있다.In order to increase light extraction, a light extracting structure, for example, a concavity and
활성층(1114)은 제1 도전형 반도체층(1112)과 제2 도전형 반도체층(1116)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The
활성층(1114)은 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다.The
활성층(1114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(1114)이 양자우물구조인 경우, 활성층(1114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.The
활성층(1114)의 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 낮을 수 있다. 우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있다.The energy band gap of the well layer of the
제2 도전형 반도체층(1116)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.The second conductivity
예컨대, 제2 도전형 반도체층(1116)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.For example, the second conductivity
발광 구조물(1110)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있으나, 이에 한정되는 것은 아니며, 다양한 파장대의 가시 광선을 발생하거나 또는 자외선을 발생할 수도 있다.The
예컨대, 적색광을 발생하는 발광 구조물(1110)의 제1 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대, AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있으며, n형 도펀트를 포함할 수 있다.For example, the first conductivity type semiconductor layer of the
또한 예컨대, 적색광을 발생하는 발광 구조물(1110)의 활성층은 GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. In addition, for example, the active layer of the
또한 예컨대, 적색광을 발생하는 발광 구조물의 활성층의 양자 우물층의 조성은 (AlpGa1 -p)qIn1 - qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 양자 장벽층의 조성은 (Alp1Ga1 - p1)q1In1 - q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다.For example, the composition of the quantum well layer of the active layer of the light emitting structure that generates red light may be (Al p Ga 1 -p ) q In 1 - q P layer (where 0 ? P? 1, 0 ? Q? and the composition of the quantum barrier layer is (Al p1 Ga 1 - p1) q1 in 1 - q1 be a P layer (where, 0≤p1≤1, 0≤q1≤1), but the embodiment is not limited thereto.
또한 예컨대, 적색광을 발생하는 발광 구조물의 제2 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있으며, p형 도펀트를 포함할 수 있다.For example, the second conductivity type semiconductor layer of the light emitting structure that generates red light may be In x Al y Ga 1-xy P (0? X? 1, 0? Y? 1, 0? X + May be formed of a semiconductor material having a composition formula of Al y Ga 1 -x- y N (0? X? 1, 0? Y ? 1, 0? X + y? 1) and may include a p-type dopant .
도 3 및 도 4에는 도시되지 않았지만, 제1 도전형 반도체층(1112)으로부터 활성층(1114)으로 주입되는 전자가 제2 도전형 반도체층(1116)으로 넘어가는 것을 방지하여 발광 효율을 높이기 위하여, 발광 구조물(1110)은 활성층(1114)과 제2 도전형 반도체층(1116) 사이에 배치되는 전자 차단층을 더 구비할 수 있다. 이때 전자 차단층의 에너지 밴드 갭은 활성층(1114)의 장벽층의 에너지 밴드 갭보다 크다.Although not shown in FIGS. 3 and 4, in order to prevent electrons injected from the first conductivity
제1 전극(1130)은 발광 구조물(1110) 상에 배치되며, 일단은 제1 도전형 반도체층(1112)에 접촉하고, 타단은 발광 구조물(1110)의 측부 방향으로 확장되어 발광 구조물(1110)의 하단 아래까지 확장된다.The
패시베이션층(1120)은 제1 도전형 반도체층(1112) 상에 배치된다. 패시베이션층(1120)은 제1 도전형 반도체층(1112)의 상면과 제1 전극(1130) 하면 사이에 배치될 수 있다. 또한 예컨대, 패시베이션층(1120)은 제2 절연층(1154) 상에도 배치될 수 있다.The
예컨대, 제1 전극(1130)은 상부 전극(1134), 접촉 전극(1136), 및 확장 전극(1132)을 포함한다.For example, the
상부 전극(1134)은 제1 도전형 반도체층(1112) 및 제2 절연층(1154) 상에 배치되는 패시베이션층(1120) 상에 배치된다.The
도 1에서 상부 전극(1134)은 제1 도전형 반도체층(1121)의 가장 자리, 예컨대, 제1 도전형 반도체층(1112)의 상면의 모서리에 인접하여 배치될 수 있으나, 이에 한정되는 것은 아니며, 제1 도전형 반도체층(1112)의 상면의 변의 중앙에 배치될 수도 있다.1, the
도 1에 도시된 상부 전극(1134)의 평면 형상은 사각형이나, 이에 한정되는 것은 아니며, 다른 실시 예에서 상부 전극(1134)의 평면 형상은 원형, 타원형 또는 다각형일 수 있다.The planar shape of the
접촉 전극(1136)은 상부 전극(1134)의 하면으로부터 확장되며, 패시베이션층(1120)을 관통하여 제1 도전형 반도체층(1112)의 상면에 접촉한다.The
예컨대, 접촉 전극(1136)은 상부 전극(1134)의 하면에서 제1 도전형 반도체층(1112)의 상면 방향으로 연장될 수 있고, 제1 도전형 반도체층(1112)의 상면과 오믹 접촉할 수 있다.For example, the
접촉 전극(1136)은 상부 전극(1134)과 확장 전극(1132)이 만나는 부분과 이격하여 위치할 수 있다. 이로 인하여 확장 전극(1132)을 통하여 유입되는 전류를 발광 구조물(1110)에 분산시켜 제공하여 발광 소자(1000)의 광 효율을 향상시킬 수 있다.The
확장 전극(1132)의 일단은 상부 전극(1134)의 일단과 연결되며, 타단은 상부 전극(1134)으로부터 발광 구조물(1110)의 제2 도전형 반도체층(1116)의 하면 아래까지 확장된다.One end of the
확장 전극(1132)은 제1 확장부(1132a), 및 제1 확장부(1132a)와 연결되는 제2 확장부(1132b)를 포함할 수 있다.The
제1 확장부(1132a)는 상부 전극(1134)과 연결되고, 패시베이션층(1120)의 가장 자리와 접촉할 수 있다.The
제2 확장부(1132b)는 일단이 제1 확장부(1132a)와 연결되고, 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116)으로 향하는 방향으로 확장되며, 발광 구조물(1110)과 수직 방향으로 오버랩되지 않는다.The
또한 제2 확장부(1132b)는 수직 방향으로 접촉 전극(1136)과 오버랩되지 않는다. 여기서 수직 방향으로 제1 도전형 반도체층(1112)의 상면과 수직한 방향일 수 있다.Also, the
제2 확장부(1132b)의 하단은 발광 구조물(1110)의 하단, 예컨대, 제2 도전형 반도체층(1116)의 하면 아래까지 확장될 수 있다. 예컨대, 제2 확장부(1132b)의 하단의 하면은 제2 전극 패드(1145)의 하면과 동일 평면 상에 위치하도록 발광 구조물의 하단까지 확장될 수 있다. 이는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 다이 본딩 또는 플립 칩 본딩을 하기 위해서이다.The lower end of the
도 3에서 패시베이션층(1120)은 제1 도전형 반도체층(1112)의 상면의 일 부분을 노출할 수 있다.In FIG. 3, the
패시베이션층(1120)은 투광성의 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3로 이루어질 수 있다.The
도 5a는 도 3에 도시된 제1 전극(1130)의 일 실시 예를 나타낸다.FIG. 5A shows an embodiment of the
도 5a를 참조하면, 제1 전극(1130)은 상부 전극(1134), 접촉 전극(1136), 및 확장 전극(1132)을 포함할 수 있다.Referring to FIG. 5A, the
예컨대, 접촉 전극(136)은 하나의 직선의 라인(line) 형상일 수 있으나, 이에 한정되는 것은 아니며, 상부 전극(1134)의 평면 형상에 따라서 원형, 타원형, 또는 다각형일 수도 있다.For example, the contact electrode 136 may be in the form of a straight line, but is not limited thereto, and may be circular, elliptical, or polygonal depending on the planar shape of the
도 5b는 도 3에 도시된 제1 전극(1130)의 다른 실시 예(1130a)를 나타낸다.FIG. 5B shows another
도 5b를 참조하면, 제1 전극(1130a)은 상부 전극(1134), 서로 이격하여 배치되는 복수의 접촉 전극들(1136-1 내지 1136-4), 및 확장 전극(1132)을 포함할 수 있다.5B, the
복수의 접촉 전극들(1136-1 내지 1136-4) 각각은 상부 전극(1134)의 하면에 접촉 또는 연결되며, 패시베이션층(1120)을 관통하여 제1 도전형 반도체층(1112)의 상면에 접촉될 수 있다.Each of the plurality of contact electrodes 1136-1 to 1136-4 is in contact with or connected to the lower surface of the
복수의 접촉 전극들(1136-1 내지 1136-4)의 형상은 사각형일 수 있으나, 이에 한정하지 않으며, 원형 또는 다각형 형상일 수도 있다.The shape of the plurality of contact electrodes 1136-1 to 1136-4 may be rectangular, but is not limited thereto, and may be circular or polygonal.
제2 전극(1140)은 발광 구조물(1110) 아래에 배치되며, 제2 도전형 반도체층(1116)과 접촉한다. 예컨대, 제2 전극(1140)은 발광 구조물(1110)의 하면, 예컨대, 제2 도전형 반도체층(1116)의 하면 상에 배치될 수 있다.The
제2 전극(1140)은 제2 도전형 반도체층(1116)과 제2 전극 패드(1145) 사이에 배치되며, 제2 전극(1140)과 제2 도전형 반도체층(1116)은 오믹 접촉될 수 있다.The
제1 전극(1130)은 제1 도전형 반도체층(1112)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. 예컨대, 제1 전극(1130)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있으며, 단층 또는 복수의 층들로 이루어질 수 있다.The
제2 전극(1140)은 제2 도전형 반도체층(1116)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. The
예컨대, 제2 전극(1140)의 오믹 접촉층은 ITO와 같은 투명 전도성 산화물, 또는 Ni, Cr일 수 있다. 예컨대, 제2 전극(1140)의 반사층은 Ag, Al, 또는 Rh를 포함하거나, 또는 Ag, Al, 또는 Rh를 포함하는 합금이거나 또는 Cu, Re, Bi, Al, Zn, W, Sn, In, 또는 Ni 중 선택된 적어도 하나와 은(Ag)과의 합금일 수 있다.For example, the ohmic contact layer of the
또한 제2 전극(1140)은 확산 방지층, 또는 본딩층 중 적어도 하나를 더 포함할 수 있다. 예컨대, 제2 전극(1140)은 Ni, Cr, Ti, Pd, Pt, W, Co, 또는 Cu 중 적어도 하나를 포함하는 확산 방지층을 더 포함할 수 있다. 또한 예컨대, 제2 전극(1140)은 금(Au), 은(Ag), 또는 Au 함금으로 이루어지는 본딩층을 더 포함할 수 있다.The
제1 전극 패드(1135) 및 제2 전극 패드(1145) 각각은 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 본딩되는 부분으로 전기적 통전을 유지할 수 있는 전도성 금속일 수 있다. 예컨대, 제1 전극 패드(1135) 및 제2 전극 패드(1145) 각각은 Au, Ni, Cu, 또는 Al 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.Each of the first electrode pad 1135 and the
또한 예컨대, 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 작은 사이즈(예컨대, 100 마이크로 미만의 직경)를 갖는 발광 소자의 자기 정렬(self-assembly)을 위하여 제2 전극 패드(1145)는 Co, Ni, 또는 Fe 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.Also, for bonding, for example, to a package body, submount, or substrate, for self-assembly of a light emitting device having a small size (e.g., less than 100 microns in diameter) The
절연층(1150)은 발광 구조물(1110)의 측면 또는 하면 중 적어도 하나에 배치된다.The insulating
절연층(1150)은 제2 도전형 반도체층(1116) 아래에 배치될 수 있다.The insulating
예컨대, 절연층(1150)은 제2 도전형 반도체층(1116)의 하면에 배치되는 제1 절연층(1152)을 포함할 수 있다. For example, the insulating
예컨대, 제1 절연층(1152)은 제2 전극(1140)이 배치되는 영역을 제외한 제2 도전형 반도체층(1116)의 하면의 나머지 영역에 배치될 수 있다. 또한 예컨대, 제1 절연층(1152)은 제2 도전형 반도체층(1116)의 하면에 배치되는 제2 전극(1140)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(1140)의 하면의 일부 영역을 노출할 수 있다.For example, the first insulating
제2 전극 패드(1145)는 제1 절연층(1152) 및 제2 전극(1145) 아래에 배치될 수 있다.The
패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 다이 본딩(die bonding)을 하기 위하여, 제2 전극 패드(1145)의 하면과 제2 확장부(1132b)의 하면은 동일 평면(305) 상에 위치할 수 있다.The lower surface of the
제2 전극 패드(1145)는 제1 절연층(1152)에 의하여 노출되는 제2 전극(1140)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(1140)의 노출되는 부분과 연결 또는 접촉될 수 있다.The
예컨대, 제1 절연층(1152)은 제2 전극 패드(1145)의 측면의 상측 일부만을 감쌀 수 있다. 그리고 제2 전극 패드(1145)는 제1 절연층(1152)에 의하여 노출되는 제2 전극(1140)의 하면 아래에 배치될 수 있다. 제2 전극 패드(1145)의 가장 자리는 제1 절연층(1152)의 하면과 접하도록 제1 절연층(1152)의 하면 아래까지 수평 방향으로 확장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.For example, the first insulating
예컨대, 제2 전극 패드(1145)는 제2 도전형 반도체층(1116)에서 제1 도전형 반도체층(1112)으로 향하는 방향으로 볼록하게 절곡된 구조일 수 있으나, 이에 한정되는 것은 아니다.For example, the
다른 실시 예에서는 제1 절연층이 제2 전극 패드(1145)의 측면을 전부 감싸고, 제1 절연층의 하면, 제2 전극 패드(1145)의 하면, 및 제2 확장부(1132b)의 하면은 동일 평면 상에 위치할 수도 있다.The lower surface of the
절연층(1150)은 발광 구조물(1110)의 측면에 배치되는 제2 절연층(1154)을 더 포함할 수 있다. 예컨대, 제2 절연층(1154)은 제1 도전형 반도체층(1112)의 측면, 활성층(1114)의 측면, 및 제2 도전형 반도체층(1116)의 측면에 배치될 수 있다.The insulating
예컨대, 제2 절연층(1154)의 일단은 제1 도전형 반도체층(1112)의 상면의 가장 자리까지 확장되어 패시베이션층(1120)과 연결 또는 접촉될 수 있으며, 제2 절연층(1154)의 타단은 제1 절연층(1152)과 연결 또는 접촉될 수 있다.For example, one end of the second insulating
절연층(1150)은 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3 중 적어도 하나를 포함할 수 있다.An insulating
절연층(1150)은 굴절률이 서로 다른 적어도 두 개의 층을 적어도 1회 이상 교대로 적층한 복층 구조를 가지는 분산 브래그 반사층(Distributed Bragg Reflective layer)일 수 있다.The insulating
절연층(1150)은 제1 굴절률을 갖는 제1층, 및 제1 굴절률보다 작은 제2 굴절률을 갖는 제2층이 교대로 1회 이상 적층된 구조일 수 있다.The insulating
예컨대, 절연층(1150)은 TiO2층/SiO2층이 1회 이상 적층된 구조일 수 있고, 제1층 및 제2층 각각의 두께는 λ/4일 수 있고, λ은 발광 구조물(1110)에서 발생하는 광의 파장을 의미할 수 있다.For example, the insulating
도 3에 도시된 바와 같이, 제1 전극(1130)의 제2 확장부(1132b)는 활성층(1114) 및 제2 도전형 반도체층(1116)의 측면 상에 위치하는 제2 절연층(1154)의 일부와 이격하여 위치할 수 있다.3, the
또한 제2 확장부(1132b)의 최하단은 제1 및 제2 절연층들(1152,1154)으로부터 이격하여 위치할 수 있다. 이는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 제2 확장부(1132b)와 제2 전극 패드(1145) 간의 전기적인 단락을 방지하기 위함이다. In addition, the lowermost end of the
예컨대, 제2 확장부(1132b)는 수직선(1301)을 기준으로 경사지도록 확장될 수 있으며, 수직선(1301)은 제1 도전형 반도체층의 상면과 수직이고, 제1 확장부(1132a)와 제2 확장부(1132b)가 만나는 부분을 지나는 가상의 직선일 수 있다.For example, the
예컨대, 수직선(1301)과 제2 확장부(1132b)의 내측면 간의 내각(θ)은 0°이상이고, 30°보다 작을 수 있다. θ가 0°보다 작을 경우에는 제2 확장부(1132b)의 하단과 제2 전극 패드(1145) 간의 이격 거리가 짧아, 양자 간의 전기적인 단락이 발생할 수 있다. 또한 θ가 30°이상일 경우에는 제2 확장부(1132b)의 형성이 용이하지 않고, 단선될 수 있다.For example, the internal angle [theta] between the
θ가 0°인 경우는 제2 확장부(1132b)의 내측면이 수직선(301)과 평행한 경우이고, θ가 양수인 경우는 제2 확장부(1132b)의 내측면이 수직선(301)의 우측에 위치하는 경우이고, θ가 음수인 경우는 수직선(301)을 기준으로 제2 확장부(1132b)의 내측면이 수직선의 좌측(301)에 위치하는 경우일 수 있다.the inner surface of the
또는 예컨대, 제2 확장부(1132b)의 하단과 제2 전극 패드(1145) 간의 단락 방지 및 제2 확장부(1132b)의 단선 방지를 안정적으로 확보하기 위하여, 수직선(1301)과 제2 확장부(1132b) 사이의 내각(θ)은 0°~ 15°일 수도 있다. 또는 예컨대, θ는 5°초과이고 15°이하일 수도 있다.For example, in order to stably secure short-circuit between the lower end of the
예컨대, 제2 확장부(1132b)와 제2 절연층(1154) 간의 이격 거리(D1)는 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116) 방향으로 갈수록 증가할 수 있다.For example, the distance D1 between the
제2 확장부(1132b)의 최하단과 제2 전극 패드(1145) 사이의 이격 거리(D2)는 2nm ~ 5nm일 수 있다.The distance D2 between the lowermost end of the
D2가 2nm 미만일 경우에는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 제2 확장부(1132b)와 제2 전극 패드(1145) 간의 전기적인 단락 위험이 있을 수 있다.When D2 is less than 2 nm, there is a risk of electrical short circuit between the
D2가 5nm 초과할 경우에는 제1 전극(1130)의 상부 전극(1134)과 확장 전극(1132)의 연결이 끊어지거나 또는 확장 전극(1132)이 단선될 수 있다.When D2 exceeds 5 nm, the connection between the
도 6은 다른 실시 예에 따른 발광 소자(1000-1)의 단면도를 나타낸다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.6 is a cross-sectional view of a light emitting device 1000-1 according to another embodiment. The same reference numerals as those in FIG. 3 denote the same components, and a description of the same components will be simplified or omitted.
도 3의 패시베이션층(1120a)은 제1 도전형 반도체층(1112)의 상면의 일부를 노출한다. 반면에, 도 6의 발광 소자(1000-1)의 패시베이션층(1120a)은 접촉 전극(1136)과 접촉을 위하여 노출되는 제1 도전형 반도체층(1112)의 상면의 일부분을 제외하고는, 제1 도전형 반도체층(1112)의 상면을 노출하지 않을 수 있다.The
예컨대, 패시베이션층(1120a)은 접촉 전극(1136)과 접촉하는 제1 도전형 반도체층(1112)의 상면의 일 부분을 제외하고는 제1 도전형 반도체층(1112)의 상면을 전부 덮을 수 있고, 제2 절연층(1154)과 연결 또는 접촉될 수 있다.For example, the
도 7a는 다른 실시 예에 따른 발광 소자(1000-2)의 상측 평면도를 나타내고, 도 7b는 도 7a에 도시된 발광 소자(1000-2)의 하측 평면도를 나타낸다. 도 7a 및 도 7b는 도 6의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(1000)에도 동일하게 적용될 수 있다.FIG. 7A is a top plan view of the light emitting device 1000-2 according to another embodiment, and FIG. 7B is a bottom plan view of the light emitting device 1000-2 shown in FIG. 7A. 7A and 7B may be an embodiment including the
도 7a 및 도 7b를 참조하면, 제1 전극(1130a)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 어느 한 측변(예컨대, 1110-3)에 인접하여 위치할 수 있다.7A and 7B, the
도 8a는 또 다른 실시 예에 따른 발광 소자(1000-3)의 상측 평면도를 나타내고, 도 8b는 도 8a에 도시된 발광 소자(1000-3)의 하측 평면도를 나타내며, 도 9는 도 8a 및 도 8b에 도시된 발광 소자(1000-3)의 Ⅰ-Ⅱ 방향의 단면도를 나타낸다.8A is a top plan view of the light emitting device 1000-3 according to another embodiment, FIG. 8B is a bottom plan view of the light emitting device 1000-3 shown in FIG. 8A, FIG. 9 is a cross- Sectional view of the light emitting device 1000-3 shown in Fig.
도 8a, 도 8b, 및 도 9는 도 6의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(100)에도 동일하게 적용될 수 있다.8A, 8B, and 9 may be embodiments including the
도 8a, 도 8b, 및 도 9를 참조하면, 발광 소자(1000-3)는 2개의 제1 전극들(1130b1, 1130b2)를 가질 수 있다.8A, 8B, and 9, the light emitting device 1000-3 may have two first electrodes 1130b1 and 1130b2.
예컨대, 제1-1 전극(1130b1)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 제1 측변(예컨대, 1110-1)에 인접하여 위치할 수 있고, 제1-2 전극(1130b2)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 제1 측변(예컨대, 1110-1)과 마주보는 제2 측변(예컨대, 1110-2)에 인접하여 위치할 수 있다.For example, the 1-1 electrode 1130b1 may be positioned adjacent to the first side (e.g., 1110-1) of the side surfaces 1110-1 to 1110-4 on the upper surface of the
제1-1 및 제1-2 전극들(1130b1,1130b2) 각각의 구조는 상술한 도 3 또는 도 9의 제1 전극(1130)에 대한 설명이 동일하게 적용될 수 있다.The structure of each of the 1-1 and 1-2 electrodes 1130b1 and 1130b2 may be the same as that of the
도 7a 및 도 7b의 실시 예와 비교할 때, 발광 소자(1000-3)는 2개의 제1 전극들을 구비함으로써, 전류 분산 효율을 향상시킬 수 있다.Compared with the embodiment of FIGS. 7A and 7B, the light emitting device 1000-3 includes two first electrodes, thereby improving the current dispersion efficiency.
도 8a, 도 8b, 및 도 9에서는 2개의 제1 전극들을 예시하나, 이에 한정되는 것은 아니며, 다른 실시 예에서 제1 전극들의 수는 3개 이상일 수 있다. 또한 다른 실시 예에서는 제1 전극들은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 서로 마주보지 않은 측면들에 배치될 수도 있다.8A, 8B, and 9 illustrate two first electrodes, but are not limited thereto. In other embodiments, the number of first electrodes may be three or more. In other embodiments, the first electrodes may also be disposed on opposite sides of the side surfaces 1110-1 through 1110-4 on the top surface of the
도 10a는 다른 실시 예에 따른 발광 소자(1000-4)의 상측 평면도를 나타내고, 도 10b는 도 10a에 도시된 발광 소자(1000-4)의 하측 평면도를 나타낸다. 도 10a 및 도 10b는 도 6의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(1000)에도 동일하게 적용될 수 있다.10A is a top plan view of the light emitting device 1000-4 according to another embodiment, and FIG. 10B is a bottom plan view of the light emitting device 1000-4 shown in FIG. 10A. 10A and 10B may be an embodiment including the
도 10a 및 도 10b를 참조하면, 발광 소자(1000-4)는 발광 구조물(1110)의 상면의 가장 자리 영역 상에 위치하는 제1 전극(1130c)을 가질 수 있다.Referring to FIGS. 10A and 10B, the light emitting device 1000-4 may have a
예컨대, 제1 전극(1130c)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4)에 인접하는 가장 자리에 위치할 수 있다. 발광 소자들(1000-1 내지 1000-3)과 비교할 때, 도 10a 및 도 10b에 도시된 실시 예는 제1 전극(1130c)이 발광 구조물의 상면의 측변들에 인접하는 가장 자리에 위치하기 때문에, 전류 분산에 따른 광효율을 더욱 향상시킬 수 있다.For example, the
다른 실시 예에서 제1 전극과 본딩되는 패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층의 배치 및 구조에 따라서 제1 전극은 다양한 위치에 배치될 수 있다.In other embodiments, the first electrode may be disposed at various locations depending on the arrangement and configuration of the package body, submount, or conductive layer of the substrate being bonded to the first electrode.
도 3, 도 6, 도 9, 도 7a 및 도 7b, 도 10a 및 도 10b에 도시된 발광 소자(1000, 1000-1 내지 1000-4)는 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만일 수 있다. 이와 같이 직경이 100 마이크로 미만인 발광 소자는 와이어 본딩을 위한 본딩 패드의 형성이 용이하지 않다.The
패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층과 다이 본딩 또는 플립 칩 본딩되는 제1 전극(1130)의 제2 확장부(1132b)의 일단을 발광 구조물과 이격하여 위치시킴으로써, 실시 예는 작은 사이즈의 면적을 갖는 발광 구조물(1110)의 동일 측에 플립 칩 본딩 또는 다이 본딩을 위한 전극 패드를 용이하게 구현할 수 있다.One end of the
도 11a 내지 도 11i는 도 6에 도시된 발광 소자(1000-1)를 제조하는 방법을 나타내는 공정도이다.11A to 11I are process drawings showing a method of manufacturing the light emitting device 1000-1 shown in Fig.
도 11a를 참조하면, 성장 기판(1410) 상에 발광 구조물(1110)을 형성한다.Referring to FIG. 11A, a
예컨대, 성장 기판(1410) 상에 제1 도전형 반도체층(1112), 활성층(1114), 및 제2 도전형 반도체층(1116)를 순차적으로 형성할 수 있다. 발광 구조물(1110)의 측면은 개별 칩을 구분하기 위하여 발광 구조물에 대한 아이솔레이션(isolation) 식각 공정에 의하여 성장 기판(1410)에 대하여 기울어진 경사면이 될 수 있다.For example, the first conductivity
도 11a에는 도시되지 않았지만, 발광 구조물(1110)과 성장 기판(1410) 간의 격자 상수의 차이에 의한 스트레스를 완화하기 위하여 성장 기판(1410)과 발광 구조물(1110) 사이에 버퍼층(buffer layer) 또는 언도프드 반도체층(undoped-semiconductor layer), 예컨대, 언도프드 GaN층을 더 형성할 수도 있다.Although not shown in FIG. 11A, in order to alleviate stress caused by a difference in lattice constant between the
여기서 언도프드 GaN은 Unintentionally doped(의도하지 않은 언도프드) GaN(이하, "UID GaN"이라 칭한다), 특히 n-형의 UID GaN으로 성장될 있다. 예컨대, GaN의 성장 공정에서 n-형 도펀트를 공급하지 않는 영역에서도 N(나트륨)이 결핍된 N-vacancy가 발생할 수 있고, N-vacancy가 많아지면 잉여 전자의 농도가 커져서, UID GaN의 제조 공정에서 의도하지 않았더라고 UID GaN은 n-형 도펀트로 도핑된 것과 유사한 전기적인 특성을 나타낼 수도 있다.Here, undoped GaN can be grown as unintentionally doped (unintended undoped) GaN (hereinafter referred to as "UID GaN"), particularly n-type UID GaN. For example, N-vacancy deficient in N (sodium) may be generated in a region where n-type dopant is not supplied in the growth process of GaN. When N-vacancy increases, the concentration of surplus electrons increases, UID GaN may exhibit electrical properties similar to those doped with an n-type dopant.
성장 기판(1410)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 예컨대, 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 질화물 반도체 기판 중 어느 하나, 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The
다음으로 도 11b를 참조하면, 발광 구조물(1110)의 제2 도전형 반도체층(1116) 상에 제2 전극(1140)을 형성한다. 예컨대, 제2 도전형 반도체층(1116) 상에 제2 전극(1140) 형성을 위한 전도성 물질을 형성한 후에 포토리쏘그라피 공정 및 식각 공정을 통하여 전도성 물질을 패턴화함으로써, 제2 전극(1140)을 형성할 수 있다.Next, referring to FIG. 11B, a
다음으로 도 11c를 참조하면, 발광 구조물(1110)의 측면 및 제2 도전형 반도체층(1116) 상에 절연 물질을 증착하여 절연층(1150)을 형성한다. 예컨대, 제2 도전형 반도체층(1116) 상에 제1 절연층(1152)을 형성함과 동시에 발광 구조물(1110)의 측면에 제2 절연층(1154)을 형성할 수 있으며, 제1 절연층(1152)은 제2 전극(1140)의 상면의 일 영역을 노출할 수 있다.Next, referring to FIG. 11C, an insulating
다음으로 도 11d를 참조하면, 제1 절연층(1152) 및 노출되는 제2 전극(1140)의 상면의 일 영역 상에 제2 전극 패드(1145)를 형성한다.Next, referring to FIG. 11D, a
예컨대, 제1 절연층(1152) 및 제2 전극(1140)이 형성된 제2 도전형 반도체층(1116) 상에 전도성 물질을 증착한 후에 증착된 전도성 물질을 패터닝함으로써, 절연층(1152) 상에 제2 전극(1140)과 접촉되는 제2 전극 패드(1145)를 형성할 수 있다.For example, a conductive material is deposited on the second conductive
다음으로 도 11e를 참조하면, 임시 기판(Temporary Substrate, 1420), 및 임시 기판(1420) 상에 형성되는 희생층(1430)을 포함하는 지지 기판(1401)을 준비한다.Next, referring to FIG. 11E, a support substrate 1401 including a
실리콘 등과 같은 접착 부재(미도시)에 의하여 제2 전극 패드(1145)를 희생층(1430)에 본딩시킨다. 그리고 제2 전극 패드(1145)가 희생층(1430)에 본딩된 상태에서, 레이저 리프트 오프(Laser Lift Off, LLO) 공정에 의하여 성장 기판(1410)을 제거한다. 도 11e 이후에서는 도 11d에 도시된 발광 구조물(1110)을 180° 회전하여 도시한다.The
다음으로 도 11f를 참조하면, 발광 구조물(1110)과 성장 기판(1410) 사이에 형성되었던 버퍼층 또는 언도프드 반도체층을 식각 등을 통하여 제거한다. 그리고 성장 기판(1410)의 제거에 의하여 노출되는 제1 도전형 반도체층(1112)의 표면에 식각 등을 통하여 광 추출 구조(1112a)를 형성한다.Next, referring to FIG. 11F, a buffer layer or an undoped semiconductor layer formed between the
다음으로 도 11g를 참조하면, 성장 기판(1410)의 제거에 의하여 노출되는 제1 도전형 반도체층(1112)의 표면에 투광성 절연 물질을 증착하여 패시베이션층(1120a)을 형성한다. Next, referring to FIG. 11G, a
그리고 패시베이션층(1120a)의 일부를 식각하여, 제1 도전형 반도체층(1112)의 표면의 일부를 노출하는 관통홀(1302)을 형성한다.A part of the
도 11g의 공정에서 제1 도전형 반도체층(1112)의 표면을 노출하도록 패시베이션층(1120a)을 패턴닝함에 의하여, 도 3에 도시된 실시 예가 구현될 수 있다.The embodiment shown in FIG. 3 can be realized by patterning the
다음으로 도 11h를 참조하면, 관통홀(1301)을 채우도록 도전성 물질을 패시베이션층(1120a)에 증착한다. 이때 패시베이션층(1120a) 상에 형성되는 도전성 물질을 발광 구조물(1110)의 일 측의 희생층(1430)의 상면까지 확장되도록 증착시킨다.Next, referring to FIG. 11H, a conductive material is deposited on the
그리고 패시베이션층(1120a) 상에 형성되는 도전성 물질을 패터닝함으로써, 제1 전극(1130)을 형성한다. 이때 관통홀(1301)에 채워진 도전성 물질은 제1 도전형 반도체층(1112)의 표면과 접촉할 수 있다.The
다음으로 도 11i를 참조하면, 화학적 식각을 이용하여 희생층(1430)을 제거함으로써, 임시 기판(1420)을 제거하여, 실시 예에 따른 발광 소자(1000-1)를 얻을 수 있다.Next, referring to FIG. 11I, the
도 12는 실시 예에 따른 조명 장치(1200)의 단면도를 나타낸다.12 shows a cross-sectional view of a
도 12를 참조하면, 조명 장치(1200)는 기판(1510), 몸체(1520), 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5), 및 투광성 부재(1540)를 포함한다.12, the
기판(1510)은 제1 및 제2 배선층들(1512, 1514) 및 절연층(1515)을 포함하는 인쇄회로기판일 수 있다. 예컨대, 기판(1510)은 연성회로기판일 수 있다.The
제1 및 제2 배선층들(1512, 1514)은 기판(1510) 상에 서로 이격하여 배치될 수 있으며, 절연층(1515)은 제1 및 제2 배선층들(1512, 1514) 사이의 기판(1510)의 상면 상에 배치되어 제1 및 제2 배선층들(1512, 1514) 간을 전기적으로 절연시킬 수 있다. 또는 다른 실시 예에서는 절연층(1515)은 생략될 수도 있다.The first and
적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)는 기판(1510) 상에 배치되며, 제1 및 제2 배선층들(1512, 1514)과 전기적으로 연결된다. 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)는 상술한 실시 예에 따른 발광 소자들(1000, 1000-1 내지 1000-4) 중 어느 하나일 수 있다.At least one light emitting device (e.g., 1530-1 to 1530-5) is disposed on the
몸체(1520)는 기판(1510) 상에 배치되며, 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)로부터 조사되는 빛을 반사시킨다.The
예컨대, 몸체(1520)는 캐비티를 가지며, 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)는 캐비티 내에 배치될 수 있다. For example, the
예컨대, 몸체(1520)는 발광 소자들의 개수에 대응하는 수의 캐비티들을 포함할 수 있으며, 캐비티들 각각에는 발광 소자들 중 대응하는 어느 하나가 배치될 수 있다.For example, the
또한 몸체(1520)는 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)의 주위를 감싸는 격벽(1520a)을 가질 수 있다. 격벽(1520a)의 측면은 기판(1510)의 상부면에 대하여 기울어진 경사면일 수 있으며, 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)로부터 조사되는 빛을 반사시킬 수 있다.Also, the
도 12에서 발광 소자의 수는 5개이나, 이에 한정되는 것은 아니다. 조명 장치(1200)가 복수 개의 발광 소자들을 구비할 경우, 조명 장치는 발광 모듈로 구현될 수 있다.12, the number of light emitting elements is five, but the present invention is not limited thereto. When the
또한 예컨대, 다른 실시 예에서 발광 소자의 수는 1개일 수 있으며, 몸체(1520)는 발광 소자가 배치되는 1개의 캐비티를 가질 수 있으며, 실시 예에 따른 조명 장치(1200)는 발광 소자 패키지 형태로 구현될 수 있다.Also, for example, in another embodiment, the number of light emitting elements may be one, and the
또한 예컨대, 조명 장치(1200)가 복수 개의 발광 소자들을 구비하고, 복수 개의 발광 소자들이 청색광, 적색광, 또는 녹색광을 발생하는 경우에는, 발광 모듈 또는 이미지를 표현하는 디스플레이 장치의 광원으로 구현될 수도 있다.For example, when the
실시 예에 따른 발광 소자들은 두께를 줄일 수 있기 때문에, 이를 포함하는 발광 모듈 또는 디스플레이 장치는 크기 예컨대, 두께를 줄일 수 있다.Since the light emitting devices according to the embodiments can reduce the thickness, the light emitting module or the display device including the same can reduce the size, for example, the thickness.
일반적인 수평형 발광 소자는 성장 기판(예컨대, 사파이어 기판)을 포함하지만, 실시 예의 발광 소자들(예컨대, 1530-1 내지 1530-5)은 성장 기판을 포함하지 않아 두께를 줄일 수 있다.A typical horizontal light emitting device includes a growth substrate (e.g., sapphire substrate), but the light emitting devices (e.g., 1530-1 to 1530-5) of the embodiment do not include a growth substrate and can be reduced in thickness.
일반적인 수직형 발광 소자는 제1 전극 패드와 제2 전극 패드가 발광 구조물의 서로 반대 측에 배치되는 반면에, 실시 예의 발광 소자들(예컨대, 1530-1 내지 1530-5)은 제2 전극 패드(1145) 및 제1 전극(1130)의 제2 확장부(1132b)가 발광 구조물(1110)의 동일 측에 위치하기 때문에 두께를 줄일 수 있다.In the general vertical type light emitting device, the first electrode pad and the second electrode pad are disposed on opposite sides of the light emitting structure, whereas the light emitting devices (e.g., 1530-1 to 1530-5) 1145 of the
투광성 부재(1540)는 발광 소자(1530-2 내지 1530-5)를 감싸도록 몸체(1520)의 캐비티 내에 배치된다. 투광성 부재(1540)는 외부의 충격에 의한 발광 소자의 파손을 방지할 수 있고, 습기로 인한 발광 소자(1530-2 내지 1530-5)의 변색을 방지할 수 있다. 다른 실시 예에서는 투광성 부재(1540)가 생략될 수도 있다.The
도 13은 실시 예에 따른 디스플레이 장치(3000)의 평면도를 나타내고, 도 14는 도 13에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.FIG. 13 shows a plan view of a
도 13의 디스플레이 장치(3000)에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터, 디지털 방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Miltimedia Player), 네비게이션, 슬레이트 피시(Slate PC), 테블릿(Tablet) PC, 디지털 TV, 및 데스크탑 컴퓨터 등이 포함될 수 있으며, 평판 디스플레이 또는 플렉서블 디스플레이(flexible display)로 구현될 수도 있다. 또한 디스플레이 장치(3000)는 디스플레이 패널로 구현될 수 있다.The
디스플레이 장치(3000)에 의해 표현되는 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 제어됨으로써 구현될 수 있다. 이때 단위 화소는 R(Red), G(Green), B(Blue)의 조합에 의하여 형성되는 하나의 색을 구현하기 위한 최소 단위일 수 있다. 상술한 실시 예에 따른 발광 소자는 디스플레이 장치(3000)의 단위 화소의 역할을 할 수 있다.The time information represented by the
도 13 및 도 14를 참조하면, 디스플레이 장치(3000)는 기판(3100), 제1 배선 전극(3112), 제2 배선 전극(3114), 격벽(3520a)을 갖는 몸체(3520), 및 복수의 발광 소자들(예컨대, 3530-1 내지 3530-5)을 포함하는 매트릭스 형태의 단위 화소 어레이(P11 내지 Pnm, n,m>1인 자연수), 및 투광성 부재(3540)를 포함할 수 있다.13 and 14, a
기판(3100)은 플렉서블 기판일 수 있다. 예컨대, 기판(3100)은 유리나 폴리이미드(Polyimide)를 포함할 수 있으며, 절연성을 위하여 절연 재질, 예컨대, PEN(Polyethylene Naphthalate), 또는 PET(Polyethylene Terephthalate) 등을 포함할 수 있다. 기판(3100)은 투광성일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 불투광성일 수도 있다.The
복수의 발광 소자들(예컨대, 3530-1 내지 3530-5)은 기판(3100) 상에 m×n 매트릭스 형태로 배치될 수 있다. 도 14에는 5개의 발광 소자만을 도시하나, 디스플레이 장치(3000)의 발광 소자들의 수는 m×n 매트릭스에 포함된 개수일 수 있다.A plurality of light emitting elements (e.g., 3530-1 to 3530-5) may be disposed on the
격벽(3520a)은 복수의 발광 소자들(예컨대, 3530-1 내지 3530-5) 사이에 배치되며, 디스플레이 장치(3000)의 목적에 따라 콘트라스트(contrast)를 높이기 위하여 블랙(Black) 절연체를 포함하거나 또는 반사성을 높이기 위하여 화이트(white) 절연체를 포함할 수 있다. The
도 12의 격벽(1520a), 몸체(1520), 투광성 부재(1540)에 대한 설명이 격벽(3520a), 몸체(3520), 투광성 부재(3540)에 적용될 수 있다.The description of the
발광 소자들(예컨대, 3530-1 내지 3530-5) 각각은 도 3, 도 6, 도 7a, 도 8a, 및 도 10a에 도시된 실시 예들 중 어느 하나일 수 있다.Each of the light emitting devices (e.g., 3530-1 to 3530-5) may be any of the embodiments shown in Figs. 3, 6, 7A, 8A, and 10A.
제1 배선 전극(3112)은 기판(3100)의 하면에 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1 내지 3530-5) 각각의 제1 전극(1130)의 일단, 예컨대, 확장 전극(1132)의 일단과 연결 또는 본딩된다.The
제2 배선 전극(3114)은 기판(3100)의 하면에 제1 배선 전극(3114)과 이격하여 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1 내지 3530-5) 각각의 제2 전극 패드(1145)에 연결 또는 본딩된다.The
제1 및 제2 배선 전극들(3112,3114) 각각은 기판(3100)의 하면으로부터 노출될 수 있으나, 이에 한정되는 것은 아니다. 또한 도 14에서는 제1 및 제2 배선 전극들(3112,3114)이 기판(3100)을 관통하지만, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1 및 제2 배선 전극들(3112,3114)은 기판(3100)을 관통하지 않고, 기판(3100) 상에 위치할 수도 있다.Each of the first and
도 13 및 도 14에는 도시되지 않았지만, 제1 및 제2 배선 전극들(3112,3114)의 전기적인 단락을 방지하기 위하여 실시 예는 제1 및 제 배선 전극들(3112,3114) 사이의 기판(3100) 하면 상에 절연층을 더 구비할 수 있다.Although not shown in FIGS. 13 and 14, in order to prevent electrical shorting of the first and
발광 소자들(예컨대, 3530-1 내지 3530-5) 각각은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자, 및 녹색광을 발생하는 발광 소자를 포함하며, 행 방향 및 열 방향 각각으로 적색광을 발생하는 발광 소자, 녹색광을 발생하는 발광 소자, 및 청색광을 발생하는 발광 소자가 순차적으로 반복하여 배치될 수 있다. 이때 적색광, 녹색광, 청색광을 발생하는 발광 소자들, 예컨대, 단위 화소들이 하나의 이미지 화소(image pixel)을 이룰 수 있다.Each of the light emitting elements 3530-1 to 3530-5 includes a light emitting element that generates blue light, a light emitting element that generates red light, and a light emitting element that generates green light, and emits red light in the row direction and column direction, respectively A light emitting element for generating green light, and a light emitting element for generating blue light may be sequentially and repeatedly arranged. In this case, the light emitting elements, e.g., unit pixels, that emit red light, green light, and blue light may form one image pixel.
단위 화소 어레이에서 적색광을 발생하는 발광 소자의 발광 영역(이하 "적색 발광 영역"이라 함)의 면적, 녹색광을 발생하는 발광 소자의 발광 영역(이하 "녹색 발광 영역"이라 함)의 면적, 및 청색광을 발생하는 발광 소자의 발광 영역(이하 "청색 발광 영역"이라 함)의 면적은 서로 다를 수 있다. 예컨대, 발광 효율이 상대적으로 낮은 녹색 발광 영역의 면적과 적색 발광 영역의 면적이 청색 발광 영역의 면적보다 클 수 있다.(Hereinafter referred to as "green luminescent region") of the light emitting element that emits green light, and a blue light region (hereinafter referred to as " green luminescent region " (Hereinafter referred to as "blue light emitting region") of the light emitting element that emits light can be different from each other. For example, the area of the green light emitting region and the area of the red light emitting region, which have relatively low light emitting efficiency, may be larger than the area of the blue light emitting region.
예컨대, 녹색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 4배일 수 있고, 적색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 3 배일 수 있다.For example, the area of the green luminescent region may be 1 to 4 times the area of the blue luminescent region, and the area of the red luminescent region may be 1 to 3 times the area of the blue luminescent region.
또한 예컨대, 다른 실시 예에서는 적색 발광 영역 및 녹색 발광 영역의 면적은 서로 동일할 수도 있다.For example, in another embodiment, the areas of the red light emitting region and the green light emitting region may be equal to each other.
예컨대, 청색 발광 영역의 면적, 적색 발광 영역의 면적, 녹색 발광 영역의 면적의 비율은 1:2:3 또는 1:3:3일 수 있으나, 이에 한정되는 것은 아니다.For example, the ratio of the area of the blue light emitting region, the area of the red light emitting region, and the area of the green light emitting region may be 1: 2: 3 or 1: 3: 3, but is not limited thereto.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
1110: 발광 구조물 1120: 패시베이션층
1130: 제1 전극 1135: 제1 전극 패드
1140: 제2 전극 1145: 제2 전극 패드
1150: 절연층.1110: light emitting structure 1120: passivation layer
1130: first electrode 1135: first electrode pad
1140: second electrode 1145: second electrode pad
1150: Insulation layer.
Claims (14)
상기 제1 도전형 반도체층 상에 배치되는 패시베이션층;
상기 패시베이션층 상에 배치되고, 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되고, 타 단은 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 제1 전극;
상기 제2 도전형 반도체층 아래에 배치되는 제2 전극;
상기 제2 전극 아래에 배치되는 전극 패드; 및
상기 발광 구조물의 측면에 배치되는 절연층을 포함하며,
상기 제1 전극의 타단은 상기 발광 구조물의 측면에 배치되는 절연층으로부터 이격하는 발광 소자.A light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
A passivation layer disposed on the first conductive semiconductor layer;
A first conductive semiconductor layer disposed on the passivation layer and having one end contacting the first conductive semiconductor layer through the passivation layer and the other end extending toward a side of the light emitting structure, electrode;
A second electrode disposed below the second conductive semiconductor layer;
An electrode pad disposed under the second electrode; And
And an insulating layer disposed on a side surface of the light emitting structure,
And the other end of the first electrode is spaced apart from an insulating layer disposed on a side surface of the light emitting structure.
상기 제1 도전형 반도체층 상에 배치되는 상부 전극;
상기 상부 전극과 연결되고, 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되는 적어도 하나의 접촉 전극; 및
상기 상부 전극의 일단과 연결되고, 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 확장 전극을 포함하는 발광 소자. The plasma display panel of claim 1,
An upper electrode disposed on the first conductive semiconductor layer;
At least one contact electrode connected to the upper electrode and penetrating the passivation layer to contact the first conductive semiconductor layer; And
And an extension electrode connected to one end of the upper electrode and extending in a side direction of the light emitting structure to extend under the lower end of the light emitting structure.
상기 패시베이션층 상에 배치되고, 상기 상부 전극으로부터 수평 방향으로 확장되는 제1 확장부; 및
상기 제1 확장부와 연결되고, 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층으로 향하는 방향으로 상기 제2 도전형 반도체층의 하면 아래까지 확장되는 제2 확장부를 포함하는 발광 소자.The electrode assembly according to claim 2,
A first extension disposed on the passivation layer and extending horizontally from the upper electrode; And
And a second extension portion connected to the first extension portion and extending below the lower surface of the second conductivity type semiconductor layer in a direction from the first conductivity type semiconductor layer toward the second conductivity type semiconductor layer.
상기 제2 확장부는 수직 방향으로 상기 발광 구조물과 오버랩되지 않으며, 상기 수직 방향은 상기 제1 도전형 반도체층의 상면과 수직인 방향인 발광 소자.The method of claim 3,
The second extension portion does not overlap the light emitting structure in the vertical direction, and the vertical direction is perpendicular to the top surface of the first conductive type semiconductor layer.
상기 제2 확장부의 하단의 하면은 상기 제2 전극 패드의 하면과 동일 평면 상에 위치하는 발광 소자.5. The method of claim 4,
And a bottom surface of the lower end of the second extension portion is located on the same plane as the lower surface of the second electrode pad.
상기 제2 확장부는 수직선을 기준으로 경사지도록 확장되며, 상기 수직선은 상기 제1 도전형 반도체층의 상면과 수직인 가상의 직선인 발광 소자.5. The method of claim 4,
Wherein the second extension portion extends to be inclined with respect to a vertical line, and the vertical line is a virtual straight line perpendicular to an upper surface of the first conductive type semiconductor layer.
상기 수직선과 상기 제2 확장부 간의 내각은 0°~ 15°인 발광 소자.The method according to claim 6,
And an internal angle between the vertical line and the second extending portion is 0 [deg.] To 15 [deg.].
상기 제2 확장부와 상기 절연층 간의 이격 거리는 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 갈수록 증가하는 발광 소자.5. The method of claim 4,
Wherein a distance between the second extension portion and the insulating layer increases from the first conductivity type semiconductor layer toward the second conductivity type semiconductor layer.
상기 제2 확장부는 상기 활성층 및 상기 제2 도전형 반도체층의 측면 상에 위치하는 절연층의 일부와 이격하는 발광 소자.The method of claim 3,
Wherein the second extending portion is spaced apart from a part of the insulating layer located on the side surfaces of the active layer and the second conductive type semiconductor layer.
상기 제1 전극은 상기 발광 구조물의 상면의 측변들 중 어느 한 측변에 인접하여 위치하는 발광 소자.The method according to claim 1,
Wherein the first electrode is located adjacent to one side of the side surfaces of the upper surface of the light emitting structure.
상기 발광 구조물의 상면의 측변들 중 제1 측변에 인접하여 위치하는 제1-1 전극; 및
상기 발광 구조물의 상면의 측변들 중 상기 제1 측변과 마주보는 제2 측변에 인접하여 위치하는 제1-2 전극을 포함하는 발광 소자.The plasma display panel of claim 1,
A first 1-1 electrode positioned adjacent to a first side of side surfaces of the upper surface of the light emitting structure; And
And a second electrode located adjacent to a second side of the upper surface of the light emitting structure opposite to the first side.
상기 제2 확장부는 수직 방향으로 상기 접촉 전극과 오버랩되지 않으며, 상기 수직 방향은 상기 제1 도전형 반도체층의 상면과 수직인 방향인 발광 소자.The method of claim 3,
The second extension portion does not overlap the contact electrode in the vertical direction, and the vertical direction is perpendicular to the top surface of the first conductive type semiconductor layer.
상기 제2 도전형 반도체층의 하면에 배치되고, 상기 제2 전극을 노출하는 제1 절연층; 및
상기 발광 구조물의 측면에 배치되는 제2 절연층을 포함하며,
상기 제2 확장부의 하단은 상기 제1 절연층 및 제2 절연층으로부터 이격되는 발광 소자.The semiconductor device according to claim 3,
A first insulating layer disposed on a lower surface of the second conductive semiconductor layer and exposing the second electrode; And
And a second insulating layer disposed on a side surface of the light emitting structure,
And a lower end of the second extension portion is spaced apart from the first insulation layer and the second insulation layer.
상기 기판 상에 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며,
상기 복수의 발광 소자들은 적색광을 발생하는 제1 발광 소자, 녹색광을 발생하는 제2 발광 소자, 및 청색광을 발생하는 제2 발광 소자를 포함하며,
상기 복수의 발광 소자들 각각은 청구항 제1항 내지 제13항 중 어느 한 항에 기재된 발광 소자이고,
상기 복수의 발광 소자들 각각의 제1 전극은 상기 제1 배선 전극에 본딩되고, 상기 복수의 발광 소자들 각각의 제2 전극 패드는 상기 제2 배선 전극에 본딩되는 디스플레이 장치.A substrate including a first wiring electrode and a second wiring electrode; And
A plurality of light emitting elements arranged in a matrix form on the substrate,
The plurality of light emitting devices include a first light emitting device for generating red light, a second light emitting device for generating green light, and a second light emitting device for generating blue light,
Wherein each of the plurality of light emitting elements is the light emitting element according to any one of claims 1 to 13,
Wherein a first electrode of each of the plurality of light emitting elements is bonded to the first wiring electrode and a second electrode pad of each of the plurality of light emitting elements is bonded to the second wiring electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160064957A KR102477250B1 (en) | 2016-05-26 | 2016-05-26 | Light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160064957A KR102477250B1 (en) | 2016-05-26 | 2016-05-26 | Light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170133758A true KR20170133758A (en) | 2017-12-06 |
KR102477250B1 KR102477250B1 (en) | 2022-12-13 |
Family
ID=60922236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160064957A KR102477250B1 (en) | 2016-05-26 | 2016-05-26 | Light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102477250B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102545087B1 (en) * | 2022-09-19 | 2023-06-20 | 웨이브로드 주식회사 | Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof |
KR102545077B1 (en) * | 2022-09-19 | 2023-06-21 | 웨이브로드 주식회사 | Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof |
KR102549235B1 (en) * | 2022-09-19 | 2023-07-03 | 웨이브로드 주식회사 | Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof |
KR20240080174A (en) * | 2022-11-29 | 2024-06-05 | 웨이브로드 주식회사 | Epitaxy die and chip die for semiconductor light emitting devices and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157496A (en) * | 2012-01-31 | 2013-08-15 | Sony Corp | Light-emitting element, method of manufacturing the same, and light-emitting device |
KR20130118551A (en) * | 2012-04-20 | 2013-10-30 | 엘지이노텍 주식회사 | Light emitting device, method for fabricating the same, and light emitting device package |
KR20160041417A (en) * | 2014-10-07 | 2016-04-18 | 엘지전자 주식회사 | Semiconductor devices and methods of manufacturing the same |
-
2016
- 2016-05-26 KR KR1020160064957A patent/KR102477250B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157496A (en) * | 2012-01-31 | 2013-08-15 | Sony Corp | Light-emitting element, method of manufacturing the same, and light-emitting device |
KR20130118551A (en) * | 2012-04-20 | 2013-10-30 | 엘지이노텍 주식회사 | Light emitting device, method for fabricating the same, and light emitting device package |
KR20160041417A (en) * | 2014-10-07 | 2016-04-18 | 엘지전자 주식회사 | Semiconductor devices and methods of manufacturing the same |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102545087B1 (en) * | 2022-09-19 | 2023-06-20 | 웨이브로드 주식회사 | Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof |
KR102545077B1 (en) * | 2022-09-19 | 2023-06-21 | 웨이브로드 주식회사 | Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof |
KR102549235B1 (en) * | 2022-09-19 | 2023-07-03 | 웨이브로드 주식회사 | Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof |
KR102566048B1 (en) * | 2022-09-19 | 2023-08-14 | 웨이브로드 주식회사 | Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof |
KR102613299B1 (en) * | 2022-09-19 | 2023-12-14 | 웨이브로드 주식회사 | Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof |
WO2024063478A1 (en) * | 2022-09-19 | 2024-03-28 | 웨이브로드 주식회사 | Epitaxial die for semiconductor light-emitting device, semiconductor light-emitting device including same, and manufacturing methods thereof |
WO2024063477A1 (en) * | 2022-09-19 | 2024-03-28 | 웨이브로드 주식회사 | Epitaxial die for semiconductor light-emitting device, semiconductor light-emitting device including same, and manufacturing methods thereof |
KR20240044299A (en) * | 2022-09-19 | 2024-04-04 | 웨이브로드 주식회사 | Epitaxy die with easy electrical defects detection and method of manufacturing semiconductor light emitting device using it |
KR20240080174A (en) * | 2022-11-29 | 2024-06-05 | 웨이브로드 주식회사 | Epitaxy die and chip die for semiconductor light emitting devices and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR102477250B1 (en) | 2022-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10903397B2 (en) | Light emitting device package | |
KR101150861B1 (en) | Light emitting diode having multi-cell structure and its manufacturing method | |
KR102075655B1 (en) | Light emitting device and light emitting device package | |
TWI446586B (en) | Light emitting device | |
KR102566498B1 (en) | Light emitting device | |
KR102588170B1 (en) | Semiconductor light emitting device having a reflector layer of multilayer structure | |
CN111433921B (en) | Light-emitting diode | |
CN108140700A (en) | Luminescent device | |
JP5276680B2 (en) | Light emitting device package, lighting system | |
JP2013046050A (en) | Light-emitting element and light-emitting element package | |
KR101795053B1 (en) | Light emitting device, light emitting device package, light unit | |
KR102477250B1 (en) | Light emitting device | |
KR102566499B1 (en) | Light emitting device | |
US9698305B2 (en) | High voltage LED flip chip | |
TWI591849B (en) | Semiconductor light emitting structure and semiconductor package structure thereof | |
CN102142493A (en) | Light emitting device, method of fabricating the light emitting device, ligth emitting device package, and lighting system | |
CN113169253A (en) | Micro light-emitting diode and manufacturing method thereof | |
KR20120048413A (en) | Light emitting device and light emitting device package | |
KR20230031858A (en) | Light emitting device, illumination apparatus, and display device including the same | |
KR20120019750A (en) | Light emitting device | |
CN109256446B (en) | Light emitting element | |
KR102034710B1 (en) | Light Emitting Device | |
KR20240033832A (en) | Display Device | |
CN117133845A (en) | Light-emitting element and light-emitting module | |
KR102127440B1 (en) | Light Emitting Device Package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |