[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170079342A - Printed circuit board and display device having the same - Google Patents

Printed circuit board and display device having the same Download PDF

Info

Publication number
KR20170079342A
KR20170079342A KR1020150189791A KR20150189791A KR20170079342A KR 20170079342 A KR20170079342 A KR 20170079342A KR 1020150189791 A KR1020150189791 A KR 1020150189791A KR 20150189791 A KR20150189791 A KR 20150189791A KR 20170079342 A KR20170079342 A KR 20170079342A
Authority
KR
South Korea
Prior art keywords
layer
shield layer
circuit component
copper foil
disposed
Prior art date
Application number
KR1020150189791A
Other languages
Korean (ko)
Other versions
KR102659135B1 (en
Inventor
하영수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150189791A priority Critical patent/KR102659135B1/en
Publication of KR20170079342A publication Critical patent/KR20170079342A/en
Application granted granted Critical
Publication of KR102659135B1 publication Critical patent/KR102659135B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

실시예는 PCB 기판의 프리프레그층 및 커버 실드층의 구조를 방지하여 PCB 기판의 내부 열을 효과적으로 방출시키는 새로운 구조를 제안한다.
실시예에 따른 PCB 기판은 회로 부품과, 상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층과, 상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층과, 상기 회로 부품 및 다수의 동박층을 감싸며 상기 회로 부품에 대응되는 영역에 도전성 재질의 제1 실드층을 가지는 커버 실드층을 포함할 수 있다.
실시예는 회로 부품에 대응되는 프리프레그층에 다수의 홀을 형성함으로써, PCB 내부에서 발생된 열을 효과적으로 외부로 방출할 수 있는 효과가 있다.The embodiment proposes a new structure that effectively prevents the structure of the prepreg layer and the cover shield layer of the PCB substrate and effectively releases the internal heat of the PCB substrate.
A PCB substrate according to an embodiment includes a circuit component, a plurality of copper foil layers on which the circuit components are mounted and stacked on top and bottom, and at least one copper foil layer having a plurality of holes in a region corresponding to the circuit components, And a cover shield layer surrounding the circuit component and the plurality of copper foil layers and having a first shielding layer of a conductive material in a region corresponding to the circuit component.
In the embodiment, a plurality of holes are formed in the prepreg layer corresponding to the circuit component, so that the heat generated inside the PCB can be effectively discharged to the outside.

Description

피시비 기판 및 이를 포함하는 표시장치{PRINTED CIRCUIT BOARD AND DISPLAY DEVICE HAVING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a display device,

실시예는 표시장치에 관한 것이다.The embodiment relates to a display device.

최근에는 CRT(Cathode Ray Tube, 음극선관 표시 장치)를 대신하여 액정표시장치(Liquid Crystal Display, LCD), PDP(Plasma Display Panel, 플라즈마 표시 장치), OLED(Organic Light Emitting Diodes, 유기 다이오드 표시 장치) 등의 평판 표시 장치가 빠르게 발전하고 있다. 그 중에서, 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있어서 다양한 장치에 광범위하게 사용되고 있다.In recent years, a liquid crystal display (LCD), a plasma display panel (PDP), an organic light emitting diode (OLED) display, a cathode ray tube (CRT) And the like are rapidly developing. Among them, liquid crystal display devices are thinner and lighter than other display devices, have low power consumption and low driving voltage, and are widely used in various devices.

액정표시장치는 액정패널과, 액정패널에 광을 제공하는 백라이트 유닛을 포함할 수 있다. 액정패널은 게이트 피시비 기판(PCB, Printed Circuit Board)와 소스 피시비(PCB, Printed Circuit Board)로부터 구동 신호가 인가되며, 액정패널과 PCB 사이에는 구동 IC가 실장된 연성인쇄회로기판(FPCB, Flexible Printed Circuit Board)이 연결되어 PCB로부터 인가된 신호를 액정패널로 전달하게 된다. The liquid crystal display device may include a liquid crystal panel and a backlight unit for providing light to the liquid crystal panel. In the liquid crystal panel, a driving signal is applied from a gate PCB (Printed Circuit Board) and a source PCB (printed circuit board). A flexible printed circuit board (FPCB) A circuit board is connected to transmit a signal from the PCB to the liquid crystal panel.

종래에는 PCB 기판 상에 다수의 회로 부품들이 실장되기 때문에 회로 부품으로 인한 발열이 발생되고, 이로부터 표시장치의 불량을 유발시킨다.Conventionally, since a large number of circuit components are mounted on a PCB substrate, heat generated by the circuit components is generated, thereby causing defective display devices.

상기와 같은 문제점을 해결하기 위해, 실시예는 피시비 기판의 발열에 의해 표시장치의 불량이 발생되는 것을 방지하기 위한 피시비 기판 및 이를 포함하는 표시장치를 제공하는 것을 그 목적으로 한다.In order to solve the above-described problems, it is an object of the present invention to provide a PCB for preventing a display device from being defective due to heat generation of a PCB, and a display device including the same.

상기와 같은 문제점을 해결하기 위해, 실시예는 PCB 기판의 프리프레그층 및 커버 실드층의 구조를 방지하여 PCB 기판의 내부 열을 효과적으로 방출시키는 새로운 구조를 제안한다.In order to solve the above-described problems, the embodiment proposes a new structure for effectively preventing the structure of the prepreg layer and the cover shield layer of the PCB substrate and effectively discharging the internal heat of the PCB substrate.

실시예에 따른 PCB 기판은 회로 부품과, 상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층과, 상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층과, 상기 회로 부품 및 다수의 동박층을 감싸며 상기 회로 부품에 대응되는 영역에 도전성 재질의 제1 실드층을 가지는 커버 실드층을 포함할 수 있다.A PCB substrate according to an embodiment includes a circuit component, a plurality of copper foil layers on which the circuit components are mounted and stacked on top and bottom, and at least one copper foil layer disposed between the copper foil layers and having a plurality of holes in regions corresponding to the circuit components And a cover shield layer surrounding the circuit component and the plurality of copper foil layers and having a first shield layer of a conductive material in a region corresponding to the circuit component.

실시예는 회로 부품에 대응되는 프리프레그층에 다수의 홀을 형성함으로써, PCB 내부에서 발생된 열을 효과적으로 외부로 방출할 수 있는 효과가 있다.In the embodiment, a plurality of holes are formed in the prepreg layer corresponding to the circuit component, so that the heat generated inside the PCB can be effectively discharged to the outside.

또한, 실시예는 회로 부품에 대응되는 커버 실드층을 도전성 재질로 형성함으로써, 보다 효과적으로 열을 외부로 방출할 수 있는 효과가 있다.In addition, in the embodiment, the cover shield layer corresponding to the circuit component is formed of a conductive material, so that the heat can be more effectively discharged to the outside.

도 1은 제1 실시예에 따른 피시비 기판이 구비된 표시장치를 나타낸 단면도이다.
도 2는 제1 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 3은 제2 실시예에 따른 피시비 기판이 구비된 표시장치를 나타낸 단면도이다.
도 4는 제2 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 5는 제3 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 6은 제4 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 7은 제5 실시예에 따른 피시비 기판을 나타낸 단면도이다.1 is a cross-sectional view illustrating a display device having a PCB according to the first embodiment.
2 is a cross-sectional view showing a PCB of the PCB according to the first embodiment.
3 is a cross-sectional view illustrating a display device having a PCB according to the second embodiment.
4 is a cross-sectional view showing a PCB of the PCB according to the second embodiment.
5 is a cross-sectional view showing a PCB of the PCB according to the third embodiment.
6 is a cross-sectional view illustrating a PCB of the fourth embodiment.
7 is a cross-sectional view illustrating a PCB of the fifth embodiment.

이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments will be described in detail with reference to the drawings.

도 1은 제1 실시예에 따른 피시비 기판이 구비된 표시장치를 나타낸 단면도이고, 도 2는 제1 실시예에 따른 피시비 기판을 나타낸 단면도이다.FIG. 1 is a cross-sectional view illustrating a display device having a PCB according to the first embodiment, and FIG. 2 is a cross-sectional view illustrating a PCB according to the first embodiment.

도 1을 참조하면, 실시예에 따른 표시장치는 표시패널(100)과, 상기 표시패널(100)의 일측에 구동 신호를 전달하는 PCB 기판(500)과, 상기 표시패널(100)의 하부에 배치되어 상기 표시패널(100)에 광을 제공하는 백라이트 유닛(200)을 포함할 수 있다.1, a display device according to an exemplary embodiment of the present invention includes a display panel 100, a PCB substrate 500 for transmitting a driving signal to one side of the display panel 100, And a backlight unit 200 disposed on the display panel 100 and providing light to the display panel 100.

표시패널(100)은 박막 트랜지스터(Thin Film Transistor; TFT) 기판(110)과, 상기 TFT 기판(110)의 상부에 마련된 컬러 필터(Color Filter; CF) 기판(120)을 포함할 수 있다. 여기서, TFT 기판(110)과 CF 기판(120) 사이에는 액정층(미도시)이 배치될 수 있다.The display panel 100 may include a thin film transistor (TFT) substrate 110 and a color filter (CF) substrate 120 disposed on the TFT substrate 110. Here, a liquid crystal layer (not shown) may be disposed between the TFT substrate 110 and the CF substrate 120.

TFT 기판(110)은 매트릭스 형태의 TFT 가 형성되어 상기 TFT 들의 소스 단자 및 게이트 단자에는 소스 라인과 게이트 라인에 각각 연결되고, 드레인 단자에는 화소 전극이 접속된다. TFT 기판(110)의 일측에는 구동 IC(112)가 실장될 수 있다.The TFT substrate 110 is formed with a matrix type TFT, and the source terminal and the gate terminal of the TFTs are connected to the source line and the gate line, respectively, and the drain terminal is connected to the pixel electrode. The driving IC 112 may be mounted on one side of the TFT substrate 110. [

CF 기판(120)은 일면에 컬러 필터와, 상기 컬러 필터 상부에 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전체로 이루어진 공통 전극이 도포되어 있다.The CF substrate 120 has a color filter on one side and a common electrode made of transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) on the color filter .

PCB 기판(500)은 표시패널(100)에 구동 신호를 제공할 수 있다. PCB 기판(500)은 소스 신호 및 게이트 신호를 제공하는 하나의 기판으로 형성될 수 있다. 이와 다르게, PCB 기판(500)은 표시패널(100)의 일측과 타측에 각각 배치된 게이트 PCB와 소스 PCB로 이루어질 수 있다. PCB 기판(500)은 TFT 기판(110)의 일측에 연결될 수 있다. PCB 기판(500)은 연성 재질의 FPCB 기판(미도시)에 의해 물리적으로 연결될 수 있다. The PCB substrate 500 may provide a driving signal to the display panel 100. The PCB substrate 500 may be formed of a single substrate that provides a source signal and a gate signal. Alternatively, the PCB substrate 500 may include a gate PCB and a source PCB disposed on one side and the other side of the display panel 100, respectively. The PCB substrate 500 may be connected to one side of the TFT substrate 110. The PCB substrate 500 may be physically connected by a flexible FPCB substrate (not shown).

PCB 기판(500)에는 PCB 기판(500)을 감싸도록 커버 실드층(600)이 배치될 수 있다. 커버 실드층(600)은 외부로부터 인가되는 정전기에 의해 PCB 기판(500)이 손상되는 것을 방지할 수 있다. 커버 실드층(600)은 PCB 기판(500) 표면에 랩핑될 수 있다.A cover shield layer 600 may be disposed on the PCB substrate 500 so as to surround the PCB substrate 500. The cover shield layer 600 can prevent the PCB substrate 500 from being damaged by static electricity applied from the outside. The cover shield layer 600 may be wrapped on the surface of the PCB substrate 500.

실시예에 따른 PCB 기판(500)은 발열이 발생되는 것을 방지하기 위해 새로운 방열 구조를 가질 수 있다. 이러한 PCB 기판(500)의 구조에 대해서는 추후 도면을 참조하여 상세히 설명하기로 한다.The PCB substrate 500 according to the embodiment may have a new heat dissipation structure to prevent heat from being generated. The structure of the PCB 500 will be described later in detail with reference to the drawings.

백라이트 유닛(200)은 표시패널(100)의 하부에 배치되며, 표시패널(100)에 광을 제공하는 역할을 한다. 상기 백라이트 유닛(200)은 광원부(210)와, 상기 광원부(210)의 일측에 배치된 도광판(220)과, 상기 도광판(220)의 상부에 배치된 광학 시트들(230)과, 상기 도광판(220)의 하부에 배치된 반사 시트(240)를 포함할 수 있다.The backlight unit 200 is disposed below the display panel 100 and serves to provide light to the display panel 100. The backlight unit 200 includes a light source unit 210, a light guide plate 220 disposed on one side of the light source unit 210, optical sheets 230 disposed on the light guide plate 220, And a reflective sheet 240 disposed at the lower portion of the reflective sheet 220.

광원부(210)는 광을 발생시키는 역할을 하며, LED 소자(212)와, 상기 LED 소자(212)가 실장된 LED 기판(214)을 포함한다.The light source unit 210 generates light and includes an LED device 212 and an LED substrate 214 on which the LED device 212 is mounted.

LED 소자(212)는 R(Red), G(Green), B(Blue)의 단색광 발광하는 R,G,B 발광 다이오드이거나 백색광을 발광하는 발광 다이오드일 수 있으며, 사이드뷰형 소자가 사용될 수 있다. The LED element 212 may be an R, G, or B light emitting diode that emits red light, G (green), or B (blue) monochromatic light, or a light emitting diode that emits white light, and a side view type device may be used.

단색광을 발광하는 LED 소자(212)가 사용되는 경우, R,G,B의 단색광 LED 소자(212)를 교대로 일정한 간격으로 배치하여 이로부터 발광하는 단색광을 백색광으로 혼합한 후 표시패널(100)로 공급할 수 있다. 이와 달리, 백색광을 발광하는 LED 소자(212)가 사용되는 경우, 복수의 LED 소자(212)를 일정 간격 배치하여 백색광을 표시패널(100)로 공급할 수 있다.When monochromatic LED elements 212 emitting monochromatic light are used, monochromatic LED elements 212 of R, G, and B are alternately arranged at regular intervals, monochromatic light emitted therefrom is mixed into white light, . Alternatively, when the LED element 212 that emits white light is used, the plurality of LED elements 212 may be arranged at a predetermined interval to supply white light to the display panel 100.

백색광 LED 소자(212)는 청색을 발광하는 청색 LED 소자(212)와 청색의 단색광을 흡수하여 황색 광을 발광하는 형광체로 구성되어, 청색 LED 소자(212)에서 출력되는 청색 단색광과 형광체에서 발광하는 황색 단색광이 혼합되어 백색광으로 표시패널(100)에 공급될 수 있다. LED 기판(214)은 휘어짐이 우수한 연성 인쇄회로기판으로서, 내부에 회로(미도시)가 형성될 수 있다. The white light LED element 212 is composed of a blue LED element 212 that emits blue light and a phosphor that emits yellow light by absorbing blue monochromatic light and emits blue monochromatic light output from the blue LED element 212 and Yellow monochromatic light may be mixed and supplied to the display panel 100 as white light. The LED substrate 214 is a flexible printed circuit board having excellent warpage, and a circuit (not shown) may be formed therein.

도면에서는 측면형 백라이트 유닛으로서 광원부(210)가 도광판(220)의 일측에 배치되는 것을 도시하였으나, 이에 한정되지 않고, 도광판(220)의 타측에도 배치될 수 있다.Although the light source unit 210 is disposed on one side of the light guide plate 220 as a side-view backlight unit, the light source unit 210 is not limited thereto. The light source unit 210 may be disposed on the other side of the light guide plate 220.

도광판(Light Guide Plate, LGP, 220)은 광원(210)으로부터 방출되는 광을 표시패널(100)로 가이드 하는 역할을 한다. 도광판(220)의 일측면으로 입사되는 광은 도광판(220)의 내측에 첨가된 확산제에 의해 굴절 및 반사를 반복하여 타측면까지 진행한 후, 도광판(220)의 상부로 출사하게 된다. 이러한 도광판(220)은 점광원 또는 선광원 형태의 광학 분포를 가지는 광을 면광원 형태의 광학 분포를 가지는 광으로 변경시켜주는 역할을 하게 된다.A light guide plate (LGP) 220 guides the light emitted from the light source 210 to the display panel 100. The light incident on one side of the light guide plate 220 is refracted and reflected repeatedly by the diffuser added to the inside of the light guide plate 220 to advance to the other side and then emitted to the upper portion of the light guide plate 220. The light guide plate 220 serves to change light having an optical distribution in the form of a point light source or a linear light source into light having an optical distribution in the form of a surface light source.

광학 시트(230)는 도광판(220)의 상부에 배치될 수 있다. 광학 시트(230)는 도광판(220)에서 출사되는 광의 효율을 향상시켜 표시패널(100)로 공급하는 기능을 수행한다. 광학 시트(230)는 도광판(220)에서 출사된 광을 확산시키는 확산 시트와, 상기 확산 시트에 의해 확산된 광을 집광하여 표시패널(100)의 전 영역에 균일한 광을 공급하도록 다수의 프리즘 시트로 이루어질 수 있다.The optical sheet 230 may be disposed on the upper side of the light guide plate 220. The optical sheet 230 improves the efficiency of light emitted from the light guide plate 220 and supplies the light to the display panel 100. The optical sheet 230 includes a diffusion sheet for diffusing the light emitted from the light guide plate 220 and a plurality of prisms 230 for collecting light diffused by the diffusion sheet and supplying uniform light to the entire area of the display panel 100. [ Sheet.

확산 시트는 통상적으로 1매가 구비되지만 프리즘 시트는 프리즘이 x, y 축 방향으로 수직하는 교차하는 제1 프리즘 시트 및 제2 프리즘 시트를 구비할 수 있다. 제1 프리즘 시트 및 제2 프리즘 시트는 x,y축 방향에서 광을 굴절시켜 광의 직진성을 향상시킬 수 있다. The diffusion sheet is usually provided with one sheet, but the prism sheet may include a first prism sheet and a second prism sheet which intersect perpendicularly to the x and y axis directions of the prism. The first prism sheet and the second prism sheet can refract light in the x and y axis directions to improve the straightness of light.

반사 시트(240)는 도광판(220)의 하부에 배치되며, 도광판(220)으로부터 하부로 출사되는 광을 표시패널(100)을 향해 반사시키는 역할을 한다. 이러한 반사 시트(240)는 입사광 전체의 반사량을 조절하여 출광면 전체가 균일한 휘도 분포를 가지도록 할 수 있다. The reflective sheet 240 is disposed under the light guide plate 220 and reflects light emitted from the light guide plate 220 toward the display panel 100. The reflective sheet 240 can adjust the amount of reflection of the entire incident light so that the entire light emitting surface has a uniform luminance distribution.

반사 시트(240)는 반사율이 매우 높은 ESR(Enhanced Specular Reflector, ESR) 필름을 사용할 수 있다. ESR 필름은 98% 반사율과 2%의 투과율을 가지는 은색 또는 백색 필름으로서, 반사 시트(240)로 입사되는 광을 대부분 표시패널을 향해 반사시키게 된다. The reflective sheet 240 may use an ESR (Enhanced Specular Reflector) film having a very high reflectivity. The ESR film is a silver or white film having a reflectance of 98% and a transmittance of 2%, and reflects most of the light incident on the reflective sheet 240 toward the display panel.

상기에서 설명한 바와 같은 표시패널(100) 및 백라이트 유닛(200)은 가이드 패널(300)에 적층될 수 있다. The display panel 100 and the backlight unit 200 as described above may be stacked on the guide panel 300. [

가이드 패널(300)은 상하부가 개방된 사각 틀 형상으로 형성되며, 내측에는 단턱부가 형성될 수 있다. 이로부터 가이드 패널(300)의 상부에는 표시패널(100)이 배치되며, 가이드 패널(300)의 내측에는 백라이트 유닛(200)이 배치될 수 있다.The guide panel 300 may have a rectangular frame shape with upper and lower portions opened, and a stepped portion may be formed on the inner side thereof. The display panel 100 may be disposed on the upper portion of the guide panel 300 and the backlight unit 200 may be disposed on the inner side of the guide panel 300.

하부 커버(400)는 가이드 패널(300)에 적층된 표시패널(100) 및 백라이트 유닛(200)을 수납하는 역할을 한다. 이러한 하부 커버는 상부가 개방된 박스 형상으로 형성될 수 있다. The lower cover 400 serves to house the display panel 100 and the backlight unit 200 stacked on the guide panel 300. The lower cover may be formed in a box shape having an open top.

도 2에 도시된 바와 같이, 제1 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 베이스 기판은 다수의 동박층(520)과, 상기 동박층(520) 사이에 배치된 적어도 하나의 프리프레그층(530)과, 상기 회로 부품(510) 및 다수의 동박층(520)을 감싸는 커버 실드층(600)을 포함할 수 있다.As shown in FIG. 2, the PCB substrate 500 according to the first embodiment may have a structure in which the circuit components 510 are mounted on a base substrate. The base substrate includes a plurality of copper foil layers 520 and at least one prepreg layer 530 disposed between the copper foil layers 520 and a cover 540 surrounding the circuit components 510 and the plurality of copper foil layers 520. [ Shield layer 600 as shown in FIG.

동박층(520)은 금속 재질로 형성될 수 있다. 동박층(520)은 식각되어 다수의 신호선 패턴과 그라운드 패턴으로 형성될 수 있다. PCB 기판(500)은 신호 패턴들의 단자들에 패키지된 회로 부품(510) 예컨대, 전자 부품들을 납땜하여 형성될 수 있다.The copper foil layer 520 may be formed of a metal material. The copper foil layer 520 may be etched to form a plurality of signal line patterns and a ground pattern. The PCB substrate 500 may be formed by soldering circuit components 510, e.g., electronic components, packaged in terminals of signal patterns.

동박층(520)은 제1 동박층(521)과, 상기 제1 동박층(521) 상에 배치된 제2 동박층(522)과, 상기 제2 동박층(522) 상에 배치된 제3 동박층(523)과, 상기 제3 동박층(523) 상에 배치된 제4 동박층(524)을 포함할 수 있다.The copper foil layer 520 includes a first copper foil layer 521, a second copper foil layer 522 disposed on the first copper foil layer 521, and a third copper foil layer 522 disposed on the second copper foil layer 522. [ A copper foil layer 523, and a fourth copper foil layer 524 disposed on the third copper foil layer 523.

동박층(520)은 금속 재질로 형성될 수 있다. 제1 동박층 내지 제4 동박층(521, 522, 523, 524)은 상하로 적층되어 형성될 수 있다. 제2 동박층(522)은 제1 동박층(521) 상에 배치될 수 있다. 제3 동박층(523)은 제2 동박층(522) 상에 배치될 수 있다. 제4 동박층(524)은 제3 동박층(523) 상에 배치될 수 있다. The copper foil layer 520 may be formed of a metal material. The first copper layer to the fourth copper layer 521, 522, 523, and 524 may be stacked vertically. The second copper layer 522 may be disposed on the first copper layer 521. The third copper layer 523 may be disposed on the second copper layer 522. The fourth copper layer 524 may be disposed on the third copper layer 523.

프리프레그층(530)은 열경화성 수지 절연 물질일 수 있다. 프리프레그층(530)은 다수의 프리프레그층(530)을 포함할 수 있다. 프리프레그층(530)은 다수의 동박층(520)들 사이에 배치될 수 있다. The prepreg layer 530 may be a thermosetting resin insulating material. The prepreg layer 530 may include a plurality of prepreg layers 530. The prepreg layer 530 may be disposed between the plurality of copper foil layers 520.

프리프레그층(530)은 제1 프리프레그층(531)과, 상기 제1 프리프레그층(531) 상에 배치된 제2 프리프레그층(532)과, 상기 제2 프리프레그층(522) 상에 배치된 제3 프리프레그층(523)을 포함할 수 있다. The prepreg layer 530 includes a first prepreg layer 531, a second prepreg layer 532 disposed on the first prepreg layer 531, and a second prepreg layer 532 on the second prepreg layer 522. [ And a third prepreg layer 523 disposed on the second substrate.

제1 프리프레그층(531)은 제1 동박층(521)과 제2 동박층(522) 사이에 배치될 수 있다. 제2 프리프레그층(532)은 제2 동박층(522)과 제3 동박층(523) 사이에 배치될 수 있다. 제3 프리프레그층(533)은 제3 동박층(523)과 제4 동박층(524) 사이에 배치될 수 있다.The first prepreg layer 531 may be disposed between the first copper foil layer 521 and the second copper foil layer 522. The second prepreg layer 532 may be disposed between the second copper foil layer 522 and the third copper foil layer 523. The third prepreg layer 533 may be disposed between the third copper foil layer 523 and the fourth copper foil layer 524.

제1 프리프레그층(531)에는 제1 홀(Via Hole, H1)이 형성될 수 있다. 제1 홀(H1)은 회로 부품(510)과 대응되는 제1 프리프레그층(531)에 형성될 수 있다. 제1 홀(H1)은 원형, 다각 형상, 긴 바(bar) 형상을 포함할 수 있다.A first hole (H 1) may be formed in the first prepreg layer 531. The first hole H1 may be formed in the first prepreg layer 531 corresponding to the circuit component 510. The first hole H1 may include a circular shape, a polygonal shape, and a long bar shape.

제2 프리프레그층(532)에는 제2 홀(H2)이 형성될 수 있다. 제2 홀(H2)은 회로 부품(510)과 대응되는 제2 프리프레그층(532)에 형성될 수 있다. 제2 홀(H2)은 제1 홀(H1)과 대응되는 영역의 제2 프리프레그층(532)에 형성될 수 있다.A second hole H2 may be formed in the second prepreg layer 532. The second hole (H2) may be formed in the second prepreg layer (532) corresponding to the circuit component (510). The second hole H2 may be formed in the second prepreg layer 532 in the region corresponding to the first hole H1.

제3 프리프레그층(533)에는 제3 홀(H3)이 형성될 수 있다. 제3 홀(H3)은 회로 부품(510)에 대응되는 제2 프리프레그층(532)에 형성될 수 있다. 제3 홀(H3)은 제2 홀(H2)과 대응되는 영역에 형성될 수 있다.A third hole (H3) may be formed in the third prepreg layer (533). The third hole (H3) may be formed in the second prepreg layer (532) corresponding to the circuit component (510). The third hole H3 may be formed in a region corresponding to the second hole H2.

제1 프리프레그층 내지 제3 프리프레그층(530)에 형성된 홀(H1,H2,H3)들은 회로 부품(510)에서 발생되는 열을 외부로 방출시킬 수 있다. 회로 부품(510)에서 발생된 열은 제3 프리프레그층(533)의 제3 홀(H3)을 통해 하부로 이동되고, 제3 프리프레그층(533)의 하부로 이동된 열은 제2 프리프레그층(532)의 제2 홀(H2)을 통해 하부로 이동된다. 제2 프리프레그층(532)의 하부로 이동된 열은 제1 프리프레그층(531)의 제1 홀(H1)을 통해 하부로 이동된다.The holes H1, H2, and H3 formed in the first prepreg layer to the third prepreg layer 530 can radiate heat generated from the circuit component 510 to the outside. The heat generated in the circuit component 510 is moved down through the third hole H3 of the third prepreg layer 533 and the heat transferred to the lower portion of the third prepreg layer 533 is transferred to the second prepreg layer 533. [ Is moved down through the second hole (H2) of the leg layer (532). The heat transferred to the lower portion of the second prepreg layer 532 is moved downward through the first hole H1 of the first prepreg layer 531. [

회로 부품(510)에서 발생된 열은 PCB 기판(500)의 하부로 이동하여 PCB 기판(500)에서 발생된 열을 외부로 완전히 방출할 수 있다.The heat generated in the circuit component 510 may move to the lower portion of the PCB 500 and completely dissipate the heat generated in the PCB 500.

동박층(520)의 표면에는 솔더층(Solder Resistor, 540)이 더 형성될 수 있다. 솔더층(540)은 동박층(520)의 표면을 절연시키는 역할을 한다. 솔더층(540)은 제4 동박층(524) 상에 형성된 제1 솔더층(541)과, 제1 동박층(521)의 아래에 배치된 제2 솔더층(542)를 포함할 수 있다.A solder layer 540 may be further formed on the surface of the copper foil layer 520. The solder layer 540 serves to insulate the surface of the copper foil layer 520. The solder layer 540 may include a first solder layer 541 formed on the fourth copper layer 524 and a second solder layer 542 disposed below the first copper layer 521. [

제1 솔더층(541)에는 제4 홀(H4)이 형성될 수 있다. 제4 홀(H4)은 회로 부품이 실장된 제1 솔더층(541)의 주위에 형성될 수 있다. 제1 솔더층(541)에 형성된 제4 홀(H4)은 회로 부품(510)에서 발생된 열을 상부로 방출시키는 역할을 한다. A fourth hole (H4) may be formed in the first solder layer (541). The fourth hole H4 may be formed around the first solder layer 541 on which the circuit component is mounted. The fourth hole (H4) formed in the first solder layer (541) serves to discharge heat generated from the circuit component (510) upward.

제2 솔더층(542)에는 회로 부품(510)과 대응되는 영역에 제5 홀(H5)이 형성될 수 있다. 제5 홀(H5)은 제1 동박층(521)에 형성된 제1 홀(H1)과 대응되는 영역에 형성될 수 있다. 제2 솔더층(542)에 형성된 제5 홀(H5)은 제1 동박층(521)의 아래로 방출되는 열을 외부로 방출시킬 수 있다.A fifth hole H5 may be formed in the second solder layer 542 in a region corresponding to the circuit component 510. The fifth hole H5 may be formed in a region corresponding to the first hole H1 formed in the first copper layer 521. [ The fifth hole H5 formed in the second solder layer 542 may allow the heat released below the first copper foil layer 521 to be discharged to the outside.

커버 실드층(600)은 회로 부품(510) 및 다수의 동박층(520)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 회로 부품(510)에 대응되는 영역에 도전성 재질로 형성될 수 있다. 커버 실드층(600)은 회로 부품에 대응되는 영역의 제1 실드층(610)과, 상기 제1 실드층(610) 외의 영역에 비도전성 재질의 제2 실드층(620)을 포함할 수 있다.The cover shield layer 600 may be formed to surround the circuit component 510 and the plurality of copper foil layers 520. The cover shield layer 600 may be formed of a conductive material in a region corresponding to the circuit component 510. The cover shield layer 600 may include a first shield layer 610 in an area corresponding to a circuit component and a second shield layer 620 in a non-conductive material in an area other than the first shield layer 610 .

제1 실드층(610)은 회로 부품(510)에 대응되는 영역에 배치될 수 있다. 제1 실드층(610)은 제1 상부 실드층(610a)과 제1 하부 실드층(610b)을 포함할 수 있다. 제1 상부 실드층(610a)은 회로 부품(510)의 상부에 배치된 실드 커버층(600)에 형성될 수 있다. 제1 하부 실드층(610b)은 회로 부품(510)의 하부에 배치된 실드 커버층(600)에 형성될 수 있다.The first shield layer 610 may be disposed in a region corresponding to the circuit component 510. The first shield layer 610 may include a first upper shield layer 610a and a first lower shield layer 610b. The first upper shield layer 610a may be formed on the shield cover layer 600 disposed on the upper part of the circuit component 510. [ The first lower shield layer 610b may be formed in the shield cover layer 600 disposed under the circuit component 510. [

제1 상부 실드층(610a)은 회로 부품(510)에서 발생된 열을 상부로 방출하는 역할을 한다. 회로 부품(510)의 하부에 배치된 제1 하부 실드층(610b)은 제1 동박층(521)의 하부로 이동되는 열을 외부로 방출시키는 역할을 한다. 제2 실드층(620)은 외부에서 발생되는 정전기를 차폐시키는 역할을 한다.The first upper shield layer 610a serves to discharge the heat generated from the circuit component 510 upward. The first lower shield layer 610b disposed under the circuit component 510 serves to discharge the heat that is transferred to the lower portion of the first copper foil layer 521 to the outside. The second shield layer 620 shields static electricity generated from the outside.

회로 부품(510)과 제1 상부 실드층(610a) 사이에는 제1 접착부(551a)가 더 형성될 수 있다. 제1 접착부(551a)는 도전성 재질로 형성될 수 있다. 제1 접착부(551a)는 회로 부품(510)에서 발생된 열을 제1 상부 실드층(610a)으로 전달하여 외부로 방출할 수 있다.A first bonding portion 551a may be further formed between the circuit component 510 and the first upper shield layer 610a. The first bonding portion 551a may be formed of a conductive material. The first adhesive portion 551a may transmit heat generated from the circuit component 510 to the first upper shield layer 610a and may be discharged to the outside.

제1 동박층(521)과 제1 하부 실드층(610b) 사이에는 제2 접착부(551b)가 더 형성될 수 있다. 제2 접착부(551b)는 도전성 재질로 형성될 수 있다. 제2 접착부(551b)는 제2 솔더층(542)의 제5 홀(H5)을 통해 제1 동박층(521)과 제1 하부 실드층(610b)을 접착시킬 수 있다. 제2 접착부(551b)는 제1 동박층(521)에서 발생된 열을 제1 하부 실드층(610b)으로 전달하여 외부로 방출할 수 있다. A second bonding portion 551b may be further formed between the first copper layer 521 and the first lower shield layer 610b. The second adhesive portion 551b may be formed of a conductive material. The second adhesive portion 551b may adhere the first copper foil layer 521 and the first lower shield layer 610b through the fifth hole H5 of the second solder layer 542. [ The second adhesive portion 551b may transmit the heat generated from the first copper foil layer 521 to the first lower shield layer 610b and may discharge the heat to the outside.

상기와 같이, 제1 실시예에 따른 PCB 기판은 회로 부품에서 발생된 열을 상하 방향으로 배출시킬 수 있다. 또한, 동박층은 금속 재질로 형성되기 때문에 동박층으로 흡수된 열은 좌우로 전달되어 좌우 방향으로 열을 배출시킬 수 있는 효과가 있다.As described above, the PCB substrate according to the first embodiment can discharge the heat generated in the circuit components in the vertical direction. In addition, since the copper foil layer is formed of a metal material, the heat absorbed by the copper foil layer is transmitted to the right and left, and the heat can be discharged in the left and right directions.

도 3은 제2 실시예에 따른 피시비 기판이 구비된 표시장치를 나타낸 단면도이고, 도 4는 제2 실시예에 따른 피시비 기판을 나타낸 단면도이다.FIG. 3 is a cross-sectional view illustrating a display device having a PCB according to a second embodiment, and FIG. 4 is a cross-sectional view illustrating a PCB according to a second embodiment of the present invention.

도 3 및 도 4를 참조하면, 실시예에 따른 표시장치는 표시패널(100)과, 상기 표시패널(100)의 일측에 구동 신호를 전달하는 PCB 기판(500)과, 상기 표시패널(100)의 하부에 배치되어 상기 표시패널(100)에 광을 제공하는 백라이트 유닛(200)을 포함할 수 있다. 여기서 PCB 기판(500)을 제외한 구성은 도 1과 동일하므로 생략하기로 한다.3 and 4, a display device according to an embodiment includes a display panel 100, a PCB substrate 500 for transmitting a driving signal to one side of the display panel 100, And a backlight unit 200 disposed at a lower portion of the display panel 100 to provide light to the display panel 100. Here, the configuration except for the PCB substrate 500 is the same as that of FIG.

제2 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 여기서, 베이스 기판은 제1 실시예에 따른 PCB 기판의 베이스 기판과 동일한 구조일 수 있다. The PCB substrate 500 according to the second embodiment may have a structure in which the circuit components 510 are mounted on the base substrate. Here, the base substrate may have the same structure as the base substrate of the PCB substrate according to the first embodiment.

다시 설명하게 되면, 베이스 기판은 다수의 동박층이 상하로 적층되어 배치되고, 상기 동박층들 사이에는 다수의 프리프레그층이 배치될 수 있다. 프리프레그층에는 회로 부품과 대응되는 영역에 다수의 홀이 형성될 수 있다. 이로부터 베이스 기판에서 발생된 열은 홀을 통해 베이스 기판의 상부 및 하부 또는 그 측면으로 배출될 수 있다.The base substrate may have a plurality of copper foil layers stacked vertically, and a plurality of prepreg layers may be disposed between the copper foil layers. In the prepreg layer, a plurality of holes may be formed in a region corresponding to the circuit component. From this, the heat generated in the base substrate can be discharged to the top and bottom or the side surface of the base substrate through the holes.

커버 실드층(600)은 베이스 기판 및 회로 부품(510)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 베이스 기판 및 회로 부품을 감싸는 제1 실드층(610)과, 상기 제1 실드층(610)의 내측에 배치된 제2 실드층(620)을 포함할 수 있다.The cover shield layer 600 may be formed to surround the base substrate and the circuit component 510. The cover shield layer 600 may include a first shield layer 610 surrounding the base substrate and circuit components and a second shield layer 620 disposed inside the first shield layer 610.

제1 실드층(610)은 도전성 재질로 형성될 수 있다. 제2 실드층(620)은 제1 실드층(610)의 내측에 형성될 수 있다. 제2 실드층(620)은 베이스 기판을 이루는 최상위의 동박층 상에 배치될 수 있다. 제2 실드층(620)은 베이스 기판을 이루는 최하위의 동박층의 아래에 배치될 수 있다.The first shield layer 610 may be formed of a conductive material. The second shield layer 620 may be formed on the inner side of the first shield layer 610. The second shield layer 620 may be disposed on the uppermost copper layer constituting the base substrate. The second shield layer 620 may be disposed under the lowermost copper layer constituting the base substrate.

제2 실드층(620)은 비도전성 재질로 형성될 수 있다. 제2 실드층(620)에는 제6 홀(H6)이 형성될 수 있다. 제6 홀(H6)은 회로 부품(510)에 대응되는 제2 실드층(620)에 형성될 수 있다. 제6 홀(H6)의 형상은 원형, 타원, 다각 형상을 포함할 수 있다. The second shield layer 620 may be formed of a non-conductive material. And the sixth hole H6 may be formed in the second shield layer 620. [ The sixth hole H6 may be formed in the second shield layer 620 corresponding to the circuit component 510. The shape of the sixth hole H6 may include a circle, an ellipse, and a polygonal shape.

제2 실드층(620)에는 제7 홀(H7)이 형성될 수 있다. 제7 홀(H7)은 회로 부품(510)에 대응되는 제2 실드층(620)에 형성될 수 있다. 제7 홀(H7)은 베이스 기판의 아래에 배치된 제2 실드층(620)에 형성될 수 있다.And a seventh hole H7 may be formed in the second shield layer 620. [ The seventh hole H7 may be formed in the second shield layer 620 corresponding to the circuit component 510. The seventh hole H7 may be formed in the second shield layer 620 disposed under the base substrate.

회로 부품을 통해 상부로 발생된 열은 제6 홀을 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다. 회로 부품을 통해 하부로 발생된 열을 제7 홀을 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다.The heat generated in the upper part through the circuit component can be transferred to the first shield layer through the sixth hole and released to the outside. The heat generated downward through the circuit component can be transferred to the first shield layer through the seventh hole and emitted to the outside.

도 5는 제3 실시예에 따른 피시비 기판을 나타낸 단면도이다.5 is a cross-sectional view showing a PCB of the PCB according to the third embodiment.

도 5를 참조하면, 제3 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 여기서, 베이스 기판은 제1 실시예에 따른 PCB 기판의 베이스 기판과 동일한 구조일 수 있다. Referring to FIG. 5, a PCB substrate 500 according to the third embodiment may have a structure in which circuit components 510 are mounted on a base substrate. Here, the base substrate may have the same structure as the base substrate of the PCB substrate according to the first embodiment.

다시 설명하게 되면, 베이스 기판은 다수의 동박층이 상하로 적층되어 배치되고, 상기 동박층들 사이에는 다수의 프리프레그층이 배치될 수 있다. 프리프레그층에는 회로 부품과 대응되는 영역에 다수의 홀이 형성될 수 있다. 이로부터 베이스 기판에서 발생된 열은 홀을 통해 베이스 기판의 상부 및 하부 또는 그 측면으로 배출될 수 있다.The base substrate may have a plurality of copper foil layers stacked vertically, and a plurality of prepreg layers may be disposed between the copper foil layers. In the prepreg layer, a plurality of holes may be formed in a region corresponding to the circuit component. From this, the heat generated in the base substrate can be discharged to the top and bottom or the side surface of the base substrate through the holes.

커버 실드층(600)은 베이스 기판 및 회로 부품(510)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 베이스 기판 및 회로 부품을 감싸는 제1 실드층(610)과, 상기 제1 실드층(610)의 내측에 배치된 제2 실드층(620)을 포함할 수 있다.The cover shield layer 600 may be formed to surround the base substrate and the circuit component 510. The cover shield layer 600 may include a first shield layer 610 surrounding the base substrate and circuit components and a second shield layer 620 disposed inside the first shield layer 610.

제1 실드층(610)은 도전성 재질로 형성될 수 있다. 제2 실드층(620)은 제1 실드층(610)의 내측에 형성될 수 있다. 제2 실드층(620)은 베이스 기판을 이루는 최상위의 동박층 상에 배치될 수 있다. 제2 실드층(620)은 베이스 기판을 이루는 최하위의 동박층의 아래에 배치될 수 있다.The first shield layer 610 may be formed of a conductive material. The second shield layer 620 may be formed on the inner side of the first shield layer 610. The second shield layer 620 may be disposed on the uppermost copper layer constituting the base substrate. The second shield layer 620 may be disposed under the lowermost copper layer constituting the base substrate.

제2 실드층(620)은 비도전성 재질로 형성될 수 있다. 제2 실드층(620)에는 제6 홀(H6)이 형성될 수 있다. 제6 홀(H6)은 회로 부품(510)에 대응되는 제2 실드층(620)에 형성될 수 있다. 제6 홀(H6)의 형상은 원형, 타원, 다각 형상을 포함할 수 있다. The second shield layer 620 may be formed of a non-conductive material. And the sixth hole H6 may be formed in the second shield layer 620. [ The sixth hole H6 may be formed in the second shield layer 620 corresponding to the circuit component 510. The shape of the sixth hole H6 may include a circle, an ellipse, and a polygonal shape.

제2 실드층(620)에는 제7 홀(H7)이 형성될 수 있다. 제7 홀(H7)은 회로 부품(510)에 대응되는 제2 실드층(620)에 형성될 수 있다. 제7 홀(H7)은 베이스 기판의 아래에 배치된 제2 실드층(620)에 형성될 수 있다.And a seventh hole H7 may be formed in the second shield layer 620. [ The seventh hole H7 may be formed in the second shield layer 620 corresponding to the circuit component 510. The seventh hole H7 may be formed in the second shield layer 620 disposed under the base substrate.

제2 실드층(620)의 제6 홀(H6)에는 제1 접착부(511a)가 더 형성될 수 있다. 제1 접착부(511a)는 회로부품(510)과 제1 실드층(610) 사이에 배치될 수 있다. 제1 접착부(551a)는 도전성 재질로 형성될 수 있다.A first bonding portion 511a may be further formed in the sixth hole H6 of the second shield layer 620. [ The first adhesive portion 511a may be disposed between the circuit component 510 and the first shield layer 610. [ The first bonding portion 551a may be formed of a conductive material.

제2 실드층(620)의 제7 홀(H7)에는 제2 접착부(551b)가 형성될 수 있다. 제2 접착부(551b)는 베이스 기판의 하부와 제2 실드층(620) 사이에 배치될 수 있다. 제2 접착부(551b)는 도전성 재질로 형성될 수 있다.And a second bonding portion 551b may be formed in the seventh hole H7 of the second shield layer 620. [ The second adhesive portion 551b may be disposed between the lower portion of the base substrate and the second shield layer 620. The second adhesive portion 551b may be formed of a conductive material.

회로 부품을 통해 상부로 발생된 열은 제6 홀의 제1 접착부를 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다. 회로 부품을 통해 하부로 발생된 열을 제7 홀의 제2 접착부를 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다.The heat generated in the upper part through the circuit component can be transferred to the first shield layer through the first bonding portion of the sixth hole and released to the outside. The heat generated in the lower portion through the circuit component can be transferred to the first shield layer through the second bonding portion of the seventh hole and emitted to the outside.

도 6은 제4 실시예에 따른 피시비 기판을 나타낸 단면도이다.6 is a cross-sectional view illustrating a PCB of the fourth embodiment.

도 6에 도시된 바와 같이, 제4 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 여기서, 베이스 기판은 제1 실시예에 따른 PCB 기판의 베이스 기판과 동일한 구조일 수 있다. As shown in FIG. 6, the PCB substrate 500 according to the fourth embodiment may have a structure in which circuit components 510 are mounted on a base substrate. Here, the base substrate may have the same structure as the base substrate of the PCB substrate according to the first embodiment.

다시 설명하게 되면, 베이스 기판은 다수의 동박층이 상하로 적층되어 배치되고, 상기 동박층들 사이에는 다수의 프리프레그층이 배치될 수 있다. 프리프레그층에는 회로 부품과 대응되는 영역에 다수의 홀이 형성될 수 있다. 이로부터 베이스 기판에서 발생된 열은 홀을 통해 베이스 기판의 상부 및 하부 또는 그 측면으로 배출될 수 있다.The base substrate may have a plurality of copper foil layers stacked vertically, and a plurality of prepreg layers may be disposed between the copper foil layers. In the prepreg layer, a plurality of holes may be formed in a region corresponding to the circuit component. From this, the heat generated in the base substrate can be discharged to the top and bottom or the side surface of the base substrate through the holes.

커버 실드층(600)은 베이스 기판 및 회로 부품(510)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 베이스 기판 및 회로 부품을 감싸는 제2 실드층(620)과, 상기 제2 실드층(620)의 외측에 배치된 제1 실드층(610)을 포함할 수 있다.The cover shield layer 600 may be formed to surround the base substrate and the circuit component 510. The cover shield layer 600 may include a second shield layer 620 surrounding the base substrate and circuit components and a first shield layer 610 disposed outside the second shield layer 620.

제2 실드층(620)은 비도전성 재질로 형성될 수 있다. 제2 실드층(620)은 제8 홀(H8) 및 제9 홀(H9)을 포함할 수 있다. 제8 홀(H8)은 회로 부품(510)의 상부에 대응되는 제2 실드층(620)에 형성될 수 있다. 제9 홀(H9)은 회로 부품(510)의 하부에 대응되는 제2 실드층(620)에 형성될 수 있다.The second shield layer 620 may be formed of a non-conductive material. The second shield layer 620 may include an eighth hole H8 and a ninth hole H9. The eighth hole H8 may be formed in the second shield layer 620 corresponding to the upper portion of the circuit component 510. The ninth hole H9 may be formed in the second shield layer 620 corresponding to the lower portion of the circuit component 510. [

제1 실드층(610)은 제2 실드층(620)의 외측에 형성될 수 있다. 제1 실드층(610)은 제1 상부 실드층(610a)과 제2 상부 실드층(610b)을 포함할 수 있다. 제1 상부 실드층(610a)은 회로 부품(510)의 상부에 대응되는 제2 실드층(620) 상에 배치될 수 있다. 제1 상부 실드층(610a)은 제2 실드층(620)과 일부 중첩되어 형성될 수 있다.The first shield layer 610 may be formed outside the second shield layer 620. The first shield layer 610 may include a first upper shield layer 610a and a second upper shield layer 610b. The first upper shield layer 610a may be disposed on the second shield layer 620 corresponding to the upper portion of the circuit component 510. [ The first upper shield layer 610a may be partially overlapped with the second shield layer 620. [

제1 상부 실드층(610a)은 베이스 기판을 이루는 최상위의 동박층 상에 배치될 수 있다. 제1 하부 실드층(610b)은 베이스 기판을 이루는 최하위의 동박층 아래에 배치될 수 있다.The first upper shield layer 610a may be disposed on the uppermost copper layer constituting the base substrate. The first lower shield layer 610b may be disposed below the lowest copper layer constituting the base substrate.

회로 부품을 통해 상부로 발생된 열은 제8 홀을 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다. 회로 부품을 통해 하부로 발생된 열을 제9 홀을 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다.The heat generated in the upper part through the circuit component can be transferred to the first shield layer through the eighth hole and released to the outside. The heat generated in the lower portion through the circuit component can be transferred to the first shield layer through the ninth hole and discharged to the outside.

도 7은 제5 실시예에 따른 피시비 기판을 나타낸 단면도이다.7 is a cross-sectional view illustrating a PCB of the fifth embodiment.

도 7에 도시된 바와 같이, 제5 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 여기서, 베이스 기판은 제1 실시예에 따른 PCB 기판의 베이스 기판과 동일한 구조일 수 있다. As shown in FIG. 7, the PCB substrate 500 according to the fifth embodiment may have a structure in which the circuit components 510 are mounted on the base substrate. Here, the base substrate may have the same structure as the base substrate of the PCB substrate according to the first embodiment.

다시 설명하게 되면, 베이스 기판은 다수의 동박층이 상하로 적층되어 배치되고, 상기 동박층들 사이에는 다수의 프리프레그층이 배치될 수 있다. 프리프레그층에는 회로 부품과 대응되는 영역에 다수의 홀이 형성될 수 있다. 이로부터 베이스 기판에서 발생된 열은 홀을 통해 베이스 기판의 상부 및 하부 또는 그 측면으로 배출될 수 있다.The base substrate may have a plurality of copper foil layers stacked vertically, and a plurality of prepreg layers may be disposed between the copper foil layers. In the prepreg layer, a plurality of holes may be formed in a region corresponding to the circuit component. From this, the heat generated in the base substrate can be discharged to the top and bottom or the side surface of the base substrate through the holes.

커버 실드층(600)은 베이스 기판 및 회로 부품(510)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 베이스 기판 및 회로 부품을 감싸는 제2 실드층(620)과, 상기 제2 실드층(620)의 외측에 배치된 제1 실드층(610)을 포함할 수 있다.The cover shield layer 600 may be formed to surround the base substrate and the circuit component 510. The cover shield layer 600 may include a second shield layer 620 surrounding the base substrate and circuit components and a first shield layer 610 disposed outside the second shield layer 620.

제2 실드층(620)은 비도전성 재질로 형성될 수 있다. 제2 실드층(620)은 제8 홀(H8) 및 제9 홀(H9)을 포함할 수 있다. 제8 홀(H8)은 회로 부품(510)의 상부에 대응되는 제2 실드층(620)에 형성될 수 있다. 제9 홀(H9)은 회로 부품(510)의 하부에 대응되는 제2 실드층(620)에 형성될 수 있다.The second shield layer 620 may be formed of a non-conductive material. The second shield layer 620 may include an eighth hole H8 and a ninth hole H9. The eighth hole H8 may be formed in the second shield layer 620 corresponding to the upper portion of the circuit component 510. The ninth hole H9 may be formed in the second shield layer 620 corresponding to the lower portion of the circuit component 510. [

제1 실드층(610)은 제2 실드층(620)의 외측에 형성될 수 있다. 제1 실드층(610)은 제1 상부 실드층(610a)과 제2 상부 실드층(610b)을 포함할 수 있다. 제1 상부 실드층(610a)은 회로 부품(510)의 상부에 대응되는 제2 실드층(620) 상에 배치될 수 있다. 제1 상부 실드층(610a)은 제2 실드층(620)과 일부 중첩되어 형성될 수 있다.The first shield layer 610 may be formed outside the second shield layer 620. The first shield layer 610 may include a first upper shield layer 610a and a second upper shield layer 610b. The first upper shield layer 610a may be disposed on the second shield layer 620 corresponding to the upper portion of the circuit component 510. [ The first upper shield layer 610a may be partially overlapped with the second shield layer 620. [

제1 상부 실드층(610a)은 베이스 기판을 이루는 최상위의 동박층 상에 배치될 수 있다. 제1 하부 실드층(610b)은 베이스 기판을 이루는 최하위의 동박층 아래에 배치될 수 있다.The first upper shield layer 610a may be disposed on the uppermost copper layer constituting the base substrate. The first lower shield layer 610b may be disposed below the lowest copper layer constituting the base substrate.

제2 실드층(620)의 제8 홀(H8)에는 제1 접착부(511a)가 더 형성될 수 있다. 제1 접착부(511a)는 회로부품(510)과 제1 실드층(610) 사이에 배치될 수 있다. 제1 접착부(551a)는 도전성 재질로 형성될 수 있다.A first bonding portion 511a may be further formed in the eighth hole H8 of the second shield layer 620. [ The first adhesive portion 511a may be disposed between the circuit component 510 and the first shield layer 610. [ The first bonding portion 551a may be formed of a conductive material.

제2 실드층(620)의 제9 홀(H9)에는 제2 접착부(551b)가 형성될 수 있다. 제2 접착부(551b)는 베이스 기판의 하부와 제1 실드층(610) 사이에 배치될 수 있다. 제2 접착부(551b)는 도전성 재질로 형성될 수 있다.And a second bonding portion 551b may be formed in the ninth hole H9 of the second shield layer 620. [ The second adhesive portion 551b may be disposed between the lower portion of the base substrate and the first shield layer 610. The second adhesive portion 551b may be formed of a conductive material.

회로 부품을 통해 상부로 발생된 열은 제8 홀의 제1 접착부를 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다. 회로 부품을 통해 하부로 발생된 열을 제9 홀의 제2 접착부를 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다.The heat generated in the upper part through the circuit component can be transferred to the first shield layer through the first bonding portion of the eighth hole and released to the outside. The heat generated in the lower portion through the circuit component can be transferred to the first shield layer through the second bonding portion of the ninth hole and discharged to the outside.

상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the following claims. It will be possible.

110: TFT 기판 120: CF 기판
210: 광원부 220: 도광판
230: 광학시트 240: 반사시트
500: PCB 기판 520: 동박층
530: 프리프레그층 600: 커버 실드층110: TFT substrate 120: CF substrate
210: light source 220: light guide plate
230: optical sheet 240: reflective sheet
500: PCB substrate 520: Copper foil layer
530: prepreg layer 600: cover shield layer

Claims (14)

회로 부품;
상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층;
상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층; 및
상기 회로 부품 및 다수의 동박층을 감싸며 상기 회로 부품에 대응되는 영역에 도전성 재질의 제1 실드층을 가지는 커버 실드층;을 포함하는 피시비 기판.Circuit components;
A plurality of copper foil layers on which the circuit components are mounted and stacked on top and bottom;
At least one prepreg layer disposed between the copper foil layers and having a plurality of holes in regions corresponding to the circuit components; And
And a cover shield layer surrounding the circuit component and the plurality of copper foil layers and having a first shielding layer of a conductive material in a region corresponding to the circuit component. 제 1 항에 있어서,
상기 커버 실드층은 상기 제1 실드층 외의 영역은 비도전성 재질의 제2 실드층을 포함하는 피시비 기판.The method according to claim 1,
Wherein the cover shield layer includes a second shield layer of a non-conductive material in a region other than the first shield layer. 제 2 항에 있어서,
상기 최상위에 배치된 동박층의 상부에는 제1 솔더층을 포함하며 상기 회로 부품이 실장된 제1 솔더층 주위에는 홀이 더 형성되는 피시비 기판.3. The method of claim 2,
Wherein a hole is further formed around the first solder layer including the first solder layer on the top of the topmost copper layer and the circuit component mounted thereon. 제 3 항에 있어서,
상기 회로 부품과 상기 제1 실드층 사이에는 도전성 재질의 제1 접착부를 더 포함하는 피시비 기판.The method of claim 3,
Further comprising a first bonding portion of a conductive material between the circuit component and the first shield layer. 제 2 항에 있어서,
상기 최하위에 배치된 동박층의 하부에는 제2 솔더층을 더 포함하며 상기 회로 부품과 대응되는 영역에 홀이 더 형성되는 피시비 기판.3. The method of claim 2,
Wherein a second solder layer is further formed under the copper layer disposed at the lowermost position, and holes are further formed in a region corresponding to the circuit component. 제 5 항에 있어서,
상기 최하위에 배치된 동박층과 상기 제1 실드층 사이에는 도전성 재질의 제2 접착부를 더 포함하는 피시비 기판.6. The method of claim 5,
And a second bonding portion of a conductive material is provided between the copper layer disposed at the lowest position and the first shield layer. 제 6 항에 있어서,
상기 제2 접착부는 상기 제2 솔더층의 홀을 통해 상기 동박층과 상기 제1 실드층을 접착시키는 피시비 기판.The method according to claim 6,
And the second bonding portion bonds the copper foil layer and the first shield layer through holes of the second solder layer. 회로 부품;
상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층과,
상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층;
상기 회로 부품 및 다수의 동박층을 감싸는 도전성 재질의 제1 실드층과, 상기 제1 실드층의 내측에 배치되어 상기 회로 부품에 대응되는 영역에 홀을 가지는 비도전성 재질의 제2 실드층으로 이루어지는 커버 실드층;을 포함하는 피시비 기판.Circuit components;
A plurality of copper foil layers on which the circuit components are mounted,
At least one prepreg layer disposed between the copper foil layers and having a plurality of holes in regions corresponding to the circuit components;
A first shield layer of a conductive material surrounding the circuit component and a plurality of copper foil layers and a second shield layer of a non-conductive material disposed inside the first shield layer and having a hole in a region corresponding to the circuit component And a cover shield layer. 제 8 항에 있어서,
상기 제2 실드층은 회로 부품과 대응되는 최상위의 동박층과 최하위의 동박층에 배치되는 피시비 기판.9. The method of claim 8,
Wherein the second shield layer is disposed on the uppermost copper layer corresponding to the circuit component and the lowest copper layer. 제 9 항에 있어서,
상기 회로 부품과 제1 실드층 사이에는 도전성 재질의 제1 접착부가 배치되고, 상기 제1 접착부는 상기 제2 실드층의 홀에 배치되는 피시비 기판.10. The method of claim 9,
Wherein a first bonding portion of a conductive material is disposed between the circuit component and the first shield layer, and the first bonding portion is disposed in a hole of the second shield layer. 회로 부품;
상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층과,
상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층;
상기 회로 부품의 대응되는 영역에 배치된 도전성 재질의 제1 실드층과, 상기 제1 실드층과 회로 부품 사이에 배치되어 상기 회로 부품 및 다수의 동박층을 감싸며 상기 회로 부품에 대응되는 영역에 홀을 가지는 제2 실드층으로 이루어진 커버 실드층;을 포함하는 피시비 기판.Circuit components;
A plurality of copper foil layers on which the circuit components are mounted,
At least one prepreg layer disposed between the copper foil layers and having a plurality of holes in regions corresponding to the circuit components;
A first shield layer of a conductive material disposed in a corresponding region of the circuit component; and a second shield layer which is disposed between the first shield layer and the circuit component and surrounds the circuit component and the plurality of copper foil layers, And a second shield layer formed on the first shield layer. 제 11 항에 있어서,
상기 제1 실드층은 상기 회로 부품과 대응되는 최상위의 동박층의 상부와 최하위의 동박층의 하부에 배치되는 피시비 기판.12. The method of claim 11,
Wherein the first shield layer is disposed at the upper portion of the uppermost copper foil layer corresponding to the circuit component and the lower portion of the lowest copper foil layer. 제 12 항에 있어서,
상기 회로 부품과 상기 제1 실드층 사이에 도전성 재질의 제1 접착부를 더 포함하고, 상기 최하위의 동박층과 제1 실드층 사이에는 도전성 재질의 제2 접착부를 더 포함하는 피시비 기판.13. The method of claim 12,
Further comprising a first bonding portion of a conductive material between the circuit component and the first shield layer and a second bonding portion of a conductive material between the lowest copper foil layer and the first shield layer. 제 1 항 내지 제 13 항 중 어느 한 항의 피시비 기판을 포함하는 표시장치.A display device comprising the PCB of any one of claims 1 to 13.
KR1020150189791A 2015-12-30 2015-12-30 Printed circuit board and display device having the same KR102659135B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189791A KR102659135B1 (en) 2015-12-30 2015-12-30 Printed circuit board and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189791A KR102659135B1 (en) 2015-12-30 2015-12-30 Printed circuit board and display device having the same

Publications (2)

Publication Number Publication Date
KR20170079342A true KR20170079342A (en) 2017-07-10
KR102659135B1 KR102659135B1 (en) 2024-04-18

Family

ID=59355835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189791A KR102659135B1 (en) 2015-12-30 2015-12-30 Printed circuit board and display device having the same

Country Status (1)

Country Link
KR (1) KR102659135B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107273A (en) * 1994-10-04 1996-04-23 Cmk Corp Manufacturing method of printed-wiring board
KR20050050836A (en) * 2003-11-26 2005-06-01 삼성에스디아이 주식회사 Plasma display device
KR20090053170A (en) * 2007-11-22 2009-05-27 김병청 Heat-radiating substrate and manufacturing method thereof
JP2010263003A (en) * 2009-04-30 2010-11-18 Nippon Dourooingu:Kk Heat-conducting structure of printed board
KR20110024686A (en) * 2009-09-03 2011-03-09 안복만 Heat dissipating circuit board and method for manufacturing the same
KR20130120099A (en) * 2012-04-25 2013-11-04 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
KR101400305B1 (en) * 2013-08-27 2014-05-27 주식회사 쎄미라이팅 Printed circuit board with graphene

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107273A (en) * 1994-10-04 1996-04-23 Cmk Corp Manufacturing method of printed-wiring board
KR20050050836A (en) * 2003-11-26 2005-06-01 삼성에스디아이 주식회사 Plasma display device
KR20090053170A (en) * 2007-11-22 2009-05-27 김병청 Heat-radiating substrate and manufacturing method thereof
JP2010263003A (en) * 2009-04-30 2010-11-18 Nippon Dourooingu:Kk Heat-conducting structure of printed board
KR20110024686A (en) * 2009-09-03 2011-03-09 안복만 Heat dissipating circuit board and method for manufacturing the same
KR20130120099A (en) * 2012-04-25 2013-11-04 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
KR101400305B1 (en) * 2013-08-27 2014-05-27 주식회사 쎄미라이팅 Printed circuit board with graphene

Also Published As

Publication number Publication date
KR102659135B1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
KR101884628B1 (en) Light emitting module and backlight unit having the same
KR101412754B1 (en) Light source unit and method of forming and display device having the same
KR102044392B1 (en) Display panel and display device having the same
KR20200070901A (en) Display module, display apparatus including the same and method of manufacturing display module
CN112201739B (en) Light-emitting structure, backlight module, display module and display device
KR20110086648A (en) Light emitting module, backlight unit and display apparatus
US20210200026A1 (en) Light-emitting device and liquid crystal display device
US20220382108A1 (en) Display device
US20120176761A1 (en) Container unit and display device including the same
KR20130030619A (en) Light emitting module and backlight unit having the same
JP6131068B2 (en) Display device
KR20140011080A (en) Display apparatus
KR102659135B1 (en) Printed circuit board and display device having the same
KR20120080366A (en) Light-emitting module, method of manufacturing the same and display apparatus havng the same and
KR102423115B1 (en) Display device
KR20170050371A (en) Display device
KR20080062259A (en) Light divice, method of fabricating the same, backlight unit and liquid crystal display divice having the same
US20200064694A1 (en) Light emitting diode, backlight device and display device
KR102174815B1 (en) Baclight unit and display device having the same
KR102250375B1 (en) Light guide panel and liquid crystal display device having the same
KR102283266B1 (en) Timing controler and display device having the same
KR101856218B1 (en) Light emitting module and backlight unit having the same
KR20170078225A (en) Display device
KR102297526B1 (en) Display panel and display device having the same
KR20160065232A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant