[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170075556A - 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치 - Google Patents

전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20170075556A
KR20170075556A KR1020150185366A KR20150185366A KR20170075556A KR 20170075556 A KR20170075556 A KR 20170075556A KR 1020150185366 A KR1020150185366 A KR 1020150185366A KR 20150185366 A KR20150185366 A KR 20150185366A KR 20170075556 A KR20170075556 A KR 20170075556A
Authority
KR
South Korea
Prior art keywords
conductive
conductive pattern
layer
pattern
groove portion
Prior art date
Application number
KR1020150185366A
Other languages
English (en)
Other versions
KR102042874B1 (ko
Inventor
이범우
한상철
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020150185366A priority Critical patent/KR102042874B1/ko
Publication of KR20170075556A publication Critical patent/KR20170075556A/ko
Application granted granted Critical
Publication of KR102042874B1 publication Critical patent/KR102042874B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)

Abstract

본 명세서는 전도성 기판, 이를 포함하는 터치 패널 및 디스플레이 장치에 관한 것이다.

Description

전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치{CONDUCTING SUBSTRATE, TOUCH PANEL COMPRISING THE SAME AND DISPLAY DEVICE COMPRISING THE SAME}
본 명세서는 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치란 TV나 컴퓨터용 모니터 등을 통틀어 일컫는 말로서, 화상을 형성하는 디스플레이 소자 및 디스플레이 소자를 지지하는 케이스를 포함한다.
디스플레이 장치와 관련하여, 스마트 폰 및 태블릿 PC, IPTV 등의 보급이 가속화됨에 따라 키보드나 리모컨 등 별도의 입력 장치 없이 사람의 손이 직접 입력장치가 되는 터치 기능에 대한 필요성이 점점 커지고 있다. 또한, 특정 포인트 인식뿐만 아니라 필기가 가능한 다중 인식(multi-touch) 기능도 요구되고 있다.
이러한 디스플레이에 사용되는 터치 패널은 일반적으로 상하부 기재 상에 각각 전도성 패턴을 형성하고, 이들에 절연층을 개재하여 합지함으로써 구성된다. 상기 전도성 패턴으로는 ITO 기반의 전도성 막이 많이 사용되고 있으나, 이러한 ITO는 대면적 터치패널에 적용시 자체적인 RC 지연에 의하여 인식속도가 낮은 문제점이 있다.
이러한 문제점을 극복하기 위하여, 추가적인 보상 칩(chip)을 도입하는 시도가 이루어지고 있으나, 이는 가격이 상승되는 문제점이 있다.
따라서, 종래의 ITO 패턴을 금속 패턴으로 대체하려는 시도가 많이 이루어지고 있으나, 금속 패턴을 이용하는 경우 시인성 측면에 있어서 눈에 띄지 않는 정밀도가 높은 미세 패턴을 만들기 어렵고, 포토리소그래피 방법을 이용하는 경우 그 공정이 매우 복잡하고 공정 비용이 매우 높아진다는 문제가 있다.
대한민국 공개공보 제 2010-0007605호
본 명세서는 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 명세서의 일 실시상태는
기재;
상기 기재 상에 구비된 제1 홈부 및 상기 제1 홈부 내에 구비된 제1 전도성 층을 포함하는 전도성 패턴열을 2 이상 포함하는 제1 전도성 패턴; 및
상기 기재의, 상기 제1 전도성 패턴이 구비된 면과 동일한 면 상에 구비된 제2 홈부 및 상기 제2 홈부 내에 구비된 제2 전도성 층을 포함하되, 상기 제1 전도성 패턴과 이격되어 구비되고, 상기 제1 전도성 패턴의 하나 이상의 전도성 패턴열을 사이에 두고 구비된 2 이상의 전도성 패턴 영역을 포함하는 제2 전도성 패턴을 포함하고,
상기 제1 전도성 패턴의 적어도 하나의 전도성 패턴열 위를 가로질러 상기 제2 전도성 패턴의 전도성 패턴 영역들을 전기적으로 연결하되, 상기 제1 전도성 패턴의 제1 전도성 층과 이격된 전도성 브릿지를 포함하는 전도성 기판을 제공한다.
또한, 본 명세서의 일 실시상태는 상기 전도성 기판을 포함하는 단면 1매형 터치 패널을 제공한다.
또한, 본 명세서의 일 실시상태는 상기 전도성 기판을 포함하는 디스플레이 장치를 제공한다.
또한, 본 명세서의 일 실시상태는
기재 상에, 제1 홈부 및 상기 제1 홈부 내에 구비된 제1 전도성 층을 포함하는 전도성 패턴열을 2 이상 포함하는 제1 전도성 패턴을 형성하는 단계;
상기 기재의, 상기 제1 전도성 패턴이 구비된 면과 동일한 면 상에, 상기 제2 홈부 및 상기 제2 홈부 내에 구비된 제2 전도성 층을 포함하되, 상기 제1 전도성 패턴과 이격되어 구비되고, 상기 제1 전도성 패턴의 하나 이상의 전도성 패턴열을 사이에 두고 구비된 2 이상의 전도성 패턴 영역을 포함하는 제2 전도성 패턴을 형성하는 단계; 및
상기 제1 전도성 패턴의 적어도 하나의 전도성 패턴열 위를 가로질러 상기 제2 전도성 패턴의 전도성 패턴 영역들을 전기적으로 연결하되, 상기 제1 전도성 패턴의 제1 전도성 층과 이격된 전도성 브릿지를 형성하는 단계를 포함하는 전도성 기판의 제조방법을 제공한다.
본 명세서의 일 실시상태에 따르면, 기존의 2매형 터치 패널과 비교하여 1매형으로 줄어듦에 따라 생산비가 절감되는 효과가 있다.
또한, 본 명세서의 일 실시상태에 따르면, 기존의 2매형 터치 패널의 경우에 필요한 Tx 필름과 Rx 필름의 축 맞춤 공정이 필요 없으므로, 공정의 용이성 및 수율 상승의 효과가 있다.
또한, 본 명세서의 일 실시상태에 따르면, 기존의 1매형 터치 스크린과 비교해서 인슐레이션 공정을 배제할 수 있으므로 원가 절감의 효과가 있다.
도 1은 본 명세서의 일 실시상태에 따른 제1 전도성 패턴 및 제2 전도성 패턴의 배치를 나타낸 모식도이다.
도 2는 본 명세서의 일 실시상태에 따른 제1 전도성 패턴 및 제2 전도성 패턴의 배치를 예시한 것이다.
도 3은 본 명세서의 일 실시상태에 따른 제2 전도성 패턴을 모식적으로 나타낸 도이다.
도 4는 본 명세서의 일 실시상태에 따른 제1 전도성 패턴을 모식적으로 나타낸 도이다.
도 5는 본 명세서의 일 실시상태에 따른 전도성 기판에 있어서, 제1 전도성 패턴의 홈부가 제2 전도성 패턴의 홈부 보다 깊은 구조를 예시한 것이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시상태들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 실시상태들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이고, 단지 본 실시상태들은 본 출원의 개시가 완전하도록 하며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원은 청구항의 범주에 의해 정의될 뿐이다.
다른 정의가 없다면, 본 명세서에서 사용되는 기술 및 과학적 용어를 포함하는 모든 용어는 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명을 상세히 설명한다.
본 명세서의 일 실시상태는
기재;
상기 기재 상에 구비된 제1 홈부 및 상기 제1 홈부 내에 구비된 제1 전도성 층을 포함하는 전도성 패턴열을 2 이상 포함하는 제1 전도성 패턴; 및
상기 기재의, 상기 제1 전도성 패턴이 구비된 면과 동일한 면 상에 구비된 제2 홈부 및 상기 제2 홈부 내에 구비된 제2 전도성 층을 포함하되, 상기 제1 전도성 패턴과 이격되어 구비되고, 상기 제1 전도성 패턴의 하나 이상의 전도성 패턴열을 사이에 두고 구비된 2 이상의 전도성 패턴 영역을 포함하는 제2 전도성 패턴을 포함하고,
상기 제1 전도성 패턴의 적어도 하나의 전도성 패턴열 위를 가로질러 상기 제2 전도성 패턴의 전도성 패턴 영역들을 전기적으로 연결하되, 상기 제1 전도성 패턴의 제1 전도성 층과 이격된 전도성 브릿지를 포함하는 전도성 기판을 제공한다.
기존의 2매형 터치 패널의 경우, 1매형 터치 패널에 비하여 더 많은 공정이 필요로 하고, Tx 필름과 Rx 필름의 축 맞춤 공정이 별도로 필요하여 공정이 복잡하고 생산비가 높은 단점이 있었다. 또한, 기존의 단면 1매형 터치 패널의 경우, 제1 전도성 패턴과 제2 전도성 패턴 사이를 절연하기 위하여 별도의 절연층이 구비되므로, 인슐레이션 공정이 필요하여 공정이 복잡해지는 문제가 있었다.
이에, 본 발명자들은 기존의 2매형 터치 패널에 비하여 생산비 절감의 효과가 있는 단면 1매형 터치 패널 및 이에 사용되는 전도성 기판을 개발하였으며, 또한 기존의 1매형 터치 패널 및 전도성 기판과 비교하여 별도의 절연층이 없는 1매형 터치 패널 및 이에 사용되는 전도성 기판을 개발하였다.
구체적으로, 본 명세서의 실시상태들에 따르면, 기존의 2매형 터치 패널과 비교하여 1매형으로 줄어듦에 따라 생산비가 절감되는 효과가 있고, 기존의 2매형 터치 스크린의 경우에 필요한 Tx 필름과 Rx 필름의 축맞춤 공정이 필요 없으므로 공정의 용이성 및 수율 상승의 효과가 있다.
또한, 본 명세서의 실시상태들에 따른 단면 1매형 터치 패널은 기존의 인슐레이션 공정을 배제할 수 있으므로 원가 절감의 효과를 기대할 수 있다.
본 명세서에 있어서, 전도성 패턴이라는 표현은 홈부 및 상기 홈부 내에 구비된 전도성 층으로 이루어진 것으로서, 전면층이 아닌 특정 형태로 패턴 형상을 이루고 있는 경우를 포함한다. 상기 전도성 패턴은 후술하는 전도성 패턴 영역을 2 이상 포함하거나, 전도성 패턴열을 2 이상 포함할 수 있다. 본 발명에서는 상기 전도성 패턴으로서 금속 패턴이 적용될 수 있다. 여기서 금속 패턴은 홈부 및 이 홈부 내에 구비된 전도성 층으로 이루어진 구조에서 전도성 층이 금속만으로 이루어진 경우 뿐만 아니라, 금속 이외에 첨가제가 포함된 경우도 포함하는 것으로 해석된다. 제1 전도성 패턴은 2 이상의 후술하는 전도성 패턴열들이 배치된 구조를 포함하고, 제2 전도성 패턴은 2 이상의 후술하는 전도성 패턴 영역들이 일정한 방향으로 나열된 것을 의미한다.
본 명세서에서 제1 또는 제2와 같은 표현이 함께 사용되지 않고 전도성 패턴이라고만 기재한 설명은 제1 전도성 패턴과 제2 전도성 패턴에 모두 적용될 수 있다.본 명세서에 있어서, 상기 전도성 패턴열은 제1 전도성 패턴을 구성하는 단위로서, 제1 홈부 및 제1 전도성 층으로 이루어진 전도성 패턴이 어느 한 방향으로 연장된 열(row)의 형태를 가지며, 열 내에 포함된 전도성 패턴이 서로 전기적으로 연결된 구조를 갖는다. 상기 전도성 패턴열들은 기판 상에 서로 평행하게 배치될 수 있다.
본 명세서에 있어서, 상기 전도성 패턴 영역은 제2 전도성 패턴을 구성하는 단위로서, 제2 홈부 및 제2 전도성 층으로 이루어진 전도성 패턴이 일정 면적을 갖고 형성된 경우를 포함하며, 해당 면적 내에 구비된 전도성 패턴들은 서로 전기적으로 연결된 구조를 갖는다. 상기 제1 전도성 패턴의 하나 이상의 전도성 패턴열을 사이에 두고 2 이상의 전도성 패턴 영역이 배치된다. 상기 일정 면적을 갖는 영역의 형태는 특별히 한정되지 않으며, 원, 다각형 등의 형태를 가질 수도 있으나, 필요에 따라 그 형태가 설계될 수 있다. 상기 일정 면적을 갖는 영역은 반드시 일직선 상으로 나열될 필요는 없으며, 이들이 상기 전도성 브릿지에 의하여 전기적으로 연결될 수 있도록 특정한 방향을 가지고 나열되어 있으면 족하다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 전도성 패턴은 인쇄 회로기판을 통해서 도선에 의해 외부전원에 연결되어 전기적으로 연결될 수 있다.
본 명세서의 일 실시상태에 따른 전도성 패턴의 배치를 도 1에 나타내었다. 즉, 제1 전도성 패턴(101)과 제2 전도성 패턴(102)은 서로 이격되어 구비되고, 전도성 브릿지(103)를 통해 제2 전도성 패턴의 전도성 패턴 영역들이 전기적으로 연결된다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지와 상기 제1 전도성 패턴 및 제2 전도성 패턴 사이에 절연층이 구비되지 않을 수 있다. 또한, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지와 상기 제1 전도성 패턴 사이에 절연층이 구비되지 않을 수 있다.
즉, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지와 상기 제1 전도성 패턴은 서로 물리적으로 접촉하지 않고 이격되어 배치될 수 있다. 또한, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지와 상기 제1 전도성 패턴은 서로 이격되어 구비되고, 전기적으로 연결되지 않을 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지와 상기 제1 전도성 패턴 사이에 공기층을 포함할 수 있다. 즉, 상기 공기층이란 별도의 절연층을 포함하지 않고, 공기만을 포함하는 층을 의미할 수 있다.
구체적으로, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지는 상기 제1 전도성 패턴 및 제2 전도성 패턴 상에 구비될 수 있다.
즉, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지는 상기 제1 전도성 패턴 및 제2 전도성 패턴 상에 구비되면서, 상기 제2 전도성 패턴의 전도성 패턴 영역들을 전기적으로 연결하되, 제1 전도성 패턴의 제1 전도성 층과는 이격되어 구비될 수 있다.
구체적으로, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지는 상기 제1 전도성 패턴 및 제2 전도성 패턴 상에 구비되면서, 상기 제2 전도성 패턴의 제2 전도성 층들을 전기적으로 연결하되, 제1 전도성 패턴의 제1 전도성 층들과는 이격되어 구비될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 제1 전도성 패턴 상에 구비된 전도성 브릿지는 상기 전도성 브릿지의 하부에 위치한 제1 홈부의 적어도 하나의 모서리에만 접하고, 제1 전도성 층과는 접하지 않을 수 있다.
이에 비하여, 본 명세서의 일 실시상태에 따르면, 상기 제2 전도성 패턴 상에 구비된 전도성 브릿지는 상기 제2 홈부 내에 구비된 제2 전도성 층과 접촉하여 2 이상의 전도성 패턴 영역들을 전기적으로 연결할 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 제1 전도성 패턴의 전도성 패턴열들은 종 방향으로 배열될 수 있고, 상기 전도성 브릿지에 의하여 연결된 제2 전도성 패턴의 전도성 패턴 영역들은 횡 방향으로 배열될 수 있다. 상기 종 방향과 횡 방향은 서로 상대적인 방향을 나타내기 위한 표현으로서, 어느 하나의 방향이 정해지면 그 방향에 대하여 나머지 방향이 정해질 수 있다. 터치 패널은 회전시키면 가로 방향과 세로 방향이 절대적인 것이 아니기 때문이다. 예컨대, 상기 종 방향은 좌우 방향을 의미할 수도 있고, 상하 방향을 의미할 수도 있으며, 대각선 또는 그 이외에 특정 각도를 갖는 방향일 수도 있다. 상기 종 방향과 횡 방향은 서로 반드시 직각을 이룰 필요는 없으며, 당업계에서 허용되는 정도의 각도를 이룰 수 있다. 예컨대, 상기 종 방향과 횡 방향이 서로 이루는 각은 80도 내지 100도일 수 있다. 구체적으로, 상기 제1 전도성 패턴의 전도성 패턴열과 상기 전도성 브릿지에 의하여 연결된 제2 전도성 패턴의 전도성 패턴 영역이 서로 이루는 각은 터치 패널이 구동 가능한 한 특별히 한정되지 않으나, 80도 내지 100도일 수 있고, 90도일 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 제1 전도성 패턴 및 상기 제2 전도성 패턴을 포함하는 전체 전도성 패턴은 터치 패널이 구동 가능한 범위에서 디자인될 수 있고, 디자인된 패턴에 따라 기재 상에 전도성 패턴을 형성할 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 기재의 재료는 전도성 패턴을 적용하고자 하는 분야에 따라 적절하게 선택될 수 있으며, 구체적인 예로는 유리 혹은 무기 재료 기재, 플라스틱 기재나 필름 또는 기타 플렉시블 기재 등이 있으나, 이에 한정되는 것은 아니다. 상기 플라스틱 기재 또는 필름으로는 당 기술분야에 알려져 있는 재료를 사용할 수 있으며, 예컨대 PET(Polyethylene terephthalate), PVB(polyvinylbutyral), PEN(polyethylene naphthalate), PES(polyethersulfon), PC(polycarbonate), 아세틸 셀룰로이드와 같은 가시광 투과율 80% 이상의 필름을 사용할 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 플라스틱 필름의 두께는 12.5 μm 내지 500 μm 일 수 있고, 50 μm 내지 250 μm 일 수 있다. 본 명세서의 일 실시상태에 따르면, 상기 전도성 패턴은 강화유리에 직접 형성될 수도 있고, 유리나 필름에 형성된 후 강화유리에 부착될 수도 있다.
본 명세서의 일 실시상태에 따르면, 상기 제1 및 제2 전도성 패턴은 각각 수지 패턴층을 형성한 다음, 전도성 층을 형성하여 만들어질 수 있다. 이 때, 상기 수지 패턴층은 수지 조성물 층을 형성한 다음, 당 기술분야에서 알려진 수지 패터닝 방법을 이용하여 다수의 홈부를 패터닝함으로써 형성될 수 있으며, 그 형성 방법이 특별히 한정되는 것은 아니다. 공정의 간편성 및 제조 비용 등을 고려할 때, 임프린팅법을 사용하는 것이 바람직하다.
본 명세서의 일 실시상태에 따르면, 상기 제1 전도성 패턴 및 제2 전도성 패턴은 각각 수지 패턴층의 홈부를 포함하는 면에 구비된 접착제 층을 더 포함할 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 접착제 층은 광학 투명 접착제(optical clear adhesive: OCA)를 포함한다.
본 명세서의 일 실시상태에 따르면, 상기 접착제 층은 광학 투명 접착제(OCA)이다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 패턴은 상기 수지 패턴층의 홈부를 포함하는 면에 접착제 층과 접하여 구비되는 커버 층을 더 포함할 수 있고, 상기 커버 층은 유리 또는 플라스틱일 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 홈부는 전도성 층을 형성하기 위한 공간으로, 측면 및 바닥면을 포함하는 스트라이프(stripe) 형태의 음각 구조를 포함한다.
본 명세서의 일 실시상태에 따르면, 수지 패턴층은 2 이상의 홈부를 포함할 수 있고, 바람직하게는, 일 방향으로 연장 형성된 다수의 홈부와, 다른 방향으로 연장 형성된 다수의 홈부가 격자형으로 교차되도록 형성될 수 있다. 다수의 홈부는 서로 동일하거나 상이할 수 있다. 본 명세서에서 제1 또는 제2와 같은 표현이 함께 사용되지 않고 홈부라고만 기재한 설명은 제1 홈부와 제2 홈부에 모두 적용될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 홈부를 수지 패턴층의 평면에 대하여 수직한 방향으로 절단한 단면(이하, 수직 단면)의 형상은, 특별히 한정되지 않으며, 사각형, 역사다리꼴, 곡선형, 원형, 타원형, 다각형 및 그 조합으로 이루어진 군에서 1이상 선택될 수 있다.
이와 같이, 본 명세서의 일 실시상태에 따르면, 홈부의 형상은 특별히 한정되지는 않으나, 홈부의 상부 영역의 폭이 하부 영역의 폭보다 작을 경우, 패턴 형성이 어려우므로, 홈부 상부의 폭이 홈부의 하부의 폭보다 작아지지 않도록 형성하는 것이 바람직하다. 즉, 홈부의 최상면의 폭이 최하부의 폭과 같거나, 최하면의 폭보다 크게 형성되는 것이 바람직하다.
본 명세서의 일 실시상태에 따르면, 상기 홈부는 최대 깊이(H)가 홈부의 최대 폭의 0.2배 내지 2배일 수 있고, 바람직하게는 0.7배 내지 1배일 수 있으나, 이에 한정되는 것은 아니다. 홈부의 최대 깊이는 예컨대 50 내지 2 마이크로미터의 범위 내에서 선택될 수 있다.
본 명세서에 있어서, 상기 홈부의 최대 폭은 수지 패턴층의 평면에 대하여 수평 방향으로 측정한 홈부의 폭 중 가장 긴 폭을 의미하고, 상기 홈부의 최대 깊이는 수지 패턴층의 평면에 대하여 수직 방향으로 측정한 홈부의 깊이 중 가장 긴 깊이를 의미한다.
본 명세서의 일 실시상태에 있어서, 상기 홈부의 최대 깊이(H)가 상기 수치 범위를 만족할 경우, 패턴 형성이 용이하고, 홈부 이외 영역의 전도성 층을 제거하는 과정에서 홈부 내의 전도성 층이 함께 제거되는 현상을 방지할 수 있다.
또 하나의 실시상태에 따르면, 상기 홈부는 최대 폭이 0.1㎛ 내지 3㎛일 수 있으나, 이에 한정되는 것은 아니다.
본 명세서의 일 실시상태에 따르면, 상기 홈부의 최대 폭이 0.1μm 이상인 경우에는 전도성 층의 선폭이 너무 작은 경우 저항에 의한 전도성 감소 문제를 방지할 수 있는 효과가 있고, 상기 홈부의 최대 폭이 3μm 이하인 경우에는 전도성 층의 반사로 인해 금속선이 인지되어 제품의 외관 품질이 저하되는 문제를 방지할 수 있는 효과가 있다.
본 명세서의 일 실시상태에 따르면, 상기 홈부는 최대 폭이 0.1㎛ 내지 3㎛이고, 상기 홈부의 최대 깊이(H)가 홈부의 최대 폭의 0.2배 내지 2배이다.
본 명세서의 일 실시상태에 따르면, 상기 홈부의 측면은 홈부의 바닥면에 대한 수직선을 기준으로 수직선으로부터 0도 내지 15도의 경사각을 갖고, 바람직하게는, 0도 내지 10도, 더욱 바람직하게는 1도 내지 5도의 경사각을 가질 수 있으나, 특별히 이에 한정되는 것은 아니다. 본 명세서에 있어서, 상기 홈부는 2개의 측면을 가지는데, 상기 2개의 측면은 경사각도가 동일하거나 상이하다. 측면의 경사각도가 0도 미만인 경우에는 홈부 하면의 폭이 상면의 폭보다 커지게 되고, 그 결과, 패턴 형성 공정에서 몰드와 수지 사이의 밀착력이 증가하여 형상이 왜곡되거나, 공정 속도가 저하되는 문제가 발생할 수 있으며, 15도를 초과할 경우에는 전도성 층 증착 공정에서 홈부 측면에 증착되는 금속의 양이 많아져 전도성 층의 물리적 제거 시에 홈부 내의 전도성 층이 함께 제거되는 문제점이 발생할 수 있으나, 이에 따라 홈부 측면의 경사각도가 특별히 한정되는 것은 아니다.
본 명세서의 일 실시상태에 따르면, 상기 홈부는 측면의 상부 모서리의 곡률 반경이 제1 홈부 최대 깊이(H)의 0.3배 이하이다. 상부 모서리의 곡률 반경이 홈부 최대 깊이(H)의 0.3배를 초과하는 경우에는 홈부 이외에 증착된 전도성 층 제거 시에 전도성 층의 깨짐 현상이 줄어들어, 제거 속도 및 균일도가 저하될 수 있으나, 상기 상부 모서리의 곡률 반경이 특별히 한정되는 것은 아니다.
본 명세서의 일 실시상태에 따르면, 상기 홈부는 바닥면 면적의 총합이 수지 패턴층 전체 단면적의 0.1% 내지 5%이하일 수 있으나, 특별히 한정되는 것은 아니다. 상기 홈부 바닥면 면적의 총합이 5%를 초과할 경우, 전도성 층에 의해 투명성이 저해될 수 있고, 홈부 바닥면 면적의 총합이 0.1%미만일 경우에는 충분한 전도성을 확보하지 못할 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층의 평균 높이는 홈부 깊이의 5% 내지 60%, 바람직하게는 10% 내지 50%일 수 있고, 예를 들면, 0.01㎛ 내지 2㎛ 정도, 구체적으로 50 내지 300 nm일 수 있으나, 특별히 한정되는 것은 아니다. 상기 전도성 층의 평균 높이는 홈부 내에 구비되는 전도성 층의 수직방향으로의 최대 높이의 평균을 의미한다.
본 명세서에서 제1 또는 제2와 같은 표현이 함께 사용되지 않고 전도성 층이라고만 기재한 설명은 제1 전도성 층과 제2 전도성 층에 모두 적용될 수 있다.
또 하나의 실시상태에 따르면, 상기 전도성 층의 선폭이 0.1μm 내지 3μm일 수 있으나, 이에 한정되는 것은 아니다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층의 선폭이 0.1μm 이상인 경우에는 전도성 층의 선폭이 너무 작아 저항이 높아지고 전도성이 감소하는 문제를 방지할 수 있는 효과가 있고, 선폭이 3μm 이하인 경우에는 전도성 층의 반사로 인해 금속선이 인지되어 제품의 외관 품질이 감소되는 문제를 방지할 수 있는 효과가 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층은 길이 방향과 폭 방향의 두 방향을 가지고, 상기 전도성 층의 선폭은 홈부 내에 구비되는 전도성 층의 폭 방향에서의 최대 선폭을 의미한다.
본 명세서의 일 실시상태에 따르면, 상기 제1 전도성 층의 선폭은 0.1μm 내지 3μm일 수 있고, 상기 제2 전도성 층의 선폭은 0.1μm 내지 3μm일 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭보다 크거나 같을 수도 있고, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭보다 클 수도 있다. 도 2에 따르면, 제2 전도성 층의 선폭이 제1 전도성 층의 선폭보다 크다. 이에 의하여 전도성 브릿지의 전도성 물질이 제2 전도성 층과는 접촉하지만, 제1 전도성 층과는 접촉하지 않도록 할 수 있다.
구체적으로, 본 명세서의 일 실시상태에 따르면, 상기 제1 전도성 층의 선폭은 바람직하게는 0.1μm 이상 1μm이하일 수 있고, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭의 110% 이상 3 μm이하일 수 있다.
제1 및 제2 홈부와 제1 및 제2 전도성 층의 규모는 먼저 전도성 기판에서 원하는 면저항 값을 설정하고, 이에 따라 전도성 층의 선폭과 전도성 패턴의 설계안을 정한 후, 전도성 층의 두께를 설정하고, 목적하는 전도성 층의 선폭과 두께에 따라 홈부의 선폭과 두께를 결정하는 방식에 의하여 결정될 수 있다. 당업자는 이와 같은 방식으로 홈부와 전도성 층의 규모를 설정할 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 전도성 층의 두께는 상기 제1 전도성 층의 두께보다 크거나 같을 수도 있고, 상기 제2 전도성 층의 두께는 상기 제1 전도성 층의 두께보다 클 수도 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭보다 크거나 같을 수 있고, 상기 제2 전도성 층의 두께는 상기 제1 전도성 층의 두께보다 크거나 같을 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭보다 클 수 있고, 상기 제2 전도성 층의 두께는 상기 제1 전도성 층의 두께보다 크거나 같을 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭보다 크거나 같을 수 있고, 상기 제2 전도성 층의 두께는 상기 제1 전도성 층의 두께보다 클 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭보다 클 수 있고, 상기 제2 전도성 층의 두께는 상기 제1 전도성 층의 두께보다 클 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 전도성 층의 선폭이 제1 전도성 층의 선폭과 같은 경우에는, 상기 제2 전도성 층의 두께가 상기 제1 전도성 층의 두께보다 클 수 있다.
즉, 본 명세서의 일 실시상태에 따르면, 상기 제1 전도성 층의 선폭과 제2 전도성 층의 선폭이 같다고 하더라도, 제1 전도성 층의 두께 보다 제2 전도성 층의 두께가 더 큰 경우에는 상기 전도성 브릿지가 제1 전도성 층과는 접하지 않고, 제2 전도성 층과만 접할 수 있다.
본 명세서에 있어서, 상기 제1 전도성 층 및 제2 전도성 층의 두께는 홈부 바닥면 상에 구비되는 전도성 층의 수직방향으로의 최대 깊이를 의미한다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제1 홈부 및 제2 홈부의 폭은 0.1μm 내지 3μm일 수 있으나, 이에 한정되는 것은 아니다.
본 명세서의 일 실시상태에 따르면, 상기 제1 홈부 및 제2 홈부의 폭이 0.1μm 이상인 경우에는 홈부의 폭이 너무 작아 저항이 높아지고 전도성이 감소하는 문제를 방지할 수 있는 효과가 있고, 홈부의 폭이 3μm 이하인 경우에는 홈부 내에 구비되는 전도성층의 반사로 인해 금속선이 인지되어 제품의 외관 품질이 감소되는 문제를 방지할 수 있는 효과가 있다.
본 명세서에 있어서, 상기 홈부의 폭은 수지 패턴층의 수평 방향으로 최대의 폭을 의미한다.
본 명세서의 일 실시상태에 따르면, 상기 제2 홈부의 폭은 제1 홈부의 폭보다 크거나 같을 수도 있고, 상기 제2 홈부의 폭은 제1 홈부의 폭보다 클 수도 있다.
본 명세서의 일 실시상태에 따르면, 상기 제1 홈부의 폭은 0.1μm 내지 3μm일 수 있고, 상기 제2 홈부의 폭은 제1 홈부의 폭의 110% 이상 3μm 이하일 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제1 홈부의 깊이는 상기 제2 홈부의 깊이보다 크거나 같을 수도 있고, 상기 제1 홈부의 깊이는 상기 제2 홈부의 깊이보다 클 수도 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 홈부의 폭은 제1 홈부의 폭보다 크거나 같을 수 있고, 상기 제1 홈부의 깊이는 상기 제2 홈부의 깊이보다 크거나 같을 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 홈부의 폭은 제1 홈부의 폭보다 클 수 있고, 상기 제1 홈부의 깊이는 상기 제2 홈부의 깊이보다 크거나 같을 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 홈부의 폭은 제1 홈부의 선폭보다 크거나 같을 수 있고, 상기 제1 홈부의 깊이는 상기 제2 홈부의 깊이보다 클 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 홈부의 폭은 제1 홈부의 폭보다 클 수 있고, 상기 제1 홈부의 깊이는 상기 제2 홈부의 깊이보다 클 수 있다.
또한, 본 명세서의 일 실시상태에 따르면, 상기 제2 홈부의 폭이 제1 홈부의 폭과 같은 경우에는, 상기 제1 홈부의 깊이가 상기 제2 홈부의 깊이보다 클 수 있다.
즉, 본 명세서의 일 실시상태에 따르면, 상기 제1 홈부의 폭과 제2 홈부의 폭이 같은 경우에도, 제2 홈부의 깊이보다 제1 홈부의 깊이가 더 커서 상기 전도성 브릿지가 제1 홈부 내에 구비된 제1 전도성 층과는 접하지 않고, 제2 홈부 내에 구비된 제2 전도성 층과만 접할 수 있다. 도 5에는 제1 홈부의 깊이가 제2 홈부의 깊이보다 큰 구조가 예시되어 있다. 이와 같은 구조에서 전도성 브릿지의 전도성 물질이 제2 홈부 내의 제2 전도성 층과 접촉하는 반면 제1 홈부 내의 제1 전도성 층과 접촉하지 않게 될 수 있다.
본 명세서의 일 실시상태에 따르면, 전도성 패턴의 개구율이 95% 내지 99.9%이다. 즉, 투명성이 우수하다. 상기 개구율은 전도성 패턴의 표면적에서 전도성 층이 형성되지 않은 영역의 면적의 비율을 의미하는 것으로, {(투명 기재 표면의 단면적 - 전도성 층이 형성된 부분의 면적의 총합)/투명 기재 표면의 단면적} x 100으로 계산될 수 있다.
또 하나의 실시상태에 따르면, 전도성 패턴의 면저항이 0.01Ω/□ 내지 100 Ω/□일 수 있고, 상기 범위를 만족하는 경우에 투명성이 우수할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층은 금속층을 포함한다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층에 포함되는 금속층의 재료로는 전기 전도도가 우수한 금속, 금속 합금, 금속 산화물, 금속 질화물, 금속 산화질화물 등을 1종 이상 사용하는 것이 바람직하다. 또한, 상기 금속층 재료의 비저항값은 1 microOhm·cm 이상 100 microOhm·cm 이하인 것이 바람직하며, 더욱 바람직하게는 1 microOhm·cm 이상 5 microOhm·cm 이하의 값을 가지는 것이 좋다. 금속층 재료의 구체적인 예로서, 알루미늄, 구리, 은(silver), 금, 철, 몰리브데늄, 니켈,탄소나노튜브(CNT), 타이타늄, 이들의 합금(Alloy), 이들의 산화물, 이들의 질화물, 이들의 산화질화물 등이 1종 이상 사용될 수 있고, 알루미늄이 가격 및 전도도 측면에서 가장 바람직하다.
본 명세서의 일 실시상태에 따르면, 상기 금속층의 하부에 접착력 조절층을 추가로 더 포함할 수 있다. 상기 접착력 조절층은 수지 패턴층과 전도성 층을 분리시켜 수지에 의한 전도성 층의 산화를 방지하고 수지 패턴층과 전도성 층 간의 접착력을 조절하여 박리를 용이하게 하기 위한 것으로, 예를 들면, 실리콘 옥사이드, 금속 산화물, 몰리브덴, 탄소, 주석, 크롬, 니켈 및 코발트로 이루어진 군으로부터 선택된 1종 이상으로 이루어질 수 있다.
상기 접착력 조절층의 두께는 0.005㎛ 내지 0.2㎛, 바람직하게는 0.005㎛ 내지 0.1㎛, 더욱 바람직하게는 0.01㎛ 내지 0.06㎛일 수 있다. 두께가 0.005㎛ 이하인 경우 박막형성이 제대로 되지 않을 수 있으며, 0.2㎛ 이하에서 충분한 박막특성을 얻을 수 있으므로 그 이상인 경우 공정비용 증가만 초래할 뿐 불필요하다.
상기 접착력 조절층은 화학기상증착 또는 물리기상증착법에 의해 수행될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층은 상기 금속층의 상부 및 하부 중 적어도 하나에 흑화층을 추가로 더 포함할 수 있다. 상기 흑화층은 실리콘 옥사이드, 금속 산화물, 몰리브덴, 탄소, 주석, 크롬, 니켈 및 코발트로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
또한, 상기 흑화층의 두께는 0.005㎛ 내지 0.2㎛, 바람직하게는 0.005㎛ 내지 1㎛, 더욱 바람직하게는 0.01㎛ 내지 0.06㎛ 일 수 있다. 두께가 0.005㎛ 이하인 경우 박막형성이 제대로 되지 않을 수 있으며, 0.2㎛ 이하에서 충분한 박막특성을 얻을 수 있으므로 그 이상인 경우 공정비용 증가만 초래할 뿐 불필요하다.
상기 흑화층의 조성 및 두께는 원하는 흑화 정도에 따라 다양하게 조절될 수 있으며, 상기 전도성 층의 상부와 하부에 모두 흑화층이 형성되는 경우에는 상부의 흑화층과 하부의 흑화층은 그 조성 및/또는 두께가 동일하거나 상이할 수 있다. 예를 들면, 상부 흑화층과 하부 흑화층 형성 물질이 상이한 경우에는 두께에 따라 흑화 정도가 달라지므로, 상부 흑화층과 하부 흑화층의 두께를 다르게 구성할 수 있다.
상기 흑화층은 화학기상증착 또는 물리기상증착법에 의해 수행될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층 및 전도성 브릿지의 상부에 평탄화층을 추가로 더 포함할 수 있다. 평탄화층에 의해 전도성 층이 산화되는 것을 방지하고, 스크래치 저항성이 향상되며 수지 형상에 의한 광산란이 줄어드는 효과가 있다.
상기 평탄화층 형성 물질은 수지 패턴층 형성 물질과 동일하거나 상이할 수 있다. 또한, 상기 평탄화층은 수지 패턴층 형성 물질과의 굴절율 차가 0.3 이하인 물질로 형성되는 것이 바람직하다. 평탄화층과 수지 패턴층의 굴절율 차가 커지면, 빛이 통과되면서 굴절, 반사 또는 산란되어 헤이즈가 발생하고, 그 결과 투명성이 저하될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 수지 패턴층은 당 기술분야에 알려진 수지들, 예를 들면, 활성 에너지선 경화성 수지, 열 경화성 수지, 전도성 고분자 수지 및 이들의 조합으로 이루어진 군으로부터 선택되는 1종 이상을 포함한다. 보다 구체적으로는, 우레탄아크릴레이트, 에폭시아크릴레이트, 에스테르아크릴레이트, 폴리다이메틸실록세인, 폴리아세틸렌, 폴리파라페닐렌, 폴리아닐린, 폴리피롤 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
또한, 본 명세서의 일 실시상태는
기재 상에, 제1 홈부 및 상기 제1 홈부 내에 구비된 제1 전도성 층을 포함하는 전도성 패턴열을 2 이상 포함하는 제1 전도성 패턴을 형성하는 단계;
상기 기재의, 상기 제1 전도성 패턴이 구비된 면과 동일한 면 상에, 상기 제2 홈부 및 상기 제2 홈부 내에 구비된 제2 전도성 층을 포함하되, 상기 제1 전도성 패턴과 이격되어 구비되고, 상기 제1 전도성 패턴의 하나 이상의 전도성 패턴열을 사이에 두고 구비된 2 이상의 전도성 패턴 영역을 포함하는 제2 전도성 패턴을 형성하는 단계; 및
상기 제1 전도성 패턴의 적어도 하나의 전도성 패턴열 위를 가로질러 상기 제2 전도성 패턴의 전도성 패턴 영역들을 전기적으로 연결하되, 상기 제1 전도성 패턴의 제1 전도성 층과 이격된 전도성 브릿지를 형성하는 단계를 포함하는 전도성 기판의 제조방법을 제공한다.
상기 제조방법에 있어서, 상기 전도성 기판에 관하여는 전술한 설명이 적용될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 패턴의 제조방법은 측면 및 바닥면을 포함하는 제1 홈부 및 제2 홈부를 적어도 일면에 포함하는 수지 패턴층을 형성하는 단계; 상기 수지 패턴층 상에 금속을 증착하여 전도성층을 형성하는 단계; 및 수지 패턴층의 홈부를 제외한 영역에 존재하는 전도성 층을 물리적으로 제거하는 단계를 포함한다.
상기 물리적인 방법이란, 물리적인 힘을 통해 전도성 층을 제거하는 것을 의미하는 것으로, 에칭과 같이 화학적 반응을 통해 전도성 층을 제거하는 방법과 구별된다. 보다 구체적으로는, 상기 전도성 층을 물리적으로 제거하는 단계는 스크래칭법, 디태칭(detaching)법 또는 그 조합 등으로 수행될 수 있다.
상기 스크래칭법은 전도성 층을 긁어서 제거하는 방법을 의미하며, 상기 디태칭(detaching)법은 전도성 층의 일단에서부터 장력을 가하여 전도성 층을 수지 패턴층으로부터 박리시키는 방법을 말한다. 스크래칭법의 경우, 전도성 층과 수지 패턴층의 접착력이 높은 경우에 사용될 수 있으며, 디태칭법의 경우, 전도성 층과 수지 패턴층의 접착력이 낮은 경우에 사용될 수 있다. 또한, 스크래칭법과 디태칭법을 하나의 공정에서 함께 수행함으로써, 수지 패턴층과의 접착력이 상대적으로 높은 부분의 전도성 층은 스크래칭법으로, 접착력이 상대적으로 낮은 부분은 디태칭법으로 제거할 수도 있다. 예를 들면, 멜라민폼 또는 조면을 갖는 직물을 개구부의 일 모서리에서부터 다른 모서리 부분까지 문질러 나감으로써 접착력이 상대적으로 높은 모서리 부분을 긁어내고, 접착력이 상대적으로 낮은 개구부의 중앙 부분은 직물을 문지를 때 발생하는 장력을 이용하여 제거할 수 있다.
상기와 같이 물리적 방법을 이용하여 전도성 층을 제거할 경우, 종래에 사용되던 화학적 방법을 이용한 전도성 층 제거 방법에 비해 공정이 단순할 뿐만 아니라, 친환경적이라는 장점이 있다. 화학적 방법을 이용해 전도성 층을 제거할 경우에는 홈부 이외의 영역에서 전도성 층을 선택적으로 제거하기 위해서 홈부에 형성된 전도성 층 상부에 별도의 내에칭성 물질을 삽입하는 등의 방법을 통해, 홈부의 전도성 층을 보호할 필요가 있다. 이 경우, 내에칭성 물질 삽입 공정이 추가되어 공정비용 및 제품의 수율에 영향을 줄 수 있다. 이에 비해 물리적 방법을 이용하여 전도성 층을 제거하는 본 발명의 경우, 추가 공정이 필요없으며, 에칭액 및 내에칭성 물질과 같은 유독성 화학물질을 사용하지 않으므로 친환경적이다. 또한, 상기와 같이 물리적 방법을 이용할 경우, 연속 공정으로 전도성 층을 제거할 수 있기 때문에, 생산성이 향상되고, 제조시간을 단축할 수 있다는 장점이 있다.
상기 전도성 층의 증착 높이는 필름의 진행 속도 등을 조절함으로써 조절할 수 있다. 예를 들면, 동일한 파워로 금속 증발을 수행할 경우, 즉, 단위 시간당 증발량이 일정한 경우, 필름 진행 속도를 변경함으로써 증착 높이를 조절할 수 있다. 필름의 진행 속도를 높이면, 증기에 노출되는 시간이 줄어들게 되므로, 증착 높이가 높아지게 된다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층을 형성하는 단계는, 필요에 따라, 상기 금속 증착 전에 상기 수지 패턴층 상에 접착력 조절층을 형성하는 단계를 추가로 포함할 수 있다. 접착력 조절층에 관한 설명 및 형성방법은 전술한 바와 동일하다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층을 형성하는 단계는, 필요에 따라, 상기 금속 증착 전 및/또는 후에 흑화층을 형성하는 단계를 추가로 실시할 수 있다. 상기 흑화층에 관한 설명 및 형성방법은 전술한 바와 동일하다.
본 명세서의 일 실시상태에 따르면, 상기 홈부를 포함하는 수지 패턴층을 형성하는 단계는 임프린팅법, 포토리소그라피법 및 전자빔 리소그라피법으로 이루어진 군에서 선택되는 1이상의 방법에 의해 수행될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 층을 물리적으로 제거하는 단계는 스크래칭법, 디태칭(detaching)법 및 이들의 조합으로 이루어진 군에서 선택되는 1이상의 방법에 의해 수행될 수 있으며, 보다 바람직하게는, 멜라민폼 또는 조면을 갖는 직문을 이용하여 전도성 층을 문질러 제거하는 방식으로 수행될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지는 전기적으로 연결되지 않은 2 이상의 전도성 패턴 영역을 포함하는 제2 전도성 패턴을 연결시킬 수 있다.
즉, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지는 제2 전도성 패턴들을 전기적으로 연결할 수 있도록 전도성을 가지면 족하고, 특별히 그 재료 및 형태를 제한하지 않는다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지의 두께 및 면적(폭)은 최종 용도에 따라 적절히 선택될 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지의 형태, 두께, 폭 등은 특별히 한정되는 것은 아니다. 구체적으로, 본 명세서의 일 실시상태에 따른 전도성 브릿지는 삼각형, 사각형 등의 다각형, 구형, 원통형 등의 다양한 형태가 가능하다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지는 전도성 입자를 포함할 수 있다.
구체적으로, 본 명세서의 일 실시상태에 따르면, 상기 전도성 입자의 입경은 상기 제1 전도성 층의 선폭보다 크고 상기 제2 전도성 층의 선폭보다 작거나 같을 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 입자의 입경은 상기 제1 전도성 층의 선폭보다 크고, 상기 제2 전도성 층의 선폭보다 작을 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 전도성 입자의 입경은 0.3 μm 이상 5μm 이하일 수 있다.
구체적으로, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지의 전도성 입자는 구형일 수 있다. 상기 전도성 브릿지의 전도성 입자가 구형인 경우, 상기 전도성 입자의 입경은 상기 제1 홈부의 폭보다 크고 제2 홈부의 폭보다 작거나 같을 수 있다.
즉, 본 명세서의 일 실시상태에 따르면, 상기 전도성 브릿지에 포함되는 전도성 입자의 입경이 제1 홈부의 폭보다 크기 때문에 제1 전도성 패턴의 홈부에 전도성 입자가 들어갈 수 없어 제1 전도성 층과 접촉할 수 없고, 상기 전도성 브릿지의 전도성 입자의 입경이 제2 홈부의 폭보다는 작거나 같기 때문에, 전도성 입자가 제2 전도성 패턴의 홈부에 들어가 제2 전도성 층과 물리적으로 접촉하여 전도성 영역들을 전기적으로 연결시킬 수 있다. 도 3에는 전도성 입자가 제2 전도성 층과 접한 예를 도시한 것이고, 도 4는 전도성 입자가 제1 전도성 층과 접하지 않은 예를 도시한 것이다.
본 명세서의 일 실시상태에 따르면, 상기 제1 전도성 패턴, 상기 제2 전도성 패턴 및 상기 전도성 브릿지가 구비된 면 상에는 보호층이 추가로 구비될 수 있다. 상기 보호층은 점착층을 포함하는 점착필름, 점착층을 포함하는 유리 또는 하드코팅층일 수 있다.
본 명세서의 일 실시상태에 따르면, 상기 보호층이 점착층을 포함하는 점착필름 또는 점착층을 포함하는 유리인 경우, 상기 점착층의 굴절율과 상기 전도성 브릿지의 굴절율과의 차이가 0.05 이하일 수 있다. 상기 굴절율 차이 범위 내인 경우, 전도성 패턴 은폐성 향상 및 균일한 광투과율을 달성하는데 유리하다.
또한, 본 명세서의 일 실시상태는 상기 전도성 기판을 포함하는 단면 1매형 터치 패널을 제공한다. 일 예에 따르면, 이 터치 패널은 전술한 제1 전도성 패턴 및 제2 전도성 패턴 이외에 배선부 및 인쇄회로기판 본딩부를 더 포함할 수 있다. 이 배선부 및 인쇄회로기판 본딩부를 통하여 외부 전원에 연결되어 구동될 수 있다. 터치 패널의 그외 구성은 당기술분야에 알려져 있는 것들이 채용될 수 있다.
또한, 본 명세서의 일 실시상태는 상기 전도성 기판을 포함하는 디스플레이 장치를 제공한다. 상기 전도성 기판은 디스플레이 장치의 전극 또는 터치 패널로서 포함될 수 있다.
전불한 바와 같이, 본 발명의 일 실시상태에 따르면, 단면 1 매형의 터치 스크린을 제공할 수 있으므로, 터치 스크린의 두께를 최소화할 수 있으며, 단면에 전도성 패턴을 모두 형성하기 때문에 제조방법이 용이하다. 또한, 1 매형이기 때문에, 2장 이상의 기재를 이용하여 형성하는 종래기술과 비교할 때 라미네이션을 하지 않아도 되는 장점이 있다. 또한, 1매형이기 때문에 2 매형에 비하여 광투과율이 우수하다.
100: 전도성 브릿지의 전도성 입자
101: 제1 전도성 패턴
102: 제2 전도성 패턴
200: 제2 전도성 층
201: 제2 홈부
300: 제1 전도성 층
301: 제1 홈부

Claims (17)

  1. 기재;
    상기 기재 상에 구비된 제1 홈부 및 상기 제1 홈부 내에 구비된 제1 전도성 층을 포함하는 전도성 패턴열을 2 이상 포함하는 제1 전도성 패턴; 및
    상기 기재의, 상기 제1 전도성 패턴이 구비된 면과 동일한 면 상에 구비된 제2 홈부 및 상기 제2 홈부 내에 구비된 제2 전도성 층을 포함하되, 상기 제1 전도성 패턴과 이격되어 구비되고, 상기 제1 전도성 패턴의 하나 이상의 전도성 패턴열을 사이에 두고 구비된 2 이상의 전도성 패턴 영역을 포함하는 제2 전도성 패턴을 포함하고,
    상기 제1 전도성 패턴의 적어도 하나의 전도성 패턴열 위를 가로질러 상기 제2 전도성 패턴의 전도성 패턴 영역들을 전기적으로 연결하되, 상기 제1 전도성 패턴의 제1 전도성 층과 이격된 전도성 브릿지를 포함하는 전도성 기판.
  2. 청구항 1에 있어서, 상기 전도성 브릿지와 상기 제1 전도성 패턴 및 제2 전도성 패턴 사이에 절연층이 구비되지 않은 것인 전도성 기판.
  3. 청구항 1에 있어서, 상기 전도성 브릿지와 상기 제1 전도성 패턴 사이에 공기층을 더 포함하는 것인 전도성 기판.
  4. 청구항 1에 있어서, 청구항 1에 있어서, 상기 제1 전도성 패턴 상에 구비된 전도성 브릿지는 상기 전도성 브릿지의 하부에 위치한 제1 홈부의 적어도 하나의 모서리에만 접하고, 제1 전도성 층과는 접하지 않는 것인 전도성 기판.
  5. 청구항 1에 있어서, 상기 제2 전도성 패턴 상에 구비된 전도성 브릿지는 상기 제2 홈부 내에 구비된 제2 전도성 층과 접촉하여 2 이상의 전도성 패턴 영역들을 전기적으로 연결하는 것인 전도성 기판.
  6. 청구항 1에 있어서, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭보다 큰 것인 전도성 기판.
  7. 청구항 1에 있어서, 상기 제1 전도성 층의 선폭은 0.1μm 이상 1μm이하이고, 상기 제2 전도성 층의 선폭은 제1 전도성 층의 선폭의 110% 이상 3 μm이하인 것인 전도성 기판.
  8. 청구항 1에 있어서, 상기 제2 홈부의 폭은 제1 홈부의 폭보다 큰 것인 전도성 기판.
  9. 청구항 1에 있어서, 상기 제1 홈부의 폭은 0.1μm 이상 3μm이하이고, 상기 제2 홈부의 폭은 제1 홈부의 폭의 110% 이상 3 μm이하인 것인 전도성 기판.
  10. 청구항 1에 있어서, 상기 제1 전도성 층의 두께 보다 상기 제2 전도성 층의 두께가 큰 것인 전도성 기판.
  11. 청구항 1에 있어서, 상기 제1 홈부의 깊이가 상기 제2 홈부의 깊이보다 큰 것인 전도성 기판.
  12. 청구항 1에 있어서, 상기 전도성 브릿지는 전도성 입자를 포함하는 것인 전도성 기판.
  13. 청구항 12에 있어서, 상기 전도성 입자의 입경은 상기 제1 홈부의 폭보다 크고, 상기 제2 홈부의 폭보다 작거나 같은 것인 전도성 기판.
  14. 청구항 15에 있어서, 상기 전도성 입자의 입경은 0.3 μm 이상 5 μm 이하인 것인 전도성 기판.
  15. 기재 상에, 제1 홈부 및 상기 제1 홈부 내에 구비된 제1 전도성 층을 포함하는 전도성 패턴열을 2 이상 포함하는 제1 전도성 패턴을 형성하는 단계;
    상기 기재의, 상기 제1 전도성 패턴이 구비된 면과 동일한 면 상에, 상기 제2 홈부 및 상기 제2 홈부 내에 구비된 제2 전도성 층을 포함하되, 상기 제1 전도성 패턴과 이격되어 구비되고, 상기 제1 전도성 패턴의 하나 이상의 전도성 패턴열을 사이에 두고 구비된 2 이상의 전도성 패턴 영역을 포함하는 제2 전도성 패턴을 형성하는 단계; 및
    상기 제1 전도성 패턴의 적어도 하나의 전도성 패턴열 위를 가로질러 상기 제2 전도성 패턴의 전도성 패턴 영역들을 전기적으로 연결하되, 상기 제1 전도성 패턴의 제1 전도성 층과 이격된 전도성 브릿지를 형성하는 단계를 포함하는 전도성 기판의 제조방법.
  16. 청구항 1 내지 14 중 어느 한 항에 따른 전도성 기판을 포함하는 단면 1매형 터치 패널.
  17. 청구항 1 내지 14 중 어느 한 항에 따른 전도성 기판을 포함하는 디스플레이 장치.
KR1020150185366A 2015-12-23 2015-12-23 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치 KR102042874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150185366A KR102042874B1 (ko) 2015-12-23 2015-12-23 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150185366A KR102042874B1 (ko) 2015-12-23 2015-12-23 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170075556A true KR20170075556A (ko) 2017-07-03
KR102042874B1 KR102042874B1 (ko) 2019-11-08

Family

ID=59357549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150185366A KR102042874B1 (ko) 2015-12-23 2015-12-23 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102042874B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529053A (ja) * 2005-06-13 2008-07-31 エルジー・ケム・リミテッド 伝導性層のパターニング方法、それを用いた偏光素子の製造方法、およびその方法によって製造された偏光素子
KR20100007605A (ko) 2008-07-14 2010-01-22 주식회사 엘지화학 도전성 적층체 및 이의 제조방법
JP2011054055A (ja) * 2009-09-03 2011-03-17 Hosiden Corp タッチパネル及びタッチパネルの製造方法
KR20140131479A (ko) * 2013-03-01 2014-11-13 난창 오-필름 테크 컴퍼니 리미티드 전도성 유리 기판 및 전도성 유리 기판 제조방법
KR20150009846A (ko) * 2013-07-17 2015-01-27 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529053A (ja) * 2005-06-13 2008-07-31 エルジー・ケム・リミテッド 伝導性層のパターニング方法、それを用いた偏光素子の製造方法、およびその方法によって製造された偏光素子
KR20100007605A (ko) 2008-07-14 2010-01-22 주식회사 엘지화학 도전성 적층체 및 이의 제조방법
JP2011054055A (ja) * 2009-09-03 2011-03-17 Hosiden Corp タッチパネル及びタッチパネルの製造方法
KR20140131479A (ko) * 2013-03-01 2014-11-13 난창 오-필름 테크 컴퍼니 리미티드 전도성 유리 기판 및 전도성 유리 기판 제조방법
KR20150009846A (ko) * 2013-07-17 2015-01-27 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법

Also Published As

Publication number Publication date
KR102042874B1 (ko) 2019-11-08

Similar Documents

Publication Publication Date Title
JP5075270B2 (ja) 透明導電性素子およびその製造方法、入力装置ならびに電子機器
KR101340026B1 (ko) 정전용량 방식의 터치스크린 패널 및 그 제조방법
US20110007011A1 (en) Capacitive touch screen with a mesh electrode
JP6047994B2 (ja) 透明導電性素子およびその製造方法、入力装置、電子機器、ならびに透明導電層の加工方法
WO2016104204A1 (ja) 透明導電性フィルム、透明導電性フィルム積層体及びタッチパネル
US9958992B2 (en) Touch screen panel and fabrication method thereof
JP2015004997A (ja) タッチパネル部材及びその製造方法
TW201439875A (zh) 觸控面板與具有其之觸控裝置
CN107850959B (zh) 导电结构、其制造方法、包括其的触摸面板及显示装置
US20150378464A1 (en) Touch sensor unit and touch sensor device
US9058083B2 (en) Touch sensing structure and method for making the same
JP2015018532A (ja) タッチセンサ
KR101974158B1 (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치
KR101400700B1 (ko) 디스플레이용 인터페이스패널 및 그 제조방법
KR20170075558A (ko) 전도성 기판의 제조방법 및 이로 인해 제조된 전도성 기판
TWI396126B (zh) 觸控面板製造方法
TW201405637A (zh) 觸控單元
JP6109767B2 (ja) タッチパネル用電極積層体、静電容量式タッチパネル及び三次元タッチパネル付表示装置
KR101997657B1 (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치
KR20170075556A (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치
KR101391307B1 (ko) 디스플레이용 인터페이스패널의 제조방법
KR20140078455A (ko) 터치 패널 및 이의 제조방법
KR101391306B1 (ko) 인쇄법을 적용하는 터치 스크린 패널의 제조 방법 및 이에 의해 제조된 터치 스크린 패널
CN103870043B (zh) 触控电极结构及其制造工艺
KR102035889B1 (ko) 전도성 기판 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant