[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170049567A - 이면 입사형 고체 촬상 장치 - Google Patents

이면 입사형 고체 촬상 장치 Download PDF

Info

Publication number
KR20170049567A
KR20170049567A KR1020177009095A KR20177009095A KR20170049567A KR 20170049567 A KR20170049567 A KR 20170049567A KR 1020177009095 A KR1020177009095 A KR 1020177009095A KR 20177009095 A KR20177009095 A KR 20177009095A KR 20170049567 A KR20170049567 A KR 20170049567A
Authority
KR
South Korea
Prior art keywords
light
insulating film
conductor
shielding film
film
Prior art date
Application number
KR1020177009095A
Other languages
English (en)
Other versions
KR102388174B1 (ko
Inventor
신이치로 다카기
겐타로 마에타
야스히토 요네타
히사노리 스즈키
마사하루 무라마츠
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20170049567A publication Critical patent/KR20170049567A/ko
Application granted granted Critical
Publication of KR102388174B1 publication Critical patent/KR102388174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H04N23/631—Graphical user interfaces [GUI] specially adapted for controlling image capture or setting capture parameters
    • H04N23/632—Graphical user interfaces [GUI] specially adapted for controlling image capture or setting capture parameters for displaying or modifying preview images prior to image capturing, e.g. variety of image resolutions or capturing parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N5/369—
    • H04N5/372—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이면 입사형 고체 촬상 장치(SI)는 반도체 기판(1)과, 시프트 레지스터(19)와, 차광막(57)을 구비하고 있다. 반도체 기판(1)은 이면측에 광 입사면을 가짐과 아울러, 광 입사에 따라 전하가 발생하는 수광부(13)를 가지고 있다. 시프트 레지스터(19)는 반도체 기판(1)의 광 입사면과는 반대측의 광 검출면(7)측에 마련되어 있다. 차광막(57)은 반도체 기판(1)의 광 검출면(7)측에 마련되어 있다. 차광막(57)은 광 검출면(7)에 대향하는 요철면(57a)을 가지고 있다.

Description

이면 입사형 고체 촬상 장치{BACKSIDE INCIDENCE TYPE SOLID-STATE IMAGE PICKUP DEVICE}
본 발명은 이면(裏面) 입사형 고체 촬상 장치에 관한 것이다.
이면측에 광 입사면을 가짐과 아울러, 광 입사에 따라 전하가 발생하는 수광부를 가지는 반도체 기판과, 반도체 기판의 광 입사면과는 반대측의 광 검출면측에 마련되어 있는 전하 전송부와, 반도체 기판의 광 검출면측에 마련되어 있는 차광막을 구비하고 있는 이면 입사형 고체 촬상 장치가 알려져 있다(예를 들어, 특허 문헌 1 참조). 특허 문헌 1에서는, 차광막은, 이면 입사형 고체 촬상 장치 이외의 개소(箇所)(예를 들어, 이면 입사형 고체 촬상 장치가 실장되는 기판 등)에서 반사 또는 산란된 광이 광 검출면측으로부터 반도체 기판에 재입사하는 것을 억제하고 있다.
특허 문헌 1: 일본 특개 2002－33473호 공보
이면 입사형 고체 촬상 장치(반도체 기판)에 광 입사면측으로부터 입사된 광과, 반도체 기판을 통과한 광 중, 차광막에서 반사되어 광 입사면측을 향하는 광과의 사이에서 간섭이 생기는 경우가 있다. 상기 광의 간섭이 생기면, 분광 감도 특성이 출렁임, 즉, 에탈로닝(etalonning, 다중 간섭)현상이 생겨, 감도가 안정되기 어렵다.
본 발명의 일 양태는, 광 검출면측으로부터의 반도체 기판으로의 광의 재입사를 억제하면서, 에탈로닝 현상의 발생을 억제하는 것이 가능한 이면 입사형 고체 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 양태는, 이면 입사형 고체 촬상 장치로서, 이면측에 광 입사면을 가짐과 아울러, 광 입사에 따라 전하가 발생하는 수광부를 가지는 반도체 기판과, 반도체 기판의 광 입사면과는 반대측의 광 검출면측에 마련되어 있는 전하 전송부와, 반도체 기판의 광 검출면측에 마련되어 있는 차광막을 구비하고 있다. 차광막은 광 검출면에 대향하는 요철면(凹凸面)을 가지고 있다.
본 양태에서는, 차광막이 반도체 기판의 광 검출면측에 마련되어 있으므로, 광 검출면측으로부터의 반도체 기판으로의 광의 재입사가 억제된다. 차광막이, 광 검출면에 대향하는 요철면을 가지고 있으므로, 반도체 기판에 광 입사면측으로부터 입사된 광의 위상에 대해서, 요철면에서 반사되는 광이, 분산된 위상차를 가진다. 이것에 의해, 이들 광끼리가 상쇄되어, 에탈로닝 현상이 억제된다.
반도체 기판과 차광막의 사이에 위치하고, 차광막이 마련되는 절연막을 추가로 구비하고, 절연막에는 요철이 형성되어 있고, 차광막의 요철면은 절연막에 형성되어 있는 요철에 대응하고 있어도 된다. 이 경우, 요철면을 가지는 차광막을 간이(簡易)하게 실현할 수 있다.
절연막 내에 위치하고, 광 검출면을 따르도록 늘어서 있는 복수의 도체를 추가로 구비하고, 절연막의 요철이, 복수의 도체에 대응하여 형성되어 있어도 된다. 이 경우, 요철이 형성되어 있는 절연막을 간이하게 실현할 수 있다.
차광막은 도전성 금속재료로 이루어지고, 복수의 도체 중, 소정의 신호가 입력되는 도체 이외의 도체는, 차광막과 전기적으로 접속되고 있어도 된다. 이 경우, 소정의 신호가 입력되는 전극의 기능을 저해하는 일 없이, 소정의 신호가 입력되는 전극 이외의 전극의 전위가 안정된다.
복수의 도체는, 각각의 단부(端部)가 중첩되도록 교대로 배치되어 있는 복수의 제1 및 제2 도체를 포함하고, 절연막의 요철은 제1 도체와 제2 도체의 단차(段差)에 대응하여 형성되어 있어도 된다. 이 경우, 요철이 형성되어 있는 절연막을 간이하게 실현할 수 있다.
수광부는 복수의 화소를 포함하고, 절연막은 적어도 복수의 화소마다 떨어지도록 형성되어 있고, 차광막은 절연막에 있어서의 떨어져 있는 부분의 사이에도 마련되어 있어도 된다. 이 경우, 화소 사이에 있어서의 광(요철면에서 반사되는 광)의 크로스톡의 발생을 억제할 수 있다.
수광부는 제1 방향으로 늘어서 있는 복수의 광 감응 영역을 가지고, 반도체 기판의 광 검출면측에는, 제1 방향에 교차하는 제2 방향을 따라서 높게 된 전위 구배(勾配)를 각 광 감응 영역에 대해서 형성하는 복수의 전위 구배 형성부가 마련되고, 전하 전송부는 복수의 광 감응 영역으로부터 취득한 전하를 제1 방향으로 전송하고, 차광막은 복수의 전위 구배 형성부 및 전하 전송부를 덮도록 마련되어 있어도 된다. 이 경우, 광 감응 영역에서 발생한 전하는 전위 구배 형성부에 의해 형성되는 전위 구배에 의한 포텐셜의 경사를 따라서 이동한다. 이 때문에, 광 감응 영역에서의 전하의 이동에는, 상이한 위상의 전하 전송 신호가 주어지는 전송 전극 그룹이 마련되어 있을 필요는 없다. 즉, 차광막과 광 검출면의 사이에는, 상술한 것 같은 전송 전극 그룹이 존재하지 않기 때문에, 에탈로닝 현상이 현저하게 생기기 쉽다. 따라서 요철면을 가지고 있는 차광막은, 광 감응 영역에서의 전하가 전위 구배 형성부에 의해 형성되는 전위 구배에 의해서 이동하는 구성에 있어서도, 효과를 달성한다.
각 광 감응 영역의 평면 형상은, 제2 방향을 장변(長邊) 방향으로 하는 사각형 모양이며, 차광막의 요철면은 제2 방향을 따라서 요철이 반복하여 연속하는 면이어도 된다. 이 경우, 광 감응 영역의 장변 방향에 걸쳐서, 에탈로닝 현상을 확실히 억제할 수 있다.
본 발명의 상기 일 양태에 의하면, 광 검출면측으로부터의 반도체 기판으로의 광의 재입사를 억제하면서, 에탈로닝 현상의 발생을 억제하는 것이 가능한 이면 입사형 고체 촬상 장치를 제공할 수 있다.
도 1은 일 실시 형태에 따른 이면 입사형 고체 촬상 장치의 사시도이다.
도 2는 본 실시 형태에 따른 이면 입사형 고체 촬상 장치의 구성을 설명하기 위한 개념도이다.
도 3은 도 2에 있어서의 III－III선을 따른 단면 구성을 설명하기 위한 개념도이다.
도 4는 도 2에 있어서의 IV－IV선을 따른 단면도이다.
도 5는 도 2에 있어서의 V-V선을 따른 단면도이다.
도 6은 본 실시 형태에 따른 이면 입사형 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 7은 본 실시 형태에 따른 이면 입사형 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 8은 본 실시 형태에 따른 이면 입사형 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 9는 실시예 1 및 비교예 1에 있어서의, 파장(nm)과 출력(A)의 관계를 나타내는 그래프이다.
도 10은 본 실시 형태의 변형예에 따른 이면 입사형 고체 촬상 장치의 단면 구성을 설명하기 위한 도면이다.
도 11은 본 실시 형태의 변형예에 따른 이면 입사형 고체 촬상 장치의 단면 구성을 설명하기 위한 도면이다.
도 12는 본 실시 형태의 또 다른 변형예에 따른 이면 입사형 고체 촬상 장치의 단면 구성을 설명하기 위한 도면이다.
도 13은 본 실시 형태의 또 다른 변형예에 따른 이면 입사형 고체 촬상 장치의 단면 구성을 설명하기 위한 도면이다.
도 14는 화소와 차광막의 위치 관계를 설명하기 위한 모식도이다.
도 15는 도 12 중의 (a)에 도시된 변형예에 따른 이면 입사형 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 16은 도 12 중의 (b)에 도시된 변형예에 따른 이면 입사형 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본 발명의 실시 형태에 대해 상세하게 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 가지는 요소에는, 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
도 1~도 5를 참조하여, 본 실시 형태에 따른 이면 입사형 고체 촬상 장치(SI)의 구성을 설명한다. 도 1은 본 실시 형태에 따른 이면 입사형 고체 촬상 장치의 사시도이다. 도 2는 본 실시 형태에 따른 이면 입사형 고체 촬상 장치의 구성을 설명하기 위한 개념도이다. 도 3은 도 2에 있어서의 III－III선을 따른 단면 구성을 설명하기 위한 개념도이다. 도 4는 도 2에 있어서의 IV－IV선을 따른 단면도이다. 도 5는 도 2에 있어서의 V-V선을 따른 단면도이다.
이면 입사형 고체 촬상 장치(SI)는, 도 1에 도시되는 것처럼, 반도체 기판(1)이 이면측으로부터 박화(薄化)된 BT(Back-Thinned)－CCD 리니어 이미지 센서이다. 반도체 기판(1)은, 예를 들어, KOH 수용액 등으로 에칭함으로써, 박화된다. 반도체 기판(1)의 중앙 영역에는 오목부(3)가 형성되고, 오목부(3)의 주위에는 두꺼운 테두리부가 존재하고 있다. 오목부(3)의 측면은 바닥면(5)에 대해서 둔각(鈍角)을 이루고 경사져 있다.
반도체 기판(1)의 박화된 중앙 영역은 촬상 영역(수광부)이며, 이 촬상 영역에 광 L이 입사된다. 반도체 기판(1)의 오목부(3)의 바닥면(5)은, 광 입사면을 구성하고 있다. 반도체 기판(1)의 이면, 즉 광 입사면과는 반대측의 면이, 광 검출면(7)(도 2, 도 4 및 도 5를 참조)을 구성하고 있다. 상기 테두리부는, 에칭에 의해서 제거되어 있어도 된다. 이 경우, 이면 입사형 고체 촬상 장치(SI)는 전(全)영역이 박화된 이면 입사형 고체 촬상 장치이다.
이면 입사형 고체 촬상 장치(SI)는, 도 2에 도시되는 것처럼, 수광부(13)와, 복수의 스토리지부(15)와, 복수의 전송부(17)와, 전하 전송부로서의 시프트 레지스터(19)를 광 검출면(7)측에 구비하고 있다.
수광부(13)는 복수의 광 감응 영역(21)과, 복수의 전위 구배 형성부(23)를 가지고 있다. 광 감응 영역(21)은 광의 입사에 감응하여, 입사광의 강도에 따른 전하를 발생시킨다. 광 감응 영역(21)의 평면 형상은, 두 개의 장변과 두 개의 단변(短邊)에 의해서 형성되는 사각형 모양을 나타내고 있다. 복수의 광 감응 영역(21)은 제1 방향(D1)으로 늘어서 있다. 본 실시 형태에서는, 제1 방향(D1)은 광 감응 영역(21)의 단변 방향을 따르는 방향이다. 복수의 광 감응 영역(21)은 제1 방향(D1)을 일차원 방향으로 하고, 당해 일차원 방향으로 어레이 모양으로 배치되어 있다. 하나의 광 감응 영역(21)은 수광부(13)에 있어서의 한 화소를 구성한다.
각 전위 구배 형성부(23)는 광 감응 영역(21)에 각각 대응해서 배치되어 있다. 전위 구배 형성부(23)는 대응하는 광 감응 영역(21)에 대해서, 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라서 높게 된 전위 구배를 형성한다. 본 실시 형태에서는, 제1 방향(D1)과 제2 방향(D2)은 직교하고 있고, 제2 방향(D2)은 광 감응 영역(21)의 장변 방향을 따르는 방향이다. 전위 구배 형성부(23)에 의해, 광 감응 영역(21)에 발생한 전하는, 광 감응 영역(21)의 타방의 단변측으로부터 배출된다. 즉, 전위 구배 형성부(23)는 광 감응 영역(21)의 일방의 단변측보다도 광 감응 영역(21)의 타방의 단변측이 높게 된 전위 구배를 형성한다.
각 스토리지부(15)는 광 감응 영역(21)에 각각 대응하면서, 또한 광 감응 영역(21)의 타방의 단변측에 배치되어 있다. 즉, 복수의 스토리지부(15)는 광 감응 영역(21)의 타방의 단변측에, 제2 방향(D2)으로 광 감응 영역(21)과 늘어서도록 배치되어 있다. 스토리지부(15)는 광 감응 영역(21)과 전송부(17)의 사이에 위치한다. 본 실시 형태에서는, 전위 구배 형성부(23)에 의해서 광 감응 영역(21)으로부터 배출된 전하가, 스토리지부(15)에 축적된다. 스토리지부(15)에 축적된 전하는, 대응하는 전송부(17)에 보내진다.
각 전송부(17)는 스토리지부(15)에 각각 대응하고, 또한 대응하는 스토리지부(15)와 시프트 레지스터(19)의 사이에 배치되어 있다. 즉, 복수의 전송부(17)는 광 감응 영역(21)의 타방의 단변측에, 제2 방향(D2)으로 스토리지부(15)와 늘어서도록 배치되어 있다. 전송부(17)는 스토리지부(15)와 시프트 레지스터(19)의 사이에 위치한다. 전송부(17)는 스토리지부(15)에 축적되어 있는 전하를 취득하고, 취득한 전하를 시프트 레지스터(19)를 향해서 전송한다.
시프트 레지스터(19)는 각 스토리지부(15)와의 사이에 각 전송부(17)가 끼도록 배치되어 있다. 즉, 시프트 레지스터(19)는 광 감응 영역(21)의 타방의 단변측에 배치되어 있다. 시프트 레지스터(19)는 각 전송부(17)로부터 전송된 전하를 취득한다. 시프트 레지스터(19)는 취득한 전하를 제1 방향(D1)으로 전송하여, 출력부(25)에 차례로 출력한다. 시프트 레지스터(19)로부터 출력된 전하는, 출력부(25)에 의해서 전압으로 변환되어, 광 감응 영역(21)마다의 전압으로서 이면 입사형 고체 촬상 장치(SI)의 외부에 출력된다. 출력부(25)는 예를 들어, 플로팅 디퓨전 앰프(FDA) 등으로 구성된다.
서로 이웃하는 광 감응 영역(21)의 사이, 서로 이웃하는 스토리지부(15)의 사이, 및 서로 이웃하는 전송부(17)의 사이에는, 아이솔레이션 영역이 배치되어 있다. 아이솔레이션 영역은 광 감응 영역(21)의 사이, 스토리지부(15)의 사이, 및 전송부(17)의 사이 각각에 있어서의 전기적인 분리를 실현하고 있다.
수광부(13), 복수의 스토리지부(15), 복수의 전송부(17), 및 시프트 레지스터(19)는, 도 3에도 도시되는 것처럼, 반도체 기판(1)에 형성되어 있다. 반도체 기판(1)은 반도체 기판(1)의 기체(基體)가 되는 p형 반도체층(31)과, p형 반도체층(31)의 일방 면측(반도체 기판(1)의 광 검출면(7)측)에 형성된 n형 반도체층(32, 34, 36, 38), n－형 반도체층(33, 35, 37), 및 p＋형 반도체층(39)을 포함하고 있다. 본 실시 형태에서는, 반도체 기판(1)으로서 실리콘 기판이 이용되고 있다. 도전형에 부여된 「＋」는 고불순물 농도를 나타낸다. 고불순물 농도란, 불순물 농도가 예를 들어 1×1017cm－3 이상이다. 도전형에 부여된 「－」는 저불순물 농도를 나타낸다. 저불순물 농도란, 불순물 농도가 예를 들어 1×1015cm－3 이하이다. n형의 불순물로서는, N, P 또는 As 등이 있다. p형의 불순물로서는, B 또는 Al 등이 있다.
p형 반도체층(31)과 n형 반도체층(32)은 pn접합을 형성하고 있고, n형 반도체층(32)에 의해, 광의 입사에 의해 전하를 발생시키는 광 감응 영역(21)이 구성된다. n형 반도체층(32)은 평면에서 볼 때, 두 개의 장변과 두 개의 단변에 의해서 형성되는 사각형 모양을 나타내고 있다. n형 반도체층(32)은 제1 방향(D1)을 따라서 늘어서 있고, 일차원 방향으로 어레이 모양으로 위치하고 있다. 즉, 각 n형 반도체층(32)은 n형 반도체층(32)의 단변 방향을 따르는 방향으로 늘어서 있다. 복수의 n형 반도체층(32)은 반도체 기판(1)의 박화된 중앙 영역에 위치하고 있다. 상술한 아이솔레이션 영역은 p＋형 반도체층에 의해 구성할 수 있다.
n형 반도체층(32)에 대해서, 전극(41)이 배치되어 있다. 전극(41)은 절연층(도 3에서는 도시하지 않음)을 통해서 n형 반도체층(32)상에 형성되어 있다. 전극(41)에 의해, 전위 구배 형성부(23)가 구성된다. 전극(41)은 이른바 레지스티브(resistive) 게이트 전극을 구성하고 있고, 제2 방향(D2)으로 연장되도록 형성되어 있다.
전극(41)은 제2 방향(D2)으로의 양단(REGL, REGH)에 전위차가 주어짐으로써, 전극(41)의 제2 방향(D2)에서의 전기 저항 성분에 따른 전위 구배를 형성한다. 즉, 전극(41)은 광 감응 영역(21)의 일방의 단변측으로부터 타방의 단변측을 향하여 제2 방향(D2)을 따라서 높게 된 전위 구배를 형성한다. 이 전위 구배에 의해, n형 반도체층(32)에 있어서의 전극(41)의 바로 아래의 영역에는, 포텐셜의 경사가 형성된다. 광 입사에 따라 n형 반도체층(32)에서 발생한 전하는, 전극(41)의 바로 아래의 영역에 있어서의 포텐셜의 경사를 따라서 제2 방향(D2)으로 이동한다.
n형 반도체층(32)에 대해서, 전극(42)이 배치되어 있다. 전극(42)은 전극(41)과 제2 방향(D2)으로 인접하고 있다. 전극(42)은 절연층(도 3에서는 도시하지 않음)을 통해서, n형 반도체층(32)상에 형성되어 있다.
전극(42)에는, 전극(41)의 양단에 인가되는 전압보다도 높은 전압(STG)이 인가된다. 따라서 n형 반도체층(32)에 있어서의 전극(42)의 바로 아래의 영역의 포텐셜이, n형 반도체층(32)에 있어서의 전극(41)의 바로 아래의 영역의 포텐셜보다도 낮다. 이 때문에, 전극(41)의 바로 아래의 영역에 있어서의 포텐셜의 경사를 따라서 이동해 온 전하는, 전극(42)의 바로 아래의 영역에 형성되는 포텐셜 우물 내로 유입되어, 당해 포텐셜 우물에 축적된다. 전극(42) 및 n형 반도체층(32)에 의해서, 스토리지부(15)가 구성된다.
전극(42)과 제2 방향(D2)에 인접하여, 한쌍의 전송 전극(43, 44)이 배치되어 있다. 전송 전극(43, 44)은 절연층(도 3에서는 도시하지 않음)을 통해서, n－형 반도체층(33) 및 n형 반도체층(34)상에 각각 형성되어 있다. n－형 반도체층(33) 및 n형 반도체층(34)은, n형 반도체층(32)과 제2 방향(D2)에 인접하도록 배치되어 있다.
전송 전극(43, 44)에는, 제어 회로(도시하지 않음)로부터 신호 TG가 주어진다. n－형 반도체층(33) 및 n형 반도체층(34)의 포텐셜의 깊이는, 전송 전극(43, 44)에 주어지는 신호 TG에 따라 바뀐다. 이것에 의해, 전극(42)의 바로 아래의 영역에 축적되어 있는 전하가, 시프트 레지스터(19)에 송출된다. 전송 전극(43, 44)과, 전송 전극(43, 44) 아래의 n－형 반도체층(33) 및 n형 반도체층(34)에 의해서, 전송부(17)가 구성된다.
전송 전극(44)과 제2 방향(D2)에 인접하여, 2쌍의 전송 전극(45, 46, 47, 48)이 배치되어 있다. 전송 전극(45, 46, 47, 48)은 절연층(도 3에서는 도시하지 않음)을 통해서, n－형 반도체층(35, 37) 및 n형 반도체층(36, 38)상에 각각 형성되어 있다. n－형 반도체층(35, 37) 및 n형 반도체층(36, 38)은 n형 반도체층(34)과 제2 방향(D2)에서 인접하도록 배치되어 있다.
전송 전극(45, 46)에는 제어 회로(도시하지 않음)로부터 신호 P1H가 주어지고, 전송 전극(47, 48)에는 제어 회로(도시하지 않음)로부터 신호 P2H가 주어진다. 신호 P1H와 신호 P2H는, 역(逆)위상이다. n－형 반도체층(35, 37) 및 n형 반도체층(36, 38)의 포텐셜의 깊이는, 전송 전극(45, 46, 47, 48)에 주어지는 신호 P1H 및 신호 P2H에 따라 바뀐다. 이것에 의해, 전송부(17)로부터 취득한 전하가, 출력부(25)에 전송된다. 전송 전극(45, 46, 47, 48)과, 전송 전극(45, 46, 47, 48) 아래의 n－형 반도체층(35, 37) 및 n형 반도체층(36, 38)에 의해서, 시프트 레지스터(19)가 구성된다.
p＋형 반도체층(39)은 n형 반도체층(32, 34, 36, 38) 및 n－형 반도체층(33, 35, 37)을, 반도체 기판(1)의 다른 부분으로부터 전기적으로 분리하고 있다. 전극(41, 42) 및 전송 전극(43, 44, 45, 46, 47, 48)은, 광을 투과하는 재료, 예를 들어 폴리실리콘막으로 이루어진다. 상술한 절연층은, 예를 들어 실리콘 산화막으로 이루어진다. n형 반도체층(32)을 제외한, n형 반도체층(32, 34, 36, 38) 및 n－형 반도체층(33, 35, 37)(복수의 스토리지부(15)와, 복수의 전송부(17)와, 시프트 레지스터(19))과, p＋형 반도체층(39)은, 반도체 기판(1)의 테두리부에 위치하고 있다.
이면 입사형 고체 촬상 장치(SI)는, 도 4 및 도 5에 도시되는 것처럼, 절연막(51)과, 각각 복수의 제1 도체(53) 및 제2 도체(55)와, 차광막(57)을 구비하고 있다. 절연막(51), 복수의 제1 도체(53), 복수의 제2 도체(55), 및 차광막(57)은, 반도체 기판(1)의 광 검출면(7)측에 배치되어 있는, 절연막(51)은 전극(41, 42) 및 전송 전극(43, 44, 45, 46, 47, 48) 등을 덮도록, 이들 전극(41~48)상에 마련되어 있다. 절연막(51)은 반도체 기판(1)의 광 검출면(7)측에서 볼 때, 광 검출면(7) 전체를 덮도록 형성되어 있다. 절연막(51)은 광을 투과하는 재료, 예를 들어 BPSG(Boron Phosphor Silicate Glass)로 이루어진다.
제1 도체(53) 및 제2 도체(55)는 절연막(51) 내에 위치하고, 광 검출면(7)을 따르도록 늘어서 있다. 제1 도체(53) 및 제2 도체(55)는, 전극(41)(n형 반도체층(32))상, 즉 수광부(13)(복수의 광 감응 영역(21))상에 위치하고 있다. 제1 도체(53) 및 제2 도체(55)는, 수광부(13)의 제1 방향(D1)에서의 단부 사이에 걸쳐서, 제1 방향(D1)을 따라서 연장되어 있다. 제1 도체(53) 및 제2 도체(55)는, 광을 투과하는 재료, 예를 들어 폴리실리콘막으로 이루어진다.
제1 도체(53)와 제2 도체(55)는, 각각의 제2 방향(D2)에서의 단부가 중첩되도록, 제2 방향(D2)을 따라서 교대로 배치되어 있다. 제1 도체(53)와 제2 도체(55)가 중첩되어 존재하고 있는 영역은, 제1 도체(53) 또는 제2 도체(55)만이 존재하고 있는 영역에 비하여, 일방의 도체(53, 55)의 두께에 대응하여, 두껍게 되어 있다. 제1 도체(53)와 제2 도체(55)가 중첩되어 존재하고 있는 영역이 볼록하게 되고, 제1 도체(53) 또는 제2 도체(55)만이 존재하고 있는 영역이 오목하게 된다. 즉, 제1 도체(53)와 제2 도체(55)가 중첩되어 존재하고 있는 영역과, 제1 도체(53) 또는 제2 도체(55)만이 위치하고 있는 영역에 의해, 제2 방향(D2)에 있어서 단차가 형성된다.
차광막(57)은 절연막(51)상에, 절연막(51) 전체를 덮도록 마련되어 있다. 즉, 차광막(57)도 반도체 기판(1)의 광 검출면(7)측에서 볼 때, 광 검출면(7) 전체를 덮도록 형성되어 있다. 절연막(51)은 반도체 기판(1)과 차광막(57)의 사이에 위치하고 있다. 차광막(57)은 이면 입사형 고체 촬상 장치(SI) 이외의 개소(예를 들어, 이면 입사형 고체 촬상 장치(SI)가 실장되는 기판 등)에서 반사 또는 산란된 광이 광 검출면(7)측으로부터 반도체 기판(1)에 재입사하는 것을 억제한다. 차광막(57)은, 예를 들어 도전성 금속재료(Al 또는 AlSiTi 등)로 이루어진다. 차광막(57)이 도전성 금속재료로 이루어지는 경우, 차광막(57)은 반사막으로서 기능한다.
절연막(51)에는, 요철이 형성되어 있다. 절연막(51)의 요철은, 제1 도체(53)와 제2 도체(55)에 의해 형성되어 있는 단차에 대응하여 형성되어 있다. 절연막(51)은 제1 도체(53)와 제2 도체(55)가 중첩되어 존재하고 있는 영역에 대응하는 위치에서 「산(山)」이 되고, 제1 도체(53) 또는 제2 도체(55)만이 존재하고 있는 영역에 대응하는 위치에서 「골(谷)」이 된다. 절연막(51)의 요철은, 제2 방향(D2)을 따라서 반복되어 연속하고 있다.
전송 전극(45, 46, 47, 48) 각각은, 제1 방향(D1)에서의 단부가 중첩되도록, 제1 방향(D1)을 따라서 교대로 배치되어 있기 때문에, 전송 전극(45, 46, 47, 48)에 의해, 제1 방향(D1)에 있어서 단차가 형성된다. 따라서 절연막(51)에는 전송 전극(45, 46, 47, 48)에 의해 형성되어 있는 단차에 대응한 요철도 형성되어 있다.
차광막(57)은 광 검출면(7)에 대향하는 요철면(57a)을 가지고 있다. 요철면(57a)은 절연막(51)에 형성되어 있는 요철에 대응하고 있다. 따라서 요철면(57a)은 제2 방향을 따라서 요철이 반복되어 연속하는 면이다. 요철면(57a)의 반도체 기판(1)(절연막(51))의 두께 방향에 평행한 단면은, 오목한 모양 곡선과 볼록한 모양 곡선이 교대로 연속해서 이루어지는 파형(波形) 모양이다. 본 실시 형태에서는, 제2 방향(D2)에 평행으로, 또한 상기 두께 방향에 평행한 단면에 있어서, 요철면(57a)은 파형 모양이다. 따라서 요철면(57a)의 산부(山部) 및 골부(谷部)는, 제1 방향(D1)으로 연장되어 있다. 요철면(57a)의 요철 패턴은, 각 광 감응 영역(21)에 있어서 동일하다. 여기서 동일이란, 수학적으로 엄밀한 동일이 아니고, 실질적인 동일을 의미한다. 따라서 형상의 치수 오차 또는 높이(깊이)의 오차 등이 ±10% 이내이면, 패턴이 동일한 것으로 된다.
광 검출면(7)에 직교하는 방향에 있어서의 광 검출면(7)으로부터 요철면(57a)까지의 거리는, 제2 방향(D2)을 따라서, 연속적으로 또한 주기적으로 변화하고 있다. 즉, 반도체 기판(1)의 두께 방향(반도체 기판(1)에서의 광 입사면과 광 검출면(7)이 대향하는 방향)에 있어서의, 반도체 기판(1)의 광 입사면(바닥면(5))으로부터 요철면(57a)까지의 광로 길이는, 요철면(57a)(절연막(51)에 형성되어 있는 요철)에 대응하여, 다양한 값으로 된다.
절연막(51)에는, 제1 도체(53)와 제2 도체(55)에 대응하는 원하는 위치에 컨택트홀이 형성되어 있다. 차광막(57)은 절연막(51)에 형성된 컨택트홀을 통하여, 제1 도체(53)와 제2 도체(55)에 전기적 또한 물리적으로 접속되어 있다. 전송 전극(45, 46, 47, 48)에는, 전하를 전송하기 위한 신호 P1H, P2H가 입력되기 때문에, 차광막(57)에 접속되어 있지 않다. 즉, 소정의 신호가 입력되는 도체(예를 들어, 전송 전극(45, 46, 47, 48) 등) 이외의 도체(제1 도체(53) 및 제2 도체(55))는, 차광막(57)과 전기적으로 접속되어 있다.
이어서, 도 6~도 8을 참조하여, 상술한 이면 입사형 고체 촬상 장치(SI)의 제조 과정을 설명한다. 도 6~도 8은 본 실시 형태에 따른 이면 입사형 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
먼저, p형 반도체층(31), n형 반도체층(32, 34, 36, 38), n－형 반도체층(33, 35, 37), 및 p＋형 반도체층(39)를 구비하는 반도체 기판(1)이 준비된다. 각 반도체층은 대응하는 도전형의 불순물을 반도체 기판(1)에 첨가함으로써 형성된다. 불순물의 첨가는 이온 주입법 등이 이용된다. 다음에, 준비한 반도체 기판(1)의 광 검출면(7)측에, 산화막(61)을 통해서, 폴리실리콘막(63)이 형성된다(도 6 중의 (a) 참조). 산화막(61)은 반도체 기판(1)의 표면(광 검출면(7))을 열산화함으로써, 형성할 수 있다. 이 경우, 산화막(61)은 실리콘 산화막이다.
다음에, 폴리실리콘막(63)이 광 감응 영역(21)(수광부(13))에 대응하는 부분을 제외하고, 에칭에 의해 제거된다(도 6 중의 (b) 참조). 제거되지 않고 남은 폴리실리콘막(63)은, 전극(41) 등을 구성한다. 다음에, 제거되지 않고 남은 폴리실리콘막(63)상에, 절연막(65)이 형성된다(도 6 중의 (c) 참조). 절연막(65)은 예를 들어 BPSG로 이루어진다. 절연막(65)은 상술한 절연막(51)의 일부를 구성한다. 그 후, 산화막(61)에 있어서의, 폴리실리콘막(63)(절연막(65))으로부터 노출되어 있는 부분상과 절연막(65)상에, 폴리실리콘막(67)이 형성된다(도 6 중의 (d) 참조).
다음에, 폴리실리콘막(67)이 패터닝된다(도 7 중의 (a) 참조). 패터닝은 예를 들어 에칭에 의해 실시할 수 있다. 폴리실리콘막(67)에 있어서의 산화막(61)상에 위치하는 부분은, 전송 전극(46, 48)을 구성한다. 폴리실리콘막(67)에 있어서의 절연막(65)상에 위치하는 부분은, 제2 도체(55)를 구성한다. 그 후, 패터닝된 폴리실리콘막(67)상에, 절연막(69)이 형성된다(도 7 중의 (b) 참조). 절연막(69)도, 예를 들어 BPSG로 이루어지고, 상술한 절연막(51)의 일부를 구성한다.
다음에, 절연막(69)상에 폴리실리콘막(71)이 형성되고(도 7 중의 (c) 참조), 형성된 폴리실리콘막(71)이 패터닝된다(도 7 중의 (d) 참조). 패터닝은, 예를 들어 에칭에 의해 실시할 수 있다. 폴리실리콘막(71)에 있어서의 산화막(61) 및 절연막(69)상에 위치하는 부분은, 전송 전극(45, 47)을 구성한다. 폴리실리콘막(71)에 있어서의 절연막(65) 및 절연막(69)상에 위치하는 부분은, 제1 도체(53)를 구성한다. 각각 패터닝된 폴리실리콘막(63)과 폴리실리콘막(71)은, 각각의 단부가 중첩되도록, 교대로 배치된다. 이 때문에, 폴리실리콘막(63)과 폴리실리콘막(71)에 의해, 단차가 형성된다.
다음에, 폴리실리콘막(71)상 및 절연막(69)(폴리실리콘막(63))상에, 절연막(73)이 형성된다(도 8 중의 (a) 참조). 절연막(73)도, 예를 들어 BPSG로 이루어지며, 상술한 절연막(51)의 일부를 구성한다. 절연막(73)에는, 각각 패터닝된 폴리실리콘막(63)과 폴리실리콘막(71)에 의해 형성되는 단차에 대응한 요철이 형성되어 있다. 그 후, 리플로우(reflow)(열처리)에 의해, 절연막(73)에 형성되어 있는 요철의 형상이 변화한다(도 8 중의 (b) 참조). 절연막(73)이 용융함으로써, 절연막(73)의 요철의 형상이 스무스하게 된다.
다음에, 절연막(73)의 원하는 위치에, 컨택트홀이 형성된다. 이것에 의해, 소정의 폴리실리콘막(63) 및 폴리실리콘막(71)의 일부가 노출된다(도 8 중의 (c) 참조). 컨택트홀은, 예를 들어 에칭 등에 의해 형성할 수 있다. 그 후, 절연막(73)상에, 차광막(57)이 형성된다(도 8의 (d) 참조). 차광막(57)은, 예를 들어 스패터(spatter)법 등에 의해 형성할 수 있다.
이들 과정에 의해, 이면 입사형 고체 촬상 장치(SI)가 얻어진다.
이상과 같이, 본 실시 형태에서는, 차광막(57)이 반도체 기판(1)의 광 검출면(7)측에 마련되어 있으므로, 이면 입사형 고체 촬상 장치(SI)의 외부로부터의 광이, 광 검출면(7)측으로부터 반도체 기판(1)에 재입사하는 것이 억제된다. 차광막(57)이 광 검출면(7)에 대향하는 요철면(57a)을 가지고 있으므로, 반도체 기판(1)에 바닥면(5)(광 입사면)측으로부터 입사된 광의 위상에 대해서, 요철면(57a)에서 반사되는 광이, 분산된 위상차를 가진다. 이것에 의해, 이들 광끼리가 상쇄되어 에탈로닝 현상이 억제된다.
이면 입사형 고체 촬상 장치(SI)는 반도체 기판(1)과 차광막(57)의 사이에 위치하고, 차광막(57)이 마련되는 절연막(51)을 구비하고 있다. 절연막(51)에는, 요철이 형성되어 있고, 차광막(57)의 요철면(57a)은 절연막(51)에 형성되어 있는 요철에 대응하고 있다. 이것에 의해, 요철면(57a)을 가지는 차광막(57)을 간이하게 실현할 수 있다.
이면 입사형 고체 촬상 장치(SI)는 절연막(51) 내에 위치하고, 광 검출면(7)을 따르도록 늘어서 있는 각각 복수의 제1 도체(53) 및 제2 도체(55)를 구비하고 있다. 절연막(51)의 요철은, 제1 도체(53) 및 제2 도체(55)에 대응하여 형성되어 있다. 이것에 의해, 요철이 형성되어 있는 절연막(51)을 간이하게 실현할 수 있다.
차광막(57)은 도전성 금속재료로 이루어지고, 제1 도체(53) 및 제2 도체(55)는, 차광막(57)과 전기적으로 접속되어 있다. 이것에 의해, 제1 도체(53) 및 제2 도체(55)의 전위가 안정된다. 소정의 신호가 입력되는 전극(예를 들어, 전송 전극(45, 46, 47, 48) 등)은, 차광막(57)과 전기적으로 접속되어 있지 않다. 따라서 소정의 신호가 입력되는 전극의 기능을 저해하는 일은 없다.
제1 도체(53)와 제2 도체(55)는, 각각의 단부가 중첩되도록 교대로 배치되어 있고, 절연막(51)의 요철은 제1 도체(53)와 제2 도체(55)의 단차에 대응하여 형성되어 있다. 이것에 의해, 요철이 형성되어 있는 절연막(51)을 간이하게 실현할 수 있다.
수광부(13)는, 제1 방향(D1)으로 늘어서 있는 복수의 광 감응 영역(21)을 가지고 있다. 반도체 기판(1)의 광 검출면(7)측에는, 복수의 전위 구배 형성부(23)가 마련되어 있다. 시프트 레지스터(19)는 복수의 광 감응 영역(21)으로부터 취득한 전하를 제1 방향(D1)으로 전송한다. 차광막(57)은 복수의 전위 구배 형성부(23) 및 시프트 레지스터(19)를 덮도록 마련되어 있다. 이것들에 의해, 광 감응 영역(21)에서 발생한 전하는, 전위 구배 형성부(23)에 의해 형성되는 전위 구배에 의한 포텐셜의 경사를 따라서 이동한다. 이 때문에, 광 감응 영역(21)에서의 전하의 이동에는, 상이한 위상의 전하 전송 신호가 주어지는 전송 전극 그룹이 마련되어 있을 필요는 없다. 즉, 차광막(57)과 광 검출면(7)의 사이에는, 상술한 것 같은 전송 전극 그룹이 존재하지 않기 때문에, 에탈로닝 현상이 현저하게 생기기 쉽다. 따라서 요철면(57a)을 가지고 있는 차광막(57)은, 광 감응 영역(21)에서의 전하가 전위 구배 형성부(23)에 의해 형성되는 전위 구배에 의해서 이동하는 구성에 있어서도, 효과를 달성한다.
각 광 감응 영역(21)의 평면 형상은, 제2 방향(D2)을 장변 방향으로 하는 사각형 모양이다. 차광막(57)의 요철면(57a)은, 제2 방향(D2)을 따라서 요철이 반복하여 연속하는 면이다. 이것들에 의해, 광 감응 영역(21)의 장변 방향(제2 방향(D2))에 걸쳐서, 에탈로닝 현상을 확실히 억제할 수 있다.
여기서, 이면 입사형 고체 촬상 장치(SI)에 있어서, 에탈로닝 현상을 억제 할 수 있는 효과를, 비교예 1과의 비교 결과에 기초하여 설명한다. 실시예 1로서, 상술한 실시 형태의 이면 입사형 고체 촬상 장치(SI)가 이용되었다. 비교예 1로서, 제1 도체(53) 및 제2 도체(55)를 구비하고 있지 않은 이면 입사형 고체 촬상 장치가 제작되었다. 비교예 1에 따른 이면 입사형 고체 촬상 장치에서는, 절연막(51)이 평탄하고, 또한 차광막(57)에 있어서의 광 검출면(7)에 대향하는 면이 평탄하다. 비교예 1에 따른 이면 입사형 고체 촬상 장치는, 제1 도체(53) 및 제2 도체(55)를 구비하고 있지 않은 점, 절연막(51)이 평탄한 점, 및 차광막(57)에 있어서의 광 검출면(7)에 대향하는 면이 평탄한 점을 제외하고, 이면 입사형 고체 촬상 장치(SI)와 같은 구성이다.
실시예 1로서 이용한 이면 입사형 고체 촬상 장치(SI)에서는, 광 검출면(7)에 직교하는 방향에서의 광 검출면(7)으로부터 요철면(57a)의 산부의 정점(頂点)까지의 거리는, 100nm~10000nm로 설정되고, 광 검출면(7)에 직교하는 방향에서의 광 검출면(7)에서부터 요철면(57a)의 골부의 최고 깊은점까지의 거리는, 100nm~10000nm로 설정되어 있다. 즉, 요철면(57a)의 요철의 높이는 100nm~5000nm이다. 요철면(57a)의 산부의 정점의 간격은 100nm~10000nm로 설정되어 있다.
실시예 1 및 비교예 1의 감도 특성을 측정했다. 여기에서는, 실시예 1의 이면 입사형 고체 촬상 장치(SI)와 비교예 1의 이면 입사형 고체 촬상 장치의 출력의 파장 특성을 각각 측정했다. 측정 결과를 도 9에 도시한다. 도 9는 실시예 1 및 비교예 1에 있어서의, 파장(nm)과 출력(A)의 관계를 나타내는 그래프이다. 도 9로부터 이해할 수 있는 것처럼, 실시예 1은 비교예 1에 비하여, 에탈로닝 현상이 억제되어 있다.
다음에, 도 10 및 도 11을 참조하여, 본 실시 형태의 변형예에 따른 이면 입사형 고체 촬상 장치(SI)의 구성을 설명한다. 도 10 및 도 11은, 본 실시 형태의 변형예에 따른 이면 입사형 고체 촬상 장치의 단면 구성을 설명하기 위한 도면이다.
도 10에 도시된 변형예에서는, 제1 도체(53) 및 제2 도체(55)는, 차광막(57)과 전기적으로 접속되어 있지 않다. 도 11에 도시된 변형예에서는, 이면 입사형 고체 촬상 장치(SI)는 제1 도체(53) 및 제2 도체(55) 대신에, 복수의 도체(81)를 구비하고 있다.
복수의 도체(81)는 절연막(51) 내에 위치하고, 반도체 기판(1)의 광 검출면(7)을 따르도록 늘어서 있다. 복수의 도체(81)는 제1 도체(53) 및 제2 도체(55)와 마찬가지로, 수광부(13)(복수의 광 감응 영역(21))상에 위치하고 있다. 각 도체(81)는 수광부(13)의 제1 방향(D1)에서의 단부 사이에 걸쳐서, 제1 방향(D1)을 따라서 연장되어 있다. 도체(81)도, 광을 투과하는 재료, 예를 들어 폴리실리콘막으로 이루어진다.
복수의 도체(81)는 제2 방향(D2)을 따라서, 서로 떨어져 있다. 절연막(51)의 요철은 도체(81)에 대응하여 형성되어 있다. 절연막(51)은 도체(81)가 존재하고 있는 영역에 대응하는 위치에서 「산」이 되고, 도체(81)가 존재하고 있지 않은 영역에 대응하는 위치에서 「골」이 된다. 따라서 본 변형예에서도, 절연막(51)의 요철은 제2 방향(D2)을 따라서 반복되어 연속하고 있다.
도 11 중의 (a)에 도시되어 있는 변형예에서는, 도체(81)는 차광막(57)과 전기적으로 접속되어 있지 않다. 도 11의 (b)에 도시되어 있는 변형예에서는, 도체(81)는 차광막(57)과 전기적으로 접속되어 있다. 도체(81)가 차광막(57)과 전기적으로 접속되어 있는 경우, 각 도체(81)의 전위가 안정된다.
다음에, 도 12~도 14를 참조하여, 본 실시 형태의 또 다른 변형예에 따른 이면 입사형 고체 촬상 장치(SI)의 구성을 설명한다. 도 12 및 도 13은, 본 실시 형태의 또 다른 변형예에 따른 이면 입사형 고체 촬상 장치의 단면 구성을 설명하기 위한 도면이다. 도 14는 화소와 차광막의 위치 관계를 설명하기 위한 모식도이다.
도 12에 도시된 변형예에서는, 이면 입사형 고체 촬상 장치(SI)는 절연막(51) 내에 위치하는 복수의 도체(53, 55, 81)를 구비하고 있지 않다. 즉, 절연막(51)에는 복수의 도체(53, 55, 81)를 배치하는 일 없이, 요철이 형성되어 있다.
도 12 중의 (b)에 도시된 변형예에서는, 절연막(51)은 요철의 산부마다 떨어지도록 형성되어 있다. 즉, 절연막(51)은 서로 떨어지도록 위치하고 있는 복수의 막부분(52)으로 이루어진다. 차광막(57)은 절연막(51)의 요철의 산부상 뿐만이 아니라, 서로 이웃하는 막부분(52)의 사이에도 마련되어 있다. 즉, 차광막(57)은 절연막(51)상에 위치하는 막부분(58a)과, 막부분(52)의 사이에 위치하는 막부분(58b)을 가진다. 막부분(58b)은 광 검출면(7)과 직교하는 방향으로 연장되어 있다. 차광막(57)과 전극(41)의 쇼트를 막기 위해서, 차광막(57)은 절연막(83)을 통해서, 전극(41)상에 형성되어 있다.
도 13에 도시된 변형예에서는, 절연막(51)은 복수의 화소 P(광 감응 영역(21))마다 떨어지도록 형성되어 있다. 따라서 막부분(58b)은 도 14 중의 (a)에 도시되는 것처럼, 화소 피치마다 위치한다. 이것에 의해, 광 감응 영역(21) 사이에 있어서의 광(요철면(57a)에서 반사되는 광)의 크로스톡이 발생하는 것을 억제할 수 있다. 도 14 중의 (b)에 도시되는 것처럼, 이면 입사형 고체 촬상 장치(SI)가, 복수의 화소 P가 이차원으로 배치된 BT－CCD 에어리어 이미지 센서인 경우에도, 막부분(58b)은 화소 피치마다 위치한다. 화소 P는 평면에서 볼 때, 막부분(58b)에 둘러싸여 있다.
이어서, 도 15를 참조하여, 도 12 중의 (a)에 도시된 변형예의 제조 과정을 설명한다. 도 15는 도 12 중의 (a)에 도시된 변형예에 따른 이면 입사형 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
먼저, 도 6 중의 (a)~(c)에 도시된 과정과 마찬가지로, 준비된 반도체 기판(1)의 광 검출면(7)측에, 폴리실리콘막(63)(전극(41) 등)이 형성된 후, 폴리실리콘막(63)상에, 절연막(65)이 형성된다(도 15 중의 (a) 참조). 다음에, 절연막(65)이 패터닝된다(도 15 중의 (b) 참조). 패터닝은 에칭에 의해 실시할 수 있다. 에칭에는 예를 들어, 절연막(51)에 형성되는 요철의 골부에 대응하는 위치에 개구(開口)가 형성된 마스크가 이용된다. 절연막(51)에 형성되는 요철의 산부에 대응하는 위치가 남도록, 절연막(51)에 있어서의 상기 개구로부터 노출되는 부분을 에칭에 의해 제거한다.
다음에, 패터닝된 절연막(65)상에, 절연막(91)이 형성된다(도 15 중의 (c) 참조). 이때, 절연막(65)이 제거됨으로써 노출되어 있는 폴리실리콘막(63)상에도, 절연막(91)이 형성된다. 따라서 절연막(65)과 절연막(91)에 의해, 요철이 형성된다. 절연막(65)이 남아 있는 위치에서는, 즉 절연막(51)에 형성되는 요철의 산부에 대응하는 위치에서는, 절연막(65)과 절연막(91)이 존재한다. 절연막(65)이 제거되고 있는 위치에서는, 즉 절연막(51)에 형성되는 요철의 골부에 대응하는 위치에서는, 절연막(65)이 존재하지 않고, 절연막(91)이 존재한다. 절연막(91)도, 예를 들어 BPSG로 이루어지며, 상술한 절연막(51)의 일부를 구성한다.
다음에, 리플로우(열처리)에 의해, 절연막(65)과 절연막(91)에 형성되어 있는 요철의 형상이 변화한다(도 15 중의 (d) 참조). 절연막(65)과 절연막(91)이 용융함으로써, 요철의 형상이 스무스하게 된 절연막(51)이 형성된다. 그 후, 절연막(51)상에 차광막(57)이 형성됨으로써, 도 12 중의 (a)에 도시된 변형예의 구성이 얻어진다.
다음에, 도 16을 참조하여, 도 12 중의 (b)에 도시된 변형예의 제조 과정을 설명한다. 도 16은 도 12 중의 (b)에 도시된 변형예에 따른 이면 입사형 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
요철의 형상이 스무스하게 된 절연막(51)이 형성되는 과정까지는, 도 15 중의 (a)~(d)에 도시된 과정과 같으므로, 설명을 생략한다. 리플로우 후, 절연막(51)에 있어서의 요철의 골부에 대응하는 부분이 제거된다(도 16 중의 (a) 참조). 이것에 의해, 폴리실리콘막(63)(전극(41) 등)이 부분적으로 노출된다. 절연막(51)의 제거는 에칭에 의해 실시할 수 있다.
다음에, 폴리실리콘막(63)에 있어서의 노출된 부분상에, 절연막(83)이 형성된다(도 16 중의 (b) 참조). 이때, 동시에, 절연막(51)상에도 절연막(83)이 형성되지만, 절연막(51)상에 위치하는 절연막(83)은, 반드시 필요하지 않다. 절연막(83)은, 예를 들어 실리콘 산화막 등으로 이루어진다. 그 후, 절연막(83)상에, 차광막(57)이 형성됨으로써, 도 12 중의 (b)에 도시된 변형예의 구성이 얻어진다.
이상, 본 발명의 실시 형태에 대해 설명해 왔지만, 본 발명은 반드시 상술한 실시 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
차광막(57)은, 예를 들어 광 흡수 재료(카본 블랙 등)로 이루어져 있어도 된다. 이 경우, 차광막(57)은 광 흡수막으로서 기능한다. 차광막(57)이 광 흡수막으로서 기능하는 경우에도, 차광막(57)과 절연막(51)의 계면(界面)에서 광의 반사가 생길 우려가 있다. 이 때문에, 광 흡수막으로서 기능하는 차광막(57)이더라도, 요철면(57a)을 가짐으로써, 에탈로닝 현상을 억제할 수 있다.
제1 도체(53) 및 제2 도체(55)와 도체(81)는, 제1 방향(D1)을 따라서 연장되어 있지만, 이것으로 한정되지 않는다. 제1 도체(53) 및 제2 도체(55)와 도체(81)는, 제2 방향(D2)을 따라서 연장되어 있어도 된다. 광 감응 영역(21)의 평면 형상이, 제2 방향(D2)을 장변 방향으로 하는 사각형 모양인 경우에는, 상술한 것처럼, 제1 도체(53) 및 제2 도체(55)와 도체(81)는, 제1 방향(D1)을 따라서 연장되어 있는 것이 바람직하다.
제1 도체(53) 및 제2 도체(55)와 도체(81)는, 수광부(13)의 제1 방향(D1)에서의 단부 사이에 걸쳐서, 제1 방향(D1)을 따라서 연장되어 있지만, 이것으로 한정되지 않는다. 제1 도체(53) 및 제2 도체(55)와 도체(81)는, 제1 방향(D1)을 따라서, 서로 떨어지도록 배치된 복수의 도체 부분으로부터 구성되어 있어도 된다.
[산업상의 이용 가능성]
본 발명은 BT－CCD 리니어 이미지 센서 등의 이면 입사형 고체 촬상 장치에 이용할 수 있다.
1 … 반도체 기판, 5 … 바닥면,
7 … 광 검출면, 13 … 수광부,
15 … 스토리지부, 17 … 전송부,
19 … 시프트 레지스터, 21 … 광 감응 영역,
23 … 전위 구배 형성부, 51 … 절연막,
53 … 제1 도체, 55 … 제2 도체,
57 … 차광막, 57a … 요철면,
81 … 도체, D1 … 제1 방향,
D2 … 제2 방향, SI … 이면 입사형 고체 촬상 장치.

Claims (8)

  1. 이면측에 광 입사면을 가짐과 아울러, 광 입사에 따라 전하가 발생하는 수광부를 가지는 반도체 기판과,
    상기 반도체 기판의 상기 광 입사면과는 반대측의 광 검출면측에 마련되어 있는 전하 전송부와,
    상기 반도체 기판의 상기 광 검출면측에 마련되어 있는 차광막을 구비하고,
    상기 차광막은 상기 광 검출면에 대향하는 요철면을 가지고 있는 이면 입사형 고체 촬상 장치.
  2. 청구항 1에 있어서,
    상기 반도체 기판과 상기 차광막의 사이에 위치하고, 상기 차광막이 마련되는 절연막을 추가로 구비하고,
    상기 절연막에는 요철이 형성되어 있고,
    상기 차광막의 상기 요철면은, 상기 절연막에 형성되어 있는 상기 요철에 대응하고 있는 이면 입사형 고체 촬상 장치.
  3. 청구항 2에 있어서,
    상기 절연막 내에 위치하고, 상기 광 검출면을 따르도록 늘어서 있는 복수의 도체를 추가로 구비하고,
    상기 절연막의 상기 요철이 상기 복수의 도체에 대응하여 형성되어 있는 이면 입사형 고체 촬상 장치.
  4. 청구항 3에 있어서,
    상기 차광막은 도전성 금속재료로 이루어지고,
    상기 복수의 도체 중, 소정의 신호가 입력되는 도체 이외의 도체는, 상기 차광막과 전기적으로 접속되어 있는 이면 입사형 고체 촬상 장치.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 복수의 도체는 각각의 단부가 중첩되도록 교대로 배치되어 있는 복수의 제1 및 제2 도체를 포함하고,
    상기 절연막의 상기 요철은, 상기 제1 도체와 상기 제2 도체의 단차(段差)에 대응하여 형성되어 있는 이면 입사형 고체 촬상 장치.
  6. 청구항 2에 있어서,
    상기 수광부는 복수의 화소를 포함하고,
    상기 절연막은 적어도 상기 복수의 화소마다 떨어지도록 형성되어 있고,
    상기 차광막은 상기 절연막에 있어서의 떨어져 있는 부분의 사이에도 마련되어 있는 이면 입사형 고체 촬상 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 수광부는 제1 방향으로 늘어서 있는 복수의 광 감응 영역을 가지고,
    상기 반도체 기판의 상기 광 검출면측에는, 상기 제1 방향에 교차하는 제2 방향을 따라서 높게 된 전위 구배를 각 상기 광 감응 영역에 대해서 형성하는 복수의 전위 구배 형성부가 마련되고,
    상기 전하 전송부는 상기 복수의 광 감응 영역으로부터 취득한 전하를 상기 제1 방향으로 전송하고,
    상기 차광막은 상기 복수의 전위 구배 형성부 및 상기 전하 전송부를 덮도록 마련되어 있는 이면 입사형 고체 촬상 장치.
  8. 청구항 7에 있어서,
    각 상기 광 감응 영역의 평면 형상은, 상기 제2 방향을 장변 방향으로 하는 사각형 모양이고,
    상기 차광막의 상기 요철면은, 상기 제2 방향을 따라서 요철이 반복하여 연속하는 면인 이면 입사형 고체 촬상 장치.
KR1020177009095A 2014-09-09 2015-08-04 이면 입사형 고체 촬상 장치 KR102388174B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014182973A JP6306989B2 (ja) 2014-09-09 2014-09-09 裏面入射型固体撮像装置
JPJP-P-2014-182973 2014-09-09
PCT/JP2015/072096 WO2016039046A1 (ja) 2014-09-09 2015-08-04 裏面入射型固体撮像装置

Publications (2)

Publication Number Publication Date
KR20170049567A true KR20170049567A (ko) 2017-05-10
KR102388174B1 KR102388174B1 (ko) 2022-04-19

Family

ID=55458805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177009095A KR102388174B1 (ko) 2014-09-09 2015-08-04 이면 입사형 고체 촬상 장치

Country Status (7)

Country Link
US (1) US10811459B2 (ko)
EP (1) EP3193367B1 (ko)
JP (1) JP6306989B2 (ko)
KR (1) KR102388174B1 (ko)
CN (1) CN107078136B (ko)
TW (1) TWI715538B (ko)
WO (1) WO2016039046A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018154627A1 (ja) 2017-02-21 2018-08-30 株式会社島津製作所 固体光検出器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104414A (ja) * 1992-09-18 1994-04-15 Toshiba Corp 固体撮像装置
JP2002033473A (ja) 2000-07-17 2002-01-31 Hamamatsu Photonics Kk 半導体装置
JP2010177705A (ja) * 2010-04-16 2010-08-12 Sony Corp 固体撮像装置、その製造方法および撮像装置
KR20110137813A (ko) * 2009-03-27 2011-12-23 하마마츠 포토닉스 가부시키가이샤 이면 입사형 고체 촬상 소자
JP2012049431A (ja) * 2010-08-30 2012-03-08 Sony Corp 固体撮像装置および電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119476A (ja) * 1988-10-28 1990-05-07 Nec Corp Ｉｒｃｃｄ
JP2757624B2 (ja) * 1991-10-21 1998-05-25 日本電気株式会社 赤外線固体撮像素子及びその製造方法
JP4497688B2 (ja) * 1999-09-27 2010-07-07 富士フイルム株式会社 固体撮像装置
JP2004022560A (ja) * 2002-06-12 2004-01-22 Sony Corp 電荷転送素子及び固体撮像装置、並びにこれらの動作方法
JP4680655B2 (ja) * 2005-04-01 2011-05-11 パナソニック株式会社 固体撮像装置及びその製造方法
US7755123B2 (en) * 2007-08-24 2010-07-13 Aptina Imaging Corporation Apparatus, system, and method providing backside illuminated imaging device
US7982177B2 (en) * 2008-01-31 2011-07-19 Omnivision Technologies, Inc. Frontside illuminated image sensor comprising a complex-shaped reflector
JP5410808B2 (ja) 2009-03-27 2014-02-05 浜松ホトニクス株式会社 裏面入射型固体撮像素子
JP2011044542A (ja) 2009-08-20 2011-03-03 Fujifilm Corp 撮像装置及び固体撮像素子
US8681279B2 (en) * 2009-10-29 2014-03-25 Sharp Kabushiki Kaisha Optical sensor, semiconductor device, and liquid crystal panel
US8629523B2 (en) 2010-04-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Inserted reflective shield to improve quantum efficiency of image sensors
JP5452511B2 (ja) * 2011-01-14 2014-03-26 浜松ホトニクス株式会社 固体撮像装置
JP5485919B2 (ja) * 2011-01-14 2014-05-07 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) * 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
US8803271B2 (en) 2012-03-23 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for grounding metal shields in backside illumination image sensor chips
JP6054069B2 (ja) 2012-06-18 2016-12-27 浜松ホトニクス株式会社 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104414A (ja) * 1992-09-18 1994-04-15 Toshiba Corp 固体撮像装置
JP2002033473A (ja) 2000-07-17 2002-01-31 Hamamatsu Photonics Kk 半導体装置
KR20110137813A (ko) * 2009-03-27 2011-12-23 하마마츠 포토닉스 가부시키가이샤 이면 입사형 고체 촬상 소자
JP2010177705A (ja) * 2010-04-16 2010-08-12 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2012049431A (ja) * 2010-08-30 2012-03-08 Sony Corp 固体撮像装置および電子機器

Also Published As

Publication number Publication date
US10811459B2 (en) 2020-10-20
JP6306989B2 (ja) 2018-04-04
WO2016039046A1 (ja) 2016-03-17
KR102388174B1 (ko) 2022-04-19
US20170301722A1 (en) 2017-10-19
EP3193367A4 (en) 2018-05-02
TWI715538B (zh) 2021-01-11
CN107078136A (zh) 2017-08-18
TW201614822A (en) 2016-04-16
EP3193367A1 (en) 2017-07-19
JP2016058507A (ja) 2016-04-21
EP3193367B1 (en) 2021-08-04
CN107078136B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US11843015B2 (en) Image sensors
KR102350605B1 (ko) 이미지 센서
EP2863437B1 (en) Solid-state image capture device
US9000492B2 (en) Back-illuminated solid-state image pickup device
US10707253B2 (en) Image sensor
US6710370B2 (en) Image sensor with performance enhancing structures
US8405178B2 (en) Solid-state image sensor device
US12021098B2 (en) Image sensor
TWI715538B (zh) 背面入射型固體攝像裝置
KR100475134B1 (ko) 고체촬상소자
CN117936557A (zh) 影像感测器
KR20240097559A (ko) 이미지 센서
KR20010061054A (ko) 광집적률 개선을 위한 이미지센서

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right