[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170020207A - 저항성 메모리 장치 및 그 판독 방법 - Google Patents

저항성 메모리 장치 및 그 판독 방법 Download PDF

Info

Publication number
KR20170020207A
KR20170020207A KR1020160047799A KR20160047799A KR20170020207A KR 20170020207 A KR20170020207 A KR 20170020207A KR 1020160047799 A KR1020160047799 A KR 1020160047799A KR 20160047799 A KR20160047799 A KR 20160047799A KR 20170020207 A KR20170020207 A KR 20170020207A
Authority
KR
South Korea
Prior art keywords
resistance
read
temperature
resistive memory
memory cell
Prior art date
Application number
KR1020160047799A
Other languages
English (en)
Other versions
KR101926772B1 (ko
Inventor
프레더릭 첸
멍-훙 린
핑-쿤 왕
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20170020207A publication Critical patent/KR20170020207A/ko
Application granted granted Critical
Publication of KR101926772B1 publication Critical patent/KR101926772B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

저항성 메모리 장치 및 그 판독 방법이 제공된다. 이 방법에서는, 2개의 판독 펄스가 저항성 메모리 셀에 인가되고, 다른 온도에서 저항성 메모리 셀의 제1 판독 저항 및 제2 판독 저항이 순차적으로 취득된다. 다음에, 제2 판독 저항의 저항 상태가 판독 저항 및 판독 저항에 대응하는 온도에 따라 결정된다. 그 후, 저항성 메모리 셀의 축적 데이터의 논리 레벨이 제2 판독 저항의 저항 상태에 따라 결정된다.

Description

저항성 메모리 장치 및 그 판독 방법{Resistive memory apparatus and reading method thereof}
본 발명은 메모리 장치 및 그 판독 방법에 관한 것으로, 특히 저항성 메모리 장치 및 그 판독 방법에 관한 것이다.
비휘발성 메모리는 전원이 꺼진 후에 축적되어 있는 데이터를 저장할 수 있고, 그 때문에 적절하게 기능하는 많은 전기 제품에 있어서 필수적인 메모리 장치이다. 현재 저항 랜덤 액세스 메모리(RRAM)는 산업계에서 활발하게 개발되고 있는 비휘발성 메모리형으로, 기입 동작을 위한 전압은 낮고, 기입 및 소거를 위해 필요로 하는 시간은 짧고, 기억 시간이 길고, 비파괴의 읽기 동작을 달성하여 멀티 스테이트 메모리로 할 수 있고, 단순한 구조로 필요한 면적은 작다는 이점이 있다. 그 결과, RRAM은 앞으로 퍼스널 컴퓨터 및 전자 장치의 응용에서 큰 잠재력이 있다.
일반적으로 저항성 메모리 셀은, 인가된 펄스 전압의 레벨 및 극성에 따라 필라멘트 패스의 폭을 변경할 수 있다. 그 때문에, 저항은 다른 논리 레벨로 축적 데이터를 나타내기 위해, 저저항 상태(LRS) 또는 고저항 상태(HRS)로 가역적이고 비휘발의 방법으로 설정할 수 있다. 예를 들어 논리 1의 데이터가 기입되면, 필라멘트 패스를 파괴하기 위해 리셋 펄스가 인가되고 고저항 상태가 형성된다. 논리 0의 데이터가 기입되면, 필라멘트 패스를 재구축하기 위해 반대 극성의 셋 펄스가 인가되고 저저항 상태가 형성된다. 그 때문에, 데이터 판독 중에 다른 저항 상태로 생성된 판독 전류에 따라 논리 1 또는 논리 0의 데이터가 읽어들여진다.
그러나, 고저항 상태에서 저항은 통상 고온에서 낮아지는 경향이 있는 반면, 저저항 상태에서 저항은 통상 고온에서 높아지는 경향이 있다. 이와 같이 저항이 온도에서 변화한다는 상황에 따라 저저항 상태를 고저항 상태로부터 구별하는 것이 어려워진다.
저항이 온도 변화에 의해 일반적으로 저저항 상태를 고저항 상태로부터 구별하는 것이 어려워진다.
본 발명의 저항성 메모리 장치의 판독 방법은, 2개의 판독 펄스를 저항성 메모리 셀에 인가하고, 다른 온도에서 저항성 메모리 셀의 제1 판독 저항과 제2 판독 저항을 순차적으로 취득하는 단계와, 판독 저항의 값 및 판독 저항에 대응하는 온도에 따라 제2 판독 저항의 저항 상태를 결정하는 단계와, 제2 판독 저항의 저항 상태에 따라 저항성 메모리 셀의 축적 데이터의 논리 레벨을 결정하는 단계를 포함한다.
본 발명의 저항성 메모리 장치는, 저항성 메모리 셀 어레이와 열전 디바이스와 제어 유닛을 구비한다. 저항성 메모리 셀 어레이는, 복수의 저항성 메모리 셀들을 포함한다. 열전 디바이스는, 저항성 메모리 셀 어레이에 결합된다. 열전 디바이스는, 전기 펄스에 따라 저항성 메모리 셀의 온도를 조정하도록 구성된다. 제어 유닛은, 열전 디바이스 및 저항성 메모리 셀 어레이에 결합된다. 제어 유닛은 2개의 판독 펄스를 저항성 메모리 셀들 중 하나에 인가하고, 다른 온도에서 저항성 메모리 셀의 제1 판독 저항 및 제2 판독 저항을 순차적으로 취득한다. 제어 유닛은, 판독 저항의 값 및 판독 저항에 대응하는 온도에 따라 제2 판독 저항의 저항 상태를 결정한다. 제어 유닛은, 제2 판독 저항의 저항 상태에 따라 저항성 메모리 셀의 축적 데이터의 논리 레벨을 결정한다.
제어 유닛은, 판독 저항의 값 및 판독 저항에 대응하는 온도에 따라 판독 저항의 저항 상태를 결정하고, 저항성 메모리 셀의 축적 데이터는 정확하게 판독된다.
도 1은 본 발명의 일 실시형태에 의한 저항성 메모리 장치를 나타내는 개략도이다.
도 2는 본 발명의 일 실시형태에 의한 저항성 메모리 장치의 판독 방법을 나타내는 흐름도이다.
도 3은 본 발명의 다른 실시형태에 의한 저항성 메모리 장치의 판독 방법을 나타내는 흐름도이다.
일반적으로 저항성 메모리 셀은 리셋 펄스를 인가함으로써, 예를 들어 논리 1의 데이터를 축적하기 위한 고저항 상태를 형성할 수 있고, 리셋 펄스와는 반대 극성을 가지는 셋 펄스를 인가함으로써, 예를 들어 논리 0의 데이터를 축적하기 위한 저저항 상태를 형성할 수 있다. 그 때문에, 데이터 판독 동작 중에 저항 상태는 다른 저항 상태에 대응하는 판독 전류에 따라 구별되고, 논리 1 또는 논리 0의 데이터를 정확하게 판독한다. 그러나, 저저항 상태의 저항은 고온에서 상승하는 경향이 있고, 고저항 상태의 저항은 고온에서 저하되는 경향이 있다. 이와 같이 온도에서 저항이 변화한다는 상황에 따라, 통상 저저항 상태를 고저항 상태로부터 구별하는 것이 어려워진다.
본 발명의 실시형태에 의해 제공되는 저항성 메모리 장치 및 판독 방법의 실시예는 이하에서 기재된다.
도 1은, 본 발명의 실시형태에 의한 저항성 메모리 장치를 나타내는 개략도이다. 도 1을 참조하면, 저항성 메모리 장치(200)는 저항성 메모리 셀 어레이(210), 열전 디바이스(220) 및 제어 유닛(230)을 구비한다. 저항성 메모리 셀 어레이(210)는, 복수의 저항성 메모리 셀(212)을 포함한다. 저항성 메모리 셀 어레이(210)는, 복수의 비트 라인(BL) 및 복수의 소스 라인(SL)을 통해 제어 유닛(230)에 결합된다. 각 저항성 메모리 셀(212)은 스위치 디바이스, 예를 들어 금속 산화물 반도체 전계효과 트랜지스터(MOSFET) 또는 바이폴라 접합 트랜지스터(BJT)와 가변 저항 소자를 구비하고, 각 저항성 메모리 셀(212)은 1비트의 축적 데이터를 제공할 수 있다.
데이터 판독 동작 중에, 제어 유닛(230)은 판독 전압(VR)을 저항성 메모리 셀(212) 중 하나, 예를 들어 제1 온도에서 제1 판독 전류(IR1)를 생성하는 저항성 메모리 셀(214)에 인가한다. 데이터 판독 동작 중에, 제어 유닛(230)은 판독 전압(VR)을 제2 온도에서 제2 판독 전류(IR2)를 생성하는 저항성 메모리 셀(214)에 다시 인가한다. 즉, 데이터 판독 동작 중에, 제어 유닛(230)은 판독 전압(VR)의 2개의 펄스를 저항성 메모리 셀(214)에 인가하고, 다른 온도에서 저항성 메모리 셀(214)의 제1 판독 저항 및 제2 판독 저항을 순차적으로 취득한다.
본 예시적 실시형태에 있어서, 제어 유닛(230)은 전기 펄스(ST)에 따라 저항성 메모리 셀(214)의 온도를 조정하도록 열전 디바이스(220)를 제어하기 위해, 예를 들어 전기 펄스(ST)를 열전 디바이스(220)에 출력한다. 본 예시적 실시형태에 있어서, 열전 디바이스(220)는 예를 들어 펠티에 열전 디바이스 또는 임의의 다른 동일한 소자로서, 본 발명에서는 한정되지 않는다.
제어 유닛(230)은, 예를 들어 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 시그널 프로세서(DSP), 프로그래머블 컨트롤러, 프로그래머블 로직 디바이스(PLD) 또는 다른 임의의 동일한 디바이스 또는 디바이스의 조합으로 할 수 있다. 제어 유닛(230)은, 저항성 메모리 셀 어레이(210) 및 열전 디바이스(220)에 결합된다.
저항성 메모리 장치(200)의 데이터 판독 방법의 상세한 단계를 기재하는 실시형태가 이하에 제공된다.
도 2는, 본 발명의 실시형태에 의한 저항성 메모리 장치의 판독 방법을 나타내는 흐름도이다. 도 1 및 2를 둘 다 참조하면, 본 실시형태의 논리 데이터의 판독 방법은 적어도 예를 들어 도 1에 도시된 저항성 메모리 장치(200)에 적용된다. 본 발명의 실시형태의 판독 방법의 각 단계는 이후의 저항성 메모리 장치(200)의 각 구성을 참조하여 기재된다.
단계 S210에서, 제어 유닛(230)은 2개의 판독 펄스를 저항성 메모리 셀(214)에 인가하고, 다른 온도에서 저항성 메모리 셀(214)의 제1 판독 저항 및 제2 판독 저항을 순차적으로 취득한다. 이 단계에서는, 제1 판독 펄스를 저항성 메모리 셀(214)에 인가하면, 제어 유닛(230)은 저항성 메모리 셀(214)의 제1 온도를 동시에 결정한다. 한편, 제어 유닛(230)은 온도 문턱값에 따라 저항성 메모리 셀(214)의 온도를 올릴지 내릴지를 결정한다. 그리고, 제어 유닛(230)은 제2 판독 펄스를 저항성 메모리 셀(214)에 더 인가하고, 제2 온도에서 제2 판독 저항을 취득한다.
단계 S220에서, 제어 유닛(230)은 판독 저항의 값 및 판독 저항에 대응하는 온도에 따라 제2 판독 저항의 저항 상태를 결정한다. 예를 들어, 본 예시적 실시형태에서는, 제2 판독 저항이 제1 판독 저항보다 작고(즉, R2<R1) 제2 온도가 제1 온도보다 높은(즉, T2>T1) 경우, 제어 유닛(230)은 예를 들어 제2 판독 저항의 저항 상태를 제1 저항 상태, 예를 들어 고저항 상태(HRS)로서 결정한다. 제2 판독 저항이 제1 판독 저항보다 작고(즉, R2<R1) 제2 온도가 제1 온도보다 낮은(즉, T2<T1) 경우, 제어 유닛(230)은 예를 들어 제2 판독 저항의 저항 상태를 제2 저항 상태, 예를 들어 저저항 상태(LRS)로서 결정한다. 제2 판독 저항이 제1 판독 저항보다 크거나 동일하고(즉, R2≥R1) 제2 온도가 제1 온도보다 높은(즉, T2>T1) 경우, 제어 유닛(230)은 예를 들어 제2 판독 저항의 저항 상태를 제2 저항 상태로서 결정한다. 제2 판독 저항이 제1 판독 저항보다 크거나 동일하고(즉, R2≥R1) 제2 온도가 제1 온도보다 낮은(즉, T2<T1) 경우, 제어 유닛(230)은 예를 들어 제2 판독 저항의 저항 상태를 제1 저항 상태로서 결정한다. 그러나, 본 발명은 이에 한정되지 않는다.
단계 S230에서, 제어 유닛(230)은 제2 판독 저항의 저항 상태에 따라 저항성 메모리 셀(214)의 축적 데이터의 논리 레벨을 결정하고, 저항성 메모리 셀(214)의 축적 데이터를 읽어들인다. 예를 들어 일 실시형태에서는, 제2 판독 저항의 제1 저항 상태는 예를 들어 논리 1의 데이터 축적을 나타내고, 제2 판독 저항의 제2 저항 상태는 예를 들어 논리 0의 데이터 축적을 나타낼 수 있다. 반대로 다른 실시형태에서는, 제2 판독 저항의 제1 저항 상태는 예를 들어 논리 0의 데이터 축적을 나타낼 수도 있다. 이 예에서는, 제2 판독 저항의 제2 저항 상태는 예를 들어 논리 1의 데이터 축적을 나타낸다.
그 때문에, 본 발명의 실시형태의 판독 방법을 통해, 제어 유닛은 예를 들어 판독 저항의 값 및 판독 저항에 대응하는 온도에 따라 판독 저항의 저항 상태를 결정하고, 저항성 메모리 셀의 축적 데이터를 정확하게 읽어들인다.
도 3은, 본 발명의 다른 실시형태에 의한 저항성 메모리 장치의 판독 방법을 나타내는 흐름도이다. 도 1 및 3을 둘 다 동시에 참조하면, 본 실시형태의 논리 데이터의 판독 방법은 적어도 예를 들어 도 1에 도시된 저항성 메모리 장치(200)에 적용된다. 본 발명의 실시형태의 판독 방법의 각 단계는 이하의 저항성 메모리 장치(200)의 각 구성을 참조하여 기재된다.
단계 S310에서는, 제어 유닛(230)은 판독 전압(VR)의 판독 펄스를 저항성 메모리 셀(214)에 인가하고, 이어서 제1 온도에서 저항성 메모리 셀(214)의 제1 판독 저항을 취득하여 저항성 메모리 셀(214)의 제1 온도를 결정한다. 단계 S320에서는, 제어 유닛(230)은 제1 온도가 온도 문턱값보다 낮은지 여부를 결정한다. 본 예시적 실시형태에 있어서 온도 문턱값은 예를 들어 150℃ 또는 85℃로서, 본 발명에서는 이에 한정되지 않는다. 제1 온도가 온도 문턱값보다 낮은(즉, T1<Tm) 경우, 제어 유닛(230)은 단계 S330을 실행한다. 단계 S330에서는, 제어 유닛(230)은 전기 신호(ST)를 이용하여 열전 디바이스(220)를 제어하고, 열전 디바이스(220)는 전기 신호(ST)에 따라 저항성 메모리 셀(214)의 온도를 올린다. 제1 온도가 온도 문턱값보다 높거나 동일한(즉, T1≥Tm) 경우, 제어 유닛(230)은 단계 S340을 실행한다. 단계 S340에서는, 제어 유닛(230)은 전기 신호(ST)를 이용하여 열전 디바이스(220)를 제어하고, 열전 디바이스(220)는 전기 신호(ST)에 따라 저항성 메모리 셀(214)의 온도를 내린다.
저항성 메모리 셀(214)의 온도가 내려가거나 올라가면, 제어 유닛(230)은 제1 판독 저항(R1)에 따라 저항성 메모리 셀(214)의 축적 데이터를 읽어들이고, 그리고 저항성 메모리 셀(214)의 판독 축적 데이터가 소정의 범위, 예를 들어 제어 유닛(230)이 단계 S410에서 판독 축적 데이터에 따라 논리 레벨을 구별하기 어려운 범위가 되었는지 여부를 결정한다. 저항성 메모리 셀(214)의 판독 축적 데이터의 논리 레벨이 소정의 범위가 된 경우, 제어 유닛(230)은 추가로 단계 S350을 실행한다. 한편, 저항성 메모리 셀(214)의 판독 축적 데이터가 소정의 범위가 되지 않은 경우, 제어 유닛(230)은 판독 축적 데이터를 확인하고, 단계 S400에서 제1 판독 저항(R1)의 저항 상태에 따라 저항성 메모리 셀(214)의 축적 데이터의 논리 레벨을 결정한다.
단계 S350에서, 제어 유닛(230)은 판독 전압(VR)의 판독 펄스를 저항성 메모리 셀(214)에 인가하고, 제2 온도에서 저항성 메모리 셀(214)의 제2 판독 저항을 취득하여 저항성 메모리 셀(214)의 제2 온도를 결정한다. 그리고, 단계 S360에서, 제어 유닛(230)은 제2 판독 저항이 제1 판독 저항보다 작은지 여부를 결정한다. 그 후, 단계 S370에서, 제어 유닛(230)은 제2 온도가 제1 온도보다 높은지 여부를 추가로 결정한다.
단계 S360 및 S370에서, 결정을 거쳐 제2 판독 저항이 제1 판독 저항보다 작고(즉, R2<R1) 제2 온도가 제1 온도보다 높은(즉, T2>T1) 경우, 제어 유닛(230)은 단계 S380을 실행하여 제2 판독 저항의 저항 상태를 제1 저항 상태, 예를 들어 고저항 상태(HRS)로서 결정한다. 결정을 거쳐 제2 판독 저항이 제1 판독 저항보다 작고(즉, R2<R1) 제2 온도가 제1 온도보다 낮은(즉, T2<T1) 경우, 제어 유닛(230)은 단계 S390을 실행하여 제2 판독 저항의 저항 상태를 제2 저항 상태, 예를 들어 저저항 상태(LRS)로서 결정한다.
단계 S360 및 S370에서, 결정을 거쳐 제2 판독 저항이 제1 판독 저항보다 크거나 동일하고(즉, R2≥R1) 제2 온도가 제1 온도보다 높은(즉, T2>T1) 경우, 제어 유닛(230)은 단계 S390을 실행하여 제2 판독 저항의 저항 상태를 제2 저항 상태로서 결정한다. 결정을 거쳐 제2 판독 저항이 제1 판독 저항보다 크거나 동일하고(즉, R2≥R1) 제2 온도가 제1 온도보다 낮은(즉, T2<T1) 경우, 제어 유닛(230)은 단계 S390을 실행하여 제2 판독 저항의 저항 상태를 제1 저항 상태로서 결정한다.
단계 S300에서, 제어 유닛(230)은 저항성 메모리 셀(214)의 축적 데이터를 판독하기 위해, 제2 판독 저항의 저항 상태에 따라 저항성 메모리 셀(214)의 축적 데이터의 논리 레벨을 결정한다.
나아가 본 발명의 실시형태의 저항성 메모리 장치의 판독 방법의 충분한 교시, 제안 및 실시의 설명은 도 1 및 도 2에서 설명된 상기 예시적 실시형태로부터 얻을 수 있고, 관련되는 기재는 이후에 반복하지 않는다.
요컨대, 본 발명의 실시형태에 의해 제공되는 저항성 메모리 장치 및 그 판독 방법에 있어서, 제어 유닛은 판독 저항의 값 및 판독 저항에 대응하는 온도에 따라 판독 저항의 저항 상태를 결정하고, 그 결과 저항성 메모리 셀의 축적 데이터는 올바르게 판독된다.
본 발명은 상기 실시형태를 참조하여 설명하였지만, 본 발명의 취지에서 벗어나지 않고 기재된 실시형태의 변경이 이루어지는 것은 당업자에게 있어서 명백하다. 따라서, 본 발명의 범위는 첨부한 청구범위에 의해 정의되고, 상기 상세한 설명에 의해 정의되는 것은 아니다.
본 발명은 저항성 메모리 장치 및 그 판독 방법을 대상으로 한다.
200 저항성 메모리 장치
210 저항성 메모리 셀 어레이
212, 214 저항성 메모리 셀
220 열전 디바이스
230 제어 유닛
BL 비트 라인
SL 소스 라인
DATA 논리 데이터
IR1, IR2 판독 전류
T1 제1 온도
T2 제2 온도
Tm 온도 문턱값
R1 제1 판독 저항
R2 제2 판독 저항
VR 판독 전압
ST 전기 신호
S210, S220, S230, S300, S310, S320, S330, S340, S350, S360, S370, S380, S390, S400, S410 저항성 메모리 장치의 판독 방법의 단계

Claims (14)

  1. 저항성 메모리 장치의 판독 방법으로서,
    저항성 메모리 셀에 2개의 판독 펄스를 인가하고, 다른 온도에서 상기 저항성 메모리 셀의 제1 판독 저항 및 제2 판독 저항을 순차적으로 취득하는 단계와,
    상기 판독 저항의 값 및 상기 판독 저항에 대응하는 온도에 따라 상기 제2 판독 저항의 저항 상태를 결정하는 단계와,
    상기 제2 판독 저항의 상기 저항 상태에 따라 상기 저항성 메모리 셀의 축적 데이터의 논리 레벨을 결정하는 단계를 포함하는 판독 방법.
  2. 청구항 1에 있어서,
    상기 제1 판독 저항을 취득하는 단계와 상기 제2 판독 저항을 취득하는 단계의 사이에, 상기 저항성 메모리 셀의 상기 온도를 조정하고, 상기 제1 판독 저항에 대응하는 제1 온도 및 상기 제2 판독 저항에 대응하는 제2 온도를 취득하는 단계를 더 포함하는 판독 방법.
  3. 청구항 2에 있어서,
    상기 저항성 메모리 셀의 상기 온도를 조정하는 단계는,
    상기 제1 온도가 온도 문턱값보다 작은지 여부를 결정하는 단계와,
    상기 제1 온도가 상기 온도 문턱값보다 낮은 경우, 상기 저항성 메모리 셀의 상기 온도를 올리는 단계와,
    상기 제1 온도가 상기 온도 문턱값보다 높거나 동일한 경우, 상기 저항성 메모리 셀의 상기 온도를 내리는 단계를 포함하는 판독 방법.
  4. 청구항 2에 있어서,
    상기 판독 저항의 상기 값 및 상기 판독 저항에 대응하는 상기 온도에 따라 상기 제2 판독 저항의 상기 저항 상태를 결정하는 단계는,
    상기 제2 판독 저항이 상기 제1 판독 저항보다 작은지 여부를 결정하는 단계와,
    상기 제2 판독 저항이 상기 제1 판독 저항보다 작은 경우, 상기 제2 판독 저항의 상기 저항 상태를 제1 저항 상태 및 제2 저항 상태 중 한쪽으로서 결정하는 단계와,
    상기 제2 판독 저항이 상기 제1 판독 저항보다 크거나 동일한 경우, 상기 제2 판독 저항의 상기 저항 상태를 상기 제1 저항 상태 및 상기 제2 저항 상태 중 다른 쪽으로서 결정하는 단계를 포함하는 판독 방법.
  5. 청구항 4에 있어서,
    상기 판독 저항의 상기 값 및 상기 판독 저항에 대응하는 상기 온도에 따라 상기 제2 판독 저항의 상기 저항 상태를 결정하는 단계는,
    상기 제2 온도가 상기 제1 온도보다 높은지 여부를 결정하는 단계와,
    상기 제2 판독 저항이 상기 제1 판독 저항보다 작고, 상기 제2 온도가 상기 제1 온도보다 높은 경우, 상기 제2 판독 저항의 상기 저항 상태를 상기 제1 저항 상태로서 결정하는 단계와,
    상기 제2 판독 저항이 상기 제1 판독 저항보다 작고, 상기 제2 온도가 상기 제1 온도보다 낮은 경우, 상기 제2 판독 저항의 상기 저항 상태를 상기 제2 저항 상태로서 결정하는 단계를 더 포함하는 판독 방법.
  6. 청구항 4에 있어서,
    상기 판독 저항의 상기 값 및 상기 판독 저항에 대응하는 상기 온도에 따라 상기 제2 판독 저항의 상기 저항 상태를 결정하는 단계는,
    상기 제2 온도가 상기 제1 온도보다 높은지 여부를 결정하는 단계와,
    상기 제2 판독 저항이 상기 제1 판독 저항보다 크거나 동일하고, 상기 제2 온도가 상기 제1 온도보다 높은 경우, 상기 제2 판독 저항의 상기 저항 상태를 상기 제2 저항 상태로서 결정하는 단계와,
    상기 제2 판독 저항이 상기 제1 판독 저항보다 크거나 동일하고, 상기 제2 온도가 상기 제1 온도보다 낮은 경우, 상기 제2 판독 저항의 상기 저항 상태를 상기 제1 저항 상태로서 결정하는 단계를 더 포함하는 판독 방법.
  7. 청구항 1에 있어서,
    상기 제1 판독 저항을 취득하는 단계와 상기 제2 판독 저항을 취득하는 단계의 사이에, 상기 제1 판독 저항에 따라 상기 저항성 메모리 셀의 상기 축적 데이터를 판독하고, 상기 저항성 메모리 셀의 상기 축적 데이터가 소정의 범위가 되었는지 여부를 결정하는 단계와,
    상기 저항성 메모리 셀의 상기 축적 데이터가 상기 소정의 범위가 된 경우, 상기 판독 저항의 상기 값 및 상기 판독 저항에 대응하는 상기 온도에 따라 상기 제2 판독 저항의 상기 저항 상태를 결정하는 단계를 실행하는 단계를 더 포함하는 판독 방법.
  8. 복수의 저항성 메모리 셀들을 포함하는 저항성 메모리 셀 어레이와,
    상기 저항성 메모리 셀 어레이에 결합되고, 전기 펄스에 따라 상기 저항성 메모리 셀의 온도를 조정하도록 구성된 열전 디바이스와,
    상기 열전 디바이스 및 상기 저항성 메모리 셀 어레이에 결합되고, 상기 저항성 메모리 셀들 중 하나에 2개의 판독 펄스를 인가하여 다른 온도에서 상기 저항성 메모리 셀의 제1 판독 저항 및 제2 판독 저항을 순차적으로 취득하고, 상기 판독 저항의 값 및 상기 판독 저항에 대응하는 온도에 따라 상기 제2 판독 저항의 저항 상태를 결정하고, 상기 제2 판독 저항의 상기 저항 상태에 따라 상기 저항성 메모리 셀의 축적 데이터의 논리 레벨을 결정하는 제어 유닛을 구비하는 저항성 메모리 장치.
  9. 청구항 8에 있어서,
    제1 판독 저항을 취득하는 동작과 상기 제2 판독 저항을 취득하는 동작의 사이에, 상기 제어 유닛은 상기 저항성 메모리 셀의 상기 온도를 조정하도록 상기 열전 디바이스를 제어하기 위해 상기 열전 디바이스에 상기 전기 펄스를 출력하고, 상기 제어 유닛은 상기 제1 판독 저항에 대응하는 제1 온도와 상기 제2 판독 저항에 대응하는 제2 온도를 취득하는 저항성 메모리 장치.
  10. 청구항 9에 있어서,
    상기 제어 유닛이 상기 저항성 메모리 셀의 상기 온도를 조정하면, 상기 제어 유닛은 상기 제1 온도가 온도 문턱값보다 낮은지 여부를 결정하고, 상기 제1 온도가 상기 온도 문턱값보다 낮은 경우, 상기 제어 유닛은 상기 저항성 메모리 셀의 상기 온도를 올리도록 상기 열전 디바이스를 제어하고, 상기 제1 온도가 상기 온도 문턱값보다 높거나 동일한 경우, 상기 제어 유닛은 상기 저항성 메모리 셀의 상기 온도를 내리도록 상기 열전 디바이스를 제어하는 저항성 메모리 장치.
  11. 청구항 9에 있어서,
    상기 제어 유닛이 상기 판독 저항의 상기 값 및 상기 판독 저항에 대응하는 상기 온도에 따라 상기 제2 판독 저항의 상기 저항 상태를 결정하면, 상기 제어 유닛은 상기 제2 판독 저항이 상기 제1 판독 저항보다 작은지 여부를 결정하고, 상기 제2 판독 저항이 상기 제1 판독 저항보다 작은 경우, 상기 제어 유닛은 상기 제2 판독 저항의 상기 저항 상태를 제1 저항 상태 및 제2 저항 상태 중 한쪽으로서 결정하고, 상기 제2 판독 저항이 상기 제1 판독 저항보다 크거나 동일한 경우, 상기 제어 유닛은 상기 제2 판독 저항의 상기 저항 상태를 제1 저항 상태 및 제2 저항 상태 중 다른 쪽으로서 결정하는 저항성 메모리 장치.
  12. 청구항 11에 있어서,
    상기 제어 유닛이 상기 판독 저항의 상기 값 및 상기 판독 저항에 대응하는 상기 온도에 따라 상기 제2 판독 저항의 상기 저항 상태를 결정하면, 상기 제어 유닛은 상기 제2 온도가 상기 제1 온도보다 높은지 여부를 더 결정하고, 상기 제2 판독 저항이 상기 제1 판독 저항보다 작고 상기 제2 온도가 상기 제1 온도보다 높은 경우, 상기 제어 유닛은 상기 제2 판독 저항의 상기 저항 상태를 상기 제2 저항 상태로서 결정하고, 상기 제2 판독 저항이 상기 제1 판독 저항보다 작고 상기 제2 온도가 상기 제1 온도보다 낮은 경우, 상기 제어 유닛은 상기 제2 판독 저항의 상기 저항 상태를 상기 제1 저항 상태로서 결정하는 저항성 메모리 장치.
  13. 청구항 11에 있어서,
    상기 제어 유닛이 상기 판독 저항의 상기 값 및 상기 판독 저항에 대응하는 상기 온도에 따라 상기 제2 판독 저항의 상기 저항 상태를 결정하면, 상기 제어 유닛은 상기 제2 온도가 상기 제1 온도보다 높은지 여부를 더 결정하고, 상기 제2 판독 저항이 상기 제1 판독 저항보다 크거나 동일하고 상기 제2 온도가 상기 제1 온도보다 높은 경우, 상기 제어 유닛은 상기 제2 판독 저항의 상기 저항 상태를 상기 제2 저항 상태로서 결정하고, 상기 제2 판독 저항이 상기 제1 판독 저항보다 크거나 동일하고 상기 제2 온도가 상기 제1 온도보다 낮은 경우, 상기 제어 유닛은 상기 제2 판독 저항의 상기 저항 상태를 상기 제1 저항 상태로서 결정하는 저항성 메모리 장치.
  14. 청구항 8에 있어서,
    상기 제1 판독 저항을 취득하는 동작과 상기 제2 판독 저항을 취득하는 동작의 사이에, 상기 제어 유닛은 상기 제1 판독 저항에 따라 상기 저항성 메모리 셀의 상기 축적 데이터를 판독하고, 상기 제어 유닛은 상기 저항성 메모리 셀의 상기 축적 데이터가 소정의 범위가 되었는지 여부를 결정하여, 상기 저항성 메모리 셀의 상기 축적 데이터가 상기 소정의 범위가 된 경우, 상기 제어 유닛은 상기 판독 저항의 상기 값 및 상기 판독 저항에 대응하는 상기 온도에 따라 상기 제2 판독 저항의 상기 저항 상태를 결정하는 저항성 메모리 장치.
KR1020160047799A 2015-08-12 2016-04-19 저항성 메모리 장치 및 그 판독 방법 KR101926772B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/824,081 2015-08-12
US14/824,081 US9412445B1 (en) 2015-08-12 2015-08-12 Resistive memory apparatus and reading method thereof

Publications (2)

Publication Number Publication Date
KR20170020207A true KR20170020207A (ko) 2017-02-22
KR101926772B1 KR101926772B1 (ko) 2018-12-07

Family

ID=55524103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160047799A KR101926772B1 (ko) 2015-08-12 2016-04-19 저항성 메모리 장치 및 그 판독 방법

Country Status (6)

Country Link
US (1) US9412445B1 (ko)
EP (1) EP3131096B1 (ko)
JP (1) JP6121580B2 (ko)
KR (1) KR101926772B1 (ko)
CN (1) CN106448727B (ko)
ES (1) ES2702379T3 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554337B (zh) * 2019-02-11 2022-05-06 华邦电子股份有限公司 电阻式存储器及控制方法
US11588103B2 (en) * 2020-11-25 2023-02-21 International Business Machines Corporation Resistive memory array

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US6868025B2 (en) 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
KR100885365B1 (ko) * 2003-12-26 2009-02-26 파나소닉 주식회사 메모리회로
US7948793B2 (en) 2008-09-12 2011-05-24 Micron Technology, Inc. Temperature compensation in memory devices and systems
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
US8184491B2 (en) 2009-08-17 2012-05-22 Industrial Technology Research Institute Method for reading memory cell
TWI433153B (zh) 2009-08-17 2014-04-01 Ind Tech Res Inst 記憶體單元之讀取方法
KR20110107190A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 저항성 메모리의 마모 셀 관리 방법 및 장치
US9099175B1 (en) * 2011-03-01 2015-08-04 Adesto Technologies Corporation Memory devices and methods for read and write operation to memory elements having dynamic change in property
KR20130021739A (ko) * 2011-08-23 2013-03-06 삼성전자주식회사 저항성 메모리 장치, 이의 테스트 시스템 및 저항성 메모리 장치의 테스트 방법
JP2013050818A (ja) * 2011-08-30 2013-03-14 Toshiba Corp メモリシステム
US20150043266A1 (en) * 2013-08-09 2015-02-12 Samsung Electronics Co., Ltd. Enhanced temperature range for resistive type memory circuits with pre-heat operation
KR20150046812A (ko) * 2013-10-22 2015-05-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 온도 제어방법
KR102140786B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102161739B1 (ko) * 2014-07-15 2020-10-05 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102264162B1 (ko) * 2014-10-29 2021-06-11 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
US9412445B1 (en) 2016-08-09
CN106448727A (zh) 2017-02-22
KR101926772B1 (ko) 2018-12-07
CN106448727B (zh) 2019-02-19
JP6121580B2 (ja) 2017-04-26
JP2017037698A (ja) 2017-02-16
ES2702379T3 (es) 2019-02-28
EP3131096B1 (en) 2018-09-19
EP3131096A1 (en) 2017-02-15

Similar Documents

Publication Publication Date Title
KR101689732B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 기록 방법
EP3117435B1 (en) Mitigating read disturb in a cross-point memory
US10515696B2 (en) Apparatuses and methods for determining stability of a memory cell
TWI708141B (zh) 記憶體裝置、用以操作記憶體裝置之方法及運算系統
TW201729199A (zh) 包括記憶體及其操作之裝置及方法
US10460800B2 (en) Data sensing in crosspoint memory structures
CN106575205B (zh) 可选择的存储访问时间
TWI571875B (zh) 電阻式記憶體裝置及其寫入方法
US9508435B1 (en) Writing method for resistive memory apparatus
CN109147844B (zh) 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法
US9715931B2 (en) Resistive memory apparatus and a writing method thereof
CN109872751B (zh) 存储器装置及其操作方法
KR101926772B1 (ko) 저항성 메모리 장치 및 그 판독 방법
US9911491B2 (en) Determining a resistance state of a cell in a crossbar memory array
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법
TWI574263B (zh) 電阻式記憶體裝置及其讀取方法
CN106328196A (zh) 电阻式存储器装置的写入方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160419

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171026

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180426

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181204

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211109

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221124

Start annual number: 5

End annual number: 5