KR20170002731A - 액정 표시 장치 및 그 제조방법 - Google Patents
액정 표시 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20170002731A KR20170002731A KR1020150092029A KR20150092029A KR20170002731A KR 20170002731 A KR20170002731 A KR 20170002731A KR 1020150092029 A KR1020150092029 A KR 1020150092029A KR 20150092029 A KR20150092029 A KR 20150092029A KR 20170002731 A KR20170002731 A KR 20170002731A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pixel electrode
- liquid crystal
- insulating layer
- coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000008878 coupling Effects 0.000 claims abstract description 81
- 238000010168 coupling process Methods 0.000 claims abstract description 81
- 238000005859 coupling reaction Methods 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 229910004205 SiNX Inorganic materials 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- -1 Ta 2 O 5 Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 206010047571 Visual impairment Diseases 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 123
- 239000003990 capacitor Substances 0.000 description 57
- 238000003860 storage Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
- G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
-
- G02F2001/134354—
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
액정 표시 장치는 스위치 소자, 커플링 전극, 절연층, 스위치 소자의 출력 전극에 전기적으로 연결된 제 1 화소 전극, 제 1 화소 전극과 절연된 제 2 화소 전극을 구비하는 어레이 기판; 상기 어레이 기판과 마주하며, 공통 전극을 구비하는 대향 기판; 어레이 기판과 대향 기판 사이에 배치된 액정층;을 포함한다. 커플링 전극, 절연층, 제 2 화소 전극에 의해 형성되는 저항과 커패시턴스의 곱은 제 2 화소 전극, 액정층, 공통전극에 의해 형성되는 저항, 커패시턴스의 곱이 소정 범위 이내로 유사한 값이 되도록, 절연층의 재질이 설정되며, 이에 의해 잔상이 감소할 수 있다.
Description
본 발명의 실시예들은 액정 표시 장치 및 그 제조방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 기판과 그 사이에 들어 있는 액정층으로 이루어진다.
전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 입사광의 투과율이 조절된다. 액정 표시 장치는 각 화소를 제어하는 스위칭 소자를 구비하며, 상기한 투과율 조절이 영상 신호에 따라 화소별로 이루어져, 영상이 표시된다.
액정 표시 장치 중에는, 기판 상하 방향으로 형성되는 전기장을 이용하여 액정을 구동하는 수직 배향 방식(vertically aligned mode) 액정 표시 장치, 기판에 나란한 수평 전기장을 이용하는 횡전계 모드(in-plane switching mode) 액정 표시장치가 있다.
수직 배향 방식 액정 표시 장치는 명암비(contrast ratio)가 우수하고, 시야각이 넓다는 장점이 있어 널리 사용된다.
수직 배향 방식 액정 표시 장치의 측면 시인성을 개선하기 위해, 피브이에이(Patterned Vertical Alignment: PVA) 모드, 엠브이에이(Multi-domain Vertical Alignment:MVA) 모드 및 에스-피브이에이(Super-Patterned Vertical Alignment: S-PVA) 모드 등의 액정표시장치 구동방식이 제안되었다.
이 중 S-PVA 모드 액정표시장치에서, 각 화소 전극은 서로 다른 전압이 인가되는 메인 화소 전극과 서브 화소 전극을 포함한다. S-PVA 모드 액정표시장치는 구동방식에 따라서 CC(Coupling Capacitor)-타입과 TT(Two Transistors) 타입으로 구분된다. CC-타입은 메인 화소 전극과 서브 화소 전극과의 사이에 커플링 커패시터를 추가하여 서브 화소 전극으로 인가되는 데이터 전압을 전압 강하시켜 메인 픽셀전압보다 낮은 전압을 서브 픽셀 전압으로써 인가하는 구동방식이다. TT-타입은 두 개의 트랜지스터를 이용하여 메인 및 서브 화소 전극에 각각 서로 다른 전압 레벨을 갖는 메인 및 서브 화소 셀전압을 각각 인가하는 구동방식이다.
본 발명의 실시예들은 커플링 커패시터를 사용하며, 시인성이 개선되고 잔상이 감소하는 액정 표시 장치 및 그 제조방법을 제공한다.
본 발명의 일 유형에 따른 액정 표시 장치는 화소 형성을 위한 전극 구조층과, 화소를 스위치하는 스위치 소자를 구비하는 어레이 기판; 상기 어레이 기판과 마주하며, 공통 전극을 구비하는 대향 기판; 상기 어레이 기판과 대향 기판 사이에 배치된 액정층;을 포함하며, 상기 전극 구조층은 상기 스위칭 소자의 출력전극에 전기적으로 연결되는 제1 화소전극; 상기 스위칭 소자의 출력전극에 전기적으로 연결되는 커플링 전극; 상기 커플링 전극과 마주하며, 전기적으로 플로팅(floating) 되는 제2 화소전극; 및 상기 커플링 전극과 상기 제2 화소전극 사이에 개재된 절연층을 포함하고, 상기 커플링 전극, 절연층, 제 2 화소전극에 의해 형성되는 저항(Rcp)과 커패시턴스(Ccp)의 곱(RcpCcp)과, 상기 제 2 화소전극, 액정층, 공통 전극에 의해 형성되는 저항(RLC2)과 커패시턴스(CLC2)의 곱(RLC2CLC2)의 차이의 범위는 |RcpCcp-RLC2CLC2| < 10 이다.
상기 커플링 전극과 상기 제2 화소전극 사이에 형성되는 저항(Rcp)과 커패시턴스(Cp)의 곱(RcpCcp)의 범위는 30 ≤RcpCcp ≤40 일 수 있다.
상기 절연층은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 또는 폴리머 물질로 이루어질 수 있다.
상기 절연층은 실리콘 질화물로 이루어지고, 상기 실리콘 질화물의, 실리콘 함량에 대한 질소 함량의 비는 3에서 7사이일 수 있다.
상기 제 1 화소 전극의 면적에 대한 상기 제 2 화소 전극의 면적의 비는 1: 1.5~2.5일 수 있다.
상기 제 1 화소 전극과 제 2 화소 전극의 전압비가 1: 0.7~0.8이 되도록, 상기 커플링 전극과 상기 제2 화소전극 사이에 형성되는 커패시턴스(Ccp)가 정해질 수 있다.
상기 제 1 화소 전극, 제 2 화소 전극, 커플링 전극은 투명 전도성 물질로 형성될 수 있다.
상기 공통 전극에는 상기 제 1 화소 전극과 마주하는 액정층의 영역, 상기 제 2 화소 전극과 마주하는 액정층의 영역 각각을 복수의 도메인으로 분할하기 위한 개구 패턴이 더 형성될 수 있다.
상기 어레이 기판은 컬러 필터를 더 포함할 수 있다.
또한, 일 유형에 따르면, 화소 형성을 위한 전극 구조층과, 화소를 스위치하는 스위치 소자를 구비하는 어레이 기판, 상기 어레이 기판과 마주하며 공통 전극을 구비하는 대향 기판, 상기 어레이 기판과 대향 기판 사이에 배치된 액정층을 포함하는 액정 표시 장치의 제조방법에 있어서, 상기 어레이 기판을 형성하는 단계는 기판 상에, 상기 스위칭 소자의 출력 전극에 전기적으로 연결되는 커플링 전극을 형성하는 단계; 상기 커플링 전극과 스위칭 소자를 덮는 절연층을 형성하는 단계; 상기 절연층을 관통하여 상기 스위칭 소자의 출력전극에 전기적으로 연결되는 제1 화소전극과, 상기 제 1 화소 전극과 전기적으로 절연되는 제 2 화소 전극을 형성하는 단계;를 포함하며, 상기 절연층을 형성하는 단계는 상기 커플링 전극, 절연층, 제 2 화소전극에 의해 형성되는 저항(Rcp), 커패시턴스(Ccp)의 곱(RcpCcp)과, 상기 제 2 화소전극, 액정층, 공통전극에 의해 형성되는 저항(RLC2), 커패시턴스(CLC2)의 곱(RLC2CLC2)의 차이의 범위가 |RcpCcp-RLC2CLC2| < 10 이 되는 재질을 사용한다.
상기 커플링 전극, 절연층, 제 2 화소전극에 의해 형성되는 저항(Rcp), 커패시턴스(Cp)의 곱(RcpCcp)의 범위는 30≤RcpCcp≤40 일 수 있다.
상기 절연층은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 또는 폴리머 물질로 이루어질 수 있다.
상기 절연층은 실리콘 질화물로 이루어지고, 상기 실리콘 질화물의, 실리콘 함량에 대한 질소 함량의 비는 3에서 7사이 일 수 있다.
상기 절연층을 형성하는 단계는 상기 스위치 소자와 커플링 전극이 형성된 기판을 화학 기상 증착용 챔버에 배치하는 단계; SiH4의 유량에 대한 N2+NH3의 유량의 비율을 40에서 84의 범위로 하여 상기 챔버에 N2, NH3, SiH4를 주입하는 단계;를 포함할 수 있다.
상기 제 1 화소 전극, 제 2 화소 전극을 형성하는 단계는 상기 제 1 화소 전극의 면적에 대한 상기 제 2 화소 전극의 면적의 비를 1: 1.5~2.5로 할 수 있다.
상기 커플링 전극을 형성하는 단계는 상기 제 1 화소 전극과 제 2 화소 전극의 전압비가 1: 0.7~0.8이 되도록, 상기 커플링 전극의 면적을 정할 수 있다.
상술한 액정 표시 장치 및 그 제조방법에 의하면, 커플링 커패시터를 도입하여, 측면 시인성이 개선되며, 플리커나 잔상이 거의 없는 양호한 품질의 영상을 구현하는 표시 장치가 제공된다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 개략적인 구조를 보이는 단면도이다.
도 2는 실시예에 따른 액정 표시 장치에서, 제 1 화소 전극, 제 2 화소 전극 및 커플링 전극의 배치를 보인 평면도이다.
도 3은 실시예에 따른 액정 표시 장치에서, 하나의 화소에 대한 등가회로도를 보인다.
도 4는 실시예에 따른 액정 표시 장치에서 제 2 화소 전극, 절연층, 커플링 전극에 의해 형성되는 저항과 커패시턴스의 곱을 절연층의 N과 Si의 비율에 따라 보인 그래프이다.
도 5는 실시예에 따른 액정 표시 장치에서 제 2 화소 전극, 절연층, 커플링 전극에 의해 형성되는 저항과 커패시턴스의 곱을 절연층을 화학 기상 증착법으로 제조할 때의 N2, NH3, SiH4의 유량 비율에 따라 보인 그래프이다.
도 6은 커플링 커패시터 방식으로 두 화소 전극에 전압을 분배할 때 잔상이 나타나는 원리를 개념적으로 보이기 위한 것으로, 제 1 화소 전극, 제 2 화소 전극 및 공통 전극의 전압 신호 그래프이다.
도 7a 내지 도 7c는 잔상을 유발하는 원인을 분석하기 위한 테스트 샘플들의 개략적인 구조를 보인 단면도이다.
도 8a 내지 도 8c는 각각 도 7a 내지 도 7c의 샘플에 대한 전압-투과율 이력 곡선(V-T hysteresis curve)을 보인 그래프이다.
도 9a 및 도 9b는 커패시터의 형태에 따라, DC 스트레스가 커패시턴스에 주는 영향을 분석하기 위한 테스트 샘플들을 보인 단면도이다.
도 10a 및 도 10b는 각각, 도 9a 및 도 9b의 테스트 샘플에 대하여, 사용된 절연층의 형성 조건에 따라 DC 스트레스 하에서의 커패시턴스 변화를 보인 그래프이다.
도 11a, 11b, 12a, 12b는 도 6에서 설명한 잔류 전압을 유추할 수 있는 플리커 소거법을 설명하기 위한 그래프들이다.
도 13은 플리커 소거법에 의해 유추한 잔류 전압을, 절연층의 형성 조건에 따라 비교하여 보인 그래프이다.
도 2는 실시예에 따른 액정 표시 장치에서, 제 1 화소 전극, 제 2 화소 전극 및 커플링 전극의 배치를 보인 평면도이다.
도 3은 실시예에 따른 액정 표시 장치에서, 하나의 화소에 대한 등가회로도를 보인다.
도 4는 실시예에 따른 액정 표시 장치에서 제 2 화소 전극, 절연층, 커플링 전극에 의해 형성되는 저항과 커패시턴스의 곱을 절연층의 N과 Si의 비율에 따라 보인 그래프이다.
도 5는 실시예에 따른 액정 표시 장치에서 제 2 화소 전극, 절연층, 커플링 전극에 의해 형성되는 저항과 커패시턴스의 곱을 절연층을 화학 기상 증착법으로 제조할 때의 N2, NH3, SiH4의 유량 비율에 따라 보인 그래프이다.
도 6은 커플링 커패시터 방식으로 두 화소 전극에 전압을 분배할 때 잔상이 나타나는 원리를 개념적으로 보이기 위한 것으로, 제 1 화소 전극, 제 2 화소 전극 및 공통 전극의 전압 신호 그래프이다.
도 7a 내지 도 7c는 잔상을 유발하는 원인을 분석하기 위한 테스트 샘플들의 개략적인 구조를 보인 단면도이다.
도 8a 내지 도 8c는 각각 도 7a 내지 도 7c의 샘플에 대한 전압-투과율 이력 곡선(V-T hysteresis curve)을 보인 그래프이다.
도 9a 및 도 9b는 커패시터의 형태에 따라, DC 스트레스가 커패시턴스에 주는 영향을 분석하기 위한 테스트 샘플들을 보인 단면도이다.
도 10a 및 도 10b는 각각, 도 9a 및 도 9b의 테스트 샘플에 대하여, 사용된 절연층의 형성 조건에 따라 DC 스트레스 하에서의 커패시턴스 변화를 보인 그래프이다.
도 11a, 11b, 12a, 12b는 도 6에서 설명한 잔류 전압을 유추할 수 있는 플리커 소거법을 설명하기 위한 그래프들이다.
도 13은 플리커 소거법에 의해 유추한 잔류 전압을, 절연층의 형성 조건에 따라 비교하여 보인 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 개략적인 구조를 보이는 단면도이고, 도 2는 실시예에 따른 액정 표시 장치에서, 제 1 화소 전극, 제 2 화소 전극 및 커플링 전극의 배치를 보인 평면도이며, 도 3은 실시예에 따른 액정 표시 장치에서, 하나의 화소에 대한 등가회로도를 보인다.
도 1 및 도 2를 참조하면, 액정 표시 장치(100)는 어레이 기판(110), 어레이 기판(110)과 마주하는 대향기판(130) 및 어레이 기판(110)과 대향기판(130)과의 사이에 개재된 액정층(150)을 포함한다.
어레이 기판(110)은 화소 형성을 위한 전극 구조층과, 화소를 스위치하는 스위치 소자(TR)를 포함한다. 전극 구조층은 매트릭스 형태로 배열되는 다수의 화소를 형성할 수 있는 전극 패턴들과 절연층들을 포함하며, 도면에서는 하나의 화소에 대한 것으로만 예시되어 있다. 도시된 하나의 화소는 n×m번째 화소일 수 있다.
스위치 소자(TR)는 게이트 전극(GE), 채널층(AT), 소오스 전극(SE), 드레인 전극(DE)을 포함한다. 게이트 전극(GE)은 미도시된 게이트 라인, 예를 들어, 제 n 게이트 라인(도 3의 GLn)으로부터 분기되어, 제 n 게이트 신호를 인가받는다. 소오스 전극(SE)은 미도시된 데이터 라인, 예를 들어, 제 m 데이터 라인(도 3의 DLm)으로부터 분기되어, 제 m 데이터 신호를 인가받는다. 드레인 전극(DE)은 게이트 신호에 응답하여 데이터 전압을 출력한다.
상기 전극 구조층은 스위치 소자(TR)의 출력 전극인 드레인 전극(DE)에 전기적으로 연결되는 제 1 화소 전극(PE1), 드레인 전극(DE)에 전기적으로 연결되는 커플링 전극(CE), 커플링 전극(CE)과 마주하며, 전기적으로 플로팅(floating) 되는 제 2 화소 전극(PE2), 커플링 전극(CE)과 제 2 화소 전극(PE2) 사이에 개재된 절연층(117)을 포함한다.
어레이 기판(110)은 다음과 같은 과정으로 형성될 수 있다.
제 1 베이스 기판(111) 게이트 메탈층을 형성하고, 상기 게이트 메탈층을 패터닝하여 게이트 전극(GE) 및 상기 스토리지 라인(SL)을 형성한다. 게이트 메탈층으로 Pt, Ru, Au, Ag, Mo, Al, W, Pd, Mg, Ni, Nd, Ir, Cr, Ca, Ti 또는 Cu등의 재료를 사용할 수 있다.
다음, 게이트 전극(GE) 및 스토리지 라인(SL)을 덮는 게이트 절연막(115)이 증착된다. 게이트 절연막(115)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 물질을 포함할 수 있고, 단일층 또는 복수층으로 형성될 수 있다.
게이트 절연막(115) 상에, 게이트 전극(GE)이 형성된 영역에 대응하여 채널층(AT)을 형성한다. 채널층(AT)은 다양한 종류의 반도체 물질을 포함할 수 있다. 예를 들면, 채널층(AT)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 포함할 수 있다. 다른 예로서, 채널층(AT)은 산화물 반도체를 포함할 수 있다. 또 다른 예로서, 채널층(AT)은 유기 반도체 물질을 포함할 수 있다. 채널층(AT) 상에는 오믹 콘택층(116)이 더 형성될 수 있다.
채널층(AT)이 형성된 게이트 절연막(115) 상에는 데이터 메탈층이 적층된다. 상기 데이터 메탈층을 패터닝하여, 채널층(AT) 상부에서 서로 소정 간격으로 이격된 소오스 전극(SE) 및 드레인 전극(DE)을 형성한다. 또한, 드레인 전극(DE)으로부터 연장된 커플링 전극(CE)을 형성한다. 커플링 전극(DE)은 투명 전도성 물질, 예를 들어, 인듐 틴 옥사이드(Indium Tin Oxide: ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide: IZO)로 이루어질 수 있다.
다음으로, 스위치 소자(TR) 및 커플링 전극(CE)을 덮는 절연층(117)이 형성된다. 절연층(117)은 무기 절연물질, 예를 들어, 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)로 이루어질 수 있다. 이 외에도, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 물질을 포함할 수 있고, 단일층 또는 복수층으로 형성될 수 있다. 절연층(117)은 폴리머 물질로 이루어질 수도 있다.
절연층(117)은 화학 기상 증착 방법으로 형성될 수 있다. 스위치 소자(TR), 커플링 전극(CE)가 형성된 제 1 베이스 기판(111)을 CVD 챔버에 배치하고, 챔버에 주입되는 기체의 유량비를 적절히 설정하여 원하는 재질 조성을 구현할 수 있다. 예를 들어, 절연층(117)을 실리콘 질화물로 형성할 수 있고, 이 경우, SiH4, N2, NH3의 유량비를 적절히 설정하여, 실리콘에 대한 질소 함량비를 조절할 수 있다.
절연층(117)은 커플링 전극(CE), 제 2 화소 전극(PE2)과 함께 커플링 커패시터를 형성하는 것으로, 잔상이나 플리커(flicker)와 같은 화면 불량을 감소시키기 위해, 소정 요건의 재질로 이루어질 수 있다. 이에 대해서는 액정 표시 장치(100)의 전체적인 구성을 설명한 후에 후술하기로 한다.
절연층(117)에는 드레인 전극(DE)을 노출시키는 콘택홀(H1)이 형성된다.
절연층(117) 상에는 인듐 틴 옥사이드(Indium Tin Oxide: ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide: IZO)로 이루어진 투명 도전성막이 적층된다. 상기 투명 도전성막은 콘택홀(H1)을 통해 드레인 전극(DE)과 접촉된다. 이후, 상기 투명 도전성 막을 패터닝하여 서로 전기적으로 절연되는 제 1 화소 전극(PE1) 및 제 2 화소 전극(PE2)을 형성한다.
제 1 화소 전극(PE1)은 절연층(117)에 형성된 콘택홀(H1)을 통해 드레인 전극(DE)과 전기적으로 연결된다. 제 2 화소 전극(PE2)은 절연층(117)을 사이에 두고 커플링 전극(CE)과 부분적으로 오버랩된다. 또한, 제 1 화소 전극(PE1), 제 2 화소 전극(PE2) 각각은 스토리지 라인(SL)과 부분적으로 오버랩된다.
따라서, 제 2 화소 전극(PE2), 절연층(117), 커플링 전극(CE)이 커플링 커패시터를 형성하며, 도 3에 도시된 바와 같이, 커플링 커패시턴스(Ccp), 커플링 저항(Rcp) 가 정의된다. 또한, 제 1 화소 전극(PE1)과 스토리지 라인(SL)에 의해서 제 1 스토리지 커패시터(Cst1)가 정의되며, 제 2 화소 전극(PE2)과 스토리지 라인(SL)에 의해서 제 2 스토리지 커패시터(Cst2)가 정의된다.
제 1 및 제 2 화소 전극(PE1, PE2)이 형성된 절연층(117) 상에는 제 1 배향막(118)이 형성된다. 제 1 배향막(118)은 수직 배향막일 수 있다.
어레이 기판(110)은 또한, 제 1 베이스 기판(111) 상에 형성된 블랙 매트릭스(112)와 컬러 필터(113)를 포함할 수 있다. 블랙 매트릭스(112)는 비유효 표시영역, 예를 들어, 스위치 소자(TR)가 형성된 영역과 마주하는 위치의, 제 1 베이스 기판(121) 상에 형성될 수 있다. 컬러 필터(113)는 유효 표시영역, 예를 들어, 제 1 및 제 2 화소 전극(PE1, PE2)이 형성된 영역에 대응하여 제 1 베이스 기판(111) 상에 형성될 수 있다.
한편, 대향 기판(130)은 제 1 베이스 기판(111)과 마주하는 제 2 베이스 기판(131), 제 2 베이스 기판(131) 상에 구비되는 공통 전극(133)을 포함한다.
공통전극(133)은 액정층(150)을 사이에 두고 제 1 및 제 2 화소 전극(PE1, PE2)와 마주한다. 따라서, 제 1 화소 전극(PE1), 액정층(150) 및 공통 전극(133)에 의해서 제 1 액정 커패시터가 형성되며, 도 3에 도시된 바와 같이, 제 1 액정 커패시턴스(CLC1)가 정의된다. 또한, 제 2 화소 전극(PE2), 액정층(150), 공통 전극(133)에 의해서 제 2 액정 커패시터가 형성되며, 도 3에 도시된 바와 같이, 제 2 액정 커패시턴스(CLC2)와 제 2 액정 저항(RLC2)가 정의된다.
공통전극(133)에는 제 1 화소 전극(PE1)과 마주하는 액정층(150)의 영역과 제 2 화소 전극(PE2)과 마주하는 액정층(150)의 영역을 각각 다수의 도메인으로 분할하기 위한 개구 패턴(미도시)이 더 형성될 수도 있다.
공통 전극(133) 상에는 제 2 배향막(135)이 형성된다. 제 2 배향막(135)은 수직 배향막일 수 있다. 액정층(150)의 액정분자들은 제 1 및 제 2 수직 배향막(118, 135)에 의해서 수직 배향된다.
제 1 화소 전극(PE1)은 스위치 소자(TR)의 출력 전극인 드레인 전극(DE)과 전기적으로 연결되어, 이로부터 전압을 인가받으며, 제 2 화소 전극(PE2)은 스위치 소자(TR)의 출력 전압이 커플링 커패시턴스(Ccp)와 제 2 액정 커패시턴스(CLC2)에 의해 분배된 전압을 인가 받는다. 이러한 이유로, 제 1 화소 전극(PE1)은 메인 화소 전극, 제 2 화소 전극(PE2)은 서브 화소 전극으로도 이하에서 지칭될 수 있다.
제 1 화소 전극(PE1)의 전압에 대한 제 2 화소 전극(PE2)의 전압의 비, 제 1 화소 전극(PE1)의 면적에 대한 제 2 화소 전극(PE2)의 면적의 비는 시인성 지수 및 투과율을 고려하여 정해질 수 있다. 예를 들어, 제 1 화소 전극(PE1)의 전압에 대한 제 2 화소 전극(PE2)의 전압의 비는 1: 0.7~0.8 일 수 있다. 제 1 화소 전극(PE1)의 면적에 대한 제 2 화소 전극(PE2)의 면적의 비는 1: 1.5~2.5일 수 있다.
도 2에 도시한, 제 1 화소 전극(PE1), 제 2 화소 전극(PE2), 커플링 전극(CE)의 형상은 도시된 형상에 한정되지 않는다. 상술한 면적비을 고려하여 다양하게 변형될 수 있다. 또한, 제 1 화소 전극(PE1), 제 2 화소 전극(PE2)의 전압비는 커플링 커패시턴스(Ccp)에 의해 정해지므로, 커플링 전극(CE)의 면적, 형상도 상술한 전압비를 고려하여 다양하게 변형될 수 있다.
도 3을 참조하면, n×m번째 화소는 제 n 게이트 라인(GLn)과 제 m 데이터 라인(DLm)에 전기적으로 연결된다. 구체적으로, n×m번째 화소의 스위치 소자(TR)는 제 n 게이트 라인(GLn)과 제 m 데이터 라인(DLm)에 전기적으로 연결된다. 스위치 소자(TR)은 제 n 게이트 라인(GLn)으로 인가되는 제 n 게이트 전압(Vgn)에 응답하여 제 m 데이터 라인(DLm)으로 인가된 제 m 데이터 전압(Vdm)을 출력한다.
스위치 소자(TR)의 드레인 전극에는 제 1 액정 커패시터(CLC1)와 제1 스토리지 커패시터(Cst1)가 병렬 연결되고, 커플링 커패시터(Ccp)는 상기 드레인 전극에 전기적으로 연결되어 제1 액정 커패시터(CLC1)와 병렬 연결된다. 제 2 액정 커패시터(CLC2)는 커플링 커패시터(Ccp)와 직렬 연결되고, 제 2 스토리지 커패시터(Cst2)와 병렬 연결된다.
스위치 소자(TR)의 드레인 전극으로부터 출력되는 제 m 데이터 전압(Vdm)은 제 1 액정 커패시터(CLC1) 및 제 1 스토리지 커패시터(Cst1)의 전극이 되는 제 1 화소 전극(도 1의 PE1) 및 커플링 커패시터(Ccp)의 일 전극이 되는 커플링 전극(CE)으로 제공된다.
제 1 및 제 2 액정 커패시터(CLC1, CLC2)의 전극이 되는 공통전극(도 1의 133)에는 공통전압(Vcom)이 인가되고, 제1 및 제2 스토리지 커패시터(Cst1, Cst2)의 일 전극이 되는 스토리지 라인(도 1의 SL)에는 스토리지 전압(Vst)이 인가된다. 스토리지 전압(Vst)은 공통전압(Vcom)과 동일한 전압 레벨을 가질 수 있으며, 이에 한정되는 것은 아니다.
제 1 액정 커패시터(CLC1)에는 공통전압(Vcom)과 제 m 데이터 전압(Vdm)의 전위차 만큼의 전압이 충전된다. 공통 전압(Vcom)을 0V로 가정할 때, 제 1 액정 커패시터(CLC1)에는 제 m 데이터 전압(Vdm)과 동일한 전압 레벨의 전압이 충전된다.
커플링 커패시터(Ccp)와 제 2 액정 커패시터(CLC2)에는 제 m 데이터 전압(Vdm)이 커플링 커패시터(Ccp)와 제 2 액정 커패시터(CLC2) 각각의 커패시턴스에 의해서 커플링 커패시터(Ccp)와 상기 제 2 액정 커패시터(CLC2)에 전압 분배된다. 따라서, 상기 제 2 액정 커패시터(CLC2)에는 커플링 커패시터(Ccp)에 충전된 전압만큼 다운되어 제 1 화소 전극(PE1)의 전압보다 낮은 전압 레벨을 갖는 제 2 화소 전극(PE2)의 전압이 충전된다.
이와 같이, 커플링 커패시터(Ccp)에 의해, 제 1 화소 전극(PE1) 및 제 2 화소 전극(PE2)에 각각 대응하는 액정층(150)의 영역에 다른 크기의 전기장이 형성되고, 액정 배열이 서로 다르게 되어 투과율이 다르게 나타난다. 즉, 하나의 화소에 서로 다른 그레이를 갖는 도메인이 형성되며, 액정 표시 장치(100)를 바라보는 사람의 눈은 이의 중간값을 인식하므로, 중간 계조 이하에서 감마커브가 왜곡되어 측면 시인성이 개선된다.
또한, 실시예에 따른 액정 표시 장치(100)는 커플링 커패시터(Ccp)에 의해 나타날 수 있는 잔상을 줄이기 위해, 커플링 전극(CE)과 제 2 화소 전극(PE2)간의 저항(Rcp)과 커패시턴스(Ccp)를 조절하고 있다. 특히, 저항(Rcp)과 커패시턴스(Ccp)의 곱(RcpCcp)을 조절하고 있으며, 이 값은 커플링 전극(CE), 제 2 화소 전극(PE2)의 형상과는 무관한 값을 가지며, 두 전극 사이에 개재되는 절연층(117)의 비저항과 유전율의 곱에 해당한다.
발명자는 RcpCcp의 값이 공통 전극(133)과 제 2 화소 전극(PE2) 간에 형성되는 저항, 커패시턴스의 곱(RLC2CLC2)과 유사한 값을 갖도록 하는 것이 잔상을 개선하는 주요 요인이 될 수 있음을 후술할 다양한 종류의 분석을 통해 제시하고 있다.
실시예에 따른 액정 표시 장치(100)는 절연층(117)의 재질이 다음 조건을 만족할 수 있다.
|RcpCcp-RLC2CLC2| < 10 (1)
저항과 커패시턴스의 곱은 전극들 사이에 개재되는 물질의 물성에 의해 정해지며 형상과는 관련이 없다. 저항과 커패시턴스의 곱은 전극들 사이에 개재되는 물질의 비저항과 유전율의 곱으로 나타나며 단위는 sec 이다. 이하에서, 액정층(150)의 물성과 관련되는 RLC2CLC2는 편의상 RC로 지칭하기로 한다. 액정층(150)이 형성하는 RC 값은 대략 33 내외로 나타나며, 이 값을 기준으로 절연층(117)의 재질을 선택할 수 있다. 예를 들어, 절연층(117)이 실리콘 질화막으로 이루어지는 경우, N과 Si의 비율을 조절하여 원하는 RcpCcp을 구현할 수 있다.
실시예에 따른 액정 표시 장치(100)는 커플링 커패시터가 다음 조건을 만족하도록, 절연층(117)의 재질을 설정할 수 있다.
30 < RcpCcp < 40 (2)
도 4는 실시예에 따른 액정 표시 장치에서 제 2 화소 전극(PE2), 절연층(117), 커플링 전극(CE)에 의해 형성되는 저항과 커패시턴스의 곱(RcpCcp)을 절연층(117)을 이루는 실리콘 질화물의 N과 Si의 비율에 따라 보인 그래프이다.
그래프를 참조하면, N의 함량이 높아질수록 RcpCcp 의 값은 커진다. RcpCcp 의 값을 액정의 RC와 유사하게 약 30 내지 40 사이의 범위로 하기 위해, Si에 대한 N의 함량비는 대략 3에서 7사이로 정할 수 있다.
절연층(117)의 Si에 대한 N 함량 비는 제조 과정에서 조절될 수 있다.
도 5는 실시예에 따른 액정 표시 장치에서 제 2 화소 전극(PE2), 절연층(117), 커플링 전극(CE)에 의해 형성되는 저항과 커패시턴스의 곱(RcpCcp)을 절연층(117)을 화학 기상 증착법으로 제조할 때의 N2, NH3, SiH4의 유량 비율에 따라 보인 그래프이다.
SiH4 에 대한 N2 + NH3의 유량비를 조절하여 원하는 RcpCcp 값이 구현되게 할 수 있다. 예를 들어, RcpCcp 의 값을 액정의 RC와 유사하게 약 30 내지 40 사이의 범위로 하기 위해, 실리콘 질화물을 화학 기상 증착법으로 제조할 때, SiH4 에 대한 N2 + NH3의 유량비는 대략 40에서 84사이로 정할 수 있다.
이하, 상술한 액정 표시 장치(100)에서 잔상을 감소시키기 위해 상술한 특징의 절연층(117)을 채용한 과정을 다양한 분석결과들과 함께 살펴보기로 한다.
도 6은 커플링 커패시터 방식으로 두 화소 전극에 전압을 분배할 때 잔상이 나타나는 원리를 개념적으로 보이기 위한 것으로, 제 1 화소 전극, 제 2 화소 전극 및 공통 전극의 전압 신호 그래프이다.
그래프를 참조하면, 제 1 화소 전극에는 프레임 단위로 공통 전압(Vcom)에 대한 극성이 반전되는 전압(Vp_main)이 인가된다. 제 2 화소 전극에는 전압(Vp_main)이 커플링 커패시터(Vp_sub)에 의해 전압 분배된 크기의 전압(Vp_sub)이 형성된다. 그런데, 서브 화소 전압(Vp_sub)은 공통 전압(Vcom)에 대한 대칭적이지 않고 한쪽 방향으로 시간이 지남에 따라 점차적으로 쉬프트(shift)된다. 이러한 현상은 화소 온(on)인 상태에서, 화면에 플리커(flicker)를 유발한다. 또한, 화소 오프(off) 된 후에도, 즉, 메인 화소 전극인 제 1 화소 전극에 인가되는 전압이 없어진 다음에도, 서브 화소 전극인 제 2 화소 전극에는 잔류 전압이 발생하며, 이것이 잔상을 유발한다.
플리커, 잔상을 유발하는, 상기 특징의 서브 화소 전압(Vp_sub)의 원인으로, 다양한 요인들이 제시된 바 있다. 예를 들어, 액정층의 양단에 형성되는 전압의 극성에 따라 액정층의 저항이 다르기 때문이라는 분석, 전기적으로 플로팅(floating)되게 형성되는 제 2 화소 전극에 기인한다는 분석 등이 있었다.
도 7a 내지 도 7c는 잔상을 유발하는 원인을 분석하기 위한 테스트 샘플들의 개략적인 구조를 보인 단면도이고, 도 8a 내지 도 8c는 각각 도 7a 내지 도 7c의 샘플에 대한 전압-투과율 이력 곡선(V-T hysteresis curve)을 보인 그래프이다.
도 7a의 제 1 테스트 샘플(TS1)은 두 전극(E1, E2) 사이에 액정층(LC)이 개재된 구조이며, 도 7b의 테스트 샘플(TS2)은 두 전극(E1, E2) 사이에 액정층(LC)이 개재되고, 전극(E1) 상에 절연층(IL), 플로팅 전극(E3)이 형성된 구조이다. 도 7c는 도 7b의 구조와 동일하며, 플로팅 전극이 제거되어 있다.
도 6에서 살펴본 잔상의 원인이 되는 잔류 전압은 전압-투과율 이력곡선의 변화로 나타날 것으로 예측되며, 이를 분석하기 위해, 초기 V-T 곡선을 얻은 후, 10V의 전압을 1분간 인가한 후에 다시 V-T 곡선을 측정한다.
도 8a를 참조하면, 두 전극 사이에 액정층만이 개재된 제 1 테스트 샘플(TS1)의 경우, V-T 곡선의 변화는 거의 없고 히스테리시스는 거의 나타나지 않는다.
반면, 도 8b, 도 8c를 참조하면, 유사한 형태로 히스테리시스가 나타나고 있다.
이러한 결과로부터, 히스테리시스는 절연층(IL)에 의해 발생하며, 플로팅 전극(E3)의 유무와는 관련이 거의 없다는 것을 알 수 있다.
도 9a 및 도 9b는 커패시터의 형태에 따라, DC 스트레스가 커패시턴스에 주는 영향을 분석하기 위한 테스트 샘플들을 보인 단면도이고, 도 10a 및 도 10b는 각각, 도 9a 및 도 9b의 테스트 샘플에 대하여, 사용된 절연층의 형성 조건에 따라 DC 스트레스 하에서의 커패시턴스 변화를 보인 그래프이다.
도 9a의 제 4 테스트 샘플(TS4)은 두 전극(E1, E2) 간에 절연층(IL)이 개재된 형태의 커패시터이다. 도 9b의 제 5 테스트 샘플(TS5)은 두 전극(E1, E2) 간에 절연층(IL)이 개재된 형태의 커패시터와 두 전극(E2, E3) 간에 액정층(LC)이 개재된 커패시터가 직렬 연결된 형태이다.
도 10a는 제 4 테스트 샘플(TS4)에 3V로 1분, -3V로 1분을 5회 반복하며 커패시턴스를 측정한 결과이다. 절연층(IL)의 재질은 고온 조건에서 제조된 SiNx, 저온 조건에서 제조된 SiNx, 고온 조건에서 제조된 SiOx의 세 가지로 변화시켰다. 그래프에서 가로축은 DC 스트레스가 지속되는 시간을 나타내며, 세로축은 스트레스 인가 전의 커패시턴스(C0)에 대해 DC 스트레스 하에서 측정한 커패시턴스(C)의 비를 나타낸다. 그래프를 참조하면, DC 스트레스 하에서 측정한 커패시턴스는 스트레스 인가전의 커패시턴스와 거의 동일하며, DC 스트레스 시간이 지속되어도 마찬가지이다. 또한, 세 가지 종류 재질의 절연층(IL)에 대해 이러한 현상은 동일하다.
도 10b는 제 5 테스트 샘플(TS5)에 3V로 1분, -3V로 1분을 5회 반복하며 커패시턴스를 측정한 결과이다. 절연층(IL)의 재질은 고온 조건에서 제조된 SiNx, 저온 조건에서 제조된 SiNx, 고온 조건에서 제조된 SiOx의 세 가지로 변화시켰다. 그래프를 참조하면, DC 스트레스 하에서의 커패시턴스 변화는 도 10a와 비교할 때, 더 크게 나타나며, 또한, 스트레스 시간이 지속될수록 변화 폭은 더 커지는 것으로 나타난다. 또한, 세 가지 종류의 절연층 재질에 따라서 커패시턴스 변화 형태는 다르게 나타나고 있다.
이러한 결과로부터, 잔상이 유발되는 원인은 절연층의 재질과 액정층과의 상호 관계에 있는 것으로 예상된다.
이와 같은 관계를 보다 상세히 살펴보기 위해, 제 5 테스트 샘플(TS5)에 대해, 절연층(IL)의 재질을 다양화하여 다음과 같이 잔류 전압을 분석하였다.
도 11a, 11b, 12a, 12b는 도 6에서 설명한 잔류 전압을 유추할 수 있는 플리커 소거법을 설명하기 위한 그래프들이다.
도 11a는 2Hz의 AC 4V 인가 후 발생되는 플리커를 보인다. 이러한 플리커는 도 6에서 살펴본 바와 같이, 제 2 화소 전극에 형성되는 전압이 공통 전압에 인가되는 전압에 대해 한쪽 방향으로 쉬프트 하면서 발생하는 것이므로, 이를 상쇄할 수 있는 offset 전압을 사용하여 플리커를 소거할 수 있다.
도 11b는 초기 상태의 플리커가 0.02V의 offset 전압을 사용하는 경우 최소화될 수 있음을 보인다.
도 12a는 2Hz의 AC 4V를 두 시간 인가한 후의 플리커를 보인다. 도 11a와 비교할 때, 플리커의 정도는 심해졌으며, 도 12b를 참조하면, 플리커 소거를 위해 0.1V의 offset 전압이 사용되고 있으며, 초기 상태에서 플리커 소거를 위해 사용된 offset 전압보다 큰 값의 offset 전압이 요구됨을 알 수 있다.
플리커 소거에 필요한 offset 전압의 값은 초기 상태의 플리커와, 두 시간 인가 후의 플리커에 다르게 나타나며, 이러한 offset 전압의 차이로부터 잔류 전압이 유추된다.
도 13은 플리커 소거법에 의해 유추한 잔류 전압을, 절연층의 형성 조건에 따라 비교하여 보인 그래프이다.
그래프를 참조하면, 초기 offset 전압의 크기는 절연층의 재질이 저온 조건에서 형성된 SiNx인 경우 가장 크고, 다음, 고온 조건에서 형성된 SiNx, 고온 조건에서 형성된 SiOx의 순서로 나타난다. 두시간 인가 후의 offset 전압의 크기도 절연층의 재질이 저온 조건에서 형성된 SiNx인 경우 가장 크고, 다음, 고온 조건에서 형성된 SiNx, 고온 조건에서 형성된 SiOx의 순서로 나타난다. 잔류 전압에 대응하는 값으로 유추되는 offset 차이도, 절연층의 재질이 저온 조건에서 형성된 SiNx인 경우 가장 크고, 다음, 고온 조건에서 형성된 SiNx, 고온 조건에서 형성된 SiOx의 순서로 나타난다.
화학 기상 증착법으로 형성되는 실리콘 질화물, 실리콘 산화물의 경우, 증착 온도에 따라 각 성분 함량은 달라지는 것이므로, 도 13의 결과로부터, 절연층의 재질에 따라 플리커 소거를 위한 offset 전압이 달라짐을 알 수 있다. 또한, 절연층의 재질에 따라, 메인 화소 오프시에 서브 화소에의 잔류 전압이 다르며, 즉, 잔상의 정도도 달라질 것임을 알 수 있다.
도 9a 내지 도 10b에서 살펴본 바와 같이, 절연층만으로 커패시터가 형성된 경우에는 스트레스에 의한 커패시턴스 변화가 없고, 액정층과 절연층을 함께 사용하여 직렬 커패시터를 형성한 경우, 스트레스에 의한 커패시턴스 변화가 크게 나타난다. 또한, 도 11a 내지 도 13에서 살펴본 바와 같이, 액정층과 절연층을 함께 사용하여 직렬 커패시터의 경우에 절연층의 재질에 따라 플로팅 전극에서의 잔류 전압이 크게 나타난다.
이러한 결과들로부터, 액정 커패시터의 R, C, 그리고, 커플링 커패시터의 R, C 값이 잔상에 영향을 주는 요인이 될 수 있을 것으로 분석하였다.
다음 표는 액정의 RC가 33인 경우, 절연층 재질에 따라 다르게 나타나는 커플링 커패시터의 RcpCcp(sec)의 다양한 값에 대해, 플리커 소거법에 의한 offset 전압을 분석한 결과이다.
상기 표 1을 참조할 때, 커플링 커패시터의 RcpCcp가 액정 커패시터의 RC에 가까워질수록 플리커 소거에 요구되는 offset 전압이 작아지는 것을 알 수 있다. 이러한 결과에 의해, 상술한 다양한 분석에서 예측한 바와 같이, 액정 커패시터와 커플링 커패시턴스가 직렬 연결된 형태에서 액정, 절연층의 물질 상호간의 관계에 의해 잔상이 유발되는 것임이 확인된다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 액정 표시 장치
110: 어레이 기판 111: 제 1 베이스 기판
112: 블랙 매트릭스 113: 컬러 필터
114: 캡핑층 115: 게이트 절연막
116: 오믹 콘택층 117: 절연층
118: 제 1 배향막 130: 대향기판
131: 제 2 베이스 기판 133: 공통전극
135: 제 2 배향막 150: 액정층
AT : 채널층 GE: 게이트 전극
SE: 소오스 전극 DE: 드레인 전극
TR: 스위치 소자 CE: 커플링 전극
R: 가변 저항 SL: 스토리지 라인
PE1: 제 1 화소 전극 PE2: 제 2 화소 전극
CLC1: 제 1 액정 커패시터, 제 1 액정 커패시턴스
CLC2: 제 2 액정 커패시터, 제 2 액정 커패시턴스
Ccp: 커플링 커패시터, 커플링 커패시턴스
110: 어레이 기판 111: 제 1 베이스 기판
112: 블랙 매트릭스 113: 컬러 필터
114: 캡핑층 115: 게이트 절연막
116: 오믹 콘택층 117: 절연층
118: 제 1 배향막 130: 대향기판
131: 제 2 베이스 기판 133: 공통전극
135: 제 2 배향막 150: 액정층
AT : 채널층 GE: 게이트 전극
SE: 소오스 전극 DE: 드레인 전극
TR: 스위치 소자 CE: 커플링 전극
R: 가변 저항 SL: 스토리지 라인
PE1: 제 1 화소 전극 PE2: 제 2 화소 전극
CLC1: 제 1 액정 커패시터, 제 1 액정 커패시턴스
CLC2: 제 2 액정 커패시터, 제 2 액정 커패시턴스
Ccp: 커플링 커패시터, 커플링 커패시턴스
Claims (16)
- 화소 형성을 위한 전극 구조층과, 화소를 스위치하는 스위치 소자를 구비하는 어레이 기판;
상기 어레이 기판과 마주하며, 공통 전극을 구비하는 대향 기판;
상기 어레이 기판과 대향 기판 사이에 배치된 액정층;을 포함하며,
상기 전극 구조층은
상기 스위칭 소자의 출력전극에 전기적으로 연결되는 커플링 전극;
상기 스위칭 소자의 출력전극에 전기적으로 연결되는 제1 화소 전극;
상기 커플링 전극과 마주하며, 전기적으로 플로팅(floating) 되는 제2 화소전극; 및
상기 커플링 전극과 상기 제2 화소전극 사이에 개재된 절연층을 포함하고,
상기 커플링 전극, 절연층, 제2 화소전극에 의해 형성되는 저항(Rcp)과 커패시턴스(Ccp)의 곱(RcpCcp)과, 상기 제2 화소전극, 액정층, 공통 전극에 의해 형성되는 저항(RLC2)과 커패시턴스(CLC2)의 곱(RLC2CLC2)의 차이의 범위는 |RcpCcp-RLC2CLC2| < 10 인, 액정 표시 장치. - 제 1 항에 있어서,
상기 커플링 전극, 절연층, 제 2 화소전극 사이에 형성되는 저항(Rcp)과 커패시턴스(Cp)의 곱(RcpCcp)의 범위는 30≤RcpCcp ≤40 인, 액정 표시 장치. - 제 1 항에 있어서,
상기 절연층은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 또는 폴리머 물질로 이루어진, 액정 표시 장치. - 제 1 항에 있어서,
상기 절연층은 실리콘 질화물로 이루어지고,
상기 실리콘 질화물의, 실리콘 함량에 대한 질소 함량의 비는 3에서 7사이인, 액정 표시 장치. - 제 1 항에 있어서,
상기 제 1 화소 전극의 면적에 대한 상기 제 2 화소 전극의 면적의 비는 1: 1.5~2.5인, 액정 표시 장치. - 제 1 항에 있어서,
상기 제 1 화소 전극과 제 2 화소 전극의 전압비가 1: 0.7~0.8이 되도록, 상기 커플링 전극과 상기 제2 화소전극 사이에 형성되는 커패시턴스(Ccp)가 정해지는, 액정 표시 장치. - 제 1 항에 있어서,
상기 제 1 화소 전극, 제 2 화소 전극, 커플링 전극은 투명 전도성 물질로 형성되는, 액정 표시 장치. - 제 1 항에 있어서,
상기 공통 전극에는 상기 제 1 화소 전극과 마주하는 액정층의 영역, 상기 제 2 화소 전극과 마주하는 액정층의 영역 각각을 복수의 도메인으로 분할하기 위한 개구 패턴이 더 형성된, 액정 표시 장치. - 제 1 항에 있어서,
상기 어레이 기판에는 컬러 필터가 더 형성된, 액정 표시 장치. - 화소 형성을 위한 전극 구조층과, 화소를 스위치하는 스위치 소자를 구비하는 어레이 기판, 상기 어레이 기판과 마주하며 공통 전극을 구비하는 대향 기판, 상기 어레이 기판과 대향 기판 사이에 배치된 액정층을 포함하는 액정 표시 장치의 제조방법에 있어서,
상기 어레이 기판을 형성하는 단계는
기판 상에, 상기 스위칭 소자의 출력 전극에 전기적으로 연결되는 커플링 전극을 형성하는 단계;
상기 커플링 전극과 스위칭 소자를 덮는 절연층을 형성하는 단계;
상기 절연층을 관통하여 상기 스위칭 소자의 출력전극에 전기적으로 연결되는 제1 화소전극과, 상기 제 1 화소 전극과 전기적으로 절연되는 제 2 화소 전극을 형성하는 단계;를 포함하며,
상기 절연층을 형성하는 단계는
상기 커플링 전극, 절연층, 제 2 화소전극에 의해 형성되는 저항(Rcp), 커패시턴스(Ccp)의 곱(RcpCcp)과, 상기 제 2 화소전극, 액정층, 공통전극에 의해 형성되는 저항(RLC2), 커패시턴스(CLC2)의 곱(RLC2CLC2)의 차이의 범위가 |RcpCcp-RLC2CLC2| < 10 이 되는 재질을 사용하는, 액정 표시 장치 제조 방법. - 제 10 항에 있어서,
상기 커플링 전극, 절연층, 제 2 화소전극에 의해 형성되는 저항(Rcp), 커패시턴스(Cp)의 곱(RcpCcp)의 범위는 30≤RcpCcp≤40 인, 액정 표시 장치 제조 방법. - 제 10 항에 있어서,
상기 절연층은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 또는 폴리머 물질로 이루어진, 액정 표시 장치 제조 방법. - 제 10 항에 있어서,
상기 절연층은 실리콘 질화물로 이루어지고,
상기 실리콘 질화물의, 실리콘 함량에 대한 질소 함량의 비는 3에서 7사이인, 액정 표시 장치 제조 방법. - 제 10 항에 있어서,
상기 절연층을 형성하는 단계는
상기 스위치 소자와 커플링 전극이 형성된 기판을 화학 기상 증착용 챔버에 배치하는 단계;
SiH4의 유량에 대한 N2+NH3의 유량의 비율을 40에서 84의 범위로 하여 상기 챔버에 N2, NH3, SiH4를 주입하는 단계;를 포함하는, 액정 표시 장치 제조 방법. - 제 10 항에 있어서,
상기 제 1 화소 전극, 제 2 화소 전극을 형성하는 단계는
상기 제 1 화소 전극의 면적에 대한 상기 제 2 화소 전극의 면적의 비를 1: 1.5~2.5로 하는, 액정 표시 장치 제조 방법. - 제 10 항에 있어서,
상기 커플링 전극을 형성하는 단계는
상기 제 1 화소 전극과 제 2 화소 전극의 전압비가 1: 0.7~0.8이 되도록, 상기 커플링 전극의 면적을 정하는, 액정 표시 장치 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150092029A KR20170002731A (ko) | 2015-06-29 | 2015-06-29 | 액정 표시 장치 및 그 제조방법 |
| US14/988,422 US9977296B2 (en) | 2015-06-29 | 2016-01-05 | LCD device including coupling capacitor and method of manufacturing the same |
| CN201610474255.0A CN106292083A (zh) | 2015-06-29 | 2016-06-24 | Lcd设备及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150092029A KR20170002731A (ko) | 2015-06-29 | 2015-06-29 | 액정 표시 장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170002731A true KR20170002731A (ko) | 2017-01-09 |
Family
ID=57601001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150092029A Ceased KR20170002731A (ko) | 2015-06-29 | 2015-06-29 | 액정 표시 장치 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9977296B2 (ko) |
| KR (1) | KR20170002731A (ko) |
| CN (1) | CN106292083A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102648617B1 (ko) * | 2016-06-30 | 2024-03-15 | 엘지디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3918496B2 (ja) | 2001-10-22 | 2007-05-23 | 株式会社日立製作所 | 液晶表示装置及びその製造方法 |
| JP4361844B2 (ja) * | 2004-07-28 | 2009-11-11 | 富士通株式会社 | 液晶表示装置 |
| KR101133757B1 (ko) * | 2004-11-25 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101180863B1 (ko) * | 2005-05-31 | 2012-10-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI287685B (en) * | 2006-08-31 | 2007-10-01 | Au Optronics Corp | Liquid crystal display, active matrix substrate and test method therefor |
| KR20080046873A (ko) * | 2006-11-23 | 2008-05-28 | 삼성전자주식회사 | 표시패널 |
| KR101394434B1 (ko) | 2007-06-29 | 2014-05-15 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
| KR101502836B1 (ko) * | 2008-03-21 | 2015-03-16 | 삼성디스플레이 주식회사 | 액정표시패널 |
| CN101441379B (zh) * | 2008-11-17 | 2010-06-09 | 上海广电光电子有限公司 | 多畴垂直取向型液晶显示装置及其制造方法 |
| KR101438039B1 (ko) * | 2012-05-24 | 2014-11-03 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법 |
-
2015
- 2015-06-29 KR KR1020150092029A patent/KR20170002731A/ko not_active Ceased
-
2016
- 2016-01-05 US US14/988,422 patent/US9977296B2/en active Active
- 2016-06-24 CN CN201610474255.0A patent/CN106292083A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN106292083A (zh) | 2017-01-04 |
| US9977296B2 (en) | 2018-05-22 |
| US20160377931A1 (en) | 2016-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5517438B2 (ja) | 液晶表示装置及びそれに用いられる薄膜トランジスタ基板 | |
| US8482685B2 (en) | Liquid crystal display panel | |
| KR100313726B1 (ko) | 액티브 매트릭스형 액정 디스플레이 장치 | |
| US20100141569A1 (en) | Liquid crystal display device and method of driving the same | |
| US8259278B2 (en) | Liquid crystal display | |
| US20110261028A1 (en) | Liquid crystal display, method of driving the same, and method of manufacturing the same | |
| KR101490475B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 구동 방법 | |
| US8982023B2 (en) | Array substrate and display device having the same | |
| CN102621749B (zh) | 液晶显示器 | |
| KR20130034700A (ko) | 액정 표시 장치 | |
| KR101707212B1 (ko) | 액정 표시 장치 | |
| US8941806B2 (en) | Liquid crystal display | |
| KR100551590B1 (ko) | 액정표시장치의 잔상측정방법 | |
| KR20110080627A (ko) | 액정 표시 장치 | |
| KR101101007B1 (ko) | 액정표시장치 | |
| TWI629545B (zh) | 液晶顯示器 | |
| KR20100067481A (ko) | 액정 표시 장치 | |
| KR20170002731A (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR102114879B1 (ko) | 액정 표시 장치 | |
| KR101423252B1 (ko) | 액정표시패널 및 이의 제조방법 | |
| US9786237B2 (en) | Liquid crystal display | |
| US20160203798A1 (en) | Liquid crystal display device having at least three electrodes in each pixel area | |
| US20160240161A1 (en) | Liquid crystal display | |
| US20160299397A1 (en) | Liquid crystal display | |
| Shih et al. | 15.2: Distinguished Paper: A New Pixel Design and a Novel Driving Scheme for Multi‐Domain Vertically‐Aligned LCDs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150629 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20200610 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20150629 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20210423 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20210722 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20210423 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |