[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20160117770A - Double layered passivation structure and solar cell including the same - Google Patents

Double layered passivation structure and solar cell including the same Download PDF

Info

Publication number
KR20160117770A
KR20160117770A KR1020150045138A KR20150045138A KR20160117770A KR 20160117770 A KR20160117770 A KR 20160117770A KR 1020150045138 A KR1020150045138 A KR 1020150045138A KR 20150045138 A KR20150045138 A KR 20150045138A KR 20160117770 A KR20160117770 A KR 20160117770A
Authority
KR
South Korea
Prior art keywords
passivation
thin film
substrate
passivation thin
passivation structure
Prior art date
Application number
KR1020150045138A
Other languages
Korean (ko)
Inventor
김동환
이해석
강윤묵
김영도
김수민
김현호
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020150045138A priority Critical patent/KR20160117770A/en
Publication of KR20160117770A publication Critical patent/KR20160117770A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

A double layered passivation structure formed on a substrate implementing a pn junction has: a first passivation thin film formed on the substrate and made of a genuine amorphous silicon material repressing an interface defect with the substrate; and a second passivation thin film formed on the first passivation thin film, and repressing recombination of a carrier, thereby reducing interface trap density and improving fixed charge effect.

Description

이중막 패시베이션 구조물 및 이를 포함하는 태양 전지{DOUBLE LAYERED PASSIVATION STRUCTURE AND SOLAR CELL INCLUDING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a double-layer passivation structure and a solar cell including the dual layer passivation structure,

본 발명은 이중막 패시베이션 구조물 및 이를 포함하는 태양전지에 관한 것이다. 보다 상세하게는, PN 접합을 통하여 광조사시 기전력이 발생하는 태양 전지에 포함된 이중막 패시베이션 구조물 및 상기 이중막 패시베이션 구조물을 포함하는 태양 전지에 관한 것이다.The present invention relates to a double-layer passivation structure and a solar cell including the same. More particularly, the present invention relates to a double-layer passivation structure included in a solar cell in which an electromotive force is generated during light irradiation through a PN junction, and a solar cell including the double-layer passivation structure.

태양 에너지(solar energy)를 이용하는 신재생(renewable) 에너지 (renewable)는 크게 태양열을 이용하는 태양열 발전 시스템과 태양광을 이용한 태양 전지 (solar cells)로 나눌 수 있다.Renewable energy using solar energy can be divided into solar power generation system using solar heat and solar cells using solar energy.

이중막 태양광을 이용한 전지는 전기 에너지를 빛에너지로 바꾸는 LED나 레이저 다이오드와 반대원리를 가진 것으로, 대부분 대면적의 P-N 접합 다이오드(P-N junction diode)로 이루어져 있다.The bi-layer photovoltaic cell has a principle opposite to that of LED or laser diode, which converts electric energy into light energy, and it is composed mostly of large area P-N junction diode.

이와 같은 구조에 있어서 열적 평형상태(thermal equilibrium)에서는 p-type 반도체와 n-type 반도체의 접합으로 이루어진 다이오드에서는 캐리어(carrier)의 농도 차이에 의한 확산으로 전하(charge)의 불균형이 생기고, 이 때문에 전기장(electric field)이 형성되어 더 이상 캐리어의 확산이 일어나지 않게 된다.In a thermal equilibrium in such a structure, in a diode formed of a junction of a p-type semiconductor and an n-type semiconductor, a charge imbalance occurs due to diffusion due to a difference in concentration of carriers, An electric field is formed so that carrier diffusion no longer occurs.

이러한 다이오드에 그 물질의 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 차이인 밴드갭 에너지(band gap energy) 이상의 빛을 가했을 경우, 이 빛에너지를 받아서 전자들은 가전자대에서 전도대로 여기(excited)된다.When a light above the band gap energy, which is the energy difference between the conduction band and the valence band of the material, is applied to such a diode, the electrons are received by the conduction band from the valence band .

이때 p-type 영역에서 여기된 전자들과, n-type 영역에서 만들어진 정공을 각각의 소수캐리어(minority carrier)라고 부르며, 기존 접합 전의 p-type 또는 n-type 반도체 내의 캐리어(p-type의 정공, n-type의 전자)는 이와 구분해 주요캐리어(majority carrier)라고 부른다.At this time, the electrons excited in the p-type region and the holes formed in the n-type region are referred to as minority carriers, respectively, and carriers in the p-type or n-type semiconductors before the junction (p- , n-type electrons) are called major carriers.

이때 주요캐리어들은 전기장으로 생긴 에너지 장벽(energy barrier) 때문에 흐름의 방해를 받지만 p-type의 소수캐리어인 전자는 n-type 영역(110)쪽으로, n-type의 소수캐리어인 정공은 p-type 영역쪽으로 각각 이동할 수 있다.In this case, the main carriers are disturbed by the energy barrier due to the electric field, but electrons which are p-type minority carriers are directed toward the n-type region 110 and holes which are n-type minority carriers are p- Respectively.

이와 같은 캐리어의 확산에 의해 재료 내부의 전기적 중성(charge neutrality)이 깨짐으로써, 전압차(potential drop)가 생기고 이때 P-N접합 다이오드의 양극단에 발생된 기전력을 외부 회로에 연결하게 되면 태양전지로 작용하게 된다.When the carrier neutrality is broken by the diffusion of the carrier, a potential drop occurs. At this time, if the electromotive force generated at the positive electrode terminal of the PN junction diode is connected to the external circuit, do.

상기 태양 전지의 변환 효율을 증대시키기 위하여, 상기 PN 접합을 이루는 기판 상에 패시베이션 막을 형성할 수 있다. 상기 패시베이션 막은 기판과 상기 기판의 상부에 배치된 전극 사이에 배치됨으로써 상기 기판과 이루는 계면에 존재할 수 있는 댕글링 본드와 같은 계면 결함을 감소시킬 수 있다. 이로써 상기 계면 결함에서 발생할 수 있는 전자-전공 쌍의 재결합이 억제될 수 있다. 이와 동시에 상기 패시베이션 막은 고정 전하(fixed charge) 효과를 갖는 물질로 이루어질 경우 상기 재결합이 억제될 수 있다.In order to increase the conversion efficiency of the solar cell, a passivation film may be formed on the substrate constituting the PN junction. The passivation film is disposed between the substrate and the electrode disposed on the substrate, thereby reducing interface defects such as dangling bonds that may exist at the interface with the substrate. Thus, the recombination of the electron-electron pairs that can occur in the interface defect can be suppressed. At the same time, when the passivation film is made of a material having a fixed charge effect, the recombination can be suppressed.

따라서, 상기 재결합을 억제하기 위하여 계면 결함의 억제 및 고정 전하 효과의 증대를 동시에 구현할 수 있는 패시베이션 구조물이 요구되고 있다.Accordingly, there is a demand for a passivation structure capable of simultaneously suppressing interface defects and increasing the fixed charge effect in order to suppress the recombination.

본 발명의 일 목적은 계면 결함의 억제 및 고정 전하 효과의 증대를 동시에 구현할 수 있는 패시베이션 구조물을 제공하는 것이다.It is an object of the present invention to provide a passivation structure capable of simultaneously suppressing interface defects and increasing the fixed charge effect.

본 발명의 다른 목적은 계면 결함의 억제 및 고정 전하 효과의 증대를 동시에 구현할 수 있는 패시베이션 구조물을 포함하는 태양 전지를 제공하는 것이다.Another object of the present invention is to provide a solar cell including a passivation structure capable of simultaneously suppressing interface defects and increasing the fixed charge effect.

본 발명의 실시예들에 따른 PN 접합을 이루는 기판 상에 형성되는 이중막 패시베이션 구조물은 상기 기판 상에 형성되며, 상기 기판과의 계면 결함을 억제하는 진성 비정질 실리콘 물질로 이루어진 제1 패시베이션 박막 및 상기 제1 패시베이션 박막 상에 형성되며, 캐리어의 재결합을 억제하는 제2 배시베이션 박막을 포함한다.A dual passivation structure formed on a substrate forming a PN junction according to embodiments of the present invention includes a first passivation thin film formed on the substrate and made of an intrinsic amorphous silicon material for suppressing interface defects with the substrate, A second passivation thin film formed on the first passivation thin film and suppressing the recombination of carriers.

본 발명의 일 실시예에 있어서, 상기 제1 패시베이션 박막은 2 nm 이하의 두께를 가질 경우 터널링 효과를 가질 수 있다.In one embodiment of the present invention, the first passivation thin film may have a tunneling effect when the thickness of the first passivation thin film is 2 nm or less.

본 발명의 일 실시예에 있어서, 상기 제2 패시베이션 박막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 하프늄 산화물로 이루어질 수 있다.In an embodiment of the present invention, the second passivation thin film may be formed of silicon oxide, silicon nitride, aluminum oxide, or hafnium oxide.

본 발명의 실시예들에 따른 태양 전지는, PN 접합을 이루는 기판, 상기 기판의 전면에 형성된 이중막 패시베이션 구조물, 상기 이중막 패시베이션 구조물 상에 형성된 전면 전극, 상기 기판의 후면에 형성된 후면 전극을 포함하고, 상기 이중막 패시베이션 구조물은, 상기 기판 상에 형성되며, 상기 기판과의 계면 결함을 억제하는 진성 비정질 실리콘 물질로 이루어진 제1 패시베이션 박막 및 상기 제1 패시베이션 박막 상에 형성되며, 캐리어의 재결합을 억제하는 제2 배시베이션 박막을 포함한다.A solar cell according to embodiments of the present invention includes a PN junction substrate, a double-layer passivation structure formed on a front surface of the substrate, a front electrode formed on the double-layer passivation structure, and a rear electrode formed on a rear surface of the substrate Wherein the dual passivation structure is formed on the substrate and comprises a first passivation thin film made of an intrinsic amorphous silicon material that suppresses interface defects with the substrate and a second passivation thin film formed on the first passivation thin film, The second bacillusion thin film.

본 발명의 일 실시예에 있어서, 상기 제1 패시베이션 박막은 2 nm 이하의 두께를 가질 경우 터널링 효과를 가지며, 상기 제2 패시베이션 박막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 하프늄 산화물로 이루어질 수 있다. In one embodiment of the present invention, the first passivation thin film has a tunneling effect when it has a thickness of 2 nm or less, and the second passivation thin film may be made of silicon oxide, silicon nitride, aluminum oxide, or hafnium oxide.

본 발명의 실시예에 따른 이중막 패시베이션 구조물은 PN 접합을 이루는 기판과 접하며 진성 비정질 실리콘으로 제1 패시베이션 박막을 형성함으로써 계면 결함 밀도가 감소시키고, 상기 제1 패시베이션 박막 상에는 고정 전하 효과를 증대시켜 재결합을 억제시킬 수 있는 제2 패시베이션 박막을 형성함으로써 재결합에 의한 손실이 억제됨으로써 결과적으로 태양전지 변환효율이 개선될 수 있다.The dual passivation structure according to an embodiment of the present invention reduces the interface defect density by forming the first passivation thin film with the intrinsic amorphous silicon in contact with the substrate forming the PN junction and increases the fixed charge effect on the first passivation thin film, The loss due to the recombination can be suppressed and consequently the solar cell conversion efficiency can be improved.

도 1은 본 발명의 일 실시예에 따른 이중막 패시베이션 구조물을 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 태양전지를 도시한 단면도이다.1 is a cross-sectional view illustrating a dual-layer passivation structure according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a solar cell according to an embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 대상물들의 크기와 양은 본 발명의 명확성을 기하기 위하여 실제보다 확대 또는 축소하여 도시한 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. In the accompanying drawings, the sizes and the quantities of objects are shown enlarged or reduced from the actual size for the sake of clarity of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 명세서 상에 기재된 특징, 단계, 기능, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 다른 특징들이나 단계, 기능, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprise", "comprising", and the like are intended to specify that there is a feature, step, function, element, or combination of features disclosed in the specification, Quot; or " an " or < / RTI > combinations thereof.

한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
On the other hand, unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1은 본 발명의 일 실시예에 따른 이중막 패시베이션 구조물을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a dual-layer passivation structure according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 이중막 패시베이션 구조물(100)은 제1 패시베이션 박막(110) 및 제2 패시베이션 박막(120)을 포함한다. 상기 이중막 패시베이션 구조물(100)은 PN 접합을 이루는 기판(10) 상에 형성됨으로써 전자 및 정공 쌍의 재결합(recombination)을 억제할 수 있다.Referring to FIG. 1, a dual passivation structure 100 according to an embodiment of the present invention includes a first passivation thin film 110 and a second passivation thin film 120. The double-layer passivation structure 100 may be formed on the substrate 10 forming the PN junction to inhibit recombination of electrons and holes.

상기 제1 패시베이션 박막(110)은 상기 기판(10) 상에 형성된다. 따라서 상기 제1 패시베이션 박막(110) 및 상기 기판(10) 사이에는 계면이 형성된다. The first passivation thin film 110 is formed on the substrate 10. Therefore, an interface is formed between the first passivation thin film 110 and the substrate 10.

상기 제1 패시베이션 박막(110)은 진성 비정질 실리콘 물질로 이루어진다. 따라서, 상기 제1 패시베이션 박막(110) 및 상기 기판(10) 사이의 계면에 존재할 수 있는 댕글링 본드와 같은 결함이 감소될 수 있다. 이로써 계면 트랩 밀도(intefacial trap density; Dit)가 감소함으로써 계면 재결합이 억제될 수 있다.The first passivation thin film 110 is made of an intrinsic amorphous silicon material. Thus, defects such as dangling bonds that may exist at the interface between the first passivation film 110 and the substrate 10 can be reduced. This reduces the intefacial trap density (D it ), which can suppress interface recombination.

상기 제2 패시베이션 박막(120)은 상기 제1 패시베이션 박막(110) 상에 형성된다. 상기 제2 패시베이션 박막(120)은 상대적으로 높은 고정 전하 밀도(Qf)를 갖는 물질로 이루어진다. The second passivation thin film 120 is formed on the first passivation thin film 110. The second passivation film 120 is made of a material having a relatively high fixed charge density Q f .

예를 들면, 상기 제2 패시베이션 박막(120)은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 하프늄 산화물로 이루어질 수 있다.For example, the second passivation thin film 120 may be formed of silicon oxide, silicon nitride, aluminum oxide, or hafnium oxide.

즉, 상기 제1 패시베이션 박막(110)과 물리적으로 컨택하는 상기 기판(10)의 상부가 p-type 특성 또는 n-type 특성을 가질 경우, 상기 제2 패시베이션 박막(120)을 이루는 물질은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 하프늄 산화물로 이루어질 수 있다.That is, when the upper portion of the substrate 10 physically contacting the first passivation thin film 110 has p-type or n-type characteristics, the material forming the second passivation thin film 120 may be silicon oxide , Silicon nitride, aluminum oxide, or hafnium oxide.

이로써, 우수한 고정 전하 밀도를 갖는 제2 패시베이션 박막(120)이 형성됨에 따라 전자 및 정공 쌍의 재결합이 억제될 수 있다.As a result, the recombination of electron and hole pairs can be suppressed as the second passivation thin film 120 having a good fixed charge density is formed.

본 발명의 일 실시예에 있어서, 상기 제1 패시베이션 박막(110)은 2nm 이하의 두께를 가질 수 있다. 이 경우, 상기 제1 패시베이션 박막(110)을 통하여 상기 터널링 효과에 따른 터널 전류가 흐름에 따라 상기 패시베이션 구조물(100)의 상부에 형성되는 전면 전극에 대한 컨택 패시베이션(contact passivation) 효과가 추가적으로 달성될 수 있다.In an embodiment of the present invention, the first passivation thin film 110 may have a thickness of 2 nm or less. In this case, a contact passivation effect on the front electrode formed on the passivation structure 100 according to the flow of the tunneling current through the first passivation thin film 110 is further achieved .

본 발명의 실시예들에 따른 패시베이션 구조물(100)은 진성 비정질 실리콘 물질로 이루어진 제1 패시베이션 박막(110) 및 상대적으로 높은 고정 전하 밀도(Qf)를 갖는 물질로 이루어진 제2 패시베이션 박막(120)을 포함하는 이중막 구조를 가짐에 따라 감소된 계면 트랩 밀도 및 증가한 고정 전하 밀도를 동시에 구현할 수 있다. 이로써 상기 패시베이션 구조물(100)이 태양 전지에 적용될 경우, 상기 태양 전지에 있어서 전자 및 정공 쌍의 재결합이 감소됨으로써 개선된 변환 효율을 이룰 수 있다.
The passivation structure 100 according to embodiments of the present invention includes a first passivation thin film 110 made of an intrinsic amorphous silicon material and a second passivation thin film 120 made of a material having a relatively high fixed charge density Q f , The reduced interface trap density and the increased fixed charge density can be realized at the same time. Thus, when the passivation structure 100 is applied to a solar cell, the recombination of electrons and holes in the solar cell is reduced, thereby achieving an improved conversion efficiency.

도 2는 본 발명의 일 실시예에 따른 태양전지를 도시한 단면도이다.2 is a cross-sectional view illustrating a solar cell according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 실시예들에 따른 태양전지(200)는 PN 접합을 이루는 기판(20), 이중막 패시베이션 구조물(210), 전면 전극(220) 및 하부 전극(230)을 포함한다.1 and 2, a solar cell 200 according to embodiments of the present invention includes a substrate 20, a double-layer passivation structure 210, a front electrode 220, and a bottom electrode 230 forming a PN junction ).

상기 기판(20)은 결정질 결정 구조를 갖는 실리콘 물질로 이루어진다. 상기 실리콘 물질은 예를 들면, 단결정 결정 구조 또는 다결정 결정 구조를 가질 수 있다. 상기 기판(20)의 내부에는 제1 불순물이 도핑된다. 상기 제1 불순물은 예를 들면 붕소, 알루미늄, 갈륨, 인듐, 탄탈륨과 같은 P형 원소를 포함할 수 있다. 이와 다르게, 상기 제1 불순물은 질소, 인, 비소, 안티몬, 비스무트와 같은 N형 원소를 포함할 수 있다. 이하, 제1 불순물은 P형 원소에 해당하는 것으로 기술한다.The substrate 20 is made of a silicon material having a crystalline structure. The silicon material may have, for example, a single crystal crystal structure or a polycrystalline crystal structure. The substrate 20 is doped with a first impurity. The first impurity may include a P-type element such as boron, aluminum, gallium, indium, and tantalum. Alternatively, the first impurity may include N-type elements such as nitrogen, phosphorus, arsenic, antimony, and bismuth. Hereinafter, it is described that the first impurity corresponds to a P-type element.

이와 다르게, 상기 기판(20)은 비정질 실리콘(a-Si), 실리콘 화합물(SiC, SiGe 등), 화합물 반도체(GaN, GaAs, GaN, InP, GaAsP, AlGaAs, InGaAsP AlGaInAs 등)과 같은 물질로 이루어질 수 있다.Alternatively, the substrate 20 may be formed of a material such as amorphous silicon (a-Si), a silicon compound (SiC, SiGe, etc.), a compound semiconductor (GaN, GaN, InP, GaAsP, AlGaAs, InGaAsP AlGaInAs, .

상기 기판(20)의 상부에는 상기 제1 불순물과 반대되는 극성을 갖는 제2 불순물로 도핑된 불순물 도핑층(22)이 형성된다. 이로써 상기 기판의 하부(21) 및 상기 불순물 도핑층(22)이 PN 접합을 형성한다.An impurity doping layer 22 doped with a second impurity having a polarity opposite to the first impurity is formed on the substrate 20. Whereby the lower portion 21 of the substrate and the impurity doped layer 22 form a PN junction.

상기 이중막 패시베이션 구조물(210)은 상기 기판(20) 상에 형성된다. 보다 구체적으로 상기 이중막 패시베이션 구조물(210)은 상기 기판(20)의 상부, 즉 상기 결정질 실리콘층(22) 상에 형성된다.The bilayer passivation structure 210 is formed on the substrate 20. More specifically, the bilayer passivation structure 210 is formed on the top of the substrate 20, i.e., on the crystalline silicon layer 22.

상기 이중막 패시베이션 구조물(210)은 제1 패시베이션 박막(211) 및 제2 패시베이션 박막(213)을 포함한다. 상기 이중막 패시베이션 구조물(210)은 PN 접합을 이루는 기판(20) 상에 형성됨으로써 전자 및 정공 쌍의 재결합(recombination)을 억제할 수 있다.The dual passivation structure 210 includes a first passivation thin film 211 and a second passivation thin film 213. The double-layer passivation structure 210 may be formed on the substrate 20 forming the PN junction to inhibit recombination of electrons and holes.

상기 제1 패시베이션 박막(211)은 상기 기판(20) 상에 형성된다. 따라서 상기 제1 패시베이션 박막(211) 및 상기 기판(20) 사이에는 계면이 형성된다. The first passivation thin film 211 is formed on the substrate 20. Therefore, an interface is formed between the first passivation thin film 211 and the substrate 20.

상기 제1 패시베이션 박막(211)은 진성 비정질 실리콘 물질로 이루어진다. 따라서, 상기 제1 패시베이션 박막(211) 및 상기 기판(20) 사이의 계면에 존재할 수 있는 댕글링 본드와 같은 결함이 감소될 수 있다. 이로써 계면 트랩 밀도(intefacial trap density; Dit)가 감소함으로써 계면 재결합이 억제될 수 있다.The first passivation thin film 211 is made of an intrinsic amorphous silicon material. Thus, defects such as dangling bonds that may exist at the interface between the first passivation film 211 and the substrate 20 can be reduced. This reduces the intefacial trap density (D it ), which can suppress interface recombination.

상기 제2 패시베이션 박막(213)은 상기 제1 패시베이션 박막(211) 상에 형성된다. 상기 제2 패시베이션 박막(213)은 상대적으로 높은 고정 전하 밀도(Qf)를 갖는 물질로 이루어진다. The second passivation thin film 213 is formed on the first passivation thin film 211. The second passivation thin film 213 is made of a material having a relatively high fixed charge density Q f .

예를 들면, 상기 제2 패시베이션 박막(213)은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 하프늄 산화물로 이루어질 수 있다.For example, the second passivation thin film 213 may be formed of silicon oxide, silicon nitride, aluminum oxide, or hafnium oxide.

즉, 상기 제1 패시베이션 박막(211)과 물리적으로 컨택하는 상기 기판(20)의 상부가 p-type 특성 또는 n-type 특성을 가질 경우, 상기 제2 패시베이션 박막(213)을 이루는 물질은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 하프늄 산화물로 이루어질 수 있다.That is, when the upper portion of the substrate 20 physically contacting the first passivation thin film 211 has a p-type characteristic or an n-type characteristic, the material forming the second passivation thin film 213 is silicon oxide , Silicon nitride, aluminum oxide, or hafnium oxide.

이로써, 우수한 고정 전하 밀도를 갖는 제2 패시베이션 박막(213)이 형성됨에 따라 전자 및 정공 쌍의 재결합이 억제될 수 있다.As a result, the recombination of the electron and hole pairs can be suppressed as the second passivation thin film 213 having a good fixed charge density is formed.

상기 전면 전극(220)은 상기 이중막 패시베이션 구조물(210), 제2 패시베이션 박막(213) 상에 형성된다. 상기 상부 전극(140)은 그리드 형상을 가질 수 있다. 상기 전부 전극(220)은 상기 이중막 패시베이션 구조물(210)을 관통하여 상기 결정질 실리콘층(22)의 상면과 직접적으로 컨택하도록 구비된다. 이로써 상기 전면 전극(220) 및 상기 결정질 실리콘층(22) 사이의 저항이 감소될 수 있다.The front electrode 220 is formed on the double passivation structure 210 and the second passivation thin film 213. The upper electrode 140 may have a grid shape. The front electrode 220 is provided to directly contact the upper surface of the crystalline silicon layer 22 through the double-layer passivation structure 210. Whereby the resistance between the front electrode 220 and the crystalline silicon layer 22 can be reduced.

상기 후면 전극(230)은 상기 기판(20)의 후면에 배치된다. 상기 후면 전극(230)은 알루미늄(Al) 또는 은(Ag)로 형성될 수 있다. The rear electrode 230 is disposed on the rear surface of the substrate 20. The rear electrode 230 may be formed of aluminum (Al) or silver (Ag).

상기 태양 전지(200)는 상기 후면 전극(230) 및 상기 기판(20) 사이에 배치된 후면 전계 효과층(240)을 더 포함할 수 있다.The solar cell 200 may further include a rear field effect layer 240 disposed between the rear electrode 230 and the substrate 20.

상기 후면 전계 효과층(240)은 전자 및 전공의 재결합에 의한 광전류 손실이 억제될 수 있다. 결과적으로 본 발명에 따른 태양 전지(200)가 개선된 광변환 효율을 가질 수 있다. The rear field effect layer 240 can suppress photocurrent loss due to recombination of electrons and holes. As a result, the solar cell 200 according to the present invention can have improved light conversion efficiency.

본 발명의 실시예들에 따른 이중막 패시베이션 구조물은 태양 전지에 적용될 수 있다.The double-layer passivation structure according to embodiments of the present invention can be applied to a solar cell.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the present invention can be changed.

Claims (6)

PN 접합을 이루는 기판 상에 형성되는 이중막 패시베이션 구조물에 있어서,
상기 기판 상에 형성되며, 상기 기판과의 계면 결함을 억제하는 진성 비정질 실리콘 물질로 이루어진 제1 패시베이션 박막; 및
상기 제1 패시베이션 박막 상에 형성되며, 캐리어의 재결합을 억제하는 제2 배시베이션 박막을 포함하는 이중막 패시베이션 구조물.A double-layer passivation structure formed on a substrate forming a PN junction,
A first passivation thin film formed on the substrate and made of an intrinsic amorphous silicon material for suppressing interface defects with the substrate; And
A second passivation thin film formed on the first passivation thin film and inhibiting recombination of carriers. 제1항에 있어서, 상기 제1 패시베이션 박막은 2 nm 이하의 두께를 가질 경우, 터널링 효과를 갖는 것을 특징으로 하는 이중막 패시베이션 구조물.The dual passivation structure according to claim 1, wherein the first passivation thin film has a tunneling effect when the second passivation thin film has a thickness of 2 nm or less. 제1항에 있어서, 상기 제2 패시베이션 박막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 하프늄 산화물로 이루어진 것을 특징으로 하는 이중막 패시베이션 구조물.The dual passivation structure of claim 1, wherein the second passivation thin film is comprised of silicon oxide, silicon nitride, aluminum oxide, or hafnium oxide. PN 접합을 이루는 기판;
상기 기판의 전면에 형성된 이중막 패시베이션 구조물;
상기 이중막 패시베이션 구조물 상에 형성된 전면 전극;
상기 기판의 후면에 형성된 후면 전극;
상기 이중막 패시베이션 구조물은, 상기 기판 상에 형성되며,
상기 기판과의 계면 결함을 억제하는 진성 비정질 실리콘 물질로 이루어진 제1 패시베이션 박막 및
상기 제1 패시베이션 박막 상에 형성되며, 캐리어의 재결합을 억제하는 제2 배시베이션 박막을 포함하는 태양 전지.A substrate forming a PN junction;
A bilayer passivation structure formed on a front surface of the substrate;
A front electrode formed on the bilayer passivation structure;
A rear electrode formed on a rear surface of the substrate;
Wherein the double-layer passivation structure is formed on the substrate,
A first passivation thin film made of an intrinsic amorphous silicon material for suppressing interface defects with the substrate,
And a second relief thin film formed on the first passivation thin film and suppressing recombination of carriers. 제4항에 있어서, 상기 제1 패시베이션 박막은 2 nm 이하의 두께를 가질 경우, 터널링 효과를 가지며,
상기 제2 패시베이션 박막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 하프늄 산화물로 이루어진 것을 특징으로 하는 태양 전지.The method of claim 4, wherein the first passivation thin film has a tunneling effect when the thickness of the first passivation thin film is 2 nm or less,
Wherein the second passivation thin film is made of silicon oxide, silicon nitride, aluminum oxide, or hafnium oxide. 제4항에 있어서, 상기 기판은, 비정질 실리콘 기판, 결정질 실리콘, 실리콘 화합물 기판 및 화합물 반도체 기판 중 어느 하나를 포함하는 것을 특징으로 하는 태양 전지. The solar cell according to claim 4, wherein the substrate comprises any one of an amorphous silicon substrate, a crystalline silicon substrate, a silicon compound substrate, and a compound semiconductor substrate.
KR1020150045138A 2015-03-31 2015-03-31 Double layered passivation structure and solar cell including the same KR20160117770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150045138A KR20160117770A (en) 2015-03-31 2015-03-31 Double layered passivation structure and solar cell including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150045138A KR20160117770A (en) 2015-03-31 2015-03-31 Double layered passivation structure and solar cell including the same

Publications (1)

Publication Number Publication Date
KR20160117770A true KR20160117770A (en) 2016-10-11

Family

ID=57162209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150045138A KR20160117770A (en) 2015-03-31 2015-03-31 Double layered passivation structure and solar cell including the same

Country Status (1)

Country Link
KR (1) KR20160117770A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668320A (en) * 2020-06-15 2020-09-15 中国科学院微电子研究所 Silicon drift detector and processing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668320A (en) * 2020-06-15 2020-09-15 中国科学院微电子研究所 Silicon drift detector and processing method thereof
CN111668320B (en) * 2020-06-15 2022-08-26 中国科学院微电子研究所 Silicon drift detector and processing method thereof

Similar Documents

Publication Publication Date Title
US11695088B2 (en) Self-bypass diode function for gallium arsenide photovoltaic devices
KR101626248B1 (en) Silicon solar cell and method of manufacturing the same
JP4822137B2 (en) Solar cell structure with localized doping of the cap layer
KR100850641B1 (en) Fabrication method of high-efficiency crystalline silicon solar cells
JP2008160138A (en) Inverted metamorphic solar cell with bypass diode
KR20120034965A (en) Solar cell
JP2010531064A (en) Single PN junction tandem photovoltaic device
KR101918737B1 (en) Solar cell
JP2012533896A6 (en) Photovoltaic cell with high conversion efficiency
JP2012533896A (en) Photovoltaic cell with high conversion efficiency
US20150340528A1 (en) Monolithic tandem voltage-matched multijuntion solar cells
CN112786719B (en) Solar cell and cell module
JP5481665B2 (en) Multi-junction solar cell
US20160284917A1 (en) Passivation Layer for Solar Cells
JP2016122752A (en) Solar battery
JP6351203B2 (en) Solar cell with delta doping layer
CN112786729B (en) Solar cell and cell module
KR101030447B1 (en) Heterojunction silicon solar cell and method for fabricating the same
JP4945916B2 (en) Photoelectric conversion element
US10580926B2 (en) Multi-junction solar cell
KR20160117770A (en) Double layered passivation structure and solar cell including the same
US20140251422A1 (en) Solar cell with doping blocks
JPWO2011118298A1 (en) Solar cell
KR100653236B1 (en) Si-Ge junction Solar cell
KR20110070558A (en) Thin film solar cell and methode for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101005603; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160927

Effective date: 20180608