[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20160104534A - Input device - Google Patents

Input device Download PDF

Info

Publication number
KR20160104534A
KR20160104534A KR1020150146589A KR20150146589A KR20160104534A KR 20160104534 A KR20160104534 A KR 20160104534A KR 1020150146589 A KR1020150146589 A KR 1020150146589A KR 20150146589 A KR20150146589 A KR 20150146589A KR 20160104534 A KR20160104534 A KR 20160104534A
Authority
KR
South Korea
Prior art keywords
layer
wiring
electrode
electrode layer
layers
Prior art date
Application number
KR1020150146589A
Other languages
Korean (ko)
Other versions
KR101668964B1 (en
Inventor
스구루 와다
도루 사와다
준지 하시다
요시후미 마스모토
아츠시 마츠다
도루 다카하시
미노루 사토
Original Assignee
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알프스 덴키 가부시키가이샤 filed Critical 알프스 덴키 가부시키가이샤
Publication of KR20160104534A publication Critical patent/KR20160104534A/en
Application granted granted Critical
Publication of KR101668964B1 publication Critical patent/KR101668964B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Position Input By Displaying (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)

Abstract

(과제) 기판의 가장자리부에서의 배선 영역을 줄여 표시 영역 (입력 영역) 의 면적을 확대할 수 있고, 전극층의 사이에 배선층을 주회할 필요가 없고, 전극층을 밀집 배치하는 것이 가능한 입력 장치를 제공한다.
(해결 수단) 제 1 전극층 (21) 이 연결부 (22) 에서 연결되어 Y 방향으로 연속하고, 제 2 전극층 (31) 이 X 방향으로 배열되어 있다. 제 2 전극층 (31, 31A) 에 제 2 배선층 (37b, 37c) 이 일체로 형성되고, 제 2 배선층 (37b, 37c) 은, 제 1 전극층 (21A, 21B) 에 형성된 배선 통로 (23A, 23B) 와, 제 2 전극층 (31A, 31B) 에 형성된 배선 통로 (33A, 33B) 내를 통과하고 있다. 제 1 전극열 (20) 로부터 연장되는 제 1 배선층 (27a, 27b, 27c) 과 제 2 전극열 (30) 로부터 연장되는 제 2 배선층 (37a, 37b, 37c) 이 서로 엇갈리지 않아, 제 1 배선층과 제 2 배선층 사이의 정전 용량을 저감시킬 수 있다.
An input device capable of enlarging an area of a display area (input area) by reducing a wiring area at an edge portion of a substrate, eliminating the necessity of spanning a wiring layer between electrode layers and densely arranging electrode layers is provided do.
The first electrode layer 21 is connected to the connection portion 22 in the Y direction and the second electrode layer 31 is arranged in the X direction. The second wiring layers 37b and 37c are integrally formed in the second electrode layers 31 and 31A and the second wiring layers 37b and 37c are formed in the wiring paths 23A and 23B formed in the first electrode layers 21A and 21B, And the wiring passages 33A and 33B formed in the second electrode layers 31A and 31B. The first wiring layers 27a, 27b and 27c extending from the first electrode row 20 and the second wiring layers 37a, 37b and 37c extending from the second electrode row 30 are not staggered from each other, The capacitance between the first wiring layer and the second wiring layer can be reduced.

Description

입력 장치{INPUT DEVICE}Input device {INPUT DEVICE}

본 발명은 투광성의 기판의 동일면에 복수의 투광성의 제 1 전극층과 제 2 전극층이 형성된 입력 장치에 관한 것이다.The present invention relates to an input device in which a plurality of light-transmitting first electrode layers and second electrode layers are formed on the same surface of a transparent substrate.

휴대용 전자 기기 등에는, 정전 용량을 검지하는 입력 장치가 형성되어 있고, 이 입력 장치는, 컬러 액정 패널 등의 표시 패널의 전방에 중첩되어 배치되어 있다.In a portable electronic device or the like, an input device for detecting capacitance is formed, and this input device is disposed in front of a display panel such as a color liquid crystal panel in a superimposed manner.

이 종류의 입력 장치는, 투광성의 기판에 복수의 투광성의 전극층이 형성되어 있고, 전극층은, 제 1 방향으로 접속되어 있는 제 1 전극층과, 제 2 방향으로 접속되어 있는 제 2 전극층을 갖고 있다. 제 1 전극층과 제 2 전극층의 일방의 전극층에 구동 전력이 부여되면, 타방의 전극층으로부터 검지 출력이 얻어져, 손가락 등이 입력 장치의 어느 지점에 접근하고 있는지를 검지할 수 있게 된다.In this type of input device, a plurality of light-transmitting electrode layers are formed on a light-transmitting substrate, and the electrode layer has a first electrode layer connected in the first direction and a second electrode layer connected in the second direction. When drive power is applied to one electrode layer of the first electrode layer and the second electrode layer, a detection output is obtained from the other electrode layer, and it is possible to detect at which point of the input device the finger or the like is approaching.

이 종류의 입력 장치에는, 1 개의 기판의 동일한 표면에 제 1 전극층과 제 2 전극층의 쌍방이 형성되어, 기판수를 줄여 박형화할 수 있도록 한 것이 있다.In this type of input device, both the first electrode layer and the second electrode layer are formed on the same surface of one substrate, so that the number of substrates can be reduced to be thin.

이 입력 장치에서는, 상기 기판의 표면에, 제 1 전극층에 접속되는 제 1 배선층 (리드층) 과, 제 2 전극층에 접속되는 제 2 배선층 (리드층) 을 형성하는 것이 필요하게 되지만, 제 1 전극층이 제 1 방향에서 접속되고, 제 2 전극층이 제 2 방향에서 접속되어 있기 때문에, 제 1 배선층을 기판의 제 1 방향의 가장자리부에서 주회하고, 제 2 배선층을 기판의 제 2 방향의 가장자리부에서 주회하는 것이 필요해진다. 기판의 서로 직교하는 2 개의 변에 배선 영역을 형성하면, 이 배선 영역이 검지 영역으로서 기능하지 않는 데드 영역이 된다. 또, 표면 패널에 입력 장치가 장착되는 경우에, 배선 영역을 가식층으로 덮는 것이 필요해져, 이 가식층을 형성하는 분만큼 표시 패널의 표시 영역이 좁아지는 과제가 있었다.In this input device, it is necessary to form a first wiring layer (lead layer) connected to the first electrode layer and a second wiring layer (lead layer) connected to the second electrode layer on the surface of the substrate, And the second electrode layer is connected in the second direction, the first wiring layer is made to run around the edge portion in the first direction of the substrate, and the second wiring layer is made to extend from the edge portion in the second direction of the substrate It becomes necessary to circulate. If a wiring region is formed at two mutually orthogonal sides of the substrate, this wiring region becomes a dead region which does not function as a detection region. Further, when the input device is mounted on the front panel, it is necessary to cover the wiring area with the decorative layer, and there is a problem that the display area of the display panel is narrowed by the amount of forming the decorative layer.

특허문헌 1 에 기재된 터치 스크린 패널은, 제 2 감지 전극과, 이 제 2 감지 전극을 Y 방향으로 연속시키는 제 2 접속 패턴이 일체로 형성되어 있다. 제 2 접속 패턴의 양측에 X 방향으로 나열된 제 1 감지 전극이 서로 독립적으로 형성되어 있고, 제 2 접속 패턴이 절연층으로 덮이고, 절연층 상에 형성된 제 1 접속 패턴에 의해 X 방향에 인접하는 제 1 감지 전극끼리가 서로 접속되어 있다. 제 1 감지 전극에는 구동 패턴이 접속되어 있고, 이 구동 패턴은, 제 1 감지 전극과 제 2 감지 전극 사이를 통과하고, 상기 제 1 접속 패턴의 하측을 통과하여 Y 방향으로 인출되어 있다.In the touch screen panel described in Patent Document 1, a second sensing electrode and a second connecting pattern for continuing the second sensing electrode in the Y direction are integrally formed. The first connection electrodes are arranged in the X direction on both sides of the second connection pattern, the second connection pattern is covered with the insulation layer, and the first connection pattern formed on the insulation layer 1 The sensing electrodes are connected to each other. A driving pattern is connected to the first sensing electrode. The driving pattern passes between the first sensing electrode and the second sensing electrode, passes through the lower side of the first connection pattern, and is drawn out in the Y direction.

이 터치 스크린 패널은, 구동 패턴이 제 1 접속 패턴의 하측을 통과함으로써, 제 2 감지 전극에 접속되는 구동 배선과 구동 패턴을 개재하여 제 1 감지 전극에 접속되는 구동 배선을, 기판의 Y 방향을 향하는 가장자리부로만 인출할 수 있다.In this touch screen panel, the drive wiring connected to the first sensing electrode via the driving wiring and the driving pattern connected to the second sensing electrode passes through the lower side of the first connection pattern, It can be drawn only to the edge portion which is facing.

특허문헌 2 에 기재된 터치 패널은, 기판의 표면에, X 방향으로 나열된 복수의 제 1 전극과, 제 1 전극끼리를 연결하는 제 1 도선이 일체로 형성되어 있다. 각각의 제 1 전극에 개구부가 형성되어 있고, 개구부의 내부에 제 2 전극이 서로 독립적으로 형성되어 있다. 제 1 전극 상에는 절연층이 형성되고, 이 절연층 상에 제 2 도선이 형성되고, 제 2 도선에 의해 Y 방향에서 이웃하는 제 2 전극층끼리가 접속되어 있다.In the touch panel described in Patent Document 2, a plurality of first electrodes arranged in the X direction and a first conductor connecting the first electrodes are integrally formed on the surface of the substrate. Openings are formed in the respective first electrodes, and second electrodes are formed independently in the openings. An insulating layer is formed on the first electrode, a second conductive line is formed on the insulating layer, and the second electrode layers neighboring in the Y direction are connected by the second conductive line.

기판의 표면에는, Y 방향으로 연장되는 도전 세그먼트가 형성되고, 각각의 도전 세그먼트가 제 1 도선에 접속되어 있는데, 접속되어서는 안되는 제 1 도선과 도전 세그먼트의 교차부에서는, 제 1 도선의 표면에 상기 절연층이 형성되고, 이 절연층 상에 형성된 제 3 도선을 통하여 도전 세그먼트끼리가 접속되어 있다.On the surface of the substrate, conductive segments extending in the Y direction are formed, and each of the conductive segments is connected to the first conductive line. At the intersection of the first conductive line and the conductive segment that should not be connected, The insulating layer is formed, and the conductive segments are connected to each other through the third conductive line formed on the insulating layer.

이 터치 패널에서는, X 방향으로 도통하고 있는 제 1 전극에 접속된 도전 세그먼트가 Y 방향으로 연장되어 있기 때문에, 제 1 전극에 접속되는 리드선과 제 2 전극에 접속되는 리드선을, 기판의 Y 방향의 가장자리부로만 주회할 수 있다.In this touch panel, since the conductive segment connected to the first electrode conducting in the X direction extends in the Y direction, the lead wire connected to the first electrode and the lead wire connected to the second electrode are arranged in the Y direction It can only run to the edge.

일본 공개특허공보 2012-150782호Japanese Laid-Open Patent Publication No. 2012-150782 일본 공개특허공보 2013-143131호Japanese Laid-Open Patent Publication No. 2013-143131

특허문헌 1 에 기재된 터치 스크린 패널에서는, 제 1 감지 전극으로부터 연장되는 구동 패턴이, 제 1 감지 전극과 제 2 감지 전극 사이를 통과하고 있다. 인접하는 제 1 감지 전극과 제 2 감지 전극 사이에 구동 패턴을 통과시키기 위한 간격을 두지 않으면 안 되기 때문에, 제 1 감지 전극 및 제 2 감지 전극을 소면적으로 형성하거나, 혹은 제 1 감지 전극과 제 2 감지 전극의 배치 간격을 넓게 확보하는 것이 필요해진다. 그 결과, 감지 전극의 배치 밀도를 높게 할 수 없고, 손가락 등에 대한 위치 검출의 분해능이 저하된다.In the touch screen panel disclosed in Patent Document 1, a driving pattern extending from the first sensing electrode passes between the first sensing electrode and the second sensing electrode. Since the first sensing electrode and the second sensing electrode must be spaced apart from each other to allow the driving pattern to pass between the adjacent first sensing electrode and the second sensing electrode, It is necessary to ensure a wide arrangement interval of the two sensing electrodes. As a result, the arrangement density of the sensing electrodes can not be increased, and the resolution of position detection with respect to fingers and the like is lowered.

또, 특허문헌 1 에 기재된 터치 스크린 패널에서는, 제 1 감지 전극으로부터 연장되는 구동 배선과 제 2 감지 전극으로부터 연장되는 구동 배선이, 배선 영역에 있어서 서로 엇갈려 배치되게 된다. 그 결과, 배선 영역에 있어서, 제 1 감지 전극으로부터 연장되는 구동 배선과 제 2 감지 전극으로부터 연장되는 구동 배선이 인접하게 접근하게 되어, 구동 배선 사이의 정전 용량이 커져, 배선 영역이 검지 노이즈를 발생하는 영역이 되기 쉽다. 그 때문에, 제 1 감지 전극으로부터 연장되는 구동 배선과 제 2 감지 전극으로부터 연장되는 구동 배선 사이에 접지 전위 등에 설정된 배선 가이드층을 개재시키는 것이 바람직하지만, 이 경우에는, 인접하는 구동 배선의 모든 간격부에 배선 가이드층을 배치하는 것이 필요해져, 배선 영역의 구조가 복잡해진다.In the touch screen panel disclosed in Patent Document 1, the driving wiring extending from the first sensing electrode and the driving wiring extending from the second sensing electrode are staggered in the wiring region. As a result, in the wiring region, the driving wiring extending from the first sensing electrode and the driving wiring extending from the second sensing electrode are adjacent to each other, so that the capacitance between the driving wiring is increased, and the wiring region generates the detection noise . Therefore, it is preferable to interpose the wiring guide layer set to the ground potential or the like between the driving wiring extending from the first sensing electrode and the driving wiring extending from the second sensing electrode. In this case, however, It is necessary to arrange the wiring guide layer in the wiring region, and the structure of the wiring region becomes complicated.

특허문헌 2 에 기재된 터치 패널은, Y 방향으로 연장되는 도전 세그먼트가, X 방향으로 이웃하는 제 1 전극의 사이를 통과하고 있기 때문에, X 방향으로 이웃하는 제 1 전극을, 도전 세그먼트를 통과시키기 위해서 떨어져 배치하는 것이 필요해져, 특허문헌 1 과 마찬가지로 전극의 밀집 배치가 어려워진다.In the touch panel described in Patent Document 2, since the conductive segments extending in the Y direction pass between the first electrodes neighboring in the X direction, the first electrodes neighboring in the X direction can be made to pass through the conductive segments It is necessary to arrange them away from each other. As in Patent Document 1, it becomes difficult to arrange the electrodes densely.

또, 제 1 전극에 형성된 개구부 중에 제 2 전극을 배치한다는 복잡한 구조를 채용하고 있기 때문에, 제 2 전극끼리를 접속하고 있는 제 2 도선의 수를, 1 개의 제 1 전극에 대해 2 개 지점씩 형성하는 것이 필요해진다. 따라서, 전극수를 많게 하면 제 2 도선의 수 및 제 2 도선 아래에 형성되는 절연 블록의 수가 많아져, 배후에 형성되는 표시 패널을 표시했을 때에, 많은 제 2 도선과 절연 블록이 육안으로 잘보여 쉽게 눈에 띄게 되어, 표시 품질을 저해하기 쉽다.In addition, since the second electrode is disposed in the opening portion formed in the first electrode, the number of the second conductive wires connecting the second electrodes to each other is set to two . Therefore, when the number of electrodes is increased, the number of the second conductive lines and the number of the insulating blocks formed below the second conductive lines increase, and when a display panel formed behind is displayed, many second conductive lines and insulating blocks are easily visible And the display quality is easily deteriorated.

또한, 특허문헌 2 에 기재된 터치 패널에서는, 제 1 전극으로부터 연장되는 제 1 주변 리드선과 제 2 전극으로부터 연장되는 제 2 주변 리드선이 서로 역방향으로 연장되어 나와 있기 때문에, 이들 주변 리드선의 배선 영역을 기판의 역측의 가장자리부에 따로 따로 형성하는 것이 필요해져. 기판의 쓸데없는 스페이스가 넓어진다. 또, 특허문헌 2 에 있어서, 제 1 주변 리드선과 제 2 주변 리드선을 기판의 동일측에서 배선하고자 하면, 제 1 주변 리드선과 제 2 주변 리드선이 서로 엇갈리게 배선되게 되어, 특허문헌 1 과 마찬가지로, 배선 영역이 검지 노이즈를 발생시키는 영역이 되기 쉽다.In the touch panel disclosed in Patent Document 2, since the first peripheral lead extending from the first electrode and the second peripheral lead extending from the second electrode extend in opposite directions to each other, It is necessary to form them separately on the edge portion of the reverse side of Fig. The useless space of the substrate is widened. In Patent Document 2, if the first peripheral lead wire and the second peripheral lead wire are wired on the same side of the substrate, the first peripheral lead wire and the second peripheral lead wire are wired so as to be staggered from each other, Area is liable to become an area where detection noise is generated.

본 발명은 상기 종래의 과제를 해결하는 것으로, 기판의 가장자리부에서의 배선 영역을 줄여 표시 영역 (입력 영역) 의 면적을 확대할 수 있도록 하고, 게다가, 전극층 사이에 배선층을 주회할 필요가 없고, 전극층을 밀집 배치하는 것이 가능한 입력 장치를 제공하는 것을 목적으로 하고 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and it is an object of the present invention to provide a display device capable of enlarging the area of the display area (input area) by reducing the wiring area at the edge of the substrate, And an object of the present invention is to provide an input device capable of densely arranging electrode layers.

또, 제 1 전극층으로부터 연장되는 배선층과 제 2 전극층으로부터 연장되는 배선층을, 배선 영역의 다른 영역에 배선하는 것을 가능하게 한 입력 장치를 제공하는 것을 목적으로 하고 있다.It is another object of the present invention to provide an input device capable of wiring a wiring layer extending from a first electrode layer and a wiring layer extending from a second electrode layer to another region of the wiring region.

본 발명은 투광성의 기판에, 투광성의 도전 재료로 형성된 제 1 전극층과 제 2 전극층이 형성되고, 복수의 상기 제 1 전극층이 제 1 방향으로 나열되고, 복수의 상기 제 2 전극층이 제 1 방향과 교차하는 제 2 방향으로 나열되어 있는 입력 장치에 있어서,The present invention provides a light-transmissive substrate, in which a first electrode layer and a second electrode layer formed of a light-transmitting conductive material are formed, a plurality of the first electrode layers are arranged in a first direction and a plurality of the second electrode layers are arranged in a first direction In an input device arranged in a second direction intersecting,

상기 제 1 전극층과 상기 제 2 전극층 중 어느 일방의 전극층끼리를 연결하는 연결부가 상기 투광성의 도전 재료로 일체로 형성되고, 상기 연결부 상에 제 1 절연층과 제 1 브릿지 접속층이 중첩되어 형성되고, 상기 제 1 브릿지 접속층에 의해 타방의 전극층끼리가 도통되어 있고, A connecting portion connecting one of the first electrode layer and the second electrode layer is integrally formed of the light transmitting conductive material and the first insulating layer and the first bridge connecting layer are formed on the connecting portion in an overlapping manner , The other electrode layer is electrically connected to each other by the first bridge connection layer,

상기 제 1 전극층에 배선 통로가 형성되고, 상기 제 2 전극층으로부터 연장되는 배선층이 상기 배선 통로 내를 통과하고 있고, A wiring layer is formed in the first electrode layer, a wiring layer extending from the second electrode layer passes through the wiring passage,

상기 제 1 전극층을 상기 배선 통로로 구분한 구분 전극층과, 상기 배선층 중 어느 일방의 층이 상기 배선 통로 내에서 연속하고, 그 연속부 상에 제 2 절연층과 제 2 브릿지 접속층이 형성되고, 상기 제 2 브릿지 접속층에 의해 타방의 층이 도통되어 있는 것을 특징으로 하는 것이다.The first electrode layer is divided into the wiring layers and the second electrode layer and the second bridge connection layer are formed on the continuous portion of the wiring layer, And the other layer is made conductive by the second bridge connection layer.

본 발명의 입력 장치는, 제 2 전극층으로부터 연장되는 배선층이 제 1 전극층에 형성된 배선 통로 내를 통과하고 있기 때문에, 전극층과 전극층 사이에 배선층을 통과시킬 필요가 없고, 전극층의 간격을 좁힐 수 있어 입력 장치의 검지 감도를 높일 수 있다.In the input device of the present invention, since the wiring layer extending from the second electrode layer passes through the wiring passage formed in the first electrode layer, it is not necessary to pass the wiring layer between the electrode layer and the electrode layer, The detection sensitivity of the apparatus can be increased.

본 발명의 입력 장치는, 추가로 상기 제 1 전극층의 상기 구분 전극층과 상기 배선층 사이에 전극 가이드층이 형성되어 있는 것이 바람직하다.In the input device of the present invention, it is preferable that an electrode guide layer is further formed between the segment electrode layer and the wiring layer of the first electrode layer.

또, 본 발명의 입력 장치는, 상기 제 2 전극층에도 상기 배선 통로가 형성되고, 상기 제 2 전극층으로부터 연장되는 상기 배선층이, 상기 제 1 전극층에 형성된 상기 배선 통로 내와 다른 제 2 전극층에 형성된 상기 배선 통로 내를 통과하고 있고, The input device of the present invention is characterized in that the wiring layer is formed in the second electrode layer and the wiring layer extending from the second electrode layer is formed in the second electrode layer different from the wiring path formed in the first electrode layer, Passes through the wiring passage,

상기 다른 제 2 전극층에 있어서도, 상기 배선 통로로 구분한 구분 전극층과, 상기 배선층 중 어느 일방의 층이 상기 배선 통로 내에서 연속하고, 그 연속부 상에 상기 제 3 절연층과 상기 제 3 브릿지 접속층이 형성되고, 상기 제 3 브릿지 접속층에 의해 타방의 층이 도통되어 있는 것으로서 구성할 수 있다.In the other second electrode layer, either one of the segment electrode layer and the wiring layer separated by the wiring passage is continuous in the wiring passage, and the third insulating layer and the third bridge connection Layer is formed, and the other layer is made conductive by the third bridge connection layer.

본 발명의 입력 장치는, 예를 들어 상기 제 1 전극층과 상기 제 2 전극층이, 제 1 방향과 제 2 방향의 쌍방에 대해 경사진 경사 방향으로 나열되어 있고, 상기 배선층이 상기 경사 방향으로 연장되어 있다.In the input device of the present invention, for example, the first electrode layer and the second electrode layer are arranged in an oblique direction inclined with respect to both the first direction and the second direction, and the wiring layer extends in the oblique direction have.

이 경우에, 제 1 방향으로 나열되는 복수의 상기 제 1 전극층으로 형성된 제 1 전극열이 제 2 방향으로 간격을 두고 복수 나열 형성되고, 제 2 방향으로 나열되는 복수의 상기 제 2 전극층으로 형성된 제 2 전극열이 제 1 방향으로 간격을 두고 복수 나열 형성되어 있는 것이 된다.In this case, a plurality of first electrode rows formed of a plurality of the first electrode layers arranged in the first direction are arranged in a spaced relationship in the second direction, and the plurality of second electrode layers arranged in the second direction A plurality of two-electrode rows are arranged in a line in the first direction at intervals.

본 발명의 입력 장치는, 상기 제 1 전극층으로부터 연장되는 배선층과, 상기 제 2 전극층으로부터 연장되는 상기 배선층이 모두 제 1 방향으로 연장되고, 상기 제 1 전극층으로부터 연장되는 상기 배선층이 서로 인접하고, 상기 제 2 전극층으로부터 연장되는 상기 배선층이 서로 인접해 있는 것이 바람직하다.The input device of the present invention is characterized in that the wiring layer extending from the first electrode layer and the wiring layer extending from the second electrode layer extend in the first direction and the wiring layers extending from the first electrode layer are adjacent to each other, And the wiring layers extending from the second electrode layer are adjacent to each other.

본 발명의 입력 장치는, 제 1 전극층으로부터 연장되는 배선층과 제 2 전극층으로부터 연장되는 배선층을 서로 엇갈리게 배치할 필요가 없어지기 때문에, 제 1 전극층으로부터 연장되는 배선층과 제 2 전극층으로부터 연장되는 배선층 사이의 정전 용량을 저하시킬 수 있어, 배선 영역으로부터 검지 노이즈가 발생하는 것을 방지하기 쉬워진다.The input device according to the present invention eliminates the need to arrange the interconnection layer extending from the first electrode layer and the interconnection layer extending from the second electrode layer in a staggered manner, so that the interconnection layer extending from the first electrode layer and the interconnection layer extending from the second electrode layer The electrostatic capacity can be lowered, and detection noise can be prevented from being generated from the wiring region.

이 경우에, 본 발명은 상기 제 1 전극층으로부터 연장되는 배선층이 서로 인접하여 배열되어 있는 영역 (i) 과, 상기 제 2 전극층으로부터 연장되는 배선층이 서로 인접하여 배열되어 있는 영역 (ii) 사이에 배선 가이드층이 형성되어 있는 것이 바람직하다.In this case, the present invention is characterized in that a region (i) in which wiring layers extending from the first electrode layer are arranged adjacent to each other, and a region (ii) in which wiring layers extending from the second electrode layer are arranged adjacent to each other, It is preferable that a guide layer is formed.

본 발명의 입력 장치는, 제 2 전극층으로부터 연장되는 배선층이, 제 1 전극층의 내부를 통과하고 있기 때문에, 인접하는 전극층의 사이에 배선 통로를 형성할 필요가 없어져, 전극층을 접근시키고 밀집시켜 배치할 수 있다. 그 때문에 입력 장치의 감도를 높여 조작면에서의 검지 분해능을 높일 수 있다.In the input device of the present invention, since the wiring layer extending from the second electrode layer passes through the inside of the first electrode layer, it is not necessary to form the wiring passage between the adjacent electrode layers, . Therefore, the sensitivity of the input device can be increased and the resolution of the detection on the operation surface can be increased.

또, 제 1 전극층으로부터 연장되는 배선층과 제 2 전극층으로부터 연장되는 배선층을 서로 엇갈리게 배선할 필요가 없어지기 때문에, 배선 영역에서 검지 노이즈가 발생하는 것을 억제할 수 있다.In addition, since it is unnecessary to interpose the interconnection layers extending from the first electrode layer and the interconnection layers extending from the second electrode layer, it is possible to suppress detection noise from occurring in the interconnection region.

도 1 은 본 발명의 실시형태의 입력 장치를 사용한 터치 패널의 분해 사시도이다.
도 2 는 본 발명의 제 1 실시형태의 입력 장치의 전극층의 배치를 나타내는 평면도이다.
도 3 은 도 2 에 나타내는 입력 장치를 III-III 선으로 절단한 확대 단면도이다.
도 4 는 도 2 에 나타내는 입력 장치를 IV-IV 선으로 절단한 확대 단면도이다.
도 5 는 본 발명의 제 2 실시형태의 입력 장치의 전극층의 배치를 나타내는 부분 평면도이다.
도 6 은 본 발명의 제 3 실시형태의 입력 장치의 배선층의 인출 상태를 나타내는 부분 평면도이다.
도 7 은 본 발명의 변형예를 나타내는 제 1 전극층의 확대 평면도이다.
1 is an exploded perspective view of a touch panel using an input device according to an embodiment of the present invention.
2 is a plan view showing the arrangement of electrode layers of the input device according to the first embodiment of the present invention.
Fig. 3 is an enlarged cross-sectional view of the input device shown in Fig. 2 taken along line III-III.
4 is an enlarged cross-sectional view taken along the line IV-IV of the input device shown in Fig.
5 is a partial plan view showing the arrangement of the electrode layers of the input device according to the second embodiment of the present invention.
6 is a partial plan view showing a drawing state of a wiring layer of an input device according to a third embodiment of the present invention.
7 is an enlarged plan view of a first electrode layer showing a modification of the present invention.

도 1 에 터치 패널 (1) 이 나타나 있다. 터치 패널 (1) 은, 표면 패널 (2) 과 그 아래에 위치하는 본 발명의 입력 장치 (10) 로 구성되어 있다.The touch panel 1 is shown in Fig. The touch panel 1 is composed of a front panel 2 and an input device 10 of the present invention positioned below the front panel 2.

표면 패널 (2) 은, 휴대용 전화기, 네비게이션 장치, 게임 장치, 통신 장치 등의 각종 전자 기기의 케이스의 일부를 구성하고 있다. 표면 패널 (2) 은 아크릴계 등의 투광성의 합성 수지 재료나 유리로 형성되어 있고, 표면 패널 (2) 의 외부로부터 기기 내부를 투시할 수 있다.The surface panel 2 forms a part of a case of various electronic devices such as a portable telephone, a navigation device, a game device, and a communication device. The surface panel 2 is made of a translucent synthetic resin material such as acrylic or glass or the like, and can be seen from the outside of the surface panel 2 through the inside of the apparatus.

입력 장치 (10) 는, 투광성의 기판 (11) 을 갖고 있다. 기판 (11) 은 PET (폴리에틸렌·테레프탈레이트) 등의 수지 시트이다. 표면 패널 (2) 과 입력 장치 (10) 는, OCA (투명 점착성 접착제) 를 개재하여 접착된다.The input device 10 has a light-transmitting substrate 11. The substrate 11 is a resin sheet such as PET (polyethylene terephthalate). The surface panel 2 and the input device 10 are bonded via OCA (transparent adhesive adhesive).

입력 장치 (10) 는, Y 방향이 제 1 방향이고, X 방향이 제 2 방향이다. 도 1 과 도 2 에 나타내는 바와 같이, 입력 장치 (10) 는, 제 1 방향 (Y 방향) 의 일방의 가장자리부 (10y) 측에만 배선 영역 (H) 이 형성되어 있고, 배선 영역 (H) 이외의 영역이 검지 영역 (S) 이 되어 있다. 전자 기기의 케이스 내에는, 컬러 액정 패널 등의 표시 패널 (5) 이 수납되어 있고, 표시 패널 (5) 의 표시 화면을, 표면 패널 (2) 과 입력 장치 (10) 의 검지 영역 (S) 을 투과하여 외부로부터 보는 것이 가능하다. 따라서, 검지 영역 (S) 이 표시 영역이기도 하다.In the input device 10, the Y direction is the first direction and the X direction is the second direction. 1 and 2, in the input device 10, a wiring region H is formed only on one edge portion 10y side in the first direction (Y direction) The detection area S is the detection area S. A display panel 5 such as a color liquid crystal panel is housed in the case of the electronic apparatus and the display screen of the display panel 5 is placed on the surface panel 2 and the detection area S of the input device 10 It is possible to see from the outside through the transmission. Therefore, the detection area S is also the display area.

입력 장치 (10) 는, 제 2 방향 (X 방향) 을 향하는 가장자리부 (10x) 에 배선 영역이 형성되어 있지 않기 때문에, 검지 영역 (표시 영역) (S) 을, 입력 장치 (10) 의 X 방향을 향하는 가장자리부 (10x) 에 매우 접근하는 위치까지 넓힐 수 있어, 배선을 위한 데드 스페이스를 없앨 수 있다.The input device 10 does not include the wiring region in the edge portion 10x facing the second direction (X direction), so that the detection region (display region) S is divided into the X direction It is possible to extend to a position that is very close to the edge portion 10x that faces the end portion 10x, and dead space for wiring can be eliminated.

도 2 에 나타내는 바와 같이, 기판 (11) 의 공통의 표면에, 제 1 방향 (Y 방향) 으로 연장되는 제 1 전극열 (20) 과 제 2 방향 (X 방향) 으로 연장되는 제 2 전극열 (30) 이 형성되어 있다.A first electrode row 20 extending in a first direction (Y direction) and a second electrode row 20 extending in a second direction (X direction) are formed on the common surface of the substrate 11 30 are formed.

제 1 전극열 (20) 에서는, 복수의 제 1 전극층 (21) (21A, 21B) 과 제 1 전극층 (21) (21A, 21B) 을 Y 방향으로 연결하는 (접속하는) 연결부 (22) 가 일체로 형성되어 있는, 제 1 전극열 (20) 은 y1, y2, y3 의 3 열 형성되어 있다. 제 1 전극층 (21) (21A, 21B) 은 y1, y2, y3 의 각 열을 따라 Y 방향으로 균등한 피치로 규칙적으로 배열됨과 함께, xa, xb, xc, xd 의 각 열을 따라 X 방향으로도 균등한 피치로 규칙적으로 배열되어 있다. 제 1 전극층 (21) 의 수는 입력 장치 (10) 의 면적에 따라 선택된다.In the first electrode array 20, the connection portions 22 connecting and connecting (connecting) the plurality of first electrode layers 21 (21A, 21B) and the first electrode layers 21 (21A, 21B) in the Y- The first electrode row 20 is formed in three rows of y1, y2, and y3. The first electrode layers 21A and 21B are regularly arranged at equal pitches in the Y direction along each column of y1, y2 and y3 and arranged along the columns of xa, xb, xc and xd in the X direction Are regularly arranged at even pitches. The number of the first electrode layers 21 is selected according to the area of the input device 10.

제 1 전극층 (21) (21A, 21B) 은, 정방형 (또는 마름모꼴) 으로, 정방형의 모서리부가 X 방향과 Y 방향을 향하고, 연결부 (22) 는, Y 방향에 인접하는 제 1 전극층 (21) (21A, 21B) 의 모서리부끼리를 연결하고 있다.The first electrode layers 21A and 21B are square (or diamond-like), the corner portions of the square face in the X direction and the Y direction, and the connecting portions 22 are in contact with the first electrode layer 21 21A, 21B are connected to each other.

제 2 전극열 (30) 에서는 제 2 전극층 (31) (31A, 31B) 이 서로 독립적으로 형성되어 있다. 제 2 전극층 (31) (31A, 31B) 은, x1, x2, x3 의 3 열을 따라 X 방향을 향하여 균등한 피치로 규칙적으로 배열됨과 함께, ya, yb, yc, yd 의 각 열을 따라 Y 방향으로도 균등한 피치로 규칙적으로 배열되어 있다. X 방향과 Y 방향의 각 열의 수는 입력 장치 (10) 의 면적에 따라 선택된다. 제 2 전극층 (31) (31A, 31B) 은 정방형 (또는 마름모꼴) 으로, 각 모서리부가 X 방향과 Y 방향을 향하고 있다. 제 1 전극층 (21) (21A, 21B) 과 제 2 전극층 (31) (31A, 31B) 의 사각형의 각 변의 크기는 서로 일치하고 있다.In the second electrode column 30, the second electrode layers 31 (31A and 31B) are formed independently of each other. The second electrode layers 31 and 31B are regularly arranged at equal pitches in the X direction along the three columns of x1, x2 and x3 and are arranged along the columns of ya, yb, yc, And are regularly arranged at even pitches in the direction of the arrow. The number of columns in the X direction and the Y direction is selected according to the area of the input device 10. The second electrode layers 31 (31A and 31B) are square (or rhombic), and their edge portions face the X direction and the Y direction. The sizes of the respective sides of the first electrode layers 21 (21A, 21B) and the second electrode layers 31 (31A, 31B) are coincident with each other.

제 1 전극열 (20) 과 제 2 전극열 (30) 이 이와 같이 형성되어 있으면, 제 1 전극층 (21) (21A, 21B) 과 제 2 전극층 (31) (31A, 31B) 은, X 방향과 Y 방향의 쌍방으로 경사진 거의 45 도의 경사 방향을 따라 인접하여 교대로 배열되게 된다. 또, 정방형인 제 1 전극층 (21) (21A, 21B) 의 변과 제 2 전극층 (31) (31A, 31B) 의 변이, 45 도의 경사 방향에 있어서 서로 평행하게 대향하고 있다.The first electrode layer 21 A and 21B and the second electrode layer 31 A and 31B are formed in the X direction and the second electrode layer 30 in the X direction, And are arranged alternately adjacent to each other along an oblique direction of approximately 45 degrees inclined in both directions in the Y direction. In addition, the sides of the first electrode layers 21 (21A, 21B) and the second electrode layers 31 (31A, 31B) are opposed to each other in the oblique direction at 45 degrees.

제 1 전극층 (21A) 에는, 제 1 배선 통로 (23A) 가 형성되고, 제 1 전극층 (21B) 은 제 1 배선 통로 (23B) 가 형성되어 있다. 제 1 배선 통로가 형성되어 있지 않은 복수의 제 1 전극층을 부호 21 로 나타내고 있다. y1 열에서는, 제 1 전극층 (21B) 과 제 1 배선 통로를 갖지 않는 복수의 제 1 전극층 (21) 이 연결부 (22) 를 통하여 Y 방향으로 연결되어 있다. y2 열에서는, 제 1 전극층 (21A) 과 배선 통로를 갖지 않는 복수의 제 1 전극층 (21) 이 연결부 (22) 를 통하여 Y 방향으로 연결되어 있다.A first wiring passage 23A is formed in the first electrode layer 21A and a first wiring passage 23B is formed in the first electrode layer 21B. A plurality of first electrode layers having no first wiring passage are denoted by reference numeral 21. In the row y1, the first electrode layer 21B and a plurality of first electrode layers 21 having no first wiring passage are connected to each other in the Y direction through the connecting portion 22. [ In the row y2, the first electrode layer 21A and the plurality of first electrode layers 21 having no wiring passage are connected in the Y direction through the connecting portion 22. [

제 2 전극층 (31A) 에는 제 2 배선 통로 (33A) 가 형성되고, 제 2 전극층 (31B) 에는 제 2 배선 통로 (33B) 가 형성되어 있다. 제 2 배선 통로가 형성되어 있지 않은 복수의 제 2 전극층이 부호 31 로 나타나 있다.A second wiring passage 33A is formed in the second electrode layer 31A and a second wiring passage 33B is formed in the second electrode layer 31B. And a plurality of second electrode layers on which the second wiring lines are not formed are denoted by reference numeral 31. [

y2 열과 xc 열의 교차부에 위치하는 제 1 전극층 (21A) 에서는, 제 1 배선 통로 (23A) 가 X-Y 방향에 대해 45 도의 경사 방향을 따라 직선적으로 형성되어 있다. 제 1 배선 통로 (23A) 는, 제 1 전극층 (21A) 을 비스듬한 방향으로 균등하게 분할할 수 있도록, 중앙부에 형성되어 있다. 제 1 전극층 (21A) 은, 제 1 배선 통로 (23A) 에 의해 2 개의 구분 전극층 (24, 24) 으로 분할되어 있다. 동일하게, y1 열과 xb 열의 교차부에 위치하는 제 1 전극층 (21B) 에도, 그 중앙부를 비스듬하게 횡단하는 제 1 배선 통로 (23B) 가 형성되어 있고, 제 1 전극층 (21B) 은, 제 1 배선 통로 (23B) 에 의해 구분 전극층 (25, 25) 으로 분할되어 있다.In the first electrode layer 21A located at the intersection of the row y2 and column xc, the first wiring passage 23A is linearly formed along the oblique direction at 45 degrees with respect to the X-Y direction. The first wiring passage 23A is formed at the center so that the first electrode layer 21A can be evenly divided in an oblique direction. The first electrode layer 21A is divided into two divided electrode layers 24 and 24 by a first wiring passage 23A. Similarly, the first electrode layer 21B located at the intersection of the column y1 and the column xb is also provided with a first wiring passage 23B that obliquely traverses the central portion thereof. The first electrode layer 21B is connected to the first wiring And divided into the segment electrode layers 25 and 25 by the passage 23B.

x2 열과 yb 열의 교차부에 위치하고 있는 제 2 전극층 (31A) 에서는, 제 2 배선 통로 (33A) 가 경사 방향을 따라 직선적으로 연장되어 있다. 제 2 배선 통로 (33A) 는, 제 2 전극층 (31A) 의 중앙부를 비스듬하게 횡단하고 있다. 제 2 배선 통로 (33A) 에 의해, 제 2 전극층 (31A) 이 2 개의 구분 전극층 (34, 34) 으로 분할되어 있다. x1 열과 ya 열의 교차부에 위치하고 있는 제 2 전극층 (31B) 에서는, 제 2 배선 통로 (33B) 가 경사 방향으로 연장되는 부분과 제 1 방향 (X 방향) 으로 연장되는 부분을 갖고 굴곡되어 형성되어 있다. 제 2 배선 통로 (33B) 에 의해, 제 2 전극층 (31B) 은, 2 개의 구분 전극층 (35, 35) 으로 분할되어 있다.In the second electrode layer 31A located at the intersection of the x2 and yb columns, the second wiring passage 33A extends linearly along the oblique direction. The second wiring passage 33A obliquely traverses the central portion of the second electrode layer 31A. The second electrode layer 31A is divided into two divided electrode layers 34, 34 by the second wiring passage 33A. In the second electrode layer 31B located at the intersection of the x1 column and the ya column, the second wiring passage 33B is bent and formed with a portion extending in the oblique direction and a portion extending in the first direction (X direction) . The second electrode layer 31B is divided into two divided electrode layers 35 and 35 by the second wiring passage 33B.

제 1 전극열 (20) 을 구성하는 제 1 전극층 (21, 21A, 21B) 및 연결부 (22) 와, 제 2 전극열 (30) 을 구성하는 제 2 전극층 (31, 31A, 31B) 은, 동일한 투광성의 도전 재료로 형성되어 있다. 투광성의 도전 재료는, ITO (산화인듐주석) 층, 은나노 와이어로 대표되는 금속 나노 와이어층, 메시상으로 형성된 얇은 금속층, 혹은 도전성 폴리머층 등으로 형성되어 있다.The first electrode layers 21, 21A and 21B and the connecting portions 22 constituting the first electrode array 20 and the second electrode layers 31 31A and 31B constituting the second electrode array 30 are the same And is formed of a light-transmitting conductive material. The light-transmitting conductive material is formed of an ITO (indium tin oxide) layer, a metal nanowire layer typified by silver nano wire, a thin metal layer formed of a mesh, or a conductive polymer layer.

도 3 에는, y3 열의 제 1 전극열 (20) 과 x1 열의 제 2 전극열 (30) 의 교차부의 적층 구조가 III-III 화살표 방향에서 본 단면도로 나타나 있다.3, the lamination structure of the intersection of the first electrode column 20 in the y3-th column and the second electrode column 30 in the x1-column is shown in a sectional view taken along the III-III arrow direction.

이 교차부에서는, 제 1 전극열 (20) 의 연결부 (22) 를 덮는 투광성의 제 1 절연층 (41) 이 형성되어 있고, 제 1 절연층 (41) 상에 제 1 브릿지 접속층 (42) 이 형성되어 있다. 제 1 브릿지 접속층 (42) 에 의해, 연결부 (22) 의 X 방향의 양측에 인접하는 제 2 전극층 (31) 끼리가 접속되어 도통되고 있다. 제 1 전극열 (20) 과 제 2 전극열 (30) 의 모든 교차부에, 상기 제 1 절연층 (41) 과 제 1 브릿지 접속층 (42) 이 형성되어 있다. x1 열에서는 3 개의 제 2 전극층 (31) 과 제 2 전극층 (31B) 이 제 1 브릿지 접속층 (42) 에 의해 X 방향으로 연결되어 있다. x2 열에서는 3 개의 제 2 전극층 (31) 과 제 2 전극층 (31A) 이 제 1 브릿지 접속층 (42) 에 의해 X 방향으로 연결되어 있다. x3 열에서는, 4 개의 제 2 전극층 (31) 이 제 1 브릿지 접속층 (42) 에 의해 X 방향으로 연결되어 있다.The first insulating layer 41 is formed at the intersection so as to cover the connecting portion 22 of the first electrode array 20. A first bridge connecting layer 42 is formed on the first insulating layer 41, Respectively. The second electrode layer 31 adjacent to both sides in the X direction of the connection portion 22 is connected and conducted by the first bridge connection layer 42. [ The first insulating layer 41 and the first bridge connection layer 42 are formed at all intersections of the first electrode array 20 and the second electrode array 30. [ In the x1 column, the three second electrode layers 31 and the second electrode layer 31B are connected in the X direction by the first bridge connection layer 42. In the x2 column, the three second electrode layers 31 and the second electrode layer 31A are connected by the first bridge connection layer 42 in the X direction. In the x3 column, the four second electrode layers 31 are connected by the first bridge connection layer 42 in the X direction.

투광성의 제 1 절연층 (41) 은 노볼락 수지 또는 노볼락 수지와 아크릴 수지로 구성되어 있다. 제 1 브릿지 접속층 (42) 은, 아모르퍼스의 ITO 층의 하지층 상에 Au (금), Au 합금, CuNi 합금 (구리·니켈 합금), Ni (니켈) 등의 도전성 금속 재료가 중첩되고, 더욱 바람직하게는 아모르퍼스의 ITO 층의 보호층으로 덮여 있다.The transparent first insulating layer 41 is made of novolak resin or novolac resin and acrylic resin. The first bridge connection layer 42 is formed by laminating a conductive metal material such as Au (gold), Au alloy, CuNi alloy (copper-nickel alloy) or Ni (nickel) on the base layer of the ITO layer of amorphous, More preferably a protective layer of an ITO layer of amorphous.

제 1 전극층 (21) (21A, 21B) 과 연결부 (22) 및 제 2 전극층 (31) (31A, 31B) 이 ITO 층으로 형성되는 경우에는, 이들을 결정성의 ITO 로 형성하고, 제 1 브릿지 접속층 (42) 에 아모르퍼스의 ITO 를 사용한다. 이로써, 제 1 전극층 (21) (21A, 21B) 과 연결부 (22) 및 제 2 전극층 (31) (31A, 31B) 을 구성하는 결정성의 ITO 와, 제 1 브릿지 접속층 (42) 을 구성하는 아모르퍼스의 ITO 를 선택하여 에칭하는 것이 가능해진다.When the first electrode layers 21A and 21B, the connecting portion 22 and the second electrode layers 31 and 31A and 31B are formed of an ITO layer, they are formed of crystalline ITO, (42) is made of amorphous ITO. As a result, the crystalline ITO constituting the first electrode layers 21 (21A and 21B), the connecting portion 22 and the second electrode layers 31 (31A and 31B) and the amorphous ITO constituting the first bridge connection layer 42 It becomes possible to select and etch Perth's ITO.

또한, 제 1 전극열 (20) 과 제 2 전극열 (30) 의 교차부에 있어서, 제 2 전극층 (31) (31A, 31B) 과 이 전극층끼리를 연결하는 연결부가 동일한 도전 재료로 일체로 형성되고, X 방향으로 연속하여 형성되고, 제 1 전극층 (21) (21A, 21B) 이 상기 연결부의 양측에 모두 독립적으로 형성되어 있고, 제 2 전극층 (31) (31A, 31B) 을 연결하는 연결부 상에 제 1 절연층 (41) 과 제 1 브릿지 접속층 (42) 이 형성되고, 제 1 브릿지 접속층 (42) 에 의해, Y 방향에 인접하는 제 1 전극층 (21) 끼리 및 제 1 전극층 (21) 과 제 1 전극층 (21A 또는 21B) 이 브릿지 접속되어 있어도 된다.The second electrode layer 31 (31A, 31B) and the connecting portion for connecting the electrode layers are integrally formed of the same conductive material at the intersection of the first electrode row 20 and the second electrode row 30 The first electrode layers 21A and 21B are formed on both sides of the connecting portion independently and are connected to the connecting portion connecting the second electrode layers 31 and 31A and 31B. A first bridge layer 42 and a first bridge layer 42 are formed on the first electrode layer 21 and the first electrode layer 21 adjacent to each other in the Y direction by the first bridge connection layer 42, And the first electrode layer 21A or 21B may be bridged.

도 2 에 나타내는 바와 같이, 기판 (11) 의 Y 방향의 일단에 형성된 배선 영역 (H) 에는, y1 열의 제 1 전극층 (21) 으로부터 일체로 연장되는 제 1 배선층 (27a) 과, y2, y3 열의 제 1 전극층 (21) 의 각각으로부터 일체로 연장되는 제 1 배선층 (27b, 27c) 이 형성되어 있다.2, a first wiring layer 27a integrally extending from the first electrode layer 21 in the y1 row and a first wiring layer 27b extending in the y2 and y3 columns are formed in the wiring region H formed at one end of the substrate 11 in the Y- First wiring layers 27b and 27c extending integrally from each of the first electrode layers 21 are formed.

또, 배선 영역 (H) 에는, 제 2 전극열 (30) 의 각각에 도통하는 제 2 배선층 (37a, 37b, 37c) 이 형성되어 있다.Second wiring layers 37a, 37b, and 37c are formed in the wiring region H to be conductive to the second electrode lines 30, respectively.

도 2 에 나타내는 바와 같이, 제 2 배선층 (37a) 은, x1 열과 ya 열의 교차부에 위치하는 제 2 전극층 (31B) 과 일체로 형성되어 있다.As shown in Fig. 2, the second wiring layer 37a is formed integrally with the second electrode layer 31B located at the intersection of the x1 column and the ya column.

제 2 배선층 (37b) 은, x2 열과 yb 열의 교차부에 위치하는 제 2 전극층 (31A) 과 일체로 형성되어 있다. 이 제 2 배선층 (37b) 은, y1 열과 xb 열의 교차부에 위치하는 제 1 전극층 (21B) 에 형성된 제 1 배선 통로 (23B) 의 내부를 통과하고, 또한 x1 열과 ya 열의 교차부에 위치하는 제 2 전극층 (31B) 의 내부로 굴곡되어 형성된 제 2 배선 통로 (33B) 의 내부를 통과하여, 도면 상방에 나타낸 배선 영역 (H) 에 이르고 있다.The second wiring layer 37b is formed integrally with the second electrode layer 31A located at the intersection of the x2 row and the yb row. The second wiring layer 37b passes through the inside of the first wiring passage 23B formed in the first electrode layer 21B located at the intersection of the column y1 and the column xb, Passes through the inside of the second wiring passage 33B formed by bending into the two-electrode layer 31B, and reaches the wiring region H shown above in the figure.

제 2 배선층 (37c) 은, x3 열과 yc 열의 교차부에 위치하는 제 2 전극층 (31) 과 일체로 형성되어 있다. 이 제 2 배선층 (37c) 은, y2 열과 xc 열의 교차부에 위치하는 제 1 전극층 (21A) 에 형성된 제 1 배선 통로 (23A) 내를 통과하고, x2 열과 yb 열의 교차부에 위치하는 제 2 전극층 (31A) 에 형성된 제 2 배선 통로 (33A) 를 통과하고, y1 열과 xb 열의 교차부에 위치하는 제 1 전극층 (21B) 에 형성된 제 1 배선 통로 (23B) 내를 통과하고, 또한 x1 열과 ya 열의 교차부에 위치하는 제 2 전극층 (31B) 에 형성된 제 2 배선 통로 (33B) 의 내부를 통과하여 배선 영역 (H) 에 이르고 있다.The second wiring layer 37c is formed integrally with the second electrode layer 31 located at the intersection of the x3 row and the yc row. This second wiring layer 37c passes through the first wiring passage 23A formed in the first electrode layer 21A located at the intersection of the y2 and xc columns and passes through the second electrode layer 21A located at the intersection of the x2 and yb columns Passes through the second wiring passage 33A formed in the first wiring layer 31A and passes through the first wiring passage 23B formed in the first electrode layer 21B positioned at the intersection of the y1 column and the xb column, Passes through the second wiring passage 33B formed in the second electrode layer 31B located at the intersection and reaches the wiring region H. [

제 2 배선층 (37a) 은, x1 열에 위치하는 제 2 전극열 (30) 을 구성하는 모든 제 2 전극층 (31) (31B) 과 도통하고 있다. 제 2 배선층 (37b) 은, x2 열의 제 2 전극열 (30) 을 구성하는 모든 제 2 전극층 (31) (31A) 과 도통하고 있다. 제 2 배선층 (37c) 은, x3 열에 위치하는 제 2 전극열 (30) 을 구성하는 모든 제 2 전극층 (31) 과 도통하고 있다.The second wiring layer 37a is electrically connected to all the second electrode layers 31 and 31B constituting the second electrode column 30 located in the x1 column. The second wiring layer 37b is electrically connected to all the second electrode layers 31 and 31A constituting the second column 30 of x2 rows. The second wiring layer 37c is electrically connected to all the second electrode layers 31 constituting the second electrode column 30 located in the x3 column.

제 2 배선층 (37a, 37b, 37c) 은, 모두 제 2 전극층 (31) (31A, 31B) 을 구성하는 투광성의 도전 재료에 의해, 제 2 전극층 (31) (31A, 31B) 과 일체로 형성되어 있다.The second wiring layers 37a, 37b and 37c are formed integrally with the second electrode layers 31 (31A and 31B) by the light-transmitting conductive material constituting the second electrode layers 31 (31A and 31B) have.

도 4 에는, y1 열과 xb 열의 교차부에 위치하는 제 1 전극층 (21B) 의 단면 구조가 나타나 있다.4 shows the cross-sectional structure of the first electrode layer 21B located at the intersection of the column y1 and the column xb.

제 1 전극층 (21B) 은, 제 1 배선 통로 (23B) 에 의해, 구분 전극층 (25, 25) 으로 이분되어 있다. 제 1 배선 통로 (23B) 와 그 내부를 통과하는 2 개의 제 2 배선층 (37b, 37c) 상에 제 2 절연층 (43) 이 형성되고, 그 위에 제 2 브릿지 접속층 (44) 이 형성되어 있다. 배선 통로 (23B) 로 분할되어 있는 구분 전극층 (25, 25) 은 제 2 브릿지 접속층 (44) 에 의해 접속되어 있고, 이로써 제 1 전극층 (21B) 은 전체가 1 개의 전극층으로서 기능할 수 있게 되어 있다.The first electrode layer 21B is divided into the division electrode layers 25 and 25 by the first wiring passage 23B. The second insulation layer 43 is formed on the first wiring passage 23B and the two second wiring layers 37b and 37c passing through the first wiring passage 23B and the second bridge connection layer 44 is formed on the second insulation layer 43 . The segment electrode layers 25 and 25 divided by the wiring passage 23B are connected by the second bridge connection layer 44 so that the first electrode layer 21B can function as one electrode layer as a whole have.

마찬가지로, y2 열과 xc 열의 교차부에 위치하는 제 1 전극층 (21A) 에 있어서도, 제 1 배선 통로 (23A) 와 그 내부를 통과하는 제 2 배선층 (37c) 이 제 2 절연층 (43) 으로 덮이고, 그 위에 형성된 제 2 브릿지 접속층 (44) 에 의해, 구분 전극층 (24, 24) 이 서로 도통되고, 제 1 전극층 (21A) 의 전체가 1 개의 전극층으로서 기능할 수 있게 되어 있다.Similarly, the first wiring layer 23A and the second wiring layer 37c passing through the first wiring layer 23A are covered with the second insulating layer 43 in the first electrode layer 21A located at the intersection of the row y2 and column xc, The group electrode layers 24 and 24 are made conductive by the second bridge connection layer 44 formed thereon so that the entire first electrode layer 21A can function as one electrode layer.

x2 열과 yb 열의 교차부에 위치하는 제 2 전극층 (31A) 에서는, 제 2 배선 통로 (33A) 와 그 내부를 통과하는 제 2 배선층 (37c) 이, 제 3 절연층 (45) 에 덮이고, 그 위에 형성된 제 3 브릿지 접속층 (46) 에 의해, 구분 전극층 (34, 34) 이 접속되어 있다. x1 열과 ya 열의 교차부에 위치하는 제 2 전극층 (31B) 에서도, 제 2 배선 통로 (33B) 와 그 내부를 통과하는 제 2 배선층 (37b, 37c) 이 제 3 절연층 (45) 으로 덮여 있고, 그 위에 형성된 제 3 브릿지 접속층 (46) 에 의해 구분 전극층 (35, 35) 이 서로 접속되어 있다.the second wiring layer 33A and the second wiring layer 37c passing through the second wiring layer 33A are covered with the third insulating layer 45 in the second electrode layer 31A located at the intersection of the x2 and yb columns, The third bridge connection layer 46 thus formed connects the segment electrode layers 34, 34. the second wiring layer 33B and the second wiring layers 37b and 37c passing through the second wiring layer 33B are covered with the third insulating layer 45 in the second electrode layer 31B located at the intersection of the x1 column and the y column, And the third bridge connection layer 46 formed thereon connects the segment electrode layers 35 and 35 to each other.

도 4 에 나타내는 제 2 절연층 (43) 은, 도 3 에 나타내는 제 1 절연층 (41) 과 동일한 재료로 동일한 공정으로 형성되어 있다. 도 4 에 나타내는 제 2 브릿지 접속층 (44) 은, 도 3 에 나타내는 제 1 브릿지 접속층 (42) 과 동일한 재료로 동일한 공정으로 형성되어 있다. 또, 제 3 절연층 (45) 도 제 1 절연층 (41) 과 동일한 재료로 동일한 공정으로 형성되어 있고, 제 3 브릿지 접속층 (46) 도 제 1 브릿지 접속층 (42) 과 동일한 재료로 동일한 공정으로 형성되어 있다.The second insulating layer 43 shown in Fig. 4 is formed by the same process as the first insulating layer 41 shown in Fig. The second bridge connection layer 44 shown in Fig. 4 is formed by the same process with the same material as the first bridge connection layer 42 shown in Fig. The third insulating layer 45 is formed of the same material as the first insulating layer 41 in the same process and the third bridge connecting layer 46 is formed of the same material as the first bridge connecting layer 42 .

입력 장치 (10) 의 제조 공정은, 기판 (11) 의 표면에 ITO 등의 투광성의 도전 재료가 형성된 소재가 사용되고, 이 도전 재료가 에칭되어, 제 1 전극열 (20), 제 2 전극열 (30), 제 1 배선층 (27a, 27b, 27c) 및 제 2 배선층 (37a, 37b, 37c) 이 형성된다.The manufacturing process of the input device 10 uses a material having a transparent conductive material such as ITO formed on the surface of the substrate 11 and the conductive material is etched to form the first electrode row 20, 30, the first wiring layers 27a, 27b, 27c and the second wiring layers 37a, 37b, 37c are formed.

그 후에, 기판 (11) 상에 노볼락 수지와 아크릴 수지의 수지층이 형성되고, 포토리소그래피 공정에서, 제 1 절연층 (41) 과 제 2 절연층 (43) 그리고 제 3 절연층 (45) 이 동시에 패터닝된다. 또한, 브릿지 접속층용 적층체가 형성되고, 에칭 공정에 의해, 제 1 브릿지 접속층 (42) 과 제 2 브릿지 접속층 (44) 그리고 제 3 브릿지 접속층 (46) 이 동시에 형성된다.Thereafter, a resin layer of a novolak resin and an acrylic resin is formed on the substrate 11, and a first insulating layer 41, a second insulating layer 43, and a third insulating layer 45 are formed in the photolithography process, Are simultaneously patterned. Further, a laminate for a bridge connection layer is formed, and the first bridge connection layer 42, the second bridge connection layer 44, and the third bridge connection layer 46 are simultaneously formed by an etching process.

도 2 에 나타내는 바와 같이 배선 영역 (H) 에서는, 제 1 배선층 (27a) 으로부터 연장 배선층 (28a) 이 연장되어 있고, 마찬가지로 제 1 배선층 (27b 와 27c) 으로부터 연장 배선층 (28b, 28c) 이 연장되어 있다. 연장 배선층 (28a, 28b, 28c) 은, 제 1 배선층 (27a, 27b, 27c) 을 구성하는 ITO 층 등의 투광성의 도전 재료층 상에 은이나 구리 등의 저저항의 금속층이 적층되어 형성된 것이다. 마찬가지로 제 2 배선층 (37a, 37b, 37c) 으로부터 연장 배선층 (38a, 38b, 38c) 이 연장되어 있다. 연장 배선층 (38a, 38b, 38c) 은, 제 2 배선층 (37a, 37b, 37c) 을 구성하는 ITO 층 등의 투광성의 도전 재료층 상에 은이나 구리 등의 저저항의 금속층이 적층되어 형성된 것이다.2, an extended wiring layer 28a extends from the first wiring layer 27a in the wiring region H and the extended wiring layers 28b and 28c extend from the first wiring layers 27b and 27c similarly have. The extension wiring layers 28a, 28b and 28c are formed by laminating a low resistance metal layer such as silver or copper on a light-transmitting conductive material layer such as an ITO layer constituting the first wiring layers 27a, 27b and 27c. Likewise, extended wiring layers 38a, 38b, and 38c extend from the second wiring layers 37a, 37b, and 37c. The extended wiring layers 38a, 38b and 38c are formed by laminating a metal layer of low resistance such as silver or copper on a light-transmitting conductive material layer such as an ITO layer constituting the second wiring layers 37a, 37b and 37c.

기판 (11) 의 표면에서는, 배선 영역 (H) 에 커넥터부나 랜드부 등의 접속부 (51) 가 형성되어 있고, 연장 배선층 (28a, 28b, 28c) 의 단말부와 연장 배선층 (38a, 38b, 38c) 의 단말부가 접속부 (51) 로 연장되어 있다.Connection portions 51 such as a connector portion and a land portion are formed in the wiring region H on the surface of the substrate 11 and the terminal portions of the extension wiring layers 28a, 28b, 28c and the extension wiring layers 38a, 38b, 38c Is extended to the connection portion 51.

도 2 에 나타내는 바와 같이, 제 2 배선층 (37c) 은, 제 1 전극층 (21A) 과 제 2 전극층 (31A) 과 제 1 전극층 (21B) 및 제 2 전극층 (31B) 의 내부의 각각의 배선 통로를 통과하고, ya 열과 동일한 위치에 연장되어 나와 있고, 제 2 배선층 (37b) 도, 제 1 전극층 (21B) 과 제 2 전극층 (31B) 의 내부의 각각의 배선 통로를 통과하여, ya 열과 동일한 위치에 연장되어 나와 있다. 제 2 배선층 (37a, 37b, 37c) 은, 제 1 배선층 (27a, 27b, 27c) 이 연장되는 영역보다 우측으로 벗어난 영역에서 배선 영역 (H) 으로 연장되는 것이 된다. 그 때문에, 제 1 배선층 (27a, 27b, 27c) 과 제 2 배선층 (37a, 37b, 37c) 이 서로 엇갈리게 배선되는 경우가 없다.2, the second wiring layer 37c is formed by laminating the first wiring layer 21A and the second wiring layer 31A, and the wiring paths inside the first and second electrode layers 21B and 31B And the second wiring layer 37b extends through the respective wiring passages in the first and second electrode layers 21B and 31B and is located at the same position as the first row Extended. The second wiring layers 37a, 37b and 37c extend to the wiring region H in a region deviated to the right from the region in which the first wiring layers 27a, 27b and 27c extend. Therefore, the first wiring layers 27a, 27b, and 27c and the second wiring layers 37a, 37b, and 37c are not staggered from each other.

접속부 (51) 에서는, 제 1 전극열 (20) 에 도통하는 연장 배선층 (28a, 28b, 28c) 이 집합하는 영역 (i) 과 제 2 전극열 (30) 에 도통하는 연장 배선층 (38a, 38b, 38c) 이 집약하는 영역 (ii) 을 좌우로 구분할 수 있다. 접속부 (51) 에서는, 영역 (i) 과 영역 (ii) 사이에 배선 가이드층 (49) 이 형성되어 있다. 배선 가이드층 (49) 은, 연장 배선층 (28a) 등과 동일한 도전 재료로 동일한 공정으로 형성되어 있다. 배선 가이드층 (49) 은, 연장 배선층 (28a, 28b, 28c) 과 연장 배선층 (38a, 38b, 38c) 의 쌍방과 전기적으로 독립되어 형성되어 있다. 배선 가이드층 (49) 을 개재시킴으로써, 영역 (i) 에 형성된 연장 배선층 (28a, 28b, 28c) 과 영역 (ii) 에 형성된 연장 배선층 (38a, 38b, 38c) 사이의 정전 용량을 저하시킬 수 있다. 또한, 배선 가이드층 (49) 은 접지 전위에 설정하는 것이 바람직하다.The connecting portion 51 is provided with a region i in which the extended wiring layers 28a, 28b and 28c communicating with the first electrode row 20 are gathered and an extended wiring layer 38a, 38b, 38c can be divided into left and right regions. In the connection portion 51, a wiring guide layer 49 is formed between the region (i) and the region (ii). The wiring guide layer 49 is formed of the same conductive material as the extended wiring layer 28a and the like by the same process. The wiring guide layer 49 is formed so as to be electrically independent of both the extended wiring layers 28a, 28b and 28c and the extended wiring layers 38a, 38b and 38c. The capacitance between the extended wiring layers 28a, 28b and 28c formed in the region i and the extended wiring layers 38a, 38b and 38c formed in the region ii can be lowered by interposing the wiring guide layer 49 . The wiring guide layer 49 is preferably set at the ground potential.

특허문헌 1 등에 기재된 종래의 입력 장치와 같이, 제 1 전극열로부터 연장되는 제 1 배선층과 제 2 전극층으로부터 연장되는 제 2 배선층을, 기판의 일단의 배선 영역에 집약하여 주회하고자 하면, 제 1 전극열로부터의 제 1 배선층과 제 2 전극층으로부터의 제 2 배선층을 서로 엇갈리게 배선해야 하여, 제 1 배선층과 제 2 배선층이 인접하고, 배선층끼리가 비교적 큰 정전 용량에 의해 결합되어 버린다. 그 때문에, 배선 영역이 감도를 가지게 되어, 이 배선 영역의 감도가 검지 동작에 대해 노이즈로서 중첩되게 된다.If the first wiring layer extending from the first electrode row and the second wiring layer extending from the second electrode layer are collected and concentrated in one wiring region of the substrate as in the conventional input device described in Patent Document 1 or the like, The first wiring layer from the heat and the second wiring layer from the second electrode layer have to be interwoven with each other so that the first wiring layer and the second wiring layer are adjacent to each other and the wiring layers are coupled by a relatively large capacitance. As a result, the wiring region has sensitivity and the sensitivity of the wiring region is superimposed as noise to the sensing operation.

이에 반하여, 상기 실시형태에서는, 제 1 전극열 (20) 로부터 연장되는 제 1 배선층 (27a, 27b, 27c) 과 제 2 전극열 (30) 로부터 연장되는 제 2 배선층 (37a, 37b, 37c) 을 좌우의 다른 영역으로 인출할 수 있고, 연장 배선층 (28a, 28b, 28c) 을 (i) 의 영역에, 연장 배선층 (38a, 38b, 38c) 을 (ii) 의 영역에 서로 영역을 나누어 배선할 수 있다. 그 때문에 개개의 제 1 배선층과 제 2 배선층의 결합 용량을 저하시킬 수 있어, 배선 영역 (H) 에 민감한 감도를 가지는 영역을 없앨 수 있다.On the other hand, in the above embodiment, the first wiring layers 27a, 27b, 27c extending from the first electrode row 20 and the second wiring layers 37a, 37b, 37c extending from the second electrode row 30 The extended wiring layers 28a, 28b and 28c can be wired to the region of (i) and the extended wiring layers 38a, 38b and 38c can be wired to the region of (ii) have. Therefore, the coupling capacitance between the individual first wiring layers and the second wiring layers can be lowered, and the region having sensitivity sensitive to the wiring region H can be eliminated.

또, 제 1 배선층 (27a, 27b, 27c) 과 제 2 배선층 (37a, 37b, 37c) 이 서로 엇갈려 배선되어 있으면, 배선 가이드층을 제 1 배선층과 제 2 배선층 사이의 모든 간격부에 형성하는 것이 필요해지고, 배선 가이드층을 다수 형성하는 것이 필요해진다. 한편으로, 실시형태에서는, 배선 가이드층 (49) 을 영역 (i) 과 영역 (ii) 사이에만 형성하면 된다.If the first wiring layers 27a, 27b, and 27c and the second wiring layers 37a, 37b, and 37c are staggered and wired to each other, the wiring guide layer may be formed in all the spaces between the first and second wiring layers And it becomes necessary to form a large number of wiring guide layers. On the other hand, in the embodiment, the wiring guide layer 49 may be formed only between the region (i) and the region (ii).

도 2 에 나타내는 입력 장치 (10) 에서는, 입력 장치 (10) 와 표면 패널 (2) 을 투과하여 외부로부터 표시 패널 (5) 의 표시 화상을 볼 수 있다. 이 표시를 보면서 표면 패널 (2) 에 손가락을 닿게 함으로써, 입력 장치 (10) 를 조작할 수 있다.In the input device 10 shown in Fig. 2, a display image of the display panel 5 can be seen from the outside through the input device 10 and the surface panel 2. [ By touching the surface panel 2 with a finger while viewing this display, the input device 10 can be operated.

이 입력 장치 (10) 는, 제 1 전극열 (20) 과 제 2 전극열 (30) 사이에 정전 용량이 형성되어 있다. 제 1 전극열 (20) 과 제 2 전극열 (30) 중 어느 일방의 전극열에 차례로 펄스상의 구동 전력이 주어지면, 구동 전력의 상승과 하강의 타이밍에서 타방의 전극열에 검지 전류가 흐르고, 검지 회로에서 이 검지 전류가 검출된다. 손가락이 접근하면, 손가락과 전극층 사이에 정전 용량이 형성되기 때문에, 상기 검출 전류가 변화한다. 이 검출 전류의 변화를 검지함으로써, 표면 패널 (2) 의 어느 지점에 손가락이 접근하고 있는지를 검출할 수 있다.In this input device 10, an electrostatic capacitance is formed between the first electrode row 20 and the second electrode row 30. When pulse driving power is sequentially given to one of the first electrode row 20 and the second electrode row 30, a detection current flows in the other electrode row at the timing of rising and falling of the driving power, The detection current is detected. When the finger approaches, a capacitance is formed between the finger and the electrode layer, so that the detection current changes. By detecting the change of the detection current, it is possible to detect at which point of the surface panel 2 the finger is approaching.

상기 입력 장치 (10) 는, 제 2 배선층 (37b, 37c) 이, 제 1 전극층 (21A, 21B) 과 제 2 전극층 (31A, 31B) 의 내부를 통과하고 있기 때문에 이웃하는 전극층 사이에 제 2 배선층을 통과시키기 위한 통로를 형성할 필요가 없다. 따라서, 제 1 전극층 (21) (21A, 21B) 의 각각과 제 2 전극층 (31) (31A, 31B) 의 각각의 치수나 배치 간격을, 제 2 배선층의 주회를 위해서 제약되지 않고 자유롭게 설정할 수 있다. 따라서, 각 전극층 (21) (21A, 21B), (31) (31A, 31B) 을 서로 접근하여 배치하는 것이 가능해지고, 검지 감도를 높일 수가 있어, 검지 동작의 분해능을 높이는 것이 가능해진다.Since the second wiring layers 37b and 37c pass through the inside of the first electrode layers 21A and 21B and the second electrode layers 31A and 31B in the input device 10, It is not necessary to form a passageway for passing the gas. Therefore, the dimensions and arrangement intervals of each of the first electrode layers 21 (21A, 21B) and the second electrode layers 31 (31A, 31B) can be freely set without restriction for the main circuit of the second wiring layer . Therefore, it becomes possible to dispose the electrode layers 21 (21A, 21B), 31 (31A, 31B) closer to each other, increase the detection sensitivity, and improve the resolution of the detection operation.

또, 제 2 배선층 (37b, 37c) 이, 제 1 전극층 (21A, 21B) 과 제 2 전극층 (31A, 31B) 의 내부를 통과하고 있기 때문에, 제 2 배선층 (37a, 37b, 37c) 을, 제 1 배선층 (27a, 27b, 27c) 과 상이한 영역에 배선할 수 있어, 제 1 배선층 (27a, 27b, 27c) 과 제 2 배선층 (37a, 37b, 37c) 을 서로 엇갈리게 주회할 필요가 없다. 이것은 연장 배선층 (28a, 28b, 28c) 과 연장 배선층 (38a, 38b, 38c) 에 있어서도 동일하다. 따라서, 제 1 전극열 (20) 로부터의 배선층과 제 2 전극열 (30) 로부터의 배선층의 결합 용량을 저감시킬 수 있고, 배선 영역 (H) 에 있어서의 검지 노이즈를 저감시킬 수 있어, S/N 비를 개선시키는 것이 가능해진다.Since the second wiring layers 37b and 37c pass through the first electrode layers 21A and 21B and the second electrode layers 31A and 31B, the second wiring layers 37a, 37b, The first wiring layers 27a, 27b, and 27c and the second wiring layers 37a, 37b, and 37c do not need to be alternated with each other because they can be wired in regions different from the first wiring layers 27a, 27b, and 27c. The same applies to the extension wiring layers 28a, 28b, and 28c and the extension wiring layers 38a, 38b, and 38c. Therefore, the coupling capacitance between the wiring layer from the first electrode array 20 and the wiring layer from the second electrode array 30 can be reduced, the detection noise in the wiring region H can be reduced, and the S / N ratio can be improved.

도 5 는 본 발명의 제 2 실시형태의 입력 장치 (110) 의 전극의 배치 구조를 나타내는 부분 확대 평면도이다. 도 5 에서는, 도 2 에 나타내는 제 1 실시형태와 동일한 구성 부분에 동일한 부호를 붙이고 자세한 설명을 생략한다.5 is a partially enlarged plan view showing an arrangement structure of electrodes of the input device 110 according to the second embodiment of the present invention. 5, the same components as those of the first embodiment shown in Fig. 2 are denoted by the same reference numerals, and a detailed description thereof will be omitted.

도 2 와 도 5 의 쌍방의 실시형태에서는, 제 2 전극층 (31) 로부터 연장되는 제 2 배선층 (37c) 이, 제 1 전극층 (21A) 의 제 1 배선 통로 (23A) 와 제 1 전극층 (21B) 의 제 1 배선층 (23B) 의 내부를 통과하고 있다. 또 제 2 전극층 (31A) 으로부터 연장되는 제 2 배선층 (37b) 도 제 1 전극층 (21B) 에 형성된 제 1 배선 통로 (23B) 의 내부를 통과하고 있다. 제 2 배선층 (37c) 과 제 1 전극층 (21A) 사이에 정전 용량이 형성되어 감도를 갖고, 제 2 배선층 (37b, 37c) 과 제 1 전극층 (21B) 사이도 정전 용량이 형성되어 감도를 가지게 되어, 이 감도가 S/N 비를 악화시키는 원인이 된다.2 and 5, a second wiring layer 37c extending from the second electrode layer 31 is formed on the first wiring layer 23A and the first electrode layer 21B of the first electrode layer 21A, Of the first wiring layer 23B. The second wiring layer 37b extending from the second electrode layer 31A also passes through the first wiring passage 23B formed in the first electrode layer 21B. Electrostatic capacitance is formed between the second wiring layer 37c and the first electrode layer 21A to have sensitivity and a capacitance is formed between the second wiring layers 37b and 37c and the first electrode layer 21B to have sensitivity , And this sensitivity causes the S / N ratio to deteriorate.

그래서, 도 5 에 나타내는 입력 장치 (110) 에서는, 제 1 전극층 (21A) 에 있어서, 제 2 배선층 (37c) 의 양측에 전극 가이드층 (26, 26) 이 형성되어 있고, 전극 가이드층 (26, 26) 은, 제 1 전극층 (21A) 의 구분 전극층 (24, 24) 과 절연 되고, 제 2 배선층 (37c) 과도 절연되어 있다. 이 전극 가이드층 (26, 26) 의 존재에 의해, 제 2 배선층 (37c) 과 제 1 전극층 (21A) 사이의 용량 결합을 저감시킬 수 있어, S/N 비를 개선시킬 수 있게 된다.5, the electrode guide layers 26 and 26 are formed on both sides of the second wiring layer 37c in the first electrode layer 21A and the electrode guide layers 26 and 26 are formed on both sides of the second wiring layer 37c. 26 are insulated from the group electrode layers 24, 24 of the first electrode layer 21A and are also insulated from the second wiring layer 37c. The presence of the electrode guide layers 26 and 26 makes it possible to reduce capacitive coupling between the second wiring layer 37c and the first electrode layer 21A and to improve the S / N ratio.

마찬가지로, 제 1 전극층 (21B) 에 있어서도, 제 1 배선 통로 (23B) 의 내부를 통과하고 있는 제 2 배선층 (37b, 37c) 의 양측에 전극 가이드층 (26, 26) 이 형성되어 있고, 전극 가이드층 (26, 26) 이, 제 2 배선층 (37b, 37c) 과 제 1 전극층 (21B) 의 쌍방과 절연되어 있다. 따라서, 제 1 전극층 (21B) 에 있어서의 검지 노이즈의 발생을 억제할 수 있게 된다.Similarly, also in the first electrode layer 21B, the electrode guide layers 26, 26 are formed on both sides of the second wiring layers 37b, 37c passing through the inside of the first wiring passage 23B, The layers 26 and 26 are insulated from both the second wiring layers 37b and 37c and the first electrode layer 21B. Therefore, generation of detection noise in the first electrode layer 21B can be suppressed.

전극 가이드층 (26) 은, 특별히 배선되지 않고 이른바 부유 상태여도 된다. 단, 전극 가이드층 (26) 이 별도의 배선 경로에서 접지 전위로 설정되는 것이 바람직하다.The electrode guide layer 26 may be in a floating state without special wiring. However, it is preferable that the electrode guide layer 26 is set to the ground potential in a separate wiring path.

도 5 에 나타내는 실시형태에서는, 배선 통로가 형성되어 있지 않은 제 1 전극층 (21) 의 내부에, 제 1 배선 통로 (23A, 23B) 와 동일한 경사 방향으로 연장되는 개구부 (21a) 가 형성되어 있다. 제 2 전극층 (31) 에도 내부에 경사 방향으로 연장되는 개구부 (31a) 가 형성되어 있다. 이로써, 제 1 배선 통로 (23A, 23B) 가 형성되어 있는 제 1 전극층 (21A, 21B) 과, 배선 통로가 형성되어 있지 않은 제 1 전극층 (21) 의 면적의 차이를 작게할 수 있어, 제 1 전극층의 감도를 균일화할 수 있다. 마찬가지로, 제 2 배선 통로 (33A, 33B) 가 형성되어 있는 제 2 전극층 (31A, 31B) 과, 배선 통로가 형성되어 있지 않은 제 2 전극층 (31) 의 면적의 차이를 작게할 수 있어, 제 2 전극층의 감도를 균일화할 수 있다.In the embodiment shown in Fig. 5, an opening 21a extending in the same oblique direction as that of the first wiring passages 23A and 23B is formed in the first electrode layer 21 in which no wiring passage is formed. The second electrode layer 31 is also provided with an opening 31a extending in an inclined direction. This makes it possible to reduce the difference in area between the first electrode layers 21A and 21B in which the first wiring paths 23A and 23B are formed and the first electrode layer 21 in which the wiring paths are not formed, The sensitivity of the electrode layer can be made uniform. The difference between the areas of the second electrode layers 31A and 31B in which the second wiring paths 33A and 33B are formed and the area of the second electrode layer 31 in which the wiring paths are not formed can be reduced, The sensitivity of the electrode layer can be made uniform.

도 6 은 본 발명의 제 3 실시형태의 입력 장치 (210) 의 전극의 배치 구조를 나타내는 부분 평면도이다. 이하에서는, 도 2 에 나타내는 제 1 실시형태의 입력 장치 (10) 와의 차이점만을 설명한다.6 is a partial plan view showing the arrangement structure of the electrodes of the input device 210 according to the third embodiment of the present invention. Only the differences from the input device 10 of the first embodiment shown in Fig. 2 will be described below.

도 6 에 나타내는 입력 장치 (210) 는, 도 2 에 나타내는 입력 장치 (10) 에, 추가로 x4 열의 제 2 전극열 (30) 과 xe 열의 제 1 전극층 (21) 이 더해져 있다.The input device 210 shown in Fig. 6 has an input device 10 shown in Fig. 2, in which a second electrode row 30 of x4 rows and a first electrode layer 21 of xe row are added.

x3 열과 yc 열의 교차부에 위치하는 제 2 전극층 (31C) 으로부터는 상기 제 2 배선층 (37c) 이 연장되어 나와 있는데, 이 제 2 전극층 (31C) 에 제 2 배선 통로 (33C) 가 형성되어 있다. 또, y3 열과 xd 열의 교차부에 위치하는 제 1 전극층 (21C) 에 굴곡 형상의 제 1 배선 통로 (23C) 가 형성되어 있다.the second wiring layer 37c is extended from the second electrode layer 31C located at the intersection of the x3 and yc columns and the second wiring layer 33C is formed on the second electrode layer 31C. The first electrode layer 21C located at the intersection of the row y3 and the row xd is formed with a bent first wiring passage 23C.

x4 열과 yc 열의 교차부에 위치하는 제 2 전극층 (31) 으로부터 제 2 배선층 (37d) 이 연장되어 있다. 제 2 배선층 (37d) 은, 제 1 전극층 (21C) 의 제 1 배선 통로 (23C) 와, 제 2 전극층 (31C) 의 제 2 배선 통로 (33C) 와, 제 1 전극층 (21A) 의 제 1 배선 통로 (23A) 와, 제 2 전극층 (31A) 의 제 2 배선 통로 (33A) 와, 제 1 전극층 (21B) 의 제 1 배선 통로 (23B) 및 제 2 전극층 (31B) 의 제 2 배선 통로 (33B) 의 내부를 통과하고, 제 2 배선층 (37a, 37b, 37c) 과 나란히 배선 영역 (H) 으로 인출되어 있다.and the second wiring layer 37d extends from the second electrode layer 31 located at the intersection of the x4 and yc columns. The second wiring layer 37d is electrically connected to the first wiring passage 23C of the first electrode layer 21C and the second wiring passage 33C of the second electrode layer 31C and the first wiring layer 33C of the first electrode layer 21A, The second wiring passage 33A of the second electrode layer 31A and the first wiring passage 23B of the first electrode layer 21B and the second wiring passage 33B of the second electrode layer 31B, And is led out to the wiring region H side by side with the second wiring layers 37a, 37b, and 37c.

도 6 에 나타내는 바와 같이, 제 1 전극층 (21C) 에 굴곡 형상의 배선 통로 (23C) 를 형성함으로써, 그것보다 도면 하측에 위치하는 제 2 전극층 (31) 으로부터 연장되는 제 2 배선층 (37d) 을 통과시키고, 다른 제 2 배선층 (37a, 37b, 37c) 과 나열되어 인출할 수 있게 된다. 이 구조를 채용하면, X 방향의 전극층의 배치수를 늘리지 않고, Y 방향에서의 전극층의 배치수를 늘린 경우에 있어서도, 제 2 전극층 (31) 으로부터 연장되는 제 2 배선층을, 제 1 전극층의 제 1 배선 통로와 제 2 전극층의 제 2 배선 통로 내에서 인출할 수 있고, 검지 영역 (S) 의 크기와 면적을 자유롭게 설정하는 것이 가능해진다.As shown in FIG. 6, by forming the bent wiring path 23C in the first electrode layer 21C, the second wiring layer 37d extending from the second electrode layer 31 located below the lower electrode layer 31 is passed And the second wiring layers 37a, 37b, and 37c are aligned and drawn out. When this structure is employed, even when the number of electrode layers arranged in the Y direction is increased without increasing the number of electrode layers arranged in the X direction, the second wiring layer extending from the second electrode layer 31 can be formed as the first electrode layer 1 wiring path and the second wiring path of the second electrode layer, and the size and area of the detection area S can be freely set.

또한, Y 방향에서의 전극층의 배치수를 늘리지 않고, X 방향에서의 전극수의 배치수를 늘릴 필요가 있을 때에는, 도 2 에 나타내는,전극층 전체의 배치를 1 쌍으로 하고, 이것을 X 방향으로 2 쌍 이상 배치함으로써 대응할 수 있다. 이 경우에는, 제 1 전극열 (20) 로부터 연장되어 나오는 복수의 제 1 배선층과 제 2 전극열 (30) 로부터 연장되어 나오는 복수의 제 2 배선층이, X 방향에 교대로 배치되지만, 제 1 배선층과 제 2 배선층이 1 개씩 교대로 배선되는 것은 피할 수 있어, 배선 영역 (H) 에서 검지 노이즈가 발생하는 것을 억제할 수 있다.When it is necessary to increase the number of electrode arrangements in the X direction without increasing the number of electrode layers arranged in the Y direction, the arrangement of the entire electrode layers shown in Fig. 2 is made to be one pair, Or more. In this case, a plurality of first wiring layers extending from the first electrode row 20 and a plurality of second wiring layers extending from the second electrode row 30 are alternately arranged in the X direction. However, And the second wiring layer can be avoided from being alternately wired one by one, and generation of detection noise in the wiring region H can be suppressed.

도 7 에는, y2 열과 xc 열의 교차부에 위치하는 제 1 전극층 (21A) 의 변형예가 나타나 있다.Fig. 7 shows a modification of the first electrode layer 21A located at the intersection of the y2 column and the xc column.

이 제 1 전극층 (21A) 은, 구분 전극층 (24, 24) 이, 연결부 (24a) 에 의해 연결되어 있다. 구분 전극층 (24, 24) 과 연결부 (24a) 는, 동일한 도전 재료로 일체로 형성되어 있다. 배선 통로 (23A, 23A) 는, 연결부 (24a) 를 사이에 두고 비스듬한 방향으로 분할되어 형성되어 있다. 제 2 배선층 (37c, 37c) 은, 상기 배선 통로 (23A, 23A) 의 내부에 배치되어 있는데, 연결부 (24a) 를 사이에 두고 분리되어 있다.In the first electrode layer 21A, the segment electrode layers 24, 24 are connected by a connecting portion 24a. The group electrode layers 24 and 24 and the connecting portion 24a are integrally formed from the same conductive material. The wiring paths 23A and 23A are formed by being divided in an oblique direction with a connecting portion 24a therebetween. The second wiring layers 37c and 37c are disposed inside the wiring paths 23A and 23A and are separated from each other with the connecting portion 24a therebetween.

이 구성에서는, 연결부 (24a) 를 덮는 제 4 절연층 (47) 과 제 4 브릿지 접속층 (48) 이 비스듬하게 연장되도록 형성되어 있고, 제 4 브릿지 접속층 (48) 에 의해, 분리된 제 2 배선층 (37c, 37c) 끼리가 접속되어 도통되고 있다.In this configuration, the fourth insulating layer 47 and the fourth bridge connection layer 48 that cover the connection portion 24a are formed to extend obliquely, and the fourth bridge connection layer 48 is formed by the second bridge connection layer 48, And the wiring layers 37c and 37c are connected to each other and rendered conductive.

1 : 터치 패널
2 : 표면 패널
5 : 표시 패널
10 : 입력 장치
11 : 기판
20 : 제 1 전극열
21, 21A, 21B : 제 1 전극층
22 : 연결부
23A, 23B, 23C : 제 1 배선 통로
24, 25 : 구분 전극층
26 : 전극 가이드층
27a, 27b, 27c : 제 1 배선층
28a, 28b, 28c : 연장 배선층
30 : 제 2 전극열
31, 31A, 31B : 제 2 전극층
33A, 33B, 33C : 제 2 배선 통로
37a, 37b, 37c, 37d : 제 2 배선층
38a, 38b, 38c : 연장 배선층
41 : 제 1 절연층
42 : 제 1 브릿지 접속층
43 : 제 2 절연층
44 : 제 2 브릿지 접속층
45 : 제 2 절연층
46 : 제 3 브릿지 접속층
49 : 배선 가이드층
110, 210 : 입력 장치
H : 배선 영역
1: Touch panel
2: Surface panel
5: Display panel
10: Input device
11: substrate
20: first electrode column
21, 21A, 21B: first electrode layer
22: Connection
23A, 23B, and 23C: a first wiring passage
24, 25: Classification electrode layer
26: electrode guide layer
27a, 27b, 27c: a first wiring layer
28a, 28b, 28c:
30: Second electrode column
31, 31A and 31B: the second electrode layer
33A, 33B, 33C: a second wiring passage
37a, 37b, 37c, 37d: the second wiring layer
38a, 38b, and 38c:
41: first insulating layer
42: first bridge connection layer
43: second insulating layer
44: second bridge connection layer
45: second insulating layer
46: third bridge connection layer
49: wiring guide layer
110, 210: input device
H: wiring area

Claims (7)

투광성의 기판에, 투광성의 도전 재료로 형성된 제 1 전극층과 제 2 전극층이 형성되고, 복수의 상기 제 1 전극층이 제 1 방향으로 나열되고, 복수의 상기 제 2 전극층이 제 1 방향과 교차하는 제 2 방향으로 나열되어 있는 입력 장치에 있어서,
상기 제 1 전극층과 상기 제 2 전극층 중 어느 일방의 전극층끼리를 연결하는 연결부가 상기 투광성의 도전 재료로 일체로 형성되고, 상기 연결부 상에 제 1 절연층과 제 1 브릿지 접속층이 중첩되어 형성되고, 상기 제 1 브릿지 접속층에 의해 타방의 전극층끼리가 도통되어 있고,
상기 제 1 전극층에 배선 통로가 형성되고, 상기 제 2 전극층으로부터 연장되는 배선층이 상기 배선 통로 내를 통과하고 있고,
상기 제 1 전극층을 상기 배선 통로로 구분한 구분 전극층과, 상기 배선층 중 어느 일방의 층이 상기 배선 통로 내에서 연속하고, 그 연속부 상에 제 2 절연층과 제 2 브릿지 접속층이 형성되고, 상기 제 2 브릿지 접속층에 의해 타방의 층이 도통되어 있는 것을 특징으로 하는 입력 장치.
A first electrode layer and a second electrode layer formed of a light-transmitting conductive material are formed on a light-transmissive substrate, a plurality of the first electrode layers are arranged in a first direction, and a plurality of the second electrode layers cross each other in the first direction In an input device arranged in two directions,
A connecting portion connecting one of the first electrode layer and the second electrode layer is integrally formed of the light transmitting conductive material and the first insulating layer and the first bridge connecting layer are formed on the connecting portion in an overlapping manner , The other electrode layer is electrically connected to each other by the first bridge connection layer,
A wiring layer is formed in the first electrode layer, a wiring layer extending from the second electrode layer passes through the wiring passage,
The first electrode layer is divided into the wiring layers and the second electrode layer and the second bridge connection layer are formed on the continuous portion of the wiring layer, And the other layer is made conductive by the second bridge connection layer.
제 1 항에 있어서,
상기 제 1 전극층의 상기 구분 전극층과 상기 배선층 사이에 전극 가이드층이 형성되어 있는, 입력 장치.
The method according to claim 1,
And an electrode guide layer is formed between the segment electrode layer and the wiring layer of the first electrode layer.
제 1 항 또는 제 2 항에 있어서,
상기 제 2 전극층에도 상기 배선 통로가 형성되고, 상기 제 2 전극층으로부터 연장되는 상기 배선층이, 상기 제 1 전극층에 형성된 상기 배선 통로 내와 다른 제 2 전극층에 형성된 상기 배선 통로 내를 통과하고 있고,
상기 다른 제 2 전극층에 있어서도, 상기 배선 통로로 구분한 구분 전극층과, 상기 배선층 중 어느 일방의 층이 상기 배선 통로 내에서 연속하고, 그 연속부 상에 상기 제 3 절연층과 상기 제 3 브릿지 접속층이 형성되고, 상기 제 3 브릿지 접속층에 의해 타방의 층이 도통되어 있는, 입력 장치.
3. The method according to claim 1 or 2,
The wiring layer is formed in the second electrode layer and the wiring layer extending from the second electrode layer passes through the wiring path formed in the second electrode layer different from the wiring path formed in the first electrode layer,
In the other second electrode layer, either one of the segment electrode layer and the wiring layer separated by the wiring passage is continuous in the wiring passage, and the third insulating layer and the third bridge connection Layer is formed, and the other layer is conducted by the third bridge connection layer.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극층과 상기 제 2 전극층은, 제 1 방향과 제 2 방향의 쌍방에 대해 경사진 경사 방향으로 나열되어 있고, 상기 배선층이 상기 경사 방향으로 연장되어 있는, 입력 장치.
3. The method according to claim 1 or 2,
Wherein the first electrode layer and the second electrode layer are arranged in an inclined direction inclined with respect to both the first direction and the second direction, and the wiring layer extends in the oblique direction.
제 4 항에 있어서,
제 1 방향으로 나열되는 복수의 상기 제 1 전극층으로 형성된 제 1 전극열이 제 2 방향으로 간격을 두고 복수 나열 형성되고, 제 2 방향으로 나열되는 복수의 상기 제 2 전극층으로 형성된 제 2 전극열이 제 1 방향으로 간격을 두고 복수 나열 형성되어 있는, 입력 장치.
5. The method of claim 4,
A plurality of first electrode rows formed of a plurality of the first electrode layers arranged in a first direction are arranged in a line in a second direction at intervals and a second electrode row formed of a plurality of second electrode layers arranged in a second direction Wherein the plurality of input devices are arranged in a line in the first direction at intervals.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극층으로부터 연장되는 배선층과, 상기 제 2 전극층으로부터 연장되는 상기 배선층이 모두 제 1 방향으로 연장되고, 상기 제 1 전극층으로부터 연장되는 상기 배선층이 서로 인접하고, 상기 제 2 전극층으로부터 연장되는 상기 배선층이 서로 인접해 있는, 입력 장치.
3. The method according to claim 1 or 2,
The wiring layer extending from the first electrode layer and the wiring layer extending from the second electrode layer all extend in the first direction and the wiring layers extending from the first electrode layer are adjacent to each other, Wherein the wiring layers are adjacent to each other.
제 6 항에 있어서,
상기 제 1 전극층으로부터 연장되는 배선층이 서로 인접하여 배열되어 있는 영역 (i) 과, 상기 제 2 전극층으로부터 연장되는 배선층이 서로 인접하여 배열되어 있는 영역 (ii) 사이에 배선 가이드층이 형성되어 있는, 입력 장치.
The method according to claim 6,
Wherein a wiring guide layer is formed between a region (i) in which wiring layers extending from the first electrode layer are arranged adjacent to each other and a region (ii) in which wiring layers extending from the second electrode layer are arranged adjacent to each other, Input device.
KR1020150146589A 2015-02-26 2015-10-21 Input device KR101668964B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015036999A JP6370727B2 (en) 2015-02-26 2015-02-26 Input device
JPJP-P-2015-036999 2015-02-26

Publications (2)

Publication Number Publication Date
KR20160104534A true KR20160104534A (en) 2016-09-05
KR101668964B1 KR101668964B1 (en) 2016-11-09

Family

ID=55260775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150146589A KR101668964B1 (en) 2015-02-26 2015-10-21 Input device

Country Status (3)

Country Link
JP (1) JP6370727B2 (en)
KR (1) KR101668964B1 (en)
CN (1) CN205028258U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101215A (en) * 2017-03-02 2018-09-12 후다바 덴시 고교 가부시키가이샤 Touch panel

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106020547B (en) * 2016-05-26 2019-11-05 京东方科技集团股份有限公司 A kind of substrate, touch screen and touch display unit
US10734359B2 (en) * 2018-08-22 2020-08-04 Micron Technology, Inc. Wiring with external terminal
JP7073230B2 (en) 2018-08-24 2022-05-23 株式会社ジャパンディスプレイ Display device
CN114662446B (en) * 2022-03-29 2024-05-03 东科半导体(安徽)股份有限公司 Wiring optimization method for reducing dynamic power consumption

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120075257A1 (en) * 2010-09-29 2012-03-29 Samsung Mobile Display Co., Ltd. Touch Screen Panel
KR20120083692A (en) * 2011-01-18 2012-07-26 삼성모바일디스플레이주식회사 Touch screen panel
KR20130012491A (en) * 2011-07-25 2013-02-04 한국과학기술원 A wiring structure of touch screen panel and a method for fabricating wirings of touch screen panel
JP2013143131A (en) 2012-01-06 2013-07-22 Tpk Touch Solutions (Xiamen) Inc Touch panel and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013013905A1 (en) * 2011-07-22 2013-01-31 Polyic Gmbh & Co. Kg Capacitive touch panel device
TW201445379A (en) * 2013-05-21 2014-12-01 Wintek Corp Touch panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120075257A1 (en) * 2010-09-29 2012-03-29 Samsung Mobile Display Co., Ltd. Touch Screen Panel
KR20120083692A (en) * 2011-01-18 2012-07-26 삼성모바일디스플레이주식회사 Touch screen panel
JP2012150782A (en) 2011-01-18 2012-08-09 Samsung Mobile Display Co Ltd Touch screen panel
KR20130012491A (en) * 2011-07-25 2013-02-04 한국과학기술원 A wiring structure of touch screen panel and a method for fabricating wirings of touch screen panel
JP2013143131A (en) 2012-01-06 2013-07-22 Tpk Touch Solutions (Xiamen) Inc Touch panel and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101215A (en) * 2017-03-02 2018-09-12 후다바 덴시 고교 가부시키가이샤 Touch panel

Also Published As

Publication number Publication date
KR101668964B1 (en) 2016-11-09
JP2016161963A (en) 2016-09-05
JP6370727B2 (en) 2018-08-08
CN205028258U (en) 2016-02-10

Similar Documents

Publication Publication Date Title
KR101668964B1 (en) Input device
US10282040B2 (en) Capacitive touch circuit pattern and manufacturing method thereof
US9471166B2 (en) Touch panel and liquid crystal display device having the touch panel
CN106293225B (en) Touch display panel and display device
US10496232B2 (en) Capacitive touch panel
CN101763199A (en) New pattern design for a capacitive touch screen
JP2010198586A (en) Input device
TW201743179A (en) Touch screen panels
JP6543754B2 (en) Input device
JP2013105275A (en) Touch panel
US20150205407A1 (en) Touch screen panel
KR20230133924A (en) Touch control panels and touch control display devices
TWI545491B (en) Touch panel and production method thereof
KR20090012514A (en) Touch screen using capacitive sensor
CN111367438B (en) Display panel and display device
CN114585994B (en) Touch substrate, touch module and touch display device
JP2013156725A (en) Touch panel and display device
KR20100126140A (en) Electrode pattern structure of capacitive touch panel
JP6525361B2 (en) Input device
KR101738254B1 (en) Input device
JP7634703B2 (en) Touch panel and touch display device
KR101790452B1 (en) Input device
WO2019093117A1 (en) Touch sensor
JP6374816B2 (en) Input device
TWI640910B (en) Display screen, capacitive touch circuit and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151021

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160823

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161018

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161018

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201012

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230729