[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20160101226A - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR20160101226A
KR20160101226A KR1020150022468A KR20150022468A KR20160101226A KR 20160101226 A KR20160101226 A KR 20160101226A KR 1020150022468 A KR1020150022468 A KR 1020150022468A KR 20150022468 A KR20150022468 A KR 20150022468A KR 20160101226 A KR20160101226 A KR 20160101226A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
support substrate
electrode
Prior art date
Application number
KR1020150022468A
Other languages
English (en)
Inventor
박태영
이상범
최번재
김성준
정진욱
한세준
황보수민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150022468A priority Critical patent/KR20160101226A/ko
Priority to US15/042,658 priority patent/US20160240733A1/en
Publication of KR20160101226A publication Critical patent/KR20160101226A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 반도체 발광 소자는 지지 기판; 상기 지지 기판 상에 배치되며, 상기 지지 기판에 인장 응력(tensile stress)을 인가하는 제1 층; 상기 제1 층 상에 배치되는 본딩층; 상기 본딩층 상에 배치되며, 상기 지지 기판에 압축 응력(compressive stress)을 인가하는 제2 층; 및 상기 제2 층 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;을 포함한다.

Description

반도체 발광 소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명의 기술적 사상은 반도체 발광 소자에 관한 것으로서, 보다 상세하게는 제조 공정 중 작업성을 감소시키지 않으면서 발광 효율(luminous efficiency)이 증가된 반도체 발광 소자에 관한 것이다.
반도체 발광 소자는 전류가 가해지면 전자와 정공의 재결합 원리를 이용하여 광을 방출하며, 낮은 소비전력, 고휘도, 소형화 등의 여러 장점 때문에 광원으로서 널리 사용되고 있다. 특히, 질화물계 발광 소자가 개발된 후에는 활용범위가 더욱 확대되어 백라이트 유닛, 가정용 조명장치, 자동차 조명 등으로 채용되고 있다.
반도체 발광 소자의 반도체 발광 구조물을 성장시킬 때, 성장 기판과의 열 팽창 계수의 차이 등의 이유로 인하여 상기 반도체 발광 구조물에 응력(stress)이 형성될 수 있다. 상기 응력은 반도체 발광 소자의 제작 공정 중 장애 요인이 될 수 있으므로, 이를 효율적으로 완화하면서 동시에 반도체 발광 소자의 발광 효율을 상승시키는 것이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 반도체 발광 소자의 구동 전압을 낮추어 발광 효율을 향상시키는 구조를 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광 소자는 지지 기판; 상기 지지 기판 상에 배치되며, 상기 지지 기판에 인장 응력(tensile stress)을 인가하는 제1 층; 상기 제1 층 상에 배치되며, 제1 및 제2 본딩 메탈의 반응물로 이루어지는 본딩층; 상기 본딩층 상에 배치되며, 상기 지지 기판에 압축 응력(compressive stress)을 인가하는 제2 층; 및 상기 제2 층 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 층의 열 팽창 계수는 상기 지지 기판의 열팽창 계수보다 클 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 본딩층은 상기 제1 층에 인접한 제1 본딩층 및 상기 제2 층에 인접한 제2 본딩층을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제2 층의 열팽창 계수는 상기 제1 층의 열팽창 계수보다 작을 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 층은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제2 층은 Ti, W, Ta, Ga, Si, 이들의 합금 및 이들의 질화물로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 본딩 메탈은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al, Ti 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제2 본딩 메탈은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al, Ti 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 지지 기판은 실리콘 기판이고, 상기 제1 층은 Al 으로 이루어지고, 상기 제1 및 제2 본딩층은 Ti 으로 이루어지고, 상기 제2 층은 TiN 으로 이루어질 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 층의 두께는 30 nm 내지 500 nm 일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 층의 두께는 50 nm 내지 200 nm 일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제2 층의 두께는 50 nm 내지 500 nm 일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제2 층의 두께는 200 nm 내지 300 nm 일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 지지 기판은 실리콘(silicon) 기판일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 및 제2 도전형 반도체층과 상기 활성층은 Ⅲ족 질화물 반도체층일 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광 소자는 지지 기판; 상기 지지 기판 상에 배치되며, 상기 지지 기판의 열팽창 계수보다 큰 열팽창 계수를 갖는 제1 물질층; 상기 제1 물질층 상에 배치되는 본딩층; 상기 본딩층 상에 배치되며, 상기 제1 물질층의 열팽창 계수보다 작은 열팽창 계수를 갖는 제2 물질층; 및 상기 제1 물질층 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 압축 응력 완화층은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 인장 응력 완화층은 Ti, W, Ta, Ga, 이들의 합금 및 이들의 질화물로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 본딩층은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al, Ti 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 압축 응력 완화층의 두께는 50 nm 내지 200 nm 이고, 상기 인장 응력 완화층의 두께는 200 nm 내지 300 nm 일 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 발광 소자는 실리콘 기판;상기 실리콘 기판 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물과 상기 실리콘 기판 사이에 배치되며, 상기 실리콘 기판에 인장 응력을 인가하는 인장 응력 인가층; 상기 발광 구조물과 상기 인장 응력 인가층 사이에 배치되며, 상기 실리콘 기판에 압축 응력을 인가하는 압축 응력 인가층; 및 상기 인장 응력 인가층 및 상기 압축 응력 인가층 사이에 배치되는 본딩층;을 포함할 수 있다.
본 발명의 기술적 사상에 의한 반도체 발광 소자는 구동 전압을 낮추어 발광 효율을 증가시킬 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 나타내는 단면도이다.
도 2a 내지 도 2d는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 제조 방법을 나타낸 공정도이다.
도 3a 내지 도 3b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 나타내는 단면도이다.
도 4 및 도 5는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 채용한 반도체 발광 소자 패키지를 나타내는 단면도이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 나타내는 단면도이다.
도 7은 본 발명의 기술적 사상의 일 실시예와 비교예 1 및 비교예 2의 XRD 결과를 비교한 도표이다.
도 8은 본 발명의 기술적 사상의 일 실시예를 어닐링(annealing) 하기 전후와 비교예 2를 어닐링 하기 전후의 전류-전압(current-volatage, IV) 변화를 나타내는 도표이다.
도 9는 본 발명의 기술적 사상의 일 실시예와 비교예 2 및 3의 생산 수율을 비교한 도표이다.
도 10 및 도 11은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 백색 광원 모듈의 개략적인 단면도이다.
도 12는 조명 장치에 채용 가능한 백색 광원 모듈을 나타내는 개략도이다.
도 13은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 백색 발광 장치에 적용 가능한 파장 변화 물질을 설명하기 위한 CIE 1931 좌표계이다.
도 14는 양자점의 단면 구조를 나타내는 개략도이다.
도 15는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 백라이트 유닛의 개략적인 사시도이다.
도 16은 직하형 백라이트 유닛의 일 실시예를 나타낸다.
도 17은 직하형 백라이트 유닛에 있어서, 광원의 배치의 일 예를 나타낸다.
도 18은 직하형 백라이트 유닛의 다른 실시예를 나타낸다.
도 19는 직하형 백라이트 유닛의 또 다른 실시예를 나타낸다.
도 20은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 조명 장치로서 벌브형 램프를 간략하게 나타내는 분해 사시도이다.
도 21은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 조명 장치로서 통신 모듈을 포함하는 램프를 개략적으로 나타내는 분해 사시도이다.
도 22는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
이하에서 설명하는 반도체 발광 소자는 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 나타내는 단면도이다.
도 1을 참조하면, 상기 반도체 발광 소자(100)는 지지 기판(111), 발광 구조물(S), 및 상기 지지 기판(111)과 상기 발광 구조물(S)을 접합시키는 다층 본딩 구조를 포함할 수 있다.
상기 반도체 발광 소자(100)는 일측 전극으로서 상기 발광 구조물(S) 상에 배치되는 오믹 컨택층(118), 상기 오믹 컨택층(118) 상에 배치되는 전극층(119)을 포함할 수 있다. 타측 전극으로서 상기 지지 기판(111)이 사용될 수 있다. 예를 들어, 상기 지지 기판(111)은 실리콘 기판과 같은 반도체 기판일 수 있다. 하지만, 이에 한정되지 않으며, 상기 지지 기판(111)은 도전성 기판일 수 있다.
본 실시예에서, 상기 다층 본딩 구조는 상기 지지 기판(111) 상에 배치되는 제1 층(112a), 상기 제1 층(112a) 상에 배치되는 제1 본딩층(112b), 상기 제1 본딩층(112b) 상에 배치되는 제2 본딩층(113a), 상기 제2 본딩층(113a) 상에 배치되는 제2 층(113b)을 포함할 수 있다.
상기 제2 층(113b)은 지지 기판(111)에 압축 응력을 인가할 수 있다. 즉, 상기 제2 층(113b)은 지지 기판(111)의 인장 응력을 완화시킬 수 있다. 상기 제2 층(113b)의 열팽창 계수가 상기 제1 층(112a)의 열팽창 계수보다 작게 한다면, 상기 제2 층(113b)은 상기 제1 층(112a)에 의하여 지지 기판(111)에 인가된 인장 응력을 완화시킬 수 있다.
상기 제2 층(113b)은 Ti, W, Ta, Ga, 이들의 합금 및 이들의 질화물로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 구체적으로, 상기 제2 층(113b)은 TiN 으로 이루어질 수 있다.
상기 제2 층(113b)의 두께는 50 nm 내지 500 nm 일 수 있으며, 구체적으로, 200 nm 내지 300 nm 일 수 있다. 제2 층(113b)의 두께가 50 nm 보다 작으면 지지 기판(111)의 인장 응력을 완화시키는 효과가 크지 않을 수 있고, 제2 층(113b)의 두께가 500 nm 보다 크면 지지 기판(111)의 인장 응력이 과도하게 완화될 수 있다.
그러나, 상기 제2 층(113b)에 의하여 지지 기판(111)에 압축 응력이 가해짐으로 인하여 상기 반도체 발광 소자(100)를 채용한 패키지의 구동 전압이 증가할 수 있다. 이러한 구동 전압의 증가를 억제하기 위하여 상기 지지 기판(111)에 다시 인장 응력을 가하여 제2 층(113b)에 의해 인가된 압축 응력을 완화시킬 필요가 있다.
상기 제1 층(112a)은 상기 지지 기판(111)에 인장 응력을 인가할 수 있다. 즉, 상기 제1 층(112a)은 상기 지지 기판(111)의 압축 응력을 완화시킬 수 있다. 상기 제1 층(112a)의 열팽창 계수가 상기 지지 기판(111)의 열팽창 계수보다 크게 한다면, 상기 지지 기판(111)에 인장 응력을 인가할 수 있다.
상기 제1 층(112a)은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 구체적으로, 상기 제2 층(112a)은 Al 으로 이루어질 수 있다.
상기 제1 층(112a)의 두께는 30 nm 내지 500 nm 일 수 있으며, 구체적으로, 50 nm 내지 200 nm 일 수 있다. 제2 층(112a)의 두께가 30 nm 보다 작으면 지지 기판(111)에 충분한 인장 응력을 인가할 수 없으며, 제2 층(112a)의 두께가 500 nm 보다 크면 지지 기판(111)에 과도한 인장 응력을 인가할 수 있다.
상기 제1 층(112a) 상에 제1 본딩층(112b)이 배치될 수 있으며, 상기 제2 층(113b) 하에 제2 본딩층(113a)이 배치될 수 있다. 상기 제1 및 제2 본딩층(112b, 113a)은 상기 제1 층(112a)과 상기 제2 층(113b)을 접합시키는 본딩층을 형성할 수 있다. 상기 본딩층은 제1 본딩 메탈과 제2 본딩 메탈의 반응물로 이루어 질 수 있다.상기 제1 및 제2 본딩 메탈은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al, Ti 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 구체적으로, 상기 제1 및 제2 본딩층(112b, 113a)은 Ti 으로 이루어질 수 있다.
상기 발광 구조물(S)은 제1 도전형 반도체층(116), 활성층(115) 및 제2 도전형 반도체층(114)을 포함할 수 있다.
상기 제1 도전형 반도체층(116)은 n형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(116)은 n형 GaN을 포함할 수 있다.
본 실시예에서, 상기 제1 도전형 반도체층(116)은 제1 도전형 반도체 컨택층(116a)와 전류 확산층(116b)을 포함할 수 있다. 상기 제1 도전형 반도체 컨택층(116a)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 범위일 수 있다. 상기 제1 도전형 반도체 컨택층(116a)의 두께는 1 ㎛ 내지 5 ㎛일 수 있다. 상기 전류 확산층(116b)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1)층이 반복해서 적층되는 구조일 수 있다. 예를 들어, 상기 전류 확산층(116b)은 1 nm 내지 500 nm의 두께를 갖는 n형 GaN층 및/또는 AlxInyGazN (0≤x,y,z≤1, x+y+z≠0)으로 이루어진 조성이 다른 2 이상의 층이 반복되어 적층된 n형 초격자층일 수 있다. 상기 전류 확산층(116b)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 일 수 있다. 필요에 따라, 상기 전류 확산층(116b)은 절연 물질층이 추가적으로 도입될 수 있다.
상기 제2 도전형 반도체층(114)은 p형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 상기 제2 도전형 반도체층(114)은 단층 구조로 구현될 수도 있으나, 본 예와 같이, 서로 다른 조성을 갖는 다층 구조를 가질 수 있다. 도 1에 도시된 바와 같이, 상기 제2 도전형 반도체층(114)은 전자 차단층(EBL)(114a)과 저농도 p형 GaN층(114b)과 컨택층으로 제공되는 고농도 p형 GaN층(114c)을 포함할 수 있다. 예를 들어, 상기 전자 차단층(114a)은 5 nm ~ 100 nm 사이인 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)이 적층된 구조이거나, AlyGa(1-y)N (0<y≤1)으로 구성된 단일층일 수 있다. 상기 전자 차단층(114a)의 에너지 밴드갭은 활성층(115)으로부터 멀어질수록 감소할 수 있다. 예를 들어, 상기 전자 차단층(114a)의 Al 조성은 활성층(115)으로부터 멀어질수록 감소할 수 있다.
상기 활성층(115)은 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자 우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자 우물층과 양자 장벽층은 서로 다른 조성을 갖는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 상기 양자 우물층은 InxGa1 - xN (0<x≤1)이며, 상기 양자 장벽층은 GaN 또는 AlGaN일 수 있다. 양자 우물층과 양자 장벽층의 두께는 각각 1 nm ~ 50 nm 범위일 수 있다. 상기 활성층(115)은 다중 양자 우물 구조에 한정되지 않고, 단일 양자 우물 구조일 수 있다.
상기 반도체 발광 소자(100)는, 상기 제1 도전형 반도체층(114) 상에 순차적으로 배치된 오믹 컨택층(118)과 전극층(119)을 포함할 수 있다.
상기 전극층(119)은 이에 한정되지 않지만, Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 상기 전극층(119) 상에 패드 전극층을 더 포함할 수 있다. 상기 패드 전극층은 Au, Ni, Sn 등의 물질 중 적어도 하나를 포함하는 층일 수 있다.
상기 오믹 컨택층(118)은 칩 구조에 따라 다양하게 구현될 수 있다. 예를 들어 플립칩 구조인 경우에, 상기 오믹 컨택층(118)은 Ag, Au, Al등과 같은 금속, ITO, ZIO, GIO등과 같은 투명 도전성 산화물을 포함할 수 있다. 이와 반대로 배치되는 구조인 경우에, 상기 오믹 컨택층(118)은 투광성 전극으로 이루어질 수 있다. 상기 투광성 전극은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(indium tin oxide), ZITO(zinc-doped indium tin oxide), ZIO(zinc indium oxide), GIO(gallium indium oxide), ZTO(zinc ti≤n oxide), FTO(fluorine-doped tin oxide), AZO(aluminum-doped zinc oxide), GZO(gallium-doped zinc oxide), In4Sn3O12 및 Zn(1-x)MgxO(zinc magnesium oxide, 0≤x≤1)로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 오믹 컨택층(118)은 그래핀(graphene)을 포함할 수도 있다. 상기 전극층(119)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다.
도 2a 내지 도 2e는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 제조 방법을 나타낸 공정도이다. 이하 도 1과 동일한 구성 요소에 대한 설명은 생략한다.
도 2a를 참조하면, 성장 기판(110) 상에 발광 구조물(S)을 성장시킬 수 있다. 성장 기판(110)은 실리콘 기판일 수 있으며, 구체적으로 6인치 내지 18인치의 직경을 갖고, 500 ㎛ 내지 1500 ㎛의 두께를 가질 수 있다. 상기 성장 기판(110) 상에 제1 도전형 반도체층(116), 활성층(115) 및 제2 도전형 반도체층(114)을 순차적으로 성장시킬 수 있다. 제2 도전형 반도체층(114)은 전자 차단층(114a), 저농도 p형 GaN층(114b) 및 고농도 p형 GaN층(114c)이 순차적으로 적층된 구조일 수 있다. 제1 도전형 반도체층(116)은 제1 도전형 반도체 컨택층(116a) 및 전류 확산층(116b)이 순차적으로 적층된 구조일 수 있다. 성장 기판(110)이 실리콘 기판일 경우 상기 발광 구조물(S)은 인장 응력을 가질 수 있다.
도 2b를 참조하면, 지지 기판(111) 상에 제1 층(112a), 제1 본딩층(112b), 제2 본딩층(113a) 및 제2 층(113b)을 순차적으로 형성할 수 있다. 상기 제1 층(112a) 및 제1 본딩층(112b)은 e-beam evaporator에 의하여 증착될 수 있으며, 제2 층(113b) 및 제2 본딩층(113a)은 스퍼터링에 의하여 형성될 수 있다.
도 2c를 참조하면, 도 2a에서 성장 기판(110) 상에서 성장된 발광 구조물(S)과 제1 층(112a), 제1 본딩층(112b), 제2 본딩층(113a) 및 제2 층(113b)이 순차적으로 형성된 지지 기판(111)을 접합할 수 있다. 제1 및 제2 본딩층(112b, 113a)은 접합하여 하나의 본딩층을 형성할 수 있다.
상기 제1 층(112a), 제1 본딩층(112b), 제2 본딩층(113a) 및 제2 층(113b) 없이 발광 구조물(S)과 지지 기판(111)이 직접 접합한다면 지지 기판(111)에 인장 응력이 발생할 수 있다. 지지 기판(111)에 인장 응력이 발생하여 그대로 유지된다면, 이후 반도체 발광 소자(100)의 제조 공정에서 이의 핸들링이 곤란할 수 있다.
도 2d를 참조하면, 발광 구조물(S)로부터 성장 기판(110)을 제거하고, 제1 도전형 반도체층(116) 상에 오믹 컨택층(118)을 형성할 수 있다. 상기 성장 기판(110)의 제거는 레이저 리프트 오프(laser lift-off) 공정에 의하여 수행되거나 또는 그라인딩(grinding) 등의 기계적인 방법으로 제거할 수 있다.
도 3a 내지 도 3b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 나타내는 단면도이다. 도 3b는 도 3a에 도시된 반도체 발광소자를 I-I'선으로 절취한 측단면도이다. 이하, 도 1에서 설명한 것과 동일한 구성 요소는 설명을 생략한다.
도 3a 및 도 3b를 참조하면, 반도체 발광 소자(200)는 조명용으로 고출력을 위한 대면적 구조일 수 있다. 상기 반도체 발광 소자(200)는 전류 분산의 효율 및 방열 효율을 높이기 위한 구조이다.
상기 반도체 발광 소자(200)는 발광 적층체(S)와, 제1 전극(220), 절연층(230), 제2 전극(208) 및 지지 기판(210)을 포함한다. 상기 제1 전극(220)과 상기 지지 기판(210) 사이에 제1 층(212a), 제1 본딩층(212b), 제2 본딩층(213a) 및 제2 층(213b)이 순차적으로 배치될 수 있다. 제1 및 제2 본딩층(212b, 213a)은 접합하여 하나의 본딩층을 형성할 수 있다.
상기 제1 층(212a)은 상기 지지 기판(210)에 인장 응력을 인가할 수 있다. 즉, 상기 제1 층(212a)은 상기 지지 기판(210)의 압축 응력을 완화시킬 수 있다. 상기 제1 층(212a)의 열팽창 계수가 상기 지지 기판(210)의 열팽창 계수보다 크게 한다면, 상기 지지 기판(210)에 인장 응력을 인가할 수 있다.
상기 제2 층(213b)은 지지 기판(210)에 압축 응력을 인가할 수 있다. 즉, 상기 제2 층(213b)은 지지 기판(210)의 인장 응력을 완화시킬 수 있다. 상기 제2 층(213b)의 열팽창 계수가 상기 제1 층(212a)의 열팽창 계수보다 작게 한다면, 상기 제2 층(213b)은 상기 제1 층(212a)에 의하여 지지 기판(210)에 인가된 인장 응력을 완화시킬 수 있다.
상기 제1 및 제2 본딩층(213a, 213b)은 제1 층(212a)과 제2 층(213b)을 접합시킬 수 있다.
상기 발광 적층체(S)는 순차적으로 적층된 제1 도전형 반도체층(204), 활성층(205), 제2 도전형 반도체층(206)을 포함할 수 있다.
상기 제1 전극(220)은 제1 도전형 반도체층(204)에 전기적으로 접속하기 위하여 제2 도전형 반도체층(206) 및 활성층(205)과는 전기적으로 절연되어 상기 제1 도전형 반도체층(204)의 적어도 일부 영역까지 연장된 하나 이상의 도전성 비아(280)을 포함할 수 있다. 상기 도전성 비아(280)는 제1 전극(220)의 계면에서부터 제2 전극(208), 제2 도전형 반도체층(206) 및 활성층(205)을 통과하여 제1 도전형 반도체층(204) 내부까지 연장될 수 있다. 이러한 도전성 비아(280)은 식각 공정, 예를 들어, ICP-RIE 등을 이용하여 형성될 수 있다
상기 제1 전극(220) 상에는 상기 제1 전극(220)이 상기 도전성 기판(210) 및 제1 도전형 반도체층(204)을 제외한 다른 영역과는 전기적으로 절연시키기 위한 절연층(230)이 제공된다. 도 3b에 도시된 바와 같이, 상기 절연층(230)은 상기 제2 전극(208)과 제1 전극(220)의 사이뿐만 아니라 상기 도전성 비아(280)의 측면에도 형성된다. 이로써, 상기 도전성 비아(280)의 측면에 노출되는 상기 제2 전극(208), 제2 도전형 반도체층(206) 및 활성층(205)과 상기 제1 전극(220)을 절연시킬 수 있다. 절연층(230)은 SiO2, SiOxNy, SixNy과 같은 절연 물질을 증착시켜 형성될 수 있다.
상기 도전성 비아(280)에 의해 제1 도전형 반도체층(204)의 컨택 영역(C)이 노출되며, 상기 제1 전극(220)의 일부 영역은 상기 도전성 비아(280)을 통해 상기 컨택 영역(C)에 접하도록 형성될 수 있다. 이로써, 상기 제1 전극(220)은 상기 제1 도전형 반도체층(204)에 접속될 수 있다.
상기 도전성 비아(280)은 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 및 제2 도전형 반도체층(204, 206)과의 접촉 직경(또는 접촉 면적) 등이 적절히 조절될 수 있으며(도 3a 참조), 행과 열을 따라 다양한 형태로 배열됨으로써 전류 흐름이 개선될 수 있다. 컨택 영역(C) 면적은 발광 적층체(S)의 평면 면적의 대략 0.1% 내지 20%의 범위가 되도록 도전성 비아의 개수 및 접촉 면적이 조절될 수 있다. 예를 들어 0.5% 내지 15%이며, 나아가, 1% 내지 10%일 수 있다. 상기 면적이 0.1%보다 작으면 전류 분산이 균일하지 않아 발광 특성이 떨어지며 또한 20% 이상으로 전극 면적이 증가하면 상대적으로 발광 면적의 감소로 발광 특성 및 휘도가 감소하는 문제가 발생할 수 있다.
상기 제1 도전형 반도체층(204)과 접촉하는 영역의 도전성 비아(280)의 반경은 예를 들어, 1 ㎛ 내지 50 ㎛의 범위일 수 있으며, 도전성 비아(280)의 개수는 발광 적층체(S) 영역의 넓이에 따라, 발광 적층체(S) 영역 당 1개 내지 48000개일 수 있다. 도전성 비아(280)는 발광 적층체 영역(S)의 넓이에 따라 다르지만, 예를 들어 2개 내지 45000개이며, 나아가 5개 내지 40000개이며, 더 나아가 10개 내지 35000개일 수 있다. 각 도전성 비아(280) 간의 거리는 10 ㎛ 내지 1000 ㎛ 범위의 행과 열을 가지는 매트릭스 구조일 수 있으며, 예를 들어 50 ㎛ 내지 700 ㎛ 범위일 수 있으며, 나아가 100 ㎛ 내지 500 ㎛범위일 수 있고, 더 나아가 150 ㎛ 내지 400 ㎛범위 일 수 있다.
각 도전성 비아(280) 간의 거리가 10 ㎛보다 작으면 비아의 개수가 증가하게 되고 상대적으로 발광면적이 줄어들어 발광 효율이 떨어지며, 거리가 1000 ㎛보다 커지면 전류 확산이 어려워 발광 효율이 떨어지는 문제점이 있을 수 있다. 도전성 비아(280)의 깊이는 제2 도전형 반도체층(206) 및 활성층(205)의 두께에 따라 다르게 형성될 수 있고, 예컨대, 0.1 ㎛ 내지 5.0 ㎛의 범위일 수 있다.
상기 제2 전극(208)은 도 3b에서 도시된 바와 같이 상기 발광 적층체(S) 외부로 연장되어 노출된 전극 형성 영역(E)을 제공한다. 상기 전극 형성 영역(E)은 외부 전원을 상기 제2 전극(208)에 연결하기 위한 전극패드부(219)를 구비할 수 있다. 이러한 전극 형성 영역(E)을 1개로 예시되어 있으나, 필요에 따라 복수개로 구비할 수 있다. 상기 전극 형성 영역(E)은 도 3a에 도시된 바와 같이 발광면적을 최대화하기 위해서 상기 질화물 반도체 발광 소자(200)의 일측 모서리에 형성할 수 있다.
본 실시예와 같이, 전극 패드부(219) 주위에는 에칭 스톱용 절연층(240)에 배치될 수 있다. 상기 에칭스톱용 절연층(240)은 발광적층체(S) 형성 후 그리고 제2 전극(208)형성 전에 전극 형성 영역(E)에 형성될 수 있으며, 전극 형성 영역(E)를 위한 에칭 공정시에 에칭 스톱으로 작용할 수 있다.
상기 제2 전극(208)은 상기 제2 도전형 반도체층(206)과 오믹 컨택을 이루면서도 높은 반사율을 갖는 물질이 사용될 수 있다. 이러한 제2 전극(208)의 물질로는 앞서 예시된 반사 전극 물질이 사용될 수 있다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 채용한 반도체 발광 소자 패키지를 나타내는 단면도이다.
도 4를 참조하면, 반도체 발광소자 패키지(300)는 도 1에 도시된 반도체 발광소자(100), 실장 기판(310) 및 봉지체(303)를 포함할 수 있다. 상기 반도체 발광소자(100)는 실장 기판(310)에 실장되어 와이어(W)를 통하여 실장 기판(310)과 전기적으로 연결될 수 있다. 상기 실장 기판(310)은 기판 본체(311), 상부 전극(313) 및 하부 전극(314)과 상부 전극(313)과 하부 전극(314)을 연결하는 관통 전극(312)을 포함할 수 있다. 실장 기판(310)의 본체는 수지 또는 세라믹 또는 금속일 수 있으며, 상부 또는 하부 전극(313, 314)은 Au, Cu, Ag, Al와 같은 금속층일 수 있다. 예를 들어, 상기 실장 기판(313)은 실리콘 기판일 수 있다.PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(310)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(303)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(303) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
도 5는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 채용한 반도체 발광 소자 패키지를 나타내는 단면도이다.
도 5를 참조하면, 반도체 발광소자 패키지(400)는 도 1에 도시된 반도체 발광 소자(100), 패키지 본체(402) 및 한 쌍의 리드 프레임(403)일 수 있다.
상기 반도체 발광 소자(100)는 리드 프레임(403)에 실장되어, 각 전극이 와이어(W)에 의해 리드 프레임(403)에 전기적으로 연결될 수 있다. 필요에 따라, 반도체 발광 소자(100)는 리드 프레임(403) 아닌 다른 영역, 예를 들어, 패키지 본체(402)에 실장될 수 있다. 또한, 패키지 본체(402)는 빛의 반사효율이 향상되도록 컵형상의 홈부를 가질 수 있으며, 이러한 홈부에는 반도체 발광 소자(100)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(405)가 형성될 수 있다.
상기 봉지체(405)에는 필요에 따라 형광체 및/또는 양자점와 같은 파장 변화 물질이 함유될 수 있다. 파장 변환 물질에 대한 상세한 설명은 후술하기로 한다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 나타내는 단면도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 반도체 발광소자(500)는 제1 도전형 반도체층(511), 활성층(512), 제2 도전형 반도체층(513), 제2 전극층(520), 제1 전극층(540) 및 지지 기판(550)이 순차 적층되어 형성될 수 있다. 상기 제1 전극(540)과 상기 지지 기판(550) 사이에 제1 층(501a), 제1 본딩층(501b), 제2 본딩층(502a) 및 제2 층(502b)이 순차적으로 배치될 수 있다. 상기 제1 도전형 반도체층(511), 활성층(512), 제2 도전형 반도체층(513)은 발광 적층체(510)를 이룰 수 있다.
상기 제1 층(501a)은 상기 지지 기판(550)에 인장 응력을 인가할 수 있다. 즉, 상기 제1 층(501a)은 상기 지지 기판(550)의 압축 응력을 완화시킬 수 있다. 상기 제1 층(501a)의 열팽창 계수가 상기 지지 기판(550)의 열팽창 계수보다 크게 한다면, 상기 지지 기판(550)에 인장 응력을 인가할 수 있다.
상기 제2 층(502b)은 지지 기판(550)에 압축 응력을 인가할 수 있다. 즉, 상기 제2 층(502b)은 지지 기판(550)의 인장 응력을 완화시킬 수 있다. 상기 제2 층(502b)의 열팽창 계수가 상기 제1 층(501a)의 열팽창 계수보다 작게 한다면, 상기 제2 층(502b)은 상기 제1 층(501a)에 의하여 지지 기판(550)에 인가된 인장 응력을 완화시킬 수 있다.
상기 제1 및 제2 본딩층(501b, 502a)은 제1 층(501a)과 제2 층(502b)을 접합시킬 수 있다.
제1 전극층(540)은, 제1 도전형 반도체층(511)에 전기적으로 접속되고 제1 전극층(540)의 일면으로부터 제1 도전형 반도체층(511)의 적어도 일부 영역까지 연장된 하나 또는 그 이상의 콘택홀(541)을 포함할 수 있다. 제1 전극층(540)은 제1 절연층(530)에 의해 제2 전극층(520), 제2 도전형 반도체층(513) 및 활성층(512)과 전기적으로 절연될 수 있다.
상기 제1 절연층(530)의 적어도 일부는 다층으로 형성될 수 있으며 활성층으로부터의 광을 반사하는 역할을 할 수 있다. 상기 활성층(512)에서 하부 방향으로 방출된 빛을 반사시켜 상부 방향으로 리디렉션(redirection)할 수 있다. 다층으로 이루어진 다층 절연층은 굴절률이 서로 다른 2종류의 절연층들이 교대로 적층된 구조로 제공될 수 있다. 상기 다층 절연층을 구성하는 절연층들의 굴절률과 두께를 적절히 조절하여 분산형 브래그 반사기(distributed Bragg reflector, DBR)로 제공될 수도 있다.
상기 다층 절연층들의 두께는 상기 활성층(512)에서 생성되는 빛의 파장이 λ이고 상기 각 절연층의 굴절률이 n일 때, 각각 λ/4n일 수 있다. 구체적으로, 상기 절연층들 각각의 두께는 약 20Å 내지 2000Å일 수 있다. 이때, 상기 활성층(512)에서 생성된 빛의 파장에 대해서 높은 반사율(70% 이상)을 갖도록 상기 절연층들 각각의 굴절률과 두께가 설계될 수 있다. 예를 들어, 상기 절연층들 각각의 두께는 동일할 수 있으나, 서로 다를 수도 있다.
상기 절연층들 각각의 굴절률은 약 1.1 내지 약 2.5 범위에서 결정될 수 있다.
본 실시예에서는, 상기 절연층들 각각이 2회 내지 40회 반복하여 적층됨으로써 반사구조를 구성할 수 있다.
상기 다층 절연층은 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN 및 TiSiN로 이루어진 군에서 선택된 적어도 하나의 물질로 이루어질 수 있다.
상기 제1 전극층(540) 및 지지 기판(550)을 관통하여 제2 전극층(520)과 상기 제2 전극층(520)의 하면에 형성된 제2 전극패드(560)를 전기적으로 접속하는 제2 도전성 비아(575)가 형성될 수 있다. 또한, 상기 지지 기판(550)을 관통하여 제1 전극층(540)과 상기 제1 전극층(540)의 하면에 형성된 제1 전극패드(560`)를 전기적으로 접속하는 제1 도전성 비아(575`)가 형성될 수 있다. 제2 도전성 비아(575)가 제1 전극층(540) 및 지지 기판(550)과 각각 전기적으로 절연되도록 하고, 제1 도전성 비아(575`)가 기판(550)과 전기적으로 절연되도록 하기 위하여, 제2 도전성 비아(575)의 측면 및 제1 도전성 비아(575`)의 측면을 모두 덮으며 상기 기판(550)의 하면을 따라 연결되는 제2 절연층(570)이 형성될 수 있다.
상기 제1 및 제2 전극패드(560`, 560) 하에 상호 연결용 범프(interconnected bump)가 배치될 수 있다. 상호 연결용 범프는 제1 범프(580`) 및 제2 범프(580)를 포함하며, 제1 및 제2 도전성 비아(575`, 575)을 통해 상기 제1 및 제2 도전형 반도체층(511, 513)과 각각 전기적으로 접속될 수 있다. 상기 제1 및 제2 범프(580, 580`)는 상기 반도체 발광소자(500)에서 동일한 방향을 향하도록 배치될 수 있다.
상기 제1 및 제2 범프(580`, 580)는 각각 제1 및 제2 전극패드(560`, 560)의 하면에 순차적으로 배치되는 UBM층(under bump metallurgy)(588, 588`), 금속간 화합물(intermetallic compound, IMC)(584, 584`), 솔더 범프(582, 582`)를 포함할 수 있다. 또한, 상기 UBM층(588, 588`)의 측면 상에 형성된 배리어 층(586, 586`)을 포함할 수 있다. 상기 제1 및 제2 범프(580, 580`)는 각각 단일 또는 복수개로 배치될 수 있다.
상기 UBM층(588, 588`)은 각 제1 및 제2 전극패드(560`, 560)와 솔더 범프(582, 582`)간의 계면 접합력을 증대시키고, 전기적인 통로를 제공할 수 있다. 또한, 상기 UBM층(588, 588`)은 리플로우(reflow) 과정에서 솔더가 제1 및 제2 전극패드(560`, 560)으로 확산되는 것을 방지할 수 있다. 즉, 솔더를 구성하는 성분이 상기 제1 및 제2 전극패드(560`, 560)로 스며드는 것을 차단할 수 있다.
상기 UBM층(588, 588`)은 상기 제1 및 제2 전극패드(560`, 560)와의 전기적 접속을 위해 금속 재질로 이루어질 수 있다.
예를 들어, 상기 UBM층(588, 588`)은 상기 제1 및 제2 전극패드(560`, 560)와 접촉하는 티타늄(Ti)층 및 상기 티타늄(Ti)층 상에 배치되는 니켈(Ni)층의 다층막 구조를 가질 수 있다. 또한, 도시하지는 않았으나 상기 UBM층(588, 588`)은 상기 니켈층 대신에 상기 티타늄층 상에 배치되는 구리층을 포함하는 다층 구조를 가질 수도 있다.
본 실시 형태에서는 상기 UBM층(588, 588`)이 티타늄(Ti)-니켈(Ni)의 다층 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 UBM층(588, 588`)은 상기 제1 및 제2 전극패드(560`, 560)와 접촉하는 크롬(Cr)층 및 상기 크롬(Cr)층 상에 배치되는 니켈(Ni)층을 포함하는 다층 구조, 또는 크롬(Cr)층 및 상기 크롬(Cr)층 상에 배치되는 구리(Cu)층을 포함하는 다층 구조를 가질 수 있다.
또한, 본 실시 형태에서는 상기 UBM층(588, 588`)이 다층 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 UBM층(588, 588`)은 니켈(Ni)층 또는 구리(Cu)층을 포함하는 단일층 구조를 가지는 것도 가능하다.
상기 UBM층(588, 588`)은, 예를 들어, 스퍼터링(sputtering), 전자빔(e-beam) 증착, 도금(plating)과 같은 공정으로 형성될 수 있다.
상기 금속간 화합물(584, 584`)은 상기 UBM층(588, 588`)의 하면에 형성될 수 있다. 상기 금속간 화합물(584, 584`)은 솔더 범프(582, 582`)를 형성하는 리플로우 과정에서 형성될 수 있다. 상기 금속간 화합물(584, 584`)은, 예를 들어, 솔더 내의 주석(Sn) 성분이 UBM층(588, 588`)의 금속, 예를 들어, 니켈(Ni)과 반응하여 형성되며, 주석-니켈의 2원계 합금을 이룰 수 있다.
상기 솔더 범프(582, 582`)는 상기 금속간 화합물(584, 584`)을 매개로 상기 UBM층(588, 588`)과 결속(bonding)될 수 있다. 즉, 일종의 접착제 역할을 하는 상기 금속간 화합물(584, 584`)에 의해 상기 UBM 층(588, 588`) 하에 견고하게 결합될 수 있다.
상기 솔더 범프(582, 582`)는 상기 UBM층(588, 588`) 하에서 솔더를 리플로우하여 형성될 수 있다. 상기 솔더는, 예를 들어, 일반적인 SAC305(Sn96 .5Ag3 .0Cu0 .5)가 사용될 수 있다.
상기 배리어층(586, 586`)은 상기 UBM층(588, 588`)의 측면을 덮도록 형성될 수 있다. 상기 배리어층(586, 586`)은 상기 금속간 화합물(584, 584`)로부터 제1 및 제2 전극패드(560`, 560)를 향해 완만하게 경사진 구조를 가질 수 있다. 또한, 도시하지는 않았으나, 상기 배리어층(586, 586`)은 상기 제1 및 제2 전극패드(560`, 560)의 하면으로 수직하게 연장될 수도 있다.
상기 배리어층(586, 586`)은 상기 솔더 범프(582, 582`)에 대한 젖음성(wettability)을 최소화하여 상기 금속간 화합물(584, 584`) 및 상기 솔더 범프(582, 582`)가 상기 UBM층(586, 586`)의 측면으로 확산되는 것을 차단할 수 있다. 이는 상기 배리어층(586, 586`)의 상기 금속간 화합물(584, 584`) 및 상기 솔더 범프(582, 582`)에 대한 젖음성(wettability)이 충분히 작도록 물질을 구성함으로써 달성할 수 있다. 따라서, 상기 배리어층(586, 586`) 상에는 상기 금속간 화합물(584, 584`) 또는 상기 솔더 범프(582, 582`)가 형성되지 않을 수 있다.
상기 배리어층(586, 586`)은 상기 UBM층(588, 588`)의 구성원소 중 적어도 하나를 함유한 산화막일 수 있다. 예를 들어, 상기 배리어층(586, 586`)은 니켈(Ni) 및 구리(Cu) 중 적어도 하나의 원소를 함유한 산화막일 수 있다.
상기 배리어층(586, 586`)은 상기 UBM층(588, 588`)의 측면을 산화시켜 형성될 수 있으며, 예를 들어, 열 산화(thermal oxiation) 또는 플라스마 산화(plasma oxidation) 공정을 수행하여 상기 UBM층(588, 588`)의 측면을 산화시키는 방식으로 형성될 수 있다.
도 7은 본 발명의 기술적 사상의 일 실시예와 비교예 1 및 비교예 2의 XRD 결과를 비교한 도표이다.
상기 실시예는 도 1에 도시된 반도체 발광 소자이고, 비교예 1은 순수한 실리콘 기판(bare silicon)이고, 비교예 2는 실리콘 기판에서 성장된 발광 구조물(S)을 채용한 반도체 발광 소자로서, 도 1에 도시된 반도체 발광 소자(100)에서 제2 층(113b) 및 제2 본딩층(113a)을 제거한 것이다. 비교예 3은 사파이어 기판에서 성장된 발광 구조물(S)을 채용한 반도체 발광 소자로서, 도 1에 도시된 반도체 발광 소자(100)에서 제1 층(112a), 제1 본딩층(112b), 제2 층(113b) 및 제2 본딩층(113a)을 제거한 것이다. 여기서, 제1 층(113b)은 TiN으로 이루어 졌고, 제2 층(112a)은 Al으로 이루어 졌으며, 제1 및 제2 본딩층(113a, 112b)은 Ti으로 이루어 졌으며, 지지 기판(111)은 실리콘 기판이다.
도 7을 참조하면, 비교예 1의 실리콘의 (004) 면에서 측정된 XRD 피크는 69.1264˚이고, 비교예 2의 실리콘 (004) 면에서 측정된 XRD 피크는 69.1307˚이고, 실시예의 실리콘 (004) 면에서 측정된 XRD 피크는 69.1282˚이다. 이로부터, 실리콘 지지 기판에 TiN/Ti층을 개재하여 발광 구조물을 접합시키면(비교예 2), 순수한 실리콘 기판(비교예 1)에 비하여 실리콘 지지 기판에 압축 응력이 강화되고, 실리콘 지지 기판에 TiN/Ti-Ti/Al층을 개재하여 발광 구조물을 접합시키면(실시예), 다시 실리콘 지지 기판의 압축 응력이 완화되는 것을 알 수 있다.
하기 표 1은 실시예와 비교예 2 및 3의 반도체 발광 소자를 각각 다이 어태치(die attach)하고 와이어 본딩(wire-bonding)하여 패키징하고 190℃에서 30분 간 열처리한 후, 1 A의 구동 전류를 흘리며 구동 전압(operating volatage)을 비교한 표이다.
실시예 비교예 2 비교예 3
구동 전압 3.66 V 4.22 V 3.79 V
표 1을 참조하면, 실시예의 구동 전압은 비교예 2 보다 작고, 비교예 3보다도 작은 것을 알 수 있다. 따라서, 실리콘 지지 기판을 사용하는 경우, 본 실시예와 같은 구조를 갖게 되면, 응력 발생으로 지지 기판의 휘어짐 때문에 생기는 공정 상 장애를 개선시킬 수 있을 뿐만 아니라, 구동 전압도 낮출 수 있는 것을 알 수 있다. 구동 전압이 낮아지면 반도체 발광 소자의 발광 효율이 증가한다.
구동 전압이 상승하면 반도체 발광 소자의 발광 효율이 감소하므로, 본 발명의 기술적 사상에 따른 일 실시예의 반도체 발광 소자는 발광 구조물에 인가된 응력을 완화시키면서 발광 효율을 높일 수 있다는 것을 알 수 있다.
표 1 및 도 7을 참조하면, 실시예에서, 압축 응력이 비교예 2보다 완화되었을 때 구동 전압이 낮아지는 것을 통하여, TiN/Ti를 개재하여 실리콘 지지 기판을 실리콘 성장 기판에서 성장된 발광 구조물과 접합시킬 때, 반도체 발광 소자 패키지의 구동 전압이 상승하는 원인은 실리콘 지지 기판에 가해진 압축 응력인 것으로 볼 수 있다.
도 8은 실시예를 190 ℃에서 어닐링(annealing) 하기 전후와 비교예 2를 190 ℃에서 어닐링 하기 전후의 전류-전압(current-volatage, I-V) 변화를 나타내는 도표이다.
도 8을 참조하면, 비교예를 어닐링 하기 전에는 I-V 커브가 오믹(Ohmic) 특성을 보이다가 비교예 2를 어닐링 한 후, I-V 커브가 쇼트키(Schottky) 특성을 보이는 것을 알 수 있다. 반면, 실시예는 어닐링 하기 전후 I-V 커브의 변화가 작은 것을 알 수 있다. 이는 실시예에서 TiN/Ti층 밑에 Ti/Al층을 더함으로 인하여, 실리콘 지지 기판의 압축 응력이 완화됨으로써 쇼트키 장벽의 높이가 비교예 2의 쇼트키 장벽의 높이보다 낮아진다는 것을 보여준다.
도 9는 본 발명의 기술적 사상의 일 실시예와 비교예 2 및 3의 생산 수율을 비교한 도표이다. 여기서 생산 수율은, 전체 생산된 반도체 발광 소자 패키지에서 평균 구동 전압이 4.2V 이하가 되는 것의 비율을 백분율로 나타낸 것이다.
도 9를 참조하면, 비교예 2의 경우 생산 수율이 68% 이하였으나, 실시예의 경우 98% 이상이어서, 사파이어 기판 위에서 발광 구조물이 성장된 비교예 3과 거의 동등한 수준인 것을 알 수 있다.
도 10 및 도 11은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 백색 광원 모듈의 개략적인 단면도이다.
도 10을 참조하면, LCD 백라이트용 광원모듈(1100)은, 회로 기판(1110) 및 회로 기판(1110) 상에 실장된 복수의 백색광 발광장치들(1100a)의 배열을 포함할 수 있다. 회로 기판(1110) 상면에는 백색광 발광장치(1100a)와 접속되는 도전 패턴이 형성될 수 있다.
각각의 백색광 발광장치(1100a)는, 청색광을 방출하는 발광소자(1130)가 회로 기판(1110)에 COB(chip on board) 방식으로 직접 실장되는 구조를 가질 수 있다. 각각의 백색광 발광장치(1100a)는 별도의 반사벽을 갖지 않으며, 파장변환부(1150a)가 렌즈 기능을 갖는 반구형상으로 구비되어 넓은 지향각을 나타낼 수 있다. 이러한 넓은 지향각은, LCD 디스플레이의 두께 또는 폭을 감소시키는데 기여할 수 있다.
도 11을 참조하면, LCD 백라이트용 광원모듈(1200)은, 회로 기판(1110) 및 회로 기판(1110) 상에 실장된 복수의 백색광 발광장치들(1100b)의 배열을 포함할 수 있다. 각각의 백색광 발광장치(1100b)는 패키지 본체(1125)의 반사컵 내에 실장된 청색광을 방출하는 발광소자(1130) 및 이를 봉지하는 파장변환부(1150b)를 구비할 수 있다.
상기 파장변환부(1150a,1150b)에는 필요에 따라 형광체 및/또는 양자점과 같은 파장변환물질이 함유될 수 있다. 파장변환물질에 대한 상세한 설명은 후술하기로 한다.
도 12는 조명 장치에 채용 가능한 백색 광원 모듈을 나타내는 개략도이다.
도 12를 참조하면, 광원모듈은 각각 회로 기판 상에 탑재된 복수의 발광 소자 패키지를 포함할 수 있다. 하나의 광원 모듈에 탑재된 복수의 발광소자 패키지는 동일한 파장의 빛을 발생시키는 동종(同種)의 패키지로도 구성될 수 있으나, 본 실시예와 같이, 서로 상이한 파장의 빛을 발생시키는 이종(異種)의 패키지로 구성될 수도 있다.
도 12의 (a)를 참조하면, 백색 광원 모듈은 색온도 4000K 와 3000K인 백색 발광 소자 패키지와 적색 발광 소자 패키지를 조합하여 구성될 수 있다. 상기 백색 광원 모듈은 색온도 3000K ~ 4000K 범위로 조절 가능하고 연색성 Ra도 105 ~ 100 범위인 백색광을 제공할 수 있다.
도 12의 (b)를 참조하면, 백색 광원 모듈은, 백색 발광소자 패키지만으로 구성되되, 일부 패키지는 다른 색온도의 백색광을 가질 수 있다. 예를 들어, 색온도 2700K인 백색 발광 소자 패키지와 색온도 5000K인 백색 발광 소자 패키지를 조합하여 색온도 2700K ~ 5000K 범위로 조절 가능하고 연색성 Ra가 85 ~ 99인 백색광을 제공할 수 있다. 여기서, 각 색온도의 발광 소자 패키지 수는 주로 기본 색온도 설정 값에 따라 개수를 달리할 수 있다. 예를 들어, 기본 설정 값이 색온도 4000K 부근의 조명장치라면 4000K에 해당하는 패키지의 개수가 색온도 3000K 또는 적색 발광 소자 패키지 개수보다 많도록 할 수 있다.
이와 같이, 이종의 발광 소자 패키지는 청색 발광 소자에 황색, 녹색, 적색 또는 오렌지색의 형광체를 조합하여 백색광을 발하는 발광 소자와 보라색, 청색, 녹색, 적색 또는 적외선 발광 소자 중 적어도 하나를 포함하도록 구성하여 백색광의 색온도 및 연색성(color rendering index, CRI)을 조절하도록 할 수 있다.
상술된 백색광원모듈은 벌브형 조명장치(도 20의 '4200' 또는 도 21의 '4300')의 광원모듈(4240)로 사용될 수 있다.
단일 발광소자 패키지에서는, 발광소자인 LED 칩의 파장과 형광체의 종류 및 배합비에 따라, 원하는 색의 광을 결정하고, 백색광일 경우에는 색온도와 연색성을 조절할 수 있다.
예를 들어, LED 칩이 청색광을 발광하는 경우, 황색, 녹색, 적색 형광체 중 적어도 하나를 포함한 발광 소자 패키지는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 이와 달리, 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광 소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 이와 같이, 백색광을 내는 발광 소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광 소자 중 적어도 하나를 포함하도록 구성할 수도 있다.
이 경우, 조명 장치는 연색성을 나트륨 등(sodium lamp)에서 태양광 수준으로 조절할 수 있으며, 또한 색온도를 1500K에서 20000K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
도 13은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 백색 발광 장치에 적용 가능한 파장 변화 물질을 설명하기 위한 CIE 1931 좌표계이다.
도 13에 도시된 CIE 1931 좌표계를 참조하면, UV 또는 청색 LED에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 LED의 조합으로 만들어지는 백색 광은 2개 이상의 피크 파장을 가지며, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 상에 위치할 수 있다. 또는, 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 상기 백색 광의 색 온도는 2000K ~ 20000K사이에 해당한다.
반도체 발광소자로부터 방출되는 광의 파장을 변환하기 위한 물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다
형광체로는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4) - 식 (1)
단, 식 (1) 중, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
플루오라이드(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +(예를 들어, Mn의 조성비는 0<z≤0.17일 수 있음)
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 플루오라이드계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 각각 Mn을 함유하지 않는 불화물로 코팅되거나 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅을 더 포함할 수 있다. 상기와 같은 플루어라이트계 적색 형광체의 경우 기타 형광체와 달리 40 nm 이하의 협반치폭(narrow FWHM)을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표 2는 청색 LED 칩(440 ~ 460nm) 또는 UV LED 칩(380 ~ 440nm)을 사용한 백색 발광 소자의 응용분야별 형광체 종류이다.
용도 형광체
LED TV BLU β-SiAlON:Eu2 +, (Ca, Sr)AlSiN3:Eu2 +, La3Si6N11:Ce3 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +
조명 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
Side View
(Mobile, Note PC)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, (Sr, Ba, Ca, Mg)2SiO4:Eu2 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +
전장
(Head Lamp, etc.)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
또한, 파장변환부는 형광체를 대체하거나 형광체와 혼합하여 양자점(quantum dot, QD)과 같은 파장변환물질들이 사용될 수 있다.
도 14는 양자점의 단면 구조를 나타내는 개략도이다.
도 14를 참조하면, 양자점(QD)은 II-VI족 또는 III-V족 화합물반도체로 이루어진 코어(core)-쉘(shell)구조를 가질 수 있다. 예를 들면, CdSe, InP 등과 같은 코어(core)와 ZnS, ZnSe과 같은 쉘(shell)을 가질 수 있다. 또한, 상기 양자점은 코어 및 쉘의 안정화를 위한 리간드(ligand) 를 포함할 수 있다. 예를 들어, 상기 코어 직경은 1 ~ 30 nm, 나아가 3 ~ 10 nm일 수 있다, 상기 쉘 두께는 0.1 ~ 20 nm, 나아가 0.5 ~ 2 nm일 수 있다.
상기 양자점은 사이즈에 따라 다양한 컬러를 구현할 수 있으며, 특히 형광체 대체 물질로 사용되는 경우에는 적색 또는 녹색 형광체로 사용될 수 있다. 양자점을 이용하는 경우, 협반치폭(예, 약 35 nm)을 구현할 수 있다.
상기 파장변환물질은 봉지재에 함유된 형태로 구현될 수 있으나(도 10 및 도 11 참조), 이와 달리, 필름형상으로 미리 제조되어 LED 칩 또는 도광판과 같은 광학구조의 표면에 부착해서 사용할 수도 있으며(도 17 내지 19 참조), 이 경우에, 상기 파장변환물질은 균일한 두께의 구조로 원하는 영역에 용이하게 적용할 수 있다.
도 15는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 백라이트 유닛의 개략적인 사시도이다.
도 15를 참조하면, 백라이트 유닛(2000)은 도광판(2040) 및 도광판(2040) 양측면에 제공되는 광원모듈(2010)을 포함할 수 있다. 또한, 백라이트 유닛(2000)은 도광판(2040)의 하부에 배치되는 반사판(2020)을 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2000)은 에지형 백라이트 유닛일 수 있다.
실시예에 따라, 광원모듈(2010)은 도광판(2040)의 일 측면에만 제공되거나, 다른 측면에 추가적으로 제공될 수도 있다. 광원모듈(2010)은 인쇄회로기판(2001) 및 인쇄회로기판(2001) 상면에 실장된 복수의 광원(2005)을 포함할 수 있다.
도 16은 직하형 백라이트 유닛의 일 실시예를 나타낸다.
도 16을 참조하면, 백라이트 유닛(2100)은 광확산판(2140) 및 광확산판(2140) 하부에 배열된 광원모듈(2110)을 포함할 수 있다. 또한, 백라이트 유닛(2100)은 광확산판(2140) 하부에 배치되며, 광원모듈(2110)을 수용하는 바텀케이스(2160)를 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2100)은 직하형 백라이트 유닛일 수 있다.
광원모듈(2110)은 인쇄회로기판(2101) 및 인쇄회로기판(2101) 상면에 실장된 복수의 광원(2105)을 포함할 수 있다.
도 17 내지 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 백라이트 유닛의 개략적인 단면도이다.
도 17 내지 19의 백라이트 유닛들(2500, 2600, 2700)은 파장변환부(2550, 2650, 2750)가 광원(2505, 2605, 2705)에 배치되지 않고, 광원(2505, 2605, 2705)의 외부에서 백라이트 유닛들(2500, 2600, 2700) 내에 배치되어 광을 변환시킬 수 있다.
도 17을 참조하면, 백라이트 유닛(2500)은 직하형 백라이트 유닛으로, 파장변환부(2550), 상기 파장변환부(2550)의 하부에 배열된 광원모듈(2510) 및 상기 광원모듈(2510)을 수용하는 바텀케이스(2560)를 포함할 수 있다. 또한, 광원모듈(2510)은 인쇄회로기판(2501) 및 상기 인쇄회로기판(2501) 상면에 실장된 복수의 광원(2505)을 포함할 수 있다. 상기 광원(2505)은 도 14 및 도 15의 광원모듈(1100, 1200) 중 어느 하나에서, 파장변환부(1150a, 1150b)에서 파장변환물질이 생략된 형태일 수 있다.
본 실시예의 백라이트 유닛(2500)에서는, 바텀케이스(2560) 상부에 파장변환부(2550)가 배치될 수 있다. 따라서, 광원모듈(2510)로부터 방출되는 광의 적어도 일부가 파장변환부(2550)에 의해 파장 변환될 수 있다. 상기 파장변환부(2550)는 별도의 필름으로 제조되어 적용될 수 있으나, 도시되지 않은 광확산판과 일체로 결합된 형태로 제공될 수 있다.
도 18 및 19를 참조하면, 백라이트 유닛(2600, 2700)은 에지형 백라이트 유닛으로, 파장변환부(2650, 2750), 도광판(2640, 2740), 상기 도광판(2640, 2740)의 일 측에 배치되는 반사부(2620, 2720) 및 광원(2605, 2705)을 포함할 수 있다.
상기 광원(2605, 2705)에서 방출되는 광은 상기 반사부(2620, 2720)에 의해 상기 도광판(2640, 2740)의 내부로 안내될 수 있다. 도 26a의 백라이트 유닛(2600)에서, 파장변환부(2650)는 도광판(2640)과 광원(2605)의 사이에 배치될 수 있다. 도 26b의 백라이트 유닛(2700)에서, 파장변환부(2750)는 도광판(2740)의 광 방출면 상에 배치될 수 있다.
상기 도 17 내지 19에서의 파장변환부(2550, 2650, 2750)에는 통상적인 형광체가 포함될 수 있다. 특히, 광원으로부터의 열 또는 수분에 취약한 양자점의 특성을 보완하기 위하여 양자점 형광체를 사용하는 경우, 도 17 내지 도 19에 개시된 파장변환부(2550, 2650, 2750) 구조를 백라이트 유닛(2500, 2600, 2700)에 활용할 수 있다.
도 20은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 조명 장치로서 벌브형 램프를 간략하게 나타내는 분해 사시도이다.
도 20을 참조하면, 조명 장치(4200)는 소켓(4210), 전원부(4220), 방열부(4230), 광원모듈(4240) 및 광학부(4250)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4240)은 발광소자 어레이를 포함할 수 있고, 전원부(4220)는 발광소자 구동부를 포함할 수 있다.
소켓(4210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(4200)에 공급되는 전력은 소켓(4210)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(4220)는 제1 전원부(4221) 및 제2 전원부(4222)로 분리되어 조립될 수 있다. 방열부(4230)는 내부 방열부(4231) 및 외부 방열부(4232)를 포함할 수 있고, 내부 방열부(4231)는 광원모듈(4240) 및/또는 전원부(4220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(4232)로 열이 전달되게 할 수 있다. 광학부(4250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(4240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(4240)은 전원부(4220)로부터 전력을 공급받아 광학부(4250)로 빛을 방출할 수 있다. 광원모듈(4240)은 하나 이상의 발광소자(4241), 회로기판(4242) 및 컨트롤러(4243)를 포함할 수 있고, 컨트롤러(4243)는 발광소자(4241)들의 구동 정보를 저장할 수 있다.
도 21은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 조명 장치로서 통신 모듈을 포함하는 램프를 개략적으로 나타내는 분해 사시도이다.
도 21을 참조하면, 본 실시예에 따른 조명 장치(4300)에서 상기 도 20에서 개시하는 조명 장치(4200)와의 차이점은 광원 모듈(4240)의 상부에 반사판(4310)이 포함되어 있으며, 반사판(4310)은 광원으로부터의 빛을 측면 및 후방으로 고르게 퍼지게 하여 눈부심을 줄일 수 있다.
반사판(4310)의 상부에는 통신 모듈(4320)이 장착될 수 있으며 상기 통신 모듈(4320)을 통하여 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 상기 통신 모듈(4320)은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 컨트롤 할 수 있다. 또한 상기 가정 내외에 설치되어 있는 조명 장치의 가시광 파장을 이용한 라이파이 통신 모듈을 이용하여 TV, 냉장고, 에어컨, 도어락, 자동차 등 가정 내외에 있는 전자 제품 및 자동차 시스템의 컨트롤을 할 수 있다.
상기 반사판(4310)과 통신 모듈(4320)은 커버부(4330)에 의해 커버될 수 있다.
도 22는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자가 채용된 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
구체적으로, 조명 장치(4400)는 방열 부재(4410), 커버(4441), 광원 모듈(4450), 제1 소켓(4460) 및 제2 소켓(4470)을 포함한다. 방열 부재(4410)의 내부 또는/및 외부 표면에 다수개의 방열 핀(4420, 4431)이 요철 형태로 형성될 수 있으며, 방열 핀(4420, 4431)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(4410)의 내측에는 돌출 형태의 지지대(4432)가 형성되어 있다. 지지대(4432)에는 광원 모듈(4450)이 고정될 수 있다. 방열 부재(4410)의 양 끝단에는 걸림 턱(4433)이 형성될 수 있다.
커버(4441)에는 걸림 홈(4442)이 형성되어 있으며, 걸림 홈(4442)에는 방열 부재(4410)의 걸림 턱(4433)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(4442)과 걸림 턱(4433)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(4450)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(4450)은 인쇄회로기판(4451), 광원(4452) 및 컨트롤러(4453)를 포함할 수 있다. 전술한 바와 같이, 컨트롤러(4453)는 광원(4452)의 구동 정보를 저장할 수 있다. 인쇄회로기판(4451)에는 광원(4452)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(4452)을 동작시키기 위한 구성 요소들이 포함될 수도 있다.
제1 및 2 소켓(4460, 4470)은 한 쌍의 소켓으로서 방열 부재(4410) 및 커버(4441)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(4460)은 전극 단자(4461) 및 전원 장치(4462)를 포함할 수 있고, 제2 소켓(4470)에는 더미 단자(4471)가 배치될 수 있다. 또한, 제1 소켓(4460) 또는 제2 소켓(4470) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(4471)가 배치된 제2 소켓(4470)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(4461)가 배치된 제1 소켓(4460)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
111, 210, 550: 지지기판
112a, 212a, 312a, 501a: 제1 층
112b, 212b, 312b, 501b: 제1 본딩층
113a, 213a, 313a, 502a: 제2 본딩층
113b, 213b, 313b, 502b: 제2 층
116, 204, 511: 제1 도전형 반도체층
115, 205, 512: 활성층
114, 204, 513: 제2 도전형 반도체층

Claims (10)

  1. 지지 기판;
    상기 지지 기판 상에 배치되며, 상기 지지 기판에 인장 응력을 인가하는 제1 층;
    상기 제1 층 상에 배치되며, 제1 및 제2 본딩 메탈의 반응물로 이루어지는 본딩층;
    상기 본딩층 상에 배치되며, 상기 지지 기판에 압축 응력을 인가하는 제2 층; 및
    상기 제2 층 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    을 포함하는 반도체 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 층의 열 팽창 계수는 상기 지지 기판의 열팽창 계수보다 큰 것을 특징으로 하는 반도체 발광 소자.
  3. 제1 항에 있어서,
    상기 제2 층의 열 팽창 계수는 상기 제1 층의 열팽창 계수보다 작은 것을 특징으로 하는 반도체 발광 소자.
  4. 제1 항에 있어서,
    상기 제1 층은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  5. 제1 항에 있어서,
    상기 제2 층은 Ti, W, Ta, Ga, 이들의 합금 및 이들의 질화물로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  6. 제1 항에 있어서,
    상기 제1 및 제2 본딩 메탈은 Li, Na, Mg, Hf, Ta, Cr, Mo, Mn, Fe, Ru, Ni, Cu, Zn, Pd, Pt, Ag, Au, Cd, In, Tl, Ge, Sn, Pb, Sb, Se, Al, Ti 및 이들의 합금으로 이루어진 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  7. 제1 항에 있어서,
    상기 제1 층의 두께는 50 nm 내지 200 nm 인 것을 특징으로 하는 반도체 발광소자.
  8. 제1 항에 있어서,
    상기 제2 층의 두께는 200 nm 내지 300 nm 인 것을 특징으로 하는 반도체 발광소자.
  9. 제1 항에 있어서,
    상기 지지 기판은 실리콘(silicon) 기판인 것을 특징으로 하는 반도체 발광 소자.
  10. 지지 기판;
    상기 지지 기판 상에 배치되며, 상기 지지 기판의 열팽창 계수보다 큰 열팽창 계수를 갖는 제1 물질층;
    상기 제1 물질층 상에 배치되는 본딩층;
    상기 본딩층 상에 배치되며, 상기 제1 물질층의 열팽창 계수보다 작은 열팽창 계수를 갖는 제2 물질층; 및
    상기 제2 물질층 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    을 포함하는 것을 특징으로 하는 반도체 발광 소자.
KR1020150022468A 2015-02-13 2015-02-13 반도체 발광 소자 KR20160101226A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150022468A KR20160101226A (ko) 2015-02-13 2015-02-13 반도체 발광 소자
US15/042,658 US20160240733A1 (en) 2015-02-13 2016-02-12 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150022468A KR20160101226A (ko) 2015-02-13 2015-02-13 반도체 발광 소자

Publications (1)

Publication Number Publication Date
KR20160101226A true KR20160101226A (ko) 2016-08-25

Family

ID=56622296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150022468A KR20160101226A (ko) 2015-02-13 2015-02-13 반도체 발광 소자

Country Status (2)

Country Link
US (1) US20160240733A1 (ko)
KR (1) KR20160101226A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018190618A1 (ko) * 2017-04-10 2018-10-18 엘지이노텍 주식회사 반도체 소자
KR20180126260A (ko) * 2017-05-17 2018-11-27 엘지이노텍 주식회사 반도체 소자
WO2019132050A1 (ko) * 2017-12-26 2019-07-04 박일우 Led 디스플레이 장치 및 그 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573782B2 (en) * 2017-12-21 2020-02-25 Asahi Kasei Microdevices Corporation Infrared light emitting device
DE102018115594A1 (de) 2018-06-28 2020-01-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht
CN115939285B (zh) * 2023-03-10 2023-05-05 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426512B1 (en) * 1999-03-05 2002-07-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018190618A1 (ko) * 2017-04-10 2018-10-18 엘지이노텍 주식회사 반도체 소자
KR20180126260A (ko) * 2017-05-17 2018-11-27 엘지이노텍 주식회사 반도체 소자
WO2019132050A1 (ko) * 2017-12-26 2019-07-04 박일우 Led 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20160240733A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US11631791B2 (en) Semiconductor light-emitting device
US10734559B2 (en) Light-emitting diode (LED), LED package and apparatus including the same
US10347804B2 (en) Light source package and display device including the same
KR102380825B1 (ko) 반도체 발광다이오드 칩 및 이를 구비한 발광장치
US9570660B2 (en) Semiconductor light emitting device and semiconductor light emitting apparatus having the same
KR101974354B1 (ko) 발광소자 패키지 및 그 제조 방법
US20150022114A1 (en) Tubular light-emitting apparatus
US9905739B2 (en) Light emitting packages
KR20170121777A (ko) 반도체 발광장치
KR102255214B1 (ko) 발광 소자
KR102122363B1 (ko) 발광장치 및 광원 구동장치
US20160240733A1 (en) Semiconductor light emitting device
KR20160149363A (ko) 반도체 발광소자
KR20160066972A (ko) 반도체 발광 소자 및 이를 구비한 반도체 발광 장치
KR20170052738A (ko) 반도체 발광소자
KR20160041108A (ko) 반도체 발광장치
KR20150117911A (ko) 조명 장치
KR20160039754A (ko) 반도체 발광소자 제조방법
KR20170001898A (ko) 광학소자 및 이를 포함하는 발광소자 패키지
KR20170026723A (ko) 기판 및 이를 포함하는 광원 모듈
KR20160143984A (ko) 광학 소자 및 이를 포함하는 광원 모듈