[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20160093988A - 구동회로 및 구동회로를 이용한 구동방법 - Google Patents

구동회로 및 구동회로를 이용한 구동방법 Download PDF

Info

Publication number
KR20160093988A
KR20160093988A KR1020150014970A KR20150014970A KR20160093988A KR 20160093988 A KR20160093988 A KR 20160093988A KR 1020150014970 A KR1020150014970 A KR 1020150014970A KR 20150014970 A KR20150014970 A KR 20150014970A KR 20160093988 A KR20160093988 A KR 20160093988A
Authority
KR
South Korea
Prior art keywords
signal
flag
auto refresh
activated
sense amplifier
Prior art date
Application number
KR1020150014970A
Other languages
English (en)
Inventor
이경하
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150014970A priority Critical patent/KR20160093988A/ko
Priority to US14/812,895 priority patent/US9406358B1/en
Publication of KR20160093988A publication Critical patent/KR20160093988A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 구동회로는 구동회로는 기입 커맨드 및 컬럼 어드레스에 기초하여 기입 제어신호를 뱅크 별로 생성하는 기입동작 제어기, 오토 리프레시(Auto refresh) 커맨드 및 로우 어드레스에 기초하여 오토 리프레시 플래그를 생성하는 로우 제어기, 및 온도 플래그에 기초하여 기입 제어신호 및 오토 리프레시 플래그를 활성화시키고, 활성화된 기입 제어신호 또는 활성화된 오토 리프레시 플래그에 기초하여 오버 드라이빙 신호를 생성하는 감지 증폭 제어기를 포함한다.

Description

구동회로 및 구동회로를 이용한 구동방법{Driving circuit and driving method using the same}
본 발명은 구동회로 및 구동회로를 이용한 구동방법에 관한 것으로, 더욱 상세하게는 온도 플래그에 따라 상이한 오버 드라이빙 구동을 수행하는 구동회로 및 구동방법에 관한 것이다.
메모리에 데이터를 저장하는 과정에 있어서 데이터 저장 특성을 향상시키기 위하여 메모리 셀의 비트라인 쌍과 연결된 감지 증폭기에 제공되는 전압을 오버 드라이빙하는 방식이 활용되고 있다.
오버 드라이빙 동작을 수행하는 경우, 데이터 유지/기입 특성 등이 향상될 수는 있다. 그러나 오버 드라이빙을 수행하지 않는 경우와 비교하여 특성 차이가 크지 않음에도 불구하고 모든 동작 환경에서 오버 드라이빙 동작을 수행하게 되면, 불필요한 전력 소모가 발생할 수 있다. 특히 메모리의 저전력 특성이 요구되는 현 시점에서 전력 소모를 줄이는 것은 중요한 과제이다.
본 발명이 이루고자 하는 기술적 과제는 특정한 온도 조건을 감지하여 오버 드라이빙 동작을 수행하도록 함으로써 전력 소모를 최소화할 수 있는 구동회로 및 이를 이용한 구동방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 특정한 온도 조건에서 취약한 동작 특성을 효과적으로 활용하여 데이터 기입/유지 특성을 향상시키면서도 전력 소모를 줄일 수 있는 구동회로 및 이를 이용한 구동방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 구동회로는 기입 커맨드 및 컬럼 어드레스에 기초하여 기입 제어신호를 뱅크 별로 생성하는 기입동작 제어기, 오토 리프레시(Auto refresh) 커맨드 및 로우 어드레스에 기초하여 오토 리프레시 플래그를 생성하는 로우 제어기, 및 온도 플래그에 기초하여 상기 기입 제어신호 및 상기 오토 리프레시 플래그를 활성화시키고, 활성화된 기입 제어신호 또는 활성화된 오토 리프레시 플래그에 기초하여 오버 드라이빙 신호를 생성하는 감지 증폭 제어기를 포함한다.
본 발명의 일 실시예에 따른 구동방법은 기입 커맨드 및 컬럼 어드레스에 기초하여 기입 제어신호를 뱅크 별로 생성하는 단계, 오토 리프레시 커맨드 및 로우 어드레스에 기초하여 오토 리프레시 클래그를 생성하는 단계, 온도 플래그에 기초하여 상기 기입 제어신호 및 상기 오토 리프레시 플래그를 선택적으로 활성화하는 단계, 및 활성화된 기입 제어신호 또는 활성화된 오토 리프레시 플래그에 기초하여 오버 드라이빙 신호를 생성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 구동회로는 온도 플래그에 기초하여 기입 제어신호 및 오토 리프레시 플래그를 활성화시키고, 활성화된 기입 제어신호 또는 활성화된 오토 리프레시 플래그에 기초하여 오버 드라이빙 신호를 생성하는 감지 증폭 제어기, 및 상기 오버 드라이빙 신호에 기초하여 감지 증폭기에 고전압을 제공하는 오버 드라이빙 유닛을 구비하는 비트라인 감지 증폭기를 포함한다.
본 발명의 실시예들에 따른 구동회로 및 이를 이용한 구동방법은 온도 플래그에 따라 특정한 동작들에 있어서 선택적으로 오버 드라이빙 동작을 수행한다. 따라서 불필요한 오버 드라이빙을 동작을 줄일 수 있어 전력 소모를 최소화할 수 있다.
본 발명의 실시예들에 따른 구동회로 및 이를 이용한 구동방법은 상술한 바와 같이 전력 소모를 최소화할 수 있기 때문에 메모리를 포함하는 소형 전자 장치에 유용하게 적용될 수 있을 것이다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 구동회로를 나타내는 블록도이다.
도 2는 도 1의 비트라인 감지 증폭기의 일 실시예를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 구동회로의 기입 동작을 설명하기 위한 파형도이다.
도 4는 본 발명의 일 실시예에 따른 구동회로의 오토 리프레시 동작을 설명하기 위한 파형도이다.
도 5는 본 발명의 일 실시예에 따른 구동방법을 설명하기 위한 흐름도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시예에 따른 구동회로를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 구동회로(10)는 기입 동작 제어기(400), 로우 제어기(500) 및 감지 증폭 제어기(600)를 포함할 수 있다.
또한 실시예에 따라, 구동회로(10)는 온도 감지기(100), 커맨드 디코더(200), 어드레스 디코더(300) 및 비트라인 감지 증폭기(700) 중 적어도 하나를 더 포함할 수 있다.
구동회로(10)는 특정한 온도 조건에서 오버 드라이빙 신호(SAE3)를 생성할 수 있다. 오버 드라이빙 신호(SAE3)에 응답하여 비트라인 감지 증폭기(700)에는 전원전압(VDD)보다 높은 승압전압(VPP)이 제공될 수 있으며, 승압전압(VPP)에 응답하여 비트라인 감지 증폭기(700)의 구동능력이 향상될 수 있다.
본 발명의 일 실시예에 따른 구동회로(10)는 특정한 온도 조건을 감지하는 온도 감지기(100)의 온도 플래그(TEMP_FLAG)에 기초하여 오버 드라이빙 신호(SAE3)의 생성을 제어할 수 있는데, 예를 들어, 온도 플래그(TEMP_FLAG)가 저온을 지시하는 경우에는 기입 동작에서만 오버 드라이빙 신호(SAE3)를 생성하고, 온도 플래그(TEMP_FLAG)가 고온을 지시하는 경우에는 오토 리프레시 동작에 대해서만 오버 드라이빙 신호(SAE3)를 생성할 수 있다.
저온에서 데이터 기입 특성이 저하될 수 있고, 고온에서는 데이터 리프레시 특성이 저하될 수 있는 바, 구동회로(10)는 저온에서 기입 커맨드(WT_CMD)에 기초하여 오버 드라이빙 신호(SAE3)를 생성하고 고온에서 오토 리프레시 커맨드(AREF_CMD)에 기초하여 오버 드라이빙 신호(SAE3)를 생성할 수 있다.
상술한 바와 같이 동작하기 위한 구동회로(10)를 구성하는 요소들을 구체적으로 살펴보도록 한다.
온도 감지기(100)는 구동회로(10)의 내부 및/또는 외부의 온도를 감지하여 주변 온도가 특정한 온도 이하인 경우에는 저온임을 지시하는 온도 플래그(TEMP_FLAG)를 생성하며, 주변 온도가 특정한 온도 이상인 경우에는 고온임을 지시하는 온도 플래그(TEMP_FLAG)를 생성한다.
온도 감지기(100)에서 생성되는 온도 플래그(TEMP_FLAG)는 설정에 따라서 기설정된 온도를 기준으로 저온 또는 고온을 판단함으로써 생성될 수 있다.
온도 플래그(TEMP_FLAG)는 감지 증폭 제어기(600)에 제공되어 비트라인 감지 증폭기(700)에 제공되는 구동신호들을 제어하는 기초가 된다.
커맨드 디코더(200)는 클럭 신호(CLK), 칩 선택 신호(CSB) 및 커맨드 어드레스(CA) 등을 디코딩하여 다수의 커맨드 신호를 생성할 수 있다. 다수의 커맨드 신호에는 기입 커맨드(WT_CMD), 액티브 커맨드(ACT_CMD), 프리차지 커맨드(PCG_CMD) 및 오토 리프레시 커맨드(AREF_CMD)가 포함될 수 있다.
어드레스 디코더(300)는 커맨드 디코더(200)와 유사하게 클럭 신호(CLK), 칩 선택 신호(CSB) 및 커맨드 어드레스(CA) 등에 기초하여 컬럼 뱅크 어드레스(CBA) 및 로우 뱅크 어드레스(RBA)를 생성할 수 있다.
기입 동작 제어기(400)는 기입 커맨드(WT_CMD) 및 컬럼 뱅크 어드레스(CBA)에 기초하여 뱅크 별로 기입 제어신호(TWRP)를 생성할 수 있다. 기입 제어신호(TWRP)는 감지 증폭 제어기(600)에 제공되어 저온 시에 뱅크 별로 기입 동작이 수행되는 위치에 대해서만 오버 드라이빙 신호(SAE3)를 생성하도록 한다.
로우 제어기(500)는 커맨드 디코더(200)에서 생성된 오토 리프레시 커맨드(AREF_CMD) 및 어드레스 디코더(300)에서 생성된 로우 뱅크 어드레스(RBA)에 기초하여 오토 리프레시 플래그(AREF_FLAG) 및 뱅크 액티브 신호(BANKACT)를 생성한다.
감지 증폭 제어기(600)는 온도 플래그(TEMP_FLAG)에 기초하여 기입 제어신호(TWRP) 및 오토 리프레시 플래그(AREF_FLAG)를 선택적으로 활성화할 수 있다. 예를 들어, 온도 플래그(TEMP_FLAG)가 고온을 지시하는 경우에는 오토 리프레시 플래그(AREF_FLAG)를 활성화시킬 수 있고, 온도 플래그(TEMP_FLAG)가 저온을 지시하는 경우에는 기입 제어신호(TWRP)를 활성화시킬 수 있다.
감지 증폭 제어기(600)는 활성화된 기입 제어신호(TWRP) 또는 활성화된 오토 리프레시 플래그(AREF_FLAG)에 기초하여 오버 드라이빙 신호(SAE3)를 생성할 수 있다.
실시예에 따라, 감지 증폭 제어기(600)는 기입 제어신호(TWRP)가 활성화된 경우에는 기입 커맨드(WT_CMD)에 기초하여 특정 뱅크에 대하여 기입 동작이 수행되는 경우, 해당 컬럼이 활성화된 이후, 즉 컬럼 활성화 신호(WT_YI)가 활성화되어 컬럼을 통하여 데이터 정보가 제공된 이후에 오버 드라이빙 신호(SAE3)를 생성할 수 있다.
실시예에 따라, 감지 증폭 제어기(600)는 오토 리프레시 플래그(AREF_FLAG)가 활성화된 경우에는 오토 리프레시 커맨드(AREF_CMD)에 기초하여 내부 로우 어드레스 스트로브 시간(tRAS)이 경과한 이후에 오버 드라이빙 신호(SAE3)를 생성할 수 있다. 구체적으로, 감지 증폭 제어기(600)는 뱅크 액티브 신호(BANKACT)에 응답하여 뱅크가 활성화된 이후에 내부 로우 어드레스 스트로브 시간(tRAS)이 경과하면 오버 드라이빙 신호(SAE3)를 생성할 수 있다.
감지 증폭 제어기(600)가 오버 드라이빙 신호(SAE3)를 생성하는 시점에 대해서는 도 3 및 도 4를 참조하여 설명하도록 한다.
본 발명의 일 실시예에 따른 감지 증폭 제어기(600)는 특정한 온도에서 특정 동작이 수행되는 경우에만 오버 드라이빙 신호(SAE3)를 생성한다. 이 외에 감지 증폭 제어기(600)는 구동신호들(SAE1, SAE2)을 생성할 수 있다.
감지 증폭 제어기(600)에서 생성하는 제1 구동신호(SAE1)는 비트라인 감지 증폭기(700)에 대하여 전원전압(VDD)을 제공하기 위한 신호이고, 제2 구동신호(SAE2)는 비트라인 감지 증폭기(700)에 대하여 코어전압(VCORE)을 제공하기 위한 신호이다.
실시예에 따라, 전원전압(VDD)은 코어전압(VCORE)보다 크고, 승압전압(VPP)은 전원전압(VDD)보다 클 수 있다.
비트라인 감지 증폭기(700)는 감지 증폭 제어기(600)에서 제공되는 구동신호들(SAE1, SAE2) 및 오버 드라이빙 신호(SAE3)에 기초하여 감지 증폭기에 대하여 특정한 전압을 제공할 수 있으며, 제공된 전압에 기초하여 감지 증폭 동작을 수행할 수 있다.
감지 증폭 제어기(600)는 일반적인 동작에서는 감지 증폭 구동신호들(SAE1, SAE2)이 생성하여 제공하지만, 고온의 오토 리프레시 동작 또는 저온의 기입 동작 시에 오버 드라이빙 신호(SAE3)를 생성함으로써 비트라인 감지 증폭기(700)가 오버 드라이빙 동작을 수행하도록 할 수 있다.
도 2는 도 1의 비트라인 감지 증폭기의 일 실시예를 나타내는 도면이다.
비트라인 감지 증폭기(700)는 감지 증폭 구동회로(710) 및 비트라인 쌍(pair)(도시하지 않음)과 연결된 감지 증폭기(720)를 포함할 수 있다.
도 2를 참조하면, 감지 증폭 구동회로(710)는 감지 증폭기(720)와 연결된 RTO 라인과 SB 라인에 대하여 특정한 전압을 제공한다.
감지 증폭 구동회로(710)는 비트라인 평활화 신호(BLEQ)에 응답하여 RTO 라인과 SB 라인의 전압 레벨을 동일하게 유지시키는 평활화 수단을 포함할 수 있다. 평활화 수단은 제1, 제2, 및 제6 트랜지스터들(M0, M1, M5)을 포함할 수 있다.
감지 증폭 구동회로(710)는 제3 구동신호(SAN)에 응답하여 SB 라인에 대하여 접지전압을 제공하는 제7 트랜지스터(M6)를 포함할 수 있다.
감지 증폭 구동회로(710)는 제1 구동신호(SAE1)에 응답하여 RTO 라인에 전원전압(VDD)을 제공하는 제1 구동 유닛을 포함할 수 있다. 제1 구동 유닛은 제3 트랜지스터(M2)로 구현될 수 있다.
감지 증폭 구동회로(710)는 제2 구동신호(SAE2)에 응답하여 RTO 라인에 코어전압(VCORE)을 제공하는 제2 구동 유닛을 포함할 수 있다. 제2 구동 유닛은 제4 트랜지스터(M3)로 구현될 수 있다.
상술한 바와 같이 전원전압(VDD)은 코어전압(VCORE)보다 클 수 있는데, 액티브 커맨드(ACT_CMD)에 응답하여 감지 증폭 제어기(600)는 제1 구동신호(SAE1)를 생성한 이후에 제2 구동신호(SAE2)를 생성한다.
액티브 커맨드(ACT_CMD)에 의하여 특정한 동작을 수행하도록 활성화되기 이전에는 RTO 라인은 비트라인 프리차지 전압(VBLP)으로 유지될 수 있는데, 이러한 전압을 끌어올려주기 위하여 초기에는 전원전압(VDD)으로 구동시켜 RTO 라인의 전압 레벨 상승 시간을 줄일 수 있다. 이후에 제2 구동신호(SAE2)에 기초하여 코어전압(VCORE)을 안정적으로 제공함으로써 다양한 동작에 있어서, 감지 증폭기(720)가 코어전압(VCORE)에 기초하여 동작할 수 있다.
다만, 본 발명의 일 실시예에 따른 구동회로(10)는 특정 온도 조건에서 특정 동작에 대해서 오버 드라이빙 신호(SAE3)를 생성하여 오버 드라이빙 유닛으로 하여금 RTO 라인에 전원전압(VDD)보다 큰 승압전압(VPP)을 제공한다. 이를 위하여 감지 증폭 구동회로(710)에 포함된 오버 드라이빙 유닛은 오버 드라이빙 신호(SAE3)에 응답하여 RTO 라인에 승압전압(VPP)을 제공하며, 감지 증폭기(720)는 승압전압(VPP)에 기초하여 비트라인 쌍들에 대하여 데이터에 따라 더 높은 전압을 제공할 수 있다. 오버 드라이빙 유닛은 제5 트랜지스터(M4)로 구현될 수 있다.
도 3은 본 발명의 일 실시예에 따른 구동회로의 기입 동작을 설명하기 위한 파형도이다.
도 3을 참조하면, t1 시점에 커맨드 디코더(200)는 클럭 신호(CLK), 칩 선택 신호(CSB) 및 커맨드 어드레스(CA)를 수신하고, t2 시점에 액티브 커맨드(ACT_CMD)를 생성할 수 있다.
로우 제어기(500)는 커맨드 디코더(200)로부터 제1 뱅크에 대한 액티브 커맨드(ACT_CMD; ACT_B0)를 수신하고, 어드레스 디코더(300)로부터 로우 뱅크 어드레스(RBA)를 수신하여 t3 시점에 뱅크 액티브 신호(BANKACT)를 생성한다. 도 3에서는 제1 뱅크 액티브 신호(BANKACT0)가 생성되는 것으로 나타내었으나, 다수의 뱅크들에 대한 액티브 신호들이 상이한 시점에 활성화될 수 있을 것이다.
감지 증폭 제어기(600)는 로우 제어기(500)로부터 수신한 제1 뱅크 액티브 신호(BANKACT0)에 응답하여 제1 구동신호(SAE1)를 t4 시점에서 활성화하고, 그 이후인 t5 시점에 제2 구동신호(SAE2)를 활성화한다.
이와 같이 액티브 동작이 수행됨으로써, 비트라인 감지 증폭기(700)의 RTO 라인에는 코어전압(VCORE)이 제공된 상태로 다음 동작을 대기할 수 있다.
t6 시점에 커맨드 디코더(200)가 제1 뱅크에 대한 기입 커맨드(WT_CMD; WT_B0)를 제공함에 따라, 제1 뱅크에 연결된 비트라인 쌍에 데이터 정보가 실릴 수 있다.
또한, 기입 동작 제어기(400)는 제1 뱅크에 대한 기입 제어신호(TWRP)를 생성한다. 실시예에 따라, 기입 동작 제어기(400)는 컬럼 뱅크 어드레스(CBA)에 기초하여 제1 뱅크 이외에 다수의 뱅크들에 대하여 뱅크 별로 기입 제어신호(TWRP)를 생성할 수 있다.
온도 감지기(100)는 저온임을 지시하는 온도 플래그(TEMP_FLAG)를 감지 증폭 제어기(600)에 제공할 수 있다.
기입 동작을 위하여 t7 시점에 컬럼 활성화 신호(WT_YI)에 응답하여 컬럼이 활성화되어 제1 뱅크에 연결된 비트라인 쌍들에 실린 데이터들이 제1 뱅크의 메모리 셀들, 예를 들어 DRAM의 경우에는 비트라인과 연결된 커패시터들에 제공될 수 있다.
감지 증폭 제어기(600)는 온도 플래그(TEMP_FLAG)에 기초하여 기입 제어신호(TWRP)에 응답하여 제1 뱅크에 대한 기입 제어신호(TWRP)를 활성화시킨다.
비트라인 감지 증폭기(700)는 활성화된 기입 제어신호(TWRP)에 응답하여 t8 시점에 오버 드라이빙 신호(SAE3)를 생성한다. 감지 증폭 제어기(600)에서 온도 플래그(TEMP_FLAG)가 저온을 지시하지 않는 경우에 기입 제어신호(TWRP)는 활성화되지 않고, 오버 드라이빙 신호(SAE3)도 생성되지 않는다.
감지 증폭 구동회로(710)는 오버 드라이빙 신호(SAE3)에 응답하여 RTO 라인에 승압전압(VPP)을 제공하고, 이러한 승압전압(VPP)이 RTO 라인들 통하여 감지 증폭기(720)에 제공됨으로써, 비트라인 쌍들에 실린 데이터들이 제1 뱅크의 메모리 셀들에 더 잘 전달될 수 있다.
이후 t9 시점에는 커맨드 디코더(200)에서 제공된 제1 뱅크 프리차지 커맨드(PCG_CMD; PCG_B0)에 응답하여 t10 시점에 제1 뱅크 액티브 신호(BANKACT0)가 비활성화되고, t11 시점에 제2 구동신호(SAE2)가 비활성화됨으로써 기입 동작이 마무리된다.
도 4는 본 발명의 일 실시예에 따른 구동회로의 오토 리프레시 동작을 설명하기 위한 파형도이다.
도 4를 참조하면, t1 시점에 커맨드 디코더(200)는 클럭 신호(CLK), 칩 선택 신호(CSB) 및 커맨드 어드레스(CA) 등을 수신하고, t2 시점에 오토 리프레시 커맨드(AREF_CMD)를 생성한다.
오토 리프레시 커맨드(AREF_CMD)에 응답하여 로우 제어기(500)는 t3 시점에 제1 뱅크 액티브 신호(BANKACT0)를 활성화시킨다. 제1 뱅크 액티브 신호(BANKACT0)는 내부 로우 어드레스 스트로브 시간(Internal tRAS) 동안 활성화를 유지할 수 있다.
또한, 로우 제어기(500)는 오토 리프레시 커맨드(AREF_CMD)에 응답하여 오토 리프레시 플래그(AREF_FLAG)를 생성할 수 있다.
감지 증폭 제어기(600)는 제1 뱅크 액티브 신호(BANKACT0)에 응답하여 t4 시점에 제1 구동신호(SAE1)를 생성하고, t5 시점에 제2 구동신호(SAE2)를 생성한다. 이를 통하여 감지 증폭 구동회로(710)의 제1 구동 유닛과 제2 구동 유닛을 통하여 RTO 라인에 전원전압(VDD)과 코어전압(VCORE)이 순차적으로 제공될 수 있다.
감지 증폭 제어기(600)는 온도 플래그(TEMP_FLAG)에 기초하여 오토 리프레시 플래그(AREF_FLAG)를 활성화시키고, 제1 뱅크 액티브 신호(BANKACT0)가 활성화된 이후, 즉 t3 시점에서 내부 로우 어드레스 스트로브 시간(Internal tRAS)이 경과한 t6 시점에 오버 드라이빙 신호(SAE3)를 생성한다.
오버 드라이빙 신호(SAE3)에 응답하여 RTO 라인에는 승압전압(VPP)이 제공되고, 이를 통하여 감지 증폭기(720)와 연결된 비트라인 쌍을 통하여 코어전압(VCORE) 보다 높은 승압전압(VPP)이 제공되어 오토 리프레시 특성이 향상될 수 있다.
t7 시점에는 제2 구동신호(SAE2)가 비활성화되어 오토 리프레시 동작은 마무리된다.
커맨드 디코더(200)가 t8 시점에 제1 뱅크 액티브 신호(ACT_B0)를 제공하고, 이에 응답하여 로우 제어기(500)가 제1 뱅크 액티브 신호(BANKACT0)를 생성하면서 t9 시점에서 다른 동작을 위한 준비를 한다.
위와 같이 본 발명의 일 실시예에 따른 구동회로(10)는 커맨드 디코더(200)에서 디코딩된 동작 커맨드에 따라서 동작을 수행함에 있어서 온도 플래그(TEMP_FLAG)에 기초하여 오버 드라이빙 신호(SAE3)를 생성하기 위한 기입 제어신호(TWRP) 또는 오토 리프레시 플래그(AREF_FLAG)를 선택적으로 활성화한다.
따라서 본 발명의 일 실시예에 따른 구동회로(10)는 특정 온도에서의 특정 동작에 대해서만 오버 드라이빙 신호(SAE3)를 생성할 수 있으며, 그에 따라서 오버 드라이빙 수행에 소모되는 전력을 최소화할 수 있다.
도 5는 본 발명의 일 실시예에 따른 구동방법을 설명하기 위한 흐름도이다.
도 5를 참조하여 설명하는 구동방법은 도 1의 구동회로(10)를 이용하여 수행될 수 있다. 도 5를 참조하면, 기입 동작 제어기(400)는 커맨드 디코더(200)에서 제공된 기입 커맨드(WT_CMD) 및 어드레스 디코더(300)에서 제공된 컬럼 뱅크 어드레스(CBA)에 기초하여 기입 제어신호(TWRP)를 생성한다. 기입 제어신호(TWRP)는 뱅크 별로 생성될 수 있다 (단계 S510).
이와는 달리, 커맨드 디코더(200)에서 오토 리프레시 커맨드(AREF_CMD)가 디코딩되어 로우 제어기(500)로 제공될 수도 있다. 로우 제어기(500)는 어드레스 디코더(300)로부터 로우 뱅크 어드레스(RBA)도 함꼐 수신하여 오토 리프레시 플래그(AREF_FLAG)를 생성할 수 있다 (단계 S520). 또한 로우 제어기(500)는 로우 뱅크 어드레스(RBA)에 기초하여 뱅크 액티브 신호(BANKACT)를 생성할 수 있다.
서로 다른 동작을 수행하는 단계 S510과 단계 S520은 동시에 수행되지 않을 수 있다. 또한 단계 S510과 단계 S520 사이에는 선후관계가 없다.
감지 증폭 제어기(600)는 온도 플래그(TEMP_FLAG)에 기초하여 기입 동작 제어기(400)로부터 수신한 기입 제어신호(TWRP) 및 로우 제어기(500)로부터 수신한 오토 리프레시 플래그(AREF_FLAG)를 선택적으로 활성화 한다 (단계 S530).
예를 들어, 감지 증폭 제어기(600)는 온도 플래그(TEMP_FLAG)가 저온을 지시하는 경우에는 기입 제어신호(TWRP)를 활성화하고, 온도 플래그(TEMP_FLAG)가 고온을 지시하는 경우에는 오토 리프레시 플래그(AREF_FLAG)를 활성화할 수 있다.
감지 증폭 제어기(600)는 활성화된 기입 제어신호(TWRP) 또는 활성화된 오토 리프레시 플래그(AREF_FLAG)에 기초하여 오버 드라이빙 신호(SAE3)를 생성한다 (단계 S540).
실시예에 따라, 감지 증폭 제어기(600)는 기입 제어신호(TWRP)가 활성화된 경우, 기입 커맨드(WT_CMD) 및 컬럼 뱅크 어드레스(CBA)에 기초하여 뱅크 별로 기입 제어신호(TWRP)가 형성되는 바, 기입 동작이 수행되는 뱅크에 포함된 컬럼이 활성화된 이후에 오버 드라이빙 신호(SAE3)를 생성할 수 있다.
이와는 달리, 오토 리프레시 플래그(AREF_FLAG)가 활성화되는 경우, 감지 증폭 제어기(600)는 뱅크 액티브 신호(BANKACT)가 활성화된 이후에 내부 로우 어드레스 스트로브 시간(internal tRAS)이 경과한 이후에 오버 드라이빙 신호(SAE3)를 생성할 수 있다.
비트라인 감지 증폭기(700)는 오버 드라이빙 신호(SAE3)가 제공되는 경우, 오버 드라이빙 신호(SAE3)에 응답하여 승압전압(VPP)을 RTO 라인에 제공함으로써 감지 증폭기에 승압전압(VPP)을 제공할 수 있다.
오버 드라이빙 신호(SAE3)가 제공되지 않는 경우, 비트라인 감지 증폭기(700)는 동작 특성에 따라서 승압전압(VPP)보다 낮은 전원전압(VDD)과 코어전압(VCORE)을 순차적으로 감지 증폭기에 제공할 수 있다.
이상과 같이 본 발명의 일 실시예에 따른 구동회로와 이를 이용한 구동방법은 온도 플래그(TEMP_FLAG)에 기초하여 선택적으로 동작 신호를 활성화하여 오버 드라이빙 신호(SAE3)를 생성한다. 따라서 선택적으로 오버 드라이빙 동작을 수행하기 때문에 온도 특성에 따라 데이터 기입/저장 특성을 향상시키면서도 전력 소모를 최소화할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10 : 구동회로
100 : 온도 감지기
200 : 커맨드 디코더
300 : 어드레스 디코더
400 : 기입 동작 제어기
500 : 로우 제어기
600 : 감지 증폭 제어기
700 : 비트라인 감지 증폭기

Claims (18)

  1. 기입 커맨드 및 컬럼 어드레스에 기초하여 기입 제어신호를 뱅크 별로 생성하는 기입동작 제어기;
    오토 리프레시(Auto refresh) 커맨드 및 로우 어드레스에 기초하여 오토 리프레시 플래그를 생성하는 로우 제어기; 및
    온도 플래그에 기초하여 상기 기입 제어신호 및 상기 오토 리프레시 플래그를 활성화시키고, 활성화된 기입 제어신호 또는 활성화된 오토 리프레시 플래그에 기초하여 오버 드라이빙 신호를 생성하는 감지 증폭 제어기를 포함하는 것을 특징으로 하는 구동회로.
  2. 청구항 1에 있어서,
    상기 감지 증폭 제어기는,
    상기 기입 제어신호가 활성화되는 경우, 상기 기입 커맨드에 기초하여 뱅크에 포함된 컬럼이 활성화된 이후에 상기 오버 드라이빙 신호를 생성하는 것을 특징으로 하는 구동회로.
  3. 청구항 2에 있어서,
    상기 감지 증폭 제어기는,
    상기 오토 리프레시 플래그가 활성화되는 경우, 상기 오토 리프레시 커맨드에 기초하여 내부 로우 어드레스 스트로브 시간이 경과한 이후에 상기 오버 드라이빙 신호를 생성하는 것을 특징으로 하는 구동회로.
  4. 청구항 1에 있어서,
    상기 감지 증폭 제어기는,
    상기 온도 플래그가 저온을 지시하는 경우 상기 기입 제어신호를 활성화하고, 상기 온도 플래그가 고온을 지시하는 경우 상기 오토 리프레시 플래그를 활성화하는 것을 특징으로 하는 구동회로.
  5. 청구항 1에 있어서,
    상기 오버 드라이빙 신호에 기초하여 감지 증폭기에 고전압을 제공하는 오버 드라이빙 유닛을 구비하는 비트라인 감지 증폭기를 더 포함하는 것을 특징으로 하는 구동회로.
  6. 청구항 5에 있어서,
    상기 비트라인 감지 증폭기는
    제1 구동신호에 응답하여 상기 감지 증폭기에 제1 전압을 제공하는 제1 구동 유닛; 및
    제2 구동신호에 응답하여 상기 비트라인 쌍에 상기 제1 전압보다 낮은 제2 전압을 제공하는 제2 구동 유닛을 더 포함하는 것을 특징으로 하는 구동회로.
  7. 청구항 6에 있어서,
    상기 감지 증폭 제어기는,
    상기 제1 구동신호를 생성한 이후에 상기 제2 구동신호를 생성하는 것을 특징으로 하는 구동회로.
  8. 기입 커맨드 및 컬럼 어드레스에 기초하여 기입 제어신호를 뱅크 별로 생성하는 단계;
    오토 리프레시 커맨드 및 로우 어드레스에 기초하여 오토 리프레시 플래그를 생성하는 단계;
    온도 플래그에 기초하여 상기 기입 제어신호 및 상기 오토 리프레시 플래그를 선택적으로 활성화하는 단계; 및
    활성화된 기입 제어신호 또는 활성화된 오토 리프레시 플래그에 기초하여 오버 드라이빙 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 구동방법.
  9. 청구항 8에 있어서,
    상기 선택적으로 활성화하는 단계는,
    상기 온도 플래그가 저온을 지시하는 경우 상기 기입 제어신호를 활성화하고, 상기 온도 플래그가 고온을 지시하는 경우 상기 오토 리프레시 플래그를 활성화하는 단계를 포함하는 것을 특징으로 하는 구동방법.
  10. 청구항 9에 있어서,
    상기 오버 드라이빙 신호를 생성하는 단계는,
    상기 기입 제어신호가 활성화된 경우, 상기 기입 커맨드에 기초하여 뱅크에 포함된 컬럼이 활성화된 이후에 상기 오버 드라이빙 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 구동방법.
  11. 청구항 9에 있어서,
    상기 오버 드라이빙 신호를 생성하는 단계는,
    상기 오토 리프레시 플래그가 활성화되는 경우, 상기 오토 리프레시 커맨드에 기초하여 뱅크가 활성화된 이후 내부 로우 어드레스 스트로브 시간이 경과하면 상기 오버 드라이빙 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 구동방법.
  12. 청구항 8에 있어서,
    상기 오버 드라이빙 신호에 기초하여 감지 증폭기에 고전압을 제공하는 단계를 더 포함하는 것을 특징으로 하는 구동방법.
  13. 청구항 12에 있어서,
    상기 오토 리프레시 커맨드 또는 상기 기입 커맨드에 응답하여 상기 고전압보다 낮은 제1 및 제2 전압을 순차적으로 상기 감지 증폭기에 제공하는 단계를 더 포함하는 것을 특징으로 하는 구동방법.
  14. 온도 플래그에 기초하여 기입 제어신호 및 오토 리프레시 플래그를 활성화시키고, 활성화된 기입 제어신호 또는 활성화된 오토 리프레시 플래그에 기초하여 오버 드라이빙 신호를 생성하는 감지 증폭 제어기; 및
    상기 오버 드라이빙 신호에 기초하여 감지 증폭기에 고전압을 제공하는 오버 드라이빙 유닛을 구비하는 비트라인 감지 증폭기를 포함하는 것을 특징으로 하는 구동회로.
  15. 청구항 14에 있어서,
    상기 감지 증폭 제어기는,
    상기 기입 제어신호가 활성화되는 경우, 상기 기입 커맨드에 기초하여 뱅크에 포함된 컬럼이 활성화된 이후에 상기 오버 드라이빙 신호를 생성하는 것을 특징으로 하는 구동회로.
  16. 청구항 15에 있어서,
    상기 감지 증폭 제어기는,
    상기 오토 리프레시 플래그가 활성화되는 경우, 상기 오토 리프레시 커맨드에 기초하여 내부 로우 어드레스 스트로브 시간이 경과한 이후에 상기 오버 드라이빙 신호를 생성하는 것을 특징으로 하는 구동회로.
  17. 청구항 14에 있어서,
    상기 감지 증폭 제어기는,
    상기 온도 플래그가 저온을 지시하는 경우 상기 기입 제어신호를 활성화하고, 상기 온도 플래그가 고온을 지시하는 경우 상기 오토 리프레시 플래그를 활성화하는 것을 특징으로 하는 구동회로.
  18. 청구항 14에 있어서,
    상기 비트라인 감지 증폭기는
    제1 구동신호에 응답하여 상기 감지 증폭기에 제1 전압을 제공하는 제1 구동 유닛; 및
    제2 구동신호에 응답하여 상기 비트라인 쌍에 상기 제1 전압보다 낮은 제2 전압을 제공하는 제2 구동 유닛을 포함하는 것을 특징으로 하는 구동회로.
KR1020150014970A 2015-01-30 2015-01-30 구동회로 및 구동회로를 이용한 구동방법 KR20160093988A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150014970A KR20160093988A (ko) 2015-01-30 2015-01-30 구동회로 및 구동회로를 이용한 구동방법
US14/812,895 US9406358B1 (en) 2015-01-30 2015-07-29 Driving circuit and driving method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150014970A KR20160093988A (ko) 2015-01-30 2015-01-30 구동회로 및 구동회로를 이용한 구동방법

Publications (1)

Publication Number Publication Date
KR20160093988A true KR20160093988A (ko) 2016-08-09

Family

ID=56507283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150014970A KR20160093988A (ko) 2015-01-30 2015-01-30 구동회로 및 구동회로를 이용한 구동방법

Country Status (2)

Country Link
US (1) US9406358B1 (ko)
KR (1) KR20160093988A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190063885A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20210043798A (ko) * 2019-10-11 2021-04-22 삼성전자주식회사 전압 컨트롤러 및 이를 포함하는 메모리 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20180106127A (ko) * 2017-03-17 2018-10-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 플래그 생성회로와 데이터 출력 방법
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
KR100403320B1 (ko) 2001-12-21 2003-10-30 주식회사 하이닉스반도체 셀프 리프레쉬 동작시 오버드라이빙 제어장치
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190063885A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20210043798A (ko) * 2019-10-11 2021-04-22 삼성전자주식회사 전압 컨트롤러 및 이를 포함하는 메모리 장치

Also Published As

Publication number Publication date
US20160225418A1 (en) 2016-08-04
US9406358B1 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
KR20160093988A (ko) 구동회로 및 구동회로를 이용한 구동방법
US10665287B2 (en) Method of refreshing memory using multiple operating voltages and memory device performing the same
CN108346445B (zh) 存储器装置、数据处理装置及存储器装置的操作方法
KR100899517B1 (ko) 반도체 기억 장치
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
KR20150144171A (ko) 반도체 장치
US7184342B2 (en) Semiconductor memory device having enhanced sense amplifier
US7668034B2 (en) Power voltage supplier of semiconductor memory device
KR100464947B1 (ko) 디램의리프레시방법
US9076504B2 (en) Semiconductor memory device and refresh method thereof
JP2005158224A (ja) オートリフレッシュ動作時に安定した高電圧を提供する半導体メモリ素子及びその方法
CN107799137B (zh) 存储器存储装置及其操作方法
US7599240B2 (en) Internal voltage generator of semiconductor memory device
TWI582580B (zh) 記憶體儲存裝置及其操作方法
US10490236B2 (en) Semiconductor memory device with sense amplifier that is selectively disabled
US7545687B2 (en) Semiconductor memory device
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
JP2007134037A (ja) 半導体メモリ装置
JP6166810B1 (ja) 半導体記憶装置
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
KR100527553B1 (ko) 라이트-검증-리드 기능을 구현하는 ｐｓｒａｍ
KR100695287B1 (ko) 반도체 메모리 장치의 센스앰프 제어 회로
KR100569562B1 (ko) Ｐｓｒａｍ의 액티브 제어회로
JP5974494B2 (ja) 半導体記憶装置の内部電圧生成回路
KR20140024670A (ko) 반도체메모리장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid