[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20160055539A - Printed circuit board and method for manufacturing thereof - Google Patents

Printed circuit board and method for manufacturing thereof Download PDF

Info

Publication number
KR20160055539A
KR20160055539A KR1020140155469A KR20140155469A KR20160055539A KR 20160055539 A KR20160055539 A KR 20160055539A KR 1020140155469 A KR1020140155469 A KR 1020140155469A KR 20140155469 A KR20140155469 A KR 20140155469A KR 20160055539 A KR20160055539 A KR 20160055539A
Authority
KR
South Korea
Prior art keywords
layer
printed circuit
circuit board
core layer
forming
Prior art date
Application number
KR1020140155469A
Other languages
Korean (ko)
Inventor
정철환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140155469A priority Critical patent/KR20160055539A/en
Publication of KR20160055539A publication Critical patent/KR20160055539A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Disclosed are a printed circuit board and a manufacturing method thereof. The printed circuit board according to an embodiment of the present invention comprises: a core layer made of the metal of the printed circuit board; and a build-up layer which is formed by successively stacking an insulation layer and a circuit pattern layer on both sides of the core layer with the core layer as a center. The printed circuit board according to an embodiment of the present invention can secure hardness of the core layer, and effectively discharge heat generated in a terminal formed in a build-up layer. wherein the step part is provided by a metal member coupled to the slider.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
The present invention relates to a printed circuit board and a manufacturing method thereof.

전자기기의 슬림화 및 고성능화 추세에 따라 인쇄회로기판도 소형화, 박형화, 고기능화가 요구되고 있다.As slimmer electronic devices and higher performance have been required, printed circuit boards have also become demanded to be smaller, thinner, and more sophisticated.

인쇄회로기판의 소형화, 박형화를 구현하기 위해 기판의 층수를 낮추어 전체 기판의 두께를 줄일 수 있지만, 기판의 층수가 낮아지면, 기판이 휘거나 뒤틀림 현상이 나타나는 문제점이 있다. Although the thickness of the entire substrate can be reduced by lowering the number of layers of the substrate in order to realize miniaturization and thinning of the printed circuit board, if the number of layers of the substrate is reduced, there is a problem that the substrate is warped or warped.

이와 관련한 기술로는 대한민국 등록특허공보 제10-1044117호(2011.06.17 등록, 인쇄회로기판의 제조방법) 가 있다.
A related art is disclosed in Korean Patent Registration No. 10-1044117 (registered on Jun. 17, 2011, a method of manufacturing a printed circuit board).

본 발명의 일 측면에 따르면, 코어층에 강성을 확보하기 위해 금속으로 형성된 인쇄회로기판이 제공된다.According to an aspect of the present invention, a printed circuit board formed of a metal is provided to secure rigidity to the core layer.

상기 인쇄회로기판은 발열 효율을 높이기 위해 코어층과 연결되는 측면도금층을 더 포함할 수 있다.The printed circuit board may further include a side plating layer connected to the core layer to increase the heating efficiency.

상기 인쇄회로기판은 빌드업층에 형성된 소자에서 발생되는 열을 효율적으로 방출하기 위해 소자와 코어층을 연결하는 비아를 형성할 수 있다.
The printed circuit board may form a via connecting the element and the core layer in order to efficiently discharge heat generated in the element formed in the build-up layer.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 3 내지 도 6은 은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 에서 주요 단계를 나타낸 도면이다.
도 7 내지 도 10은 은 본 발명의 다른 일 실시예에 따른 인쇄회로기판의 제조방법 에서 주요 단계를 나타낸 도면이다.
1 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
3 to 6 are views showing major steps in a method of manufacturing a printed circuit board according to an embodiment of the present invention.
7 to 10 are views showing major steps in a method of manufacturing a printed circuit board according to another embodiment of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view of a printed circuit board according to a first embodiment of the present invention; Fig. A duplicate description will be omitted.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면을 나타낸 단면도이다. 도 1을 참조하면, 인쇄회로기판(100)은 코어층(105), 절연층(112) 및 회로패턴층(114)을 포함하는 빌드업층(110), 측면도금층(120), 비아(130) 및 빌드업층(110) 상면에 결합된 소자(1)가 포함되어 있는 것을 확인할 수 있다. 1 is a cross-sectional view illustrating a printed circuit board according to an embodiment of the present invention. 1, a printed circuit board 100 includes a buildup layer 110, a side plating layer 120, a via 130 including a core layer 105, an insulating layer 112 and a circuit pattern layer 114, And the element 1 coupled to the upper surface of the buildup layer 110 are included.

코어층(105)은 빌드업층(110)을 양측면에 적층할 수 있도록 철, 니켈, 마그네슘, 코발트, 텅스텐, 티탄 및 알루미늄으로 이루어진 군에서 선택된 어느 하나 이상의 재료를 선택할 수 있다.The core layer 105 may be made of any one material selected from the group consisting of iron, nickel, magnesium, cobalt, tungsten, titanium and aluminum so that the buildup layer 110 can be laminated on both sides.

코어층은 일반적으로 절연 재질로 이루어 지며, 대표적으로 유리섬유가 이용될 수 있지만, 유리섬유가 코어층에 형성될 경우 기판을 박형화함에 따른 휘거나 뒤틀리는 것과 같은 워피지(WARPAGE) 현상을 발생시킬 수 있다.The core layer is generally made of an insulating material, and typically glass fibers can be used. However, when glass fibers are formed on the core layer, warping phenomena such as warping or twisting due to thinning of the substrate may occur have.

워피지현상은 소자, 몰딩수지, 인쇄회로기판 등이 다른 열팽창계수를 갖고 있기 때문에 발생하는 현상으로 인쇄회로기판 등이 휘어지는 현상을 의미한다. The warpage phenomenon is a phenomenon that occurs when a device, a molding resin, a printed circuit board, or the like has a different thermal expansion coefficient, which means that a printed circuit board or the like is bent.

종래에 기판의 코어층에 형성된 유리섬유는 코어층 상하에 적층되는 빌드업층과의 열팽창계수의 차이로 인하여 워피지(WARPAGE) 현상이 발생하는 문제점이 있다. Conventionally, the glass fiber formed on the core layer of the substrate has a problem that a WARPAGE phenomenon occurs due to a difference in thermal expansion coefficient from the buildup layer stacked above and below the core layer.

또한, 코어층에 형성된 유리섬유는 방열특성이 좋지 못하여 인쇄회로기판의 워피지 현상을 가중시키고 워피지 현상으로 인해 인쇄회로기판의 층간 박리나 크랙이 발생되는 문제점이 있었다. In addition, the glass fiber formed on the core layer has poor heat dissipation properties, which increases the warpage phenomenon of the printed circuit board and causes peeling and cracking of the printed circuit board due to warpage.

본 발명의 일 실시예에 따른 코어층(105)을 금속으로 형성할 경우 기판의 층수를 낮추어 두께를 줄이는 공정을 수행하여도 인쇄회로기판의 빌드업층(110)과 열팽창계수의 차가 적고, 강성을 확보할 수 있어 기판의 층수가 낮아짐으로 인하여 발생하는 휨(WARPAGE) 현상을 줄일 수 있다. When the core layer 105 according to an embodiment of the present invention is formed of a metal, the difference in thermal expansion coefficient between the build-up layer 110 of the printed circuit board and the build-up layer 110 of the printed circuit board is small, The number of layers of the substrate can be reduced and warping phenomena can be reduced.

또한, 코어층(105)이 금속으로 형성되면, 금속의 높은 방열특성을 부여할 수 있으며, 높은 방열 특성으로 인하여 층간 박리 등 접착 불량 등의 문제점을 저감시켜 기판의 신뢰도를 상승시킬 수 있다.When the core layer 105 is formed of a metal, a high heat dissipation property of a metal can be imparted, and problems such as adhesion failure such as delamination between layers can be reduced owing to a high heat dissipation property.

금속으로 형성된 코어층(105)은 내부에도 소자 등을 형성할 수 있으며, 캐비티 등을 형성하여 다양한 전자부품을 삽입시킬 수도 있다. The core layer 105 formed of a metal may be formed with an element or the like, and various electronic components may be inserted by forming a cavity or the like.

전자부품이 코어층(105)에 삽입되는 경우 소자에서 발생되는 열을 보다 직접적으로 전달받아 방출할 수 있다.When the electronic component is inserted into the core layer 105, heat generated in the device can be more directly transmitted and received.

빌드업층(110)은 코어층(105)을 중심으로 양면에 절연층(112) 및 회로패턴층(114)이 순차적으로 적층되어 형성될 수 있다.The buildup layer 110 may be formed by sequentially laminating an insulating layer 112 and a circuit pattern layer 114 on both sides of the core layer 105 as a center.

절연층(112)은 인쇄회로기판(100)을 층간 절연시키기 위한 수단으로 열경화성수지 조성물로 코팅한 프리프레그(prepreg) 등이 이용될 수 있다.The insulating layer 112 may be a prepreg coated with a thermosetting resin composition as a means for insulating the printed circuit board 100 from one another.

절연층(112)의 절연 조성물로는 에폭시 수지가 이용될 수 있으며, 비스페놀계 에폭시수지를 사용함으로써 금속면과의 우수한 접착 강도를 확보할 수 있다.As the insulating composition of the insulating layer 112, an epoxy resin can be used, and by using a bisphenol-based epoxy resin, excellent adhesion strength to the metal surface can be secured.

본 발명의 일 실시예에 따른 절연층(112)은 폴리에스테르 수지 조성물을 적층시켜 열팽창계수가 5 ppm/℃이하로 할 수 있으며, 금속 코어 기판의 양면에 적층하여, 워피지현상을 보다 개선할 수 있다. The insulating layer 112 according to an embodiment of the present invention may have a thermal expansion coefficient of 5 ppm / 占 폚 or less by laminating a polyester resin composition and may be laminated on both surfaces of a metal core substrate to improve the warpage phenomenon .

빌드업층(110)은 내층절연층 또는 외층절연층을 포함할 수 있으며, 외층절연층이 내층절연층 보다 탄성계수가 높은 재질로 형성되어 외층절연층의 강도를 개선시킴에 따른 워피지 현상을 최소화할 수 있다.The build-up layer 110 may include an inner layer insulating layer or an outer layer insulating layer. The outer layer insulating layer may be formed of a material having a higher elastic modulus than the inner layer insulating layer to minimize the warpage phenomenon can do.

회로패턴층(114)은 구리와 같은 전도성 재료를 이용하여 기판에 형성되는 전도성 패턴으로 신호전송용 시그널 회로 패턴층, 전원 공급용 파워층 및 전원 정지용 그라운드층이 있다.The circuit pattern layer 114 is a conductive pattern formed on a substrate using a conductive material such as copper, and has a signal circuit pattern layer for signal transmission, a power layer for power supply, and a ground layer for power supply stop.

측면도금층(120)은 빌드업층(110) 양측에 코어층(105)과 연결되도록 인쇄회로기판(100)을 형성하여 회로패턴층(114) 등에서 발생하는 열을 효과적으로 방출시켜 인쇄회로기판(100)의 방열효과를 보다 개선시킬 수 있다.The side plating layer 120 may be formed on the printed circuit board 100 by forming the printed circuit board 100 on both sides of the buildup layer 110 to be connected to the core layer 105 to effectively dissipate heat generated from the circuit pattern layer 114, It is possible to further improve the heat dissipation effect of the heat sink.

유리 섬유로 코어층이 형성되는 경우 절연층을 형성하기 위한 주변의 프리플레그도 절연재이므로, 기판내부에서 발생되는 열은 코어층이 아닌 기판 내부에 형성된 써멀비아 등을 통해서 방출될 수 있어, 방출경로 및 면적이 제한되는 단점이 있었다. When the core layer is formed of glass fiber, since the peripheral pre-flip for forming the insulating layer is also an insulating material, the heat generated inside the substrate can be discharged through the thermal via formed in the substrate, And the area is limited.

본 발명의 일 실시예에 따르면, 금속으로 형성된 코어층(105)과 측면도금층(120)이 연결되어 코어층(105)으로 전달된 열이 측면도금층(120)으로 전달될 수 있어 열의 흐름이 끊기지 않으면서 연속적으로 형성되어 방출될 수 있고 보다 넓은 표면적을 이용하여 방출시킬 수 있는 효과가 있다.The core layer 105 and the side plating layer 120 are connected to each other and the heat transferred to the core layer 105 can be transferred to the side plating layer 120 so that the flow of heat is cut off It is possible to form and discharge continuously, and it is possible to discharge by using a larger surface area.

빌드업층(110)에 형성된 비아(130)는 인쇄회로기판의 층간 접속을 위해 기판의 홀을 가공한 후 내부를 도금한 것으로 스루 비아(through-via) 또는 스텍 비아(stacked via)로 형성될 수 있다.The vias 130 formed in the build-up layer 110 may be formed by through-holes or stacked vias formed by processing a hole of a substrate for interlayer connection of a printed circuit board, have.

스루 비아(Through-via)는 부품의 패드와 패드를 연결하면서 층간 연결을 하기 위한 비아로 레이져 가공 또는 CNC를 이용한 드릴링 가공을 통해 형성될 수 있다. The through-via can be formed by via laser machining or CNC drilling to connect the pads and pads of the part while making the interlayer connection.

반면, 스텍 비아(stacked via)는 인쇄회로층 또는 절연층에 비아홀을 형성한 후 비아홀 내벽에 전도성 도금층을 형성하여, 2개 이상의 비아가 적층되도록 형성될 수 있다. On the other hand, a stacked via may be formed such that a via hole is formed in a printed circuit layer or an insulating layer, and then a conductive plating layer is formed on the inner wall of the via hole to stack two or more vias.

스텍 비아는 상부층에 형성된 비아가 하부층에 형성된 비아홀의 내부에 삽입되어 형성될 수도 있으며, 전층홀 가공 방식이 아닌 필요한 회로층만 연결될 수 있도록 설계 가능하여 배선 밀도를 증가시킬 수 있다. The stacked via may be formed by inserting a via formed in the upper layer into a via hole formed in a lower layer, and it is possible to design the circuit layer to be connected only to a necessary circuit layer, not a whole layer hole processing method, thereby increasing the wiring density.

비아(130)는 코어층(105)의 양면에 형성된 회로패턴층(114)을 서로 전기적으로 연결하기 위하여 도전 물질이 채워지거나 내측면이 도포될 수 있다. The via 130 may be filled with a conductive material or coated with an inner surface to electrically connect the circuit pattern layer 114 formed on both sides of the core layer 105 with each other.

각 층의 회로패턴층(114)은 비아(130)을 통해 코어층(105)의 타면에 형성된 회로패턴층(114)과도 전기적으로 연결될 수 있다. The circuit pattern layer 114 of each layer may be electrically connected to the circuit pattern layer 114 formed on the other surface of the core layer 105 through the via 130. [

본 발명의 실시예에 따르면, 소자(1)에서 방출된 열은 빌드업층(110)을 관통하여 형성된 비아(130)에서부터 비아(130)로 연결된 코어층(105)까지 연결됨으로써, 비아(130) 뿐만 아니라 넓은 면적의 코어층(105)으로도 전달할 수 있어 방열되는 면적을 넓힐 수 있는 장점이 있다.According to an embodiment of the present invention, the heat emitted from the device 1 is coupled from the via 130 formed through the buildup layer 110 to the core layer 105 connected to the via 130, In addition, it can be transmitted to the core layer 105 having a large area, which is advantageous in expanding the heat radiation area.

더 나아가, 이차적으로 코어층(105)과 측면도금층(120)이 연결됨으로써 소자에서 방출되는 열 방출경로를 다양하게 확보할 수 있다.Furthermore, the core layer 105 and the side plating layer 120 are connected to each other in a secondary manner, thereby various heat release paths can be secured.

소자(1)와 연결되는 비아(130)는 열방출을 위한 써멀비아 역할을 동시에 수행함으로써 기판 집적도를 개선할 수 있다.The via 130 connected to the device 1 can simultaneously serve as a thermal via for heat dissipation, thereby improving the degree of substrate integration.

소자(1)와 코어층(105)을 연결하는 비아(130)가 형성되는 경우 빌드업층(110)에 실장되는 소자(1)에서 방출되는 열이 기판의 양 끝단에 형성된 측면도금층(120)으로도 방출될 수 있어 방열 효율을 보다 높일 수 있다. When the via 130 connecting the element 1 and the core layer 105 is formed, heat emitted from the element 1 mounted on the build-up layer 110 is transferred to the side plating layer 120 formed at both ends of the substrate The heat radiation efficiency can be further increased.

소자(1)는 인쇄회로기판(100)에 장착되는 각각의 부품으로 능동소자 및 수동소를 포함하는 개념이며, 예를 들어, 이동통신 단말기에서 각종 응용프로그램의 구동과 관련된 어플리케이션 프로세서(application processor), 알에프 구성부품(RF communication part), 프론트 엔드부(front end part), 데이터 압축 전송을 수행하는 PMU(phasor measurement unit) 등을 포함할 수 있다.The device 1 includes an active element and a passive element as respective components mounted on the printed circuit board 100. For example, an application processor related to driving various application programs in the mobile communication terminal, An RF communication part, a front end part, a phasor measurement unit (PMU) for performing data compression transmission, and the like.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 3 내지 도 6은 은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 에서 주요 단계를 나타낸 도면이다.FIG. 2 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 3 to 6 show major steps in a method of manufacturing a printed circuit board according to an embodiment of the present invention .

도 7 내지 도 10은 은 본 발명의 다른 일 실시예에 따른 인쇄회로기판의 제조방법 에서 주요 단계를 나타낸 도면이다.7 to 10 are views showing major steps in a method of manufacturing a printed circuit board according to another embodiment of the present invention.

도 2 내지 10을 참조하면, 인쇄회로기판의 제조방법은 금속으로 이루어진 코어층을 준비하는 단계(S300), 코어층을 중심으로 코어층의 양면에 빌드업층을 적층하는 단계(S305), 빌드업층 측면에 측면도금층을 형성하는 단계(S310)를 포함할 수 있다.Referring to FIGS. 2 to 10, a method of manufacturing a printed circuit board includes the steps of preparing a core layer made of a metal (S300), stacking a buildup layer on both sides of the core layer (S305) And forming a side plating layer on the side surface (S310).

금속으로 이루어진 코어층을 준비하는 단계(S300)는 빌드업층을 양측면에 적층할 수 있는 철, 니켈, 마그네슘, 코발트, 텅스텐, 티탄 및 알루미늄으로 이루어진 군에서 선택된 어느 하나 이상의 재료를 선택하여 준비하는 단계일 수 있다.The step (S300) of preparing a core layer made of a metal may include selecting and preparing at least one material selected from the group consisting of iron, nickel, magnesium, cobalt, tungsten, titanium and aluminum capable of stacking the build- Lt; / RTI >

더 나아가, 금속으로 이루어진 코어층을 준비하는 단계(S300)는 절연층 등을 부착하기 위해 요철을 형성할 수 있으며, 그 외 접착을 위해 물리, 화학적 표면 처리하는 단계를 포함할 수 있다.In addition, the step (S300) of preparing the core layer made of metal may include the step of forming irregularities for attaching the insulating layer or the like, and the step of physically and chemically surface-treating the core layer for adhesion.

다음으로, 코어층(105)을 중심으로 코어층(105)의 양면에 빌드업층(110)을 적층하는 단계(S305)를 수행할 수 있으며, 금속을 코어층으로 사용함으로써 강성을 확보할 수 있으므로, 필요에 따라 빌드업층(110)의 층수를 선택하여 적층할 수 있다.Next, the step (S305) of laminating the build-up layer 110 on both sides of the core layer 105 with the core layer 105 as the center can be performed, and rigidity can be ensured by using metal as the core layer The number of layers of the build-up layer 110 may be selected and stacked as required.

빌드업층(110)을 형성하는 단계(S305)는 코어층(105)을 중심으로 상기 코어층(105)의 양면에 절연층(112) 및 회로패턴층(114)이 순차적으로 적층되어 형성할 수 있다.The step S305 of forming the buildup layer 110 may be performed by sequentially forming an insulating layer 112 and a circuit pattern layer 114 on both surfaces of the core layer 105 with the core layer 105 as a center have.

빌드업층(110)을 형성하는 단계(S305)는 빌드업층(110)과 빌드업층(110) 상면에 형성된 소자(1)를 연결 가능하도록 비아(130)를 형성하는 단계를 포함할 수 있다.The step S305 of forming the buildup layer 110 may include forming the via 130 to connect the buildup layer 110 and the element 1 formed on the upper surface of the buildup layer 110. [

비아(105)를 형성하는 단계는 빌드업층(110)의 적층 전에 미리 형성할 수도 있으며, 빌드업층(110)의 적층 후 형성하는 것도 가능하다.The step of forming the vias 105 may be formed before the build-up layer 110 is laminated, or may be formed after the build-up layer 110 is laminated.

비아(105)를 형성하는 단계는 빌드업층(110)을 관통하도록 스루 비아를 형성하는 단계를 포함할 수 있다. The step of forming the vias 105 may include forming through vias to penetrate the build-up layer 110.

또한, 비아(105)를 형성하는 단계는 각각의 절연층(112) 또는 인쇄회로층(114)에 비아홀을 가공을 한 후 비아홀 내벽에 소정의 두께로 전도성 도금층을 형성한 후 비아홀이 적층되도록 스텍 비아를 형성하는 단계를 포함할 수 있다.In the step of forming the vias 105, a via hole is formed in the insulating layer 112 or the printed circuit layer 114, a conductive plating layer is formed on the inner wall of the via hole to a predetermined thickness, And forming a via.

다음으로, 빌드업층(110) 측면에 측면도금층(120)을 형성하는 단계(S310)를 수행할 수 있으며, 측면도금층(120)은 빌드업(110)의 측면에 형성되어, 코어층(200)과 연결되도록 형성될 수 있다. The side plating layer 120 may be formed on the side surface of the buildup 110 so that the core layer 200 is formed on the side surface of the buildup layer 110. [ As shown in FIG.

본 실시예의 다층 인쇄회로기판은 빌드업층(110), 측면도금층(120) 및 소자(1)의 열팽창계수와 비슷한 열팽창계수를 갖는 기판을 제작할 수 있기 때문에, 인쇄회로기판의 워피지현상을 방지할 수 있고, 온도변화에 의해 발생하는 스트레스에 줄여 인쇄회로기판의 크랙이나 박리가 방지됨으로써 접속 신뢰성을 확보할 수 있다.Since the multilayer printed circuit board of this embodiment can manufacture a substrate having a coefficient of thermal expansion similar to that of the buildup layer 110, the side plating layer 120 and the element 1, it is possible to prevent a warpage phenomenon of the printed circuit board And it is possible to reduce the stress caused by the temperature change to prevent cracking or peeling of the printed circuit board, thereby securing the connection reliability.

본 실시예는 인쇄회로기판에 금속코어층을 사용하고 금속코어층과 연결되도록 측면도금층을 형성함으로써, 회로 설계의 자유도를 높이고 회로의 고밀도화 및 박판화를 구현할 수 있는데 그 특징이 있다.The present embodiment is characterized in that a metal core layer is used for a printed circuit board and a side plating layer is formed so as to be connected to the metal core layer, thereby increasing the degree of freedom in circuit design and realizing circuit density and thinning.

또한, 이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100: 인쇄회로기판
105: 코어층
110: 빌드업층
112: 절연층
114: 회로패턴층
120: 측면도금층
130: 비아
100: printed circuit board
105: core layer
110: buildup layer
112: insulating layer
114: circuit pattern layer
120: side plating layer
130: Via

Claims (8)

금속으로 형성된 코어층; 및
상기 코어층을 중심으로 상기 코어층의 양면에 절연층 및 회로패턴층이 순차적으로 적층되어 형성된 빌드업층;
을 포함하는 인쇄회로기판.
A core layer formed of a metal; And
A buildup layer formed by sequentially laminating an insulating layer and a circuit pattern layer on both surfaces of the core layer with the core layer as a center;
And a printed circuit board.
제1항에 있어서,
상기 빌드업층의 측면에 형성되고, 상기 코어층과 연결되는 측면도금층;
을 더 포함하는 인쇄회로기판.
The method according to claim 1,
A side plating layer formed on a side surface of the buildup layer and connected to the core layer;
And a printed circuit board.
제1항에 있어서,
상기 빌드업층에 실장되는 소자; 및
상기 소자와 코어층이 연결되도록 형성되는 비아;
를 포함하는 인쇄회로기판.
The method according to claim 1,
An element mounted on the buildup layer; And
A via formed to connect the element and the core layer;
And a printed circuit board.
제3항에 있어서,
상기 비아는
상기 절연층 또는 상기 회로패턴층에 비아홀을 형성한 후 상기 비아홀이 적층되는 스텍 비아를 포함하는 인쇄회로기판.
The method of claim 3,
The vias
And a via hole is formed in the insulating layer or the circuit pattern layer, and then the via hole is stacked.
금속으로 이루어진 코어층을 준비하는 단계; 및
상기 코어층을 중심으로 상기 코어층의 양면에 빌드업층을 적층하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
Preparing a core layer made of a metal; And
Stacking a build-up layer on both sides of the core layer with the core layer as a center;
And a step of forming the printed circuit board.
제5항에 있어서,
상기 빌드업층을 적층하는 단계 이후에,
상기 빌드업층 측면에 측면도금층을 형성하는 단계;를 포함하되,
상기 빌드업층 측면에 측면도금층을 형성하는 단계는
상기 측면도금층이 상기 코어층과 연결되도록 형성하는 단계인 인쇄회로기판 제조방법.
6. The method of claim 5,
After the step of laminating the buildup layer,
Forming a side plating layer on a side surface of the buildup layer,
The step of forming the side plating layer on the side surface of the build-
And forming the side plating layer to be connected to the core layer.
제5항에 있어서,
상기 빌드업층을 형성하는 단계는,
상기 빌드업층에 형성된 소자를 연결 가능하도록 상기 빌드업층과 코어층을 연결하여 비아를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
6. The method of claim 5,
The step of forming the build-
And forming a via by connecting the build-up layer and the core layer so as to connect the elements formed in the build-up layer.
제5항에 있어서,
빌드업층을 형성하는 단계는,
각각의 절연층과 회로패턴층에 비아홀 가공을 수행하고, 상기 비아홀이 적층되도록 스텍비아를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
6. The method of claim 5,
The step of forming the build-
Forming via holes in each of the insulating layer and the circuit pattern layer and forming stack vias so that the via holes are stacked.
KR1020140155469A 2014-11-10 2014-11-10 Printed circuit board and method for manufacturing thereof KR20160055539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140155469A KR20160055539A (en) 2014-11-10 2014-11-10 Printed circuit board and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140155469A KR20160055539A (en) 2014-11-10 2014-11-10 Printed circuit board and method for manufacturing thereof

Publications (1)

Publication Number Publication Date
KR20160055539A true KR20160055539A (en) 2016-05-18

Family

ID=56113385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140155469A KR20160055539A (en) 2014-11-10 2014-11-10 Printed circuit board and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR20160055539A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013669A (en) * 2016-07-29 2018-02-07 오태헌 Method For Manufacturing Hybrid PCB and Hybrid PCB Manufactured Using the Same
KR20200072846A (en) 2018-12-13 2020-06-23 엘지디스플레이 주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR20240026780A (en) 2022-08-22 2024-02-29 주식회사 엘지에너지솔루션 PCB Comprising Laser Blocking Portion and Battery Cell Assembly Comprising the Same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013669A (en) * 2016-07-29 2018-02-07 오태헌 Method For Manufacturing Hybrid PCB and Hybrid PCB Manufactured Using the Same
KR20200072846A (en) 2018-12-13 2020-06-23 엘지디스플레이 주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR20240026780A (en) 2022-08-22 2024-02-29 주식회사 엘지에너지솔루션 PCB Comprising Laser Blocking Portion and Battery Cell Assembly Comprising the Same
WO2024043634A1 (en) 2022-08-22 2024-02-29 주식회사 엘지에너지솔루션 Pcb comprising laser blocking unit, and battery cell assembly comprising same

Similar Documents

Publication Publication Date Title
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US20080196931A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
US9554462B2 (en) Printed wiring board
JP2016157928A (en) Circuit board and manufacturing method of circuit board
US9338891B2 (en) Printed wiring board
JP2008016844A (en) Printed circuit board and manufacturing method of the same
US20160192471A1 (en) Circuit board and manufacturing method thereof
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
JP2015035497A (en) Electronic component built-in wiring board
KR101044105B1 (en) A method of manufacturing printed circuit board
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20160055539A (en) Printed circuit board and method for manufacturing thereof
US8829361B2 (en) Wiring board and mounting structure using the same
US10219374B2 (en) Printed wiring board
KR20170078406A (en) Radiating durable printed circuit board and method for manufacturing the same
KR20090123032A (en) Method of manufacturing printed circuit board embedded with semiconductor chip
EP2914071A1 (en) Heat spreader in multilayer build ups
KR20100073362A (en) Printed circuit board with enhanced radiating ability and manufacturing process of the same
KR20160038359A (en) Circuit Board including the heat dissipation structure
CN112533349B (en) Circuit board and manufacturing method thereof
JP2013115110A (en) Printed wiring board of step structure
KR20180104631A (en) A multilayer printed wiring board and a multilayer metal clad laminate
CN115484755A (en) Manufacturing method of circuit board and circuit board
KR20120028566A (en) Carrier member and method of manufacturing pcb using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal