KR20160044479A - Bonded wafer manufacturing method - Google Patents
Bonded wafer manufacturing method Download PDFInfo
- Publication number
- KR20160044479A KR20160044479A KR1020167004044A KR20167004044A KR20160044479A KR 20160044479 A KR20160044479 A KR 20160044479A KR 1020167004044 A KR1020167004044 A KR 1020167004044A KR 20167004044 A KR20167004044 A KR 20167004044A KR 20160044479 A KR20160044479 A KR 20160044479A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- ion implantation
- ion
- peeling
- bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 34
- 235000012431 wafers Nutrition 0.000 claims description 298
- 238000010438 heat treatment Methods 0.000 claims description 42
- 230000001965 increasing effect Effects 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 35
- 239000002356 single layer Substances 0.000 abstract description 29
- 239000010410 layer Substances 0.000 abstract description 19
- 239000010409 thin film Substances 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 39
- 238000009826 distribution Methods 0.000 description 28
- 239000010408 film Substances 0.000 description 17
- 238000001816 cooling Methods 0.000 description 14
- 239000013078 crystal Substances 0.000 description 14
- 238000002513 implantation Methods 0.000 description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 12
- 229910052799 carbon Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000005494 condensation Effects 0.000 description 6
- 238000009833 condensation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- -1 hydrogen ions Chemical class 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000013077 target material Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
-
- H01L27/12—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Physical Vapour Deposition (AREA)
- High Energy & Nuclear Physics (AREA)
- Element Separation (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
본 발명은, 본드웨이퍼 및 베이스웨이퍼로서, 절결부를 갖는 웨이퍼를 사용하고, 본드웨이퍼의 박리시에, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록, 이온주입시에 이온주입을 행하는 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행하는 접합웨이퍼의 제조방법이다. 이에 따라, 이온주입 박리법을 이용하여 SOI층 등의 박막을 형성할 때, 박리한 직후의 박막표면에 발생하는 거대단층결함의 발생을 저감할 수 있는 접합웨이퍼의 제조방법이 제공된다.The present invention relates to a bond wafer and a base wafer using a wafer having a cutout portion and at the time of peeling the bond wafer, the position of one or both of the bonded bond wafer and the base wafer is peeled off And the ion implantation conditions for performing ion implantation at the time of ion implantation and ion implantation conditions are set so that they are positioned within a range of 0 ± 30 degrees or 180 ± 30 degrees from the position of the wafer. Thereby, there is provided a method of manufacturing a bonded wafer capable of reducing the occurrence of large single layer defects occurring on the surface of a thin film immediately after peeling, when a thin film such as an SOI layer is formed using an ion implantation stripping method.
Description
본 발명은, 이온주입 박리법을 이용한 접합웨이퍼의 제조방법에 관한 것으로, 전형적으로는, 수소이온 등을 주입한 실리콘 웨이퍼를 지지기판이 되는 다른 웨이퍼와 밀착시킨 후에 열처리를 가하여 박리함으로써 접합웨이퍼를 제조하는 방법에 관한 것이다.
The present invention relates to a method of manufacturing a bonded wafer using an ion implantation stripping method. Typically, a silicon wafer into which a hydrogen ion or the like is implanted is brought into close contact with another wafer serving as a support substrate, And a method for manufacturing the same.
SOI웨이퍼의 제조방법으로서, 이온주입한 웨이퍼를 접합한 후에 박리하여 SOI웨이퍼를 제조하는 방법(「이온주입 박리법」 혹은 「스마트컷법(등록상표)」이라 함)이 주목받고 있다.As a manufacturing method of an SOI wafer, a method (hereinafter referred to as " ion implantation separation method " or " smart cut method (registered trademark) ") in which an ion-implanted wafer is bonded and then separated to obtain an SOI wafer attracts attention.
이 방법에서는, 예를 들어, 2매의 실리콘 웨이퍼 중, 적어도 일방에 산화막을 형성함과 함께, 일방의 실리콘 웨이퍼(본드웨이퍼)의 상면으로부터 수소이온 또는 희가스이온을 주입하고, 이 웨이퍼 내부에 이온주입층(「미소기포층」이라고도 함)을 형성시킨다.
In this method, for example, an oxide film is formed on at least one of two silicon wafers, hydrogen ions or rare gas ions are implanted from the upper surface of one of the silicon wafers (bond wafers), ions (Also referred to as a " microbubble layer ") is formed.
이어서, 이온을 주입한 쪽의 면을 산화막을 개재하여 타방의 실리콘 웨이퍼(베이스웨이퍼)의 표면에 접합한다. 이 접합한 2매의 웨이퍼에 대하여, 열처리로내에서 10℃/분 정도로 천천히 승온시켜 설정온도에서 소정시간 체류시키는 열처리를 행함으로써, 이온주입층을 벽개면으로 하여 본드웨이퍼를 박리시켜 접합웨이퍼를 형성한다. 또한, 이 접합웨이퍼에 고온열처리(결합열처리)를 가함으로써, 본드웨이퍼로부터 박리된 SOI층과 베이스웨이퍼를 강고하게 결합하여, SOI웨이퍼로 한다(예를 들어, 특허문헌 1 참조).
Then, the surface to which the ions are implanted is bonded to the surface of the other silicon wafer (base wafer) via an oxide film. The two bonded wafers were subjected to a heat treatment in which they were slowly heated to about 10 ° C / min in a heat treatment furnace and stuck at a set temperature for a predetermined time to peel the bond wafer with the ion implanted layer as a cleaved face to form a bonded wafer do. Further, by applying a high-temperature heat treatment (bonding heat treatment) to the bonded wafer, the SOI layer separated from the bond wafer and the base wafer are firmly bonded to each other to form an SOI wafer (see, for example, Patent Document 1).
이온주입 박리법을 이용하여 접합웨이퍼를 제조하는 경우, 일반적으로, 박막을 형성하기 위한 본드웨이퍼와 지지기판이 되는 베이스웨이퍼의 양자는 동일한 면방위(面方位)를 갖는 웨이퍼이며, 면방위를 나타낸 절결부(切り欠き部)(노치나 오리엔테이션플랫이라 함)도 동일한 위치에 형성된 웨이퍼를 이용하고, 산화막을 개재하여 접합하여 SOI웨이퍼를 형성하거나, 산화막을 개재하지 않고 접합하여 직접 접합웨이퍼를 형성한다.
Generally, when a bonded wafer is manufactured by ion implantation stripping, both a bond wafer for forming a thin film and a base wafer to be a supporting substrate are wafers having the same plane orientation (face orientation) A wafer formed at the same position in a cutout portion (notch or orientation flat) is used to form an SOI wafer through an oxide film, or to form a directly bonded wafer by joining without an oxide film interposed therebetween .
본드웨이퍼와 베이스웨이퍼의 접합은, 통상은 실온에서 행해지고, 양자의 절결부를 일치시켜 접합한 후, 박리열처리를 가하여 본드웨이퍼를 이온주입층에서 박리하여 접합웨이퍼가 제작된다.
The bonded wafer and the base wafer are usually bonded at room temperature, and the bonded wafer and the bond wafer are peeled off from the ion-implanted layer by applying a heat treatment to the bonded wafer.
그러나, 박리열처리에 의한 이온주입층에서의 박리에서는, 박리개시위치부터 박리가 시작되어, 서서히 박리가 진행되는데, 박리도중에 노치와 같은 형상적인 변화가 존재하면, 그 위치에서 박리의 진행속도가 어긋나서, 비교적 광범위에 걸쳐 스크래치처럼 보이는 단층상의 박막 상의 결함(이하, 거대단층결함)이 발생한다는 문제가 있었다.
However, in the peeling of the ion-implanted layer by the peeling heat treatment, the peeling starts from the peeling start position and the peeling progresses gradually. If there is a shape change such as a notch during the peeling, (Hereinafter referred to as " giant single-layer defects ") on a single-layer surface that looks like a scratch over a relatively wide range.
본 발명은, 상기 문제를 해결하기 위하여 이루어진 것으로, 이온주입 박리법을 이용하여 SOI층 등의 박막을 형성할 때, 박리된 직후의 박막 표면에 발생하는 거대단층결함의 발생을 저감할 수 있는 접합웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
DISCLOSURE OF THE INVENTION The present invention has been made in order to solve the above problem, and it is an object of the present invention to provide a method for manufacturing a thin film of SOI layer or the like using ion implantation stripping, which is capable of reducing the occurrence of large single layer defects And a method for manufacturing a wafer.
상기 과제를 해결하기 위하여, 본 발명에서는,In order to solve the above problems, in the present invention,
본드웨이퍼의 표면으로부터 수소이온, 희가스이온 혹은 이들의 혼합가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 접합한 후, 열처리로를 이용하여 접합한 웨이퍼의 박리열처리를 행함으로써, 상기 이온주입층에서 본드웨이퍼를 박리시켜 접합웨이퍼를 형성하는 접합웨이퍼의 제조방법으로서,Implanting a hydrogen ion, a rare gas ion, or a mixed gas ion thereof from the surface of the bond wafer to form an ion-implanted layer in the wafer, bonding the ion-implanted surface of the bond wafer to the surface of the base wafer, Wherein the bonded wafer is peeled off from the ion-implanted layer to form a bonded wafer,
상기 본드웨이퍼 및 상기 베이스웨이퍼로서, 절결부를 갖는 웨이퍼를 사용하고, 상기 본드웨이퍼의 박리시에, 접합한 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 상기 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록, 상기 이온주입시에 상기 이온주입을 행하는 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행하는 접합웨이퍼의 제조방법을 제공한다.
Wherein the bond wafer and the base wafer are wafers each having a cut-out portion, and at the time of peeling off the bond wafer, the position of one or both of the bonded wafers and the base wafer is positioned on the bond wafer A method of manufacturing a bonded wafer for setting either or both of an ion implanter and an ion implantation condition for performing the ion implantation at the time of ion implantation is provided so as to be within a range of 0 占 30 占 or 180 占 30 占 from the peeling start position do.
이러한 접합웨이퍼의 제조방법이면, 본드웨이퍼에 대한 이온주입시에 박리개시위치를 의도적으로 설정하고, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록 할 수 있으므로, 박리시에 박리도중에 절결부가 존재하는 것을 피할 수 있고, 거대단층결함의 발생을 저감할 수 있다.
In this method of producing a bonded wafer, the peeling start position is intentionally set at the time of ion implantation into the bond wafer, and the position of any one or both of the bonded bond wafer and the base wafer is determined from the peeling start position of the bond wafer 0 占 30 占 or 180 占 30 占 Therefore, it is possible to avoid the presence of cutouts during peeling at the time of peeling, and the occurrence of large single layer defects can be reduced.
또한, 상기 이온주입시, 상기 본드웨이퍼를, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 상기 이온주입을 행하는 이온주입기 및 이온주입조건에 의해 특정되는 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 상기 이온주입기에 배치하는 것이 바람직하다.
When the bond wafer is subjected to the ion implantation, the position of the cutout portion of the bond wafer or the position of the cutout portion at +180 degrees corresponds to an ion implanter for performing the ion implantation and an ion implantation damage Is arranged in the ion implanter so as to be relatively large in the plane of the bond wafer.
이와 같이, 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 함으로써, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
Thus, by making the damage of the ion implantation relatively large in the plane of the bond wafer, the position of the cutout portion of the bond wafer or the position of +180 degrees of the cutout portion can be set as the peeling start position.
또한, 상기 이온주입시, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치의 이온주입량을 다른 위치보다 늘리는 것이 바람직하다.
Further, it is preferable to increase the ion implantation amount at the position of the notch of the bond wafer or the position of the notch at +180 degrees from the other positions during the ion implantation.
이온주입량이 많은 위치에서는 박리가 촉진되어 단시간의 열처리로 박리가 진행되므로, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치의 이온주입량을 다른 위치보다 늘림으로써, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
The amount of ion implantation at the position of the cutout portion of the bond wafer or the position of the notch portion at +180 degrees is increased beyond the other positions so that the cutout portion of the bond wafer Or the position of the cut-away portion at +180 degrees can be set as the peeling start position.
또한, 상기 이온주입시, 상기 본드웨이퍼를 히트싱크 상에 배치하고, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를, 이온주입시의 상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치에 맞추는 것이 바람직하다.
In the ion implantation, the bond wafer is placed on a heat sink, and the position of the cutout portion of the bond wafer or the position of the cutout portion at +180 degrees is set so that the heat conduction of the heat sink at the time of ion implantation, It is preferable to adjust the position to a relatively low position in the plane.
히트싱크의 열전도가 낮은 위치에서는 냉각효율이 저하되므로, 이온주입시에 고온이 되고, 이온주입의 데미지가 커진다. 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를 히트싱크의 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치에 맞춤으로써, 이 위치를 이온주입시에 본드웨이퍼면내에서 상대적으로 고온으로 하고, 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치로 할 수 있다. 이에 따라, 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
Since the cooling efficiency is lowered at a position where the heat conduction of the heat sink is low, the temperature becomes high at the time of ion implantation and the damage of ion implantation becomes large. The position of the cutout portion of the bond wafer or the position of the cutout portion at +180 degrees is aligned with the heat conduction of the heat sink at a relatively low position within the bond wafer plane so that this position is relatively high in the bond wafer plane at the time of ion implantation , The damage of the ion implantation can be made relatively large in the plane of the bond wafer. As a result, the position of the notch or the position of +180 degrees of the notch can be set as the peeling start position.
또한 이 때, 상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치가, 재질을 다른 부분보다 열전도율이 낮은 재질로 한 부분인 것이 바람직하다.
In this case, it is preferable that the heat sink has a relatively low thermal conductivity within the plane of the bond wafer, and the material is made of a material having a lower thermal conductivity than the other portions.
이에 따라, 히트싱크에 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치를 형성할 수 있다.
Thus, heat conduction to the heat sink can form a relatively low position within the bond wafer plane.
또한 이 때, 상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치가, 두께를 다른 부분보다 두껍게 한 부분인 것이 바람직하다.
In this case, it is preferable that the thermal conductivity of the heat sink is a relatively low position within the bond wafer surface, the thickness of which is thicker than the other portions.
이에 따라, 히트싱크에 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치를 형성할 수 있다.
Thus, heat conduction to the heat sink can form a relatively low position within the bond wafer plane.
또한, 상기 박리열처리시, 상기 접합한 웨이퍼를, 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 상기 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치가 되도록 상기 열처리로내에 배치하는 것이 바람직하다.
It is preferable that a position of the cutout portion of the bond wafer or the both of the bond wafer and the base wafer or a position of the cutout portion at a position of +180 degrees in the bonded wafer face is relatively high In the heat treatment furnace.
박리열처리시, 접합한 웨이퍼면내에서 고온이 되는 위치에서는 박리가 진행되기 쉬우므로, 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치가 되도록 열처리로내에 배치함으로써, 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
The peeling is likely to proceed at a position where the bonded wafer surface is heated at the time of the peeling heat treatment so that the position of the notched portion or the position of the notched portion at any one of the bond wafer and the base wafer or the location of the notched portion of + The position of the cutout portion or the position of the cutout portion at +180 degrees of either the bond wafer or the base wafer or both of the bond wafer and the base wafer can be set as the peeling start position.
또한, 상기 절결부가 노치인 것이 바람직하다.
Further, it is preferable that the notch portion is a notch.
노치를 갖는 웨이퍼이면, 웨이퍼끼리의 접합시의 위치의 기준으로 할 수 있으므로 접합이 용이해진다. 또한, 최근의 대직경 웨이퍼는 노치가 주류이며, 본 발명은 이러한 노치를 갖는 대직경 웨이퍼의 접합에 대응할 수 있다.
Since the wafer having notches can be used as a reference for the position at the time of bonding the wafers, bonding is facilitated. Further, in recent large-diameter wafers, the notch is mainstream, and the present invention can cope with the bonding of large-diameter wafers having such notches.
이상과 같이, 본 발명의 접합웨이퍼의 제조방법이면, 본드웨이퍼에 대한 이온주입시에 박리개시위치를 의도적으로 조작할 수 있으므로, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록 함으로써, 박리시에 박리도중에 절결부가 존재하는 것을 피할 수 있고, 거대단층결함의 발생을 저감할 수 있다. 또한, 박리열처리시에, 이온주입시에 형성한 박리개시위치가 되는 위치를 웨이퍼면내에서 상대적으로 고온이 되는 위치로 함으로써, 박리개시위치를 보다 확실히 원하는 위치로 할 수 있다.
As described above, according to the method of manufacturing a bonded wafer of the present invention, since the peeling start position can be intentionally controlled at the time of ion implantation into the bond wafer, the position of the bonded wafer Is located within a range of 0 +/- 30 degrees or 180 +/- 30 degrees from the peeling start position of the bond wafer, it is possible to avoid the presence of cutouts during peeling at the time of peeling, and the occurrence of large single layer defects can be reduced. Further, at the time of the peeling heat treatment, the position at which the peeling start position is formed at the time of ion implantation is set to a position where the temperature becomes relatively high in the wafer surface, whereby the peeling start position can be made more reliably at a desired position.
도 1은 본 발명의 접합웨이퍼의 제조방법의 실시태양의 일례를 나타낸 플로우도이다.
도 2는 노치의 위치를 이온주입 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치로 하는 예(실시예 1)의 모식도이다.
도 2는 노치의 위치와 이온주입 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치를 어긋나게 하는 예(비교예 2)의 모식도이다.
도 4는 열처리로내의 고온영역이 되는 위치에 노치의 위치를 맞추어 박리열처리를 행하는 예(실시예 2)의 모식도이다.
도 5는 배치식 이온주입기에 의해 노치부의 이온주입량을 늘리는 예(실시예 3)의 모식도이다.
도 6은 매엽식 이온주입기에 의해 웨이퍼 전체면에 이온주입(i)을 행한 후, 노치부에 추가주입(ii)을 행하고, 노치부의 이온주입량을 늘리는 예(실시예 4)의 모식도이다.
도 7은 국소적으로 탄소농도를 저하시킨 히트싱크고무(iii)를 이용하고, 탄소농도가 낮은 위치에 노치를 맞추어 웨이퍼를 설치하는 (iv)예(실시예 5)의 모식도이다.
도 8은 국소적으로 탄소농도를 저하시킨 히트싱크고무(v)를 이용하고, 탄소농도가 낮은 위치와 노치를 어긋나게 하여 웨이퍼를 설치하는 (vi)예(비교예 2)의 모식도이다.
도 9는 거대단층결함이 발생하는 메커니즘을 나타낸 모식도이다.1 is a flow chart showing an embodiment of a method of manufacturing a bonded wafer of the present invention.
Fig. 2 is a schematic diagram of an example (Example 1) in which the position of the notch is set to a relatively large position in the bond wafer surface with ion implantation damage.
Fig. 2 is a schematic diagram of an example (Comparative Example 2) in which the position of the notch and the ion implantation damage are displaced from a relatively large position within the plane of the bond wafer.
4 is a schematic view of an example (Example 2) in which a notch is positioned at a position at which a high-temperature region in a heat treatment furnace is aligned and a peeling heat treatment is performed.
5 is a schematic diagram of an example (Example 3) in which the amount of ion implantation in the notch portion is increased by a batch type ion implanter.
FIG. 6 is a schematic diagram of an example (Example 4) in which ion implantation (i) is performed on the entire wafer surface by a single wafer ion implanter and then additional implantation (ii) is performed on the notch portion to increase the amount of ion implantation in the notch portion.
7 is a schematic view of an example (Example 5) in which a heat sink rubber (iii) having a locally lowered carbon concentration is used and a wafer is provided by aligning a notch at a low carbon concentration position (iv).
Fig. 8 is a schematic diagram of a (vi) example (comparative example 2) in which a heat sink rubber (v) having a locally lowered carbon concentration is used and a wafer is provided by shifting the notch to a position with a low carbon concentration.
Fig. 9 is a schematic diagram showing a mechanism in which a macro-defect occurs.
상술한 바와 같이, 이온주입 박리법을 이용하여 SOI층 등의 박막을 형성할 때, 박리한 직후의 박막표면에 발생하는 거대단층결함의 발생을 저감할 수 있는 접합웨이퍼의 제조방법의 개발이 요구되고 있었다.
As described above, it is required to develop a method of manufacturing a bonded wafer capable of reducing the occurrence of large single layer defects occurring on the surface of a thin film immediately after peeling, when a thin film such as an SOI layer is formed using the ion implantation stripping method .
도 9에 거대단층결함이 발생하는 메커니즘을 나타낸 모식도를 나타낸다. 박리열처리에 의한 이온주입층에서의 박리에서는, 박리개시위치(40)로부터 박리가 시작되고, 서서히 박리가 진행된다. 그러나, 도 9와 같이, 박리도중에 노치(41)와 같은 형상적인 변화가 존재하면, 그 위치에서 박리의 진행속도가 어긋나서, 그 경계선이 거대단층결함(42)이 되는 것으로 생각된다.
Fig. 9 shows a schematic diagram showing a mechanism in which a macro-defect occurs. In the peeling at the ion implantation layer by the peeling heat treatment, peeling starts from the
이러한 점에서, 본 발명자들은, 본드웨이퍼의 박리시에, 절결부의 위치가 박리개시위치 또는 박리개시위치로부터 180도 회전한 위치이면, 박리시에 박리도중에 절결부가 존재하지 않으므로, 거대단층결함의 발생을 저감할 수 있는 것에 상도하였다. 즉, 박리개시위치를 의도적으로 설정함으로써, 박리도중에 절결부가 존재하지 않도록 할 수 있고, 거대단층결함의 발생을 저감할 수 있는 것을 발견하였다.
In this regard, the present inventors have found that when the position of the notch portion is rotated 180 degrees from the peeling start position or the peeling start position at the time of peeling of the bond wafer, there is no cutout portion during peeling at the time of peeling, It is possible to reduce the occurrence of the problem. That is, it has been found that, by intentionally setting the peeling start position, it is possible to prevent the cut-out portion from being present during peeling and to reduce the occurrence of large single-layer defects.
박리개시위치는, 일본특허공개 2009-170652호 공보에 기재되어 있는 바와 같이 박리면의 헤이즈측정을 행하는 것, 혹은, 박막의 막두께 분포를 측정하고 그 맵으로부터 확인할 수 있다. 이들에 의한 측정으로부터, 박리개시위치는 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치나, 박리열처리시에 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치에 형성되기 쉬운 것을 알 수 있다.
The peeling start position can be confirmed by measuring the haze of the release surface or measuring the film thickness distribution of the thin film as described in JP-A-2009-170652. From these measurements, it can be seen that the peeling start position is liable to be formed at a position where the damage of the ion implantation is relatively large in the plane of the bond wafer, or at a position where the wafer is bonded at a relatively high temperature in the wafer surface during the peeling heat treatment.
이하, 박리개시위치의 형성에 특히 크게 영향을 주는, 이온주입시의 데미지에 대하여 설명한다.Hereinafter, damage during ion implantation, which greatly affects the formation of the peeling start position, will be described.
타겟재료가 되는 반도체웨이퍼에 이온을 주입하면, 타겟재료를 구성하는 원자가, 주입이온과 충돌하여, 튕겨진다. 타겟재료인 원자가 튕겨짐으로써 발생한 결함이, 데미지이다.When ions are implanted into a semiconductor wafer serving as a target material, atoms constituting the target material collide with the implanted ions and are repelled. Defects caused by the repulsion of atoms, which are the target material, are damage.
원자를 튕기기 위해서는, 원자가 가진 결합에너지 이상의 충돌에너지가 필요하며, 이는, 이온의 가속에너지 및 타겟재료의 온도에 의한 열에너지가 해당된다. 따라서, 가속전압 및 주입시의 타겟재료온도가 높으면, 데미지량이 많아진다. 또한, 이온의 주입량이 많으면 많을수록, 튕기는 원자의 수가 증가하므로, 데미지량이 많아진다.
In order to bounce an atom, a collision energy greater than the binding energy of the atom is required, which corresponds to the thermal energy due to the acceleration energy of the ions and the temperature of the target material. Therefore, when the acceleration voltage and the target material temperature at the time of implantation are high, the amount of damage increases. Further, the greater the amount of ions to be implanted, the more the number of repelled atoms increases, thereby increasing the amount of damage.
이온주입기에서는, 잘 제어된 가속에너지에 의해, 깊이방향에 대한 주입이온의 깊이 균일성이 매우 높다. 이 때문에, 타겟이 되는 웨이퍼면내의 데미지분포는, 가속전압의 변동의 영향은 거의 받지 않고, 웨이퍼면내의 주입량 분포 및 온도분포가 강하게 영향을 준다. 주입량 분포는, 주입시의 빔의 이동방법, 웨이퍼의 이동방법, 빔전류값의 변동 등이 영향을 준다. 또한, 주입 중인 웨이퍼는, 히트싱크라고 불리는 대좌(台座)에 재치되어 있는데, 웨이퍼 이면과 히트싱크의 접촉상황, 히트싱크면의 평탄도, 히트싱크와 웨이퍼 이면간의 중간재(예를 들어, 접촉면적을 향상시키는 고무재 등)의 막두께, 재질의 특성 불균일의 영향에 의해 면내온도분포가 발생한다. 즉, 웨이퍼 이면의 접촉상황이 나쁘고, 웨이퍼 이면으로부터의 방열량이 적으면, 그 위치에서의 온도가 올라가고, 데미지량이 많아진다. 반대로, 웨이퍼 이면의 접촉상황이 좋고, 웨이퍼 이면으로부터의 방열량이 많으면, 그 위치에서의 온도가 내려가고, 데미지량이 적어진다. 또한, 웨이퍼를 유지하는 핀과 웨이퍼의 접촉에 의해, 핀과 접촉하는 부분의 냉각효율이 높아짐으로써, 데미지량이 적어진다.
In an ion implanter, the depth uniformity of implanted ions in the depth direction is very high due to well-controlled acceleration energy. Therefore, the damage distribution in the target wafer surface is hardly affected by the fluctuation of the acceleration voltage, and the dose distribution and the temperature distribution in the wafer surface strongly influence the wafer distribution. The dose distribution influences the method of moving the beam at the time of implantation, the method of moving the wafer, and the variation of the beam current value. In addition, the wafer being injected is placed on a pedestal called a heat sink. The contact state between the back surface of the wafer and the heat sink, the flatness of the heat sink surface, the intermediate material between the heat sink and the back surface of the wafer In-plane temperature distribution occurs due to the influence of the film thickness of the material and the unevenness of the characteristics of the material. That is, when the contact state of the back surface of the wafer is bad and the amount of heat radiation from the back surface of the wafer is small, the temperature at that position rises and the amount of damage increases. On the other hand, if the backside of the wafer is in good contact and the amount of heat radiation from the backside of the wafer is large, the temperature at that position lowers and the amount of damage decreases. Further, by the contact between the pin holding the wafer and the wafer, the cooling efficiency of the portion in contact with the pin is increased, so that the amount of damage is reduced.
이상의 점에서, 본 발명자들은, 본드웨이퍼의 박리시에, 접합한 웨이퍼의 절결부의 위치가 박리개시위치 또는 박리개시위치로부터 180도 회전한 위치이면, 박리시에 박리도중에 절결부가 존재하지 않으므로, 거대단층결함의 발생을 저감할 수 있는 것, 또한 박리개시위치는 본드웨이퍼에 대한 이온주입시의 데미지에 의한 영향을 강하게 받는 점에서, 이온주입기 및 이온주입조건을 설정함으로써 이온주입시에 박리개시위치가 되는 위치를 의도적으로 상기의 위치로 설정할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
In view of the above, the present inventors have found that when the position of the notched portion of the bonded wafer is rotated 180 degrees from the peeling start position or the peeling start position at the time of peeling of the bond wafer, , The generation of large single layer defects can be reduced and the peeling start position is strongly influenced by the damage at the time of ion implantation into the bond wafer. Therefore, by setting the conditions of the ion implanter and the ion implantation, It is possible to intentionally set the position to be the start position to the above position, thereby completing the present invention.
즉, 본 발명은,That is,
본드웨이퍼의 표면으로부터 수소이온, 희가스이온 혹은 이들의 혼합가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 접합한 후, 열처리로를 이용하여 접합한 웨이퍼의 박리열처리를 행함으로써, 상기 이온주입층에서 본드웨이퍼를 박리시켜 접합웨이퍼를 형성하는 접합웨이퍼의 제조방법으로서,Implanting a hydrogen ion, a rare gas ion, or a mixed gas ion thereof from the surface of the bond wafer to form an ion-implanted layer in the wafer, bonding the ion-implanted surface of the bond wafer to the surface of the base wafer, Wherein the bonded wafer is peeled off from the ion-implanted layer to form a bonded wafer,
상기 본드웨이퍼 및 상기 베이스웨이퍼로서, 절결부를 가진 웨이퍼를 사용하고, 상기 본드웨이퍼의 박리시에, 접합한 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 상기 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록, 상기 이온주입시에 상기 이온주입을 행하는 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행하는 접합웨이퍼의 제조방법이다.
Wherein the bond wafer and the base wafer are each a wafer having a cut-out portion, and at the time of peeling off the bond wafer, the position of any one or both of the bond wafer and the base wafer, And setting the ion implantation conditions and ion implantation conditions for performing the ion implantation at the time of ion implantation so that the ion implantation is performed within a range of 0 占 30 占 or 180 占 30 占 from the release start position.
이하, 본 발명의 접합웨이퍼의 제조방법에 대하여, 실시태양의 일례로서, 도 1을 참조하면서, 이온주입 박리법(스마트컷법(등록상표))에 의해 접합웨이퍼를 제조하는 경우에 대하여 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
Hereinafter, a method of manufacturing a bonded wafer according to the present invention will be described in detail with reference to FIG. 1, as an example of an embodiment, of producing a bonded wafer by ion implantation stripping (Smart Cut method (registered trademark)) However, the present invention is not limited to this.
우선, 도 1의 공정(a)에서는, 본드웨이퍼(10) 및 베이스웨이퍼(20)를 준비한다. 이들 웨이퍼로는, 절결부를 갖는 것이며, 예를 들어 경면연마된 실리콘 단결정 웨이퍼를 본드웨이퍼(10) 및 베이스웨이퍼(20)로서 호적하게 이용할 수 있다.
First, in the step (a) of FIG. 1, the
절결부는, 웨이퍼면의 회전방향의 면방위를 나타낸 것이므로, 접합시에 접합위치의 기준으로서 이용할 수 있다. 이 절결부로는, 노치일 수도 있고, 오리엔테이션플랫일 수도 있으나, 최근의 대직경 웨이퍼는 노치가 주류이므로, 노치인 것이 바람직하다.
Since the notched portion shows the plane orientation in the rotational direction of the wafer surface, it can be used as a reference of the bonding position at the time of bonding. The cutout may be a notch or an orientation flat. However, recently, large-diameter wafers are preferably notched since notches are the mainstream.
이어서, 공정(b)에서는, 본드웨이퍼(10)와 베이스웨이퍼(20)의 적어도 일방의 웨이퍼, 여기서는 본드웨이퍼(10)를 열산화하고, 그 표면에 예를 들어 약 100nm~2000nm 두께의 산화막(12)을 형성한다. 또한, 베이스웨이퍼(20)의 표면에 산화막을 형성하거나, 양 웨이퍼에 산화막을 형성하는 경우나, 양 웨이퍼 모두 산화막을 형성하지 않는 경우도 있다.
In step (b), at least one of the wafers, that is, the
이어서, 공정(c)에서는, 본드웨이퍼(10)의 편면에 대하여 수소이온 또는 희가스이온 중 적어도 일방, 여기서는 수소이온을 주입하고, 이온의 평균진입깊이에 있어서 표면에 평행한 이온주입층(미소기포층)(11)을 형성시킨다.
Next, in step (c), at least one of hydrogen ions or rare gas ions, that is, hydrogen ions is implanted into the one side of the
여기서, 본 발명에서는, 이온주입시에 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행함으로서, 후술하는 박리시의 본드웨이퍼의 박리개시위치를 의도적으로 조작한다. 이하, 이온주입기 및 이온주입조건의 설정을 행함으로써, 박리개시위치를 의도적으로 원하는 위치로 하는 방법에 대하여 상세히 설명한다.
Here, in the present invention, by setting either or both of the ion implanter and the ion implantation conditions at the time of ion implantation, the release start position of the bond wafer at the time of separation to be described later is intentionally operated. Hereinafter, a method of intentionally setting the separation start position to a desired position by setting the ion implanter and ion implantation conditions will be described in detail.
이온주입 박리법에서는, 예를 들어, 수소이온만을 본드웨이퍼에 주입하고, 토대가 되는 지지기판(베이스웨이퍼)과 접합한 후, 박리열처리를 행함으로써, 베이스웨이퍼 상에 반도체박막을 전사할 수 있다. 즉, 웨이퍼의 박리는, 수소고농도층에 열에너지을 부여함으로써 일으킨다. 데미지가 큰 위치는, 데미지가 상대적으로 작은 위치와 비교했을 때, 주입량이 많거나, 혹은, 주입시의 열부하를 더욱 받으므로, 박리하기 쉬운 상황이다. 또한, 웨이퍼 엣지부는, 엣지부가 자유단이 되므로 박리가 일어나기 쉬우나, 웨이퍼 중앙부는, 자유단이 없고, 주위의 부분에서 구속되므로 박리가 일어나기 어렵다. 따라서, 웨이퍼 엣지부에서, 또한, 상대적으로 데미지가 큰 위치가 박리개시점이 되기 쉽다.
In the ion implantation stripping method, a semiconductor thin film can be transferred onto a base wafer by, for example, injecting only hydrogen ions into the bond wafer, joining the substrate with a base substrate (base wafer) to be subjected to a stripping heat treatment . That is, the peeling of the wafer is caused by imparting heat energy to the hydrogen high concentration layer. The position where the damage is large is a situation where it is easy to peel off because the amount of injection is large or the heat load at the time of injection is further received as compared with the position where the damage is relatively small. In addition, although the edge portion of the wafer is free at the edge portion of the wafer, peeling is apt to occur, but the wafer central portion is free from the free edge and is constrained at the peripheral portion. Therefore, at the edge portion of the wafer, a relatively large damage is likely to be a peeling start point.
이 점에서, 이온주입시, 본드웨이퍼를, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 이온주입을 행하는 이온주입기 및 이온주입조건에 의해 특정되는 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 이온주입기에 배치함으로써, 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다. 이온주입기에서는, 주입시의 노치방향을 자유롭게 설정할 수 있기 때문에, 주입시에 데미지분포가 강한 위치와 노치위치를 맞추는 것은 용이하다.
In this respect, at the time of ion implantation, the bond wafer is positioned at the position of the notch of the bond wafer or at the position of +180 degrees of the notch in the ion implantation apparatus for performing the ion implantation and the ion implantation damage specified by the ion implantation condition, The position of the cutout portion or the position of the notch portion at +180 degrees can be set as the peeling start position by arranging the cutout portion in the ion implanter so as to be relatively large in the wafer plane. In the ion implanter, since the notch direction at the time of implantation can be freely set, it is easy to match the position where the damage distribution is strong and the notch position at the time of implantation.
이온주입시의 데미지량을 측정하는 방법으로는, Thermal Wave법(일본특허공개 S61-223543호 공보 참조)이 일반적으로 사용되고 있다. Thermal Wave법이란, 이온주입물에 대하여 열처리를 가하지 않고 비접촉으로 이온주입량을 측정하는 방법이다. Thermal Wave법은, 이온주입물의 표면에 검출용의 레이저광(검출광)을 조사하고, 그 측정부에 다른 여기용의 레이저광(여기광)을 조사함으로써 발생하는 검출광의 반사광의 변화를 측정하는 수법이다. 반도체(이온주입물)는, 그 밴드 갭 이상의 에너지를 갖는 광(여기광)이 조사되면, 그 조사부에 있어서 프리캐리어로서 작용하는(振る舞う) 광여기 캐리어가 발생하고, 그 광여기 캐리어의 발생 및 재결합에 의한 소멸에 따라 광반사율이 변화한다. 또한, 반도체에 있어서의 광여기 캐리어의 발생 및 소멸의 상황, 즉, 광반사율의 변화는, 반도체 표층에 있어서의 상술한 데미지의 정도와 상관이 있다. Thermal Wave법에서는, 반도체 표층의 광반사율의 변화를 광학적으로 측정함으로써, 데미지량을 측정할 수 있다.
As a method for measuring the amount of damage during ion implantation, the Thermal Wave method (see Japanese Patent Application Laid-Open No. S61-223543) is generally used. The thermal wave method is a method of measuring the ion implantation amount in a noncontact manner without applying heat treatment to the ion implanted material. The thermal wave method measures the change in the reflected light of the detection light generated by irradiating the surface of the ion implanted with laser light for detection (detection light) and irradiating another excitation laser light (excitation light) to the measurement part It is a technique. When a semiconductor (ion-implanted material) is irradiated with light (excitation light) having an energy of not less than its bandgap, a photoexcited carrier acting as a pre-carrier in the irradiated portion is generated, The light reflectance changes with the disappearance due to the recombination. In addition, the state of generation and disappearance of the photoexcited carriers in the semiconductor, that is, the change in the light reflectance has a correlation with the degree of the above-described damage in the semiconductor surface layer. In the thermal wave method, the amount of damage can be measured by optically measuring the change in the light reflectance of the semiconductor surface layer.
Thermal Wave법을 사용하여 이온주입시의 데미지량을 측정하는 것 외에, 주입량 분포를 추측할 수도 있다. 주입량 분포에는, 주입시의 열분포가 강하게 영향을 주는데, 이는 웨이퍼와 히트싱크의 접촉상황에서 결정되고, 접촉이 강하면 냉각이 좋고, 주입시의 온도가 낮아진다. 한편, 접촉이 약하면, 냉각이 약하고, 주입시의 온도가 높아진다. 웨이퍼 이면의 접촉상황은, 웨이퍼 이면의 파티클맵으로부터 판단할 수 있고, 파티클수가 많으면, 접촉이 강하여, 냉각이 좋고, 또한, 파티클수가 적으면, 접촉이 약하여, 냉각이 약한 것을 추측할 수 있다. 이에, 웨이퍼 유지부의 핀의 위치를 겹침으로써, 주입시의 웨이퍼 전체의 냉각을 추측할 수 있다.
In addition to measuring the amount of damage at the time of ion implantation using the thermal wave method, the dose distribution can be estimated. The dose distribution strongly influences the thermal distribution at the time of implantation, which is determined by the contact state between the wafer and the heat sink, and when the contact is strong, the cooling is good and the temperature at the time of implantation is low. On the other hand, when the contact is weak, the cooling is weak and the temperature at the time of injection is high. The contact state of the back surface of the wafer can be determined from the particle map on the back surface of the wafer. If the number of particles is large, the contact is strong and the cooling is good. By overlapping the positions of the pins of the wafer holding portion, it is possible to estimate the cooling of the entire wafer at the time of implantation.
이들 방법을 이용하여, 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치와 그 때의 이온주입기 및 이온주입조건을 특정하고, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 이온주입기에 배치함으로써, 이 위치를 박리개시위치로 할 수 있다.
Using these methods, the ion implantation damage and the ion implantation condition at that time and the position at which the damage of the ion implantation is relatively large within the bond wafer surface are specified, and the position of the notch portion of the bond wafer or the position of the notch portion at +180 degrees , And this position can be set as the peeling start position by disposing the ion implantation apparatus so that the damage of the ion implantation is relatively large in the plane of the bond wafer.
여기서, 도 2에 노치의 위치를 이온주입 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치로 하는 예의 모식도를 나타낸다. 노치(41)의 위치와 데미지가 큰 위치(44)를 맞춤으로써, 노치위치를 박리개시위치로 할 수 있고, 박리열처리시, 박리방향(43)의 방향으로 박리가 일어나므로, 박리의 도중에 노치가 존재하는 것을 피할 수 있다.
Here, FIG. 2 is a schematic view of an example in which the position of the notch is set such that the ion implantation damage is relatively large in the plane of the bond wafer. The notch position can be set to the peeling start position by aligning the position of the
또한 여기서, 웨이퍼면내의 이온의 주입량 분포에 착안하면, 상술한 바와 같이, 이온주입량이 많으면 많을수록, 박리가 촉진되고, 단시간의 열처리로 박리가 진행되게 된다. 따라서, 웨이퍼 엣지부에서, 또한, 상대적으로 이온주입량이 많은 위치를 형성하면, 이온주입량이 많은 위치가 박리개시점이 된다. 즉, 이온주입시, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치의 이온주입량을 다른 위치보다 늘림으로써, 절결부의 위치 또는 절결부의 위치+180도의 위치를 박리개시위치로 할 수 있다.
Here, when attention is paid to the distribution of the amount of ions implanted in the wafer surface, as described above, the greater the amount of ion implantation, the more the peeling is promoted, and the peeling proceeds by a short time heat treatment. Therefore, when a position having a relatively large ion implantation amount is formed in the wafer edge portion, a position having a large ion implantation amount becomes a separation starting point. That is, at the time of ion implantation, the amount of ion implantation at the position of the notched portion of the bond wafer or the position of the cutout portion at +180 degrees is increased beyond the other positions so that the position of the cutout portion or the position of the cutout portion +180 degrees is set at the peeling start position can do.
통상, 이온주입기는, 주입이온을 웨이퍼면내에 균일하게 주입하는 것을 목적으로 하고 있으나, 웨이퍼나 빔의 스캔동작을 연구함으로써, 국소적으로 주입량을 늘릴 수 있다.Normally, an ion implanter aims at uniformly injecting implanted ions into a wafer surface. However, by studying the scanning operation of a wafer or a beam, the implantation amount can be locally increased.
도 5에 배치식 이온주입기에 의해 노치부의 이온주입량을 늘리는 예의 모식도를 나타낸다. 배치식 이온주입기이면, 예를 들어 회전체(45)에 휠의 내측, 혹은, 외측에 노치(41)를 향하여 본드웨이퍼(10)를 배치하고, 이온빔(46)에 의해 빔스캔의 궤도(47)에서 횡방향으로 스캔할 때, 노치(41)의 위치의 스캔스피드를 떨어트리거나, 혹은, 엣지부만 스캔을 행함으로써, 노치부의 주입량을 상대적으로 늘리는 것이 가능해진다. 또한, 웨이퍼의 중심과 스캔의 중심을 어긋나게 함으로써, 스캔방향으로 주입량 증가, 혹은, 감소하는 분포를 형성할 수 있으므로, 주입량이 많아지는 위치에 노치를 향함으로써 노치부의 주입량을 늘릴 수 있다.5 is a schematic view of an example of increasing the amount of ions implanted into the notch portion by a batch type ion implanter. The
또한, 도 6에 매엽식 이온주입기에 의해 노치부의 이온주입량을 늘리는 예의 모식도를 나타낸다. 매엽식 이온주입기이면, 예를 들어 (i)와 같이 본드웨이퍼(10)의 전체면을 이온빔(46)에 의해 빔스캔의 궤도(47)에서 스캔한 후, (ii)와 같이 노치(41)의 위치에 많이 이온빔(46)을 맞춤으로써 추가주입을 행하여, 노치부의 주입량을 늘릴 수 있다.6 is a schematic view of an example of increasing the amount of ions implanted into the notch portion by the single wafer ion implanter. The entire surface of the
이와 같이, 예를 들어 노치위치의 주입량을 늘림으로써, 박리개시위치를 노치위치로 할 수 있다. 또한, 노치위치+180도의 위치에 동일한 조작을 행함으로써, 노치위치+180도의 위치를 박리개시위치로 할 수도 있다.
In this way, for example, by increasing the injection amount of the notch position, the peeling start position can be set to the notch position. Further, by performing the same operation at the position of the notch position +180 degrees, the position of the notch position + 180 degrees can be set as the peeling start position.
또한 여기서, 주입시의 웨이퍼온도에 착안하면, 웨이퍼의 면내온도는, 웨이퍼와 히트싱크의 접촉 및 웨이퍼 유지부품(핀 등)과의 접촉으로 결정할 수 있다. 웨이퍼와 히트싱크의 사이에는, 웨이퍼와 히트싱크의 접촉성을 높이기 위하여, 중간재로서, 히트싱크고무가 있다. 이 히트싱크고무의 접촉성, 열전도율을 조정하고, 노치부의 냉각효율이 나빠지도록 하면, 노치부가 박리개시위치가 된다. 즉, 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를, 이온주입시의 히트싱크의 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치에 맞춤으로써, 이 위치를 박리개시위치로 할 수 있다.
Here, when attention is paid to the wafer temperature at the time of implantation, the in-plane temperature of the wafer can be determined by the contact between the wafer and the heat sink and the contact with the wafer holding part (fin or the like). Between the wafer and the heat sink, there is a heat sink rubber as an intermediate member for enhancing the contact property between the wafer and the heat sink. When the contactability and the thermal conductivity of the heat sink rubber are adjusted and the cooling efficiency of the notch portion is made to be poor, the notch portion becomes the peeling start position. That is, the position of the notched portion of the bond wafer or the position of the notched portion at +180 degrees can be set to the peeling start position by aligning the thermal conductivity of the heat sink at the time of ion implantation at a relatively low position within the bond wafer plane have.
히트싱크의 열전도를 낮게 설정하는 방법으로서, 히트싱크고무 자체의 열전도를 떨어트리는 방법을 들 수 있다. 예를 들어, 히트싱크고무에 탄소, 알루미나 등의 첨가제를 첨가하여, 열전도율이 변하는 경우, 예를 들어, 탄소의 첨가량을 국소적으로 변화시킴으로써, 냉각효율을 떨어트릴 수 있다. 도 7에 국소적으로 탄소농도를 저하시킨 히트싱크를 이용하는 예의 모식도를 나타낸다. 도 7과 같이 히트싱크(48)의 일부에 탄소농도가 낮은 위치(49)를 형성하고(iii), 거기에 노치(41)를 맞추도록 본드웨이퍼(10)를 배치하여 (iv)이온주입을 행함으로써, 노치위치의 이온주입시의 데미지를 크게 할 수 있다.As a method for setting the heat conductivity of the heat sink to a low level, there is a method of dropping the heat conduction of the heat sink rubber itself. For example, by adding an additive such as carbon or alumina to the heat sink rubber, when the thermal conductivity changes, for example, by locally changing the addition amount of carbon, the cooling efficiency can be lowered. Fig. 7 shows a schematic diagram of an example of using a heat sink having a locally lowered carbon concentration. 7, a
또한, 히트싱크고무의 면거칠기를 거칠게 함으로써, 히트싱크고무와 웨이퍼의 접촉면적을 줄이고, 국소적으로 냉각효율을 떨어트릴 수 있다. 히트싱크고무 표면에 특수한 요철형상이 있는 경우, 웨이퍼 접촉면의 면적을 줄임으로써, 국소적으로 냉각효율을 떨어트릴 수 있다. 또한, 히트싱크 대좌의 평탄도를 국소적으로 나쁘게 하여, 냉각효율을 떨어트리고자 하는 위치만, 대좌를 오목하게 하면, 웨이퍼 이면과의 접촉면적이 떨어지고, 웨이퍼의 냉각효율을 떨어트릴 수 있다.Further, by roughening the surface roughness of the heat sink rubber, the contact area between the heat sink rubber and the wafer can be reduced, and the cooling efficiency can be locally lowered. If there is a specific concavo-convex shape on the surface of the heat sink rubber, the cooling efficiency can be locally lowered by reducing the area of the wafer contact surface. Further, if the pedestal is recessed only at a position where the flatness of the heat sink base is locally deteriorated and the cooling efficiency is lowered, the contact area with the back surface of the wafer is lowered, and the cooling efficiency of the wafer can be lowered.
또한, 히트싱크고무의 일부의 두께를 두껍게 함으로써, 그 부분의 열전도를 저하시키고, 웨이퍼의 냉각효율을 떨어트릴 수도 있다.
Further, by increasing the thickness of a part of the heat sink rubber, the thermal conductivity of the portion may be lowered and the cooling efficiency of the wafer may be lowered.
이들 방법에 의해, 히트싱크에 열전도가 본드웨이퍼면내에서 상대적으로 낮은 위치를 형성할 수 있고, 이와 같이 하여 냉각효율을 떨어트린 위치와, 절결부의 위치 또는 절결부의 위치+180도의 위치를 맞춤으로써, 이 위치를 박리개시위치로 할 수 있다.
By these methods, the heat conduction to the heat sink can form a relatively low position within the bond wafer surface, and the position where the cooling efficiency is lowered and the position of the cutout portion or the position of the notch portion +180 degrees , This position can be set as the peeling start position.
상술한 바와 같이 이온주입시에 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행함으로써, 박리개시위치를 의도적으로 원하는 위치로 할 수 있다.
As described above, by setting either or both of the ion implanter and the ion implantation conditions at the time of ion implantation, the peeling start position can be intentionally set to a desired position.
이어서, 도 1의 공정(d)은, 수소이온주입한 본드웨이퍼(10)의 수소이온주입면에, 베이스웨이퍼(20)를 산화막(12)을 개재하여 중합하여 접합하는 공정이며, 상온의 청정한 분위기하에서 2매의 웨이퍼의 표면끼리를 접촉시킴으로써, 접착제 등을 이용하지 않고 웨이퍼끼리가 접합된다.
1 is a step of polymerizing and bonding the
이 때, 본드웨이퍼(10)와 베이스웨이퍼(20)의 절결부끼리를 맞추어 접합하는 것이 바람직하나, 절결부를 어긋나게 하여 접합할 수도 있다.At this time, it is preferable that the notch portions of the
그 경우, 어긋나게 한 각도가 30도 이하이면, 양방의 절결부가 박리개시위치로부터 0±30도 또는 180±30도의 범위에 들어가도록 설정하는 것이 바람직하다. 어긋나게 한 각도가 30도보다 큰 경우에는, 거대단층결함의 발생요인이 큰 쪽의 웨이퍼의 절결부가 박리개시위치로부터 0±30도 또는 180±30도의 범위에 들어가도록 설정하는 것이 바람직하다. 이 때, 어느 쪽의 절결부가 거대단층결함의 발생에 크게 영향을 주는지에 대해서는 정성적으로 특정할 수는 없으나, 제조조건을 고정하여 실험하면, 통계적으로 파악할 수 있다.
In this case, when the angle of deviation is 30 degrees or less, it is preferable to set both cutouts to fall within a range of 0 占 30 占 or 180 占 30 占 from the peeling start position. When the angle of deviation is larger than 30 degrees, it is desirable to set such that the cutout portion of the wafer having the cause of generation of a large single layer defect is within the range of 0 占 30 占 or 180 占 30 占 from the peeling start position. At this time, it is not possible to qualitatively determine which cut-out portion largely affects the occurrence of a macro-defect, but it can be grasped statistically by experimenting with a fixed manufacturing condition.
이어서, 공정(e)은, 이온주입층(11)을 경계로 하여 박리함으로써, 박리웨이퍼(31)와, 베이스웨이퍼(20) 상에 산화막(12)을 개재하여 SOI층(32)이 형성된 접합웨이퍼(30)로 분리하는 박리공정에서, 예를 들어 불활성 가스 분위기하 약 500℃ 이상의 온도에서 열처리를 가하면, 결정의 재배열과 기포의 응집에 의해 박리웨이퍼(31)와 접합웨이퍼(30)(SOI층(32)+산화막(12)+베이스웨이퍼(20))로 분리된다.
Then, the step (e) is carried out by peeling off the wafer with the ion-implanted
본 발명에서는, 이 박리시에, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치함으로써, 박리시에 박리도중에 절결부가 존재하는 것을 피할 수 있고, 거대단층결함의 발생을 저감할 수 있다.
In the present invention, at the time of peeling, the position of any one or both of the bonded bond wafer and the base wafer is located within the range of 0 占 30 占 or 180 占 30 占 from the peeling start position of the bond wafer, It is possible to avoid the presence of the notch portion during peeling and to reduce the occurrence of large single layer defects.
이 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치로는, 박리개시위치로부터 0±20도 또는 180±20도의 범위내에 위치하는 것이 바람직하고, 박리개시위치로부터 0±10도 또는 180±10도의 범위내에 위치하는 것이 보다 바람직하다.
It is preferable that the position of the cutout portion of either or both of the bonded bond wafer and the base wafer be within a range of 0 占 20 占 or 180 占 20 占 from the peeling start position and 0 占 10 占Or 180 占 10 degrees.
또한, 통상, 주입시의 데미지분포가 동일한 경우, 열처리로내에서 온도가 높은 위치에서 박리가 진행되기 쉬워진다. 열처리로내의 온도분포는, 완전히 균일하지는 않고, 예를 들어, 노의 상측이, 상대적으로 온도가 높은 등, 온도분포를 갖는 경우가 있다. 따라서, 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치가 되도록 열처리로내에 배치함으로써, 보다 확실히 이 위치를 박리개시위치로 할 수 있다.
Further, in general, when the damage distribution at the time of injection is the same, peeling easily proceeds at a position where the temperature is high in the heat treatment furnace. The temperature distribution in the heat treatment furnace is not completely uniform, and for example, the temperature of the upper side of the furnace may have a relatively high temperature distribution. Therefore, by arranging the positions of the notches or both of the bond wafer and the base wafer or the position of the notch at +180 degrees in the heat treatment furnace such that the position becomes relatively high in the bonded wafer surface, The position can be set as the peeling start position.
여기서, 도 4에 열처리로내의 고온영역이 되는 위치에 노치의 위치를 맞추어 박리열처리를 행하는 예의 모식도를 나타낸다. 도 4의 웨이퍼의 외주에 나타낸 농담은 열처리로내의 온도분포를 나타내고, 담색(淡色)으로 나타내고 있는 것이 고온측, 농색(濃色)으로 나타내고 있는 것이 저온측이다. 도 4와 같이 노치(41)의 위치가 고온이 되도록 배치하여 박리열처리를 행함으로써, 노치위치를 보다 확실히 박리개시위치로 할 수 있고, 박리열처리시, 박리방향(43)의 방향으로 박리가 일어나므로, 박리의 도중에 노치가 존재하는 것을 피할 수 있다.
Here, FIG. 4 is a schematic view showing an example of performing the peeling heat treatment by aligning the position of the notch to the position of the high temperature region in the heat treatment furnace. The density shown on the outer periphery of the wafer in Fig. 4 represents the temperature distribution in the heat treatment furnace, and the one represented by the pale color is the high temperature side and the one represented by the deep color is the low temperature side. As shown in FIG. 4, by arranging the
열처리로내의 온도분포는, 열전대, 열산화, 도펀트주입 웨이퍼의 시트저항값 분포로부터 판단하는 것이 가능하다.The temperature distribution in the heat treatment furnace can be determined from a sheet resistance value distribution of a thermocouple, a thermal oxidation, and a dopant-injected wafer.
또한, 단순히, 박리열처리로내의 온도분포뿐만 아니라, 열처리로 히터의 파워밸런스를 조정하여, 고의로 온도분포를 만들어내는 것도 가능하다.
It is also possible to intentionally produce a temperature distribution by adjusting not only the temperature distribution in the peeling heat treatment furnace but also the power balance of the heat treatment furnace heater.
또한, 박리를 위한 열처리로로는, 횡형로인 것이 바람직하다. 횡형로이면, 본드웨이퍼의 박리개시위치가 노마다 비교적 일정하므로 본 발명의 실시를 보다 확실히 할 수 있다.
It is preferable that the heat treatment furnace for peeling is a horizontal type. In the case of the lateral type, the peeling start position of the bond wafer is relatively constant for each furnace, so that the present invention can be more surely carried out.
이상과 같이, 본 발명의 접합웨이퍼의 제조방법이면, 본드웨이퍼에 대한 이온주입시에 박리개시위치를 의도적으로 조정할 수 있으므로, 접합한 본드웨이퍼 및 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록 함으로써, 박리시에 박리도중에 절결부가 존재하는 것을 피할 수 있고, 거대단층결함의 발생을 저감할 수 있다.
As described above, according to the method of manufacturing a bonded wafer of the present invention, since the peeling start position can be intentionally adjusted at the time of ion implantation into the bond wafer, the position of any one of the bonded bond wafer and the base wafer, It is possible to avoid the presence of cutouts during peeling at the time of peeling and to reduce the occurrence of large single layer defects by positioning the bonding wafer within the range of 0 占 30 占 or 180 占 30 占 from the peeling start position of the bond wafer.
실시예Example
이하, 본 발명을 실시예 및 비교예를 이용하여 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
Hereinafter, the present invention will be described with reference to examples and comparative examples, but the present invention is not limited thereto.
[실시예 1][Example 1]
<노치위치를 이온주입의 데미지가 큰 위치에 맞춘 예>≪ Example of matching the notch position to the position where damage of ion implantation is large >
(본드웨이퍼)(Bond wafer)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 본드웨이퍼의 표면에 두께 200nm가 되도록 열산화막을 형성하였다. 이어서, 60keV, 7×1016/cm2로 도즈량분포가 면내균일해지도록 이온주입을 행하였다.A thermally oxidized film was formed on the surface of a bond wafer made of a silicon single crystal having a diameter of 300 mm, a crystal orientation <100> and a notch orientation <011> to a thickness of 200 nm. Subsequently, ion implantation was performed at 60 keV and 7 x 10 16 / cm 2 so that the dose distribution was uniform in the plane.
미리 상기 이온주입조건으로 이온주입을 행한 웨이퍼의 데미지분포(면내맵)를, Thermawave(KLA-Tencor사제)에 의해 측정함으로써, 웨이퍼 주변부에서 데미지가 가장 큰 위치를 발견하고, 그 위치가 노치부와 일치하도록 다른 웨이퍼를 이온주입기에 배치하여 이온주입을 행하고, 그 웨이퍼를 실시예 1의 본드웨이퍼로서 이용하였다(도 2 참조).The damage distribution (in-plane map) of the wafer subjected to the ion implantation under the above-described ion implantation conditions was measured by Thermawave (manufactured by KLA-Tencor) to find the position with the greatest damage in the periphery of the wafer, The other wafers were placed in an ion implanter so as to coincide with each other, and the wafer was used as the bond wafer of Example 1 (see Fig. 2).
(베이스웨이퍼)(Base wafer)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 베이스웨이퍼를 준비하였다.A base wafer made of a silicon single crystal having a diameter of 300 mm, a crystal orientation <100> and a notch orientation <011> was prepared.
(접합)(join)
상기의 본드웨이퍼와 베이스웨이퍼의 노치를 맞추어 실온에서 접합하였다.The notches of the bond wafer and the base wafer were aligned and bonded at room temperature.
(박리열처리)(Peeling heat treatment)
횡형로, 500℃, 30분, Ar 100% 분위기의 조건으로 면내온도분포가 면내균일(500±1℃)해지도록 박리열처리를 행하였다.(500 1 占 폚) in the in-plane temperature distribution under the conditions of a horizontal, a horizontal, a 500 占 폚, and an Ar 100% atmosphere.
(거대단층결함 관찰)(Observation of large single layer defects)
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 실시예 1에서는 1%(2/200매)였다.
The bonded wafers after peeling were observed with naked eyes under light condensation, and the number of wafers in which a large single layer defect occurred was examined. As a result, the occurrence rate of the macro defects was 1% (2/200 sheets) in Example 1.
[비교예 1][Comparative Example 1]
<노치위치와 이온주입의 데미지가 큰 위치를 어긋나게 한 예>≪ Example in which notch position and ion implantation damage are displaced from large positions >
실시예 1과 마찬가지로 웨이퍼 주변부에서 데미지가 가장 큰 위치를 발견하고, 노치부로부터 45도 어긋나게 한 위치의 데미지가 가장 커지도록 이온주입기에 배치하여 실시예 1과 동일한 조건으로 이온주입을 행한 웨이퍼를 비교예 1의 본드웨이퍼로서 이용하였다(도 3 참조).As in the case of Example 1, a wafer having the greatest damage at the periphery of the wafer was found and placed in an ion implanter so as to maximize the damage at a position shifted by 45 degrees from the notch portion to compare wafers subjected to ion implantation under the same conditions as in Example 1 Was used as the bond wafer of Example 1 (see Fig. 3).
실시예 1과 동일한 베이스웨이퍼를 준비하고, 실시예 1과 마찬가지로 접합 및 박리열처리를 행하였다.The same base wafer as that of Example 1 was prepared and subjected to joining and peeling heat treatment in the same manner as in Example 1.
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 비교예 1에서는 30%(60/200매)였다.
The bonded wafers after peeling were observed with naked eyes under light condensation, and the number of wafers in which a large single layer defect occurred was examined. As a result, the incidence rate of macro defects was 30% (60/200 sheets) in Comparative Example 1.
[실시예 2][Example 2]
<노치위치가 열처리로내의 고온영역이 되도록 배치한 예>≪ Example in which the notch position is arranged so as to be in the high temperature region in the heat treatment furnace &
본드웨이퍼, 베이스웨이퍼는 실시예 1과 동일한 것을 준비하였다.The bond wafer and the base wafer were prepared in the same manner as in Example 1.
(접합)(join)
상기의 본드웨이퍼와 베이스웨이퍼의 노치를 맞추어 실온에서 접합하였다.The notches of the bond wafer and the base wafer were aligned and bonded at room temperature.
(박리열처리)(Peeling heat treatment)
횡형로, 500℃, 30분, Ar 100% 분위기의 조건으로, 노내 상부가 5℃ 높은 온도분포를 갖는 열처리로내에, 노치를 고온부를 향하여 배치하고 박리열처리를 행한 것을 실시예 2로 하였다(도 4 참조).Example 2 was prepared in such a manner that the notch was placed in the heat treatment furnace having a temperature distribution of 5 占 폚 higher in the upper portion of the furnace at a temperature of 500 占 폚 for 30 minutes under Ar 100% 4).
(거대단층결함 관찰)(Observation of large single layer defects)
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 실시예 2에서는 0.5%(1/200매)였다.
The bonded wafers after peeling were observed with naked eyes under light condensation, and the number of wafers in which a large single layer defect occurred was examined. As a result, the occurrence rate of the macroscopic single layer defect was 0.5% (1/200 sheets) in Example 2.
[실시예 3 및 실시예 4][Example 3 and Example 4]
<노치부의 이온주입량을 늘린 예><Example of increasing the amount of ion implantation in the notch portion>
(본드웨이퍼)(Bond wafer)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 본드웨이퍼의 표면에 두께 200nm가 되도록 열산화막을 형성하였다. 이어서, 배치식 이온주입기를 이용하여, 60keV, 7×1016/cm2로 도즈량분포가 면내균일해지도록 이온주입을 행한 후, 노치부 근방(에지에서부터 1cm까지의 사이)에 2%의 추가주입을 행한 것을 실시예 3의 본드웨이퍼로 하였다(도 5 참조). 또한, 열산화막 형성후, 매엽식 이온주입기를 이용하여, 60keV, 7×1016/cm2로 도즈량분포가 면내균일해지도록 이온주입을 행한 후, 노치부 근방(2cm2)에 2%의 추가주입을 행한 것을 실시예 4의 본드웨이퍼로 하였다(도 6 참조).A thermally oxidized film was formed on the surface of a bond wafer made of a silicon single crystal having a diameter of 300 mm, a crystal orientation <100> and a notch orientation <011> to a thickness of 200 nm. Subsequently, ion implantation was performed using a batch type ion implanter at 60 keV and 7 x 10 16 / cm 2 so that the dose distribution became uniform in the plane, and then 2% addition (in the vicinity of 1 cm from the edge) The implantation was carried out to obtain the bond wafer of Example 3 (see Fig. 5). Further, the heat after an oxide film formed by using a single-wafer ion implanters, of 60keV, 2% to 7 × 10 16 / after the dose is distributed in cm 2 subjected to the ion implantation such that the in-plane uniformity, the cut vicinity (2cm 2) The bonded wafer of Example 4 was subjected to additional injection (see Fig. 6).
(베이스웨이퍼)(Base wafer)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 베이스웨이퍼를 준비하였다.A base wafer made of a silicon single crystal having a diameter of 300 mm, a crystal orientation <100> and a notch orientation <011> was prepared.
(접합)(join)
상기의 본드웨이퍼와 베이스웨이퍼의 노치를 맞추어 실온에서 접합하였다.The notches of the bond wafer and the base wafer were aligned and bonded at room temperature.
(박리열처리)(Peeling heat treatment)
횡형로, 500℃, 30분, Ar 100% 분위기의 조건으로 면내온도분포가 면내균일(500±1℃)해지도록 박리열처리를 행하였다.(500 1 占 폚) in the in-plane temperature distribution under the conditions of a horizontal, a horizontal, a 500 占 폚, and an Ar 100% atmosphere.
(거대단층결함 관찰)(Observation of large single layer defects)
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 실시예 3에서는 1%(2/100매), 실시예 4에서는 1%(2/100매)였다.
The bonded wafers after peeling were observed with naked eyes under light condensation, and the number of wafers in which a large single layer defect occurred was examined. As a result, the occurrence rate of the macro defects was 1% (2/100 sheets) in Example 3, and 1% (2/100 sheets) in Example 4.
[실시예 5][Example 5]
<노치부를 히트싱크의 열전도율이 낮은 위치에 맞추어 이온주입을 행한 예>≪ Example of ion implantation in which the notch portion is positioned at a position where the thermal conductivity of the heat sink is low &
(본드웨이퍼)(Bond wafer)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 본드웨이퍼의 표면에 두께 200nm가 되도록 열산화막을 형성하였다. 이어서, 60keV, 7×1016/cm2로 도즈량분포가 면내균일해지도록 이온주입을 행하였다. 또한, 이온주입시, 본드웨이퍼를 배치하는 히트싱크의 히트싱크고무에 첨가하는 탄소농도를, 국소적(2cm2의 면적)으로 10% 줄이고, 히트싱크의 열전도율을 저감시킨 것을 이용하였다. 히트싱크의 국소적으로 탄소농도가 10% 낮은 위치에 노치를 맞추어 이온주입을 행한 것을 실시예 5의 본드웨이퍼로 하였다(도 7 참조).A thermally oxidized film was formed on the surface of a bond wafer made of a silicon single crystal having a diameter of 300 mm, a crystal orientation <100> and a notch orientation <011> to a thickness of 200 nm. Subsequently, ion implantation was performed at 60 keV and 7 x 10 16 / cm 2 so that the dose distribution was uniform in the plane. Further, at the time of ion implantation, the carbon concentration added to the heat sink rubber of the heat sink in which the bond wafer is disposed was reduced by 10% by local area (area of 2 cm 2 ), and the heat conductivity of the heat sink was reduced. The bond wafer of Example 5 was obtained by ion implantation in which the notches were locally placed at a position where the carbon concentration was locally lowered by 10% (see Fig. 7).
(베이스웨이퍼)(Base wafer)
직경 300mm, 결정방위 <100>, 노치방위 <011>의 실리콘 단결정으로 이루어진 베이스웨이퍼를 준비하였다.A base wafer made of a silicon single crystal having a diameter of 300 mm, a crystal orientation <100> and a notch orientation <011> was prepared.
(접합)(join)
상기의 본드웨이퍼와 베이스웨이퍼의 노치를 맞추어 실온에서 접합하였다.The notches of the bond wafer and the base wafer were aligned and bonded at room temperature.
(박리열처리)(Peeling heat treatment)
횡형로, 500℃, 30분, Ar 100% 분위기의 조건으로 면내온도분포가 면내균일(500±1℃)해지도록 박리열처리를 행하였다.(500 1 占 폚) in the in-plane temperature distribution under the conditions of a horizontal, a horizontal, a 500 占 폚, and an Ar 100% atmosphere.
(거대단층결함 관찰)(Observation of large single layer defects)
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 실시예 5에서는 0.5%(1/200매)였다.
The bonded wafers after peeling were observed with naked eyes under light condensation, and the number of wafers in which a large single layer defect occurred was examined. As a result, the occurrence rate of the macro defects was 0.5% (1/200 sheets) in Example 5.
[비교예 2][Comparative Example 2]
<노치부와 히트싱크의 열전도율이 낮은 위치를 어긋나게 하여 이온주입을 행한 예>≪ Example of ion implantation in which the thermal conductivity of the notch portion and the heat sink is shifted at low positions >
실시예 5와 마찬가지로 히트싱크의 열전도율을 저감시킨 것을 이용하고, 히트싱크의 국소적으로 탄소농도가 10% 낮은 위치로부터 45도 기울인 위치에 노치를 향하여, 실시예 5와 동일한 조건으로 이온주입을 행한 것을 비교예 2의 본드웨이퍼로 하였다(도 8 참조).The ion implantation was performed under the same conditions as in Example 5 using the heat sink having a reduced thermal conductivity as in Example 5 and toward the notch at a position where the carbon concentration was locally inclined 45 degrees from the position where the carbon concentration was 10% Was used as the bond wafer of Comparative Example 2 (see Fig. 8).
실시예 5와 동일한 베이스웨이퍼를 준비하고, 실시예 5와 마찬가지로 접합 및 박리열처리를 행하였다.The same base wafer as that of Example 5 was prepared and subjected to joining and peeling heat treatment in the same manner as in Example 5. [
박리후의 접합웨이퍼를 집광등하 육안으로 관찰하고, 거대단층결함이 발생한 웨이퍼매수를 조사하였다. 그 결과, 거대단층결함 발생율은 비교예 2에서는 27%(54/200매)였다.
The bonded wafers after peeling were observed with naked eyes under light condensation, and the number of wafers in which a large single layer defect occurred was examined. As a result, the incidence rate of macro defects was 27% (54/200 sheets) in Comparative Example 2.
상술한 바와 같이, 박리도중에 노치가 존재하는 비교예 1 및 비교예 2에서는, 거대단층결함 발생율은 27% 이상이었다. 한편, 박리개시위치를 노치의 위치로 한 실시예 1~5에서는, 박리도중에 노치가 존재하지 않으므로, 거대단층결함 발생율은 1% 이하였다.
As described above, in Comparative Example 1 and Comparative Example 2 in which a notch was present during peeling, the occurrence rate of the macro defects was 27% or more. On the other hand, in Examples 1 to 5 where the peeling start position was the position of the notch, there was no notch in the middle of peeling, so that the occurrence rate of the macro-single layer defect was 1% or less.
또한, 접합한 웨이퍼의 노치위치가 박리개시위치로부터 0도, 10도, 20도, 30도, 45도, 90도, 135도, 150도, 180도가 되도록 하여 박리열처리를 행했을 때의, 각 접합웨이퍼에서의 거대단층결함 발생율을 이하의 표 1에 나타낸다.
The peeling heat treatment is performed so that the notched position of the bonded wafer is 0 degree, 10 degree, 20 degree, 30 degree, 45 degree, 90 degree, 135 degree, 150 degree, 180 degree from the peeling start position. The occurrence rates of macroscopic single layer defects in the bonded wafer are shown in Table 1 below.
표 1에 나타낸 바와 같이, 노치위치가 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록 함으로써, 거대단층결함의 발생을 저감할 수 있었다.
As shown in Table 1, by causing the notch position to be located within the range of 0 占 30 占 or 180 占 30 占 from the peeling start position, the generation of macro-single layer defects could be reduced.
이상의 점에서, 본 발명의 접합웨이퍼의 제조방법이면, 이온주입 박리법을 이용하여 박리했을 때 발생하는 거대단층결함의 발생을 저감할 수 있는 것이 명백해졌다.
In view of the above, it has become clear that the production method of the bonded wafer of the present invention can reduce the occurrence of large single layer defects which are generated when the ion implantation separation method is used for peeling.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
The present invention is not limited to the above-described embodiments. The above-described embodiments are illustrative, and any of those having substantially the same structure as the technical idea described in the claims of the present invention and exhibiting the same operational effects are included in the technical scope of the present invention.
Claims (8)
상기 본드웨이퍼 및 상기 베이스웨이퍼로서, 절결부를 갖는 웨이퍼를 사용하고, 상기 본드웨이퍼의 박리시에, 접합한 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치가 상기 본드웨이퍼의 박리개시위치로부터 0±30도 또는 180±30도의 범위내에 위치하도록, 상기 이온주입시에 상기 이온주입을 행하는 이온주입기 및 이온주입조건 중 어느 하나 또는 양방의 설정을 행하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
Implanting a hydrogen ion, a rare gas ion, or a mixed gas ion thereof from the surface of the bond wafer to form an ion-implanted layer in the wafer, bonding the ion-implanted surface of the bond wafer to the surface of the base wafer, Wherein the bonded wafer is peeled off from the ion-implanted layer to form a bonded wafer,
Wherein the bond wafer and the base wafer are wafers each having a cut-out portion, and at the time of peeling off the bond wafer, the position of one or both of the bonded wafers and the base wafer is positioned on the bond wafer And the ion implanting condition and the ion implantation condition for performing the ion implantation at the time of ion implantation are set so that the ion implantation is performed within a range of 0 占 30 占 or 180 占 30 占 from the peeling start position Gt;
상기 이온주입시, 상기 본드웨이퍼를, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 상기 이온주입을 행하는 이온주입기 및 이온주입조건에 의해 특정되는 이온주입의 데미지가 본드웨이퍼면내에서 상대적으로 큰 위치가 되도록 상기 이온주입기에 배치하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
The method according to claim 1,
The position of the notched portion of the bond wafer or the position of the notched portion at +180 degrees is set so that the ion implantation performed by the ion implantation and the damage of the ion implantation specified by the ion implantation condition are not affected by the bond, Wherein the ion implanting apparatus is disposed in the ion implanter so as to be relatively large in the plane of the wafer.
상기 이온주입시, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치의 이온주입량을 다른 위치보다 늘리는 것을 특징으로 하는 접합웨이퍼의 제조방법.
3. The method according to claim 1 or 2,
Wherein the ion implantation amount at the position of the cutout portion of the bond wafer or the position of the cutout portion at +180 degrees is increased beyond the other positions when the ion implantation is performed.
상기 이온주입시, 상기 본드웨이퍼를 히트싱크 상에 배치하고, 상기 본드웨이퍼의 절결부의 위치 또는 절결부의 위치+180도의 위치를, 이온주입시의 상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치에 맞추는 것을 특징으로 하는 접합웨이퍼의 제조방법.
4. The method according to any one of claims 1 to 3,
The bond wafer is placed on the heat sink and the position of the cutout portion or the position of the cutout portion at +180 degrees is set so that the thermal conductivity of the heat sink at the time of ion implantation Wherein the first and second wafers are aligned in a relatively low position.
상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치가, 재질을 다른 부분보다 열전도율이 낮은 재질로 한 부분인 것을 특징으로 하는 접합웨이퍼의 제조방법.
5. The method of claim 4,
Wherein a portion of the heat sink having a relatively low thermal conductivity within the bond wafer plane is made of a material whose thermal conductivity is lower than that of the other portions.
상기 히트싱크의 열전도가 상기 본드웨이퍼면내에서 상대적으로 낮은 위치가, 두께를 다른 부분보다 두껍게 한 부분인 것을 특징으로 하는 접합웨이퍼의 제조방법.
The method according to claim 4 or 5,
Wherein the heat sink has a relatively low thermal conductivity within the bond wafer surface and a thicker thickness than the other portions.
상기 박리열처리시, 상기 접합한 웨이퍼를, 상기 본드웨이퍼 및 상기 베이스웨이퍼 중 어느 하나 또는 양방의 절결부의 위치 또는 절결부의 위치+180도의 위치가, 상기 접합한 웨이퍼면내에서 상대적으로 고온이 되는 위치가 되도록 상기 열처리로내에 배치하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
7. The method according to any one of claims 1 to 6,
The position of the position of the cutout portion or the position of the notch portion of either the bond wafer or both of the bond wafer and the base wafer at a position of +180 degrees is relatively high in the bonded wafer surface during the peeling heat treatment Wherein the heat treatment furnace is disposed in the heat treatment furnace so as to be in a position where the heat treatment furnace is located.
상기 절결부가 노치인 것을 특징으로 하는 접합웨이퍼의 제조방법.8. The method according to any one of claims 1 to 7,
Wherein the cut-out portion is a notch.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2013-171167 | 2013-08-21 | ||
| JP2013171167A JP6213046B2 (en) | 2013-08-21 | 2013-08-21 | Manufacturing method of bonded wafer |
| PCT/JP2014/003729 WO2015025462A1 (en) | 2013-08-21 | 2014-07-15 | Bonded wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160044479A true KR20160044479A (en) | 2016-04-25 |
| KR102103329B1 KR102103329B1 (en) | 2020-04-22 |
Family
ID=52483260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167004044A Active KR102103329B1 (en) | 2013-08-21 | 2014-07-15 | Bonded wafer manufacturing method |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9673086B2 (en) |
| EP (1) | EP3038136B1 (en) |
| JP (1) | JP6213046B2 (en) |
| KR (1) | KR102103329B1 (en) |
| CN (1) | CN105474358B (en) |
| SG (1) | SG11201601014WA (en) |
| TW (1) | TWI585866B (en) |
| WO (1) | WO2015025462A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190142341A (en) * | 2017-04-25 | 2019-12-26 | 신에쯔 한도타이 가부시키가이샤 | Manufacturing method of bonded wafer |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160094416A (en) * | 2013-12-02 | 2016-08-09 | 주식회사 스트라티오코리아 | Layer transfer technology for silicon carbide |
| FR3077924B1 (en) | 2018-02-13 | 2020-01-17 | Soitec | REMOVABLE STRUCTURE AND DISASSEMBLY METHOD USING THE SAME |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211128A (en) | 1991-09-18 | 1993-08-20 | Commiss Energ Atom | Method for manufacturing thin semiconductor material film |
| JP2003347176A (en) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | Manufacturing method of laminate wafer |
| KR20070107180A (en) * | 2005-02-28 | 2007-11-06 | 실리콘 제너시스 코포레이션 | Substrate strengthening method and resulting device |
| KR20100072010A (en) * | 2007-10-23 | 2010-06-29 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | Method of splitting a substrate |
| JP2012248739A (en) * | 2011-05-30 | 2012-12-13 | Shin Etsu Handotai Co Ltd | Manufacturing method of bonded wafer and bonded soi wafer |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5042952A (en) | 1984-05-21 | 1991-08-27 | Therma-Wave, Inc. | Method and apparatus for evaluating surface and subsurface and subsurface features in a semiconductor |
| EP0200301A1 (en) | 1985-03-01 | 1986-11-05 | Therma-Wave Inc. | Method and apparatus for evaluating surface and subsurface features in a semiconductor |
| JPH09246505A (en) | 1996-03-01 | 1997-09-19 | Hitachi Ltd | Semiconductor integrated circuit device |
| CA2290104A1 (en) * | 1997-05-12 | 1998-11-19 | Silicon Genesis Corporation | A controlled cleavage process |
| DE19929278A1 (en) | 1998-06-26 | 2000-02-17 | Nissin Electric Co Ltd | Negative hydrogen ion beam injection method on substrate |
| JP2007019303A (en) * | 2005-07-08 | 2007-01-25 | Sumco Corp | Semiconductor substrate and manufacturing method thereof |
| DE102005052358A1 (en) | 2005-09-01 | 2007-03-15 | Osram Opto Semiconductors Gmbh | Method for the lateral dicing of a semiconductor wafer and optoelectronic component |
| JP2007173354A (en) | 2005-12-20 | 2007-07-05 | Shin Etsu Chem Co Ltd | SOI substrate and method for manufacturing SOI substrate |
| JP5065748B2 (en) * | 2007-04-27 | 2012-11-07 | 信越化学工業株式会社 | Manufacturing method of bonded wafer |
| JP5415676B2 (en) | 2007-05-30 | 2014-02-12 | 信越化学工業株式会社 | Manufacturing method of SOI wafer |
| JP5190669B2 (en) * | 2008-01-16 | 2013-04-24 | 信越半導体株式会社 | Manufacturing method of bonded wafer |
| DE102011113775B9 (en) * | 2011-09-19 | 2021-10-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Process for the production of an optoelectronic component |
| JP5664592B2 (en) * | 2012-04-26 | 2015-02-04 | 信越半導体株式会社 | Manufacturing method of bonded wafer |
| JP2014138189A (en) * | 2013-01-16 | 2014-07-28 | Silicon Genesis Corp | Controlled process and resulting device |
-
2013
- 2013-08-21 JP JP2013171167A patent/JP6213046B2/en active Active
-
2014
- 2014-07-15 EP EP14838255.9A patent/EP3038136B1/en active Active
- 2014-07-15 SG SG11201601014WA patent/SG11201601014WA/en unknown
- 2014-07-15 WO PCT/JP2014/003729 patent/WO2015025462A1/en active Application Filing
- 2014-07-15 US US14/910,080 patent/US9673086B2/en active Active
- 2014-07-15 KR KR1020167004044A patent/KR102103329B1/en active Active
- 2014-07-15 CN CN201480045780.XA patent/CN105474358B/en active Active
- 2014-07-21 TW TW103124943A patent/TWI585866B/en active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211128A (en) | 1991-09-18 | 1993-08-20 | Commiss Energ Atom | Method for manufacturing thin semiconductor material film |
| JP2003347176A (en) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | Manufacturing method of laminate wafer |
| KR20070107180A (en) * | 2005-02-28 | 2007-11-06 | 실리콘 제너시스 코포레이션 | Substrate strengthening method and resulting device |
| KR20100072010A (en) * | 2007-10-23 | 2010-06-29 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | Method of splitting a substrate |
| JP2012248739A (en) * | 2011-05-30 | 2012-12-13 | Shin Etsu Handotai Co Ltd | Manufacturing method of bonded wafer and bonded soi wafer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190142341A (en) * | 2017-04-25 | 2019-12-26 | 신에쯔 한도타이 가부시키가이샤 | Manufacturing method of bonded wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6213046B2 (en) | 2017-10-18 |
| JP2015041666A (en) | 2015-03-02 |
| TWI585866B (en) | 2017-06-01 |
| WO2015025462A1 (en) | 2015-02-26 |
| KR102103329B1 (en) | 2020-04-22 |
| US9673086B2 (en) | 2017-06-06 |
| US20160197007A1 (en) | 2016-07-07 |
| SG11201601014WA (en) | 2016-03-30 |
| TW201523743A (en) | 2015-06-16 |
| CN105474358A (en) | 2016-04-06 |
| EP3038136A1 (en) | 2016-06-29 |
| EP3038136A4 (en) | 2017-03-29 |
| CN105474358B (en) | 2018-05-18 |
| EP3038136B1 (en) | 2020-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100730806B1 (en) | Manufacturing method of SOI wafer and SOI wafer | |
| US9240344B2 (en) | Method for manufacturing SOI wafer | |
| KR101846931B1 (en) | Bonded soi wafer manufacturing method | |
| TW200806830A (en) | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it | |
| CN103563049B (en) | The manufacture method of bonded wafer | |
| US20140308800A1 (en) | Method for manufacturing composite wafers | |
| KR102103329B1 (en) | Bonded wafer manufacturing method | |
| JP5194508B2 (en) | Manufacturing method of SOI wafer | |
| JP2003347176A (en) | Manufacturing method of laminate wafer | |
| KR100969588B1 (en) | SOI wafer and its manufacturing method | |
| JP5587257B2 (en) | Deterioration judgment method for substrate holder of ion implanter | |
| WO2007072624A1 (en) | Method for manufacturing soi substrate, and soi substrate | |
| JP5670303B2 (en) | Deterioration judgment method for substrate holder of ion implanter | |
| JP2008028415A (en) | Method for manufacturing soi wafer, and soi wafer | |
| CN119156697A (en) | Method for transferring a film onto a support substrate | |
| JPH04356960A (en) | SOI substrate manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20160217 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20180524 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20191106 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20200311 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20200416 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20200417 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |