KR20160017871A

KR20160017871A - 액정표시장치

Info

Publication number: KR20160017871A
Application number: KR1020140101330A
Authority: KR
Inventors: 김경록; 박용화; 권기태
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-08-06
Filing date: 2014-08-06
Publication date: 2016-02-17

Abstract

본 발명에 의한 액정표시장치는 게이트라인 및 데이터라인이 형성되는 액정표시패널, 게이트라인에 게이트펄스를 출력하는 게이트 구동부, 수직블랭크기간 내에서 더미 데이터인에이블신호 및 더미 데이터를 출력하고, 표시기간 동안에 데이터인에이블신호 및 디지털 비디오 데이터를 출력하는 타이밍 콘트롤러 및 제j(j는 자연수) 프레임기간 동안에 디지털 비디오 데이터를 바탕으로 디지털 비디오 데이터를 제1 극성의 데이터전압으로 변환하여 데이터라인으로 출력하고, 제(j+1) 프레임기간의 수직블랭크기간 동안에 더미 데이터인에이블신호 및 더미 데이터를 기반으로 상기 제1 극성과 반대 극성인 제2 극성의 더미 데이터전압을 상기 데이터라인으로 출력하는 데이터구동부를 포함한다.

Description

액정표시장치{Liquid Crystal Display}

본 발명은 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

액정표시장치의 픽셀들은 데이터라인과 게이트라인이 교차되고, 그 교차부에 접속된 TFT를 포함한다. TFT는 게이트라인으로부터의 게이트펄스에 응답하여 데이터라인을 통해 공급되는 데이터전압을 액정셀의 화소전극에 공급한다. 액정셀은 화소전극의 전압과 공통전극에 인가되는 공통전압(Vcom)의 전압차에 따라 발생되는 전계에 의해 회동하여 편광판을 통과하는 광양을 조절한다. 스토리지 커패시터는 액정셀의 화소전극에 접속되어 액정셀의 전압을 유지한다. 공통전극에 인가되는 공통전압(Vcom)은 화소전극과의 전기적 커플링(Coupling)에 의해서 리플(ripple) 현상이 발생하기도 한다. 공통전압(Vcom)의 리플 현상은 시간에 따른 데이터전압의 변화량에 비례한다. 따라서 데이터전압의 극성을 가변하면서 구동하는 인버전 방식에 있어서, 데이터전압의 극성이 변경되는 순간에는 데이터전압의 변동폭이 크기 때문에 공통전압(Vcom)의 리플 현상이 심해진다. 이처럼 공통전압(Vcom)의 리플 현상은 수평 방향을 따라서 라인-딤(line Dim) 현상을 유발하여 표시품질을 저하시키는 원인이 된다.

본 발명은 공통전압의 리플 현상으로 인한 딤 현상을 개선할 수 있는 액정표시장치를 제공하기 위한 것이다.

본 발명은 수직블랭크 기간 동안에 더미 데이터를 입력하여, 공통전압의 리플 현상이 표시기간을 회피해서 발생하도록 유도하기 때문에, 표시기간에는 공통전압의 리플 현상으로 인한 딤 현상을 개선할 수 있다.

도 1은 본 발명에 의한 표시장치의 구성을 나타내는 블록도.
도 2는 본 발명에 의한 데이터 구동부의 구성을 나타내는 블록도.
도 3은 본 발명에 의한 타이밍 콘트롤러의 출력신호 및 데이터 구동부가 출력하는 데이터전압를 나타내는 파형도.
도 4 및 도 5는 도 1의 게이트 구동부가 표시패널을 스캔하는 방식을 나타내는 모식도.
도 6은 본 발명의 다른 실시 예에 의한 표시장치의 구성을 나타내는 블록도.
도 7 및 도 8은 도 6의 게이트 구동부가 표시패널을 스캔하는 방식을 나타내는 모식도.
도 9 내지 도 11은 본 발명의 실시 예에 의한 더미 데이터의 출력 형태를 나타내는 파형도.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명에 의한 액정표시장치의 구성을 나타내는 블록도이다.

도 1을 참조하면, 본 발명에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(200), 데이터 구동부(300), 및 게이트 구동부(400)를 구비한다. 데이터 구동부(300)는 다수의 소스 드라이브 IC들을 포함한다. 게이트 구동부(400)는 다수의 게이트 드라이브 IC들을 포함한다.

액정표시패널(100)은 TFT 어레이 기판, TFT 어레이 기판과 대향하는 컬러필터 어레이 기판, TFT 어레이 기판과 컬러필터 어레이 기판 사이에 형성된 액정층을 포함한다. TFT 어레이 기판과 컬러필터 어레이 기판 사이의 액정층에는 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 정의된 매트릭스 형태로 액정셀들(Clc)이 배치된다.

TFT 어레이 기판은 하부 유리기판에 형성된 데이터라인들(DL1~DLn), 게이트라인들(GL1~GLm), 데이터라인들(DL1~DLn)과 게이트라인들(GL1~GLm)의 교차부에 형성된 TFT들, 및 TFT들에 1 : 1로 접속된 화소전극(1), 스토리지 커패시터(Cst) 등을 포함한다. 컬러필터 어레이 기판은 상부 유리기판에 형성된 블랙매트릭스, 컬러필터 등을 포함한다. 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

화소전극(1)과 대향하는 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

본 발명에서 적용 가능한 액정표시패널(100)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(101)는 표시기간 동안 시스템 보드(미도시)로부터 입력된 입력 영상의 디지털 비디오 데이터(DATA)를 데이터 구동부(102)에 공급한다. 또한, 타이밍 콘트롤러(101)는 시스템 보드로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동부(300)와 게이트 구동부(400)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 구동부(400)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동부(300)의 동작 타이밍과 데이터전압의 수직 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

타이밍 콘트롤러(200)는 수직블랭크기간 동안 더미 데이터인에이블신호(DDE)를 생성하고, 더미 데이터인에이블신호(DDE)가 제공되는 기간 동안에 출력되는 더미 데이터(DDATA)를 생성한다. 더미 데이터인에이블신호(DDE) 및 더미 데이터(DDATA)는 극성이 변경되는 프레임의 시작 구간에서 데이터전압이 극성이 반전될 때에 액정셀이 약충전되는 것을 개선한다. 이에 대한 자세한 설명은 후술하기로 한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생하는 게이트 드라이브 IC에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(102)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들 각각으로부터 출력되는 데이터전압들의 극성 반전 타이밍을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동부(102)의 출력 타이밍을 제어한다. 데이터 구동부(102)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

데이터 구동부(400)는 복수의 소스 드라이브 IC들(SIC#1~SIC#4)을 포함하고, 제1 패널블록(PB1) 및 제2 패널블록(PB2)에 걸쳐서 형성되는 데이터라인들(DL1~DLn)에 데이터전압을 공급한다. 제1 내지 제4 소스 드라이브 IC들(SIC#1~SIC#4) 각각은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(10)의 데이터라인들에 접속될 수 있다.

도 2는 제1 내지 제4 소스 드라이브 IC들(SIC#1~SIC#4)의 내부 회로 구성을 나타내는 도면이다. 제1 내지 제4 소스 드라이브 IC들(SIC#1~SIC#4) 각각은 k(k는 양의 정수) 제1 및 제2 패널블록(PB1,PB2)에 형성되는 데이터라인들(DL)에 정극성/부극성 데이터 전압들을 공급한다.

제1 내지 제8 소스 드라이브 IC들(SIC#1~SIC#8) 각각은 쉬프트 레지스터부(241), 제1 래치(243), 제2 래치(245), 디지털 아날로그 변환부(247)(Digital to Analog Convertor, 이하 "DAC"라 함) 및 출력부(249)를 포함한다.

쉬프트 레지스터부(241)는 타이밍 콘트롤러(200)로부터 제공받는 데이터 제어신호들(SSC,SSP)을 이용하여 입력 영상의 RGB 디지털 비디오 데이터 비트를 샘플링한다.

제1 래치(243)는 쉬프트 레지스터부(241)로부터 순차적으로 제공받은 클럭에 따라서 디지털 비디오 데이터 비트를 샘플링하여 래치하고, 래치한 데이터들을 동시에 출력한다. 제2 래치(245)는 제1 래치(243)로부터 제공받은 데이터들을 래치하고, 소스출력인에이블신호(SOE)에 응답하여 다른 소스 드라이브 IC(240)들의 제2 래치(245)와 동기하여 래치한 데이터들을 동시에 출력한다.

DAC(247)는 제2 래치(245)로부터 입력된 비디오 데이터들을 정극성 감마보상전압(GMAH)과 부극성 감마보상전압(GMAL)으로 변환하여 정극성/부극성 아날로그 비디오 데이터전압(ADATA)을 발생한다. 그리고 DAC(247)는 극성제어신호(POL)에 응답하여 데이터전압(ADATA)의 극성을 프레임마다 반전시킨다.

출력부(249)는 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 데이터전압을 출력버퍼를 통해서 데이터라인들(DL1,DL2)로 출력한다. 소스 드라이브 IC(SIC#1~SIC#4)가 차지 쉐어링(Charge sharing)을 수행한다면, 출력부(340)는 하이논리기간 동안 차지 쉐어링(Charge sharing)을 통해 정극성 데이터전압과 부극성 데이터전압의 평균전압이나, 공통전압(Vcom)을 출력버퍼를 통해 데이터라인들(DL1~DLn)에 공급한다. 차지 쉐어링 시간 동안, 소스 드라이브 IC들(SIC#1~SIC#4)에서 정극성 데이터전압이 공급되는 출력 채널과 부극성 데이터전압이 공급되는 출력 채널들이 단락(short circuit)되어 정극성 데이터전압과 부극성 데이터전압의 평균전압이 데이터라인들(DL1~DLn)에 공급한다.

게이트 구동부(400)는 쉬프트 레지스터(미도시)와 레벨 쉬프터(미도시)를 이용하여 표시기간 동안 타이밍 콘트롤러(200)로부터 입력되는 게이트 타이밍 제어신호들(GSP, GSC, GOE)에 응답하여 게이트펄스를 게이트라인들(GL1~GLm)에 순차적으로 공급한다. 게이트 구동부(400)는 게이트 TCP(도시하지 않음) 상에 실장되어 TAB 공정으로 액정표시패널의 TFT 어레이 기판에 접합되거나, GIP(Gate In Panel) 공정에 의해 화소 어레이와 동시에 TFT 어레이 기판 상에 직접 형성될 수 있다.

게이트 구동부(400)는 수직블랭크기간(BL) 동안, 게이트 타이밍 제어신호들(GSP, GSC, GOE)가 발생되지 않으므로 게이트펄스를 출력하지 않는다. 따라서, TFT 어레이 기판의 TFT들은 오프 상태를 유지하므로 액정셀들(Clc)에 타겟 전압이 공급되지 않는다.

도 3은 본 발명에 의한 타이밍 콘트롤러(200)가 출력하는 신호의 파형 및 데이터 구동부(300)가 출력하는 데이터전압을 나타내며, 도 4는 제1 실시 예에 의한 표시패널의 스캔순서를 나타내는 도면이다. 도 1 내지 도 4를 참조하여, 본 발명에 의한 액정표시장치의 구동을 살펴보면 다음과 같다.

제j 프레임 기간의 표시기간 동안에 데이터 구동부(300)는 입력 영상의 디지털 비디오 데이터(DATA) 및 데이터 인에이블신호(DE)에 의해서 아날로그 형태의 데이터전압(ADATA)을 출력한다. 이때, 데이터 구동부(300)는 타이밍 콘트롤러(200)로부터 제공받는 극성제어신호(POL)에 의해서 제1 전압레벨, 예컨대 부극성의 데이터전압(ADATA)을 출력한다.

타이밍 콘트롤러(200)는 수직블랭크 기간 내에서 더미 데이터인에이블신호(DDE)를 생성한다. 타이밍 콘트롤러(200)는 수직 동기신호(Vsync) 및 데이터인에이블신호(DE)를 검출하고, 데이터인에이블신호(DE)가 검출되지 않는 일정 구간을 수직블랭크기간으로 검출할 수 있다.

타이밍 콘트롤러(200)는 수직블랭크 기간 내에서 일정 기간 동안에, 더미 데이터인에이블신호(DDE)를 생성한다. 더미 데이터인에이블신호(DDE)의 펄스폭은 데이터인에이블신호(DE)의 펄스폭과 동일하다. 더미 데이터인에이블신호(DDE)는 표시기간의 데이터인에이블신호(DE)에 의한 액정셀(Clc)의 데이터 충전이 약충전이 발생할 수 있는 게이트라인을 스캔하는 기간의 폭만큼 유지된다. 예컨대, 프레임의 시작 기간에서 2개의 게이트라인(GL)에 약충전이 발생하고 1개의 게이트라인(GL)을 스캔하는 기간이 2수평주기(2H)라고 하면, 더미 데이터인에이블신호(DDE)는 2수평주기(2H) 이상 유지된다. 일례로 더미 데이터인에이블신호(DDE)는 도면에서와 같이 4수평주기(4H) 동안 입력될 수 있다. 물론 더미 데이터인에이블신호(DDE)는 수직블랭크 기간(Vsync)을 초과하지 않는다. 또한 타이밍 콘트롤러(200)는 더미 데이터인에이블신호(DDE)의 출력에 대응하여 더미 데이터를 데이터 구동부(300)로 제공한다.

데이터 구동부(300)는 수직블랭크 기간 내에서 더미 데이터인에이블신호(DDE) 및 더미 데이터(DDATA)에 기반하여, 더미 데이터전압(ADDATA)을 출력한다. 이때, 데이터 구동부(300)는 타이밍 콘트롤러(200)로부터 제공받는 극성제어신호(POL)에 의해서 제1 전압레벨과는 반대의 전압레벨인 제2 전압레벨, 예컨대 정극성의 데이터전압(ADATA)을 출력한다.

그리고 타이밍 콘트롤러(200)는 표시기간 동안에, 입력 영상의 디지털 비디오 데이터(DATA)들이 액정표시패널(100)의 액정셀들(Clc)에 어드레싱 될 수 있도록 데이터 타이밍 제어신호들(SSP, SSC, SOE, POL)과 게이트 타이밍 제어신호들(GSP, GSC, GOE)를 출력한다.

데이터 구동부(300)는 표시기간 동안에 데이터 타이밍 제어신호들(DDC) 및 디지털 비디오 데이터(DATA)에 의해서 데이터전압(ADATA)을 출력한다. 데이터 구동부(300)는 표시기간 동안에 극성제어신호(POL)에 의해서 더미 데이터전압(ADDATA)과 동일한 극성을 갖는 데이터전압(ADATA)을 출력한다.

게이트 구동부(400)는 제j 프레임 기간 동안 제1 패널블록(PB1)을 스캔하고, 제(j+1) 프레임 기간 동안에 제2 패널블록(PB2)을 스캔한다. 게이트 구동부(400)는 제1 패널블록(PB1)의 중앙게이트라인을 시작으로 순차적으로 스캔한다. 중앙게이트라인은 제1 및 제2 패널블록(PB1,BP2)의 경계에 위치한 게이트라인이며, 예컨대 표시패널(100) 전체의 게이트라인(GL)이 m개일 경우에, 중앙게이트라인은 m/2 번째의 게이트 라인(GL[m/2]) 및 [(m/2)+1]번째의 게이트라인([(m/2)+1])이 된다. 즉, 게이트 구동부(400)는 제1 패널블록(PB1)에 위치한 m/2 번째 게이트라인(GL[m/2])부터 제1 게이트라인(히)까지 순차적으로 스캔한다. 그리고 게이트 구동부(400)는 제2 패널블록(PB2)에 위치한 [(m/2)+1] 번째 게이트라인(GL[(m/2)+1])부터 제m 게이트라인(GLm)까지 순차적으로 스캔한다.

이처럼 게이트 구동부(400)는 표시패널(100)의 중앙게이트라인을 시작으로 제1 및 제2 패널블록(PB1,BP2)을 순차적으로 구동하기 때문에, 제1 및 제2 패널블록(PB1,BP2) 간의 화면이 분리되는 블록(block) 형태의 딤(dim)이 발생하는 것을 개선할 수 있다. 표시패널(100)의 액정셀들은 데이터 구동부(300)로부터 데이터전압(ADATA)을 제공받는 위치에 따라서 휘도가 달라진다. 데이터 구동부(300)에서 멀리 위치한 액정셀들일수록 액정셀 내의 TFT의 드레인-소스 간의 누설전류가 증가하고, 이에 따라서 휘도가 낮아진다. 표시패널(100)의 해상도가 증가하면서 표시패널(100)을 제1 및 제2 패널블록(PB1,BP2)으로 구분하여 스캔하는 방법에서, 제1 및 제2 패널블록(PB1,BP2)의 스캔방향을 동일하게 할 경우에는 제1 및 제2 패널블록(PB1,BP2)은 동일한 방향을 따라서 점차적으로 휘도가 낮아지거나 높아진다. 결국, 제1 및 제2 패널블록(PB1,BP2)을 동일한 방향으로 스캔하면, 경계 영역에서 블록 형태의 딤 현상이 발생한다.

이에 반해서, 본 발명은 제1 및 제2 패널블록(PB1,BP2)을 서로 다른 방향으로 스캔하기 때문에 제1 및 제2 패널블록(PB1,BP2)의 경계 영역에서 블록 형태의 딤 현상이 발생하는 것을 개선할 수 있다.

또한 본 발명은 중앙 게이트라인을 포함한 수 개의 게이트라인에서 라인(line)성의 딤(dim) 현상이 발생하는 것을 개선할 수 있다. 제1 및 제2 패널블록(PB1,BP2)을 서로 다른 방향으로 스캔하는 방법 중에서, 도 4에서와 같이, 제1 및 제2 패널블록(PB1,BP2)에 위치한 각각의 중앙 게이트라인을 시작으로 순차적으로 시작할 경우에, 각 프레임마다 중앙 게이트라인에 대응되는 액정셀들이 먼저 충전된다. 따라서, 컬럼인버젼(column inversion) 또는 Z인버전(Z-inversion)과 같이 한 프레임 주기로 극성제어신호가 반전될 경우에, 중앙 게이트라인은 이전 프레임의 표시기간에 충전되는 데이터전압(ADATA)과는 반대 극성을 갖는 데이터전압(ADATA)이 충전된다. 따라서, 제1 패널블록(PB1)의 중앙 게이트라인(m/2)에 연결되는 액정셀들에 입력되는 데이터전압(ADATA)은 이전 프레임에서 마지막으로 입력받는 제m 게이트라인(GLm)에 연결되는 액정셀들에 대비하여 큰 폭으로 스윙하기 때문에, 이에 따라서 공통전압(Vcom)도 큰 폭으로 리플(ripple)이 발생한다. 이러한 리플 현상에 의해서 중앙 게이트라인 영역에서는 수평라인 방향으로 딤 현상이 발생한다.

이에 반해서, 본 발명의 표시장치는 수직블랭크 기간 동안에 더미 데이터전압을 출력하기 때문에, 데이터전압(ADATA)이 큰 폭으로 스윙하는 구간을 표시기간이 아닌 수직블랭크 기간으로 이동시킨다. 따라서, 공통전압(Vcom)의 리플이 발생하여도, 유효 디지털 비디오 데이터(DATA)의 데이터전압(ADATA)을 출력하는 구간이 아니기 때문에 표시기간에 수평 딤이 발생하는 것을 개선할 수 있다.

또한, 더미 데이터전압(ADDATA)은 표시기간에 유효 디지털 비디오 데이터(DATA)에 의한 액정셀이 충전되기 이전에 데이터전압(ADATA)의 극성을 미리 변경하기 때문에 프레임의 시작 기간에 스캔을 시작하는 게이트라인이 약충전되는 것을 개선할 수 있다.

도 5는 도 1의 액정표시장치를 이용한 다른 실시 예에 의한 스캔 방법을 나타내는 모식도이다. 도 5를 참조하면, 제2 실시 예에 의한 스캔 방법은 제j 프레임 기간 동안 제1 패널블록(PB1)을 스캔하고, 제(j+1) 프레임 기간 동안에 제2 패널블록(PB2)을 스캔한다. 게이트 구동부(400)는 제1 패널블록(PB1)의 중앙게이트라인을 시작으로 순차적으로 스캔한다. 게이트 구동부(400)는 제1 패널블록(PB1)에 위치한 m/2 번째 게이트라인(GL[m/2])부터 제1 게이트라인(GL1)까지 순차적으로 스캔한다. 그리고 게이트 구동부(400)는 제2 패널블록(PB2)에 위치한 제m 게이트라인(GLm)부터 [(m/2)+1] 번째 게이트라인(GL[(m/2)+1])까지 순차적으로 스캔한다.

도 6은 다른 실시 예에 의한 본 발명의 표시장치의 구성을 나타내는 도면이다. 도 6의 실시 예에서 전술한 도 1의 실시 예와 실질적으로 동일하거나 매우 유사한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.

도 6을 참조하면, 다른 실시 예에 의한 액정표시장치는 액정표시패널(101), 타이밍 콘트롤러(201), 데이터 구동부(301,302), 및 게이트 구동부(401)를 구비한다. 데이터 구동부(301)는 다수의 소스 드라이브 IC들을 포함한다. 게이트 구동부(401)는 다수의 게이트 드라이브 IC들을 포함한다.

액정표시패널(101)은 제1 및 제2 패널블록(PB1,BP2)을 포함하고, 제1 및 제2 패널블록(PB1,BP2)은 TFT 어레이 기판, TFT 어레이 기판과 대향하는 컬러필터 어레이 기판, TFT 어레이 기판과 컬러필터 어레이 기판 사이에 형성된 액정층을 포함한다. 제1 패널블록(PB1)은 m개의 상부 데이터라인들(DLT1~DLTn)을 포함하고 제2 패널블록(PB2)은 m개의 하부 데이터라인들(DLB1~DLBn)을 포함한다.

타이밍 콘트롤러(201)는 수직블랭크 기간 내에서 더미 데이터인에이블신호(DDE)를 생성한다. 타이밍 콘트롤러(201)는 수직 동기신호(Vsync) 및 데이터인에이블신호(DE)를 검출하고, 데이터인에이블신호(DE)가 검출되지 않는 일정 구간을 수직블랭크기간으로 검출할 수 있다. 타이밍 콘트롤러(200)는 수직블랭크 기간 내에서 일정 기간 동안에 더미 데이터인에이블신호(DDE)를 생성하고, 더미 데이터인에이블신호(DDE)를 제1 및 제2 데이터 구동부(301,302)로 제공한다. 또한 타이밍 콘트롤러(200)는 더미 데이터인에이블신호(DDE)의 출력에 대응하여 더미 데이터를 제1 및 제2 데이터 구동부(301,302)로 제공한다.

데이터 구동부(301,302)는 제1 및 제2 데이터 구동부(301,302)를 포함한다. 제1 데이터구동부(31)는 제1 내지 제4 소스 드라이브 IC들(SIC#1~SIC#4)을 포함하고, 제1 패널블록(PB1)에 형성되는 상부 데이터라인들(DLT1~DLTn)에 데이터전압을 공급한다. 제2 데이터구동부(32)는 제5 내지 제8 소스 드라이브 IC들(SIC#5~SIC#8)을 포함하고, 제2 패널블록(PB2)에 형성되는 하부 데이터라인들(DLB1~DLBn)에 데이터전압을 공급한다.

제j 프레임 기간의 표시기간 동안에 제1 및 제2 데이터 구동부(301,302)는 입력 영상의 디지털 비디오 데이터(DATA) 및 데이터인에이블 신호에 의해서 데이터전압(ADATA)을 출력한다. 이때, 제1 및 제2 데이터 구동부(301,302)는 타이밍 콘트롤러(200)로부터 제공받는 극성제어신호(POL)에 의해서 제1 전압레벨, 예컨대 부극성의 데이터전압(ADATA)을 출력한다. 제1 및 제2 데이터 구동부(301,302)는 수직블랭크 기간 내에서 더미 데이터인에이블신호(DDE) 및 더미 데이터(DDATA)에 기반하여, 더미 데이터전압(ADDATA)을 출력한다. 이때, 데이터 구동부(301)는 타이밍 콘트롤러(201)로부터 제공받는 극성제어신호(POL)에 의해서 제1 전압레벨과는 반대의 전압레벨인 제2 전압레벨, 예컨대 정극성의 데이터전압(ADATA)을 출력한다.

게이트 구동부(400)는 제1 및 제2 패널블록(PB1,BP2)을 독립적으로 스캔한다.

도 7은 실시 예에 의한 스캔 순서를 나타내는 모식도로서, 도 7을 참조하면, 게이트 구동부(401)는 프레임의 시작기간에 제1 패널블록(PB1)의 중앙 게이트라인(m/2) 및 제2 패널블록(PB2)의 중앙 게이트라인[(m/2)+1]을 동시에 스캔한다. 그리고 제1 패널블록(PB1)을 제1 게이트라인(GL1) 방향으로 스캔하는 동시에, 제2 패널블록(PB2)을 제m 게이트라인(GLm) 방향으로 스캔한다.

도 6에 도시된 표시장치는 프레임의 변경 구간에서 더미 데이터전압(ADDATA)을 출력함으로써, 제1 및 제2 패널블록(PB1,BP2)의 스캔을 시작하는 라인을 따라서 수평방향으로 딤 현상이 발생하는 것을 개선할 수 있다. 또한, 도 6에 도시된 표시장치는 제1 및 제2 패널블록(PB1,BP2)을 독립적으로 구동하면서 동시에 스캔하기 때문에, 1개의 게이트라인을 스캔하는 시간을 충분히 확보할 수 있다.

도 8은 도 6의 표시장치를 이용한 다른 실시 예에 의한 표시패널(101)의 스캔 방법을 나타내는 도면이다. 도 8에서와 같이, 게이트 구동부(401)는 프레임이 변경될 때에 프레임의 시작 구간에서 최초로 스캔하는 게이트라인을 변경하고, 스캔 방향을 반대로 변경할 수 있다. 즉. 제j 프레임에서 제1 패널블록(PB1)의 제1 게이트라인(GL1)이 마지막으로 스캔되었을 때에, 제(j+1) 프레임은 제1 패널블록(PB1)의 제1 게이트라인(GL1)을 첫 번째로 스캔한다. 마찬가지로 제j 프레임에서 제2 패널블록(PB2)의 제m 게이트라인(GLm)이 마지막으로 스캔되었을 때에, 제(j+1) 프레임은 제2 패널블록(PB2)의 제m 게이트라인(GLm)을 첫 번째로 스캔한다.

이와 같이, 도 8에 도시된 것처럼 프레임마다 스캔을 시작하는 게이트라인을 변경함으로써, 공통전압(Vcom)의 리플이 발생할 수 있는 게이트라인의 위치를 바꿀 수 있다. 즉, 도 8에 도시된 실시 예는 더미 데이터전압을 이용하여 공통전압(Vcom)의 리플이 발생하는 구간을 시간적으로 변경하고, 이와 더불어 공통전압(Vcom)의 리플이 발생하는 영역을 공간적으로 변경한다.

전술한 실시 예들은 프레임이 시작하기 이전의 수직블랭크 기간에 더미 데이터를 입력하는 구성을 포함한다. 각 실시 예들에서 수직블랭크 기간에 타이밍 콘트롤러(201)가 생성하는 더미 데이터(DDATA)들은 도 9 내지 도 11과 같은 실시 예를 통해서 획득될 수 있다. 도 9 내지 도 11에서 디지털 비디오 데이터(DATA) 및 더미 데이터(DDATA)들은 디지털 크기를 상대적으로 나타내고 있다.

도 9에서와 같이, 타이밍 콘트롤러(200)는 표시기간의 시작기간에 표시될 디지털 비디오 데이터(DATA)와 동일한 데이터를 표시기간에 인접하는 수직블랭크 기간에 더미 데이터(DDATA)로 생성한다. 예컨대, 수직블랭크 기간의 4수평주기 동안에 더미 데이터(DDATA)를 출력한다면, 타이밍 콘트롤러(201)는 프레임의 시작기간인 제1 내지 제4 수평주기(1H~4H) 동안의 디지털 비디오 데이터(DATA)를 더미 데이터(DDATA)로 생성할 수 있다.

또는 도 10에서와 같이, 타이밍 콘트롤러(201)는 표시기간의 시작기간에 표시될 디지털 비디오 데이터(DATA)를 평균한 값을 하나의 평균 더미 데이터(DDATA)로 생성하고, 더미 데이터(DDATA)가 출력되는 구간에 평균 더미 데이터(DDATA)들을 출력할 수 있다.

또는 도 11에서와 같이, 타이밍 콘트롤러(201)는 점차적으로 더미 데이터(DDATA)가 출력되는 구간에서, 점차적으로 크기가 증가하는 더미 데이터(DDATA)를 출력할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

게이트라인 및 데이터라인이 형성되는 액정표시패널;
상기 게이트라인에 게이트펄스를 출력하는 게이트 구동부;
수직블랭크기간 내에서 더미 데이터인에이블신호 및 더미 데이터를 출력하고, 표시기간 동안에 데이터인에이블신호 및 디지털 비디오 데이터를 출력하는 타이밍 콘트롤러; 및
제j(j는 자연수) 프레임기간 동안에 상기 디지털 비디오 데이터를 바탕으로 상기 디지털 비디오 데이터를 제1 극성의 데이터전압으로 변환하여 상기 데이터라인으로 출력하고, 제(j+1) 프레임기간의 수직블랭크기간 동안에 상기 더미 데이터인에이블신호 및 상기 더미 데이터를 기반으로 상기 제1 극성과 반대 극성인 제2 극성의 더미 데이터전압을 상기 데이터라인으로 출력하는 데이터구동부를 포함하는 액정표시장치.
제 1 항에 있어서,
상기 액정표시패널은 제1 및 제2 패널블록을 포함하고,
상기 게이트 구동부는 상기 제1 패널블록을 스캔한 이후에 상기 제2 패널블록을 스캔하되 상기 제1 및 제2 패널블록의 경계에 위치한 중앙게이트라인부터 순차적으로 스캔하는 액정표시장치.
제 1 항에 있어서,
상기 액정표시패널은 제1 및 제2 패널블록을 포함하고,
상기 게이트 구동부는 상기 제1 및 제2 패널블록을 독립적으로 스캔하되, 적어도 어느 하나의 패널블록은 상기 제1 및 제2 패널블록의 경계에 위치한 중앙게이트라인부터 순차적으로 스캔하는 액정표시장치.
제 2 항 또는 제 3 항에 있어서,
상기 게이트 구동부는 일정 프레임 간격마다 프레임의 시작기간에 초기에 스캔하는 게이트라인을 다르게 하는 액정표시장치.
제 1 항에 있어서,
상기 더미 데이터인에이블신호는 상기 데이터인에이블신호와 동일한 펄스폭을 갖는 액정표시장치.