[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150139357A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150139357A
KR20150139357A KR1020140067861A KR20140067861A KR20150139357A KR 20150139357 A KR20150139357 A KR 20150139357A KR 1020140067861 A KR1020140067861 A KR 1020140067861A KR 20140067861 A KR20140067861 A KR 20140067861A KR 20150139357 A KR20150139357 A KR 20150139357A
Authority
KR
South Korea
Prior art keywords
cell
region
contact
dummy
structures
Prior art date
Application number
KR1020140067861A
Other languages
English (en)
Inventor
김원기
김종만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140067861A priority Critical patent/KR20150139357A/ko
Priority to US14/497,083 priority patent/US9165938B1/en
Priority to US14/855,754 priority patent/US9634016B2/en
Publication of KR20150139357A publication Critical patent/KR20150139357A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치는 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판; 상기 셀 영역에 위치되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 비계단 형태의 셀 구조물; 상기 콘택 영역에 위치되고, 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 계단 형태의 콘택 구조물; 상기 페이지 버퍼 영역에 위치되고, 교대로 적층된 제1 희생막들 및 제3 절연막들을 포함하는 비계단 형태의 제1 더미 구조물; 및 상기 스크라이브 레인 영역에 위치되고, 교대로 적층된 제2 희생막들 및 제4 절연막들을 포함하는 계단 형태의 제2 더미 구조물을 포함하다.

Description

반도체 장치 및 그 제조 방법 {SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 장치 및 제조 방법에 관한 것으로, 보다 상세히는 3차원 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자이다. 최근 기판 상에 단층으로 메모리 셀을 형성하는 2차원 비휘발성 메모리 소자의 집적도 향상이 한계에 도달함에 따라, 기판 상에 수직으로 메모리 셀들을 적층하는 3차원 비휘발성 메모리 소자가 제안되고 있다.
3차원 비휘발성 메모리 소자는 교대로 적층된 층간절연막들 및 게이트 전극들, 이들을 관통하는 채널막들을 포함하며, 채널막들을 따라 메모리 셀들이 적층된다. 또한, 3차원 비휘발성 메모리 소자의 제조 공정시, 복수의 산화막들과 복수의 질화막들을 교대로 적층한 후, 복수의 질화막들을 복수의 도전막들로 대체함으로써 적층된 게이트 전극들을 형성한다.
그러나, 복수의 질화막들을 복수의 도전막들로 대체하는 공정의 난이도가 높다는 문제점이 있다. 특히, 질화막들을 도전막들로 대체하는 과정에서 적층물이 기울어지거나 붕괴되는 등의 문제점이 유발된다.
본 발명의 일 실시예는 안정적인 구조의 적층물을 포함하는 반도체 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 장치는 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판; 상기 셀 영역에 위치되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 비계단 형태의 셀 구조물; 상기 콘택 영역에 위치되고, 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 계단 형태의 콘택 구조물; 상기 페이지 버퍼 영역에 위치되고, 교대로 적층된 제1 희생막들 및 제3 절연막들을 포함하는 비계단 형태의 제1 더미 구조물; 및 상기 스크라이브 레인 영역에 위치되고, 교대로 적층된 제2 희생막들 및 제4 절연막들을 포함하는 계단 형태의 제2 더미 구조물을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치는 제1 방향 및 상기 제1 방향과 교차된 제2 방향으로 배열되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 셀 구조물들; 상기 제1 방향으로 이웃한 상기 셀 구조물들의 사이에 위치되고, 교대로 적층된 제2 절연막들 및 제3 절연막들을 포함하는 제1 더미 구조물들; 상기 셀 구조물들과 제1 더미 구조물들의 사이에 개재된 제1 절연체들; 및 상기 제2 방향으로 이웃한 상기 셀 구조물들의 사이에 위치되고, 상기 셀 구조물들과 측벽이 접하며, 교대로 적층된 제2 도전막들 및 제4 절연막들을 포함하는 콘택 구조물들을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판 상에, 제1 물질막들 및 제2 물질막들이 교대로 적층된 적층물을 형성하는 단계; 및 상기 적층물을 패터닝하여, 상기 셀 영역에 위치된 비계단 형태의 셀 구조물, 상기 콘택 영역에 위치된 계단 형태의 콘택 구조물, 상기 페이지 버퍼 영역에 위치된 비계단 형태의 제1 더미 구조물 및 상기 스크라이브 레인 영역에 위치된 계단 형태의 제2 더미 구조물을 형성하는 단계를 포함할 수 있다.
반도체 장치는 페이지 버퍼 영역에 위치된 비계단 형태의 더미 구조물 및 셀 구조물과 더미 구조물 사이에 위치된 절연체를 포함한다. 따라서, 반도체 장치의 구조적 안정성을 개선하고, 반도체 장치의 제조 공정 난이도를 낮출 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타내는 사시도이다.
도 2a 내지 도 6a, 도 2b 내지 도 6b, 도 4c 내지 도 6c는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 메모리 시스템의 구성을 나타낸 블록도이다.
도 9는 도 10은 본 발명의 일 실시예에 따른 컴퓨팅 시스템의 구성을 나타낸 블록도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1a는 본 발명의 일 실시예에 따른 반도체 장치의 영역을 나타내는 사시도이고, 도 1b는 본 발명의 일 실시예에 따른 반도체 장치에 포함된 적층물의 구조를 나타내는 사시도이다.
도 1a에 도시된 바와 같이, 기판(SUB) 상에 셀 영역(CELL), 콘택 영역(CONTACT), 페이지 버퍼 영역(PB) 및 스크라이브 레인 영역(SC)이 정의된다.
셀 영역(CELL)은 셀 어레이가 위치되는 영역으로, 데이터 저장을 위한 메모리 셀들이 형성된다. 일 예로, 적어도 하나의 소스 선택 트랜지스터, 복수의 메모리 셀들 및 적어도 하나의 드레인 선택 트랜지스터가 직렬로 연결된 스트링들이 셀 영역(ELL)에 배열될 수 있다. 여기서, 스트링들은 수평 방향으로 확장되며 적층되거나, 기판(SUB)의 표면으로부터 돌출되어 스트레이트 형태로 배열될 수 있다. 다른 예로, 적어도 하나의 소스 선택 트랜지스터, 복수의 소스 사이드 메모리 셀들, 적어도 하나의 파이프 트랜지스터, 복수의 드레인 사이드 메모리 셀들 및 적어도 하나의 드레인 선택 트랜지스터가 직렬로 연결된 스트링들이 셀 영역(CELL)에 배열될 수 있다. 여기서, 스트링들은 U형태로 배열될 수 있다.
콘택 영역(CONTACT)은 적층된 선택 트랜지스터들 또는 메모리 셀들을 각각 구동하기 위해 적층된 선택 라인들 또는 적층된 워드라인들에 콘택 플러그들을 연결시키는 영역이다. 예를 들어, 셀 영역(CELL)을 기준으로 제1 내지 제4면(<1>~<4>)이 정의되는 경우, 마주하는 제1면(<1>) 및 제2면(<2>)과 접하도록 콘택 영역들(CONTACT)이 정의될 수 있다.
페이지 버퍼 영역(PB)은 페이지 버퍼가 형성되는 영역이고, 페이지 버퍼는 셀 어레이에서 선택된 페이지로 입/출력된 데이터가 저장되는 임시 버퍼로 사용될 수 있다. 스크라이브 레인 영역(SC)은 칩과 칩 간의 영역으로 얼라인 마크, 오버레이 마크, 테스트 패턴 등이 형성되는 영역이다. 예를 들어, 셀 영역(CELL)을 기준으로 제3면(<3>) 및 제4면(<4>)이 마주하는 경우, 제3면(<3>)과 접하도록 페이지 버퍼 영역(PB)이 정의되고, 제4면(<4>)과 접하도록 스크라이브 레인 영역(SC)이 정의될 수 있다.
또한, 이웃한 페이지 버퍼 영역(PB)과 콘택 영역(CONTACT)의 사이에는 주변 영역(PERI)이 정의될 수 있다. 주변 영역(PERI)은 스트링들을 구동하기 위한 주변 회로가 형성되는 영역이다.
도 1b에 도시된 바와 같이, 기판(SUB) 상에 셀 구조물(C), 콘택 구조물(CT), 제1 더미 구조물(D1) 및 제2 더미 구조물(D2)이 형성된다.
셀 구조물(C)은 기판(SUB)의 셀 영역(CELL)에 형성되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하며, 비계단 형태를 가질 수 있다. 콘택 구조물(CT)은 기판(SUB)의 콘택 영역(CONTACT)에 형성되고, 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하며, 계단 형태를 가질 수 있다. 여기서, 제1 도전막들과 제2 도전막들은 동일한 높이에 형성되며, 동일한 높이에 형성된 제1 도전막과 제2 도전막은 하나의 막으로 연결된 것일 수 있다. 또한, 제1 절연막들과 제2 절연막들은 동일한 높이에 형성되며, 동일한 높이에 형성된 제1 절연막과 제2 절연막은 하나의 막으로 연결된 것일 수 있다.
제1 더미 구조물(D1)은 기판(SUB)의 페이지 버퍼 영역(PB)에 형성되고, 교대로 적층된 제1 희생막들 및 제3 절연막들을 포함하며, 비계단 형태를 가질 수 있다. 여기서, 제1 희생막들은 제1 도전막들과 동일한 높이에 형성될 수 있고, 제3 절연막들은 제1 절연막들과 동일한 높이에 형성될 수 있다. 동일한 높이에 형성된 제1 절연막과 제3 절연막은 하나의 막으로 연결된 것일 수 있다. 또한, 제1 희생막들은 질화막 등의 절연막일 수 있다.
제2 더미 구조물(D2)은 기판(SUB)의 스크라이브 레인 영역(SC)에 형성되고, 교대로 적층된 제2 희생막들 및 제4 절연막들을 포함하며, 계단 형태를 가질 수 있다. 여기서, 제2 희생막들은 제1 도전막들과 동일한 높이에 형성될 수 있고, 제4 절연막들은 제1 절연막들과 동일한 높이에 형성될 수 있다. 동일한 높이에 형성된 제1 절연막과 제4 절연막은 하나의 막으로 연결된 것일 수 있다. 또한, 제2 희생막들은 질화막 등의 절연막일 수 있다.
또한, 셀 영역(CELL)과 스크라이브 레인 영역(SC)의 경계 및 셀 영역(CELL)과 페이지 버퍼 영역(PB)의 경계에는 절연체(I)가 위치될 수 있다. 예를 들어, 셀 구조물(C)과 제1 더미 구조물(D1)의 사이 및 셀 구조물(C)과 제2 더미 구조물(D2)의 사이에 절연체들(I)이 개재될 수 있다. 또한, 절연체(I)는 콘택 구조물(CT)의 측벽까지 확장될 수 있다.
한편, 본 도면에는 도시되지 않았으나, 주변 영역(PERI)에 비계단 형태의 제3 더미 구조물(미도시됨)이 위치될 수 있다. 예를 들어, 기판(SUB)의 주변 영역(PERI)에, 제3 희생막들 및 제5 절연막들이 교대로 적층된 제3 더미 구조물이 형성된다.
참고로, 계단 형태의 구조물에서 각 단은 적어도 하나의 도전막(또는 희생막)과 적어도 하나의 절연막으로 구성될 수 있다. 각 단의 최상부에는 절연막이 위치되거나, 도전막(또는 희생막)이 위치될 수 있다. 또한, 본 도면에서는 각 단이 동일한 수의 막을 포함하는 경우에 대해 도시하였는데, 각 단에 포함된 막들의 수가 상이하도록 하는 것도 가능하다. 또는, 하나의 콘택 영역을 복수의 영역들로 분할하고, 분할된 영역들 간에 단차를 갖도록 계단 구조가 형성되는 것도 가능하다.
도 2a 내지 도 6a, 도 2b 내지 도 6b, 도 4c 내지 도 6c는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 각 번호의 a도는 칩의 레이아웃이고, 각 번호의 b도는 A-A' 단면도이고, 각 번호의 c도는 셀 영역의 레이아웃이다.
도 2a 및 도 2b에 도시된 바와 같이, 셀 영역들(CELL), 콘택 영역들(CONTACT), 페이지 버퍼 영역들(PB), 스크라이브 레인 영역(SC) 및 주변 영역(PERI)이 정의된 기판(SUB) 상에 적층물(S)을 형성한다.
복수의 셀 영역들(CELL)은 제1 방향(I-I') 및 제1 방향(I-I')과 교차된 제2 방향(Ⅱ-Ⅱ')으로 배열될 수 있다. 또한, 각각의 셀 영역들(CELL)의 주위에 콘택 영역(CONTACT), 페이지 버퍼 영역(PB), 콘택 영역(CONTACT) 및 스크라이브 레인 영역(SC)이 차례로 정의될 수 있다.
여기서, 제1 방향(I-I')으로 이웃한 셀 영역들(CELL)의 사이에 페이지 버퍼 영역(PB)이 정의되고, 제2 방향(Ⅱ-Ⅱ')으로 접한 셀 영역들(CELL)의 사이에 콘택 영역들(CONTACT)이 정의될 수 있다. 즉, 제1 방향(I-I')또는 제2 방향(Ⅱ-Ⅱ')으로 이웃한 셀 영역들(CELL)의 주변에 위치된 콘택 영역(CONTACT), 페이지 버퍼 영역(PB) 및 스크라이브 레인 영역(SC)은 대칭 형태(미러 형태)로 배열될 수 있다. 또한, 제2 방향(Ⅱ-Ⅱ')으로 이웃한 셀 영역들(CELL)의 스크라이브 레인 영역들(SC)은 연결될 수 있다. 즉, 스크라이브 레인 영역(SC)은 제2 방향(Ⅱ-Ⅱ')으로 확장된 라인 형태일 수 있다.
적층물(S)은 교대로 적층된 제1 물질막들(11) 및 제2 물질막들(12)을 포함한다. 제1 물질막들(11)은 선택 트랜지스터, 메모리 셀 트랜지스터 등의 게이트 전극을 형성하기 위한 것일 수 있고, 제2 물질막들(12)은 적층된 게이트 전극들을 전기적으로 분리시키는 절연막을 형성하기 위한 것일 수 있다.
제1 물질막들(11)은 제2 물질막들(12)에 대해 식각 선택비가 큰 물질로 형성될 수 있다. 일 예로, 제1 물질막들(11)은 질화물을 포함하는 희생막으로 형성되고, 제2 물질막들(12)은 산화물을 포함하는 절연막으로 형성될 수 있다. 다른 예로, 제1 물질막들(11)은 질화물을 포함하는 제1 희생막으로 형성되고, 제2 물질막들(12)은 산화물을 포함하는 제2 희생막으로 형성될 수 있다.
이어서, 본 도면에는 도시되지 않았으나, 적층물(S)을 관통하는 반도체 패턴들을 형성할 수 있다. 반도체 패턴들은 채널막일 수 있다. 예를 들어, 셀 영역(CELL)에 제1 및 제2 물질막들(11, 12)을 관통하는 홀들을 형성한 후, 홀들 내에 반도체 패턴들을 형성한다. 반도체 패턴은 중심이 오픈되거나, 중심까지 채워지거나, 이들을 조합한 형태를 가질 수 있다. 오픈된 중심에는 절연막이 채워질 수 있다. 또한, 반도체 패턴을 형성하기 전에, 홀 내에 유전막을 형성할 수 있다. 예를 들어, 유전막은 전하차단막, 데이터 저장막 및 터널절연막 중 적어도 하나를 포함한다. 여기서, 데이터 저장막은 폴리실리콘, 질화물, 상변화 물질, 나노 닷 등을 포함할 수 있다.
참고로, 도 2b는 기판(SUB) 등을 생략하고 적층물(S)만을 도시하였는데, 기판(SUB)과 적층물(S) 사이에는 다양한 구조물이 형성될 수 있다. 예를 들어, 파이프 게이트, 소스막 등의 구조물이 형성될 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 적층물(S) 상에 마스크 패턴(13)을 형성한 후, 마스크 패턴(13)을 이용하여 적층물(S)을 패터닝한다. 이때, 마스크 패턴(13)을 축소시키고 적층물(S)을 식각하는 공정을 반복 수행함으로써, 적층물(S)의 콘택 영역(CONTACT) 및 스크라이브 레인 영역(SC)을 계단 형태로 패터닝할 수 있다.
여기서, 최초의 마스크 패턴(미도시됨)은 콘택 영역(C)의 일부, 스크라이브 레인 영역(SC)의 일부, 셀 영역(CELL) 및 페이지 버퍼 영역(PB)을 덮도록 형성된다. 또한, 마스크 패턴이 셀 영역(CELL) 및 페이지 버퍼 영역(PB)은 덮고 콘택 영역(CONTACT) 및 스크라이브 레인 영역(SC)은 점차적으로 노출시키도록, 마스크 패턴을 축소시키면서 적층물(S)을 복수회 식각한다. 즉, 마스크 패턴(13)을 축소시키고 적층물(S)을 식각하는 공정을 반복 수행한다.
도 3a는 최종 마스크 패턴(13)의 형태를 도시하고 있다. 구체적으로, 최종 마스크 패턴(13)은 셀 영역(CELL) 및 페이지 버퍼 영역(PB)을 덮고 콘택 영역(CONTACT) 및 스크라이브 레인 영역(SC)을 노출시키는 형태를 갖는다. 예를 들어, 최종 마스크 패턴(13)은 제1 방향(I-I')으로 확장된 라인 패턴들과 제2 방향(Ⅱ-Ⅱ')으로 확장된 라인 패턴이 교차된 형태를 갖는다. 여기서, 주변 영역(PERI) 중 일부 영역만 마스크 패턴(13)에 의해 덮이고 나머지 영역은 노출될 수 있다. 예를 들어, 페이지 버퍼 영역들(PB) 사이의 주변 영역(PERI)은 마스크 패턴(13)에 의해 덮이고, 제2 방향(Ⅱ-Ⅱ')으로 이웃한 콘택 영역들(CONTACT) 사이의 주변 영역(PERI)은 노출될 수 있다.
이를 통해, 적층물(S)의 스크라이브 레인 영역(SC), 콘택 영역(CONTACT)이 계단 형태로 패터닝된다. 따라서, 적층물(S)이 셀 영역(CELL)에 위치된 비계단 형태의 셀 구조물(C), 콘택 영역(CONTACT)에 위치된 계단 형태의 콘택 구조물(CT), 페이지 버퍼 영역(PB)에 위치된 비계단 형태의 제1 더미 구조물(D1) 및 스크라이브 레인 영역(SC)에 위치된 계단 형태의 제2 더미 구조물(D2)을 포함하게 된다.
또한, 주변 영역(PERI)에는 영역에 따라 비계단 형태의 구조물이 위치되거나, 구조물이 위치되지 않을 수 있다. 예를 들어. 페이지 버퍼 영역(PB)의 사이에 위치되어 마스크 패턴(13)에 의해 덮인 주변 영역(PERI)에는 비계단 형태의 제3 더미 구조물(D3)이 위치되고, 제2 방향(Ⅱ-Ⅱ')으로 이웃한 콘택 영역(CONTACT)의 사이에 위치되어 마스크 패턴(13)에 의해 노출된 주변 영역(PERI)은 적층물(S)이 제거될 수 있다.
도 4a 내지 도 4c에 도시된 바와 같이, 패터닝된 적층물(S) 상에 층간 절연막(14)을 형성한 후, 적층물(S)의 상부면이 노출되도록 층간절연막(14)을 평탄화한다. 이어서, 적층물(S)을 관통하고 페이지 버퍼 영역(PB)과 주변 영역(PERI)의 경계에 위치된 제1 트렌치(T1)를 형성한다.
여기서, 제1 트렌치(T1)는 후속 제1 물질막들(11) 제거 공정시, 페이지 버퍼 영역(PB)에 형성된 제1 물질막들(11)이 제거되는 것을 방지하기 위한 보호막을 형성하기 위한 것이다. 제1 트렌치(T1)는 제1 물질막들(11)을 전부 노출시키는 깊이로 형성될 수 있다.
예를 들어, 층간절연막(14) 및 적층물(S) 상에 탄소 계열의 마스크막, SiON 등의 반사방지막 및 포토레지스트 패턴을 차례로 형성하고, 포토레지스트 패턴을 베리어로 반사방지막 및 마스크막을 식각하여 마스크 패턴을 형성한다. 이어서, 마스크 패턴을 베리어로 적층물(S)을 식각하여 제1 트렌치(T1)를 형성한다.
이때, 제1 트렌치(T1) 형성 시, 셀 영역(CELL)과 스크라이브 레인 영역(SC)의 경계에 위치된 제2 트렌치(T2)를 함께 형성할 수 있다. 여기서, 제2 트렌치(T2)는 후속 제1 물질막들(11) 제거 공정시, 스크라이브 레인 영역(PB)에 형성된 제1 물질막들(11)이 제거되는 것을 방지하기 위한 보호막을 형성하기 위한 것이다. 제2 트렌치(T2)는 제1 물질막들(11)을 전부 노출시키는 깊이로 형성될 수 있다.
또한, 제1 트렌치(T1) 형성시, 셀 영역(CELL)에 위치되어 셀 구조물(C)을 관통하는 적어도 하나의 제3 트렌치(T3)를 함께 형성할 수 있다. 제3 트렌치(T3)는 후속 제1 물질막들(11) 제거 공정시, 셀 영역(CELL)에 잔류되는 제2 물질막들(12)이 기울어지거나 붕괴되는 것을 방지하기 위한 지지체를 형성하기 위한 것이다. 여기서, 제3 트렌치(T3)는 반도체 패턴들(SP) 사이에 위치될 수 있다. 또한, 제1 내지 제3 트렌치들(T1~T3)은 동일한 길이를 갖거나, 상이한 길이를 가질 수 있다.
이어서, 제1 내지 제3 트렌치들(T1~T3)을 채우는 절연막을 형성한다. 이로써, 제1 더미 구조물(D1)과 셀 구조물(C) 사이에 개재된 제1 절연체(15A), 제2 더미 구조물(D2)과 셀 구조물(C) 사이에 개재된 제2 절연체(15B) 및 셀 구조물(C)을 관통하는 적어도 하나의 제3 절연체(15C)가 형성된다. 참고로, 콘택 영역(CONTACT) 내에도 제3 트렌치(T3) 및 제3 절연체(15C)를 형성할 수 있다.
도 5a 내지 도 5c에 도시된 바와 같이, 셀 구조물(C)을 관통하는 제4 트렌치(T4)를 형성한다. 이때, 콘택 구조물(CT)을 관통하는 제4 트렌치(T4)도 형성할 수 있다. 제4 트렌치(T4)는 제1 물질막들(11)을 모두 노출시키는 깊이로 형성될 수 있고, 반도체 패턴들(SP) 사이에 지그재그 형태로 형성될 수 있다. 이어서, 제4 트렌치(T4)를 통해 셀 구조물(C) 및 콘택 구조물(CT)에 포함된 제1 물질막들(11)을 제거함으로써, 개구부들(OP)을 형성한다. 이때, 제1 내지 제3 더미 구조물들(D1~D3)에 포함된 제1 물질막들(11)은 제1 및 제2 절연체들(15A, 15B)에 의해 보호되므로 제거되지 않는다.
도 6a 내지 도 6c에 도시된 바와 같이, 개구부들(OP) 내에 도전막들(17)을 형성한 후, 제4 트렌치(T4) 내에 절연막(16)을 형성한다. 이로써, 도전막들(17)과 제2 물질막들(12)이 교대로 적층된 셀 구조물(C), 도전막들(17)과 제2 물질막들(12)이 교대로 적층된 콘택 구조물(CT), 제1 물질막들(11)과 제2 물질막들(12)이 교대로 적층된 제1 더미 구조물(D1), 제1 물질막들(11)과 제2 물질막들(12)이 교대로 적층된 제2 더미 구조물(D2) 및 제1 물질막들(11)과 제2 물질막들(12)이 교대로 적층된 제3 더미 구조물(D3)이 형성된다.
참고로, 제2 물질막(12)의 물성에 따라 절연막(16)을 형성하기에 앞서 추가 공정을 실시할 수 있다. 예를 들어, 제2 물질막(12)이 희생막인 경우, 제4 트렌치(T4)를 통해 노출된 제2 물질막들(12)을 제거한 후, 제2 물질막들(12)이 제거된 영역 내에 절연막을 형성한다.
전술한 바와 같은 공정에 따르면, 페이지 버퍼 영역(PB)에 비계단 형태의 제1 더미 구조물(D1)을 형성하므로, 트렌치 형성 공정, 제1 물질막(11) 제거 공정 등을 실시함에 있어서 셀 구조물(C)에 가해지는 스트레스 발란스가 붕괴되는 것을 방지할 수 있다. 따라서, 구조물, 트렌치 등이 휘어지거나(tilt), 프로파일이 변형되는 것을 방지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템의 구성을 나타낸 블록도이다.
도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 메모리 시스템(1000)은 메모리 장치(1200)와 컨트롤러(1100)를 포함한다.
메모리 장치(1200)는 텍스트, 그래픽, 소프트웨어 코드 등과 같은 다양한 데이터 형태를 갖는 데이터 정보를 저장하는데 사용된다. 메모리 장치(1200)는 비휘발성 메모리일 수 있으며, 앞서 도 1a 내지 도 6c를 참조하여 설명된 구조를 포함할 수 있다. 또한, 메모리 장치(1200)는 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판; 상기 셀 영역에 위치되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 비계단 형태의 셀 구조물; 상기 콘택 영역에 위치되고, 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 계단 형태의 콘택 구조물; 상기 페이지 버퍼 영역에 위치되고, 교대로 적층된 제1 희생막들 및 제3 절연막들을 포함하는 비계단 형태의 제1 더미 구조물; 및 상기 스크라이브 레인 영역에 위치되고, 교대로 적층된 제2 희생막들 및 제4 절연막들을 포함하는 계단 형태의 제2 더미 구조물을 포함하도록 구성된다. 메모리 장치(1200)의 구조 및 제조 방법은 앞서 설명한 바와 동일하므로, 구체적인 설명은 생략하도록 한다.
컨트롤러(1100)는 호스트 및 메모리 장치(1200)에 연결되며, 호스트로부터의 요청에 응답하여 메모리 장치(1200)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1100)는 메모리 장치(1200)의 읽기, 쓰기, 소거, 배경(background) 동작 등을 제어하도록 구성된다.
컨트롤러(1100)는 RAM(Random Access Memory; 1110), CPU(Central Processing Unit; 1120), 호스트 인터페이스(Host Interface; 1130), ECC 회로(Error Correction Code Circuit; 1140), 메모리 인터페이스(Memory Interface; 1150) 등을 포함한다.
여기서, RAM(1110)은 CPU(1120) 의 동작 메모리, 메모리 장치(1200)와 호스트 간의 캐시 메모리, 메모리 장치(1200)와 호스트 간의 버퍼 메모리 등으로 사용될 수 있다. 참고로, RAM(1110)은 SRAM(Static Random Access Memory), ROM(Read Only Memory) 등으로 대체될 수 있다.
CPU(1120)는 컨트롤러(1100)의 전반적인 동작을 제어하도록 구성된다. 예를 들어, CPU(1120)는 RAM(1110)에 저장된 플래시 변환 계층(Flash Translation Layer; FTL)과 같은 펌웨어를 운용하도록 구성된다.
호스트 인터페이스(1130)는 호스트와의 인터페이싱을 수행하도록 구성된다. 예를 들어, 컨트롤러(1100)는 USB(Universal Serial Bus) 프로토콜, MMC(MultiMedia Card) 프로토콜, PCI(Peripheral Component Interconnection)프로토콜, PCI-E(PCI-Express) 프로토콜, ATA(Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI(Small Computer Small Interface) 프로토콜, ESDI(Enhanced Small Disk Interface) 프로토콜, 그리고 IDE(Integrated Drive Electronics) 프로토콜, 프라이빗(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신한다.
ECC 회로(1140)는 오류 정정 코드(ECC)를 이용하여 메모리 장치(1200)로부터 리드된 데이터에 포함된 오류를 검출하고, 정정하도록 구성된다.
메모리 인터페이스(1150)는 메모리 장치(1200)와의 인터페이싱을 수행하도록 구성된다. 예를 들어, 메모리 인터페이스(1150)는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
참고로, 컨트롤러(1100)는 데이터를 임시 저장하기 위한 버퍼 메모리(미도시됨)를 더 포함할 수 있다. 여기서, 버퍼 메모리는 호스트 인터페이스(1130)를 통해 외부로 전달되는 데이터를 임시 저장하거나, 메모리 인터페이스(1150)를 통해 메모리 장치(1200)로부터 전달되는 데이터를 임시로 저장하는데 사용될 수 있다. 또한, 컨트롤러(1100)는 호스트와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM을 더 포함할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 메모리 시스템(1000)은 구조적 안정성이 개선되고 제조 공정 난이도를 낮추고, 집적도가 향상된 메모리 장치(1200)를 포함하므로, 메모리 시스템(1000)의 안정성, 집적도 또한 향상시킬 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템의 구성을 나타낸 블록도이다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 8에 도시된 바와 같이, 본 발명의 일 실시예에 따른 메모리 시스템(1000')은 메모리 장치(1200')와 컨트롤러(1100)를 포함한다. 또한, 컨트롤러(1100)는 RAM(1110), CPU(1120), 호스트 인터페이스(1130), ECC 회로(1140), 메모리 인터페이스(1150) 등을 포함한다.
메모리 장치(1200')는 비휘발성 메모리일 수 있으며, 앞서 도 1a 내지 도 6c를 참조하여 설명된 메모리 스트링을 포함할 수 있다. 또한, 메모리 장치(1200')는 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판; 상기 셀 영역에 위치되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 비계단 형태의 셀 구조물; 상기 콘택 영역에 위치되고, 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 계단 형태의 콘택 구조물; 상기 페이지 버퍼 영역에 위치되고, 교대로 적층된 제1 희생막들 및 제3 절연막들을 포함하는 비계단 형태의 제1 더미 구조물; 및 상기 스크라이브 레인 영역에 위치되고, 교대로 적층된 제2 희생막들 및 제4 절연막들을 포함하는 계단 형태의 제2 더미 구조물을 포함하도록 구성된다. 메모리 장치(1200')의 구조 및 제조 방법은 앞서 설명한 바와 동일하므로, 구체적인 설명은 생략하도록 한다.
또한, 메모리 장치(1200')는 복수의 메모리 칩들로 구성된 멀티-칩 패키지일 수 있다. 복수의 메모리 칩들은 복수의 그룹들로 분할되며, 복수의 그룹들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(1100)와 통신하도록 구성된다. 또한, 하나의 그룹에 속한 메모리 칩들은 공통 채널을 통해 컨트롤러(1100)와 통신하도록 구성된다. 참고로, 하나의 채널에 하나의 메모리 칩이 연결되도록 메모리 시스템(1000')이 변형되는 것도 가능하다.
이와 같이, 본 발명의 일 실시예에 따른 메모리 시스템(1000')은 구조적 안정성이 개선되고 제조 공정 난이도를 낮추고, 집적도가 향상된 메모리 장치(1200')를 포함하므로, 메모리 시스템(1000')의 안정성, 집적도 또한 향상시킬 수 있다. 특히, 메모리 장치(1200')를 멀티-칩 패키지로 구성함으로써, 메모리 시스템(1000')의 데이터 저장 용량을 증가시키고, 구동 속도를 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 컴퓨팅 시스템의 구성을 나타내는 블록도이다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 컴퓨팅 시스템(2000)은 메모리 장치(2100), CPU(2200), RAM(2300), 유저 인터페이스(2400), 전원(2500), 시스템 버스(2600) 등을 포함한다.
메모리 장치(2100)는 유저 인터페이스(2400)를 통해 제공된 데이터, CPU(2200)에 의해 처리된 데이터 등을 저장한다. 또한, 메모리 장치(2100)은 시스템 버스(2600)를 통해 CPU(2200), RAM(2300), 유저 인터페이스(2400), 전원(2500) 등에 전기적으로 연결된다. 예를 들어, 메모리 장치(2100)는 컨트롤러(미도시됨)를 통해 시스템 버스(2600)에 연결되거나, 시스템 버스(2600)에 직접 연결될 수 있다. 메모리 장치(2100)가 시스템 버스(2600)에 직접 연결되는 경우, 컨트롤러의 기능은 CPU(2200), RAM(2300) 등에 의해 수행될 수 있다.
여기서, 메모리 장치(2100)는 비휘발성 메모리일 수 있으며, 앞서 도 1a 내지 도 6c를 참조하여 설명된 메모리 스트링을 포함할 수 있다. 또한, 메모리 장치(2100)는 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판; 상기 셀 영역에 위치되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 비계단 형태의 셀 구조물; 상기 콘택 영역에 위치되고, 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 계단 형태의 콘택 구조물; 상기 페이지 버퍼 영역에 위치되고, 교대로 적층된 제1 희생막들 및 제3 절연막들을 포함하는 비계단 형태의 제1 더미 구조물; 및 상기 스크라이브 레인 영역에 위치되고, 교대로 적층된 제2 희생막들 및 제4 절연막들을 포함하는 계단 형태의 제2 더미 구조물을 포함하도록 구성된다. 메모리 장치(2100)의 구조 및 제조 방법은 앞서 설명한 바와 동일하므로, 구체적인 설명은 생략하도록 한다.
또한, 메모리 장치(2100)은 도 8을 참조하여 설명한 바와 같이 복수의 메모리 칩들로 구성된 멀티-칩 패키지일 수 있다.
이와 같은 구성을 갖는 컴퓨팅 시스템(2000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(Portable Multimedia Player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치 등일 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 컴퓨팅 시스템(2000)은 구조적 안정성이 개선되고 제조 공정 난이도를 낮추고, 집적도가 향상된 메모리 장치(2100)를 포함하므로, 컴퓨팅 시스템(2000)의 안정성, 데이터 저장 용량을 향상시킬 수 있다.
도 10는 본 발명의 일 실시예에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 10에 도시된 바와 같이, 본 발명의 일 실시예에 따른 컴퓨팅 시스템(3000)은 운영 체제(3200), 어플리케이션(3100), 파일 시스템(3300), 변환 계층(3400) 등을 포함하는 소프트웨어 계층을 포함한다. 또한, 컴퓨팅 시스템(3000)은 메모리 장치(3500) 등의 하드웨어 계층을 포함한다.
운영 체제(3200)는 컴퓨팅 시스템(3000)의 소프트웨어, 하드웨어 자원 등을 관리하기 위한 것으로, 중앙처리장치의 프로그램 실행을 제어할 수 있다. 어플리케이션(3100)은 컴퓨팅 시스템(3000)에서 실시되는 다양한 응용 프로그램으로, 운영 체제(3200)에 의해 실행되는 유틸리티일 수 있다.
파일 시스템(3300)은 컴퓨팅 시스템(3000)에 존재하는 데이터, 파일 등을 관리하기 위한 논리적인 구조를 의미하며, 규칙에 따라 메모리 장치(3500) 등에 저장할 파일 또는 데이터를 조직화한다. 파일 시스템(3300)은 컴퓨팅 시스템(3000)에서 사용되는 운영 체제(3200)에 따라 결정될 수 있다. 예를 들어, 운영 체제(3200)가 마이크로소프트(Microsoft)사의 윈도우즈(Windows) 계열인 경우, 파일 시스템(3300)은 FAT(File Allocation Table), NTFS(NT file system) 등일 수 있다. 또한, 운영 체제(3200)가 유닉스/리눅스(Unix/Linux) 계열인 경우, 파일 시스템(3300)은 EXT(extended file system), UFS(Unix File System), JFS(Journaling File System) 등일 수 있다.
본 도면에서는 운영 체제(3200), 어플리케이션(3100) 및 파일 시스템(3300)을 별도의 블록으로 도시하였으나, 어플리케이션(3100) 및 파일 시스템(3300)은 운영 체제(3200) 내에 포함된 것일 수 있다.
변환 계층(Translation Layer; 3400)은 파일 시스템(3300)으로부터의 요청에 응답하여 메모리 장치(3500)에 적합한 형태로 어드레스를 변환한다. 예를 들어, 변환 계층(3400)은 파일 시스템(3300)이 생성한 로직 어드레스를 메모리 장치(3500)의 피지컬 어드레스로 변환한다. 여기서, 로직 어드레스와 피지컬 어드레스의 맵핑 정보는 어드레스 변환 테이블(address translation table)로 저장될 수 있다. 예를 들어, 변환 계층(3400)은 플래시 변환 계층(Flash Translation Layer; FTL), 유니버설 플래시 스토리지 링크 계층(Universal Flash Storage Link Layer, ULL) 등일 수 있다.
메모리 장치(3500)는 비휘발성 메모리일 수 있으며, 앞서 도 1a 내지 도 6c를 참조하여 설명된 메모리 스트링을 포함할 수 있다. 또한, 메모리 장치(3500)는 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판; 상기 셀 영역에 위치되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 비계단 형태의 셀 구조물; 상기 콘택 영역에 위치되고, 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 계단 형태의 콘택 구조물; 상기 페이지 버퍼 영역에 위치되고, 교대로 적층된 제1 희생막들 및 제3 절연막들을 포함하는 비계단 형태의 제1 더미 구조물; 및 상기 스크라이브 레인 영역에 위치되고, 교대로 적층된 제2 희생막들 및 제4 절연막들을 포함하는 계단 형태의 제2 더미 구조물을 포함하도록 구성된다. 메모리 장치(3500)의 구조 및 제조 방법은 앞서 설명한 바와 동일하므로, 구체적인 설명은 생략하도록 한다.
이러한 구성을 갖는 컴퓨팅 시스템(3000)은 상위 레벨 영역에서 수행되는 운영체제 계층과 하위 레벨 영역에서 수행되는 컨트롤러 계층으로 구분될 수 있다. 여기서, 어플리케이션(3100), 운영 시스템(3200) 및 파일 시스템(3300)은 운영 체제 계층에 포함되며, 컴퓨팅 시스템(3000)의 동작 메모리에 의해 구동될 수 있다. 또한, 변환 계층(3400)은 운영 체제 계층에 포함되거나, 컨트롤러 계층에 포함될 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 컴퓨팅 시스템(3000)은 구조적 안정성이 개선되고 제조 공정 난이도를 낮추고, 집적도가 향상된 메모리 장치(3500)를 포함하므로, 컴퓨팅 시스템(3000)의 안정성, 데이터 저장 용량을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11: 제1 물질막 12: 제2 물질막
13: 마스크 패턴 14: 층간절연막
15A: 제1 절연체 15B: 제2 절연체
15C: 제3 절연체 16: 절연막
17: 도전막

Claims (20)

  1. 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판;
    상기 셀 영역에 위치되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 비계단 형태의 셀 구조물;
    상기 콘택 영역에 위치되고, 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 계단 형태의 콘택 구조물;
    상기 페이지 버퍼 영역에 위치되고, 교대로 적층된 제1 희생막들 및 제3 절연막들을 포함하는 비계단 형태의 제1 더미 구조물; 및
    상기 스크라이브 레인 영역에 위치되고, 교대로 적층된 제2 희생막들 및 제4 절연막들을 포함하는 계단 형태의 제2 더미 구조물
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 콘택 영역은 상기 셀 영역의 마주하는 제1면 및 제2면과 접하도록 위치되고, 상기 스크라이브 레인 영역과 상기 페이지 버퍼 영역은 상기 셀 영역의 마주하는 제3면 및 제4면과 접하도록 위치된
    반도체 장치.
  3. 제2항에 있어서,
    상기 셀 구조물과 상기 제1 더미 구조물의 사이에 개재된 제1 절연체
    를 더 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 셀 구조물과 상기 제2 더미 구조물의 사이에 개재된 제2 절연체
    를 더 포함하는 반도체 장치.
  5. 제1항에 있어서,
    상기 셀 구조물을 관통하는 반도체 패턴들; 및
    상기 셀 구조물을 관통하는 적어도 하나의 제3 절연체
    를 더 포함하는 반도체 장치.
  6. 제1항에 있어서,
    상기 제1 도전막들, 상기 제2 도전막들, 상기 제1 희생막들 및 상기 제2 희생막들은 동일한 높이에 형성된
    반도체 장치.
  7. 제1항에 있어서,
    상기 제1 내지 제4 절연막들은 상호 연결되어 동일한 높이에 형성된
    반도체 장치.
  8. 제1 방향 및 상기 제1 방향과 교차된 제2 방향으로 배열되고, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 셀 구조물들;
    상기 제1 방향으로 이웃한 상기 셀 구조물들의 사이에 위치되고, 교대로 적층된 제2 절연막들 및 제3 절연막들을 포함하는 제1 더미 구조물들;
    상기 셀 구조물들과 제1 더미 구조물들의 사이에 개재된 제1 절연체들; 및
    상기 제2 방향으로 이웃한 상기 셀 구조물들의 사이에 위치되고, 상기 셀 구조물들과 측벽이 접하며, 교대로 적층된 제2 도전막들 및 제4 절연막들을 포함하는 콘택 구조물들
    을 포함하는 반도체 장치.
  9. 제8항에 있어서,
    상기 셀 구조물들은 셀 영역들에 위치되고, 상기 제1 더미 구조물들은 페이지 버퍼 영역들에 위치되고, 상기 콘택 구조물들은 콘택 영역들에 위치된
    반도체 장치.
  10. 제8항에 있어서,
    상기 셀 구조물들은 비계단 형태를 갖고, 상기 제1 더미 구조물들은 비계단 형태를 갖고, 상기 콘택 구조물들은 계단 형태를 갖는
    반도체 장치.
  11. 제8항에 있어서,
    상기 셀 영역들을 사이에 두고 상기 제1 더미 구조물들의 맞은 편에 위치된 제2 더미 구조물들; 및
    상기 셀 구조물들과 상기 제2 더미 구조물들의 사이에 개재된 제2 절연체들
    을 더 포함하는 반도체 장치.
  12. 제11항에 있어서,
    상기 제2 더미 구조물들은 스크라이브 레인 영역에 위치되고, 계단 형태를 갖는
    반도체 장치.
  13. 제8항에 있어서,
    상기 제1 방향으로 이웃한 상기 제1 더미 구조물들 사이에 위치되고, 교대로 적층된 제5 절연막들 및 제6 절연막들을 포함하는 제3 더미 구조물
    을 더 포함하는 반도체 장치.
  14. 제13항에 있어서,
    상기 제3 더미 구조물은 주변 영역에 위치되고, 상기 제3 더미 구조물은 비계단 형태를 갖는
    반도체 장치.
  15. 셀 영역 및 상기 셀 영역의 주변에 위치된 콘택 영역, 페이지 버퍼 영역 및 스크라이브 레인 영역이 정의된 기판 상에, 제1 물질막들 및 제2 물질막들이 교대로 적층된 적층물을 형성하는 단계; 및
    상기 적층물을 패터닝하여, 상기 셀 영역에 위치된 비계단 형태의 셀 구조물, 상기 콘택 영역에 위치된 계단 형태의 콘택 구조물, 상기 페이지 버퍼 영역에 위치된 비계단 형태의 제1 더미 구조물 및 상기 스크라이브 레인 영역에 위치된 계단 형태의 제2 더미 구조물을 형성하는 단계
    를 포함하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 적층물을 패터닝하는 단계는,
    상기 적층물 상에 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴이 상기 셀 영역 및 상기 페이지 버퍼 영역을 덮고 상기 콘택 영역 및 상기 스크라이브 레인 영역을 점차적으로 노출시키도록 축소시키면서 상기 적층물을 복수회 식각하는 단계를 포함하는
    반도체 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 콘택 영역은 상기 셀 영역의 마주하는 제1면 및 제2면과 접하도록 위치되고, 상기 스크라이브 레인 영역과 상기 페이지 버퍼 영역은 상기 셀 영역의 마주하는 제3면 및 제4면과 접하도록 위치된
    반도체 장치의 제조 방법.
  18. 제15항에 있어서,
    상기 셀 구조물과 상기 제1 더미 구조물 사이에 위치된 제1 트렌치를 형성하는 단계; 및
    상기 제1 트렌치 내에 제1 절연체를 형성하는 단계
    를 더 포함하는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 제1 절연체를 형성한 후, 상기 셀 구조물을 관통하는 제3 트렌치를 형성하는 단계;
    상기 제3 트렌치를 통해, 상기 셀 구조물에 포함된 제1 물질막들을 선택적으로 제거하는 단계; 및
    상기 제1 물질막들이 제거된 영역들 내에 도전막들을 형성하는 단계
    를 더 포함하는 반도체 장치의 제조 방법.
  20. 제15항에 있어서,
    상기 셀 구조물과 상기 제2 더미 구조물 사이에 위치된 제2 트렌치를 형성하는 단계; 및
    상기 제2 트렌치 내에 제2 절연체를 형성하는 단계
    를 더 포함하는 반도체 장치의 제조 방법.
KR1020140067861A 2014-06-03 2014-06-03 반도체 장치 및 그 제조 방법 KR20150139357A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140067861A KR20150139357A (ko) 2014-06-03 2014-06-03 반도체 장치 및 그 제조 방법
US14/497,083 US9165938B1 (en) 2014-06-03 2014-09-25 Semiconductor device and method of manufacturing the same
US14/855,754 US9634016B2 (en) 2014-06-03 2015-09-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140067861A KR20150139357A (ko) 2014-06-03 2014-06-03 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150139357A true KR20150139357A (ko) 2015-12-11

Family

ID=54290441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140067861A KR20150139357A (ko) 2014-06-03 2014-06-03 반도체 장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9165938B1 (ko)
KR (1) KR20150139357A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170496B2 (en) 2016-08-02 2019-01-01 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR20190011870A (ko) * 2017-07-25 2019-02-08 삼성전자주식회사 반도체 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9984768B2 (en) * 2014-10-20 2018-05-29 Sandisk Technologies Llc Distributing storage of ECC code words
KR20160090952A (ko) * 2015-01-22 2016-08-02 삼성전자주식회사 노광 장치 및 그것의 레티클 형성 방법
KR102520042B1 (ko) * 2015-11-25 2023-04-12 삼성전자주식회사 3차원 반도체 장치
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102600997B1 (ko) * 2016-06-02 2023-11-14 삼성전자주식회사 메모리 장치
KR102679021B1 (ko) 2016-11-29 2024-07-01 삼성전자주식회사 3차원 반도체 메모리 장치
US10332936B2 (en) * 2017-04-19 2019-06-25 Macronix International Co., Ltd. 3D stacking semiconductor device
KR102380820B1 (ko) 2017-06-21 2022-03-31 삼성전자주식회사 수직형 메모리 장치
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
KR102403732B1 (ko) * 2017-11-07 2022-05-30 삼성전자주식회사 3차원 비휘발성 메모리 소자
KR102641739B1 (ko) 2018-06-22 2024-02-29 삼성전자주식회사 3차원 반도체 메모리 장치
KR102705028B1 (ko) 2018-12-14 2024-09-10 삼성전자주식회사 3차원 반도체 메모리 장치
KR102650421B1 (ko) * 2019-02-12 2024-03-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2020141094A (ja) * 2019-03-01 2020-09-03 キオクシア株式会社 半導体記憶装置
KR20200145919A (ko) 2019-06-20 2020-12-31 삼성전자주식회사 반도체 장치
CN110649024B (zh) * 2019-11-25 2020-04-10 长江存储科技有限责任公司 一种三维存储器及其制备方法、一种光刻掩膜版
CN110649031B (zh) * 2019-11-27 2020-04-17 长江存储科技有限责任公司 一种三维存储器及其制备方法、一种光刻掩膜版
CN110690219B (zh) * 2019-12-10 2020-07-14 长江存储科技有限责任公司 一种三维存储器及其制备方法、一种光刻掩膜版
KR20210106670A (ko) 2020-02-21 2021-08-31 삼성전자주식회사 수직형 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
KR100568452B1 (ko) * 2004-09-23 2006-04-07 삼성전자주식회사 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자.
US7741717B2 (en) * 2006-07-05 2010-06-22 Hynix Semiconductor, Inc. Metal line of semiconductor device and method of fabricating the same
JP5175066B2 (ja) * 2006-09-15 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US8541831B2 (en) * 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
JP5330017B2 (ja) 2009-02-17 2013-10-30 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR20120003677A (ko) * 2010-07-05 2012-01-11 삼성전자주식회사 반도체 장치 및 그의 형성 방법
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170496B2 (en) 2016-08-02 2019-01-01 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR20190011870A (ko) * 2017-07-25 2019-02-08 삼성전자주식회사 반도체 장치
US11641743B2 (en) 2017-07-25 2023-05-02 Samsung Electronics Co., Ltd. Semiconductor devices

Also Published As

Publication number Publication date
US9165938B1 (en) 2015-10-20
US9634016B2 (en) 2017-04-25
US20160005745A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
US10643844B2 (en) Semiconductor device and method for manufacturing the same
US9634016B2 (en) Semiconductor device and method of manufacturing the same
US12120871B2 (en) Semiconductor device and method of manufacturing the same
US10644026B2 (en) Semiconductor device and manufacturing method thereof
KR102649162B1 (ko) 반도체 장치 및 그 제조 방법
US10256115B2 (en) Method of manufacturing semiconductor device
KR102084725B1 (ko) 반도체 메모리 장치 및 그 제조 방법
US20160322297A1 (en) Semiconductor device and manufacturing method thereof
US10014058B2 (en) Semiconductor device and method of manufacturing the same
US10410915B2 (en) Semiconductor device
KR102119829B1 (ko) 반도체 장치 및 그 제조 방법
KR20180106727A (ko) 반도체 장치 및 그 제조 방법
KR20150067811A (ko) 반도체 장치 및 그 제조 방법
KR20170022481A (ko) 반도체 장치 및 그 제조 방법
KR20180115550A (ko) 반도체 장치의 제조 방법
KR102635435B1 (ko) 반도체 장치 및 그 제조 방법
KR20160045457A (ko) 반도체 장치 및 그 제조 방법
KR102512322B1 (ko) 반도체 장치의 제조 방법
KR102611334B1 (ko) 반도체 장치 및 그 제조 방법
US9153488B1 (en) Semiconductor device, resistor and manufacturing method of the same
US11823999B2 (en) Semiconductor device and method of manufacturing the same
US11574920B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20230135367A (ko) 3차원 반도체 장치 및 이를 제조하는 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid