KR20150120587A

KR20150120587A - 표시 장치

Info

Publication number: KR20150120587A
Application number: KR1020140046174A
Authority: KR
Inventors: 박동원
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-04-17
Filing date: 2014-04-17
Publication date: 2015-10-28
Also published as: KR102170265B1; US20150302811A1; US9472147B2

Abstract

표시장치는 표시 패널, 타이밍 컨트롤러, 게이트 드라이버, 및 데이터 드라이버를 포함한다. 상기 표시 패널은 영상을 표시하는 표시 영역과 상기 표시 영역의 일측에 인접한 비표시 영역을 포함한다. 상기 표시 영역은 게이트 라인들, 데이터 라인들, 게이트 더미 라인들, 데이터 콘택부, 및 화소들을 포함한다. 상기 데이터 라인들은 상기 게이트 라인들 중 적어도 일부와 절연되도록 교차한다. 상기 게이트 더미 라인들은 상기 게이트 라인들과 평행하고 이격된다. 상기 데이터 콘택부는 상기 제1 방향에 수직한 제2 방향 일측에서 상기 게이트 더미 라인들과 상기 데이터 라인들을 서로 연결시킨다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것으로, 좀 더 상세하게는 내로우 베젤을 실현할 수 있는 신규 구조의 표시 패널에 관한 것이다.

최근 기존의 브라운관을 대체하여 액정 표시 장치, 전기 영동 표시 장치, 유기발광 표시장치 등의 표시 장치가 많이 사용되고 있다.

상기 표시 장치는 표시 패널, 게이트 드라이버, 및 데이터 드라이버를 포함한다. 상기 표시 패널은 영상을 표시하는 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함한다. 또한, 상기 표시 패널은 게이트 라인, 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인에 연결된 화소를 더 포함한다.

상기 표시 패널은 평면상에서 제1 방향으로 연장된 제1 변 및 상기 제1 방향과 직교하는 제2 변을 갖는 직사각 형으로 제공된다. 상기 게이트 라인들은 상기 제1 방향으로 나란하게 연장되고, 상기 데이터 라인들은 상기 제2 방향으로 나란하게 연장된다.

상기 게이트 드라이버는 상기 표시 패널의 상기 제1 방향 비표시 영역에 연결된 인쇄회로기판에 구동 칩 형태로 실장될 수 있고, 상기 표시 패널의 상기 제1 방향 비표시 영역에 박막 공정을 통해 직접 구비될 수 있다.

최근 수요자의 요구에 맞추어 표시 패널의 비표시 영역(베젤)을 최소화하려는 연구가 진행되고 있다. 하지만, 기존의 표시 패널 구조로는 상기 게이트 드라이버의 위치로 인해 상기 표시 패널의 상기 제1 방향 비표시 영역을 없애는데 한계가 있다.

본 발명은 표시 패널의 베젤이 최소화된 표시 장치를 제공하는 것을 목적으로 한다. 궁극적으로, 표시 패널의 일변에 인접한 비표시 영역을 제외하고 나머지 비표시 영역을 없앨 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 타이밍 컨트롤러, 게이트 드라이버, 및 데이터 드라이버를 포함한다.

상기 표시 패널은 영상을 표시하는 표시 영역과 상기 표시 영역의 제1 방향 일측에 인접한 비표시 영역을 포함한다.

상기 타이밍 컨트롤러는 제어신호 및 입력 영상신호를 수신하고, 제1 제어신호, 제2 제어신호, 및 데이터 신호를 출력한다.

상기 게이트 드라이버는 상기 제1 제어신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 비표시 영역을 통해 상기 게이트 라인들에 출력한다.

상기 데이터 드라이버는 복수의 채널들을 포함하고, 상기 제2 제어신호에 기초하여 상기 데이터 신호가 변환된 데이터 전압을 하나의 채널마다 극성을 반전시켜 상기 복수의 채널들로 출력한다. 상기 출력된 데이터 전압은 상기 비표시 영역을 통해 상기 데이터 라인들에 제공된다.

상기 표시 영역은, 게이트 라인들, 데이터 라인들, 게이트 더미 라인들, 데이터 콘택부, 및 화소들을 포함한다.

상기 데이터 라인들은 상기 게이트 라인들 중 적어도 일부와 절연되도록 교차한다. 상기 게이트 더미 라인들은 상기 게이트 라인들과 평행하고 이격된다. 상기 데이터 콘택부는 상기 제1 방향에 수직한 제2 방향 일측에서 상기 게이트 더미 라인들과 상기 데이터 라인들을 서로 연결시킨다. 상기 화소들은 상기 게이트 라인들 및 상기 데이터 라인들에 연결된다.

상기 표시 영역은, 데이터 더미 라인들 및 게이트 콘택부를 더 포함할 수 있다. 상기 데이터 더미 라인들은 상기 데이터 라인들과 평행하고 이격될 수 있다. 상기 게이트 콘택부는 상기 제2 방향 타측에서 상기 데이터 더미 라인들과 상기 게이트 라인들을 서로 연결시킬 수 있다.

상기 표시 패널은 상기 제1 방향 및 상기 제2 방향으로 각각 연장되는 인접한 두 변을 갖는다. 상기 게이트 라인들은 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장되고, 상기 데이터 라인들은 상기 제1 방향, 상기 제2 방향, 및 상기 제3 방향과 교차하는 제4 방향으로 연장될 수 있다.

상기 화소들 중 하나의 게이트 라인에 연결된 화소들인 게이트 화소행의 개수는 짝수일 수 있다.

상기 게이트 화소행에 인가된 데이터 전압의 극성은 하나의 화소마다 반전될 수 있다.

상기 게이트 화소행 중 첫번째 화소에 인가된 데이터 전압의 극성과 마지막 화소에 인가된 데이터 전압의 극성은 서로 다를 수 있다.

상기 화소들 중 하나의 데이터 라인에 연결된 화소들인 데이터 화소행에 인가된 데이터 전압의 극성은 서로 동일할 수 있다.

상기 데이터 드라이버는 매 프레임 마다 상기 채널들에서 출력되는 데이터 전압의 극성을 반전시킬 수 있다.

상기 표시 영역은 상기 채널들 각각에 연결되어 데이터 전압이 인가되는 데이터 경로들을 더 포함할 수 있다.

상기 데이터 경로들은 인접한 두 채널에 연결되고 서로 교차하는 2 개의 데이터 경로들로 이루어진 교차 데이터 페어와 인접한 두 채널에 연결되고 서로 미교차하는 2 개의 데이터 경로들로 이루어진 미교차 데이터 페어를 적어도 한번씩 교대로 포함하고, 상기 교차 데이터 페어를 연속적으로 포함하지 않을 수 있다.

본 발명의 표시 장치 및 그 구동 방법에 의하면, 표시 패널의 베젤이 최소화될 수 있다. 궁극적으로, 표시 패널의 일변에 인접한 비표시 영역을 제외하고 나머지 비표시 영역을 없앨 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 도면이다.
도 2는 도 1의 표시 장치의 블록도이다.
도 3은 도 1 및 도 2의 표시 패널을 도시한 도면이다.
도 4는 도 3의 화소들만 도시한 도면이다.
도 5는 데이터 콘택부와 게이트 콘택부를 포함하는 도 3의 표시 패널의 단면도이다.
도 6은 도 2의 데이터 드라이버가 실장된 집적 회로 칩을 도시한 도면이다.
도 7은 도 3에서 n 프레임 동안 극성이 표시된 화소들과 데이터 전압이 인가되는 데이터 경로들 도시한 도면이다.
도 8은 도 3에서 제1 및 제2 게이트 라인들과 제3 및 제4 데이터 라인들에 연결된 화소들을 도시한 평면도이다.
도 9은 도 3에서 제6 및 제7 게이트 라인들과 제9 및 제10 데이터 라인들에 연결된 화소들을 도시한 평면도이다.
도 10은 도 2의 타이밍 컨트롤러를 도시한 블록도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널을 도시한 도면이다.
도 12는 도 11의 화소들만 도시한 도면이다.
도 13은 도 11에서 제1행 제1 화소 및 제2행 제1 화소를 확대하여 도시한 도면이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널을 도시한 도면이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널을 도시한 도면이다.
도 16는 도 15의 화소들만 도시한 도면이다.
도 17은 공통 스토리지 라인 및 스토리지 라인을 포함하는 도 1 및 도 2의 표시 패널을 도시한 도면이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치(1000)를 도시한 도면이고, 도 2는 도 1의 표시 장치(1000)의 블록도이다.

도 1 및 도 2를 참조하면, 표시 장치(1000)는 표시 패널(100), 연성인쇄회로기판(200), 인쇄회로기판(300), 타이밍 컨트롤러(400), 게이트 드라이버(500), 및 데이터 드라이버(600)을 포함할 수 있다.

상기 표시 패널(100)은 유기발광 표시패널(oraganic light emitting display panel), 액정표시패널(liquid crystal display panel), 플라즈마 표시패널(plasma display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel)등의 다양한 표시패널을 포함할 수 있다.

상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 게이트 라인들(GL)과 상기 게이트 라인들(GL) 중 적어도 일부와 절연되도록 교차하는 데이터 라인들(DL)을 포함한다. 상기 표시 패널(100)은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL) 중 2 개의 라인들에 연결된 박막트랜지스터(TR)와 상기 박막트랜지스터(TR)에 연결된 화소(PX)를 포함한다. 상기 박막트랜지스터(TR)는 게이트 전극, 소스 전극, 및 드레인 전극을 포함한다. 상기 게이트 전극은 상기 게이트 라인들(GL)로부터 게이트 신호를 제공받을 수 있다. 상기 소스 전극은 상기 데이터 라인들(DL)로부터 데이터 전압을 제공받을 수 있다. 상기 드레인 전극은 상기 화소(PX)에 연결되어, 상기 게이트 신호에 응답하여 상기 데이터 전압을 상기 화소(PX)에 제공한다.

상기 게이트 라인들(GL)은 상기 게이트 드라이버(500)로부터 인가된 게이트 신호(GS)를 수신할 수 있다. 상기 데이터 라인들(DL)은 상기 데이터 드라이버(600)로부터 인가된 데이터 전압(DATA)을 수신할 수 있다. 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)의 구조를 포함한 상기 표시 패널(100)에 대한 자세한 내용은 후술된다.

평면상에서 상기 표시 패널(100)은 다양한 형상으로 제공될 수 있으나, 도 1을 비롯한 이하의 실시예에서 상기 표시 패널(100)은 평면상 직사각형으로 제공된 것을 일 예로 설명한다. 이하, 상기 표시 패널(100)의 단변 방향을 제1 방향(DR1)으로 정의하고, 상기 표시 패널(100)의 장변 방향을 제2 방향(DR2)으로 정의한다.

상기 연성인쇄회로기판(200)은 상기 표시 패널(100) 및 상기 인쇄회로기판(300)을 전기적으로 연결시킨다. 상기 연성인쇄회로기판(200)은 베이스 필름(210)과 상기 베이스 필름(210) 상부에 형성된 집적 회로 칩(220)을 포함한다.

상기 연성인쇄회로기판(200)의 상기 제1 방향(DR1) 일단은 상기 표시 패널(100)에 전기적으로 연결되고, 상기 연성인쇄회로기판(200)의 상기 제1 방향(DR1) 타단은 상기 인쇄회로기판(300)에 전기적으로 연결된다.

도 1에서 상기 연성인쇄회로기판(200)은 2개로 이루어지고, 서로 상기 제2 방향(DR2)으로 이격된 것으로 도시하였다. 하지만, 이에 제한되는 것은 아니고, 상기 연성인쇄회로기판(200)은 다양한 개수로 이루어질 수 있다.

상기 연성인쇄회로기판(200)은 플렉시블할 수 있다. 도시하지는 않았으나, 상기 연성인쇄회로기판(200)은 “C” 형상으로 휘어진 상태로 상기 표시 패널(100)의 배면에 장착될 수 있다.

상기 인쇄회로기판(300)은 상기 표시 패널(100)을 구동하기 위한 역할을 한다. 상기 인쇄회로기판(300)은 구동 기판(미도시)과 상기 구동 기판(미도시) 상에 실장된 다수의 회로 부품들(미도시)로 이루어질 수 있다. 상기 연성인쇄회로기판(200)이 휘어져 장착된 상태에서 상기 인쇄회로기판(300)은 상기 표시 패널(100)의 배면에 장착된다.

상기 타이밍 컨트롤러(400)는 외부의 그래픽 제어기(미도시)로부터 입력 영상신호(DATA_IN) 및 제어신호(CS)를 수신한다.

상기 타이밍 컨트롤러(400)는 상기 제어신호(CS), 예를 들면 수직동기신호, 수평동기신호, 메인클럭, 데이터 인에이블신호 등을 입력받아 제1 제어신호(SG1) 및 제2 제어신호(SG2)를 생성하여 출력한다.

상기 타이밍 컨트롤러(400)는 상기 데이터 드라이버(600)의 사양에 맞도록 상기 입력 영상신호(DATA_IN)을 데이터 신호(DATA_SG)로 변환하여 상기 데이터 드라이버(600)에 출력한다. 상기 타이밍 컨트롤러(400)에 대한 자세한 내용은 후술된다.

상기 제1 제어신호(SG1)는 상기 게이트 드라이버(500)의 동작을 제어하기 위한 게이트 제어신호이다. 상기 제1 제어신호(SG1)는 게이트 클럭, 출력 인에이블 신호, 및 수직개시신호를 포함할 수 있다.

또한, 상기 제2 제어신호(SG2)는 상기 데이터 드라이버(600)의 동작을 제어하는 데이터 제어신호이다. 상기 제2 제어신호(SG2)는 상기 데이터 드라이버(600)의 동작을 개시하는 수평개시신호, 데이터 전압의 극성을 반전시키는 반전신호, 및 상기 데이터 드라이버(600)로부터 데이터 전압이 출력되는 시기를 결정하는 출력지시신호 등 포함한다.

상기 게이트 드라이버(500)는 상기 제1 제어신호(SG1)에 기초하여 상기 게이트 신호를 생성한다. 상기 게이트 드라이버(500)는 상기 게이트 라인들(GL)에 전기적으로 연결되어 상기 게이트 라인들(GL)에 상기 게이트 신호를 제공한다.

상기 데이터 드라이버(600)는 상기 제2 제어신호(SG2)에 기초하여 상기 데이터 신호(DATA_SG)가 변환된 데이터 전압(DATA)을 상기 데이터 라인들(DL)에 출력한다.

상기 게이트 드라이버(500) 및 상기 데이터 드라이버(600)는 하나의 통합된 집적 회로 칩(220)으로 형성될 수 있다. 한편, 이에 제한되는 것은 아니고, 상기 게이트 드라이버(500) 및 상기 데이터 드라이버(600)는 각각 별도의 칩으로 형성되어 상기 연성인쇄회로기판(200), 상기 인쇄회로기판(300), 또는 표시 패널(100)에 실장될 수 있다.

도 3은 도 1 및 도 2의 표시 패널(100)을 도시한 도면이고, 도 4는 도 3의 화소들만 도시한 도면이다.

도 2 내지 도 4를 참조하면, 상기 표시 패널(100)은 표시 영역(AA)와 비표시 영역(NA)을 포함할 수 있다. 상기 표시 영역(AA)은 영상을 표시하고, 게이트 라인들(GL), 데이터 라인들(DL), 및 화소들(PX)을 포함한다. 상기 비표시 영역(NA)은 영상을 표시하지 않는 영역으로 상기 표시 패널(100)의 외각에 형성된다. 상기 비표시 영역(NA)은 상기 표시 영역(AA)의 상기 제1 방향(DR1) 일측에 인접할 수 있다. 상기 비표시 영역(NA)에는 패드부(미도시)가 구비될 수 있다. 상기 패드부(미도시)는 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 연결되어 상기 게이트 드라이버(500, 도 2 참조) 및 상기 데이터 드라이버(600, 도 2 참조)로부터 제공된 게이트 신호(GS) 및 데이터 전압(DATA)을 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 제공할 수 있다.

상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 대해 대각 방향으로 연장될 수 있다. 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)이 대각 방향으로 연장된다는 것은 직선 형태로 연장되는 것뿐만 아니라, 지그재그 형태로 연장되어 대략적인 연장 방향이 대각 방향인 것 또한 포함할 수 있다.

상기 게이트 라인들(GL)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)과 교차하는 제3 방향(DR3)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(DR1), 상기 제2 방향(DR2), 및 상기 제3 방향(DR3)과 교차하는 제4 방향(DR4)으로 연장될 수 있다. 상기 제3 방향(DR3)과 상기 제4 방향(DR4)이 이루는 각도는 30°, 45°, 60° 등 다양하게 설정될 수 있다. 이하, 상기 제3 방향(DR3) 및 상기 제4 방향(DR4)은 서로 수직하는 것을 일 예로 설명한다.

상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL) 각각은 복수개로 구비될 수 있다. 도 3에서 상기 게이트 라인들(GL)은 제1 내지 제9 게이트 라인들(GL1~GL9)을 포함하고, 상기 데이터 라인들(DL)은 제1 내지 제10 데이터 라인들(DL1~DL10)을 포함하는 것을 일 예로 도시하였다.

상기 복수의 화소들(PX)은 상기 제1 내지 9 게이트 라인들(GL1~GL9) 및 상기 제1 내지 제10 데이터 라인들(DL1~DL10)에 의해 정의된 화소 영역들에 각각 구비될 수 있다. 상기 화소들(PX)의 평면상 형상은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)의 형상에 따라 다양하게 설정될 수 있으나, 도 3 및 도 4에서는 상기 화소들(PX)이 마름모 형상을 갖는 것을 일 예로 도시하였다.

상기 화소들(PX) 중 하나의 게이트 라인(GL) 또는 하나의 데이터 라인(DL)에 연결된 화소들은 화소행으로 정의한다. 상기 화소행은 하나의 게이트 라인에 연결된 화소들로 이루어진 게이트 화소행과 하나의 데이터 라인에 연결된 화소들로 이루어진 데이터 화소행을 포함한다. 상기 게이트 화소행은 제1 내지 9 게이트 화소행(PXR1~PXR9)을 포함할 수 있다.

이하, 특정한 하나의 화소를 지칭할때는 상기 특정한 하나의 화소가 속한 게이트 화소행의 번호와 상기 게이트 화소행 중 상기 특정한 하나의 화소가 상기 제3 방향(DR3) 중 좌하 방향에서 우상 방향으로 몇번째 화소인지를 함께 표시하도록 한다. 예를 들어, 상기 제1 게이트 라인(GL1)과 상기 제4 데이터 라인(DL4)에 연결된 화소(PX1_1)는 제1 게이트 화소행 중 첫번째 화소이므로, 제1행 제1 화소(PX1_1)로 표시한다.

유사한 방식으로, 상기 제1행 제1 화소(PX1_1)에 연결된 박막트랜지스터를 제1행 제1 박막트랜지스터(TR1_1)로 표시한다.

도 3 및 도 4에서 상기 복수의 화소들(PX1_1~PX9_2)은 제1 내지 제9 게이트 화소행들, 총 48 개의 화소들을 포함하는 것을 일 예로 도시하였다. 또한, 상기 박막트랜지스터들은 상기 복수의 화소들(PX1_1~PX9_2)에 각각 연결된 48 개의 박막트랜지스터들(TR1_1~TR9_2)을 포함하는 것을 일 예로 도시하였다.

인접한 두 화소행들 각각을 이루는 화소들의 개수는 서로 다를 수 있다. 상기 표시 영역(AA)은 인접한 화소행들 사이에서 화소행들 각각을 이루는 화소들의 개수가 증가하는지, 유지하는지, 또는 감소하는지에 따라 복수의 화소행들 단위로 나누어진 증가 영역(A1), 유지 영역(A2), 및 감소 영역(A3)을 포함할 수 있다. 이하 게이트 화소행을 기준으로 설명한다.

상기 증가 영역(A1)은 제1 내지 제3 게이트 화소행들(PXR1~PXR3)을 포함한다. 상기 제1 게이트 화소행(PXR1)에서 상기 제3 게이트 화소행(PXR3)으로 갈수록 각 게이트 화소행들을 이루는 화소들의 개수는 적어도 하나의 게이트 화소행 마다 등차수열 형태로 증가할 수 있다. 도 3 및 도 4를 일 예로 설명하면, 제1 게이트 화소행(PXR1)은 2개의 화소로 이루어지고, 행이 바뀔때마다 2개의 화소씩 증가하여 제3 게이트 화소행(PXR3)은 6개의 화소들로 이루어진다. 한편, 이에 제한되는 것은 아니고, 각 게이트 화소행들을 이루는 화소들의 개수는 복수의 게이트 화소행들마다 증가할 수 있다. 도시하지는 않았으나, 예를 들어, 제1 및 제2 게이트 화소행들 각각을 이루는 화소들의 개수는 서로 동일하고, 제3 게이트 화소행을 이루는 화소들의 개수는 상기 제1 및 제2 게이트 화소행들 각각을 이루는 화소들의 개수 보다 많을 수 있다.

상기 유지 영역(A2)은 제4 내지 제6 게이트 화소행들(PXR4~PXR6)을 포함한다. 상기 제4 게이트 화소행(PXR4) 내지 제6 게이트 화소행(PXR6) 각각을 이루는 화소들의 개수는 서로 동일할 수 있다. 도 3 및 도 4에서, 제4 게이트 화소행(PXR4) 내지 제6 게이트 화소행(PXR6) 각각은 8개의 화소들로 이루어질 수 있다.

상기 감소 영역(A3)은 제7 게이트 화소행 내지 제9 게이트 화소행들(PXR7~PXR9)을 포함한다. 상기 제7 게이트 화소행(PXR7)에서 상기 제9 게이트 화소행(PXR9)으로 갈수록 각 게이트 화소행들을 이루는 화소들의 개수는 적어도 하나의 게이트 화소행 마다 등차수열 형태로 감소할 수 있다. 도 3 및 도 4를 일 예로 설명하면, 제7 게이트 화소행(PXR7)은 6개의 화소로 이루어지고, 행이 바뀔때마다 2개의 화소씩 감소하여 제9 게이트 화소행(PXR19)은 2개의 화소들로 이루어진다. 한편, 이에 제한되는 것은 아니고, 각 게이트 화소행들을 이루는 화소들의 개수는 복수의 게이트 화소행들마다 감소할 수 있다. 도시하지는 않았으나, 예를 들어, 제7 및 제8 게이트 화소행들 각각을 이루는 화소들의 개수는 서로 동일하고, 제9 게이트 화소행을 이루는 화소들의 개수는 상기 제7 및 제8 게이트 화소행들 각각을 이루는 화소들의 개수 보다 작을 수 있다.

도 3 및 도 4에서 상기 증가 영역(A1)이 포함하는 화소들의 개수와 상기 감소 영역(A3)이 포함하는 화소들의 개수는 서로 동일한 것을 일 예로 도시하였으나, 이에 제한되는 것은 아니고, 상기 표시 패널(100)의 사이즈 및 형상에 따라 상기 증가 영역(A1)과 상기 감소 영역(A3)은 서로 다른 개수의 화소들을 포함할 수 있다.

상기 표시 영역(AA)은 게이트 더미 라인들(GM), 데이터 더미 라인들(DM), 데이터 콘택부(DT), 및 게이트 콘택부(GT)를 더 포함할 수 있다.

상기 게이트 더미 라인들(GM)은 상기 게이트 라인들(GL)과 평행하고 상기 게이트 라인들(GL)과 이격될 수 있다. 상기 게이트 더미 라인들(GM)은 상기 제3 방향(DR3)으로 연장될 수 있다. 도 3에서 상기 게이트 더미 라인들(GM)은 제1 내지 제4 게이트 더미 라인들(GM1~GM4)을 포함하는 것을 일 예로 도시하였다.

상기 데이터 콘택부(DT)는 상기 제2 방향(DR2) 일측에서 상기 게이트 더미 라인들(GM)과 상기 데이터 라인들(DL)을 서로 연결시킬 수 있다.

상기 데이터 콘택부(DT)에 의해 서로 연결된 상기 게이트 더미 라인들(GM1~GM4) 중 하나의 게이트 더미 라인 및 상기 데이터 라인들(DL1~DL10) 중 하나의 데이터 라인은 평면상에서 서로 중첩할 수 있다.

상기 게이트 더미 라인들(GM1~GM4)의 일단은 상기 데이터 콘택부(DT)에 연결되고, 상기 게이트 더미 라인들(GM1~GM4)의 타단은 상기 비표시 영역(NA) 내에 배치된다.

상기 게이트 더미 라인들(GM1~GM4) 중 제n 게이트 화소행(n은 자연수)과 제n+1 게이트 화소행 사이에 배치된 게이트 더미 라인은 상기 데이터 라인들(DL1~DL10) 중 상기 제n+1 게이트 화소행의 첫번째 화소(데이터 콘택부(DT)에 가장 가까운 화소)에 연결된 데이터 라인과 연결될 수 있다. 예를 들어, 상기 제1 게이트 화소행과 제2 게이트 화소행 사이에 배치된 제2 게이트 더미 라인(GM2)은 상기 제2 게이트 화소행의 첫번째 화소(PX2_1)에 연결된 제3 데이터 라인(DL3)과 연결될 수 있다.

상기 데이터 더미 라인들(DM)은 상기 데이터 라인들(DML)과 평행하고 상기 데이터 라인들(DL)과 이격될 수 있다. 상기 데이터 더미 라인들(DM)은 상기 제4 방향(DR4)으로 연장될 수 있다. 도 3에서 상기 데이터 더미 라인들(GDM)은 제1 내지 제3 데이터 더미 라인들(DM1~DM3)을 포함하는 것을 일 예로 도시하였다.

상기 게이트 콘택부(GT)는 상기 제2 방향(DR2) 타측에서 상기 데이터 더미 라인들(DM)과 상기 게이트 라인들(GL)을 서로 연결시킬 수 있다.

상기 게이트 콘택부(GT)에 의해 서로 연결된 상기 데이터 더미 라인들(DM1~DM3) 중 하나의 데이터 더미 라인 및 상기 게이트 라인들(GL1~GL9) 중 하나의 게이트 라인은 평면상에서 서로 중첩할 수 있다.

상기 데이터 더미 라인들(DM1~DM3)의 일단은 상기 게이트 콘택부(GT)에 연결되고, 상기 데이터 더미 라인들(DM1~DM3)의 타단은 상기 비표시 영역(NA) 내에 배치된다.

상기 데이터 더미 라인들(DM1~DM3) 중 제n 데이터 화소행(n은 자연수)과 제n+1 데이터 화소행 사이에 배치된 데이터 더미 라인은 상기 게이트 라인들(GL1~GL9) 중 상기 제n+1 데이터 화소행의 마지막 화소(게이트 콘택부(GT)에 가장 가까운 화소)에 연결된 게이트 라인과 연결될 수 있다. 예를 들어, 제1 데이터 화소행(PX6_8)과 제2 데이터 화소행(PX5_8, PX6_7, PX7_6) 사이에 배치된 데이터 제3 데이터 더미 라인(DM3)은 제2 데이터 화소행의 마지막 화소(PX7_6)에 연결된 제7 게이트 라인(GL7)과 연결될 수 있다.

본 발명의 표시 패널(100)은 게이트 라인들(GL)과 게이트 더미 라인들(GM)이 상기 제2 방향(DR2) 일단에서 데이터 콘택부(DT)에 의해 연결되고, 데이터 라인들(DL)과 데이터 더미 라인들(DM)이 상기 제2 방향(DR2) 타단에서 게이트 콘택부(GT)에 의해 연결된 구조를 갖는다. 본 발명의 표시 패널에 의하면, 표시 영역(AA)의 상기 제2 방향(DR2) 외각에 비표시 영역을 없애거나 최소화 수 있다. 궁극적으로, 표시 패널(100)은 제1 방향(DR1) 일단에서 패드부 형성을 위한 비표시 영역(NA)을 갖고, 나머지 3면의 베젤을 없애거나 최소화할 수 있다.

도 5는 데이터 콘택부와 게이트 콘택부를 포함하는 도 3의 표시 패널의 단면도이다.

도 5에서 상기 표시 패널(100)은 액정 표시 패널인 것을 일 예로 도시한다.

도 3 및 도 5를 참조하면, 상기 표시 패널(100)은 하부 기판(110), 상부 기판(120), 및 액정층(LC)을 포함한다. 상기 하부 기판(110) 및 상기 상부 기판(120)은 서로 마주하고, 상기 액정층(LC)은 상기 하부 기판(110) 및 상기 상부 기판(120) 사이에 배치될 수 있다.

상기 데이터 콘택부(DT) 및 상기 게이트 콘택부(GT)는 상기 하부 기판(110)에 구비된다. 상기 하부 기판(110)은 절연 기판(SB)을 포함한다.

상기 게이트 더미 라인들(GM) 및 상기 게이트 라인들(GL)은 절연 기판(SB)상에 배치된다. 상기 게이트 더미 라인들(GM) 및 상기 게이트 라인들(GL)은 서로 동일한 층상에 배치될 수 있다.

상기 게이트 라인들(GL) 및 상기 게이트 더미 라인들(GM) 상에 제1 절연막(113)이 형성된다. 상기 제1 절연막(113)은 유기 절연막 또는 무기 절연막으로 이루어질 수 있다. 상기 제1 절연막(113)은 상기 데이터 콘택부(DT) 내의 게이트 더미 라인들(GM)의 일부를 노출하는 제1 콘택홀(CH1)을 구비하고, 상기 게이트 콘택부(GT) 내의 게이트 라인들(GL)의 일부를 노출하는 제2 콘택홀(CH2)을 구비한다.

상기 데이터 라인(DL) 및 상기 데이터 더미 라인(DM)은 상기 제1 절연막(113) 상에 배치될 수 있다. 상기 데이터 더미 라인들(DM) 및 상기 데이터 라인들(DL)은 서로 동일한 층상에 배치될 수 있다.

상기 데이터 콘택부(DT)내에서 상기 데이터 라인들(DL)은 상기 제1 콘택홀(CH1)을 통해 상기 게이트 더미 라인들(GM)에 접촉한다. 상기 게이트 콘택부(GT)내에서 상기 데이터 더미 라인(DM)은 상기 제2 콘택홀(CH2)을 통해 상기 게이트 라인들(GL)에 접촉한다.

상기 데이터 라인들(DL) 및 상기 데이터 더미 라인들(DM) 상에 제2 절연막(115)이 형성된다. 상기 제2 절연막(115)은 유기 절연막 또는 무기 절연막으로 이루어질 수 있다.

한편, 도 5의 구조는 게이트 라인(GL)이 데이터 라인(DL) 보다 하부에 형성된 바텀 게이트 구조를 일 예로 도시하였으나, 이에 제한되는 것은 아니고, 탑 게이트 구조의 경우, 상기 게이트 라인(GL)이 데이터 라인(DL) 상부에 형성될 수 있다.

도 6은 도 2의 데이터 드라이버가 실장된 집적 회로 칩을 도시한 도면이고, 도 7은 도 3에서 n 프레임 동안 극성이 표시된 화소들과 데이터 전압이 인가되는 데이터 경로들 도시한 도면이다.

도 2 및 도 6을 참조하면, 상기 데이터 드라이버(600)는 복수의 채널들(①~⑩)을 포함할 수 있다. 상기 데이터 전압은 하나의 채널 마다 극성이 반전되어 상기 복수의 채널들(①~⑩)로 출력될 수 있다. 도 6에서, +는 정극성의 데이터 전압을 나타내고, -는 부극성의 데이터 전압을 나타내는 것으로 도시하였다. 도 6에서 상기 데이터 드라이버(600)는 n 프레임 동안 채널들(①~⑩)을 통해 정극성을 갖는 데이터 전압과 부극성을 갖는 데이터 전압을 하나의 채널 마다 교대로 출력하는 것을 일 예로 도시하였다.

상기 데이터 드라이버(600)는 매 프레임 마다 상기 채널들(①~⑩)에서 출력되는 데이터 전압의 극성을 반전시킬 수 있다. 상기 데이터 드라이버(600)는 n+1 프레임 동안 n 프레임과 비교하여 극성이 반전된 데이터 전압을 출력할 수 있다.

도 6 및 도 7을 참조하면, 상기 데이터 경로들(DP1~DP10)은 제1 내지 제10 데이터 경로들(DP1~DP10)을 포함할 수 있다. 상기 제1 내지 제10 데이터 경로들(DP1~DP10)은 상기 채널들(①~⑩)에 각각 연결될 수 있다.

상기 제1 내지 제10 데이터 경로들(DP1~DP10) 각각은 데이터 라인(DL)으로 이루어지거나, 데이터 라인(DL), 데이터 콘택부(DT), 및 게이트 더미 라인(GM)을 포함할 수 있다. 예를 들어, 제1 데이터 경로(DP1)은 제5 데이터 라인(DL5)으로 이루어지고, 제2 데이터 경로(DP2)는 제4 데이터 라인(DL4), 제1 게이트 더미 라인(GM1), 및 그 사이에 연결된 데이터 콘택부(DT)를 포함할 수 있다.

데이터 경로들(DP1~DP10)은 교차 데이터 페어와 미교차 데이터 페어를 포함할 수 있다. 상기 교차 데이터 페어는 인접한 두 채널에 연결되고 서로 교차하는 2 개의 데이터 경로들이고, 상기 미교차 데이터 페어는 인접한 두 채널에 연결되고, 서로 미교차하는 2 개의 데이터 경로들일 수 있다. 예를 들어, 제1 및 제2 데이터 경로들(DP1, DP2)은 인접하는 두 채널들(①,②)에 연결되고, 서로 교차하므로, 교차 데이터 페어이고, 제3 및 제4 데이터 경로들(DP3, DP4)는 인접하는 두 채널들(③,④)에 연결되고, 서로 미교차하므로, 미교차 데이터 페어일 수 있다.

상기 데이터 경로들(DP1~DP10)은 교차 데이터 페어와 상기 미교차 데이터 페어를 적어도 한번씩 교대로 포함하되, 상기 교차 데이터 페어를 연속적으로 포함하지 않는다. 도 7에서, 상기 데이터 경로들(DP1~DP10)은 교차 데이터 페어인 제1 및 제2 데이터 경로들(DP1, DP2), 미교차 데이터 페어인 제3 및 제4 데이터 경로들(DP3, DP4), 교차 데이터 페어인 제5 및 제6 데이터 경로들(DP5, DP6), 미교차 데이터 페어인 제7 및 제8 데이터 경로들(DP7, DP8), 및 미교차 데이터 페어인 제9 및 제10 데이터 경로들(DP9, DP10)을 순서대로 포함하는 것을 일 예로 도시하였다.

상기 데이터 경로들(DP1~DP10)을 임의로 배치하게 되면, 인접한 두 데이터 화소행들이 서로 다른 극성의 데이터 전압을 수신하기 위해, 교대로 다른 극성의 데이터 전압을 출력하는 채널들 중 일부를 사용할 수 없게 된다.

본 발명의 일 실시예에 따른 표시 장치에 의하면, 상기 데이터 경로들(DP1~DP10)이 상기 교차 데이터 페어와 미교차 데이터 페어를 적어도 한번씩 교대로 포함하고, 상기 교차 데이터 페어를 연속적으로 포함하지 않음으로써, 인접한 두 데이터 화소행들이 서로 다른 극성의 데이터 전압을 수신하기 위해, 교대로 다른 극성의 데이터 전압을 출력하는 채널들을 효율적으로 사용할 수 있다.

도 3, 도 4 및 도 7을 참조하면, 상기 게이트 화소행들(PXR1~PXR9) 각각을 이루는 화소들의 개수는 짝수일 수 있다. 예를 들어, 제1 게이트 화소행(PXR1)은 2개의 화소들(PX1_1~PX1_2)로 이루어지고, 상기 제2 게이트 화소행(PXR2)은 4개의 화소들(PX2_1~PX2_4)로 이루어질 수 있다.

상기 게이트 화소행들(PXR1~PXR9) 각각에 인가된 데이터 전압의 극성은 하나의 화소마다 반전될 수 있다. 구체적으로, 인접한 두 데이터 화소행들은 서로 다른 극성의 데이터 전압을 수신하고, 하나의 데이터 화소행을 이루는 화소들에 인가되는 데이터 전압의 극성은 모두 동일하다. 도 7에서 +가 기재된 화소는 정극성의 데이터 전압이 인가된 화소이고, -가 기재된 화소는 부극성의 데이터 전압이 인가된 화소이다.

상기 게이트 화소행들(PXR1~PXR9) 각각의 첫번째 화소에 인가된 데이터 전압의 극성과 마지막 화소에 인가된 데이터 전압의 극성은 서로 다를 수 있다. 제2 게이트 화소행(PXR2)을 예로 들면, 첫번째 화소(PX2_1)에는 정극성의 데이터 전압이 인가되고, 마지막 화소(PX2_4)에는 부극성의 데이터 전압이 인가된다.

본 발명의 일 실시예에 따른 표시 장치에 의하면, 상기 게이트 화소행들(PXR1~PXR9) 각각을 이루는 화소들의 개수가 짝수이므로, 인접한 두 데이터 화소행들이 서로 다른 극성의 데이터 전압을 수신하기 위해, 교대로 다른 극성의 데이터 전압을 출력하는 채널들을 효율적으로 사용할 수 있다.

도 8은 도 3에서 제1 및 제2 게이트 라인들(GL1, GL2)과 제3 및 제4 데이터 라인들(DL3, DL4)에 연결된 화소들을 도시한 평면도이다.

도 3, 도 4, 및 도 8을 참조하면, 상기 화소들(PX1_1~PX9_2) 각각은 k 개(k는 2 이상의 자연수)의 서브 화소들을 포함한다. 상기 서브 화소들은 상기 게이트 라인들(GL)의 연장 방향인 상기 제3 방향(DR3)으로 서로 인접하여 배치될 수 있다.

상기 데이터 라인들(DL1~DL10) 각각은 상기 서브 화소들 각각에 연결된 k 개의 서브 데이터 라인들을 포함한다. 상기 게이트 더미 라인들(GM1~GM4) 각각은 상기 서브 데이터 라인들 각각에 연결된 k 개의 서브 게이트 더미 라인들을 포함한다. 상기 서브 게이트 더미 라인들은 서로 이격되고 평행할 수 있다. 상기 데이터 콘택부(DT)는 상기 k 개의 서브 데이터 라인들 각각과 상기 k 개의 서브 게이트 더미 라인들 각각을 연결시키는 k 개의 서브 데이터 콘택부들을 포함한다.

이하, k는 3이고, 제2행 제1 화소(PX2_1)와 그 주변을 일 예로 설명한다.

상기 제2행 제1 화소(PX2_1)는 제1 서브 화소(PX2_1R), 제2 서브 화소(PX2_1G), 및 제3 서브 화소(PX2_1B)를 포함한다. 상기 제1 서브 화소(PX2_1R), 상기 제2 서브 화소(PX2_1G), 및 상기 제3 서브 화소(PX2_1B)는 순서대로 레드, 그린, 및 블루를 표시하는 서브 화소일 수 있다. 한편, 제1행 제1 화소(PX1_1)는 3 개의 서브 화소들(PX1_1R, PX1_1G, PX1_1B)을 포함하고, 제2행 제2 화소(PX2_2)는 3 개의 서브 화소들(PX2_2R, PX2_2G, PX2_2B)을 포함한다.

제3 데이터 라인(DL3)은 제1 서브 데이터 라인(DL3_1), 제2 서브 데이터 라인(DL3_2), 및 제3 서브 데이터 라인(DL3_3)을 포함한다. 상기 제1 서브 데이터 라인(DL3_1)은 상기 제1 서브 화소(PX2_1R)에 연결되고, 상기 제2 서브 데이터 라인(DL3_2)은 상기 제2 서브 화소(PX2_1G)에 연결되고, 상기 제3 서브 데이터 라인(DL3_3)은 상기 제3 서브 화소(PX2_1B)에 연결된다. 상기 제1 서브 데이터 라인(DL3_1), 상기 제2 서브 데이터 라인(DL3_2), 및 상기 제3 서브 데이터 라인(DL3_3)은 서로 평행하게 이격될 수 있다. 한편, 제4 데이터 라인(DL4)는 3 개의 서브 데이터 라인들(DL4_1~DL4_3)을 포함한다.

상기 제2 게이트 더미 라인(GM2)은 제1 서브 게이트 더미 라인(GM2_1), 제2 서브 게이트 더미 라인(GM2_2), 및 제3 서브 게이트 더미 라인(GM2_3)을 포함한다. 상기 제1 서브 게이트 더미 라인(GM2_1)은 상기 제1 서브 데이터 라인(DL3_1)에 연결되고, 상기 제2 서브 게이트 더미 라인(GM2_2)은 상기 제2 서브 데이터 라인(DL3_2)에 연결되고, 상기 제3 서브 게이트 더미 라인(GM2_3)은 상기 제3 서브 데이터 라인(DL3_3)에 연결된다.

상기 데이터 콘택부(DT)는 제1 서브 데이터 콘택부(DT1), 제2 서브 데이터 콘택부(DT2), 및 제3 서브 데이터 콘택부(DT3)를 포함한다. 상기 제1 서브 데이터 콘택부(DT1)는 상기 제1 서브 데이터 라인(DL3_1)과 상기 제1 서브 게이트 더미 라인(GM2_1)을 연결시킨다. 상기 제2 서브 데이터 콘택부(DT2)는 상기 제2 서브 데이터 라인(DL3_2)과 상기 제2 서브 게이트 더미 라인(GM2_2)을 연결시킨다. 상기 제3 서브 데이터 콘택부(DT3)는 상기 제3 서브 데이터 라인(DL3_3)과 상기 제3 서브 게이터 더미 라인(GM2_3)을 연결시킨다.

상기 제1 서브 게이트 더미 라인(GM2_1)은 상기 제2 서브 게이트 더미 라인(GM2_2) 보다 긴 길이를 가지고, 상기 제2 서브 게이트 더미 라인(GM2_2)은 상기 제3 서브 게이트 더미 라인(GM2_3) 보다 긴 길이를 가질 수 있다.

상기 게이트 라인들(GL) 중 상기 제1 내지 제3 서브 화소들(PX2_1R, PX2_1G, PX2_1B)이 연결된 제2 게이트 라인(GL2)과 상기 제1 서브 게이트 더미 라인(GM2_1) 사이의 거리(W1)는 상기 게이트 라인들(GL) 중 상기 제1 내지 제3 서브 화소들(PX2_1R, PX2_1G, PX2_1B)이 연결된 제2 게이트 라인(GL2)과 상기 제2 서브 게이트 더미 라인(GM2_2) 사이의 거리(W2) 보다 크다. 상기 게이트 라인들(GL) 중 상기 제1 내지 제3 서브 화소들(PX2_1R, PX2_1G, PX2_1B)이 연결된 제2 게이트 라인(GL2)과 상기 제2 서브 게이트 더미 라인(GM2_2) 사이의 거리(W2)는 상기 게이트 라인들(GL) 중 상기 제1 내지 제3 서브 화소들(PX2_1R, PX2_1G, PX2_1B)이 연결된 제2 게이트 라인(GL2)과 상기 제3 서브 게이트 더미 라인(GM2_3) 사이의 거리(W3) 보다 클 수 있다.

도 9은 도 3에서 제6 및 제7 게이트 라인들(GL6, GL7)과 제9 및 제10 데이터 라인들(DL9, DL10)에 연결된 화소들을 도시한 평면도이다.

도 3, 도 4, 및 도 9을 참조하면, 상기 제6행 제7 화소(PX6_7)는 3 개의 서브 화소들(PX6_7R, PX6_7G, PX6_7B)을 포함하고, 상기 제6행 제8 화소(PX6_8)는 3 개의 서브 화소들(PX6_8R, PX6_8G, PX6_8B)을 포함하고, 상기 제7행 제6 화소(PX7_6)는 3 개의 서브 화소들(PX7_6R, PX7_6G, PX7_6B)을 포함한다.

상기 제9 데이터 라인(DL9)은 3 개의 서브 데이터 라인들(DL9_1~DL9_3)을 포함하고, 상기 제10 데이터 라인(DL10)은 3 개의 서브 데이터 라인들(DL10_1~DL10_3)을 포함한다.

상기 제3 데이터 더미 라인(DM3)은 상기 제6행 제7 화소(PX6_7)의 제3 서브 화소(PX6_7B)와 상기 제6행 제8 화소(PX6_8)의 제1 서브 화소(PX6_8R) 사이에서 상기 데이터 라인(DL)과 평행하게 연장되어 상기 제7 게이트 라인(GL7)에 연결된다.

도 10은 도 2의 타이밍 컨트롤러를 도시한 블록도이다.

도 10을 참조하면, 상기 타이밍 컨트롤러(200)는 프레임 메모리(210) 및 데이터 신호 생성부(220)를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 프레임 단위로 입력되는 입력 영상신호(DATA_IN)를 수신하고, 상기 프레임 메모리(210)는 상기 입력 영상신호(DATA_IN)의 현재 프레임 데이터(Fn)를 저장한다. 상기 현재 프레임 데이터(Fn)은 한 프레임 이후에 이전 프레임 데이터(Fn-1)가 된다. 상기 프레임 메모리(210)는 상기 이전 프레임 데이터(Fn-1)를 출력한다.

상기 데이터 신호 생성부(220)는 상기 이전 프레임 데이터(Fn-1)를 수신하고, 상기 이전 프레임 데이터(Fn-1)를 데이터 정렬하여 상기 데이터 신호(DATA_SG)를 생성한다.

상기 표시 패널(100)이 특정한 목표 영상을 표시한다고 가정한다. 상기 입력 영상신호(DATA_IN)는 게이트 라인들(GL)이 상기 제1 방향(DR1)으로 연장되고, 상기 데이터 라인들(DL)이 상기 제2 방향(DR2)으로 연장될 때 상기 목표 영상을 표시하기 위한 신호이다. 즉, 상기 입력 영상신호(DATA_IN)는 게이트 라인들(GL)에 연결된 화소들의 개수가 서로 동일할 때, 상기 목표 영상을 표시하기 위한 신호이다.

한편, 본 발명의 표시 패널(100)은 상기 게이트 라인들(GL)에 연결된 화소들의 개수가 서로 다르므로, 상기 입력 영상신호(DATA_IN)를 데이터 재정렬하여야 한다. 상기 데이터 신호(DATA_SG)는 게이트 라인들(GL)이 상기 제3 방향(DR3)으로 연장되고, 상기 데이터 라인들(DL)이 상기 제4 방향(DR4)으로 연장될 때 상기 목표 영상을 표시하기 위한 신호이다. 즉, 상기 데이터 신호(DATA_SG)는 게이트 라인들(GL)에 연결된 화소들의 개수가 서로 다를 때 상기 목표 영상을 표시하기 위한 신호이다.

도 11은 본 발명의 다른 실시예에 따른 표시 패널(101)을 도시한 도면이고, 도 12는 도 11의 화소들만 도시한 도면이고, 도 13은 도 11에서 제1행 제1 화소 및 제2행 제1 화소를 확대하여 도시한 도면이다.

도 11 내지 도 13를 참조하면, 상기 표시 패널(101)은 표시 영역(AA)와 비표시 영역(NA)을 포함할 수 있다. 상기 표시 영역(AA)은 영상을 표시하고, 대각 라인들(DG), 교차 라인들(GD), 및 화소들(PX)을 포함한다. 상기 비표시 영역(NA)은 영상을 표시하지 않는 영역으로 상기 표시 패널(101)의 외각에 형성된다. 상기 비표시 영역(NA)은 상기 표시 영역(AA)의 상기 제1 방향(DR1) 일측에 인접할 수 있다. 상기 비표시 영역(NA)에는 패드부(미도시)가 구비될 수 있다. 상기 패드부(미도시)는 상기 대각 라인들(DG) 및 상기 교차 라인들(GD)에 연결되어 상기 게이트 드라이버(500, 도 2 참조) 및 상기 데이터 드라이버(600, 도 2 참조)로부터 제공된 게이트 신호(GS) 및 데이터 전압(DATA)을 상기 대각 라인들(DG) 및 상기 교차 라인들(GD)에 제공할 수 있다.

상기 대각 라인들(DG)과 상기 교차 라인들(GD)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 대해 대각 방향으로 연장될 수 있다. 상기 대각 라인들(DG)과 상기 교차 라인들(GD)이 대각 방향으로 연장된다는 것은 직선 형태로 연장되는 것뿐만 아니라, 지그재그 형태로 연장되어 대략적인 연장 방향이 대각 방향인 것 또한 포함할 수 있다.

상기 대각 라인들(DG)와 상기 교차 라인들(GD)은 상기 비표시 영역(NA)에 인접한 상기 표시 영역(AA)의 제1 방향(DR1) 일단(도 도 11에서 상기 표시 패널(101)의 상부)에서 연장되는 방향을 기준으로 정의될 수 있다. 이하에서, 상기 대각 라인들(DG)은 상기 표시 영역(AA)의 제1 방향(DR1) 일단에서 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)으로 연장되고, 상기 교차 라인들(GD)은 상기 표시 영역(AA)의 제1 방향(DR1) 일단에서 상기 제1 방향(DR1), 상기 제2 방향(DR2), 및 상기 제3 방향(DR3)과 교차하는 제4 방향(DR4)으로 연장될 수 있다. 상기 제3 방향(DR3)과 상기 제4 방향(DR4)이 이루는 각도는 30°, 45°, 60° 등 다양하게 설정될 수 있다. 이하, 상기 제3 방향(DR3) 및 상기 제4 방향(DR4)은 서로 수직하는 것을 일 예로 설명한다.

상기 대각 라인들(DG) 및 상기 교차 라인들(GD) 각각은 복수개로 구비될 수 있다. 도 11에서 상기 대각 라인들(DG)은 제1 내지 제12 대각 라인들(DG1~DG12)을 포함하고, 상기 교차 라인들(GD)은 제1 내지 제13 교차 라인들(GD1~GD13)을 포함하는 것을 일 예로 도시하였다.

상기 복수의 화소들(PX)은 상기 제1 내지 제12 대각 라인들(DG1~DG12) 및 상기 제1 내지 제13 교차 라인들(GD1~GD13)에 의해 정의된 화소 영역들에 각각 구비될 수 있다. 상기 화소들(PX)의 평면상 형상은 상기 대각 라인들(DG) 및 상기 교차 라인들(GD)의 형상에 따라 다양하게 설정될 수 있으나, 도 11 및 도 12에서는 상기 화소들(PX)이 마름모 형상을 갖는 것을 일 예로 도시하였다.

상기 화소들(PX) 중 하나의 대각 라인(DG) 또는 하나의 교차 라인(GD)에 연결되고 상기 제3 방향(DR3)으로 일렬로 배열된 화소들은 화소행으로 정의한다. 상기 화소행은 제1 내지 제19 화소행들(PXR1~PXR19)을 포함할 수 있다.

이하, 특정한 하나의 화소를 지칭할때는 상기 특정한 하나의 화소가 속한 화소행의 번호와 상기 화소행 중 상기 특정한 하나의 화소가 상기 제3 방향(DR3) 중 좌하 방향에서 우상 방향으로 몇번째 화소인지를 함께 표시하도록 한다. 예를 들어, 제1 대각 라인(DG1)과 제2 대각 라인(DG2)에 연결된 화소(PX2_1)는 제2 화소행 중 첫번째 화소이므로, 제2행 제1 화소(PX2_1)로 표시한다.

유사한 방식으로, 상기 제2행 제1 화소(PX2_1)에 연결된 박막트랜지스터를 제2행 제1 박막트랜지스터(TR2_1)로, 상기 제2 화소행(PXR2)에 연결된 박막트랜지스터들을 제2행 박막트랜지스터들로 표시한다.

유사한 방식으로, 상기 제2행 제1 박막트랜지스터(TR2_1)에 인가되는 데이터 전압을 제2행 제1데이터 전압으로, 상기 제2행 박막트랜지스터들에 인가되는 데이터 전압들을 제2행 데이터 전압들로 표시한다.

또한, 하나의 화소행에 연결된 박막트랜지스터에 인가되는 게이트 신호는 상기 화소행의 번호와 동일한 번호를 부여한다. 예를 들어, 제2행 박막트랜지스터들에 인가되는 게이트 신호는 제2 게이트 신호로 표시한다.

도 11 및 도 12에서 상기 복수의 화소들(PX1_1~PX19_2)은 제1 내지 제19 화소행들(PXR1~PXR19), 총 180 개의 화소들을 포함하는 것을 일 예로 도시하였다. 또한, 상기 박막트랜지스터들은 상기 복수의 화소들(PX1_1~PX19_2)에 각각 연결된 180 개의 박막트랜지스터들(TR1_1~TR19_2)을 포함하는 것을 일 예로 도시하였다.

인접한 두 화소행들 각각을 이루는 화소들의 개수는 서로 다를 수 있다. 상기 표시 영역(AA)은 인접한 화소행들 사이에서 화소행들 각각을 이루는 화소들의 개수가 증가하는지, 유지하는지, 또는 감소하는지에 따라 복수의 화소행들 단위로 나누어진 증가 영역(A1), 유지 영역(A2), 및 감소 영역(A3)을 포함할 수 있다.

상기 증가 영역(A1)은 제1 내지 제7 화소행들(PXR1~PXR7)을 포함한다. 상기 제1 화소행(PXR1)에서 상기 제7 화소행(PXR7)으로 갈수록 각 화소행들을 이루는 화소들의 개수는 적어도 하나의 화소행 마다 등차수열 형태로 증가할 수 있다. 도 11 및 도 12를 일 예로 설명하면, 제1 화소행(PXR1)은 1개의 화소로 이루어지고, 행이 바뀔때마다 2개의 화소씩 증가하여 제7 화소행(PXR7)은 13개의 화소들로 이루어진다. 한편, 이에 제한되는 것은 아니고, 각 화소행들을 이루는 화소들의 개수는 복수의 화소행들마다 증가할 수 있다. 도시하지는 않았으나, 예를 들어, 제1 및 제2 화소행들 각각을 이루는 화소들의 개수는 서로 동일하고, 제3 및 제4 화소행들 각각을 이루는 화소들의 개수는 서로 동일하고, 상기 제1 및 제2 화소행들 각각을 이루는 화소들의 개수 보다 많을 수 있다.

상기 유지 영역(A2)은 제8 내지 제12 화소행들(PXR8~PXR12)을 포함한다. 상기 제8 화소행(PXR8) 내지 제12 화소행(PXR12) 각각을 이루는 화소들의 개수는 서로 동일할 수 있다. 도 11 및 도 12에서, 제8 화소행(PXR8) 내지 제12 화소행(PXR12) 각각은 15개의 화소들로 이루어질 수 있다.

상기 감소 영역(A3)은 제13 화소행 내지 제19 화소행들(PXR13~PXR19)을 포함한다. 상기 제13 화소행(PXR13)에서 상기 제19 화소행(PXR19)으로 갈수록 각 화소행들을 이루는 화소들의 개수는 적어도 하나의 화소행 마다 등차수열 형태로 감소할 수 있다. 도 11 및 도 12를 일 예로 설명하면, 제13 화소행(PXR13)은 14개의 화소로 이루어지고, 행이 바뀔때마다 2개의 화소씩 감소하여 제19 화소행(PXR19)은 2개의 화소들로 이루어진다. 한편, 이에 제한되는 것은 아니고, 각 화소행들을 이루는 화소들의 개수는 복수의 화소행들마다 감소할 수 있다. 도시하지는 않았으나, 예를 들어, 제13 및 제14 화소행들 각각을 이루는 화소들의 개수는 서로 동일하고, 제18 및 제19 화소행들 각각을 이루는 화소들의 개수는 서로 동일하고, 상기 제13 및 제14 화소행들 각각을 이루는 화소들의 개수 보다 작을 수 있다.

도 11에서 상기 증가 영역(A1)이 포함하는 화소들의 개수와 상기 감소 영역(A3)이 포함하는 화소들의 개수는 서로 다른 것을 일 예로 도시하였으나, 이에 제한되는 것은 아니고, 상기 표시 패널(101)의 사이즈 및 형상에 따라 상기 증가 영역(A1)과 상기 감소 영역(A3)은 동일한 개수의 화소들을 포함할 수 있다.

상기 대각 라인들(DG) 및 상기 교차 라인들(GD) 각각은 게이트 라인들(GL) 및 데이터 라인들(DL) 중 적어도 하나를 포함할 수 있다.

이하, 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)의 형상에 대해 설명한다.

평면상에서 상기 게이트 라인들(GL)은 상기 제3 방향(DR3)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제4 방향(DR4)으로 연장된다. 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)은 절연물질(미도시)을 사이에 두고 서로 다른 층 상에 배치되어 서로 절연될 수 있다.

상기 게이트 라인들(GL)은 복수개의 제1 내지 제19 게이트 라인들(GL1~GL19)을 포함할 수 있다. 상기 제1 내지 제19 게이트 라인들(GL1~GL19)은 상기 제4 방향(DR4)으로 서로 이격될 수 있다. 상기 제1 내지 제19 게이트 라인들(GL1~GL19) 각각은 하나의 화소행에 연결된 박막트랜지스터들 각각의 게이트 전극에 연결된다. 예를 들어, 제1 게이트 라인(GL1)은 제1행 제1 화소(PX1_1)에 연결된 제1행 제1 박막트랜지스터(TR1_1)에 연결되고, 제2 게이트 라인(GL2)은 제2 화소행(PX2_1~PX2_3)에 연결된 제2행 박막트랜지스터들에 연결된다. 마찬가지로, 제19 게이트 라인(GL19)은 제19 화소행(PX19_1~PX19_2)에 연결된 제19행 박막트랜지스터들에 연결된다.

상기 데이터 라인(DL)은 복수개의 제1 내지 제20 데이터 라인들(DL1~DL20)을 포함할 수 있다. 상기 제1 내지 제20 데이터 라인들(DL1~DL20)은 상기 제3 방향(DR3)으로 서로 이격될 수 있다. 상기 제1 내지 제20 데이터 라인들(DL1~DL20)은 화소들(PX1_1~PX19_2)에 연결된 박막트랜지스터들의 소스 전극에 연결된다.

상기 표시 패널(101)은 콘택부(CT1, CT2)를 더 포함할 수 있다. 상기 표시 영역(AA)의 상기 제2 방향(DR2) 양단에서 평면상에서 서로 중첩하는 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)은 상기 콘택부(CT1, CT2)를 통해 서로 연결될 수 있다. 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)은 서로 다른 층상에 배치되므로, 상기 콘택부(CT1, CT2)는 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL) 사이에 형성된 콘택홀(미도시)과 상기 콘택홀(미도시)에 채워진 도전물질로 이루어질 수 있다.

상기 콘택부(CT1, CT2)는 상기 표시 영역(AA)의 상기 제2 방향(DR2) 일단에 형성된 제1 콘택부(CT1)와 상기 표시 영역(AA)의 상기 제2 방향(DR2) 타단에 형성된 제2 콘택부(CT2)를 포함할 수 있다.

상기 표시 영역(AA)의 상기 제2 방향(DR2) 일단(도 11의 좌측)에서 상기 제1 게이트 라인(GL1)과 상기 제7 데이터 라인(DL7)은 평면상에서 서로 중첩하고, 중첩된 지점에서 상기 제1 콘택부(CT1)에 의해 서로 연결될 수 있다. 마찬가지로, 상기 제2 내지 제7 게이트 라인들(GL2~GL7)과 상기 제1 내지 제6 데이터 라인들(DL1~DL6)은 상기 표시 영역(AA)의 상기 제2 방향(DR2) 일단(도 3a의 좌측)에서 평면상에서 서로 중첩하고, 중첩된 지점에서 상기 제1 콘택부(CT1)에 의해 서로 연결될 수 있다.

상기 표시 영역(AA)의 상기 제2 방향(DR2) 타단(도 11의 우측)에서 상기 제13 게이트 라인(GL13)과 상기 제20 데이터 라인(DL20)은 평면상에서 서로 중첩하고, 중첩된 지점에서 상기 제2 콘택부(CT2)에 의해 서로 연결될 수 있다. 마찬가지로, 상기 제14 내지 제19 게이트 라인들(GL14~GL19)과 상기 제14 내지 제19 데이터 라인들(DL14~DL19)은 상기 표시 영역(AA)의 상기 제2 방향(DR2) 타단(도 11의 우측)에서 평면상에서 서로 중첩하고, 중첩된 지점에서 상기 제2 콘택부(CT2)에 의해 서로 연결될 수 있다.

상기 대각 라인들(DG)은 대각 하이브리드 라인들(DG1~DG7) 및 대각 게이트 라인들(DG8~DG12)을 포함할 수 있다.

상기 대각 하이브리드 라인들(DG1~DG7) 각각은 게이트 라인(GL), 데이터 라인(DL), 및 제1 콘택부(CT1)를 포함할 수 있다. 도 11에서 상기 대각 하이브리드 라인들(DG1~DG7)은 상기 제1 내지 제7 대각 라인들(DG1~DG7)일 수 있다.

상기 대각 하이브리드 라인들(DG1~DG7) 각각은 상기 표시 영역(AA)의 상기 제2 방향(DR2) 일단에서 상기 제1 콘택부(CT1)에 의해 서로 연결된 게이트 라인(GL) 및 데이터 라인(DL)을 포함할 수 있다. 구체적으로, 상기 제1 대각 라인(DG1)은 서로 연결된 제1 게이트 라인(GL1)과 제7 데이터 라인(DL7)을 포함한다. 마찬가지로, 제7 대각 라인(DG7)은 서로 연결된 제7 게이트 라인(GL7)과 제1 데이터 라인(DL1)을 포함한다.

상기 대각 게이트 라인들(DG8~DG12) 각각은 게이트 라인(GL)을 포함할 수 있다. 도 11에서 상기 대각 게이트 라인들(DG8~DG12)은 상기 제8 내지 제12 대각 라인들(DG8~DG12)일 수 있다.

상기 대각 게이트 라인들(DG8~DG12) 각각은 상기 제8 내지 제12 게이트 라인들(GL8~GL12) 각각을 포함할 수 있다. 상기 제8 내지 제12 게이트 라인들(GL8~GL12) 각각은 상기 표시 영역(AA)의 상기 제2 방향(DR2) 일단에서 데이터 라인(DL)과 평면상에서 중첩하지 않으므로, 데이터 라인(DL)과 연결되지 않는다.

한편, 표시 패널(101)의 사이즈나 평면상 형상에 따라 작아져 상기 대각 라인들(DG)의 개수가 감소하는 경우, 대각 라인들(DG)은 대각 하이브리드 라인들만으로 이루어질 수 있다.

상기 교차 라인들(GD)은 교차 하이브리드 라인들(GD7~GD13) 및 교차 데이터 라인들(GD1~GD6)을 포함할 수 있다.

상기 교차 하이브리드 라인들(GD7~GD13) 각각은 게이트 라인(GL), 데이터 라인(DL), 및 제2 콘택부(CT2)를 포함할 수 있다. 도 3a에서 상기 교차 하이브리드 라인들(GD7~GD13)은 제7 내지 제13 교차 라인들(GD7~GD13)일 수 있다.

상기 교차 하이브리드 라인들(GD7~GD13) 각각은 상기 표시 영역(AA)의 상기 제2 방향(DR2) 타단에서 상기 제2 콘택부(CT2)에 의해 서로 연결된 게이트 라인(GL) 및 데이터 라인(DL)을 포함할 수 있다. 구체적으로, 상기 제7 교차 라인(GD7)은 서로 연결된 제19 게이트 라인(GL19)과 제14 데이터 라인(DL14)을 포함한다. 마찬가지로, 제13 교차 라인(DG13)은 서로 연결된 제13 게이트 라인(GL13)과 제20 데이터 라인(DL20)을 포함한다.

상기 교차 데이터 라인들(GD1~GD6) 각각은 데이터 라인(DL)을 포함할 수 있다. 도 11에서 상기 교차 데이터 라인들(GD1~GD6)은 상기 제1 내지 제6 교차 라인들(GD1~GD6)일 수 있다.

상기 교차 데이터 라인들(GD1~GD6) 각각은 상기 제8 내지 제13 데이터 라인들(DL8~DL13) 각각을 포함할 수 있다. 상기 제8 내지 제13 데이터 라인들(DL8~DL13) 각각은 상기 표시 영역(AA)의 상기 제2 방향(DR2) 타단에서 게이트 라인(GL)과 평면상에서 중첩하지 않으므로, 게이트 라인(GL)과 연결되지 않는다.

한편, 표시 패널(100)의 사이즈나 평면상 형상에 따라 상기 교차 라인들(GD)의 개수가 감소하는 경우, 교차 라인들(GD)은 교차 하이브리드 라인들만으로 이루어질 수 있다.

상기 화소들(PX1_1~PX19_2)은 하나의 화소행 단위로 구동될 수 있다. 제1 수평기간 동안 제1 화소행(PXR1)이 구동되고, 화소행들은 순차적으로 구동되어 제19 수평기간 동안 제19 화소행(PXR19)이 구동된다.

상기 증가 영역(A1) 및 상기 감소 영역(A3)에서 인접한 화소행들은 서로 다른 개수의 화소들을 포함하므로, 상기 증가 영역(A1) 및 상기 감소 영역(A3)에서 인접한 수평기간들 각각 동안 구동되는 화소들의 개수는 서로 다를 수 있다. 상기 유지 영역(A2)에서 인접한 화소행들은 서로 동일한 개수의 화소들을 포함하므로, 상기 유지 영역(A2)에서 하나의 수평기간 동안 구동되는 화소들의 개수는 하나의 수평기간 마다 서로 동일할 수 있다.

본 발명의 표시 패널(101)은 대각 라인들(DG1~DG12)과 교차 라인들(GD1~GD13)의 형상에 의해, 게이트 라인(GL)과 데이터 라인(DL)이 상기 제2 방향(DR2) 양단에서 콘택부(CT1, CT2)에 의해 연결된 구조를 가져, 표시 영역(AA)의 상기 제2 방향(DR2) 외각에 비표시 영역을 없애거나 최소화 수 있다. 궁극적으로, 표시 패널(101)은 제1 방향(DR1) 일단에서 패드부 형성을 위한 비표시 영역(NA)을 갖고, 나머지 3면의 베젤을 없애거나 최소화할 수 있다.

도 14는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널을 도시한 도면이다.

이하, 도 14의 표시 패널(102)과 도 11의 표시 패널(101)의 차이점을 중심으로 설명하고, 설명되지 않은 부분은 도 11의 표시 패널(101)에 따른다.

도 14를 참조하면, 상기 표시 패널(102)은 표시 영역(AA), 제1 비표시 영역(NA1), 및 제2 비표시 영역(NA2)을 포함할 수 있다. 상기 표시 영역(AA)은 영상을 표시하고, 게이트 라인들(GL), 데이터 라인들(DL), 및 화소들(PX)을 포함한다. 상기 제1 비표시 영역(NA1) 및 상기 제2 비표시 영역(NA2)은 영상을 표시하지 않는 영역으로 상기 표시 패널(102)의 외각에 형성된다. 상기 제1 비표시 영역(NA1) 및 상기 제2 비표시 영역(NA2)은 상기 표시 패널(102)를 사이에 두고 상기 제1 방향(DR1)으로 서로 마주하게 배치된다.

상기 제1 비표시 영역(NA1)에는 제1 패드부(미도시)가 구비되고, 상기 제2 비표시 영역(NA2)에는 제2 패드부(미도시)가 구비될 수 있다. 상기 제1 및 제2 패드부들(미도시)은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 연결되어 상기 게이트 드라이버(500, 도 2 참조) 및 상기 데이터 드라이버(600, 도 2 참조)로부터 제공된 게이트 신호 및 데이터 전압을 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 제공할 수 있다.

상기 게이트 라인들(GL)과 상기 데이터 라인들(DL)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 대해 대각 방향으로 연장될 수 있다. 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL)이 대각 방향으로 연장된다는 것은 직선 형태로 연장되는 것뿐만 아니라, 지그재그 형태로 연장되어 대략적인 연장 방향이 대각 방향인 것 또한 포함할 수 있다.

상기 게이트 라인들(GL)은 복수개의 제1 내지 제19 게이트 라인들(GL1~GL19)을 포함할 수 있다. 상기 제1 내지 제19 게이트 라인들(GL1~GL19)은 상기 제4 방향(DR4)으로 서로 이격될 수 있다. 상기 제1 내지 제19 게이트 라인들(GL1~GL19) 각각은 하나의 화소행에 연결된 박막트랜지스터들 각각의 게이트 전극에 연결된다. 예를 들어, 제1 게이트 라인(GL1)은 제1행 제1 화소(PX1_1)에 연결된 제1행 제1 박막트랜지스터에 연결되고, 제2 게이트 라인(GL2)은 제2 화소행(PXR2)에 연결된 제2행 박막트랜지스터들에 연결된다. 마찬가지로, 제19 게이트 라인(GL19)은 제19 화소행(PXR19)에 연결된 제19행 박막트랜지스터들에 연결된다.

상기 데이터 라인들(DL)은 복수개의 제1 내지 제20 데이터 라인들(DL1~DL20)을 포함할 수 있다. 상기 제1 내지 제20 데이터 라인들(DL1~DL20)은 상기 제3 방향(DR3)으로 서로 이격될 수 있다. 상기 제1 내지 제20 데이터 라인들(DL1~DL20)은 화소들(PX1_1~PX19_2)에 연결된 박막트랜지스터들(TR1_1~TR19_2)의 소스 전극에 연결된다.

상기 게이트 라인들(GL1~GL19)은 상부 게이트 라인들(GL1~GL12)과 하부 게이트 라인들(GL13~GL19)을 포함할 수 있다. 또한, 상기 데이터 라인들(DL1~DL20)은 상부 데이터 라인들(DL8~DL20)과 하부 데이터 라인들(DL1~DL7)을 포함할 수 있다.

상기 복수의 화소들(PX)은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 의해 정의된 화소 영역들에 각각 구비될 수 있다. 상기 화소들(PX)의 평면상 형상은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)의 형상에 따라 다양하게 설정될 수 있으나, 도 20에서는 상기 화소들(PX)이 마름모 형상을 갖는 것을 일 예로 도시하였다.

인접한 두 화소행들 각각을 이루는 화소들의 개수는 서로 다를 수 있다.

상기 상부 게이트 라인들(GL1~GL12) 및 상기 상부 데이터 라인들(DL8~DL20)은 상기 제1 패드부(미도시)에 연결될 수 있다. 상기 제1 패드부(미도시)는 상기 게이트 드라이버(도 2의 500) 및 상기 데이터 드라이버(도 2의 600)로부터 제공된 게이트 신호(GS)의 일부 및 데이터 전압(DATA)의 일부를 상기 상부 게이트 라인들(GL1~GL12) 및 상기 상부 데이터 라인들(DL8~DL20)에 제공할 수 있다.

상기 하부 게이트 라인들(GL13~GL19) 및 상기 하부 데이터 라인들(DL1~DL7)은 상기 제2 패드부(미도시)에 연결될 수 있다. 상기 제2 패드부(미도시)는 상기 게이트 드라이버(도 2의 500) 및 상기 데이터 드라이버(도 2의 600)로부터 제공된 게이트 신호(GS)의 나머지 및 데이터 전압(DATA)의 나머지를 상기 하부 게이트 라인들(GL13~GL19) 및 상기 하부 데이터 라인들(DL1~DL7)에 제공할 수 있다.

도 11의 표시 패널(101)과 비교하여 도 14의 표시 패널(102)은 콘택부를 구비하지 않는다. 따라서, 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)은 평면상에서 서로 중첩된 지점에서 서로 연결되지 않을 수 있다.

도 15는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널을 도시한 도면이고, 도 16는 도 15의 화소들만 도시한 도면이다.

이하, 도 15의 표시 패널(103)과 도 11의 표시 패널(101)의 차이점을 중심으로 설명하고, 설명되지 않은 부분은 도 11의 표시 패널(101)에 따른다.

도 15 및 도 16을 참조하면, 상기 표시 패널(103)은 표시 영역(AA)과 비표시 영역(NA)을 포함할 수 있다. 상기 표시 영역(AA)은 영상을 표시하고, 게이트 라인들(GL), 데이터 라인들(DL), 및 화소들(PX)을 포함한다. 상기 비표시 영역(NA)은 영상을 표시하지 않는 영역으로 상기 표시 패널(103)의 외각에 형성된다. 상기 비표시 영역(NA)은 상기 표시 영역(AA)의 상기 제1 방향(DR1) 일측에 인접할 수 있다. 상기 비표시 영역(NA)에는 패드부(미도시)가 구비될 수 있다. 상기 패드부(미도시)는 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 연결되어 상기 게이트 드라이버(500, 도 2 참조) 및 상기 데이터 드라이버(600, 도 2 참조)로부터 제공된 게이트 신호(GS) 및 데이터 전압(DATA)을 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 제공할 수 있다.

상기 게이트 라인들(GL)은 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 데이터 라인들(DL)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 대해 대각 방향으로 연장될 수 있다. 상기 데이터 라인들(DL)이 대각 방향으로 연장된다는 것은 직선 형태로 연장되는 것뿐만 아니라, 지그재그 형태로 연장되어 대략적인 연장 방향이 대각 방향인 것 또한 포함할 수 있다.

도 15에서, 상기 데이터 라인들(DL)은 상기 제1 방향(DR1)과 상기 제2 방향(DR2)을 따라 지그재그 형태로 연장되는 것을 일 예로 도시하였다. 상기 데이터 라인들(DL)의 연장 방향을 제3 방향(DR3)으로 정의한다. 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL)은 절연물질(미도시)을 사이에 두고 서로 다른 층 상에 배치되어 서로 절연될 수 있다.

상기 게이트 라인들(GL)은 복수개의 제1 내지 제5 게이트 라인들(GL1~GL5)을 포함할 수 있다. 상기 제1 내지 제5 게이트 라인들(GL1~GL5)은 상기 제2 방향(DR2)으로 서로 이격될 수 있다. 상기 데이터 라인들(DL)은 복수개의 제1 내지 제7 데이터 라인들(DL1~DL7)을 포함할 수 있다.

상기 복수의 화소들(PX)은 상기 제1 내지 제5 게이트 라인들(GL1~GL5)와 상기 제1 내지 제7 데이터 라인들(DL1~DL7)에 의해 정의된 화소 영역들에 각각 구비될 수 있다. 상기 화소들(PX)의 평면상 형상은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)의 형상에 따라 다양하게 설정될 수 있으나, 도 15 및 도 16에서는 상기 화소들(PX)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)을 따라 매트릭스 형태로 배열된 것을 일 예로 도시하였다.

상기 게이트 라인들(GL) 각각에 연결된 화소들(PX)의 개수는 서로 동일할 수 있다.

상기 화소들(PX) 중 하나의 게이트 라인(GL) 또는 하나의 데이터 라인(DL)에 연결된 화소들은 화소행으로 정의한다. 이하, 상기 화소행은 하나의 데이터 라인(DL)에 연결된 화소들인 것을 일 예로 설명한다. 상기 화소행은 제1 내지 제7 화소행들(PXR1~PXR7)을 포함할 수 있다.

상기 증가 영역(A1)은 제1 내지 제2 화소행들(PXR1~PXR2)을 포함한다. 상기 제1 화소행(PXR1)에서 상기 제2 화소행(PXR2)으로 갈수록 각 화소행들을 이루는 화소들의 개수는 적어도 하나의 화소행 마다 등차수열 형태로 증가할 수 있다.

상기 유지 영역(A2)은 제3 내지 제5 화소행들(PXR3~PXR5)을 포함한다. 상기 제3 화소행(PXR3) 내지 제5 화소행(PXR5) 각각을 이루는 화소들의 개수는 서로 동일할 수 있다.

상기 감소 영역(A3)은 제6 내지 제7 화소행들(PXR6~PXR7)을 포함한다. 상기 제6 화소행(PXR6)에서 상기 제7 화소행(PXR7)으로 갈수록 각 화소행들을 이루는 화소들의 개수는 적어도 하나의 화소행 마다 등차수열 형태로 감소할 수 있다.

상기 표시 패널(103)은 더미 라인들(DM1, DM2)과 콘택부(CT)를 더 포함할 수 있다.

상기 더미 라인들(DM1, DM2)은 상기 게이트 라인들(GL)과 평행한 방향으로 연장된다. 상기 콘택부(CT)는 상기 표시 영역(AA)의 상기 제1 방향(DR1) 단부에서 평면상에서 서로 중첩하는 상기 감소 영역(A3) 내에 배치된 데이터 라인들(DL6, DL7)과 상기 더미 라인들(DM1, DM2)을 서로 연결시킨다.

상기 콘택부(CT) 및 상기 더미 라인들(DM1, DM2) 각각의 개수는 상기 감소 영역(A3) 내에 배치된 데이터 라인들(DL6, DL7)의 개수와 동일할 수 있다.

구체적으로, 콘택부(CT)는 제1 콘택부(CT_1) 및 제2 콘택부(CT_2)를 포함할 수 있다. 상기 제1 콘택부(CT_1)는 상기 더미 라인(DM1)과 상기 제6 데이터 라인(DL6)을 서로 연결시키고, 상기 제2 콘택부(CT_2)는 상기 더미 라인(DM2)과 상기 제7 데이터 라인(DL7)을 서로 연결시킨다.

상기 더미 라인들(DM1, DM2)은 상기 게이트 라인들(GL)과 상기 제2 방향(DR2)으로 이격되고, 상기 게이트 라인들(GL)과 동일한 층상에 배치될 수 있다. 상기 더미 라인들(DM1, DM2)은 상기 데이터 라인들(DL4, DL5, DL6)과 서로 다른 층상에 배치되므로, 절연될 수 있다.

상기 더미 라인들(DM1, DM2)의 일단은 상기 콘택부(CT)에 연결되고, 상기 더미 라인들(DM1, DM2)의 타단은 상기 비표시 영역(NA) 내에 배치될 수 있다. 상기 더미 라인들(DM1, DM2)의 타단은 상기 패드부(미도시)에 연결될 수 있다. 상기 더미 라인들(DM1, DM2)은 상기 패드부(미도시)를 통해 상기 데이터 드라이버(도 2의 600)로부터 제공된 데이터 전압(DATA)의 일부를 수신할 수 있다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

100: 표시패널 200: 연성인쇄회로기판
300: 인쇄회로기판 400: 타이밍 컨트롤러
500: 게이트 드라이버 600: 데이터 드라이버
GL: 게이트 라인들 DL: 데이터 라인들
GM: 게이트 더미 라인 DM: 데이터 더미 라인
DT: 데이터 콘택부 GT: 게이트 콘택부

Claims

영상을 표시하는 표시 영역과 상기 표시 영역의 제1 방향 일측에 인접한 비표시 영역을 포함하는 표시 패널;
제어신호 및 입력 영상신호를 수신하고, 제1 제어신호, 제2 제어신호, 및 데이터 신호를 출력하는 타이밍 컨트롤러;
상기 제1 제어신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 비표시 영역을 통해 상기 게이트 라인들에 출력하는 게이트 드라이버; 및
복수의 채널들을 포함하고, 상기 제2 제어신호에 기초하여 상기 데이터 신호가 변환된 데이터 전압을 하나의 채널마다 극성을 반전시켜 상기 복수의 채널들로 출력하고, 상기 출력된 데이터 전압은 상기 비표시 영역을 통해 상기 데이터 라인들에 제공되는 데이터 드라이버를 포함하고,
상기 표시 영역은,
게이트 라인들;
상기 게이트 라인들 중 적어도 일부와 절연되도록 교차하는 데이터 라인들;
상기 게이트 라인들과 평행하고 이격된 게이트 더미 라인들;
상기 제1 방향에 수직한 제2 방향 일측에서 상기 게이트 더미 라인들과 상기 데이터 라인들을 서로 연결시키는 데이터 콘택부; 및
상기 게이트 라인들 및 상기 데이터 라인들에 연결된 화소들을 포함하는 표시 장치.
제1항에 있어서,
상기 표시 영역은,
상기 데이터 라인들과 평행하고 이격된 데이터 더미 라인들; 및
상기 제2 방향 타측에서 상기 데이터 더미 라인들과 상기 게이트 라인들을 서로 연결시키는 게이트 콘택부를 더 포함하는 것을 특징으로 하는 표시 장치.
제2항에 있어서,
상기 표시 패널은 상기 제1 방향 및 상기 제2 방향으로 각각 연장되는 인접한 두 변을 갖고,
상기 게이트 라인들은 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장되고, 상기 데이터 라인들은 상기 제1 방향, 상기 제2 방향, 및 상기 제3 방향과 교차하는 제4 방향으로 연장되는 것을 특징으로 하는 표시 장치.
제2항에 있어서,
상기 화소들 중 하나의 게이트 라인에 연결된 화소들인 게이트 화소행의 개수는 짝수인 것을 특징으로 하는 표시 장치.
제2항에 있어서,
상기 게이트 화소행에 인가된 데이터 전압의 극성은 하나의 화소마다 반전되는 것을 특징으로 하는 표시 장치.
제5항에 있어서,
상기 게이트 화소행 중 첫번째 화소에 인가된 데이터 전압의 극성과 마지막 화소에 인가된 데이터 전압의 극성은 서로 다른 것을 특징으로 하는 표시 장치.
제2항에 있어서,
상기 화소들 중 하나의 데이터 라인에 연결된 화소들인 데이터 화소행에 인가된 데이터 전압의 극성은 서로 동일한 것을 특징으로 하는 표시 장치.
제1항에 있어서,
상기 데이터 드라이버는 매 프레임 마다 상기 채널들에서 출력되는 데이터 전압의 극성을 반전시키는 것을 특징으로 하는 표시 장치.
제1항에 있어서,
상기 표시 영역은 상기 채널들 각각에 연결되어 데이터 전압이 인가되는 데이터 경로들을 더 포함하는 것을 특징으로 하는 표시 장치.
제9항에 있어서,
상기 데이터 경로들은 인접한 두 채널에 연결되고 서로 교차하는 2 개의 데이터 경로들로 이루어진 교차 데이터 페어와 인접한 두 채널에 연결되고 서로 미교차하는 2 개의 데이터 경로들로 이루어진 미교차 데이터 페어를 적어도 한번씩 교대로 포함하고, 상기 교차 데이터 페어를 연속적으로 포함하지 않는 것을 특징으로 하는 표시 장치.
제2항에 있어서,
상기 화소들 중 하나의 게이트 라인 또는 하나의 데이터 라인에 연결된 화소들은 화소행으로 정의되고,
상기 표시 영역은 연속하는 복수의 화소행들 단위로 나누어진 복수의 영역들을 더 포함하고, 상기 복수의 영역들 중 적어도 하나의 영역에서 인접한 화소행들 각각을 이루는 화소들의 개수는 서로 다른 것을 특징으로 하는 표시 장치.
제11항에 있어서,
상기 복수의 영역들은,
각 화소행들을 이루는 화소들의 개수가 적어도 하나의 화소행 마다 증가하는 증가 영역;
각 화소행들을 이루는 화소들의 개수가 서로 동일한 유지 영역; 및
각 화소행들을 이루는 화소들의 개수가 적어도 하나의 화소행 마다 감소하는 감소 영역을 포함하는 것을 특징으로 하는 표시 장치.
제2항에 있어서,
상기 화소들 각각은 k 개(k는 2 이상의 자연수)의 서브 화소들을 포함하고,
상기 데이터 라인들 각각은 상기 서브 화소들 각각에 연결된 k 개의 서브 데이터 라인들을 포함하고,
상기 게이트 더미 라인들 각각은 상기 서브 데이터 라인들 각각에 연결된 k 개의 서브 게이트 더미 라인들을 포함하고,
상기 데이터 콘택부는 상기 k 개의 서브 데이터 라인들 각각과 상기 k 개의 서브 게이트 더미 라인들 각각을 연결시키는 k 개의 서브 데이터 콘택부들을 포함하는 것을 특징으로 하는 표시 장치.
제1항에 있어서,
상기 타이밍 컨트롤러는,
상기 입력 영상신호의 현재 프레임 데이터를 저장하고, 상기 입력 영상신호의 이전 프레임 데이터를 출력하는 프레임 메모리; 및
상기 이전 프레임 데이터를 수신하고, 상기 이전 프레임 데이터를 데이터 정렬하여 상기 데이터 신호를 생성하는 데이터 신호 생성부를 포함하는 표시 장치.
제1항에 있어서,
상기 표시 패널은 상기 제1 방향 및 상기 제2 방향으로 각각 연장되는 인접한 두 변을 갖고, 목표 영상을 표시하고,
상기 입력 영상신호는 상기 게이트 라인들이 상기 제1 방향으로 연장되고 상기 데이터 라인들이 상기 제2 방향으로 연장될 때 상기 목표 영상을 표시하기 위한 신호이고,
상기 데이터 신호는 상기 게이트 라인들이 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장되고, 상기 데이터 라인들이 상기 제1 방향, 상기 제2 방향, 및 상기 제3 방향과 교차하는 제4 방향으로 연장될 때 상기 목표 영상을 표시하기 위한 신호인 것을 특징으로 하는 표시 장치.
영상을 표시하는 표시 영역과 상기 표시 영역의 일측에 인접한 비표시 영역을 포함하고, 서로 다른 제1 방향 및 제2 방향으로 각각 연장되는 인접한 두 변을 갖는 표시 패널, 상기 표시 영역은 대각 라인들, 상기 대각 라인들 중 적어도 일부와 절연되도록 교차하는 교차 라인들, 및 화소들을 포함하고, 상기 화소들 중 하나의 대각 라인 또는 하나의 교차 라인에 연결되고 일방향으로 일렬로 배열된 화소들은 화소행으로 정의되는 것;
제어신호 및 입력 영상신호를 수신하고, 제1 제어신호, 제2 제어신호, 및 데이터 신호를 출력하는 타이밍 컨트롤러;
상기 제1 제어신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 비표시 영역을 통해 상기 대각 라인들 및 상기 교차 라인들에 출력하는 게이트 드라이버; 및
상기 제2 제어신호에 기초하여 상기 데이터 신호가 변환된 데이터 전압을 상기 비표시 영역을 통해 상기 대각 라인들 및 상기 교차 라인들에 출력하는 데이터 드라이버를 포함하고,
상기 표시 영역은 연속하는 복수의 화소행들 단위로 나누어진 복수의 영역들을 더 포함하고, 상기 복수의 영역들 중 적어도 하나의 영역에서 인접한 화소행들 각각을 이루는 화소들의 개수는 서로 다르고,
상기 대각 라인들은 상기 비표시 영역에 인접한 상기 표시 영역의 일단에서 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장되고,
상기 교차 라인들은 상기 표시 영역의 상기 일단에서 상기 제1 방향, 상기 제2 방향, 및 상기 제3 방향과 교차하는 제4 방향으로 연장되고,
상기 타이밍 컨트롤러는,
상기 입력 영상신호의 현재 프레임 데이터를 저장하고, 상기 입력 영상신호의 이전 프레임 데이터를 출력하는 프레임 메모리; 및
상기 이전 프레임 데이터를 수신하고, 상기 이전 프레임 데이터를 데이터 정렬하여 상기 데이터 신호를 생성하는 데이터 신호 생성부를 포함하는 표시 장치.
영상을 표시하는 표시 영역, 상기 표시 영역의 일측에 인접한 제1 비표시 영역, 및 상기 표시 영역의 타측에 인접한 제2 비표시 영역을 포함하고, 서로 다른 제1 방향 및 제2 방향으로 각각 연장되는 인접한 두 변을 갖는 표시 패널, 상기 표시 영역은 게이트 라인들, 상기 게이트 라인들 중 적어도 일부와 절연되도록 교차하는 데이터 라인들, 및 화소들을 포함하고, 상기 화소들 중 하나의 게이트 라인 또는 하나의 데이터 라인에 연결된 화소들은 화소행으로 정의되는 것;
제어신호 및 입력 영상신호를 수신하고, 제1 제어신호, 제2 제어신호, 및 데이터 신호를 출력하는 타이밍 컨트롤러;
상기 제1 제어신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 제1 비표시 영역 및 상기 제2 비표시 영역을 통해 상기 게이트 라인들에 출력하는 게이트 드라이버; 및
상기 제2 제어신호에 기초하여 상기 데이터 신호가 변환된 데이터 전압을 상기 제1 비표시 영역 및 상기 제2 비표시 영역을 통해 상기 데이터 라인들에 출력하는 데이터 드라이버를 포함하고,
상기 표시 영역은 연속하는 복수의 화소행들 단위로 나누어진 복수의 영역들을 더 포함하고, 상기 복수의 영역들 중 적어도 하나의 영역에서 인접한 화소행들 각각을 이루는 화소들의 개수는 서로 다르고,
상기 게이트 라인들은 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장되고,
상기 데이터 라인들은 상기 제1 방향, 상기 제2 방향, 및 상기 제3 방향과 교차하는 제4 방향으로 연장되고,
상기 타이밍 컨트롤러는,
상기 입력 영상신호의 현재 프레임 데이터를 저장하고, 상기 입력 영상신호의 이전 프레임 데이터를 출력하는 프레임 메모리; 및
상기 이전 프레임 데이터를 수신하고, 상기 이전 프레임 데이터를 데이터 정렬하여 상기 데이터 신호를 생성하는 데이터 신호 생성부를 포함하는 표시 장치.
영상을 표시하는 표시 영역과 상기 표시 영역의 일측에 인접한 비표시 영역을 포함하고, 서로 다른 제1 방향 및 제2 방향으로 각각 연장되는 인접한 두 변을 갖는 표시 패널, 상기 표시 영역은 게이트 라인들, 상기 게이트 라인들 중 적어도 일부와 절연되도록 교차하는 데이터 라인들, 및 화소들을 포함하고, 상기 화소들 중 하나의 게이트 라인 또는 하나의 데이터 라인에 연결된 화소들은 화소행으로 정의되는 것;
제어신호 및 입력 영상신호를 수신하고, 제1 제어신호, 제2 제어신호, 및 데이터 신호를 출력하는 타이밍 컨트롤러;
상기 제1 제어신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 비표시 영역을 통해 상기 게이트 라인들에 출력하는 게이트 드라이버; 및
상기 제2 제어신호에 기초하여 상기 데이터 신호가 변환된 데이터 전압을 상기 비표시 영역을 통해 상기 데이터 라인들에 출력하는 데이터 드라이버를 포함하고,
상기 표시 영역은 연속하는 복수의 화소행들 단위로 나누어진 복수의 영역들을 더 포함하고, 상기 복수의 영역들 중 적어도 하나의 영역에서 인접한 화소행들 각각을 이루는 화소들의 개수는 서로 다르고,
상기 게이트 라인들은 상기 제1 방향으로 연장되고,
상기 데이터 라인들은 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장되고,
상기 타이밍 컨트롤러는,
상기 입력 영상신호의 현재 프레임 데이터를 저장하고, 상기 입력 영상신호의 이전 프레임 데이터를 출력하는 프레임 메모리; 및
상기 이전 프레임 데이터를 수신하고, 상기 이전 프레임 데이터를 데이터 정렬하여 상기 데이터 신호를 생성하는 데이터 신호 생성부를 포함하는 표시 장치.