[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150104255A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20150104255A
KR20150104255A KR1020140025597A KR20140025597A KR20150104255A KR 20150104255 A KR20150104255 A KR 20150104255A KR 1020140025597 A KR1020140025597 A KR 1020140025597A KR 20140025597 A KR20140025597 A KR 20140025597A KR 20150104255 A KR20150104255 A KR 20150104255A
Authority
KR
South Korea
Prior art keywords
disposed
dummy member
dummy
sub
color filter
Prior art date
Application number
KR1020140025597A
Other languages
English (en)
Other versions
KR102099963B1 (ko
Inventor
노상용
김성훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140025597A priority Critical patent/KR102099963B1/ko
Priority to US14/600,193 priority patent/US9869899B2/en
Publication of KR20150104255A publication Critical patent/KR20150104255A/ko
Application granted granted Critical
Publication of KR102099963B1 publication Critical patent/KR102099963B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

표시 장치는 게이트 라인들 및 제1 및 제2 데이터 라인들에 연결된 복수의 화소들, 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향에서 서로 인접한 화소들 사이에 배치된 복수의 더미 부재들, 및 상기 제2 방향으로 연장되어 상기 제2 방향으로 배열된 화소들에 오버랩되고 상기 더미 부재들 상에 배치된 복수의 컬러 필터들을 포함하고, 상기 더미 부재들이 배치된 영역에 대응하는 컬러 필터들의 영역으로 정의되는 단차 영역들에서 상기 컬러 필터들의 높이는 상기 단차 영역들 주변의 컬러 필터들의 높이보다 높다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로 더욱 상세하게는 액정의 방향자의 제어력을 강화할 수 있는 표시 장치에 관한 것이다.
표시장치들 중 액정 표시 장치는 제1 기판, 제1 기판과 대향하는 제2 기판, 및 제1 및 제2 기판들 사이에 배치된 액정층을 포함한다. 제1 기판에는 액정층을 구동하기 위한 복수의 화소 전극들이 배치된다. 제2 기판에는 공통 전극이 배치된다.
화소 전극들에 인가된 데이터 전압들 및 공통 전극에 인가된 공통 전압에 의해 화소 전극들과 공통 전극 사이에 전계가 형성된다. 화소 전극들과 공통 전극 사이에 형성된 전계에 의해 액정층의 액정 분자들이 재배열된다. 재배열된 액정분자들에 의해 액정층을 투과하는 광의 양이 조절되어 영상이 표시된다.
외부로부터 압력 및 충격이 액정 표시 장치에 가해질 경우, 액정층의 액정 분자들의 배열이 정상 배열과 다른 방향으로 틀어질 수 있다. 배열이 틀어진 액정 분자들이 정상 배열로 복원되지 않을 경우, 정상적인 영상이 표시되지 않을 수 있다.
본 발명의 목적은 외부의 압력 및 충격에 대해 액정의 방향자의 제어력을 강화할 수 있는 표시 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 표시 장치는 게이트 라인들 및 제1 및 제2 데이터 라인들에 연결된 복수의 화소들, 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향에서 서로 인접한 화소들 사이에 배치된 복수의 더미 부재들, 및 상기 제2 방향으로 연장되어 상기 제2 방향으로 배열된 화소들에 오버랩되고 상기 더미 부재들 상에 배치된 복수의 컬러 필터들을 포함하고, 상기 더미 부재들이 배치된 영역에 대응하는 컬러 필터들의 영역으로 정의되는 단차 영역들에서 상기 컬러 필터들의 높이는 상기 단차 영역들 주변의 컬러 필터들의 높이보다 높다.
상기 더미 부재들은 상기 게이트 라인들과 동일한 물질로 동시에 형성되어 상기 게이트 라인들과 동일층에 배치된다.
상기 더미 부재들이 배치된 제1 베이스 기판 및 상기 더미 부재들을 덮도록 상기 제1 베이스 기판상에 배치된 제1 절연막을 더 포함하고, 상기 컬러 필터들은 상기 제1 절연막 상에 배치되고, 상기 단차 영역들의 상기 컬러 필터들은 상기 단차 영역들의 상기 컬러 필터들의 높이와 상기 단차 영역들 주변의 상기 컬러 필터들의 높이차로 정의되는 제1 단차를 갖고, 상기 제1 단차는 상기 더미 부재들의 두께에 대응하는 크기를 갖는다.
상기 단차 영역들의 상기 컬러 필터들의 좌우 경계는 상기 단차 영역들의 상기 컬러 필터들의 상면으로 갈수록 상기 단차 영역들의 상기 컬러 필터들의 좌우 폭이 좁아지는 경사면을 갖는다.
상기 더미 부재들은 상기 제1 및 제2 데이터 라인들과 동일한 물질로 동시에 형성되어 상기 제1 및 제2 데이터 라인들과 동일층에 배치된다.
제1 베이스 기판 및 상기 제1 베이스 기판상에 배치된 제1 절연막을 더 포함하고, 상기 더미 부재들은 상기 제1 절연막 상에 배치되고, 상기 컬러 필터들은 상기 더미 부재들을 덮도록 상기 제1 절연막 상에 배치되며, 상기 단차 영역들의 상기 컬러 필터들은 상기 단차 영역들의 상기 컬러 필터들의 높이와 상기 단차 영역들 주변의 상기 컬러 필터들의 높이 차로 정의되는 제1 단차를 갖고, 상기 제1 단차는 상기 더미 부재들의 두께에 대응하는 크기를 갖는다.
상기 더미 부재들 각각은, 상기 게이트 라인들과 동일한 물질로 동시에 형성되어 상기 게이트 라인들과 동일층에 배치되는 제1 더미 부재 및 상기 제1 더미 부재와 동일한 크기를 갖고 상기 제1 더미 부재에 오버랩되며, 상기 제1 및 제2 데이터 라인들과 동일한 물질로 동시에 형성되어 상기 제1 및 제2 데이터 라인들과 동일층에 배치되는 제2 더미 부재를 포함한다.
상기 제1 더미 부재가 배치된 제1 베이스 기판 및 상기 제1 더미 부재를 덮도록 상기 제1 베이스 기판상에 배치된 제1 절연막을 더 포함하고, 상기 제2 더미 부재는 상기 제1 절연막 상에 배치되고, 상기 각 컬러 필터는 상기 제2 더미 부재를 덮도록 상기 제1 절연막 상에 배치되고, 상기 단차 영역들의 상기 컬러 필터들은 상기 단차 영역들의 상기 컬러 필터들의 높이와 상기 단차 영역들 주변의 상기 컬러 필터들의 높이차로 정의되는 제2 단차를 갖고, 상기 제2 단차는 상기 제1 더미 부재의 두께와 상기 제2 더미 부재의 두께의 합에 대응하는 크기를 갖는다.
상기 화소들 각각은, 대응하는 게이트 라인 및 대응하는 제1 데이터 라인에 연결된 제1 서브 화소 및 상기 대응하는 게이트 라인 및 대응하는 제2 데이터 라인에 연결된 제2 서브 화소를 포함하고, 상기 제1 서브 화소는 상기 대응하는 게이트 라인 및 상기 대응하는 제1 데이터 라인에 연결된 제1 트랜지스터 및 상기 제1 트랜지스터에 연결된 제1 화소 전극을 포함하고, 상기 제2 서브 화소는 상기 대응하는 게이트 라인 및 상기 대응하는 제2 데이터 라인에 연결된 제2 트랜지스터 및 상기 제2 트랜지스터에 연결되고, 상기 제2 방향에서 상기 제1 화소 전극과 소정의 간격을 두고 이격되어 배치된 제2 화소 전극을 포함하고, 상기 제1 및 제2 트랜지스터들은 상기 제2 방향에서 상기 제1 화소 전극 및 상기 제2 화소 전극 사이에 배치된다.
상기 제1 방향에서 상기 각 더미 부재의 길이는 상기 제1 방향에서 상기 제1 및 제2 화소 전극들의 좌우 폭보다 작고, 상기 제1 방향에서 상기 각 더미 부재의 중심부는 상기 제1 및 제2 화소 전극들의 중심부에 대응하도록 배치된다.
상기 제1 화소 전극은, 십자 형상을 갖는 제1 줄기부, 상기 제1 줄기부로부터 방사형으로 돌출되어 연장된 복수의 제1 가지부들, 상기 제1 화소 전극의 상부 경계에서 상기 제1 줄기부 및 상기 제1 가지부들을 연결하는 제1 연결부 및 상기 제2 방향으로 연장된 제1 줄기부의 하부의 좌측에 인접한 두 개의 제1 가지부들로부터 각각 분기되고, 상기 제1 방향과 예각을 갖고 연장되어 상기 제1 트랜지스터에 연결되는 제1 연결 전극을 포함한다.
상기 제2 화소 전극은, 십자 형상을 갖는 제2 줄기부, 상기 제2 줄기부로부터 방사형으로 돌출되어 연장된 복수의 제2 가지부들, 상기 제2 화소 전극의 하부 경계에서 상기 제2 줄기부 및 상기 제2 가지부들을 연결하는 제2 연결부, 상기 제2 방향으로 연장된 제2 줄기부의 상부의 우측에 인접한 두 개의 제2 가지부들로부터 각각 분기되어 상기 제1 방향과 예각을 갖고 연장되는 제1 연장부, 상기 제1 연장부의 상부에 연결되어 상부 방향으로 연장되는 제2 연장부, 상기 제2 연장부의 상부에 연결되어 상기 제1 방향과 둔각을 갖고 연장되는 제3 연장부, 상기 제3 연장부의 상부에 연결되어 상기 상부 방향으로 연장된 제4 연장부, 및 상기 제4 연장부의 상부에 연결되고 상기 제1 방향과 예각을 갖고 연장되어 상기 제2 트랜지스터에 연결되는 제5 연장부를 포함하고, 상기 제2 및 제3 연장부들은 상기 제2 트랜지스터와 부분적으로 오버랩되도록 배치된다.
본 발명의 표시 장치는 외부의 압력 및 충격에 대해 액정의 방향자의 제어력을 강화할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 표시 장치의 평면도이다.
도 2는 도 1에 도시된 화소의 레이 아웃이다.
도 3은 도 2에 도시된 I-I'선의 단면도이다.
도 4 내지 도 6은 도 2에 도시된 Ⅱ-Ⅱ'선의 단면도로서 더미 부재의 다양한 구성을 보여주기 위한 도면이다.
도 7은 도 2에 도시된 화소의 등가 회로도이다.
도 8은 본 발명의 제2 실시 예에 따른 표시 장치의 화소의 레이아웃이다.
도 9는 도 8에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 10은 본 발명의 제3 실시 예에 따른 표시 장치의 화소의 레이아웃이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제 1, 제 2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 소자, 제 1 구성요소 또는 제 1 섹션은 본 발명의 기술적 사상 내에서 제 2 소자, 제 2 구성요소 또는 제 2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(500)는 표시 패널(100), 게이트 구동부(200), 데이터 구동부(300), 및 구동 회로 기판(400)을 포함한다.
표시 패널(100)은 복수의 화소들(PX11~PXnm), 복수의 게이트 라인들(GL1~GLn), 및 복수의 데이터 라인들(DL1~DLm)을 포함한다. 표시 패널(100)의 평면상의 영역은 표시 영역(DA) 및 표시 영역(DA) 주변의 비 표시 영역(NDA)을 포함한다.
화소들(PX11~PXnm)은 매트릭스 형태로 배열되어 표시 영역(DA)에 배치된다. 예를 들어 화소들(PX11~PXnm)은 서로 교차하는 n개의 행들 및 m개의 열들로 배열될 수 있다. m 및 n은 0보다 큰 정수이다.
게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)은 서로 절연되어 교차하도록 배치된다. 게이트 라인들(GL1~GLn)은 게이트 구동부(200)에 연결되어 게이트 신호들을 수신할 수 있다. 데이터 라인들(DL1~DLm)은 데이터 구동부(300)에 연결되어 아날로그 형태의 데이터 전압들을 수신할 수 있다.
화소들(PX11~PXnm)은 대응하는 게이트 라인들(GL1~GLn) 및 대응하는 데이터 라인들(DL1~DLm)에 연결된다. 화소들(PX11~PXnm)은 대응하는 게이트 라인들(GL1~GLn)을 통해 제공받은 게이트 신호들에 응답하여 대응하는 데이터 라인들(DL1~DLm)을 통해 데이터 전압들을 제공받는다. 화소들(PX11~PXnm)은 데이터 전압들에 대응하는 계조를 표시한다.
게이트 구동부(200)는 구동 회로 기판(400)에 실장된 타이밍 컨트롤러(미 도시됨)로부터 제공된 게이트 제어 신호에 응답하여 게이트 신호들을 생성한다. 게이트 신호들은 게이트 라인들(GL1~GLn)을 통해 순차적으로 행 단위로 배열된 화소들(PX11~PXnm)에 제공된다. 그 결과 화소들(PX11~PXnm)은 행 단위로 구동될 수 있다.
게이트 구동부(200)는 표시 영역(DA)의 좌측에 인접한 비표시 영역(NDA)에 배치될 수 있다. 게이트 구동부(200)는 표시 영역(DA)의 좌측에 인접한 비표시 영역(NDA)에 ASG(Amorphous Silicon TFT Gate driver circuit) 형태로 실장 될 수 있다. 그러나, 이에 한정되지 않고, 게이트 구동부(200)는 표시 영역(DA)의 좌측에 인접한 비표시 영역(NDA)에 칩 온 글래스(COG: Chip on Glass) 방식으로 실장되거나 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 연결될 수 있다.
데이터 구동부(300)는 타이밍 컨트롤러로부터 영상 신호들 및 데이터 제어 신호를 제공받는다. 데이터 구동부(300)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 아날로그 데이터 전압들을 생성한다. 데이터 전압들은 데이터 라인들(DL1~DLm)을 통해 화소들(PX11~PXnm)에 제공된다.
데이터 구동부(300)는 복수의 소스 구동칩들(310_1~310_k)을 포함한다. k는 0보다 크고 m보다 작은 정수이다. 소스 구동칩들(310_1~310_k)은 대응하는 연성회로기판들(320_1~320_k) 상에 실장되어 구동 회로 기판(400)과 표시영역(DA)의 상부에 인접한 비 표시 영역(NDA)에 연결된다. 즉, 데이터 구동부(300)는 테이프 캐리어 패키지 방식으로 표시 패널(100)에 연결될 수 있다. 그러나 이에 한정되지 않고, 소스 구동칩들(310_1~310_k)은 표시영역(DA)의 상부에 인접한 비 표시 영역(NDA)에 칩 온 글래스 방식으로 실장될 수 있다.
도 2는 도 1에 도시된 화소의 레이 아웃이다.
도 2에는 하나의 화소(PXij)만을 도시하였으나, 도 1에 도시된 다른 화소들 역시 동일한 구성을 가질 것이다. 이하, 설명의 편의를 위해 하나의 화소(PXij)의 구성이 설명될 것이다.
도 2를 참조하면, 각각의 데이터 라인(DL1~DLm)은 제1 데이터 라인(DLj) 및 제2 데이터 라인(DLj+1)을 포함한다. 화소(PXij)는 대응하는 게이트 라인(GLi) 및 대응하는 제1 및 제2 데이터 라인들(DLj,DLj+1)에 연결된다.
게이트 라인(GLi)은 제1 방향(D1)으로 연장된다. 제1 및 제2 데이터 라인들(DLj,DLj+1)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 제1 방향(D1)은 행 방향에 대응되고, 제2 방향(D2)은 열 방향에 대응된다.
화소(PXij)는 제1 서브 화소 및 제2 서브 화소를 포함한다. 제1 서브 화소는 제1 트랜지스터(TR1) 및 제1 화소 전극(PE1)을 포함한다. 제2 서브 화소는 제2 트랜지스터(TR2), 및 제2 화소 전극(PE2)을 포함한다. 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 제2 방향(D2)에서 서로 소정의 간격을 두고 이격되어 배치된다. 제1 및 제2 트랜지스터들(TR1,TR2)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 사이에 배치된다.
제1 트랜지스터(TR1)는 게이트 라인(GLi)으로부터 분기된 제1 게이트 전극(GE1), 제1 데이터 라인(DLj)으로부터 분기된 제1 소스 전극(SE1), 및 제1 화소 전극(PE1)에 연결된 제1 드레인 전극(DE1)을 포함한다. 제1 드레인 전극(DE1)은 연장되어 제1 컨택홀(H1)을 통해 제1 화소 전극(PE1)으로부터 분기된 제1 연결 전극(CNE1)에 전기적으로 연결된다.
제2 트랜지스터(TR2)는 게이트 라인(GLi)으로부터 분기된 제2 게이트 전극(GE2), 제2 데이터 라인(DLj+1)으로부터 분기된 제2 소스 전극(SE2), 및 제2 화소 전극(PE2)에 연결된 제2 드레인 전극(DE2)을 포함한다. 제2 드레인 전극(DE2)은 연장되어 제2 컨택홀(H2)을 통해 제2 화소 전극(PE2)으로부터 분기된 제2 연결 전극(CNE2)에 전기적으로 연결된다.
제1 및 제2 데이터 라인들(DLj,DLj+1)은 제1 및 제2 화소 전극들(PE1,PE2)의 좌우 경계의 소정의 영역에 오버랩되도록 배치될 수 있다. 예를 들어, 제1 데이터 라인(DLj)은 제1 및 제2 화소 전극들(PE1,PE2)의 좌측 경계의 소정의 영역에 오버랩되도록 배치된다. 제2 데이터 라인(DLj+1)은 제1 및 제2 화소 전극들(PE1,PE2)의 우측 경계의 소정의 영역에 오버랩되도록 배치된다.
스토리지 라인(SL)은 제1 방향(D1)으로 연장된다. 또한, 스토리지 라인(SL)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 사이에서 제1 화소 전극(PE1)의 하부 경계의 소정의 영역에 부분적으로 오버랩되도록 배치될 수 있다. 스토리지 라인(SL)은 게이트 라인(GLi)과 동일층에 배치될 수 있다. 스토리지 라인(SL)은 스토리지 전압을 인가받을 수 있다.
게이트 라인(GLi)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 사이에서 제1 방향(D1)으로 연장된다. 또한, 게이트 라인(GLi)은 제2 화소 전극(PE2)의 상부 경계의 소정의 영역에 부분적으로 오버랩되도록 배치될 수 있다.
제1 화소 전극(PE1)은 제1 줄기부(PE1a), 복수의 제1 가지부들(PE1b), 제1 연결부(PE1c), 및 제1 연결 전극(CNE1)을 포함한다. 제1 줄기부(PE1a)는 도 2에 도시된 바와 같이 십자 형상을 가질 수 있다. 제1 가지부들(PE1b)은 제1 줄기부(PE1a)로부터 방사형으로 돌출되어 연장된다. 이러한 경우, 제1 서브 화소는 제1 줄기부(PE1a)에 의해 4개의 도메인들로 구분될 수 있다.
제1 가지부들(PE1b)은 각 도메인에 대응되어, 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 제1 가지부들(PE1b)은 제1 줄기부(PE1a)에 의해 구획된 각각의 도메인 내에서 서로 평행하게 연장되며 서로 이격되어 배열된다. 서로 인접한 제1 가지부들(PE1b)은 마이크로미터 단위의 거리로 서로 이격되어 복수의 미세 슬릿들을 형성한다.
표시 패널(100)은 제1 기판, 제2 기판, 및 제1 기판과 제2 기판 사이에 배치된 액정층(도 3에 도시됨)을 포함한다. 전술한 제1 화소 전극(PE1)의 제1 줄기부(PE1a) 및 제1 가지부들(PE1b)의 구성에 의해 액정층의 액정 분자들은 평면상에서 특정의 방위각으로 정렬될 수 있다.
복수의 미세 슬릿들에 의해 제1 서브 화소의 액정층의 액정분자들은 도메인별로 서로 다른 방향으로 프리틸트된다. 예를 들어, 액정 분자가 기울어지는 방향은 도 2에 도시된 바와 같이 제1 줄기부(PE1a)로 향하는 4개의 방향으로 구성될 수 있다. 따라서 액정 분자의 배향 방향이 서로 다른 네 개의 도메인이 액정층에 형성된다. 이와 같이 액정분자가 기울어지는 방향을 다양하게 하면 표시 장치(500)의 기준 시야각이 커질 수 있다.
제1 연결부(PE1c)는 제1 화소 전극(PE1)의 상부 경계에서 제1 줄기부(PE1a) 및 제1 가지부들(PE1b)을 연결한다.
제1 연결 전극(CNE1)은 제2 방향(D2)으로 연장된 제1 줄기부(PE1a)의 하부의 좌측에 인접한 두 개의 제1 가지부들(PE1b)로부터 각각 분기된다. 제1 연결 전극(CNE1)은 제1 방향(D1)과 예각을 갖고 연장되어 제1 컨택홀(H1)을 통해 제1 트랜지스터(TR1)의 제1 드레인 전극(DE1)에 전기적으로 연결된다. 예시적인 실시 예로서 제1 연결 전극(CNE1)은 제1 방향(D1)과 30도 내지 60도를 갖고 연장될 수 있다.
제1 화소 전극(PE1)은 투명 도전성 물질로 형성될 수 있다. 예를 들어, 제1 화소 전극(PE1)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 물질을 포함할 수 있다.
제2 화소 전극(PE2)의 평면상의 면적은 제1 화소 전극(PE1)의 평면상의 면적보다 크다. 제2 화소 전극(PE2)은 제1 화소 전극(PE1)과 동일한 물질로 형성될 수 있다.
제2 화소 전극(PE2)은 제2 줄기부(PE2a), 복수의 제2 가지부들(PE2b), 제2 연결부(PE2c), 및 제2 연결 전극(CNE2)을 포함한다. 제2 화소 전극(PE2)의 제2 줄기부(PE2a) 및 제2 가지부들(PE2b)은 제1 화소 전극(PE1)의 제1 줄기부(PE1a) 및 제1 가지부들(PE1b)과 실질적으로 동일한 구성을 가지므로 설명을 생략한다.
제2 연결부(PE2c)는 제2 화소 전극(PE2)의 하부 경계에서 제2 줄기부(PE2a) 및 제2 가지부들(PE2b)을 연결한다.
제2 연결 전극(CNE2)은 제1 내지 제5 연장부들(EX1~EX5)을 포함한다. 제1 연장부(EX1)는 제2 줄기부(PE2a)의 상부의 우측에 인접한 두 개의 제2 가지부들(PE2b)로부터 각각 분기된다. 제1 연장부(EX1)는 제1 방향(D1)과 예각을 갖고 연장된다. 예시적인 실시 예로서 제1 연장부(EX1)는 제1 방향(D1)과 30도 내지 60도를 갖고 연장될 수 있다.
제2 연장부(EX2)는 제1 연장부(EX1)의 상부에 연결되어 상부 방향으로 연장된다. 제3 연장부(EX3)는 제2 연장부(EX2)의 상부에 연결되어 제1 방향(D1)과 둔각을 갖고 연장된다. 예시적인 실시 예로서 제3 연장부(EX3)는 제1 방향(D1)과 120도 내지 150도를 갖고 연장될 수 있다. 제2 및 제3 연장부들(EX2,EX3)은 제2 트랜지스터(TR2)와 부분적으로 오버랩되도록 배치될 수 있다.
제4 연장부(EX4)는 제3 연장부(EX3)의 상부에 연결되어 상부 방향으로 연장된다. 제5 연장부(EX5)는 제4 연장부(EX4)의 상부에 연결되고, 제1 방향(D1)과 예각을 갖고 연장된다. 제5 연장부(EX5)는 연장되어 제2 컨택홀(H2)을 통해 제2 트랜지스터(TR2)의 제2 드레인 전극(DE2)에 전기적으로 연결된다. 예시적인 실시 예로서 제5 연장부(EX5)는 제1 방향(D1)과 30도 내지 60도를 갖고 연장될 수 있다.
전술한 제1 및 제2 화소 전극들(PE1,PE2)의 구성은 표시 장치(500)의 응답속도을 빠르게 하고, 액정 분자들의 배열이 틀어지는 텍스쳐를 감소시킬 수 있다.
컬러 필터(CF)는 제2 방향(D2)으로 연장되어 화소(PXij)에 오버랩되도록 배치된다. 실질적으로 표시 영역(DA)에서 복수의 컬러 필터들(CF)이 제2 방향(D2)으로 연장되어 배치된다. 각 컬러 필터(CF)는 제2 방향(D2)으로 배열된 화소들에 오버랩되도록 배치된다. 컬러 필터들(CF)은 제1 방향(D1)에서 서로 인접하도록 배치되어 서로 접촉될 수 있다.
더미 부재(DM)는 제2 방향(D2)에서 서로 인접한 화소 사이에 배치된다. 예를 들어, 더미 부재(DM)는 도 2에 도시된 화소(PXij) 및 화소(PXij)의 하부에 배치된 화소 사이에 배치될 수 있다. 또한, 도시하지 않았으나, 더미 부재(DM)는 도 2에 도시된 화소(PXij) 및 화소(PXij)의 상부에 배치된 화소 사이에 배치될 수 있다.
구체적으로, 더미 부재(DM)는 제2 방향(D2)에서 서로 인접하고 다른 화소에 배치된 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에 배치된다. 예를 들어, 더미 부재(DM)는 화소(PXij)의 제2 화소 전극(PE2) 및 화소(PXij)의 하부에 배치된 화소의 제1 화소 전극 사이에 배치될 수 있다.
더미 부재(DM)는 제1 방향(D1)으로 연장된다. 제1 방향(D1)에서 더미 부재(DM)의 길이는 제1 방향(D1)에서 제1 및 제2 화소 전극들(PE1,PE2)의 좌우 폭보다 작게 형성된다.
제1 방향(D1)에서 더미 부재(DM)의 중심부는 제1 및 제2 화소 전극들(PE1,PE2)의 중심부에 대응하도록 배치된다. 예를 들어, 제1 방향(D1)에서 더미 부재(DM)의 중심부는 제2 방향(D2)으로 연장된 제1 및 제2 줄기부들(PE1a,PE2a)에 대응하도록 배치된다.
더미 부재(DM)는 게이트 라인(GLi)과 동일층에 배치되거나 데이터 라인들(DLj,DLj+1)과 동일층에 배치될 수 있다. 또한, 더미 부재(DM)는 게이트 라인(GLi) 및 데이터 라인들(DLj,DLj+1)과 동일층에 배치될 수 있다. 이러한 구성은 이하 상세히 설명될 것이다.
이하, 평면상에서 제1 방향(D1)으로 연장된 제1 줄기부(PE1a)보다 상부의 영역에서 제1 화소 전극(PE1)의 중심부의 소정의 영역은 제1 영역(A1)으로 정의된다. 평면상에서 제1 방향(D1)으로 연장된 제2 줄기부(PE2a)보다 하부의 영역에서 제2 화소 전극(PE2)의 중심부의 소정의 영역은 제2 영역(A2)으로 정의된다.
정상적인 액정의 배향 방향(또는 방향자)은 도 2에 도시된 화살표와 같이, 제1 서브 화소에서 제1 줄기부(PE1a)로 향하는 4개의 방향으로 구성되고, 제2 서브 화소에서 제2 줄기부(PE2a)로 향하는 4개의 방향으로 구성될 수 있다.
제1 및 제2 화소 전극들(PE1,PE2)이 도 2에 도시된 바와 같은 구성을 가지더라도 외부의 압력 및 충격이 표시 장치(500)에 가해질 경우, 제1 영역(A1) 및 제2 영역(A2)에서 액정의 방향자(director)가 틀어질 수 있다. 예를 들어, 더미 부재(DM)가 사용되지 않고 외부의 압력 및 충격이 표시 장치(500)에 가해질 경우, 제1 및 제2 영역들(A1,A2)에서 액정 분자들의 방향자가 도 2에 도시된 화살표와 다른 방향으로 틀어질 수 있다. 방향자가 틀어진 액정 분자들은 정상적인 배향 방향으로 복원되지 않을 수 있다.
그러나, 더미 부재(DM)는 액정 분자들의 배향 방향에 대한 제어력을 상승시킬 수 있다. 따라서, 외부의 압력 및 충격이 표시 장치(500)에 가해지더라도 더미 부재(DM)에 의해 제1 및 제2 영역들(A1,A2)의 액정 분자들의 방향자는 제1 및 제2 줄기부들(PE1a,PE2a)를 향하도록 제어될 수 있다. 이러한 더미 부재(DM)의 구체적인 구성은 후술될 것이다.
도 3은 도 2에 도시된 I-I'선의 단면도이다.
도 3을 참조하면, 표시 패널(100)은 제1 기판(110), 제1 기판(110)과 마주보는 제2 기판(120), 및 제1 기판(110)과 제2 기판(120) 사이에 배치된 액정층(LC)을 포함한다. 제1 기판(110)은 제1 베이스 기판(111), 및 제1 베이스 기판(111) 상에 배치된 제1 트랜지스터(TR1), 컬러 필터(CF), 및 제1 화소 전극(PE1)을 포함한다.
제2 트랜지스터(TR2) 및 제2 화소 전극(PE2)의 단면 구성은 제1 트랜지스터(TR1) 및 제1 화소 전극(PE1)과 실질적으로 동일하다. 따라서, 이하 제1 트랜지스터(TR1) 및 제1 화소 전극(PE1)의 단면 구성이 상세히 설명되고, 제2 트랜지스터(TR2) 및 제2 화소 전극(PE2)의 단면 구성에 대한 설명은 생략된다.
제1 베이스 기판(111) 상에 제1 트랜지스터(TR1)의 제1 게이트 전극(GE1)이 배치된다. 제1 베이스 기판(111)은 투명 또는 불투명한 절연 기판일 수 있다. 예를 들어, 제1 베이스 기판(111)은 실리콘 기판, 유리 기판, 및 플라스틱 기판일 수 있다. 스토리지 라인(SL)은 제1 베이스 기판(111) 상에 배치된다. 스토리지 라인(SL)은 제1 게이트 전극(GE1)과 동일층에 배치된다.
제1 베이스 기판(111) 상에 제1 게이트 전극(GE1) 및 스토리지 라인(SL)을 덮도록 제1 절연막(INS1)이 배치된다. 제1 절연막(INS1)은 게이트 절연막으로 정의될 수 있다. 제1 절연막(INS1)은 무기 물질을 포함하는 무기 절연막일 수 있다.
제1 게이트 전극(GE1)을 덮고 있는 제1 절연막(INS1) 상에 제1 트랜지스터(TR1)의 제1 반도체 층(SM1)이 배치된다. 도시하지 않았으나, 제1 반도체 층(SM1)은 액티브 층 및 오믹 콘택층을 포함할 수 있다.
제1 반도체 층(SM1) 및 제1 절연막(INS1) 상에 제1 트랜지스터(TR1)의 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)이 서로 이격되어 배치된다. 제1 반도체 층(SM1)은 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1) 사이에서 전도 채널(conductive channel)을 형성한다.
제1 트랜지스터(TR1)를 덮도록 제1 절연막(INS1) 상에 컬러 필터(CF)가 배치된다. 서로 인접한 컬러 필터들(CF)의 경계의 소정의 영역은 서로 중첩될 수 있다. 컬러 필터(CF)는 화소를 투과하는 광에 색을 제공한다. 컬러 필터(CF)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있다. 컬러 필터들(CF)은 제1 방향(D1)으로 적색, 녹색, 및 청색 컬러 필터들의 순서로 배치될 수 있다.
컬러 필터(CF)를 관통하여 제1 드레인 전극(DE1)의 소정의 영역을 노출시키는 제1 컨택홀(H1)이 형성된다. 컬러 필터(CF) 상에 제1 화소 전극(PE1)이 배치된다. 제1 화소 전극(PE1)으로부터 분기된 제1 연결 전극(CNE1)은 제1 컨택홀(H1)을 통해 제1 드레인 전극(DE1)에 전기적으로 연결된다.
제2 기판(120)은 제2 베이스 기판(121) 및 제2 베이스 기판(121)의 하부에 배치된 블랙 매트릭스(BM) 및 공통 전극을 포함한다. 구체적으로 제2 베이스 기판(121)의 하부에 블랙 매트릭스(BM)가 배치된다. 블랙 매트릭스(BM)는 제2 방향(D2)에서 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 사이에 대응하는 영역에 배치되어 제1 방향(D1)으로 연장된다.
도시하지 않았으나, 블랙 매트릭스(BM)는 제1 방향(D1)에서 서로 인접한 제1 화소 전극들(PE1) 사이 및 서로 인접한 제2 화소 전극들(PE2) 사이에 대응하는 영역에 배치되어 제2 방향(D2)으로 연장된다. 또한, 블랙 매트릭스(BM)는 데이터 라인들(DLj,DLj+1)과 오버랩되도록 배치될 수 있다. 블랙 매트릭스(BM)는 영상이 표시되지 않는 영역에서 불필요한 광을 차단한다.
블랙 매트릭스(BM)를 덮도록 제2 베이스 기판(121) 하부에 제2 절연막(INS2)이 배치된다. 제2 절연막(INS2)은 유기 물질을 포함하는 유기 절연막일 수 있다. 제2 절연막(INS2) 하부에 공통 전극(CE)이 배치된다. 공통 전극(CE)은 투명 도전성 물질로 형성될 수 있다. 예를 들어, 공통 전극(CE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 물질을 포함할 수 있다.
제1 트랜지스터(TR1)를 통해 제1 화소 전극(PE1)에 데이터 전압이 인가된다. 공통 전극(CE)에는 공통 전압이 인가된다. 데이터 전압 및 공통 전압의 전압 차이에 의해 제1 화소 전극(PE1)과 공통 전극(CE) 사이에 전계가 형성된다.
제1 화소 전극(PE1)과 공통 전극(CE) 사이에 형성된 전계에 의해 액정층(LC)의 액정 분자들이 구동된다. 전계에 의해 구동된 액정 분자들에 의해 광 투과율이 조절되어 영상이 표시된다. 화소(PXij)의 제1 서브 화소와 제2 서브 화소의 구동은 이하, 도 7을 참조하여 상세히 설명될 것이다.
도 4 내지 도 6은 도 2에 도시된 Ⅱ-Ⅱ'선의 단면도로서 더미 부재의 다양한 구성을 보여주기 위한 도면이다.
도 4를 참조하면, 제1 베이스 기판(111) 상에 더미 부재(DM)가 배치된다. 더미 부재(DM)는 게이트 라인(GLi)과 동일한 물질로 동시에 형성되어 게이트 라인(GLi)과 동일층에 배치된다. 따라서, 더미 부재(DM)는 게이트 라인(GLi)으로부터 분기된 제1 게이트 전극(GE1)과 동일한 물질로 동시에 패터닝되어 제1 게이트 전극(GE1)과 동일층에 배치될 수 있다.
더미 부재(DM)를 덮도록 제1 베이스 기판(111) 상에 제1 절연막(INS1)이 배치된다. 제1 절연막(INS1) 상에 컬러 필터(CF)가 배치된다.
더미 부재(DM)가 배치된 영역에 대응하는 컬러 필터(CF)의 영역은 단차 영역(DHA)으로 정의된다. 단차 영역(DHA)의 컬러 필터(CF)의 높이는 단차 영역(DHA) 주변의 컬러 필터(CF)의 높이보다 높다. 단차 영역(DHA)의 폭은 더미 부재(DM)의 폭보다 같거나 넓을 수 있다. 설명의 편의를 위해 도 4에서 단차 영역(DHA)의 폭은 더미 부재(DM)의 폭보다 넓게 도시되었다.
단차 영역(DHA)의 컬러 필터(CF)는 단차 영역(DHA)의 컬러 필터(CF)의 높이와 단차 영역(DHA) 주변의 컬러 필터(CF)의 높이 차로 정의되는 제1 단차(DH1)를 갖는다. 제1 단차(DH1)는 더미 부재(DM)의 두께에 대응하는 크기를 갖는다. 더미 부재(DM)의 두께는 더미 부재(DM)의 저면과 상면 사이의 높이 차로 정의될 수 있다.
도 4에 도시된 바와 같이, 단차 영역(DHA)의 컬러 필터(CF)의 좌우 경계는 단차 영역(DHA)의 컬러 필터(CF)의 상면으로 갈수록 단차 영역(DHA)의 컬러 필터(CF)의 좌우 폭이 좁아지는 경사면을 갖는다. 이러한 경우, 액정 분자들(10)은 단차 영역(DHA)의 컬러 필터(CF)의 경사면에 의해 소정의 방향으로 프리틸트된다.
소정의 방향으로 프리틸트된 액정 분자들(10)의 영향으로 제1 영역(A1) 및 제2 영역(A2)에 배치된 액정 분자들은 소정의 방향으로 프리틸트된 액정 분자들(10)과 실질적으로 동일한 방향으로 프리틸트될 수 있다.
그 결과 제1 영역(A1)에 배치된 액정 분자들의 방향자는 제1 줄기부(PE1a)를 향하도록 제어된다. 또한, 제2 영역(A2)에 배치된 액정 분자들의 방향자는 제2 줄기부(PE2a)를 향하도록 제어된다. 즉, 제1 및 제2 영역들(A1,A2)에 배치된 액정 분자들의 배향 방향의 제어력이 강화된다.
더미 부재(DM)가 사용되지 않을 경우, 액정 분자들의 초기 배향 방향은 제1 및 제2 줄기부들(PE1a,PE2a)을 향할 수 있다. 그러나, 외부의 압력이나 충격이 표시 장치(500)에 가해질 경우, 제1 및 제2 영역들(A1,A2)에서 액정 분자들의 방향자가 제1 및 제2 줄기부들(PE1a,PE2a)을 향하지 않고 다른 방향으로 틀어질 수 있다. 다른 방향으로 틀어진 제1 및 제2 영역들(A1,A2)의 액정 분자들은 초기 배향 방향으로 복원되지 않을 수 있다.
그러나, 더미 부재(DM)에 의해 형성된 컬러 필터(CF)의 단차 영역(DHA)으로 인해 제1 영역(A1) 및 제2 영역(A2)에 배치된 액정 분자들의 방향자의 제어력이 제1 줄기부(PE1a) 및 제2 줄기부(PE2a)를 향하도록 강화된다. 이러한 경우, 외부의 압력 및 충격이 표시 장치(500)에 가해지더라도 제1 및 제2 영역들(A1,A2)의 액정 분자들의 방향자는 제1 및 제2 줄기부들(PE1a,PE2a)를 향하도록 유지될 수 있다.
앞서, 도 2에서 설명된 컬러 필터(CF) 역시 제1 트랜지스터(TR1)에 의해 단차를 가질 수 있으나, 설명의 편의를 위해 도 2 에서는 제1 트랜지스터(TR1)에 의해 형성될 수 있는 컬러 필터(CF)의 단차가 생략되었다.
도 5를 참조하면, 제1 베이스 기판(111) 상에 제1 절연막(INS1)이 배치되고, 제1 절연막(INS1) 상에 더미 부재(DM)가 배치된다.
더미 부재(DM)는 제1 및 제2 데이터 라인들(DLj,DLj+1)과 동일한 물질로 동시에 형성되어 제1 및 제2 데이터 라인들(DLj,DLj+1)과 동일층에 배치된다. 따라서, 더미 부재(DM)는 제1 데이터 라인(DLj)으로부터 분기된 제1 소스 전극(SE1)과 동일한 물질로 동시에 패터닝되어 제1 소스 전극(SE1)과 동일층에 배치될 수 있다.
더미 부재(DM)를 덮도록 제1 절연막(INS1) 상에 컬러 필터(CF)가 배치된다. 더미 부재(DM)가 배치된 층만 다를 뿐 컬러 필터(CF)가 단차 영역(DHA)에서 제1 단차(DH1)를 갖는 구성은 실질적으로 도 4와 동일하다.
따라서, 액정 분자들(10)은 제1 단차(DH1)를 갖는 단차 영역(DHA)의 컬러 필터(CF)의 경사면에 의해 소정의 방향으로 프리틸트된다. 더미 부재(DM)에 의해 형성된 컬러 필터(CF)의 단차 영역(DHA)으로 인해 제1 및 제2 영역들(A1,A2)에 배치된 액정 분자들의 방향자의 제어력이 강화되는 구성은 도 4에서 설명된 바와 같다.
도 6을 참조하면, 더미 부재(DM)는 제1 더미 부재(DM1) 및 제1 더미 부재(DM1)와 동일한 크기를 갖는 제2 더미 부재(DM2)를 포함한다. 제1 더미 부재(DM1)는 제1 베이스 기판(111) 상에 배치된다. 제1 더미 부재(DM1)는 게이트 라인(GLi)과 동일한 물질로 동시에 형성되어 게이트 라인(GLi)과 동일층에 배치된다.
제1 더미 부재(DM1)를 덮도록 제1 베이스 기판(111) 상에 제1 절연막(INS1)이 배치된다. 제1 더미 부재(DM1)와 오버랩되도록 제1 절연막(INS1) 상에 제2 더미 부재(DM2)가 배치된다. 제2 더미 부재(DM2)는 제1 및 제2 데이터 라인들(DLj,DLj+1)과 동일한 물질로 동시에 형성되어 제1 및 제2 데이터 라인들(DLj,DLj+1)과 동일층에 배치된다.
제1 및 제2 더미 부재들(DM1,DM2)이 배치된 영역에 대응하는 컬러 필터(CF)의 영역은 단차 영역(DHA)으로 정의된다. 단차 영역(DHA)의 컬러 필터(CF)의 높이는 단차 영역(DHA) 주변의 컬러 필터(CF)의 높이보다 높다.
단차 영역(DHA)의 컬러 필터(CF)는 단차 영역(DHA)의 컬러 필터(CF)의 높이와 단차 영역(DHA) 주변의 컬러 필터(CF)의 높이 차로 정의되는 제2 단차(DH2)를 갖는다. 제2 단차(DH2)는 제1 및 제2 더미 부재들(DM1,DM2)의 두께들의 합에 대응하는 크기를 갖는다.
도 6에 도시된 바와 같이, 단차 영역(DHA)의 컬러 필터(CF)의 좌우 경계는 단차 영역(DHA)의 컬러 필터(CF)의 상면으로 갈수록 단차 영역(DHA)의 컬러 필터(CF)의 좌우 폭이 좁아지는 경사면을 갖는다. 이러한 경우, 액정 분자들(10)은 단차 영역(DHA)의 컬러 필터(CF)의 경사면에 의해 소정의 방향으로 프리틸트된다.
단차의 크기에 차이만 있을 뿐 제1 및 제2 더미 부재들(DM1,DM2)에 의해 형성된 컬러 필터(CF)의 단차 영역(DHA)으로 인해 제1 및 제2 영역들(A1,A2)에 배치된 액정 분자들의 방향자의 제어력이 강화되는 구성은 실질적으로 도 4에서 설명된 바와 같다.
결과적으로, 본 발명의 제1 실시 예에 따른 표시 장치(500)는 외부의 압력 및 충격에 대해 액정의 방향자의 제어력을 강화할 수 있다.
도 7은 도 2에 도시된 화소의 등가 회로도이다.
도 7을 참조하면, 화소(PXij)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함한다. 제1 서브 화소(SPX1)는 제1 트랜지스터(TR1), 제1 액정 커패시터(CLC1), 및 스토리지 커패시터(CST)를 포함한다. 제2 서브 화소(SPX2)는 제2 트랜지스터(TR2) 및 제2 액정 커패시터(CLC2)를 포함한다.
제1 액정 커패시터(CLC1)는 액정층(LC)을 사이에 두고, 제1 화소 전극(PE1)과 공통 전극(CE)에 의해 형성된다. 스토리지 커패시터(CST)는 서로 부분적으로 오버랩되는 제1 화소 전극(PE1)과 스토리지 라인(SL)에 의해 형성된다. 제2 액정 커패시터(CLC2)는 액정층(LC)을 사이에 두고, 제2 화소 전극(PE2)과 공통 전극(CE)에 의해 형성된다.
이하, 제1 데이터 라인(DLj)을 통해 수신된 데이터 전압은 제1 데이터 전압으로 정의된다. 제2 데이터 라인(DLj+1)을 통해 수신된 데이터 전압은 제2 데이터 전압으로 정의된다.
제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)는 게이트 라인(GLi)을 통해 제공받은 게이트 신호에 응답하여 턴 온 된다. 제1 데이터 라인(DLj)을 통해 수신된 제1 데이터 전압은 턴 온된 제1 트랜지스터(TR1)를 통해 제1 화소 전극(PE1)에 제공된다. 공통 전극(CE)에는 공통 전압(Vcom)이 제공된다.
제1 화소 전극(PE1)에 제공되는 제1 데이터 전압과 공통 전극(CE)에 제공되는 공통 전압(Vcom)의 레벨 차이에 대응되는 제1 화소 전압이 제1 액정 커패시터(CLC1)에 충전된다. 따라서, 제1 서브 화소(SPX1)에는 제1 화소 전압이 충전된다. 스토리지 커패시터(CST)는 제1 액정 커패시터(CLC1)에 충전된 제1 화소 전압을 보완해주는 역할을 한다.
제2 데이터 라인(DLj+1)을 통해 수신된 제2 데이터 전압은 턴 온된 제2 트랜지스터(TR2)를 통해 제2 화소 전극(PE2)에 제공된다. 제2 화소 전극(PE2)에 제공되는 제2 데이터 전압과 공통 전극(CE)에 제공되는 공통 전압(Vcom)의 레벨 차이에 대응되는 제2 화소 전압이 제2 액정 커패시터(CLC2)에 충전된다. 따라서, 제2 서브 화소(SPX2)에는 제2 화소 전압이 충전된다.
제2 데이터 전압과 공통 전압(Vcom)의 레벨 차이는 제1 데이터 전압과 공통 전압(Vcom)의 레벨 차이보다 작은 값을 갖는다. 따라서, 제2 화소 전압은 제1 화소 전압보다 작은 크기를 갖는다.
화소(PXij)의 제1 및 제2 서브 화소들(SPX1,SPX2)에 서로 다른 크기의 제1 및 제2 화소 전압들이 충전될 경우, 표시 장치(500)를 바라보는 사람의 눈은 제1 화소 전압과 제2 화소 전압의 중간값에 대응하는 계조를 시인한다. 이러한 경우, 중간 계조 이하에서 감마 커브의 왜곡에 의해 발생되는 측면 시야각의 저하가 방지될 수 있어 측면 시인성이 개선될 수 있다.
도 8은 본 발명의 제2 실시 예에 따른 표시 장치의 화소의 레이아웃이다. 도 9는 도 8에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 8에 도시된 화소(PXij)는 더미 부재(DM)의 구성이 다른 것을 제외하면, 도 2에 도시된 화소(PXij)와 동일한 구성을 갖는다. 따라서, 이하, 도 8 및 도 9에 도시된 더미 부재(DM)의 구성만이 설명될 것이다.
도 8을 참조하면, 더미 부재(DM)는 제1 방향(D1)으로 연장된다. 더미 부재(DM)는 제1 더미 부재(DM1) 및 평면상에서 제1 더미 부재(DM1)보다 작은 크기를 갖고 제1 더미 부재(DM1)에 오버랩되는 제2 더미 부재(DM2)를 포함한다.
제2 방향(D2)에서 제1 더미 부재(DM1)의 상부의 소정의 영역은 인접한 제2 화소 전극(PE2)의 하부 경계의 소정의 영역과 오버랩되도록 배치된다. 제2 방향(D2)에서 제1 더미 부재(DM1)의 하부의 소정의 영역은 인접한 제1 화소 전극(PE1)의 상부 경계의 소정의 영역과 오버랩되도록 배치된다.
구체적으로, 제2 방향(D2)에서 제1 더미 부재(DM1)의 상부의 소정의 영역은 인접한 제2 화소 전극(PE2)의 제2 연결부(PE2c)의 하부의 소정의 영역과 오버랩되도록 배치된다. 제2 방향(D2)에서 제1 더미 부재(DM1)의 하부의 소정의 영역은 인접한 제1 화소 전극(PE1)의 제1 연결부(PE1c)의 하부의 소정의 영역과 오버랩되도록 배치된다.
제2 더미 부재(DM2)는 제2 방향(D2)에서 서로 인접하고 다른 화소에 배치된 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에 배치된다.
제1 방향(D1)에서 제1 및 제2 더미 부재들(DM1,DM2)의 길이는 제1 방향(D1)에서 제1 및 제2 화소 전극들(PE1,PE2)의 좌우 폭보다 작게 형성된다. 제1 방향(D1)에서 제1 더미 부재(DM1)의 길이는 제2 더미 부재(DM2)의 길이보다 길게 형성된다. 제1 방향(D1)에서 제1 및 제2 더미 부재들(DM1,DM2)의 중심부는 제1 및 제2 화소 전극들(PE1,PE2)의 중심부에 대응하도록 배치된다.
도 9를 참조하면, 제1 베이스 기판(111) 상에 제1 더미 부재(DM1)가 배치되고, 제1 더미 부재(DM1)를 덮도록 제1 베이스 기판(111) 상에 제1 절연막(INS1)이 배치된다.
제1 절연막(INS1) 상에 제1 더미 부재(DM1)에 오버랩되고, 제1 더미 부재(DM1)보다 작은 폭을 갖는 제2 더미 부재(DM2)가 배치된다. 제2 더미 부재를 덮도록 컬러 필터(CF)가 제1 절연막(INS1) 상에 배치된다.
제1 및 제2 더미 부재들(DM1,DM2)이 배치된 영역에 대응하는 컬러 필터(CF)의 영역은 단차 영역(DHA)으로 정의된다. 단차 영역(DHA)의 컬러 필터(CF)의 높이는 단차 영역(DHA) 주변의 컬러 필터(CF)의 높이보다 높다.
제1 단차 영역(DHA1)은 제2 더미 부재(DM2)와 오버랩되지 않은 제1 더미 부재(DM1)가 배치된 영역에 대응하는 컬러 필터(CF)의 영역으로 정의된다. 제2 단차 영역(DHA2)은 서로 오버랩되는 제1 및 제2 더미 부재들(DM1,DM2)이 배치된 영역에 대응하는 컬러 필터(CF)의 영역으로 정의된다.
단면으로 도시되어 제1 단차 영역(DHA1)은 제2 단차 영역(DHA2)의 좌우에 배치되어 있으나, 실질적으로, 제1 단차 영역(DHA1)은 평면상에서 제2 단차 영역(DHA2)의 주변에 배치될 수 있다.
제1 단차 영역(DHA1)의 컬러 필터(CF)는 제1 단차 영역(DHA1)의 컬러 필터(CF)의 높이와 단차 영역(DHA) 주변의 컬러 필터(CF)의 높이 차로 정의되는 제1 단차(DH1)를 갖는다. 제1 단차(DH1)는 제1 더미 부재(DM1)의 두께에 대응하는 크기를 갖는다.
제2 단차 영역(DHA2)의 컬러 필터(CF)는 제2 단차 영역(DHA2)의 컬러 필터(CF)의 높이와 단차 영역(DHA) 주변의 컬러 필터(CF)의 높이 차로 정의되는 제2 단차(DH2)를 갖는다. 제2 단차(DH2)는 제1 및 제2 더미 부재들(DM1,DM2)의 두께의 합에 대응하는 크기를 갖는다.
제2 단차(DH2)는 제1 단차(DH1)보다 크다. 따라서, 제2 단차 영역(DHA2)의 컬러 필터(CF)의 높이는 제1 단차 영역(DHA1)의 컬러 필터(CF)의 높이보다 높다.
제1 단차 영역(DHA1)의 컬러 필터(CF)의 좌우 경계는 제1 단차 영역(DHA1)의 컬러 필터(CF)의 상면으로 갈수록 제1 단차 영역(DHA1)의 컬러 필터(CF)의 좌우 폭이 좁아지는 제1 경사면(SLT1)을 갖는다. 제2 단차 영역(DHA2)의 컬러 필터(CF)의 좌우 경계는 제2 단차 영역(DHA2)의 컬러 필터(CF)의 상면으로 갈수록 제2 단차 영역(DHA2)의 컬러 필터(CF)의 좌우 폭이 좁아지는 제2 경사면(SLT2)을 갖는다.
이러한 경우, 액정 분자들(10)은 제1 단차 영역(DHA1)의 컬러 필터(CF)의 제1 경사면(SLT1)과 제2 단차 영역(DHA2)의 컬러 필터(CF)의 제2 경사면(SLT2)에 의해 소정의 방향으로 프리틸트된다.
제1 및 제2 더미 부재들(DM1,DM2)에 의해 형성된 컬러 필터(CF)의 제1 및 제2 단차 영역들(DHA1,DHA2)로 인해 제1 및 제2 영역들(A1,A2)에 배치된 액정 분자들의 방향자의 제어력이 강화되는 구성은 실질적으로 도 4에서 설명된 바와 같다.
결과적으로, 본 발명의 제2 실시 예에 따른 표시 장치는 외부의 압력 및 충격에 대해 액정의 방향자의 제어력을 강화할 수 있다.
도 10은 본 발명의 제3 실시 예에 따른 표시 장치의 화소의 레이아웃이다.
도 10에 도시된 화소(PXij)는 더미 부재(DM)의 구성이 다른 것을 제외하면, 도 2에 도시된 화소(PXij)와 동일한 구성을 갖는다. 따라서, 이하, 도 10에 도시된 더미 부재(DM)의 구성만이 설명될 것이다.
도 10을 참조하면, 제1 방향(D1)에서 더미 부재(DM)의 길이는 제1 방향(D1)에서 제1 및 제2 화소 전극들(PE1,PE2)의 좌우 폭보다 작게 형성된다.
더미 부재(DM)는 제1 서브 더미 부재(SDM1), 제2 서브 더미 부재(SDM2), 및제3 서브 더미 부재(SDM3)를 포함한다. 제1 서브 더미 부재(SDM1)는 제1 방향(D1)으로 연장된다. 제1 방향(D1)에서 제2 서브 더미 부재(SDM2)는 제1 서브 더미 부재(SDM1)의 일측에 연결된다. 제1 방향(D1)에서 제3 서브 더미 부재(SDM3)는 제1 서브 더미 부재(SDM1)의 타측에 연결된다.
제1 서브 더미 부재(SDM1)는 제2 방향(D2)에서 서로 인접하고 다른 화소에 배치된 제2 화소 전극(PE2)과 제1 화소 전극(PE1) 사이에 배치된다. 제1 방향(D1)에서 제1 더미 부재(DM1)의 중심부는 제2 방향(D2)으로 연장된 제1 및 제2 줄기부들(PE1a,PE2a)의 연장 방향에 매칭되도록 배치된다.
제2 방향(D2)에서 제2 서브 더미 부재(SDM2)의 폭은 제1 서브 더미 부재(SDM1)의 일측 방향으로 갈수록 점차적으로 커질 수 있다. 제2 방향(D2)에서 제3 서브 더미 부재(SDM3)의 폭은 제1 서브 더미 부재(SDM1)의 타측 방향으로 갈수록 점차적으로 커질 수 있다. 제2 서브 더미 부재(SDM2) 및 제3 서브 더미 부재(SDM3)는 서로 대칭되는 형상을 가질 수 있다.
제2 방향(D2)에서 제2 및 제3 서브 더미 부재들(SDM2,SDM3)의 상부의 소정의 영역은 인접한 제2 화소 전극(PE2)의 하부 경계의 소정의 영역과 오버랩될 수 있다. 제2 방향(D2)에서 제2 및 제3 서브 더미 부재들(SDM2,SDM3)의 하부의 소정의 영역은 인접한 제1 화소 전극(PE1)의 상부 경계의 소정의 영역과 오버랩될 수 있다.
구체적으로 제2 방향(D2)에서 제2 및 제3 서브 더미 부재들(SDM2,SDM3)의 상부의 소정의 영역은 인접한 제2 화소 전극(PE2)의 제2 연결부(PE2c)의 소정의 영역과 오버랩될 수 있다. 제2 방향(D2)에서 제2 및 제3 서브 더미 부재들(SDM2,SDM3)의 하부의 소정의 영역은 인접한 제1 화소 전극(PE1)의 제1 연결부(PE1c)의 소정의 영역과 오버랩될 수 있다.
도시하지 않았으나, 앞서, 도 4 및 도 5에서 설명된 바와 같이, 더미 부재(DM)는 제1 게이트 라인(GLi)과 동일한 층 또는 제1 및 제2 데이터 라인들(DLj,DLj+1)과 동일한 층에 배치될 수 있다.
도시하지 않았으나, 앞서, 도 6에서 설명된 바와 같이, 더미 부재(DM)는 제1 게이트 라인(GLi)과 동일한 층에 배치된 제1 더미 부재(DM1) 및 제1 및 제2 데이터 라인들(DLj,DLj+1)과 동일한 층에 배치된 제2 더미 부재(DM2)를 포함할 수 있다.
도시하지 않았으나, 앞서, 도 8 및 9에서 설명된 바와 같이, 더미 부재(DM)는 제1 더미 부재(DM1) 및 평면상에서 제1 더미 부재(DM1)보다 작은 크기를 갖고 제1 더미 부재(DM1)에 오버랩되도록 배치되는 제2 더미 부재(DM2)를 포함할 수 있다.
더미 부재(DM)의 단면이 도시되지 않았으나, 액정 분자들은 더미 부재(DM)에 의해 형성된 단차 영역의 컬러 필터(CF)의 좌우 경계의 경사면에 의해 소정의 방향으로 프리틸트될 수 있다. 더미 부재들(DM)에 의해 형성된 컬러 필터(CF)의 단차 영역으로 인해 제1 및 제2 영역들(A1,A2)에 배치된 액정 분자들의 방향자의 제어력이 강화되는 구성은 실질적으로 도 4에서 설명된 바와 같다.
결과적으로, 본 발명의 제3 실시 예에 따른 표시 장치는 외부의 압력 및 충격에 대해 액정의 방향자의 제어력을 강화할 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 패널 200: 게이트 구동부
300: 데이터 구동부 400: 구동 회로 기판
500: 표시 장치 110: 제1 기판
120: 제2 기판 111,121: 제1 및 제2 베이스 기판
INS1,INS2: 제1 및 제2 절연막 PE1,PE2: 제1 및 제2 화소 전극
CE: 공통 전극 CF: 컬러 필터
BM: 블랙 매트릭스 DM: 더미 부재
TR1,TR2: 제1 및 제2 트랜지스터
LC: 액정층 10: 액정 분자
DH1,DH2: 제1 및 제2 단차 DHA: 단차 영역

Claims (20)

  1. 게이트 라인들 및 제1 및 제2 데이터 라인들에 연결된 복수의 화소들;
    제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향에서 서로 인접한 화소들 사이에 배치된 복수의 더미 부재들; 및
    상기 제2 방향으로 연장되어 상기 제2 방향으로 배열된 화소들에 오버랩되고 상기 더미 부재들 상에 배치된 복수의 컬러 필터들을 포함하고,
    상기 더미 부재들이 배치된 영역에 대응하는 컬러 필터들의 영역으로 정의되는 단차 영역들에서 상기 컬러 필터들의 높이는 상기 단차 영역들 주변의 컬러 필터들의 높이보다 높은 표시 장치.
  2. 제 1 항에 있어서,
    상기 더미 부재들은 상기 게이트 라인들과 동일한 물질로 동시에 형성되어 상기 게이트 라인들과 동일층에 배치되는 표시 장치.
  3. 제 2 항에 있어서,
    상기 더미 부재들이 배치된 제1 베이스 기판; 및
    상기 더미 부재들을 덮도록 상기 제1 베이스 기판상에 배치된 제1 절연막을 더 포함하고,
    상기 컬러 필터들은 상기 제1 절연막 상에 배치되고, 상기 단차 영역들의 상기 컬러 필터들은 상기 단차 영역들의 상기 컬러 필터들의 높이와 상기 단차 영역들 주변의 상기 컬러 필터들의 높이차로 정의되는 제1 단차를 갖고, 상기 제1 단차는 상기 더미 부재들의 두께에 대응하는 크기를 갖는 표시 장치.
  4. 제 3 항에 있어서,
    상기 단차 영역들의 상기 컬러 필터들의 좌우 경계는 상기 단차 영역들의 상기 컬러 필터들의 상면으로 갈수록 상기 단차 영역들의 상기 컬러 필터들의 좌우 폭이 좁아지는 경사면을 갖는 표시 장치.
  5. 제 1 항에 있어서,
    상기 더미 부재들은 상기 제1 및 제2 데이터 라인들과 동일한 물질로 동시에 형성되어 상기 제1 및 제2 데이터 라인들과 동일층에 배치되는 표시 장치.
  6. 제 5 항에 있어서,
    제1 베이스 기판; 및
    상기 제1 베이스 기판상에 배치된 제1 절연막을 더 포함하고,
    상기 더미 부재들은 상기 제1 절연막 상에 배치되고, 상기 컬러 필터들은 상기 더미 부재들을 덮도록 상기 제1 절연막 상에 배치되며, 상기 단차 영역들의 상기 컬러 필터들은 상기 단차 영역들의 상기 컬러 필터들의 높이와 상기 단차 영역들 주변의 상기 컬러 필터들의 높이 차로 정의되는 제1 단차를 갖고, 상기 제1 단차는 상기 더미 부재들의 두께에 대응하는 크기를 갖는 표시 장치.
  7. 제 1 항에 있어서,
    상기 더미 부재들 각각은,
    상기 게이트 라인들과 동일한 물질로 동시에 형성되어 상기 게이트 라인들과 동일층에 배치되는 제1 더미 부재; 및
    상기 제1 더미 부재와 동일한 크기를 갖고 상기 제1 더미 부재에 오버랩되며, 상기 제1 및 제2 데이터 라인들과 동일한 물질로 동시에 형성되어 상기 제1 및 제2 데이터 라인들과 동일층에 배치되는 제2 더미 부재를 포함하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 제1 더미 부재가 배치된 제1 베이스 기판; 및
    상기 제1 더미 부재를 덮도록 상기 제1 베이스 기판상에 배치된 제1 절연막을 더 포함하고,
    상기 제2 더미 부재는 상기 제1 절연막 상에 배치되고, 상기 각 컬러 필터는 상기 제2 더미 부재를 덮도록 상기 제1 절연막 상에 배치되고,
    상기 단차 영역들의 상기 컬러 필터들은 상기 단차 영역들의 상기 컬러 필터들의 높이와 상기 단차 영역들 주변의 상기 컬러 필터들의 높이차로 정의되는 제2 단차를 갖고, 상기 제2 단차는 상기 제1 더미 부재의 두께와 상기 제2 더미 부재의 두께의 합에 대응하는 크기를 갖는 표시 장치.
  9. 제 1 항에 있어서,
    상기 화소들 각각은,
    대응하는 게이트 라인 및 대응하는 제1 데이터 라인에 연결된 제1 서브 화소; 및
    상기 대응하는 게이트 라인 및 대응하는 제2 데이터 라인에 연결된 제2 서브 화소를 포함하고,
    상기 제1 서브 화소는,
    상기 대응하는 게이트 라인 및 상기 대응하는 제1 데이터 라인에 연결된 제1 트랜지스터; 및
    상기 제1 트랜지스터에 연결된 제1 화소 전극을 포함하고,
    상기 제2 서브 화소는,
    상기 대응하는 게이트 라인 및 상기 대응하는 제2 데이터 라인에 연결된 제2 트랜지스터; 및
    상기 제2 트랜지스터에 연결되고, 상기 제2 방향에서 상기 제1 화소 전극과 소정의 간격을 두고 이격되어 배치된 제2 화소 전극을 포함하고,
    상기 제1 및 제2 트랜지스터들은 상기 제2 방향에서 상기 제1 화소 전극 및 상기 제2 화소 전극 사이에 배치되는 표시 장치.
  10. 제 9 항에 있어서,
    상기 제1 방향에서 상기 각 더미 부재의 길이는 상기 제1 방향에서 상기 제1 및 제2 화소 전극들의 좌우 폭보다 작고, 상기 제1 방향에서 상기 각 더미 부재의 중심부는 상기 제1 및 제2 화소 전극들의 중심부에 대응하도록 배치되는 표시 장치.
  11. 제 9 항에 있어서,
    상기 제1 화소 전극은,
    십자 형상을 갖는 제1 줄기부;
    상기 제1 줄기부로부터 방사형으로 돌출되어 연장된 복수의 제1 가지부들;
    상기 제1 화소 전극의 상부 경계에서 상기 제1 줄기부 및 상기 제1 가지부들을 연결하는 제1 연결부; 및
    상기 제2 방향으로 연장된 제1 줄기부의 하부의 좌측에 인접한 두 개의 제1 가지부들로부터 각각 분기되고, 상기 제1 방향과 예각을 갖고 연장되어 상기 제1 트랜지스터에 연결되는 제1 연결 전극을 포함하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 제1 연결 전극은 상기 제1 방향과 30도 내지 60도를 갖고 연장되는 표시 장치.
  13. 제 9 항에 있어서,
    상기 제2 화소 전극은,
    십자 형상을 갖는 제2 줄기부;
    상기 제2 줄기부로부터 방사형으로 돌출되어 연장된 복수의 제2 가지부들;
    상기 제2 화소 전극의 하부 경계에서 상기 제2 줄기부 및 상기 제2 가지부들을 연결하는 제2 연결부;
    상기 제2 방향으로 연장된 제2 줄기부의 상부의 우측에 인접한 두 개의 제2 가지부들로부터 각각 분기되어 상기 제1 방향과 예각을 갖고 연장되는 제1 연장부;
    상기 제1 연장부의 상부에 연결되어 상부 방향으로 연장되는 제2 연장부;
    상기 제2 연장부의 상부에 연결되어 상기 제1 방향과 둔각을 갖고 연장되는 제3 연장부;
    상기 제3 연장부의 상부에 연결되어 상기 상부 방향으로 연장된 제4 연장부; 및
    상기 제4 연장부의 상부에 연결되고 상기 제1 방향과 예각을 갖고 연장되어 상기 제2 트랜지스터에 연결되는 제5 연장부를 포함하고,
    상기 제2 및 제3 연장부들은 상기 제2 트랜지스터와 부분적으로 오버랩되도록 배치되는 표시 장치.
  14. 제 13 항에 있어서,
    상기 제1 및 제5 연장부들은 상기 제1 방향과 30도 내지 60도를 갖고 연장되고, 상기 제3 연장부는 상기 제1 방향과 120도 내지 150도를 갖고 연장되는 표시 장치.
  15. 제 9 항에 있어서,
    상기 더미 부재들 각각은,
    상기 게이트 라인들과 동일한 물질로 동시에 형성되어 상기 게이트 라인들과 동일층에 배치되는 제1 더미 부재; 및
    상기 제1 및 제2 데이터 라인들과 동일한 물질로 동시에 형성되어 상기 제2 및 제2 데이터 라인들과 동일층에 배치되고, 평면상에서 상기 제1 더미 부재보다 작은 크기를 갖고 상기 제1 더미 부재에 오버랩되는 제2 더미 부재를 포함하고,
    상기 제2 방향에서 상기 제1 더미 부재의 상부의 소정의 영역은 인접한 제2 화소 전극의 하부 경계의 소정의 영역과 오버랩되도록 배치되고, 상기 제2 방향에서 상기 제1 더미 부재의 하부의 소정의 영역은 인접한 제1 화소 전극의 상부 경계의 소정의 영역과 오버랩되도록 배치되는 표시 장치.
  16. 제 15 항에 있어서,
    상기 단차 영역들 각각은,
    상기 제2 더미 부재와 오버랩되지 않은 제1 더미 부재가 배치된 영역에 대응하는 컬러 필터의 영역으로 정의되는 제1 단차 영역; 및
    서로 오버랩되는 제1 및 제2 더미 부재들이 배치된 영역에 대응하는 컬러 필터의 영역으로 정의되고, 상기 제1 단차 영역의 상기 컬러 필터의 높이보다 높은 높이를 갖는 제2 단차 영역을 포함하고,
    상기 제1 단차 영역의 상기 컬러 필터는 상기 제1 단차 영역의 상기 컬러 필터의 높이와 상기 단차 영역 주변의 상기 컬러 필터의 높이 차로 정의되는 제1 단차를 갖고, 상기 제1 단차는 상기 제1 더미 부재의 두께에 대응하는 크기를 가지며,
    상기 제2 단차 영역의 상기 컬러 필터는 상기 제2 단차 영역의 상기 컬러 필터의 높이와 상기 단차 영역 주변의 상기 컬러 필터의 높이 차로 정의되는 제2 단차를 갖고, 상기 제2 단차는 상기 제1 더미 부재의 두께와 상기 제2 더미 부재의 두께의 합에 대응하는 크기를 갖는 표시 장치.
  17. 제 16 항에 있어서,
    상기 제1 단차 영역의 상기 컬러 필터의 좌우 경계는 상기 제1 단차 영역의 상기 컬러 필터의 상면으로 갈수록 제1 단차 영역의 상기 컬러 필터의 좌우 폭이 좁아지는 제1 경사면을 갖고, 상기 제2 단차 영역의 상기 컬러 필터의 좌우 경계는 상기 제2 단차 영역의 상기 컬러 필터의 상면으로 갈수록 상기 제2 단차 영역의 상기 컬러 필터의 좌우 폭이 좁아지는 제2 경사면을 갖는 표시 장치.
  18. 제 9 항에 있어서,
    상기 더미 부재들 각각은,
    상기 제1 방향으로 연장되며, 상기 제2 방향에서 서로 인접하고 다른 화소에 배치된 상기 제1 화소 전극과 상기 제2 화소 전극 사이에 배치된 제1 서브 더미 부재;
    상기 제1 방향에서 상기 제1 서브 더미 부재의 일측에 연결된 제2 서브 더미 부재; 및
    상기 제1 방향에서 상기 제1 서브 더미 부재의 타측에 연결된 제3 서브 더미 부재를 포함하고,
    상기 제1 방향에서 상기 제1 서브 더미 부재의 중심부는 상기 제1 및 제2 화소 전극들의 중심부에 대응하도록 배치되는 표시 장치.
  19. 제 18 항에 있어서,
    상기 제2 방향에서 상기 제2 서브 더미 부재의 폭은 상기 제1 서브 더미 부재의 상기 일측 방향으로 갈수록 점차적으로 커지고, 상기 제2 방향에서 상기 제3 서브 더미 부재의 폭은 상기 제1 서브 더미 부재의 타측 방향으로 갈수록 점차적으로 커지고, 상기 제2 서브 더미 부재 및 상기 제3 서브 더미 부재는 서로 대칭되는 형상을 가지며,
    상기 제2 방향에서 상기 제2 및 제3 서브 더미 부재들의 상부의 소정의 영역은 인접한 제2 화소 전극의 하부 경계의 소정의 영역과 오버랩되고, 상기 제2 방향에서 상기 제2 및 제3 서브 더미 부재들의 하부의 소정의 영역은 인접한 제1 화소 전극의 상부 경계의 소정의 영역과 오버랩되는 표시 장치.
  20. 제 1 항에 있어서,
    상기 화소들, 상기 더미 부재들, 및 상기 컬러 필터들이 배치된 제1 기판;
    상기 제1 기판과 마주보는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 더 포함하는 표시 장치.
KR1020140025597A 2014-03-04 2014-03-04 표시 장치 KR102099963B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140025597A KR102099963B1 (ko) 2014-03-04 2014-03-04 표시 장치
US14/600,193 US9869899B2 (en) 2014-03-04 2015-01-20 Display device having improved control force over directers of liquid crystals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140025597A KR102099963B1 (ko) 2014-03-04 2014-03-04 표시 장치

Publications (2)

Publication Number Publication Date
KR20150104255A true KR20150104255A (ko) 2015-09-15
KR102099963B1 KR102099963B1 (ko) 2020-04-13

Family

ID=54017223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140025597A KR102099963B1 (ko) 2014-03-04 2014-03-04 표시 장치

Country Status (2)

Country Link
US (1) US9869899B2 (ko)
KR (1) KR102099963B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10281784B1 (en) 2017-12-06 2019-05-07 Samsung Display Co., Ltd. Liquid crystal display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060117034A (ko) * 2005-05-12 2006-11-16 삼성전자주식회사 표시장치 및 이의 제조 방법
KR20090035804A (ko) * 2007-10-08 2009-04-13 삼성전자주식회사 박막 트랜지스터 기판, 이를 갖는 표시 장치 및 이의제조방법
KR20100062284A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시패널

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4714187B2 (ja) 2001-10-12 2011-06-29 シャープ株式会社 液晶表示装置
KR101405339B1 (ko) 2007-05-08 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR101540302B1 (ko) 2008-07-09 2015-07-29 삼성디스플레이 주식회사 표시기판 및 이를 갖는 액정표시패널
KR20100030094A (ko) 2008-09-09 2010-03-18 삼성전자주식회사 액정 표시 장치
KR101629347B1 (ko) 2008-12-23 2016-06-13 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
CN102725681B (zh) * 2010-01-29 2015-01-28 夏普株式会社 液晶显示装置
KR101902984B1 (ko) 2010-04-02 2018-11-14 삼성디스플레이 주식회사 화소전극 표시판, 액정표시판 조립체 및 이들을 제조하는 방법들
US9057917B2 (en) 2010-04-02 2015-06-16 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
US8865274B2 (en) 2010-04-02 2014-10-21 Samsung Display Co., Ltd. Liquid crystal display device, alignment film, and methods for manufacturing the same
KR101808213B1 (ko) 2010-04-21 2018-01-19 삼성디스플레이 주식회사 액정 표시 장치
KR101757330B1 (ko) 2011-01-17 2017-07-13 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060117034A (ko) * 2005-05-12 2006-11-16 삼성전자주식회사 표시장치 및 이의 제조 방법
KR20090035804A (ko) * 2007-10-08 2009-04-13 삼성전자주식회사 박막 트랜지스터 기판, 이를 갖는 표시 장치 및 이의제조방법
KR20100062284A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10281784B1 (en) 2017-12-06 2019-05-07 Samsung Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
US9869899B2 (en) 2018-01-16
KR102099963B1 (ko) 2020-04-13
US20150253640A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
US9140944B2 (en) Nanocrystal display including black matrix between common electrode and data line in boundary between pixel areas
US10453869B2 (en) Display apparatus
KR102283806B1 (ko) 표시 장치
CN105892179B (zh) 显示设备
US9778526B2 (en) Display panel and pixel array thereof
KR102412153B1 (ko) 표시 장치
KR102250759B1 (ko) 표시 장치
US9217899B2 (en) Nanocrystal display
KR102552594B1 (ko) 액정표시장치
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
KR102460642B1 (ko) 액정 표시 장치
KR102421145B1 (ko) 표시 장치
US10732474B2 (en) Display apparatus
US9425222B2 (en) Display device and method of manufacturing the same
US9298029B2 (en) Display apparatus and method of manufacturing the same
KR20160133059A (ko) 표시 장치
KR102099963B1 (ko) 표시 장치
US20150355483A1 (en) Display device
US20150234242A1 (en) Display device
KR101002337B1 (ko) 액정표시장치 및 그의 제조방법
KR20170000029A (ko) 표시 장치
KR102221554B1 (ko) 표시 장치
KR20080054479A (ko) 어레이 기판 및 이를 갖는 표시패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant