[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150059963A - 반도체 패키지의 제조방법 - Google Patents

반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR20150059963A
KR20150059963A KR1020130143761A KR20130143761A KR20150059963A KR 20150059963 A KR20150059963 A KR 20150059963A KR 1020130143761 A KR1020130143761 A KR 1020130143761A KR 20130143761 A KR20130143761 A KR 20130143761A KR 20150059963 A KR20150059963 A KR 20150059963A
Authority
KR
South Korea
Prior art keywords
frame
forming
tape
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020130143761A
Other languages
English (en)
Other versions
KR101681360B1 (ko
Inventor
신이나
황영남
권현복
우승완
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130143761A priority Critical patent/KR101681360B1/ko
Priority to US14/527,733 priority patent/US9171780B2/en
Publication of KR20150059963A publication Critical patent/KR20150059963A/ko
Priority to US14/848,726 priority patent/US20150380276A1/en
Application granted granted Critical
Publication of KR101681360B1 publication Critical patent/KR101681360B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

본 발명은 반도체 패키지의 제조방법에 관한 것이다.
본 발명에 따른 반도체 패키지의 제조방법은 다수개의 사각홀을 갖는 사각 형상의 프레임을 준비하는 단계, 테이프 일면에 복수의 반도체 칩 및 프레임을 부착하는 단계, 반도체 칩 및 프레임이 커버되도록 테이프 상에 몰딩부를 형성하는 단계, 테이프를 박리하는 단계 테이프가 박리된 부위에 레진층을 형성하는 단계 및 반도체 칩과 연결되도록 레진층에 배선을 형성하는 단계를 포함한다.

Description

반도체 패키지의 제조방법{Method for Manufacturing Semi-conductor Package}
본 발명은 반도체 패키지의 제조방법에 관한 것이다.
전자제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 반도체 칩을 패키지화하는 기술이 개발되고 있다.
일반적인 반도체 패키지는 웨이퍼를 먼저 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한 후 개개의 반도체 칩를 패키징하여 제작된다.
최근에는 웨이퍼를 먼저 절단하지 않고 웨이퍼 상태에서 패키징 공정을 실시한 후, 최종적으로 스크라이브 라인을 따라 절단하여 패키지를 제조하는 방안이 제시되고 있다.
웨이퍼 레벨 패키지(wafer level package: WLP) 또는 반도체 칩 스케일 패키지(chip scale package: CSP)는 직접 부착된 플립칩 장치에 대한 또 다른 해결책을 제공하기 위해 개발되었다.
웨이퍼 레벨 패키지(Wafer Level Package: WLP)기술은 소형화, 경량화, 고성능화 등을 실현 할 수 있는 기술이다.
임베디드 타입의 웨이퍼 레벨 패키지는 반도체 칩의 크기보다 큰 패키지에서 외부접속단자를 배치하는 것이 가능한 팬-아웃(fan-out) 형태의 웨이퍼 레벨 패키지를 제작하는 것을 가능하게 한다.
공개특허 WO 2009-035858 공보
본 발명은 팬 아웃 형태의 웨이퍼레벨패키지 (Fan out WLP)를 기판 사이즈로 구현하여 대량 생산이 가능하도록 하는 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound) 몰딩 기술 관련 내용으로 패턴 정합(Alignment)과 EMC 몰딩 평탄도를 높이는 방법을 제공하는 데 있다.
또한, 이미 분리된 복수의 반도체 소자들을 캡슐화한 후 마지막 공정에서 개별 칩으로 분리하는 방법을 제공하는 데에 있다
본 발명의 실시 예에 따르면, 본 발명에 따른 반도체 패키지의 제조방법은 다수개의 사각홀을 갖는 사각 형상의 프레임을 준비하는 단계, 테이프 일면에 복수의 반도체 칩 및 상기 프레임을 부착하는 단계, 상기 반도체 칩 및 상기 프레임이 커버되도록 테이프 상에 몰딩부를 형성하는 단계, 상기 테이프를 박리하는 단계 상기 테이프가 박리된 부위에 레진층을 형성하는 단계 및 상기 반도체 칩과 연결되도록 상기 레진층에 배선을 형성하는 단계를 포함한다.
여기서, 상기 테이프를 박리하는 단계 이전, 상기 몰딩부를 경화하는 단계를 더 포함할 수 있다.
또한, 상기 레진층은 단층이거나 복수층일 수 있다.
또한, 상기 프레임은 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound)일 수 있다.
또한, 상기 테이프에 부착하는 단계에서, 상기 반도체 칩들은 서로 이격되어 프레임의 사각홀 내에 페이스다운(face-down) 타입으로 부착할 수 있다.
또한, 상기 프레임의 단면 높이는 상기 반도체 칩의 두께보다 높을 수 있다.
또한, 상기 몰딩부는 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound)일 수 있다.
또한, 상기 몰딩부를 형성하는 단계 이후, 상기 반도체 칩이 고정되도록 몰딩부를 경화하는 단계를 더 포함할 수 있다.
또한, 상기 프레임과 몰딩부는 다른 색상을 가질 수 있다.
또한, 상기 배선을 형성하는 단계는, 상기 레진층에 비아를 형성하는 단계 및 상기 비아를 도금 충진하여 배선을 형성하는 단계를 포함할 수 있다.
또한, 상기 배선을 형성하는 단계 이후, 상기 배선 상에 외부접속단자부인 솔더 볼(Solder Ball)을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 배선을 형성하는 단계 이후, 소잉(Sawing)공정을 통해 개별적인 반도체 패키지로 싱귤레이션하는 단계를 더 포함하며, 여기서, 상기 싱귤레이션하는 단계에서, 상기 프레임 및 상기 개별적인 반도체 패키지 사이의 더미부를 제거할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 반도체 패키지의 제조방법은 지지대 역할을 하는 프레임을 사용함으로써 공정 진행 시 핸들링 문제로 생길 수 있는 제품 불량을 최소화 할 수 있는 효과가 있다.
또한, 본 발명에 따른 반도체 패키지의 제조방법에서 사용하는 마크가 형성된 프레임을 통해 제작 시 반도체 칩의 정합에 우수성이 있다.
또한, 기존에 웨이퍼 레벨 반도체 패키지의 크기보다 큰 면적으로 다량의 반도체 칩을 몰딩함으로써 대량생산에 우수한 효과가 있다.
또한, 프레임의 재질을 몰딩부와 유사 재질로 제작함으로써, 소잉 공정 시 절단부위를 정확하게 제거하지 않아도 제품의 신뢰성에 영향을 주지 않아 불량이 최소화되고, 제조 단가가 절감되는 효과가 있다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 순차적으로 나타낸 공정도로, 도 1은 정면도이며, 도 2 내지 도 8은 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
반도체 패키지의 제조방법
도1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 패키지(100)의 제조방법을 순차적으로 나타낸 공정도로 도 1은 정면도이며, 도 2 내지 도 8은 단면도이다.
우선, 도 1을 참조하면,
도 1은, 본 발명의 일 실시예에 따른 반도체 패키지의 프레임 정면도이다.
다수개의 사각홀을 갖는 사각 형상의 프레임(10)을 준비한다.
이때, 프레임(10) 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다.
또한, 다수개의 사각홀은 후술할 반도체 칩(30)이 들어갈 수 있는 적당한 사이즈로 제작되며, 반도체 칩(30)의 사이즈에 따라 사각홀의 사이즈도 변경 가능하다.
또한, 본 발명에 따른 프레임(10)은 후술할 몰딩부(40)와의 구별이 쉽도록 다른 색을 사용할 수 있다.
여기서, 프레임(10)의 재질은 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound)일 수 있다. 그러나 본 발명에서는 이 재료에 한정하지 않고, 소잉공정에서 절삭을 쉽게 할 수 있는 재질이라면 사용이 가능하다.
이와 같은, 재료 사용은 웨이퍼 레벨 반도체 패키지의 제작 방법에 있어 기존 웨이퍼 레벨 사이즈가 아닌 일반 기판과 같은 큰 면적으로 제작한 뒤 마지막에 싱귤레이션할 때 절삭이 용이하다는 장점이 있다.
또한, 프레임(10) 재료를 강도가 높고 내구성이 우수한 금속, 세라믹 및 복합재료가 사용할 경우 반도체 칩(30)을 지지하는 프레임(10) 특성을 높일 수 있다.
또한, 반도체 패키지(100)의 정합 우수성을 높여주기 위해 프레임(10)에 마크(Mark)를 형성할 경우 분할 보정이 가능해 제작의 완성도를 높일 수 있다.
다음, 도 2 및 도 3을 참조하면,
테이프(20) 일면에 복수의 반도체 칩(30) 및 프레임(10)을 부착한다.
일정 수준의 접착력을 갖는 필름 형태의 테이프(20)를 준비하여 프레임(10) 및 반도체 칩(30)을 테이프(20)의 일면에 접합한다.
이때, 프레임(10)의 단면 높이는 반도체 칩(30)의 단면 높이보다 더 높을 수 있다.
또한, 프레임(10)의 단면 두께는 설계자가 원하는 데로 조절 가능하다.
이때, 마크가 형성된 프레임(10)을 먼저 접합 후 반도체 칩(30)을 접합함으로써, 개별 반도체 칩(30)이 접합될 위치에 정확하게 접합될 수 있다.
여기서, 반도체 칩(30)의 접속패드가 테이프(20)에 접합되도록 페이스-다운(face-down)으로 접합한다.
이는, 팬-아웃(fan-out) 형태로 웨이퍼 레벨 반도체 패키지를 제조하는데 유리하도록 제작하는 방법으로, 테이프(20)에 접합되는 반도체 칩(30)의 접속패드는 후술할 배선(61)에 의해 외부접속단자부인 솔더볼(70)과 연결된다.
상기 도면에서는 반도체 칩(30)의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당 업계에 공지된 모든 구조의 반도체 칩(30)이 특별히 한정되지 않고 본 발명에 적용될 수 있음을 당 업자라면 충분히 인식할 수 있을 것이다.
다음, 도 4를 참조하면,
반도체 칩(30) 및 프레임(10)이 커버되도록 테이프(20) 상에 몰딩부(40)를 형성한다.
몰딩부(40)는 테이프(20) 상에 채워지는 형태로 형성되며, 몰딩부(40)를 형성 한 뒤 경화함으로써 반도체 칩(30)이 잘 고정되도록 해준다.
또한, 몰딩부(40)를 형성함으로써 반도체 칩(30)의 열 차단이 효과적으로 이루어진다.
이때, 몰딩부(40) 재료로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 5 및 도 7을 참조하면,
테이프(20)를 박리한 뒤, 테이프(20)가 제거된 부위에 레진층(50)을 형성한다.
이때, 레진층(50)은 단층이거나 복수층일 수 있다.
여기서 레진층(50)의 재료는 감광성 절연재 또는 수지 절연층이 사용될 수 있다.
상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 형성된 레진층(50)에 반도체 칩(30)의 접속패드가 노출되도록 비아홀(60)을 형성한 뒤 외부랑 연결되도록 배선(61)을 형성한다.
이때, 배선(61)은 레진층(50)에 비아홀(60)을 형성한 뒤 상기 비아홀(60)을 도금 충진하여 형성한다.
여기서, 비아홀(60)을 형성하는 방법은 노광 및 현상하여 형성할 수 있으며, 레이저가공을 통해 형성할 수 있다.
이때, 레이저가공은 CO2 레이저를 사용하는 것이 바람직하지만, 본 발명에서는 레이저의 종류를 특별히 한정하지 않는다.
여기서, 비아홀(60)의 내벽은 절연재료로 통상적인 도금 방법인, 무전해도금 후 전해도금을 통하여 비아홀(60)을 도금 충진하여 배선(61)을 형성할 수 있다.
이후, 상기 배선(61) 상에 외부접속단자부인 솔더 볼(Solder Ball)을 형성한다.
솔더볼(70)은 리플로우에 의하여 고정되지만, 솔더 접촉신뢰도가 저하되는 경향이 있기 때문에 솔더볼(70) 고정력을 강화하기 위해 솔더 볼 일부는 절연층에 매몰되고 나머지 부분은 외부로 노출 되도록 함으로써 신뢰도를 향상시킬 수도 있다.
마지막으로, 도 8을 참조하면,
소잉(Sawing)공정을 통해 개별적인 반도체 패키지(100)로 싱귤레이션하는 한다.
배선(61)과의 연결로 솔더볼(70)이 부착된 개별 반도체 칩(30)들을 프레임(10) 기준으로 절단하여 반도체 패키지(100)를 형성한다.
여기서, 상기 프레임(10) 및 상기 개별적인 반도체 패키지(100) 사이의 더미부를 제거한다. 이때, 프레임(10)에 형성된 마크 및 프레임(10)의 재료는 절삭에 용이하다.
또한, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound)로 프레임(10)을 제작할 경우 유닛 반도체 패키지(100) 내에 프레임(10)이 포함될 경우 신뢰성에 문제없이 사용 가능한 장점이 있다.
따라서, 개별적으로 형성된 반도체 패키지(100)는 분리 방법에 따라서 프레임(10) 일부분과 몰딩부(40)로 이루어질 수도 있으며, 몰딩부(40) 만으로 이루어질 수도 있다.
본 발명의 실시 예에 따른 반도체 패키지(100)의 제조방법은 지지대 역할을 하는 프레임(10)을 사용함으로써 공정 진행 시 핸들링 문제로 생길 수 있는 제품 불량을 최소화할 수 있는 효과가 있다.
또한, 본 발명에 따른 반도체 패키지(100)의 제조방법에서 사용하는 마크가 형성된 프레임(10)을 통해 제작 시 반도체 칩(30)의 정합에 우수성이 있다.
또한, 기존에 웨이퍼 레벨 반도체 패키지의 크기보다 큰 면적으로 다량의 반도체 칩(30)을 몰딩함으로써 대량생산에 우수한 효과가 있다.
또한, 프레임(10)의 재질을 몰딩부(40)와 유사 재질로 제작함으로써, 소잉 공정 시 절단부위를 정확하게 제거하지 않아도 제품의 신뢰성에 영향을 주지 않아 불량이 최소화되고, 제조 단가가 절감되는 효과가 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 반도체 패키지
10: 프레임
20: 테이프
30: 반도체 칩
40: 몰딩부
50: 레진층
60: 비아홀
61: 배선
70: 솔더볼

Claims (12)

  1. 다수개의 사각홀을 갖는 사각 형상의 프레임을 준비하는 단계;
    테이프 일면에 복수의 반도체 칩 및 상기 프레임을 부착하는 단계;
    상기 반도체 칩 및 상기 프레임이 커버되도록 테이프 상에 몰딩부를 형성하는 단계;
    상기 테이프를 박리하는 단계;
    상기 테이프가 박리된 부위에 레진층을 형성하는 단계; 및
    상기 반도체 칩과 연결되도록 상기 레진층에 배선을 형성하는 단계;
    를 포함하는 반도체 패키지의 제조방법.
  2. 청구항 1에 있어서,
    상기 테이프를 박리하는 단계 이전,
    상기 몰딩부를 경화하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  3. 청구항 1에 있어서,
    상기 레진층은 단층이거나 복수층인 반도체 패키지의 제조방법.
  4. 청구항 1에 있어서,
    상기 프레임은 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound)인 반도체 패키지의 제조방법.
  5. 청구항 1에 있어서,
    상기 테이프에 부착하는 단계에서, 상기 반도체 칩들은 서로 이격되어 프레임의 사각홀 내에 페이스다운(face-down) 타입으로 부착하는 반도체 패키지의 제조방법.
  6. 청구항 1에 있어서,
    상기 프레임의 단면 높이는 상기 반도체 칩의 두께보다 높은 반도체 패키지의 제조방법.
  7. 청구항 1에 있어서,
    상기 몰딩부는 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound)인 반도체 패키지의 제조방법.
  8. 청구항 1에 있어서,
    상기 몰딩부를 형성하는 단계 이후,
    상기 반도체 칩이 고정되도록 몰딩부를 경화하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  9. 청구항 1에 있어서,
    상기 프레임과 몰딩부는 다른 색상을 갖는 반도체 패키지의 제조방법.
  10. 청구항 1에 있어서,
    상기 배선을 형성하는 단계는,
    상기 레진층에 비아홀을 형성하는 단계; 및
    상기 비아홀을 도금 충진하여 배선을 형성하는 단계;
    를 포함하는 반도체 패키지의 제조방법.
  11. 청구항 1에 있어서,
    상기 배선을 형성하는 단계 이후,
    상기 배선 상에 외부접속단자부인 솔더 볼(Solder Ball)을 형성하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  12. 청구항 1에 있어서,
    상기 배선을 형성하는 단계 이후,
    소잉(Sawing)공정을 통해 개별적인 반도체 패키지로 싱귤레이션하는 단계를 더 포함하며,
    여기서, 상기 싱귤레이션하는 단계에서, 상기 프레임 및 상기 개별적인 반도체 패키지 사이의 더미부를 제거하는 반도체 패키지의 제조방법.
KR1020130143761A 2013-11-25 2013-11-25 전자부품 패키지의 제조방법 Expired - Fee Related KR101681360B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130143761A KR101681360B1 (ko) 2013-11-25 2013-11-25 전자부품 패키지의 제조방법
US14/527,733 US9171780B2 (en) 2013-11-25 2014-10-29 Method for manufacturing semiconductor package
US14/848,726 US20150380276A1 (en) 2013-11-25 2015-09-09 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143761A KR101681360B1 (ko) 2013-11-25 2013-11-25 전자부품 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20150059963A true KR20150059963A (ko) 2015-06-03
KR101681360B1 KR101681360B1 (ko) 2016-11-30

Family

ID=53183008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143761A Expired - Fee Related KR101681360B1 (ko) 2013-11-25 2013-11-25 전자부품 패키지의 제조방법

Country Status (2)

Country Link
US (2) US9171780B2 (ko)
KR (1) KR101681360B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153222B2 (en) 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
KR20180136145A (ko) * 2017-06-14 2018-12-24 주식회사 케이씨텍 기판 처리 장치 및 이에 사용되는 기판 캐리어
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973427B1 (ko) 2015-11-18 2019-04-29 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
US11227848B2 (en) * 2016-08-29 2022-01-18 Via Alliance Semiconductor Co., Ltd. Chip package array, and chip package
US11081371B2 (en) * 2016-08-29 2021-08-03 Via Alliance Semiconductor Co., Ltd. Chip package process
CN108831863B (zh) * 2018-05-31 2021-02-12 华进半导体封装先导技术研发中心有限公司 芯片封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232152B1 (en) * 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
JP3171176B2 (ja) * 1998-12-15 2001-05-28 日本電気株式会社 半導体装置およびボール・グリッド・アレイ製造方法
JP4038363B2 (ja) * 2000-12-25 2008-01-23 日本特殊陶業株式会社 配線基板
CN101313416B (zh) * 2005-11-21 2010-05-19 日本电石工业株式会社 光反射用材料、发光元件收纳用封装体、发光装置及发光元件收纳用封装体的制造方法
US8058098B2 (en) * 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7923298B2 (en) 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
US7847415B2 (en) * 2008-07-18 2010-12-07 Qimonda Ag Method for manufacturing a multichip module assembly
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US20110059579A1 (en) * 2009-09-08 2011-03-10 Freescale Semiconductor, Inc. Method of forming tape ball grid array package
JP5551568B2 (ja) * 2009-11-12 2014-07-16 日東電工株式会社 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
US20130256884A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153222B2 (en) 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10770365B2 (en) 2016-11-14 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11417580B2 (en) 2016-11-14 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
KR20180136145A (ko) * 2017-06-14 2018-12-24 주식회사 케이씨텍 기판 처리 장치 및 이에 사용되는 기판 캐리어

Also Published As

Publication number Publication date
US20150147849A1 (en) 2015-05-28
KR101681360B1 (ko) 2016-11-30
US9171780B2 (en) 2015-10-27
US20150380276A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
KR101681360B1 (ko) 전자부품 패키지의 제조방법
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7655501B2 (en) Wafer level package with good CTE performance
TWI541918B (zh) 積體電路封裝之組裝方法及其封裝
US7247934B2 (en) Multi-chip semiconductor package
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
CN104584209B (zh) 薄型衬底PoP结构
KR101132918B1 (ko) 패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
CN102024802A (zh) 集成电路结构及其形成方法
CN104051395A (zh) 芯片堆叠封装及其方法
US20130119538A1 (en) Wafer level chip size package
CN105762084B (zh) 倒装芯片的封装方法及封装装置
CN110491843A (zh) 具有天线的半导体封装及其制造方法
US20110180891A1 (en) Conductor package structure and method of the same
KR101478508B1 (ko) 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
TWI543320B (zh) 半導體封裝件及其製法
US20050208707A1 (en) Method for fabricating window ball grid array semiconductor package
US20220077014A1 (en) Packaged device with die wrapped by a substrate
US11276615B2 (en) Semiconductor device package with a cap to selectively exclude contact with mold compound
TWI541946B (zh) 半導體封裝件及其製法
TWI487152B (zh) 半導體發光裝置之光學透鏡製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
US11195812B2 (en) Method for fabricating an encapsulated electronic package using a supporting plate
US20070278692A1 (en) Structure of semiconductor substrate and molding method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131125

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150904

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131125

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160718

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20161020

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161124

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161124

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240905