[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150041792A - 액정 디스플레이 - Google Patents

액정 디스플레이 Download PDF

Info

Publication number
KR20150041792A
KR20150041792A KR20157004757A KR20157004757A KR20150041792A KR 20150041792 A KR20150041792 A KR 20150041792A KR 20157004757 A KR20157004757 A KR 20157004757A KR 20157004757 A KR20157004757 A KR 20157004757A KR 20150041792 A KR20150041792 A KR 20150041792A
Authority
KR
South Korea
Prior art keywords
insulating film
liquid crystal
electrode
interlayer insulating
crystal display
Prior art date
Application number
KR20157004757A
Other languages
English (en)
Inventor
유다이 다카니시
데츠오 기쿠치
요시히토 하라
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20150041792A publication Critical patent/KR20150041792A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 방습성 및 레지스트 도포성을 향상시킬 수 있음과 함께, 액정 분자의 배향 흐트러짐의 발생을 억제할 수 있는 액정 디스플레이를 제공하는 것을 목적으로 한다. 본 발명에 따른 액정 디스플레이는, 유기 절연막(18)과, 상기 유기 절연막(18) 상의 투명 전극(19)과, 상기 투명 전극(19) 상의 층간 절연막(20)을 구비하며, 상기 투명 전극(19)은 플라즈마 처리된 표면을 갖고, 상기 유기 절연막(18)은 상기 투명 전극(19)의 단부(19a)로부터 수직 방향으로 깎여 있고, 상기 단부(19a) 밑에 단차부(18a)를 가지며, 상기 투명 전극(19)은 상기 단차부(18a)로부터 측방을 향하여 돌출되지 않고, 상기 단차부(18a)의 높이(h)는 20nm 이하로 되어 있다.

Description

액정 디스플레이{LIQUID CRYSTAL DISPLAY}
본 발명은 액정 디스플레이에 관한 것이다. 보다 상세하게는 수평 배향 모드의 일종인 프린지 필드 스위칭(FFS: Fringe Field Switching) 방식에 적합한 액정 디스플레이에 관한 것이다.
액정 디스플레이는, 일반적으로는 화소 전극 및 박막 트랜지스터(TFT)가 매트릭스 형상으로 형성된 박막 트랜지스터 기판(이하, 어레이 기판이라고도 함)과, 어레이 기판에 대향하고, 화소 전극에 대응하는 장소에 컬러 필터가 형성된 대향 기판을 구비하고 있으며, 어레이 기판 및 대향 기판의 사이에는 액정층이 끼움 지지되어 있다. 그리고, 화소마다 액정층 중의 액정 분자의 배향을 제어하여 광의 투과율을 제어함으로써 화상을 생성하고 있다.
액정 디스플레이는 편평하고 경량이기 때문에, 그 용도는 TV 등의 대형 표시 장치로부터 휴대 전화나 DSC(Digital Still Camera) 등 여러가지 분야로 확산되고 있다. 그러나, 액정 디스플레이에서는 시야각 특성이 문제가 되는 경우가 있다. 시야각 특성이 나쁘면, 화면을 정면으로부터 본 경우와 경사 방향으로부터 본 경우에 있어서 휘도 및/또는 색도가 변화한다.
액정 디스플레이의 주요한 액정 모드로서는, 유전율 이방성이 부인 액정 분자에 대하여 기판면에 수직 방향의 전계를 인가하여 해당 액정 분자의 배향을 제어하는 수직 배향(VA: Vertical Alignment) 모드와, 유전율 이방성이 정 또는 부인 액정 분자에 대하여 기판면에 수평 방향(평행한 방향)의 전계(횡전계)를 인가하여 해당 액정 분자의 배향을 제어하는 수평 배향 모드가 알려져 있다. 시야각 특성에 관해서는, 일반적으로는 수직 배향 모드보다 수평 배향 모드 쪽이 우수하다고 여겨지고 있다. 또한, 수평 배향 모드의 액정 디스플레이의 일종으로서, 프린지 필드 스위칭(FFS: Fringe Field Switching) 방식의 액정 디스플레이가 제안되어 있다. FFS 방식의 액정 디스플레이는, 액정층에 프린지 전계(횡전계와 종전계의 양쪽 성분을 포함하는 경사 전계)를 인가함으로써 표시를 행한다.
FFS 방식의 액정 디스플레이에 관해서는, 예를 들어 유기 패시베이션막 상에 형성된 대향 전극 상에 층간 절연막을 형성하기 전에 플라즈마 애셔 처리를 행하여 유기 패시베이션막의 표면을 깎아 오버행부를 형성하는 기술이 개시되어 있다(예를 들어, 특허문헌 1 참조).
일본 특허 공개 제2012-53371호 공보
FFS 방식의 액정 디스플레이에 있어서는, 대향 전극과, 대향 전극 상에 형성된 층간 절연막의 밀착성이 저하되어 층간 절연막의 박리가 발생하는 경우가 있다. 이 요인으로서는 이하의 2가지를 생각할 수 있다. 첫번째는, 층간 절연막을 유기 절연막 상에 형성할 필요가 있어, 층간 절연막의 성막 온도를 올리지 못하고 저온에서 층간 절연막이 성막되는 것이다. 두번째는, 대향 전극 상의 레지스트 잔사이다. 이상의 요인에 의해, 대향 전극과, 그 위의 층간 절연막의 밀착성을 확보하는 것이 곤란해진다고 생각된다.
도 10은 본 발명자들이 검토를 행한 비교 형태 1에 따른 어레이 기판의 단면 모식도이며, 표시 영역 내의 TFT 및 그 주변을 도시한다.
비교 형태 1에 따른 어레이 기판은, FFS 방식의 액정 디스플레이용 어레이 기판이며, 도 10에 도시한 바와 같이 절연성 기판(111)과, 절연성 기판(111) 상의 TFT(122)와, TFT(122) 상의 제1 층간 절연막(117)과, 제1 층간 절연막(117) 상의 유기 절연막(118)과, 유기 절연막(118) 상의 대향 전극(119)과, 유기 절연막(118) 및 대향 전극(119)을 덮는 제2 층간 절연막(120)과, 제2 층간 절연막(120) 상의 화소 전극(121)을 갖고 있다. TFT(122)는 게이트 전극(112), 게이트 절연막(113), 반도체층(114), 소스 전극(115) 및 드레인 전극(116)을 포함하고 있다.
유기 절연막(118)은 어레이 기판의 표면 요철을 작게 하기 위하여 설치되어 있다. 제2 층간 절연막(120)을 플라즈마 CVD(Chemical Vapor Deposition)에 의해 형성하는 경우, 성막 온도는 높은 쪽이 하지막과의 밀착성은 좋아지지만, 유기 절연막(118)의 특성 변화를 억제하기 위하여 성막 온도는 저온일 필요가 있다. 구체적으로는 220℃ 이하의 성막 온도가 바람직하다. 그러나, 저온에서 형성된 제2 층간 절연막(120)은 하지막과의 밀착성이 나빠, 상술한 바와 같이 박리되어 버리는 경우가 있다.
이와 같은 과제에 대하여, 특허문헌 1에는 층간 절연막을 형성하기 전에 플라즈마 애셔 처리를 행함으로써, 유기 패시베이션막의 표면을 깎음과 함께 대향 전극 표면을 조면화하고, 또한 대향 전극 상의 레지스트 잔사를 제거하여 대향 전극과 층간 절연막의 접착력을 향상시키는 기술이 개시되어 있다.
그러나, 특허문헌 1에 기재된 기술을 이용한 경우에는, 플라즈마 애셔 처리에 의해 유기 패시베이션막이 크게 깎여, 그 위의 대향 전극이 유기 패시베이션막에 대하여 오버행되어 버린다. 그로 인해, 대향 전극의 단부 부근에 있어서, 대향 전극 상의 층간 절연막의 피복성이 악화되어 문제가 발생할 가능성이 있다. 구체적으로는, 층간 절연막의 방습성이 저하되거나, 액정 분자의 배향 흐트러짐이 발생하거나 하는 경우가 있다. 또한, 층간 절연막을 개구할 때의 포토리소그래피로 레지스트 도포성이 저하되는 경우가 있다. 그 결과, 층간 절연막 상에 레지스트 재료를 도포하였을 때 크레이터링 등의 도포 불량이 발생하는 경우가 있다.
본 발명은 상기 현 상황을 감안하여 이루어진 것이며, 방습성 및 레지스트 도포성을 향상시킬 수 있음과 함께, 액정 분자의 배향 흐트러짐의 발생을 억제할 수 있는 액정 디스플레이를 제공하는 것을 목적으로 하는 것이다.
본 발명의 일 형태는, 유기 절연막과,
상기 유기 절연막 상의 투명 전극과,
상기 투명 전극 상의 층간 절연막을 구비하는 액정 디스플레이이어도 되며,
상기 투명 전극은 플라즈마 처리된 표면을 가져도 되고,
상기 유기 절연막은, 상기 투명 전극의 단부로부터 수직 방향으로 깍여 있고, 상기 단부 밑에 단차부를 가져도 되고,
상기 투명 전극은, 상기 단차부로부터 측방을 향하여 돌출되지 않아도 되고,
상기 단차부의 높이는 20nm 이하이어도 된다.
이하, 이 액정 디스플레이를 본 발명에 따른 제1 액정 디스플레이라고도 한다.
본 발명의 다른 형태는, 유기 절연막과,
상기 유기 절연막 상의 투명 전극과,
상기 투명 전극 상의 층간 절연막을 구비하는 액정 디스플레이이어도 되며,
상기 투명 전극은 플라즈마 처리된 표면을 가져도 되고,
상기 유기 절연막은, 상기 투명 전극의 단부 밑에 단차가 없는 평탄한 상면을 가져도 된다.
이하, 이 액정 디스플레이를 본 발명에 따른 제2 액정 디스플레이라고도 한다.
본 발명에 따른 제1 및 제2 액정 디스플레이에서의 바람직한 실시 형태에 대하여 이하에 설명한다. 또한, 이하의 바람직한 실시 형태는 적절히 서로 조합되어도 되며, 이하의 2 이상의 바람직한 실시 형태를 서로 조합한 실시 형태도 또한 바람직한 실시 형태 중 하나이다.
상기 단차부의 높이는 10nm 미만이어도 된다.
상기 투명 전극은 대향 전극 또는 화소 전극이어도 된다.
본 발명에 따른 제1 및 제2 액정 디스플레이는, 상기 유기 절연막의 하방에 산화물 반도체를 갖는 TFT를 더 구비하여도 된다.
상기 산화물 반도체는 인듐, 갈륨, 아연 및 산소를 포함하여도 된다.
본 발명에 따르면, 방습성 및 레지스트 도포성을 향상시킬 수 있음과 함께, 액정 분자의 배향 흐트러짐의 발생을 억제할 수 있는 액정 디스플레이를 실현할 수 있다.
도 1은 실시 형태 1의 액정 디스플레이의 단면 모식도이며, 표시 영역 내의 TFT 및 그 주변을 도시한다.
도 2는 도 1에서의 대향 전극의 단부 부근의 확대도이다.
도 3은 실시 형태 1의 액정 디스플레이에 포함되는 어레이 기판의 프로세스 흐름도이다.
도 4는 대향 전극 형성 전의 실시 형태 1에 따른 어레이 기판의 단면 SEM 사진이다.
도 5는 대향 전극 형성 전의 실시 형태 1에 따른 어레이 기판의 단면 SEM 사진이다.
도 6은 대향 전극 형성 전의 비교 형태 2에 따른 어레이 기판의 단면 SEM 사진이다.
도 7은 대향 전극 형성 전의 비교 형태 3에 따른 어레이 기판의 단면 SEM 사진이다.
도 8은 대향 전극 형성 전의 비교 형태 4에 따른 어레이 기판의 단면 SEM 사진이다.
도 9는 실시 형태 2의 액정 디스플레이에 포함되는 어레이 기판의 단면 모식도이며, 표시 영역 내의 TFT 및 그 주변을 도시한다.
도 10은 비교 형태 1에 따른 어레이 기판의 단면 모식도이며, 표시 영역 내의 TFT 및 그 주변을 도시한다.
이하에 실시 형태를 들어 본 발명을, 도면을 참조하여 더욱 상세하게 설명하지만, 본 발명은 이들 실시 형태로만 한정되는 것은 아니다.
또한, 본 명세서에 있어서, 대향 전극의 단부란, 대향 전극이 도중에 끊어지는 부분을 의미한다. 따라서, 대향 전극의 단부는, 예를 들어 대향 전극에 형성된 개구에 인접하는 부분이어도 되고, 대향 전극의 외주에 인접하는 부분(주연부)이어도 된다.
(실시 형태 1)
도 1은 실시 형태 1의 액정 디스플레이의 단면 모식도이며, 표시 영역 내의 TFT 및 그 주변을 도시한다.
본 실시 형태의 액정 디스플레이는 액티브 매트릭스 구동 방식이면서 투과형의 액정 디스플레이이며, 수평 배향 모드의 일종인 FFS 방식의 액정 디스플레이이다. 도 1에 도시한 바와 같이, 본 실시 형태의 액정 디스플레이는, 액정 패널(1)과, 액정 패널(1)의 후방에 배치된 백라이트(도시하지 않음)와, 액정 패널(1) 및 백라이트를 구동 및 제어하는 제어부(도시하지 않음)와, 액정 패널(1)을 제어부에 접속하는 플렉시블 기판(도시하지 않음)을 구비하고 있다.
액정 패널(1)은 화상을 표시하는 표시 영역을 포함하며, 표시 영역에는 복수의 화소가 매트릭스 형상으로 배치되어 있다. 또한, 각 화소는 복수색(예를 들어, 적색, 녹색 및 청색의 3색)의 서브 화소로 구성되어도 된다. 한편, 본 실시 형태의 액정 디스플레이는 모노크롬 액정 디스플레이이어도 되며, 그 경우 각 화소를 복수의 서브 화소로 분할할 필요는 없다.
액정 패널(1)은, 어레이 기판(액티브 매트릭스 기판)(10)과, 어레이 기판(10)에 대향하는 대향 기판(40)과, 기판(10, 40)의 사이에 형성된 액정층(30) 및 시일(도시하지 않음)과, 어레이 기판(10)의 액정층(30)측의 표면 상에 설치된 배향막(31)과, 대향 기판(40)의 액정층(30)측의 표면 상에 설치된 배향막(32)과, 후술하는 소스 버스 라인용 구동 회로인 소스 드라이버(도시하지 않음)와, 후술하는 게이트 버스 라인용 구동 회로인 게이트 드라이버(도시하지 않음)를 갖고 있다. 배향막(31, 32)은 액정층(30) 중의 액정 분자(도시하지 않음)의 초기 배향을 규정하고 있다.
시일은 표시 영역을 둘러싸도록 형성되어 있다. 또한, 시일은 기판(10, 40)을 서로 접착함과 함께, 액정층(30)을 기판(10, 40)의 사이에 밀봉하고 있다.
어레이 기판(10)은 액정 디스플레이의 배면측에 설치되며, 대향 기판(40)은 관찰자측에 설치되어 있다. 어레이 기판(10)에는 백라이트로부터 광이 조사되며, 그리고 액정 패널(1)에 표시되는 화상이 대향 기판(40)측으로부터 관찰된다. 각 기판(10, 40)의 액정층(30)과는 반대측의 표면 상에는 편광판(도시하지 않음)이 부착되어 있다. 이들 편광판은 통상은 크로스니콜(crossed Nicols)로 배치되어 있다.
대향 기판(40)은, 투명한 절연성 기판(41)과, 복수색의 컬러 필터(42)와, 차광 부재로서 기능하는 블랙 매트릭스(BM)(43)와, 컬러 필터(42) 및 BM(43)을 덮는 투명한 오버코트막(44)과, 복수의 기둥 형상의 스페이서(도시하지 않음)와, 대향 기판(40)의 액정층(30)과는 반대측의 표면 상에 설치된 외부 도전막(45)을 갖고 있다. BM(43)은, 표시 영역의 주위 영역(프레임 영역)과, 버스 라인에 대향하는 영역과, 후술하는 TFT에 대향하는 영역을 차광하도록 형성되어 있다. 각 색의 컬러 필터(42)는 표시 영역 내에 설치되어 있으며, BM(43)으로 구획된 영역, 즉 BM(43)의 개구를 덮도록 형성되어 있다. 오버코트막(44)은 대향 기판(40)의 표면 요철을 작게 하기(평탄화하기) 위해 설치되어 있다. 기둥 형상의 스페이서는 어레이 기판(10)과 대향 기판(40)의 간격을 소정의 간격으로 유지하기 위한 부재이며, BM(43) 상의 차광 영역 내에 배치되어 있다. 외부 도전막(45)은 액정 패널(1)의 내부 전계를 안정화시키기 위하여 설치되어 있으며, 예를 들어 스퍼터링법을 이용하여 인듐ㆍ주석 산화물(ITO: Indium Tin Oxide) 등의 투명 도전막 재료로 형성되어 있다.
어레이 기판(10)은 투명한 절연성 기판(11)을 가지며, 절연성 기판(11) 상에 형성된 다양한 부재를 갖고 있다. 구체적으로는, 서로 교차하도록 설치된, 복수의 소스 버스 라인 및 복수의 게이트 버스 라인(모두 도시하지 않음)을 표시 영역 내에 갖고 있다. 게이트 버스 라인에 평행하게 복수의 공통 버스 라인을 설치하여도 된다. 각 서브 화소는, 소스 버스 라인과, 게이트 버스 라인 또는 공통 버스 라인에 의해 구획되는 영역에 거의 일치하고 있다.
어레이 기판(10)은, 스위칭 소자로서 기능하는 복수의 TFT(22)를 표시 영역 내에 갖고 있다. 절연성 기판(11) 상에는 게이트 전극(12)이 설치되며, 게이트 전극(12)을 덮도록 게이트 절연막(13)이 설치되어 있다. 게이트 절연막(13) 상에는 게이트 전극(12)에 겹치도록 반도체층(14)이 형성되어 있다. 반도체층(14)은 섬 형상으로 형성되어 있다. 또한, 게이트 절연막(13) 상에는 반도체층(14)에 부분적으로 겹치도록 소스 전극(15) 및 드레인 전극(16)이 설치되어 있다. 게이트 절연막(13), 반도체층(14), 소스 전극(15) 및 드레인 전극(16) 상에는 제1 층간 절연막(17)이 설치되어 있다. 제1 층간 절연막(17) 상에는 유기 절연막(18)이 설치되어 있다. 유기 절연막(18) 상에는 상기 투명 전극에 상당하는 투명한 대향 전극(19)이 설치되어 있다. 대향 전극(19) 상에는 유기 절연막(18) 및 대향 전극(19)을 덮도록 제2 층간 절연막(20)이 설치되어 있다. 제2 층간 절연막(20) 상에는, 각 TFT(22)에 접속된 투명한 화소 전극(21)이 설치되어 있다. TFT(22) 및 화소 전극(21)은 각 서브 화소에 대응하는 영역에 설치되어 있다. 각 TFT(22)는 대응하는 소스 버스 라인 및 게이트 버스 라인에 접속되어 있다.
TFT(22)는 보텀 게이트 구조를 가지며, 게이트 전극(12), 게이트 절연막(13), 반도체층(14), 소스 전극(15) 및 드레인 전극(16)으로 구성되어 있다. 게이트 전극(12)은 게이트 버스 라인에 접속되고, 소스 전극(15)은 소스 버스 라인에 접속되어 있다. 소스 전극(15) 및 드레인 전극(16)은 각각 반도체층(14)에 접속되어 있다.
드레인 전극(16) 상에 있어서, 제1 층간 절연막(17), 유기 절연막(18) 및 제2 층간 절연막(20)에는 각각 개구가 형성되어 있으며, 이들 개구를 통하여 화소 전극(21)은 드레인 전극(16)에 접속되어 있다. 화소 전극(21)에는 서로 평행한 복수의 슬릿(가늘고 긴 개구)(21a)이 형성되어 있다. 한편, 대향 전극(19)은, 상기 개구를 제외한 영역에 적어도 슬릿(21a)에 대향하도록 형성되어 있다. 대향 전극(19)은, 상기 개구 이외의 영역에 있어서 표시 영역 전체를 덮도록 형성되어도 된다.
게이트 버스 라인 및 게이트 전극(12)에는, 게이트 드라이버로부터 소정의 타이밍에 주사 신호가 펄스적으로 공급되며, 주사 신호는 선순차 방식에 의해 각 TFT(22)에 인가된다. TFT(22)는 주사 신호의 입력에 의해 일정 기간만 온 상태가 된다. TFT(22)가 온 상태인 동안, 화소 전극(21)에는 소스 버스 라인 및 TFT(22)를 통하여 소스 드라이버로부터 화상 신호가 공급된다. 한편, 대향 전극(19)에는 모든 화소에 공통으로 인가되는 신호인 공통 신호가 공급된다. 그로 인해, 화소 전극(21)에 화상 신호가 인가되면, 화소 전극(21) 및 대향 전극(19)의 사이에 포물선 형상으로 전기력선이 발생하고, 액정층(30)에는 화상 신호에 따른 프린지 전계가 발생한다. 그리고, 이 프린지 전계에 의해 액정 분자(통상은, 정의 유전율 이방성을 갖는 네마틱 액정 분자)의 배향(회전)이 제어되어, 그 결과, 각 서브 화소의 광투과율이 제어된다. 이와 같이 하여 다수의 서브 화소가 개별적으로 독립하여 구동되어, 표시 영역에 화상이 표시되게 된다.
또한, 화소 전극(21)은 대향 전극(19)에 겹쳐 있으며, 이들 사이에는 제2 층간 절연막(20)이 개재되어 있다. 또한, 대향 전극(19)에는 상술한 바와 같이 공통 신호가 인가되어 있다. 따라서, 화소 전극(21)에 화상 신호가 인가되면, 이들 투명한 부재에 의해 유지 용량이 형성된다. 이와 같이, 화소 전극(21) 및 대향 전극(19)은 유지 용량용 전극으로서도 기능한다. 또한, 제2 층간 절연막(20)은, 화소 전극(21)과 대향 전극(19)의 사이를 절연하는 절연체로서 기능함과 함께, 유지 용량을 형성하는 유전체로서도 기능한다.
도 2는 도 1에서의 대향 전극의 단부 부근의 확대도이다.
후술하는 바와 같이, 본 실시 형태에서는 제2 층간 절연막(20)의 형성 전에 플라즈마 처리를 행한다. 그로 인해, 대향 전극(19)은 플라즈마 처리된 표면을 갖는다. 또한, 이 플라즈마 처리에 의해 유기 절연막(18)의 일부가 약간 에칭된다. 그 결과, 도 2에 도시한 바와 같이, 유기 절연막(18)은 대향 전극(19)의 단부(19a)로부터 수직 방향으로 깍여, 단부(19a) 밑에 단차부(18a)를 갖게 된다. 단, 대향 전극(19)은 단차부(18a)로부터 측방을 향하여 돌출되지 않으며, 오버행부는 형성되어 있지 않다. 또한, 단차부(18a)의 높이 h, 즉, 유기 절연막(18)이 수직 방향으로 깎여진 양은 20nm 이하로 설정되어 있다. 또한, 수직 방향이란, 절연성 기판(11)의 주면에 대한 법선 방향을 의미한다.
이러한 구조가 형성되어 있기 때문에, 플라즈마 처리에 의해 제2 층간 절연막(20)의 밀착성을 확보한 후, 단부(19a) 및 단차부(18a) 부근에 있어서 제2 층간 절연막(20)의 피복성도 확보할 수 있다. 제2 층간 절연막(20)은, 상술한 유지 용량의 유전체로서의 역할 외에 수분 블록의 역할도 하고 있다. 그로 인해, 단차부(18a) 부근에서의 피복성이 악화된 경우, 단차부(18a)로부터 수분이 침입하여 유기 절연막(18)이 팽윤되어, 유기 절연막(18)의 특성 열화를 야기할 가능성이 있다. 또한, 이 경우, 단차부(18a)로부터 수분이 침입하여 TFT(22)까지 도달하여, TFT(22)의 특성 열화를 야기할 가능성도 있다. 그러나, 본 실시 형태에서는 그러한 문제의 발생을 억제할 수 있다.
또한, 제2 층간 절연막(20)이 충분한 피복성을 갖기 때문에, 제2 층간 절연막(20)의 레지스트 도포성이 저하되는 것을 방지할 수 있다. 따라서, 제2 층간 절연막(20) 상에 레지스트 재료를 도포하였을 때 크레이터링 등의 도포 불량이 발생하는 것을 억제할 수 있다.
그리고, 상기 구조에 따르면, 단부(19a) 및 단차부(18a) 부근에 있어서 액정 분자의 배향 흐트러짐이 발생하는 것을 억제할 수 있다.
또한, 단차부(18a)의 높이 h는 10nm 미만이어도 된다. 높이 h의 하한은 특별히 한정되지 않고 적절히 설정할 수 있으며, 높이 h는 예를 들어 1nm 이상이어도 된다.
이하, 본 실시 형태의 액정 디스플레이의 제조 방법에 대하여 설명한다. 도 3은 실시 형태 1의 액정 디스플레이에 포함되는 어레이 기판의 프로세스 흐름도이다.
우선, 절연성 표면을 갖는 절연성 기판(11)을 준비한다. 절연성 기판(11)으로서는 유리 기판, 실리콘 기판, 내열성을 갖는 플라스틱 기판 등 디스플레이 용도에 일반적으로 사용되고 있는 절연성 기판을 사용할 수 있다. 상기 플라스틱 기판의 재료로서는, 예를 들어 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리에테르술폰 수지, 아크릴 수지, 폴리이미드 수지 등을 들 수 있다.
이어서, 절연성 기판(11) 상에 게이트 전극(12), 게이트 버스 라인 등을 포함하는 도전층(이하, 게이트층이라고도 함)을 형성한다. 게이트층의 재료로서는, 예를 들어 몰리브덴(Mo), 알루미늄(Al) 등을 사용할 수 있다. 또한, 게이트층은 배리어 메탈층을 포함하여도 되며, 배리어 메탈층의 재료로서는 예를 들어 티타늄(Ti), 몰리브덴(Mo) 등을 사용할 수 있다. 스퍼터링법을 이용하여 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성하고, 습식 에칭 또는 건식 에칭에 의해 패터닝을 행한다.
이어서, 게이트층이 형성된 절연성 기판(11) 상에 게이트 절연막(13)을 형성한다. 게이트 절연막(13)의 재료로서는, 예를 들어 실리콘질화(SiNx), 산화실리콘(예를 들어 SiO2) 등을 사용할 수 있다. 플라즈마 CVD법 또는 스퍼터링법을 이용하여 성막을 행한다. 게이트 절연막(13)은 상기 재료로 형성된 적층막이어도 된다.
이어서, 게이트 절연막(13) 상에 섬 형상의 반도체층(14)을 형성한다. 반도체층(14)의 재료로서는, 예를 들어 아몰퍼스 실리콘(a-Si), 폴리실리콘(poly-Si), 산화물 반도체 등을 사용할 수 있다. 플라즈마 CVD법 또는 스퍼터링법을 이용하여 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성하고, 습식 에칭 또는 건식 에칭에 의해 패터닝을 행한다.
산화물 반도체는 인듐(In), 갈륨(Ga), 알루미늄(Al), 구리(Cu), 아연(Zn), 마그네슘(Mg) 및 카드뮴(Cd)으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소와, 산소(O)를 포함하는 것이 바람직하며, 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)를 포함하는 것이 보다 바람직하다. 산화물 반도체를 사용한 경우에는, 아몰퍼스 실리콘을 사용한 경우에 비하여 TFT(22)의 이동도를 높일 수 있다. 그로 인해, 정밀도가 높아졌다고 해도, 즉 서브 화소당 TFT(22)의 온 시간이 짧아졌다고 해도 액정층(30)에 충분히 전압을 인가할 수 있다. 또한, 산화물 반도체를 사용한 경우에는, 아몰퍼스 실리콘을 사용한 경우에 비하여 TFT(22)의 오프 상태에서의 누설 전류를 감소시킬 수 있다. 그로 인해, 고정밀도의 경우든 그렇지 않은 경우든 저주파 구동, 정지 기간을 설정하는 구동 등의 구동을 채용할 수 있으며, 그 결과 소비 전력을 저감할 수 있다.
이어서, 반도체층(14)이 형성된 절연성 기판(11) 상에 소스 전극(15), 드레인 전극(16), 소스 버스 라인을 포함하는 도전층(이하, 소스층이라고도 함)을 형성한다. 소스층의 재료로서는, 예를 들어 몰리브덴(Mo), 알루미늄(Al) 등을 사용할 수 있다. 또한, 소스층은 배리어 메탈층을 포함하여도 되며, 배리어 메탈층의 재료로서는 예를 들어 티타늄(Ti), 몰리브덴(Mo) 등을 사용할 수 있다. 스퍼터링법을 이용하여 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성하고, 습식 에칭 또는 건식 에칭에 의해 패터닝을 행한다.
이어서, 소스층이 형성된 절연성 기판(11) 상에 무기 패시베이션막으로서 제1 층간 절연막(17)을 형성한다. 제1 층간 절연막(17)은 TFT(22), 특히 TFT(22)의 채널부를 불순물로부터 보호한다. 제1 층간 절연막(17)의 재료로서는, 예를 들어 실리콘질화(SiNx), 산화실리콘(예를 들어 SiO2) 등을 사용할 수 있다. 플라즈마 CVD법 또는 스퍼터링법을 이용하여 성막을 행한다. 제1 층간 절연막(17)은 상기 재료로 형성된 적층막이어도 된다.
이어서, 제1 층간 절연막(17) 상에 유기 절연막(18)을 형성한다. 또한, 화소 전극(21)을 드레인 전극(16)에 접속하기 위한 개구를 유기 절연막(18)에 형성한다. 유기 절연막(18)은, TFT(22)의 보호와 함께, 어레이 기판(10)의 표면 요철을 작게 하기(평탄화하기) 위하여 설치된다. 유기 절연막(18)의 두께는, 바람직하게는 1㎛ 내지 4㎛이고, 보다 바람직하게는 2㎛ 내지 3㎛이다. 유기 절연막(18)의 재료로서는, 예를 들어 아크릴계 감광성 수지, 실리콘계 감광성 수지, 폴리이미드계 감광성 수지 등의 감광성 수지를 사용할 수 있다. 감광성 수지 재료를 사용한 경우, 레지스트 패턴을 형성하지 않고, 감광성 수지막의 노광 및 현상, 즉 패터닝을 행할 수 있다. 패터닝 후, 어닐링을 행하여 패터닝된 막을 소성한다. 상기 어닐링에 의해, 유기 절연막(18)의 표면은 개구 주변에 있어서 매끄러운 곡면이 된다. 상기 어닐링은 190℃ 내지 230℃에서 행하는 것이 바람직하고, 200℃ 내지 220℃에서 행하는 것이 보다 바람직하며, 30분 내지 2시간 행하는 것이 바람직하고, 1시간 정도 행하는 것이 보다 바람직하다.
그 후, 유기 절연막(18)을 마스크로 하여 건식 에칭을 행함으로써, 제1 층간 절연막(17)을 에칭하여 드레인 전극(16)의 표면을 노출시킨다. 이 결과, 유기 절연막(18) 및 제1 층간 절연막(17)을 관통하는 콘택트 홀이 형성된다.
이어서, 유기 절연막(18) 상에 대향 전극(19)을 형성한다. 대향 전극(19)은 유기 절연막(18)의 평탄한 상면 상에 형성된다. 대향 전극(19)의 재료로서, 예를 들어 투명 도전막 재료를 사용할 수 있다. 투명 도전막 재료의 구체예로서는 ITO 등의 금속 산화물을 들 수 있다. 스퍼터링법을 이용하여 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성하고, 습식 에칭에 의해 패터닝을 행한다. 대향 전극(19)의 두께는, 바람직하게는 50nm 내지 200nm이고, 보다 바람직하게는 60nm 내지 120nm이다.
이어서, 제2 층간 절연막(20)을 형성하기 전에, 대향 전극(19)을 형성한 절연성 기판(11)에 대하여 처리(이하, 전처리라고도 함)를 실시한다. 전처리로서는 플라즈마 처리를 행하면 된다. 이에 의해, 대향 전극(19) 상의 레지스트 잔사를 제거할 수 있다. 또한, 대향 전극(19) 및 유기 절연막(18)의 표면을 조면화할 수 있다. 그로 인해, 대향 전극(19) 및 유기 절연막(18)과, 제2 층간 절연막(20)의 밀착성을 향상시킬 수 있다. 또한, 플라즈마는, 특히 유기 절연막(18)에 대하여 강하게 작용하므로, 유기 절연막(18)의 노출부는 플라즈마에 의해 분해 제거된다. 즉, 유기 절연막(18)은 대향 전극(19)을 마스크로 하여 약간 에칭된 상태가 된다. 이 결과, 상술한 바와 같이 높이 20nm 이하의 단차부(18a)가 형성된다.
단, 플라즈마 처리의 조건에 따라서는, 특허문헌 1에 개시된 바와 같이 오버행부가 형성될 가능성이 있으므로, 플라즈마 처리의 조건을 적절히 조정하는 것이 바람직하다. 플라즈마 처리를 행하는 장치 및 방식은 특별히 한정되지 않으며, 예를 들어 플라즈마 CVD 장치, 플라즈마 에칭 장치, 플라즈마 애싱 장치 등을 들 수 있다. 그 중에서도 플라즈마 처리는 제2 층간 절연막(20)의 형성용 장치(적합하게는 플라즈마 CVD 장치)와 동일한 장치 내에서 행하는 것이 바람직하다. 또한, 플라즈마 CVD 장치를 사용한 경우, 유기 절연막(18)은 등방적으로 에칭(분해 제거)된다고 생각된다. 그러나, 본 실시 형태에서는 단차부(18a)의 높이를 20nm 이하로 설정하고 있기 때문에, 오버행부가 형성되는 것을 방지할 수 있다.
유기 절연막(18)이 깍이는 양은, 플라즈마 처리의 시간이 길수록 많아지기 때문에, 처리 시간은 가능한 한 짧은 것이 바람직하다. 또한, 제2 층간 절연막(20) 형성용 플라즈마 CVD 장치를 사용하는 경우, 장치 내는 후술하는 바와 같이 200℃ 전후와 상온에 비하여 고온이지만, 절연성 기판(11)을 플라즈마 CVD 장치 내에 설치한 후, 절연성 기판(11)의 온도가 지나치게 상승하지 않는 동안에 플라즈마 처리를 개시하는 것이 바람직하다. 처리를 개시할 때까지의 시간이 길수록 유기 절연막(18)이 깍이는 양은 많아진다. 이상에 의해, 플라즈마 처리 시간과, 플라즈마 처리를 개시할 때까지의 시간은 모두 수초 내지 수십초로 설정되는 것이 바람직하다.
플라즈마 처리는 산소계 가스를 사용하는 산소계 플라즈마 처리인 것이 바람직하며, 산소계 가스의 적합한 구체예로서는 산소(O2), 일산화이질소(N2O) 등을 들 수 있다. 플라즈마 CVD 장치라면 N2O 가스를, 플라즈마 에칭 장치 또는 플라즈마 애싱 장치라면 O2 가스를 사용할 수 있다. 금속 산화물을 사용하여 대향 전극(19)을 형성한 경우에는, 산소계 플라즈마 처리를 행함으로써 대향 전극(19)의 표면을 개질할 수 있어, 표면의 산소 결손을 수복할 수 있다.
이어서, 전처리를 실시한 절연성 기판(11) 상에 무기 패시베이션막으로서 제2 층간 절연막(20)을 형성한다. 제2 층간 절연막(20)의 재료로서는, 예를 들어 실리콘질화(SiNx), 산화실리콘(예를 들어 SiO2) 등을 사용할 수 있다. 플라즈마 CVD법을 이용하여 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성하고, 건식 에칭에 의해 패터닝을 행한다. 이 결과, 제2 층간 절연막에 개구가 형성된다. 이 개구는 상기 콘택트 홀과 적어도 일부가 겹치도록, 즉 개구 내에서 드레인 전극(16)이 노출되도록 형성된다. 제2 층간 절연막(20)은, 상기 재료로 형성된 적층막이어도 된다.
제2 층간 절연막(20)의 성막 온도는, 유기 절연막(18)의 변질이 발생하지 않는 범위로 설정된다. 구체적으로는, 유기 절연막(18)의 소성 온도 이하인 것이 바람직하다. 보다 상세하게는 190℃ 내지 230℃가 바람직하고, 200℃ 내지 220℃가 보다 바람직하다. 이와 같이 제2 층간 절연막(20)은, 소위 저온 CVD법에 의해 형성되기 때문에, 제2 층간 절연막(20)과, 그 아래의 대향 전극(19) 및 유기 절연막(18)과의 밀착성(접착성) 저하가 우려된다. 그러나, 제2 층간 절연막(20)의 형성 전에 상술한 전처리를 행하기 때문에, 이들 밀착성(접착성)을 확보할 수 있다. 또한, 본 실시 형태에서는 대향 전극(19)의 단부(19a)에 의해 오버행부는 형성되어 있지 않지만, 상기 밀착성은 확보되는 것을 본 발명자들은 확인하고 있다.
이어서, 제2 층간 절연막(20)이 형성된 절연성 기판(11) 상에 화소 전극(21)을 형성한다. 화소 전극(21)의 재료로서, 예를 들어 투명 도전막 재료를 사용할 수 있다. 투명 도전막 재료의 구체예로서는 ITO 등의 금속 산화물을 들 수 있다. 스퍼터링법을 이용하여 성막하고, 포토리소그래피법을 이용하여 레지스트 패턴을 형성하고, 습식 에칭에 의해 패터닝을 행한다.
이상의 결과, 어레이 기판이 완성된다. 그 후, 셀 조립 공정에 있어서, 어레이 기판과, 별도 제작한 대향 기판과의 각 표면 상에 폴리이미드 등의 유기 수지를 포함하는 배향막을 도포 형성한다. 그리고, 러빙 처리, 광배향 처리 등의 방법을 이용하여, 액정 분자가 소정의 방향으로 배향되도록 각 배향막에 배향 처리를 실시한다.
이어서, 어레이 기판 및 대향 기판의 어느 것 위에 표시 영역을 둘러싸도록 시일재를 도포하고, 어레이 기판 및 대향 기판의 어느 한쪽 위에 액정 재료를 적하한 후, 어레이 기판과 대향 기판을 서로의 배향막이 대향하도록 중첩한다. 그리고, 시일재를 경화시켜 양쪽 기판을 서로 접합한다. 이 결과, 양쪽 기판의 사이에 액정층이 형성된다.
그 후, 편광판 및 위상판(임의)의 부착 공정을 거쳐 액정 패널이 완성된다. 그리고, FPC 기판과, 구동 회로가 형성된 IC 칩(임의)을 액정 패널에 접속하고, 제어부 및 백라이트 유닛을 액정 패널에 설치하여 이들을 하우징에 수납하면, 실시 형태 1의 액정 디스플레이가 완성된다.
이하, 유기 절연막(18)의 단차부(18a)의 높이 h와, 제2 층간 절연막(20)의 피복성의 관계를 조사한 결과에 대하여 설명한다. 도 4 내지 8은 대향 전극 형성 전의 어레이 기판의 단면 SEM 사진이고, 도 4 및 5는 본 실시 형태에 따른 어레이 기판을 도시하고, 도 6 내지 8은 각각 비교 형태 2 내지 4의 어레이 기판을 도시한다.
어느 어레이 기판의 제조 공정에서도 제2 층간 절연막(20)의 형성 전에, 제2 층간 절연막(20) 형성용 플라즈마 CVD 장치를 사용하여 산소계 플라즈마 처리를 행하였다. 산소계 가스로서는 N2O 가스를 사용하였다. 플라즈마 처리의 시간과, 어레이 기판을 플라즈마 CVD 장치 내에 설치하고 나서 플라즈마 처리를 개시할 때까지의 시간(이하, 처리 개시까지의 시간이라고도 함)과, 플라즈마 CVD 장치의 전극간 거리를 변경한 것을 제외하고, 도 4 내지 8의 어레이 기판은 서로 마찬가지로 제작하였다. 도 5 내지 8의 경우에서는, 도 4의 경우에 비하여 플라즈마 처리의 시간 및/또는 처리 개시까지의 시간을 길게 하였다. 전극간 거리는 도 7의 경우에는 30mm로 하고, 도 7 이외의 경우에는 25mm로 하였다. 도 4 내지 8의 모든 경우 RF 전력은 57mW/cm2로 설정하고, 프로세스 압력은 1100mTorr로 설정하였다.
그 결과, 유기 절연막(18)의 단차부의 높이(파인 양)는, 도 4에 도시한 어레이 기판에서는 10nm이고, 도 5에 도시한 어레이 기판에서는 20nm이고, 도 6에 도시한 어레이 기판에서는 30nm이고, 도 7에 도시한 어레이 기판에서는 100nm이고, 도 8에 도시한 어레이 기판에서는 180nm이었다.
그리고, 단차부의 높이, 즉 유기 절연막(18)이 깍여진 양이 30nm 이상인 경우에는, 단차부 부근에 있어서, 제2 층간 절연막(20)의 커버리지가 불충분해져 줄무늬(균열)(20a)가 발생하는 것을 확인할 수 있었다. 이렇게 줄무늬가 있으면, 이 부분을 통하여 수분이 침입할 뿐만 아니라, 레지스트 도포성의 저하나 액정 분자의 배향 흐트러짐과 같은 문제가 발생한다.
한편, 단차부의 높이가 20nm 이하이면, 줄무늬가 없는 양호한 커버리지를 실현할 수 있는 것을 확인할 수 있었다.
(실시 형태 2)
본 실시 형태는 대향 전극의 단부 부근의 구조가 상이한 것을 제외하고, 실시 형태 1과 실질적으로 동일하다. 따라서, 본 실시 형태에서는 본 실시 형태에 특유한 특징에 대하여 주로 설명하고, 실시 형태 1과 중복되는 내용에 대해서는 설명을 생략한다. 또한, 본 실시 형태와 실시 형태 1에 있어서, 동일하거나 또는 마찬가지의 기능을 갖는 부재(그 부분을 포함함)에는 동일한 부호를 붙여, 본 실시 형태에 있어서 그 부재의 설명은 생략한다.
도 9는 실시 형태 2의 액정 디스플레이에 포함되는 어레이 기판의 단면 모식도이며, 표시 영역 내의 TFT 및 그 주변을 도시한다.
본 실시 형태의 액정 디스플레이에 포함되는 어레이 기판(10)은, 절연성 기판(11)과, 절연성 기판(11) 상의 TFT(22)와, TFT(22) 상의 제1 층간 절연막(17)과, 제1 층간 절연막(17) 상의 유기 절연막(18)과, 유기 절연막(18) 상의 대향 전극(19)과, 유기 절연막(18) 및 대향 전극(19)을 덮는 제2 층간 절연막(20)과, 제2 층간 절연막(20) 상의 화소 전극(21)을 갖고 있다. TFT(22)는 게이트 전극(12), 게이트 절연막(13), 반도체층(14), 소스 전극(15) 및 드레인 전극(16)을 포함하고 있다.
본 실시 형태에 있어서도, 제2 층간 절연막(20)의 형성 전에 플라즈마 처리(바람직하게는 산소 플라즈마 처리)가 행해지고 있다. 그로 인해, 대향 전극(19)은 플라즈마 처리된 표면을 갖는다. 단, 본 실시 형태에서는 실시 형태 1의 경우에 비하여 보다 가볍게 플라즈마 처리를 행하고 있기 때문에, 유기 절연막(18)은 플라즈마 처리에 의해 거의 에칭되어 있지 않다. 보다 구체적으로는, 플라즈마 처리의 시간 및/또는 처리 개시까지의 시간을 실시 형태 1의 경우에 비하여 단시간으로 설정하는 것이 바람직하다. 플라즈마 CVD 장치를 사용하는 경우, RF 전력, 프로세스 압력 및 전극간 거리는, 각각 예를 들어 42mW/cm2, 1100mTorr 및 25mm로 설정할 수 있다. 그 결과, 도 9에 도시한 바와 같이, 유기 절연막(18)은 대향 전극(19)의 단부(19a) 밑에 단차부를 갖지 않고, 평탄한 상면(18b)을 갖게 된다.
본 실시 형태에 따르면, 실시 형태 1과 마찬가지의 작용 효과를 발휘할 수 있다.
이상, 실시 형태 1, 2에서는 대향 전극 상에 제2 층간 절연막을 사이에 끼워 화소 전극이 배치된 구조에 대하여 설명하였지만, 각 실시 형태는 화소 전극 상에 제2 층간 절연막을 사이에 끼워 대향 전극이 배치된 구조를 채용하여도 된다. 이 경우, 화소 전극이 상기 투명 전극에 상당한다.
또한, 실시 형태 1, 2에서는 절연성 기판과 반도체층의 사이에 게이트 전극이 배치된, 소위 보텀 게이트형 TFT에 대하여 설명하였지만, 각 실시 형태에 있어서 TFT의 타입은 특별히 한정되지 않고 적절히 설정할 수 있다. 예를 들어, 절연성 기판과 게이트 전극의 사이에 반도체층이 배치되고, 게이트 전극 상에 층간 절연막을 개재하여 소스 전극 및 드레인 전극이 배치된, 소위 플래너형 TFT를 설치하여도 된다.
또한, 각 실시 형태의 액정 디스플레이는 모노크롬 액정 디스플레이이어도 되며, 그 경우 각 화소를 복수의 서브 화소로 분할할 필요는 없다.
또한, 실시 형태 1, 2에서는 FFS 방식의 액정 디스플레이에 대하여 설명하였지만, 각 실시 형태에 있어서 액정 표시 디스플레이의 표시 방식은, 유기 절연막과, 유기 절연막 상의 투명 전극과, 투명 전극 상의 층간 절연막을 구비하는 표시 방식이라면 특별히 한정되지 않고 적절히 설정할 수 있다. 예를 들어, TN(Twisted Nematic) 방식, MVA(Multi-Domein Vertical Alignment) 방식, 빗살 구조를 각각 갖는 대향 전극 및 화소 전극과, 양쪽 전극의 사이에 개재되는 층간 절연막을 구비한 면 내 스위칭(IPS: In-Plane Switching) 방식, TBA(Transverse Bend Alignment) 방식 등의 표시 방식이어도 된다. 또한, TBA 방식에 있어서는, 액정층은 부의 유전율 이방성을 갖는 네마틱 액정 분자를 포함하며, 상기 액정 분자는 전압 무인가시 수직 배향되고, 어레이 기판은 한 쌍의 전극(예를 들어, 빗살 구조를 각각 갖는 대향 전극 및 화소 전극)과, 한 쌍의 전극 사이에 개재되는 층간 절연막을 포함하고, 한 쌍의 전극 사이에 발생하는 횡전계에 의해 액정 분자를 벤드 형상으로 배향시킨다. 그 중에서도 액정 디스플레이의 표시 방식으로서는, 어레이 기판이 투명 전극, 투명한 화소 전극, 및 양쪽 전극간의 층간 절연막을 구비하고(이하, 이러한 구조를 투명 Cs 구조라고도 함), 이들 부재에 의해 유지 용량이 형성되는 표시 방식이 적합하며, 그러한 표시 방식으로서는, 예를 들어 투명 Cs 구조를 구비한 CPA(Continuous Pinwheel Alignment) 방식을 들 수 있다. 또한, 투명 Cs 구조를 구비한 CPA 방식에 있어서는, 액정층은 부의 유전율 이방성을 갖는 네마틱 액정 분자를 포함하고, 상기 액정 분자는 전압 무인가시 수직 배향되고, 어레이 기판은 투명 전극, 투명 전극 상의 층간 절연막, 및 층간 절연막 상의 투명한 화소 전극을 구비하고, 투명 전극에는 공통 신호가 공급되고, 대향 기판은, 화소 전극에 대향하는 투명한 대향 전극과, 대향 전극 상에 설치된 점 형상의 돌기(리벳)를 구비하고, 화소 전극과 대향 전극의 사이에 발생하는 종전계에 의해 돌기를 중심으로 액정 분자를 방사 형상으로 배향시킨다. 또한, 점 형상의 돌기(리벳)를 형성하는 대신에, 대향 전극에 원형, 십자형, 다각형 등의 형상의 개구를 형성함으로써, 이 개구를 중심으로 액정 분자를 방사 형상으로 배향시킬 수도 있다.
또한, 실시 형태 1, 2에서는 투과형 액정 디스플레이에 대하여 설명하였지만, 각 액정 디스플레이의 액정 패널은, 외광을 반사함으로써 표시를 행하는 반사 표시부를 구비하여도 된다.
또한, 상술한 실시 형태는, 본 발명의 요지를 일탈하지 않는 범위에서 적절히 조합되어도 된다. 또한, 각 실시 형태의 변형예는 다른 실시 형태에 조합되어도 된다.
1: 액정 패널
10: 어레이 기판
11: 절연성 기판
12: 게이트 전극
13: 게이트 절연막
14: 반도체층
15: 소스 전극
16: 드레인 전극
17: 제1 층간 절연막
18: 유기 절연막
18a: 단차부
18b: 상면
19: 대향 전극
19a: 단부
20: 제2 층간 절연막
20a: 줄무늬(균열)
21: 화소 전극
21a: 슬릿
22: TFT
30: 액정층
31, 32: 배향막
40: 대향 기판
41: 절연성 기판
42: 컬러 필터
43: 블랙 매트릭스(BM)
44: 오버코트막
45: 외부 도전막
h: 단차부의 높이

Claims (6)

  1. 유기 절연막과,
    상기 유기 절연막 상의 투명 전극과,
    상기 투명 전극 상의 층간 절연막을 구비하며,
    상기 투명 전극은 플라즈마 처리된 표면을 갖고,
    상기 유기 절연막은, 상기 투명 전극의 단부로부터 수직 방향으로 깍여 있고, 상기 단부 밑에 단차부를 가지며,
    상기 투명 전극은, 상기 단차부로부터 측방을 향하여 돌출되지 않고,
    상기 단차부의 높이는 20nm 이하인, 액정 디스플레이.
  2. 제1항에 있어서, 상기 단차부의 높이는 10nm 미만인, 액정 디스플레이.
  3. 제1항 또는 제2항에 있어서, 상기 투명 전극은 대향 전극 또는 화소 전극인, 액정 디스플레이.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 유기 절연막의 하방에 산화물 반도체를 갖는 TFT를 더 구비하는, 액정 디스플레이.
  5. 제4항에 있어서, 상기 산화물 반도체는 인듐, 갈륨, 아연 및 산소를 포함하는, 액정 디스플레이.
  6. 유기 절연막과,
    상기 유기 절연막 상의 투명 전극과,
    상기 투명 전극 상의 층간 절연막을 구비하며,
    상기 투명 전극은 플라즈마 처리된 표면을 갖고,
    상기 유기 절연막은, 상기 투명 전극의 단부 밑에 단차가 없는 평탄한 상면을 갖는, 액정 디스플레이.
KR20157004757A 2012-09-21 2013-09-13 액정 디스플레이 KR20150041792A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012208687 2012-09-21
JPJP-P-2012-208687 2012-09-21
PCT/JP2013/074804 WO2014046025A1 (ja) 2012-09-21 2013-09-13 液晶ディスプレイ

Publications (1)

Publication Number Publication Date
KR20150041792A true KR20150041792A (ko) 2015-04-17

Family

ID=50341338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20157004757A KR20150041792A (ko) 2012-09-21 2013-09-13 액정 디스플레이

Country Status (6)

Country Link
US (1) US20150228675A1 (ko)
EP (1) EP2899588A4 (ko)
JP (1) JPWO2014046025A1 (ko)
KR (1) KR20150041792A (ko)
CN (1) CN104662470A (ko)
WO (1) WO2014046025A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI523205B (zh) * 2014-03-28 2016-02-21 友達光電股份有限公司 畫素結構及顯示面板
WO2015159800A1 (ja) * 2014-04-16 2015-10-22 シャープ株式会社 液晶表示パネルおよびその製造方法
CN107210226B (zh) * 2015-02-04 2020-12-22 株式会社半导体能源研究所 半导体装置的制造方法
CN107924091B (zh) * 2015-08-31 2020-12-25 夏普株式会社 显示面板以及显示面板的制造方法
KR102420398B1 (ko) 2015-11-24 2022-07-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR102514320B1 (ko) * 2015-12-24 2023-03-27 삼성디스플레이 주식회사 표시 장치
CN106444187A (zh) * 2016-08-22 2017-02-22 京东方科技集团股份有限公司 阵列基板及显示装置
US9922896B1 (en) * 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US20210294138A1 (en) * 2016-09-27 2021-09-23 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
JP6963003B2 (ja) * 2017-03-06 2021-11-05 シャープ株式会社 液晶表示装置
JP2019074684A (ja) * 2017-10-18 2019-05-16 シャープ株式会社 表示パネル用基板の製造方法
CN208908224U (zh) * 2018-10-16 2019-05-28 合肥鑫晟光电科技有限公司 一种显示基板、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100421480B1 (ko) * 2001-06-01 2004-03-12 엘지.필립스 엘시디 주식회사 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP2006301243A (ja) * 2005-04-20 2006-11-02 Sanyo Epson Imaging Devices Corp 表示装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5501030B2 (ja) * 2010-02-26 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
JP2012053371A (ja) 2010-09-03 2012-03-15 Hitachi Displays Ltd 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
CN104662470A (zh) 2015-05-27
US20150228675A1 (en) 2015-08-13
EP2899588A1 (en) 2015-07-29
EP2899588A4 (en) 2015-09-30
WO2014046025A1 (ja) 2014-03-27
JPWO2014046025A1 (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
KR20150041792A (ko) 액정 디스플레이
US10712619B2 (en) Liquid crystal display device
US7663723B2 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
TWI464882B (zh) 薄膜電晶體基板及其製造方法
JP4152623B2 (ja) 液晶表示装置
US7345731B2 (en) Liquid crystal display device
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
US8300166B2 (en) Display panel and method of manufacturing the same
US8922743B2 (en) Liquid crystal display device and method of fabricating the same
US20130088660A1 (en) Thin film transistor substrate and liquid crystal display device
KR20150080064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
JPH11149079A (ja) 液晶表示装置
US9224824B2 (en) Display device substrate and display device equipped with same
KR20160032349A (ko) 액정표시패널 및 이의 제조 방법
US20060066781A1 (en) Color filter panel, and liquid crystal display including color filter panel
KR101960363B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101988006B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4916522B2 (ja) 液晶表示装置
KR20080029397A (ko) 컬러 필터 기판 및 그 제조 방법, 이를 구비하는 액정 표시장치
KR20070120234A (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
JP5507738B2 (ja) 液晶表示装置
JP5318269B2 (ja) 液晶表示装置
JP5159936B2 (ja) 液晶表示装置
JP2012208184A (ja) 液晶表示素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application