[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150023222A - 실장 구조체와 그 제조 방법 - Google Patents

실장 구조체와 그 제조 방법 Download PDF

Info

Publication number
KR20150023222A
KR20150023222A KR20147024643A KR20147024643A KR20150023222A KR 20150023222 A KR20150023222 A KR 20150023222A KR 20147024643 A KR20147024643 A KR 20147024643A KR 20147024643 A KR20147024643 A KR 20147024643A KR 20150023222 A KR20150023222 A KR 20150023222A
Authority
KR
South Korea
Prior art keywords
resin
circuit board
electrode
bump
bonding material
Prior art date
Application number
KR20147024643A
Other languages
English (en)
Other versions
KR101975076B1 (ko
Inventor
아라타 기시
히로노리 무나카타
고지 모토무라
히로키 마루오
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20150023222A publication Critical patent/KR20150023222A/ko
Application granted granted Critical
Publication of KR101975076B1 publication Critical patent/KR101975076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81052—Detaching bump connectors, e.g. after testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

이 실장 구조체는, 회로 기판(105)의 제2 전극(104)과 반도체 패키지(101)의 범프(103)를 접합하는 접합 재료(106)의 주위를, 제1 보강용 수지(107)에 의해서 덮고 있다. 또한, 반도체 패키지(101)의 외주 부분과 회로 기판(105) 사이가, 제2 보강용 수지(108)에 의해서 덮여 있다. 접합 재료(106)가 종래보다도 융점이 낮은 땜납 재료를 사용해도, 내낙하 특성이 양호하다.

Description

실장 구조체와 그 제조 방법{MOUNTING STRUCTURE AND METHOD FOR MANUFACTURING SAME}
본 발명은, 회로 기판에 반도체 패키지 부품을 표면 실장한 실장 구조체 및 그 제조 방법에 관한 것이다.
종래의 BGA(Ball Grid Array)나 CSP(Chip Scale Package)와 같이 하면에 범프를 갖는 반도체 패키지 부품은, 도 6(a)~(d)에서 설명하는 공정에 의해서 실장되고 있다.
도 6(a)에서는, 회로 기판(105)의 제2 전극(104)에 SnAgCu 땜납 페이스트(601)가 인쇄된다. 그리고 도 6(b)에 나타낸 바와 같이, 반도체 패키지(101)의 제1 전극(102) 상에 형성된 범프(103)가, SnAgCu 땜납 페이스트(601)를 개재해 제2 전극(104)에 닿도록 실장된다.
도 6(c)에서, 리플로우를 한다. 리플로우 하면 제2 전극(104)에 인쇄된 SnAgCu 땜납 페이스트(601)와 제1 전극(102) 상에 형성된 범프(103)의 땜납이, 용융되고, 셀프 얼라이먼트성에 의해서 반도체 패키지(101)가 적정한 위치로 이동한다. 그 후, 땜납의 용융 온도 이하로 도달하면 땜납이 응고되고, 땜납(602)이 되어 반도체 패키지(101)의 회로 기판(105)으로의 전기 접속이 완료된다. 이 때의, 제2 전극(104)에 인쇄된 SnAgCu 땜납 페이스트(601)와 반도체 패키지(101)의 범프(103)의 조성은 동일하며, 일반적으로는, SnAgCu계의 것이 이용된다.
또, BGA나 CSP와 같이 하면에 범프가 형성되어 있는 반도체 패키지(101)는, 휴대전화 장치로 대표되는 모바일 기기에 이용되고 있으며, 이들 상품에 요구되는 기능으로서, 낙하 충격에 견딜 수 있는 것이 요구되고 있다. 그 대책으로서, 예를 들면 BGA와 회로 기판(105)을 땜납 접합하는 경우에는, 도 6(d)에 나타낸 바와 같이, SnAgCu 땜납(602)에 의한 납땜 후에 반도체 패키지(101)와 회로 기판(105) 사이에 언더 필(603)을 충전하여, 접합부의 내낙하 특성을 높이는 수법이 이용되고 있다(특허 문헌 1).
또, 근년, 환경 문제, 특히 지구 온난화의 관심이 고조되고 있음에 따라, 종래 이용되어 온 SnAgCu계의 땜납보다도 융점이 낮은 SnBi계 땜납 재료의 사용이 검토되기 시작했다. 그런데, 저융점 땜납을 이용한 BGA 접속에 관한 접속 신뢰성은 확립되어 있지 않다.
종래의 저융점 땜납을 이용한 BGA 접속에 관해서는, 이하와 같은 것이 있다.
예를 들면, 도 7은 특허 문헌 2에 기재된 실장 구조체이다.
이 실장 구조체는, 제1 전극(102)을 갖는 반도체 패키지(101)와 제2 전극(104)을 갖는 회로 기판(105)과, 제1 전극(102) 상에 형성된 범프(103)와, 범프(103)와 제2 전극(104) 사이에 배치되고, 범프(103)를 통해서 제1 전극(102)과 제2 전극(104)을 전기적으로 접속하는 접합 부재(106)와, 범프(103)와 접합 재료(106)의 접합 부분 및 접합 부재를 덮도록 개개의 접합 부재의 주위에 배치된 보강용 수지(107)를 구비하고, 각각의 보강용 수지(107)가, 인접하는 보강용 수지끼리가 접촉하지 않도록, 서로 이격하여 배치되어 있다.
일본국 특허 공개 평 10-101906호 공보 WO2010/050185호
특허 문헌 2와 같이 보강용 수지(107)를 설치함으로써, 종래의 SnAgCu계의 땜납과 동등 이상의 내낙하 특성을 얻는 것이 가능하다.
그러나, SnAgCu계 땜납으로의 땜납 접합 후, 반도체 패키지(101)와 회로 기판 사이에 언더필재(603) 등을 고착시킨 경우와 비교하면, 충분한 내낙하 특성을 얻을 수 없다. 즉, 휴대전화 장치로 대표되는 모바일 기기 등에 대해, 종래 이용되어 온 SnAgCu계의 땜납보다도 융점이 낮은 SnBi계 땜납 재료를 사용할 수 없음을 나타내고 있다.
또, 언더필재를 이용하는 경우, 일단, SnAgCu계 땜납으로의 땜납 접합 후, 디스펜서에 의한 언더필재의 도포 후, 언더필재를 경화시키기 위해서 경화로를 이용하여, 경화시키는 것이 필요하다. 이 때문에, 언더필재(603)를 이용한 실장 구조체는, 환경문제의 점에서 바람직하지 않다.
본 발명은, 상기 종래의 과제를 해결하는 것이며, 반도체 패키지를 회로 기판에 전기적으로 접속한 실장 구조체에 있어서, 접합부의 내낙하 특성을 높일 수 있으며, 언더필재를 이용하는 경우의 경화로를 필요로 하지 않는 친환경적인 실장 구조체 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 실장 구조체는, 제1 전극을 갖는 반도체 패키지와, 제2 전극을 갖는 회로 기판과, 상기 제2 전극과 상기 제1 전극 상에 형성된 범프 사이에 배치되고, 상기 범프와 제2 전극을 전기적으로 접합하는 땜납을 포함하는 접합 재료와, 상기 접합 재료의 주위를 덮는 제1 보강용 수지와, 상기 회로 기판에 배치된 상기 반도체 패키지의 외주 부분과 상기 회로 기판 사이를 덮는 제2 보강용 수지를 포함하는 것을 특징으로 한다.
또, 본 발명의 실장 구조체의 제조 방법은, 회로 기판 상의 제2 전극 상에, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 페이스트를 도포하고, 상기 혼화된 페이스트를 개재해 상기 회로 기판의 제2 전극 상에, 반도체 패키지를 범프를 개재해 마운트하고, 상기 반도체 패키지의 외주부와 상기 회로 기판 사이에 걸쳐서 보강용 수지를 도포하고, 상기 회로 기판과 상기 반도체 패키지를 가열함으로써, 상기 땜납 재료와 상기 열경화성 수지를 분리시키고, 상기 범프의 융점보다 낮은 융점을 갖는 상기 땜납 재료를 이용함으로써, 상기 땜납 재료가 용융되어, 상기 범프에 젖어 들고, 그 후, 상기 열경화성 수지가 상기 땜납 재료와 상기 범프의 주위에 젖어 들고, 그 후, 상기 열경화성 수지와 상기 보강용 수지가 경화하는 것을 특징으로 한다.
또, 본 발명의 실장 구조체의 제조 방법은, 회로 기판 상의 제2 전극 상에, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 페이스트를 도포하고, 상기 회로 기판에 있어서의 상기 반도체 패키지가 마운트되는 주변 영역에 보강용 수지를 도포하고, 상기 혼화된 페이스트에 상기 반도체 패키지를 범프를 개재해 회로 기판의 제2 전극 상에 마운트하고, 상기 회로 기판과 상기 반도체 패키지를 가열함으로써, 상기 땜납 재료와 상기 열경화성 수지를 분리시키고, 상기 범프의 융점보다 낮은 융점을 갖는 상기 땜납 재료를 이용함으로써, 상기 땜납 재료가 용융되어, 상기 범프에 젖어 들고, 그 후, 상기 열경화성 수지가 상기 땜납 재료와 상기 범프의 주위에 젖어 들고, 그 후, 상기 열경화성 수지와 상기 보강용 수지를 경화시키는 것을 특징으로 한다.
본 발명에 의하면, 상기 접합 재료의 주위가 제1 보강용 수지로 덮여 있으며, 또한, 반도체 패키지의 외주 부분과 상기 회로 기판을 제2 보강용 수지에 의해서 덮음으로써, 접합부의 내낙하 특성을 높일 수 있다.
도 1은 (a) 본 발명의 실시형태 1에 있어서의 실장 구조체의 단면도와 (b) 평면도이다.
도 2는 (a)~(d)는 이 실시형태의 제조 공정을 설명하는 도면이다.
도 3a는 이 실시형태의 실시예 1의 조건으로 제작한 실장 구조체의 단면의 현미경 사진이다.
도 3b는 비교예 1의 조건으로 제작한 실장 구조체의 단면의 현미경 사진이다.
도 3c는 비교예 2의 조건으로 제작한 실장 구조체의 단면의 현미경 사진이다.
도 4는 (a)~(d)는 본 발명의 실시형태 2에 있어서의 제조의 공정도이다.
도 5a는 본 발명의 실시형태 3의 실장 구조체의 단면도이다.
도 5b는 본 발명의 실시형태 3의 실장 구조체의 주요부의 확대도이다.
도 6은 (a)~(d)는 특허 문헌 1에 있어서의 실장 구조체의 단면도이다.
도 7은 특허 문헌 2에 있어서의 실장 구조체의 단면도이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
(실시형태 1)
도 1(a),(b)는, 회로 기판(105)에 반도체 패키지(101)를 실장한 실시형태 1의 실장 구조체(100)를 나타낸다.
반도체 패키지(101)의 제1 전극(102), 범프(103), 회로 기판(105)의 제2 전극(104) 등은, 반도체 패키지(101)의 크기에 비해 확대하여 도시되어 있다. 반도체 패키지(101)의 구체적인 크기는, 예를 들면, □11mm이며, 범프(103)는 0.5mm 피치로는 441개의 범프가 설치되어 있다. 회로 기판(105)은, JEDEC 반도체 기술 협회(JEDEC Solid State Technology Association) 규격에 준거하여 제작된 것으로, 긴 쪽 132mm, 짧은 쪽 77mm의 크기이며, 두께 1.0mm이고, 전극 재료가 구리이며, 기판 재질은 유리 엑폭시 재료이다.
도 2(a)~(d)는 이 실장 구조체(100)의 제조 공정을 설명하는 도면이다.
도 2(a)에서는, 회로 기판(105)의 제2 전극(104) 상에 각각 혼합 페이스트(301)를 인쇄한다. 혼합 페이스트(301)는, Sn과 Bi, In, Ag, 및 Cu의 군으로부터 선택되는 2종류 혹은, 그 이상의 원소와의 조합으로 이루어지는 합금 조성의 땜납 재료(뒤에서 접합 재료(106)가 되는 것)와 미경화 상태인 열경화성 수지(뒤에서 보강용 수지(107)가 되는 것)로 이루어진다.
도 2(b)에서는, 반도체 패키지(101)의 제1 전극(102) 상에 형성된 범프(103)와, 회로 기판(105) 상에 인쇄된 혼합 페이스트(301)를 접촉시키도록, 회로 기판(105) 상에 반도체 패키지(101)를 마운트한다.
도 2(c)에서는, 반도체 패키지(101)의 외주와 회로 기판(105)의 표면 사이에, 제2 보강용 수지로서의 보강용 수지(108)를 디스펜서(302)로 도포한다. 그 후, 도 2(d)에서는, 리플로우 장치를 이용하여 혼합 페이스트(301)와 보강용 수지(108)를 가열하여, 혼합 페이스트(301)를 용융하고, 혼합 페이스트(301)로부터, 접합 재료(106)와 제1 보강용 수지로서의 보강용 수지(107)를 분리시킨다. 그 결과, 제1 전극(102)과 제2 전극(104) 사이를 범프(103)와 접합 재료(106)로 결합하고, 또한, 접합 재료(106)와 범프(103)의 경계선을 보강용 수지(107)로 덮는다. 보강용 수지(108)는, 반도체 패키지(101)의 외주 부분을 덮음과 더불어, 회로 기판(105) 사이에 필렛을 형성한다. 도 1(a)는 도 2(d)의 확대도이다.
이 제조 방법에 의하면, 반도체 패키지(101)의 제1 전극(102) 상에 형성된 범프(103)와, 회로 기판(105)의 제2 전극(104) 사이가, 용융 고체화한 접합 재료(106)에 따라서 땜납 접속되어 전기적으로 도통하고 있다. 접합 재료(106)는, 범프(103)보다 융점이 낮은 합금 조성이다. 회로 기판(105)의 제2 전극(104)의 주위와, 범프(103) 사이는, 보강용 수지(107)로 덮여 접합되어 있다. 또, 반도체 패키지(101)의 외주부와 회로 기판(105) 사이도, 보강용 수지(108)에 의해서 접합되어 있다. 보강용 수지(108)는, 반도체 패키지(101)와 회로 기판(105) 사이를 연결함과 더불어, 반도체 패키지(101)의 주위에 필렛을 형성하고 있다.
이 실시형태 1에서는, 보강용 수지(108)는, 반도체 패키지(101)의 외주부와 회로 기판(105)을 덮도록 배치되어 있는데, 보강용 수지(108)와 반도체 패키지(101)의 제1 전극 상에 형성된 범프(103)나, 보강용 수지(107)와는 접촉하지 않도록 배치되어 있다.
이와 같이, 범프(103)를 통해서 제1 전극(102)과 제2 전극(104)을 전기적으로 접속하는 접합 재료(106)를, 보강용 수지(107)와 보강용 수지(108) 둘 다로 보강함으로써, 더욱 상세하게는, 반도체 패키지(101)와 회로 기판(105) 사이를 연결함과 더불어, 반도체 패키지의 주위에 필렛을 보강용 수지(107)로 형성하고 있으므로, 낙하 등의 기계적 충격을 받은 경우에도, 회로 기판(105)의 변형을 억제할 수 있으며, 도 7에 나타낸 종래예와 같이, 접합 재료(106)를 보강용 수지(107)만으로 보강한 경우에 비해, 접합부의 내낙하 특성을 높일 수 있다.
또한, 언더필재를 이용하는 경우의 경화로를 필요로 하지 않는 친환경적인 제조 방법이다. 또, 반도체 패키지(101)와 회로 기판(105) 사이의 전부에 보강용 수지(108)가 충전되어 있는 것이 아니라, 보강용 수지(108)가 충전되어 있지 않은 공간(109)이 형성되어 있기 때문에, 도 6에 나타낸 종래예에 비해 언더필 수지의 사용량이 적다.
여기서, 반도체 패키지(101)의 실장 구조체(100)의 구성 및 재료 사양 등에 대해서 더욱 상세하게 설명한다.
범프(103)는, Sn계 합금으로 형성되어 있는 것이 바람직하다. 예를 들면, SnBi계, SnIn계, SnBiIn계, SnAg계, SnCu계, SnAgCu계, SnAgBi계, SnCuBi계, SnAgCuBi계, SnAgIn계, SnCuIn계, SnAgCuIn계, 및 SnAgCuBiIn계로 이루어지는 군으로부터 선택되는 합금 조성을 이용할 수 있다.
특히, Sn계가 좋다. Sn계 합금은 융점이 231℃로 낮고, Cu 전극에 젖어 들기 쉬워, 다른 합금과 화합물을 만들기 쉽다. 또 저렴하고, 독성도 낮기 때문이다.
접합 재료(106)는, 범프(103)보다 융점이 낮은 합금 조성을 이용할 수 있다.
바람직한 예로는, 범프(103)와 접합 재료(106) 모두, 같은 계 또는 주성분이 같은 Sn계가 바람직하다.
보강용 수지(107, 108)는, 주성분의 수지 성분과 경화제를 포함하고, 필요에 따라서, 점도 조정/칙소성 부여 첨가제를 포함한다.
보강용 수지(107)는, 열경화성 수지이며, 에폭시 수지, 우레탄 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 비스말레이미드 수지, 페놀 수지, 폴리에스테르 수지, 실리콘 수지, 옥세탄 수지 등, 다양한 수지를 포함할 수 있다. 이들은, 단독으로 이용해도 되고, 2종류 이상을 조합해도 된다. 이들 중에서는, 에폭시 수지가 적절하다.
보강용 수지(108)는, 열경화성 수지이며, 에폭시 수지, 우레탄 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 비스말레이미드 수지, 페놀 수지, 폴리에스테르 수지, 실리콘 수지, 옥세탄 수지 등, 다양한 수지를 포함할 수 있다. 이들은, 단독으로 이용해도 되고 2종류 이상을 조합해도 된다. 이들 중에서는, 에폭시 수지가 적절하다.
보강용 수지(107)와 보강용 수지(108)는, 수지 성분이 모두 에폭시계 등의 같은 계의 수지가 좋다. 또한, 수지 성분을 같게 하여, 함유시키는 경화제만을 바꿈으로써 반응 개시 온도만을 2개의 수지로 바꾸는 것이 바람직하다.
에폭시 수지로는, 비스페놀형 에폭시 수지, 다관능 에폭시 수지, 가요성 에폭시 수지, 브롬화 에폭시 수지, 글리시딜에스테르형 에폭시 수지, 고분자형 에폭시 수지의 군으로부터 선택되는 에폭시 수지를 이용할 수 있다. 예를 들면, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지 등이 이용된다. 이들을 변성시킨 에폭시 수지도 이용된다. 이들은, 단독으로 이용해도 되고 2종류 이상을 조합하여 이용해도 된다.
상기와 같은 열경화성 수지와 조합하여 이용하는 경화제로는, 티올계 화합물, 아민계 화합물, 다관능 페놀계 화합물, 이미다졸계 화합물, 및 산무수물계 화합물의 군으로부터 선택되는 화합물을 이용할 수 있다. 이들은, 단독으로 이용해도 되고 2종류 이상을 조합해도 된다.
또, 필요에 따라, 점도 조정/칙소성 부여 첨가제로서, 무기계 혹은, 유기계인 것을 사용할 수 있으며, 예를 들면, 무기계이면 실리카나 알루미나 등이 이용되고, 유기계이면 아마이드, 폴리에스테르계, 피마자유 등의 유도체 등이 이용된다. 이들은, 단독이어도 되고, 2종류 이상을 조합해도 된다.
(실시예)
본 발명의 실시예로서, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)의 종류와 보강용 수지(108), 리플로우 도달 온도를 변화시켜, 도통의 합격 여부, 내낙하 특성의 영향을 조사하고, 하기의 표 1에 그 결과를 나타냈다.
Figure pct00001
-재료-
땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)는, 땜납 재료에 Sn58Bi 땜납 88 중량부에 대해, 미경화 상태인 열경화성 수지로서, 열경화성 수지인 비스페놀 F형 에폭시 수지(상품명 「YDF-7510」 신닛테츠화학주식회사 제조)를 이용했다.
점도 조정제/칙소 부여재에는, 피마자유계 칙소제(상품명 「THIXCINR」엘리멘티스재팬(ElementisSpecialties, Inc.) 제조)와 경화제인 이미다졸계 경화제, 플럭스 작용을 갖는 유기산(「아디핀산」칸토화학주식회사 제조)을 혼련한 것을 18 중량부 섞은 것을 사용했다. 이 때, 경화제인 이미다졸계 경화제에 관해서는, 이하와 같은 생각으로 조정했다. 땜납 재료의 융점이 138℃인 Sn58Bi에 대해, 에폭시 수지와 경화제의 반응 개시 온도가 130℃, 140℃, 155℃가 되는 미경화 상태인 열경화성 수지를 제작하는 경우에 있어서, 각각, 2, 4-디아미노 6-(2'-메틸이미다졸릴(1'))-에틸-s-트리아진이소시아눌산 부가물(상품명 「2MA-OK」시코쿠카세이공업주식회사 제조), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명 「2P4MHZ-PW」시코쿠카세이공업주식회사 제조), 2-페닐-4, 5-디히드록시메틸이미다졸(상품명 「2PHZ-PW」시코쿠카세이공업주식회사 제조)을 사용했다.
SnAgCu 혼합 페이스트(301)에는, Sn3.0Ag0.5Cu(상품명 「M705-GRN360-L60A」센주금속공업주식회사 제조)를 이용했다.
반도체 패키지(101)에는, 제1 전극 상에 형성된 범프(103)로서, Sn3.0Ag0.5 Cu볼 탑재의 반도체 패키지를 이용했다.
Sn58Bi 땜납 융점은 138℃이며, Sn3.0Ag0.5Cu 땜납의 융점은 217℃이다.
보강용 수지(108)에는, 열경화성 수지에는, 비스페놀F형 에폭시 수지(상품명 「YDF-7510」 신닛테츠화학주식회사 제조), 경화제에는, 130℃ 경화 대응의 이미다졸계 경화제(상품명 「2MA-OK」시코쿠카세이공업주식회사 제조), 140℃ 경화 대응의 이미다졸계 경화제(상품명 「2P4MHZ-PW」시코쿠카세이공업주식회사 제조), 또는, 155℃ 경화 대응의 이미다졸계 경화제(상품명 「2PHZ-PW」시코쿠카세이공업주식회사 제조) 점도 조정/칙소성 부여 첨가제에는, 실리카계 칙소제(상품명 「AEROSIL RY200」NIPPON AEROSIL 주식회사 제조)를 공통적으로 사용했다.
(평가)
각각의 실장 구조체의 평가는, 이하와 같이 행했다.
도통의 합격 여부로서, 실장 구조체 제작 후, 테스터로, 도통의 유무를 확인했다. 도통의 합격 여부는, 저항치가 9.8~10Ω의 범위인 경우를 합격으로 하여 ○로 표기하고, 범위 외인 경우를 ×로 표기했다.
내낙하 시험으로는, 내낙하 수명으로 평가했다. 구체적으로는, JEDEC 규격에 준거해, 가속도, 1500G, 낙하 시간, 0.5초의 조건으로 실장 구조체를 낙하시키고, 전기적 접속에 순단이 발생했을 때를 내낙하 수명으로 하고, 순단 발생까지의 낙하 횟수를 내낙하 수명으로 했다. 순단의 합격 여부 판정으로는, 낙하시에, 반도체 패키지에 2.0V의 전압을 인가하고, 전압이 10% 이상 저하했을 때를 불합격으로 판단했다. 또, 이 때의 최고 낙하 횟수를 30회로 했다.
또한, 여기서 이용한 반도체 패키지의 크기는, □11mm 사이즈이며, 제1 전극 상에 형성된 범프(103)는, 0.5mm 피치이고, 범프 수는 441개이며, 회로 기판(105)은, 긴쪽 132mm, 짧은 쪽 77mm인 크기이고, 두께 1.0mm이며, 전극 재료가 구리이고, 기판 재질은 유리 엑폭시 재료이다.
(평가 결과 1:도통 시험)
표 1의 실시예 1~3, 비교예 1~2의 조건으로, 도 2에 나타낸 실장 방법 1로 제작한 실장 구조체의 도통의 합격 여부에 대해서 평가한 결과를 나타낸다.
표 1은, 땜납재와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)의 땜납 조성을 Sn58Bi(융점:138℃)로 하고, 땜납재와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)에 포함되는 미경화 상태인 열경화성 수지의 경화제와 보강용 수지(108)에 포함되는 경화제의 반응 개시 온도를 변화시키고, 본 발명의 실장 구조체를 제작할 때에 요구되는 재료 특성에 대해서 검토한 결과를 나타내고 있다.
실시예 1의 조건은, 땜납재와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)를 이용하여, 실장 구조체(100)를 제작했다.
땜납재와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)의 땜납 조성이 Sn58Bi(땜납 융점 138℃), 140℃ 경화 대응의 이미다졸계 경화제(상품명 「2P4MHZ-PW」시코쿠카세이공업주식회사 제조)를 이용하여 제작된 것이며, 보강용 수지(108)의 경화제에도 동일한 것을 이용하여 실장 구조체를 제작한 바, 저항치가, 9.9Ω로 테스터에서 도통이 취해짐이 확인되었다.
도 3a는, 실시예 1의 조건으로 제작한 실장 구조체의 단면의 현미경 사진이다. 반도체 패키지(101), 제1 전극(102), 제1 전극 상에 형성된 범프(103), 회로 기판(105) 상에 형성된 제2 전극(104), 접합 재료(106), 보강용 수지(107)로 구성되어 있다.
이 때의, 제1 전극 상에 형성된 범프(103)의 조성은, 융점이 217℃인 Sn3.0Ag0.5Cu 땜납 범프로 했다. 또, 실장 구조체를 제작할 때의 리플로우 도달 온도는, 160℃로 했다.
그 결과, 접합 재료(106)가, 범프(103)의 주위에 파선부까지 젖어 들어 있고, 또한 그 주위를 보강용 수지(107)가 파선부까지 필렛 형상을 형성하고 있음이 확인되었다.
이러한 결과로부터, 도 3a의 구조체의 제작에는, 혼합 페이스트(301)의 땜납 융점인 138℃에 대해, 미경화 상태인 열경화성 수지와 보강용 수지의 경화제의 반응 개시 온도가 140℃로 높은 것이 유효함을 알았다.
또, 실시예 2, 3의 조건, Sn58Bi 땜납의 융점 138℃ 융점보다도 반응 개시 온도가 높은 140℃ 경화 대응의 이미다졸계 경화제(상품명 「2P4MHZ-PW」시코쿠카세이공업주식회사 제조), 또는, 155℃ 경화 대응의 이미다졸계 경화제(상품명 「2PHZ-PW」시코쿠카세이공업주식회사 제조)를 이용한 제작한 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)나 보강용 수지(108)를 이용하여, 실장 구조체를 제작한 경우에도, 실시예 1과 동일한 결과를 얻을 수 있었다.
즉, 땜납재와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)의 땜납 융점보다, 미경화 상태인 열경화성 수지와 보강용 수지(108)의 경화제의 반응 개시 온도가 높은 것이, 본 발명의 실장 구조체를 제작하는데 있어서 중요해진다.
다음에, 비교예 1의 조건, 혼합 페이스트(301)의 땜납의 융점 138℃에 대해, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)의 반응 개시 온도가, 130℃ 경화 대응의 이미다졸계 경화제(상품명 「2MA-OK」시코쿠카세이공업주식회사 제조)로, 보강용 수지(108)가 140℃ 경화 대응의 이미다졸계 경화제(상품명 「2P4MHZ-PW」시코쿠카세이공업주식회사 제조)의 것을 이용하여 실장 구조체를 제작한 바, 저항치가, 18Ω로 도통의 확인이 얻어지지 않았다.
즉, 실시예 1과의 차이는, 땜납의 융점 138℃에 대해, 미경화 상태인 열경화성 수지의 경화제의 반응 개시 온도가 130℃, 보강용 수지(108)의 반응 개시 온도가 140℃이다.
비교예 1의 조건으로 제작한 실장 구조체의 단면의 현미경 사진을 도 3b에 나타낸다. 이것을 관찰한 바, 보강용 수지(107)가, 범프(103)의 주위에 파선부까지 젖어 들어 있는 것이 확인되었지만, 접합 재료(106)가 범프(103)의 주위에까지 젖어 들지 않고, 파선부의 상태에서 머물러 있는 것이 확인되었다.
즉, 비교예 1의 조건으로 실장 구조체를 제작하면, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)에 포함되는 땜납 재료가 제1 전극 상에 형성된 범프(103)의 주위에 젖어 들기 전에, 미경화 상태인 열경화성 수지가 제1 전극 상에 형성된 범프(103)의 주위에 젖어 들어 경화가 완료되므로 도통의 확인을 얻어지지 않음을 알 수 있었다.
또, 비교예 2의 조건, 혼합 페이스트(301)의 땜납의 융점 138℃에 대해, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)의 반응 개시 온도가, 140℃ 경화 대응의 이미다졸계 경화제(상품명 「2P4MHZ-PW」시코쿠카세이공업주식회사 제조)로, 보강용 수지(108)가 130℃ 경화 대응의 이미다졸계 경화제(상품명 「2MA-OK」시코쿠카세이공업주식회사 제조)의 것을 이용하여 실장 구조체를 제작한 바, 저항치가 23Ω로, 도통의 확인은 얻어지지 않았다.
즉, 실시예 1과의 차이는, 땜납의 융점 138℃에 대해, 미경화 상태인 열경화성 수지의 경화제의 반응 개시 온도가 140℃, 보강용 수지(107)의 반응 개시 온도가 130℃이다.
비교예 2의 조건으로 제작한 실장 구조체의 단면의 현미경 사진을 도 3c에 나타낸다. 이것을 관찰한 바, 범프(103)의 주위에, 보강용 수지(108)는 젖어 들어 있으나, 접합 재료(106)가 젖어 들지 않은 것이 확인되었다.
이것은, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)의 땜납재의 융점(138℃)보다도 먼저, 130℃ 경화 대응의 이미다졸계 경화제(상품명 「2MA-OK」시코쿠카세이공업주식회사 제조)로 이루어지는 보강용 수지(108)가 경화해버려, 땜납 용융시에, 반도체 패키지(101)가 가라앉지 않았다. 그 때문에, 용융된 땜납과, 제1 전극 상에 형성된 범프(103) 사이의 거리가 길어져, 용융된 땜납이, 제1 전극 상에 형성된 범프(103)에 젖어들 수 없었다.
-도통 시험의 결과 정리-
이러한 결과로부터, 본 발명의 실장 구조체를 제작하는 경우에 있어서, 회로 기판(105)에 도포되는 땜납 재료의 융점에 대해, 미경화 상태인 열경화성 수지 및 보강용 수지의 반응 개시 온도가 높은 것이 바람직함을 알 수 있다.
본 발명의 실장 구조체의 제작 프로세스로는, 땜납 재료와 미경화 상태인 열경화 수지가 혼화된 혼합 페이스트(301)에 포함되는 땜납 재료가 용융되어, 반도체 패키지(101)의 제1 전극 상에 형성된 범프(103)에 땜납 재료가 젖어든 후, 그 주위에 미경화 상태인 열경화 수지가 젖어 들고, 미경화 상태인 열경화 수지와 보강용 수지의 경화가 개시되고, 완료되는 것이, 본 발명의 실장 구조체를 제작하는 프로세스로서 유용하다는 것을, 도통의 합격 여부로부터도 알 수 있다.
즉, 본 발명의 실장 구조체를 제작하는 포인트로는, 반도체 패키지(101)의 제1 전극 상에 형성된 범프(103)의 융점, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)에 포함되는 땜납재의 융점과 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)에 포함되는 열경화성 수지와 보강용 수지(108)의 반응 개시 온도의 관계가 하기의 관계인 것이 바람직하다.
제1 전극 상에 형성된 범프(103)의 융점＞보강용 수지(108)가 경화를 개시하는 반응 개시 온도≥혼합 페이스트(301) 중의 열경화성 수지의 반응 개시 온도＞혼합 페이스트(301) 중의 땜납재의 융점의 관계가 필요하다.
보강용 수지(108)의 반응 개시 온도와 혼합 페이스트(301) 중의 열경화성의 보강용 수지(107)의 반응 개시 온도는, 5℃ 내지 15℃의 차가 있는 것이 좋다.
그 이유는, 보강용 수지(107)가, 땜납의 범프에 젖어 들기 위한 시간과, 그 주위를 덮기 위한 보강용 수지(107)가 젖어 들기 위한 시간을 벌기 위해서이다. 온도차가 너무 있으면, 높은 온도까지 열처리가 필요해진다.
혼합 페이스트(301) 중의 땜납 재료의 융점과, 2개의 수지의 반응 개시 온도의 차는, 예를 들면, 2℃ 내지 17℃이며, 바람직하게는, 10℃ 이상이 좋다.
온도차가 필요한 이유는, 땜납 재료가 녹아, 반도체 패키지(101)와 상기 회로 기판(105)의 셀프 얼라이먼트의 시간이 필요하기 때문이다.
한편, 온도차가 너무 있으면, 상기와 마찬가지로 전체의 열처리 온도가 높아져버린다.
-낙하 시험-
실시예 1과 하기 표 2에 나타내는 비교예 3~4에 대해서, 실장 구조체의 내낙하 특성의 합격 여부를 평가했다.
Figure pct00002
실시예 1은 도 1에 나타낸 실장 구조체(100), 비교예 4는 도 6(d)에 나타낸 실장 구조체, 비교예 3은 도 6(c)에 나타낸 상태의 실장 구조체이다.
내낙하 시험은, 내낙하 수명으로 평가했다. 구체적으로는, JEDEC 규격에 준거해, 가속도, 1500G, 낙하시간, 0.5초의 조건으로 실장 구조체를 낙하시키고, 전기적 접속에 순단이 발생했을 때를 내낙하 수명으로 하고, 순단 발생까지의 낙하 횟수를 내낙하 수명으로 했다. 순단의 합격 여부 판정으로는, 낙하시에, 반도체 패키지에 2.0V의 전압을 인가해, 전압이 10% 이상 저하했을 때를 불합격이라고 판단했다. 또, 이 때의 최고 낙하 횟수를 30회로 했다.
또한, 여기서 이용한 반도체 패키지의 크기는, □11mm사이즈이며, 제1 전극 상에 형성된 범프(103)는, 0.5mm 피치이고, 범프 수는 441개이며, 회로 기판(105)은, 긴 쪽 132mm, 짧은 쪽 77mm인 크기이고, 두께 1.0mm이며, 전극 재료가 구리이고, 기판 재질은 유리 엑폭시 재료이다.
실시예 1의 조건으로 실장 구조체를 제작하여, 내낙하 수명을 평가한 바, 30회를 나타냈다. 또한, 이 때의 리플로우 도달 온도는, 160℃이다.
이 때의 범프(103)의 조성은, 융점이 217℃인 Sn3.0Ag0.5Cu 땜납 범프로 했다. 또, 실장 구조체를 제작할 때의 리플로우 도달 온도는, 160℃로 하고, 140℃ 경화 대응의 이미다졸계 경화제(상품명 「2P4MHZ-PW」시코쿠카세이공업주식회사 제조)를 이용하여 제작된 땜납재와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)를 이용하고, 땜납재는, 융점이 138℃인 SnBi로 했다.
비교예 3에 있어서, 도 6(c)에 나타내는 실장 구조체를 제작하고, 평가했다.
도 6(c)는, 반도체 패키지(101), 제1 전극(102), 회로 기판(105), 제2 전극(104), SnAgCu 땜납 페이스트(601)로 구성되어 있다.
실장 구조체의 제작 방법은, 도 6에 나타낸 바와 같다. 도 6에서는, 회로 기판(105)의 제2 전극(104)에 SnAgCu 땜납 페이스트(601)가 인쇄되고(도 6(a)), 반도체 패키지(101)의 제1 전극 상에 형성된 범프(103)가 닿도록 실장된다(도 6(b)).
도 6(c)에서, 리플로우를 한다. 리플로우하면 제2 전극(104)에 인쇄된 SnAgCu 땜납 페이스트(601)와 제1 전극 상에 형성된 범프(103)의 땜납이, 용융되어, 셀프 얼라이먼트성에 의해서 반도체 패키지 부품이 적정한 위치로 이동한다. 그 후, 땜납의 용융 온도 이하로 도달하면, 땜납을 응고시키고, 반도체 패키지(101)의 회로 기판(105)으로의 전기 접속이 완료된다. 이 때의, 제2 전극(104)에 인쇄된 SnAgCu 땜납 페이스트(601)와 반도체 패키지(101)의 범프(103)의 조성은 동일하다. 또, 이 때의 리플로우 도달 온도는, 250℃이다.
이 실장 구조체(도 6(c))에 대해서 평가한 바, 내낙하 수명이 5회이며, 실시예 4의 내낙하 수명에 대해 뒤떨어짐을 알 수 있다.
비교예 4의 조건으로 제작한 도 6(d)의 언더 필(603)을 이용한 실장 구조체를 제작하고, 내낙하 특성을 평가했다. 이 실장 구조체(도 6(d))는, 비교예 3의 방법으로 제작한 실장 구조체(도 6(c))에, 디스펜서로, 언더 필(603)을 도포한 후, 가열로 경화시킨 것이다.
이 실장 구조체(도 6(d))에 대해서 평가한 바, 내낙하 수명이 30회(최대 낙하 횟수)이며, 실시예 6과 동등한 접속 신뢰성이 얻어지는 실장 구조체임을 알 수 있었다.
-낙하 시험의 결과의 정리-
즉, 실시예 1의 조건으로 제작한 실장 구조체(도 1에 나타내는 실장 구조체)가, 종래의 반도체 패키지 부품과 회로 기판을 남땜하여 접합해 제작한 실장 구조체와 동등한 접속 신뢰성을 주는 것임을 알 수 있다.
상술한 바와 같이, 본 발명은, 제1 전극(102)을 갖는 반도체 패키지(101)와, 제2 전극(104)을 갖는 회로 기판(105)과, 제2 전극(104)과 제1 전극(102) 상에 형성된 범프(103) 사이에 배치되고, 범프(103)를 통해서 제1 전극(102)과 제2 전극(104)을 전기적으로 접합하는 접합 재료(106)와, 상기 회로 기판(105)에 배치된 반도체 패키지(101)의 외주 부분과 상기 회로 기판(105)이 보강용 수지에 의해서 덮여지고, 특히 범프(103)와 접합 재료(106)의 접합부를 덮도록, 개개의 접합 재료의 주위를 보강용 수지로 덮음으로써, 내낙하 특성의 향상이 예상되는 실장 구조체라고 할 수 있다. 즉, 휴대전화 장치로 대표되는 모바일 기기에 이용 가능하다는 것이다. 또, 이 실장 구조체의 제조시의, 리플로우 도달 온도가 종래의 것보다 낮다는 점에서, 환경 문제, 특히 지구 온난화의 대책으로서 유용하다고 할 수 있다.
즉, 본 발명의 실장 구조체를 제작하는 포인트로는, 반도체 패키지(101)의 제1 전극(102) 상에 형성된 범프(103), 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 혼합 페이스트(301)에 포함되는 열경화성 수지와 보강용 수지(108)의 반응 개시 온도의 관계가 하기의 관계인 것이 바람직하다.
제1 전극(102) 상에 형성된 범프(103)의 융점＞보강용 수지(108)의 반응 개시 온도≥혼합 페이스트(301)에 포함되는 열경화성 수지의 반응 개시 온도＞땜납 재료의 융점이라는 관계가 필요하다.
또, 이 조건으로 제작한 실장 구조체의 내낙하 특성은, 종래의 남땜 방법, 즉, 납땜 후에 BGA와 회로 기판 사이에 보강 수지 재료를 충전하여 BGA와 회로 기판을 고착시킴으로써, 접합부의 내낙하 특성을 높이는 수법이 이용되고 있는(도 6(d)) (특허 문헌 1)과 동등하다는 것을 알 수 있다.
이와 같이, 본 발명의 실장 구조체 및 그 제조 방법은, 반도체 패키지와 회로 기판의 접합부의 내낙하 특성을 높일 수 있으며, 휴대전화 장치로 대표되는 모바일 기기 등에 있어서, 종래 이용되어 온 SnAgCu계의 땜납보다도 융점이 낮은 SnBi계 땜납 재료를 사용 가능하게 할 수 있다.
(실시형태 2)
도 4(a)~(d)는, 실장 구조체(100)의 다른 제조 방법을 나타낸다.
도 2에 나타낸 실시형태 1의 제조 공정에서는, 회로 기판(105) 상에 반도체 패키지(101)를 마운트한 후에, 리플로우를 실시하기 전의 타이밍에, 디스펜서(302)에 의해서 보강용 수지(108)를 도포했는데, 이 실시형태 2에서는, 반도체 패키지(101)를 회로 기판(105) 상에 마운트하기 전에, 보강용 수지(108)를 회로 기판(105)에 도포하고 있는 점이 상이하다. 그 외에는 실시형태 1과 같다.
도 4(a)에서는, 회로 기판(105)의 제2 전극(104) 상에, 혼화된 혼합 페이스트(301)를 인쇄한다.
그 후, 도 4(b)에서는, 회로 기판(105)에 있어서의 반도체 패키지(101)가 마운트되는 주변 영역에 보강용 수지(108)를 디스펜서(302)로 도포한다.
그 후, 도 4(c)에서는, 반도체 패키지(101)의 제1 전극(102) 상에 형성된 범프(103)와, 회로 기판(105) 상에 인쇄된 혼합 페이스트(301)를 접촉시키도록, 회로 기판(105) 상에 반도체 패키지(101)를 마운트한다.
그 후, 도 4(d)에서는, 리플로우 장치를 이용하여 혼합 페이스트(301)와 보강용 수지(108)를 가열하여, 혼합 페이스트(301)를 용융하고, 혼합 페이스트(301)로부터 접합 재료(106)와 보강용 수지(107)를 분리시킨다. 그 결과, 제1 전극(102)과 제2 전극(104) 사이를 범프(103)와 접합 재료(106)로 결합하고, 또한, 접합 재료(106)와, 접합 재료(106)와 범프(103)의 경계를 보강용 수지(107)로 덮는다. 보강용 수지(108)는, 반도체 패키지(101)의 외주 부분을 덮음과 더불어, 회로 기판(105) 사이에 필렛을 형성한다.
이와 같이, 도 4에 나타낸 제조 방법으로도 도 1에 나타낸 실장 구조체(100)를 제조할 수 있다.
(실시형태 3)
도 5a와 도 5b는 본 발명의 실시형태 3의 실장 구조체를 나타낸다.
도 5a는, 본 발명의 실시형태 2에 있어서의 실장 방법에 의해 얻어지는 실장 구조체(100)의 반도체 패키지(101)의 단면도이며, 또, 도 5b는, 도 5a의 좌단을 확대한 것이다.
실시형태 1의 실장 구조체(100)는, 보강용 수지(108)의 내주(110)가 보강용 수지(107)나 범프(103)에 접촉하고 있지 않았으나, 이 실시형태 3에서는, 보강용 수지(108)가, 반도체 패키지(101), 제1 전극 상에 형성된 범프(103), 범프를 통해서 제1 전극과 제2 전극을 전기적으로 접합하는 접합 재료(106)를 보강하는 보강용 수지(107)와 회로 기판(105)과 접촉하고 있다. 보강용 수지(108)와 보강용 수지(107)의 성분이 같은 것이 바람직하다.
보강용 수지(108)로는 에폭시 수지가 바람직하다. 보강용 수지(108)와 보강용 수지(107)의 성분을 같게 함으로써, 리플로우시의 열의 작용에 따른 수지의 반응 개시 온도를 조정하는 것이 용이하고, 또, 경화시에, 보강용 수지(108)와 범프를 통해서 제1 전극과 제2 전극을 전기적으로 접합하는 접합 재료(106)를 보강하는 보강용 수지(107)의 성분이 혼화되었다고 해도, 경화물로서의 수지의 물성을 유지하기 쉽다.
이 실시형태 3의 실장 구조체(100)는, 도 2(c)에 나타낸 공정 또는 도 4(b)에 나타낸 공정에 있어서, 보강용 수지(108)의 양을 늘림으로써 제조할 수 있다.
이 실시형태 3의 실장 구조체의 내낙하 특성은 실시형태 1의 경우보다도 양호하다.
본 발명에 의하면, 휴대전화 장치로 대표되는 모바일 기기 등의 신뢰성의 향상에 기여한다.
100:실장 구조체
101:반도체 패키지
102:제1 전극
103:범프
104:제2 전극
105:회로 기판
106:접합 재료
107:보강용 수지(제1 보강용 수지)
108:보강용 수지(제2 보강용 수지)
301:혼합 페이스트
302:디스펜서

Claims (11)

  1. 제1 전극을 갖는 반도체 패키지와,
    제2 전극을 갖는 회로 기판과,
    상기 제2 전극과 상기 제1 전극 상에 형성된 범프 사이에 배치되고, 상기 범프와 제2 전극을 전기적으로 접합하는 땜납을 포함하는 접합 재료와,
    상기 접합 재료의 주위를 덮는 제1 보강용 수지와,
    상기 회로 기판에 배치된 반도체 패키지의 외주 부분과 상기 회로 기판 사이를 덮는 제2 보강용 수지를 포함하는, 실장 구조체.
  2. 청구항 1에 있어서,
    상기 제1 보강용 수지와 상기 제2 보강용 수지가 접촉하고 있는 것을 특징으로 하는 실장 구조체.
  3. 청구항 1에 있어서,
    상기 제1 보강용 수지와 제2 보강용 수지의 수지 성분이 같은 조성이며, 포함되는 경화제가 상이한 것을 특징으로 하는 실장 구조체.
  4. 청구항 1에 있어서,
    상기 범프의 합금 조성과 상기 접합 재료가, Sn계 재료인 것을 특징으로 하는 실장 구조체.
  5. 청구항 1에 있어서,
    상기 범프의 합금 조성이 SnAgCu계의 땜납으로 형성되고, 상기 접합 재료가 SnBi계인 것을 특징으로 하는 실장 구조체.
  6. 청구항 1에 있어서,
    상기 범프의 융점＞상기 제2 보강용 수지의 반응 개시 온도≥상기 제1 보강용 수지의 반응 개시 온도＞상기 접합 재료의 융점인, 실장 구조체.
  7. 청구항 1에 있어서,
    상기 제1 보강용 수지의 반응 개시 온도와 상기 제2 보강용 수지의 반응 개시 온도는 5℃ 내지 15℃의 차가 있는, 실장 구조체.
  8. 청구항 1에 있어서,
    상기 제1 보강용 수지의 반응 개시 온도와 상기 제2 보강용 수지의 반응 개시 온도는, 상기 접합 재료의 융점과의 온도차가 2℃ 내지 17℃인, 실장 구조체.
  9. 회로 기판 상의 제2 전극 상에, 땜납 재료와 미경화 상태인 열경화성 수지가 혼화된 페이스트를 도포하고,
    상기 혼화된 페이스트를 개재해 상기 회로 기판의 제2 전극 상에, 반도체 패키지를 범프를 개재해 마운트하고,
    상기 반도체 패키지의 외주부와 상기 회로 기판 사이에 걸쳐서 보강용 수지를 도포하고,
    상기 회로 기판과 상기 반도체 패키지를 가열함으로써, 상기 접합 재료와 상기 열경화성 수지를 분리시키고,
    상기 범프의 융점보다 낮은 융점을 갖는 상기 접합 재료를 이용함으로써, 상기 접합 재료가 용융되어, 상기 범프에 젖어 들고, 그 후, 상기 열경화성 수지가 상기 접합 재료와 상기 범프의 주위에 젖어 들고, 그 후, 상기 열경화성 수지와 상기 보강용 수지가 경화하는, 실장 구조체의 제조 방법.
  10. 회로 기판 상의 제2 전극 상에, 접합 재료와 미경화 상태인 열경화성 수지가 혼화된 페이스트를 도포하고,
    상기 회로 기판에 있어서의 상기 반도체 패키지가 마운트되는 주변 영역에 보강용 수지를 도포하고,
    상기 혼화된 페이스트에 상기 반도체 패키지를 범프를 개재해 회로 기판의 제2 전극 상에 마운트하고,
    상기 회로 기판과 상기 반도체 패키지를 가열함으로써, 상기 접합 재료와 상기 열경화성 수지를 분리시키고,
    상기 범프의 융점보다 낮은 융점을 갖는 상기 접합 재료를 이용함으로써, 상기 접합 재료가 용융되어, 상기 범프에 젖어 들고, 그 후, 상기 열경화성 수지가 상기 접합 재료와 상기 범프의 주위에 젖어 들고, 그 후, 상기 열경화성 수지와 상기 보강용 수지를 경화시키는, 실장 구조체의 제조 방법.
  11. 청구항 9 또는 청구항 10에 있어서,
    상기 열경화성 수지와 상기 보강용 수지의 반응 개시 온도가, 상기 접합 재료의 융점 이상, 또한, 상기 범프의 융점 이하인 것을 특징으로 하는 실장 구조체의 제조 방법.
KR1020147024643A 2012-05-10 2013-04-05 실장 구조체와 그 제조 방법 KR101975076B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-108063 2012-05-10
JP2012108063 2012-05-10
PCT/JP2013/002354 WO2013168352A1 (ja) 2012-05-10 2013-04-05 実装構造体とその製造方法

Publications (2)

Publication Number Publication Date
KR20150023222A true KR20150023222A (ko) 2015-03-05
KR101975076B1 KR101975076B1 (ko) 2019-05-03

Family

ID=49550422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147024643A KR101975076B1 (ko) 2012-05-10 2013-04-05 실장 구조체와 그 제조 방법

Country Status (7)

Country Link
US (2) US9795036B2 (ko)
EP (1) EP2849216B1 (ko)
JP (1) JP6365841B2 (ko)
KR (1) KR101975076B1 (ko)
CN (1) CN104246997B (ko)
TW (1) TWI582915B (ko)
WO (1) WO2013168352A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11048028B2 (en) 2015-12-03 2021-06-29 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus for suppressing degradation of semiconductor chip

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101587076B1 (ko) * 2012-10-15 2016-01-20 센주긴조쿠고교 가부시키가이샤 저온 솔더 페이스트의 납땜 방법
KR102396332B1 (ko) 2015-09-22 2022-05-12 삼성전자주식회사 Led 디스플레이용 미세간격 코팅부재 및 이를 이용한 코팅방법
CN105914151B (zh) * 2016-04-18 2019-06-25 通富微电子股份有限公司 半导体封装方法
KR20180024099A (ko) * 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
CN109195353A (zh) * 2018-09-17 2019-01-11 新华三技术有限公司 印制电路板、电子设备及其生产工艺
JP6914309B2 (ja) * 2019-10-31 2021-08-04 三菱電機株式会社 シート型絶縁ワニス及びその製造方法、電気機器、並びに回転電機
EP3905861A1 (de) 2020-04-30 2021-11-03 ZKW Group GmbH Barriere gegen verschwimmen von smt-bauteilen
US11908784B2 (en) * 2020-09-23 2024-02-20 Nxp Usa, Inc. Packaged semiconductor device assembly
DE102021133746A1 (de) * 2021-12-17 2023-06-22 Endress+Hauser SE+Co. KG Verfahren zum Verlöten mindestens eines Bauteils mit mindestens einem Trägerelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10101906A (ja) 1996-10-03 1998-04-21 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物の製造方法
JP2008166377A (ja) * 2006-12-27 2008-07-17 Toshiba Corp プリント回路板の製造方法、プリント回路板及び補強電子部品
WO2010050185A1 (ja) 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP2010272557A (ja) * 2009-05-19 2010-12-02 Panasonic Corp 電子部品実装方法および電子部品実装構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100928A (ja) 1983-11-09 1985-06-04 松下電器産業株式会社 電気掃除機
JP3019851B1 (ja) 1998-12-22 2000-03-13 日本電気株式会社 半導体装置実装構造
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
WO2002058108A2 (en) * 2000-11-14 2002-07-25 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
JP2003010811A (ja) 2001-07-03 2003-01-14 Ohbayashi Corp 廃棄物処分場における漏水検知方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP4413543B2 (ja) 2003-07-03 2010-02-10 パナソニック株式会社 電子部品用接着剤および電子部品実装方法
JP2006199937A (ja) * 2004-12-15 2006-08-03 Tamura Kaken Co Ltd 導電性接着剤、これを用いた導電部及び電子部品モジュール
WO2010113247A1 (ja) 2009-03-31 2010-10-07 Ykk株式会社 サイドリリースバックル
JP2010263014A (ja) 2009-04-30 2010-11-18 Panasonic Corp 半導体装置
JP2012054417A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 電子部品の実装構造体及びその製造方法
JP5482605B2 (ja) 2010-09-27 2014-05-07 パナソニック株式会社 電子部品実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10101906A (ja) 1996-10-03 1998-04-21 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物の製造方法
JP2008166377A (ja) * 2006-12-27 2008-07-17 Toshiba Corp プリント回路板の製造方法、プリント回路板及び補強電子部品
WO2010050185A1 (ja) 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP2010272557A (ja) * 2009-05-19 2010-12-02 Panasonic Corp 電子部品実装方法および電子部品実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11048028B2 (en) 2015-12-03 2021-06-29 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus for suppressing degradation of semiconductor chip
US11619772B2 (en) 2015-12-03 2023-04-04 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus

Also Published As

Publication number Publication date
US9795036B2 (en) 2017-10-17
CN104246997B (zh) 2017-09-08
TWI582915B (zh) 2017-05-11
US20170374743A1 (en) 2017-12-28
US20150116970A1 (en) 2015-04-30
TW201401450A (zh) 2014-01-01
EP2849216A4 (en) 2015-07-22
JP6365841B2 (ja) 2018-08-01
WO2013168352A1 (ja) 2013-11-14
EP2849216A1 (en) 2015-03-18
KR101975076B1 (ko) 2019-05-03
EP2849216B1 (en) 2018-10-24
US10412834B2 (en) 2019-09-10
CN104246997A (zh) 2014-12-24
JPWO2013168352A1 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
KR101975076B1 (ko) 실장 구조체와 그 제조 방법
JP5557936B2 (ja) 半導体の実装構造体およびその製造方法
JP2006186011A (ja) 電子部品実装方法および電子部品実装構造
WO2016016916A1 (ja) 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法
JP2008193036A (ja) 導電性ボール等搭載半導体パッケージ基板、その製造方法及びその導電性接合材料
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
JP5952849B2 (ja) フラックス及びソルダペースト
JP2010263014A (ja) 半導体装置
KR101733023B1 (ko) 경화제, 그 경화제를 포함하는 열경화성 수지 조성물, 그것을 사용한 접합 방법, 및 열경화성 수지의 경화 온도의 제어 방법
WO2018134860A1 (ja) 半導体実装品
US9881813B2 (en) Mounting structure and method for producing mounting structure
JP4413543B2 (ja) 電子部品用接着剤および電子部品実装方法
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP6350720B2 (ja) 金属核カラムの実装方法
JP2014175519A (ja) 回路装置の製造方法、半導体部品の実装構造および回路装置
JP2010258173A (ja) 半導体パッケージ部品の実装方法と実装構造体
CN112775580A (zh) 焊料、基板组件及其装配方法
JP2018181937A (ja) リペア性に優れる実装構造体

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20140902

Patent event code: PA01051R01D

Comment text: International Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20150107

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171106

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181119

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190413

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190426

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190426

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220308

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230306

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240304

Start annual number: 6

End annual number: 6