KR20150021364A - Phase mixing circuit, semiconductor apparatus and semiconductor system including the same - Google Patents
Phase mixing circuit, semiconductor apparatus and semiconductor system including the same Download PDFInfo
- Publication number
- KR20150021364A KR20150021364A KR20130098625A KR20130098625A KR20150021364A KR 20150021364 A KR20150021364 A KR 20150021364A KR 20130098625 A KR20130098625 A KR 20130098625A KR 20130098625 A KR20130098625 A KR 20130098625A KR 20150021364 A KR20150021364 A KR 20150021364A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- signal
- phase
- delay
- mixed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title description 17
- 230000004044 response Effects 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 31
- 230000003111 delayed effect Effects 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 33
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 31
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 26
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 26
- 101100184148 Xenopus laevis mix-a gene Proteins 0.000 description 18
- 230000008569 process Effects 0.000 description 16
- 101100345673 Xenopus laevis mix-b gene Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000001934 delay Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000010076 replication Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 클럭의 위상을 혼합하는 위상 혼합 회로, 이를 포함하는 반도체 장치 및 반도체 시스템에 관한 것이다.BACKGROUND OF THE
일반적으로, 반도체 장치는 클럭에 동기하여 동작하도록 구성된다. 복잡하고 다양한 동작을 정확하게 수행하거나 서로 연결된 장치와 정확하게 통신하기 위해서, 반도체 장치는 클럭의 위상을 보정하여 사용한다. 서로 다른 위상을 갖는 복수의 클럭의 위상을 혼합함으로써 상기 클럭의 위상을 보정할 수 있다.Generally, a semiconductor device is configured to operate in synchronization with a clock. In order to accurately perform complicated and various operations or to accurately communicate with devices connected to each other, a semiconductor device corrects the phase of the clock and uses it. The phase of the clock can be corrected by mixing the phases of a plurality of clocks having different phases.
도 1은 종래기술에 따른 위상 혼합 회로(10)의 구성을 개략적으로 보여주는 도면이다. 도 1에서, 상기 위상 혼합 회로(10)는 제 1 드라이버(11), 제 2 드라이버(12) 및 출력부(13)를 포함한다. 상기 제 1 드라이버(11)는 제어신호(CODE<1:n>) 및 그 반전신호(CODEB<1:n>)에 응답하여 제 1 클럭(CLK1)의 위상을 변경하여 출력 노드(N1)로 출력한다. 상기 제 2 드라이버(12)는 상기 제어신호(CODE<1:n>) 및 그 반전신호(CODEB<1:n>)에 응답하여 제 2 클럭(CLK2)의 위상을 변경하여 상기 출력 노드(N1)로 출력한다. 상기 출력부(13)는 상기 제 1 드라이버(11) 및 상기 제 2 드라이버(12)의 출력으로부터 출력신호(MIXO)를 생성한다.Fig. 1 is a schematic view showing a configuration of a
상기 제 1 및 제 2 드라이버(11, 12)는 도 2에 도시된 것과 같은 스위치 인버터(20)를 각각 복수 개 구비한다. 도 2에서는 상기 제 1 드라이버(11)를 구성하는 스위치 인버터(20)를 도시한다. 상기 스위치 인버터(20)는 제 1 스위치 트랜지스터(21), 제 2 스위치 트랜지스터(22) 및 반전부(23)를 포함한다. 상기 제 1 스위치 트랜지스터(21)는 피모스 트랜지스터로 구성되고 제어신호의 반전신호(CODEB<n>)를 수신한다. 상기 제 2 스위치 트랜지스터(22)는 엔모스 트랜지스터로 구성되고 상기 제어신호(CODE<n>)를 수신한다. 상기 반전부(23)는 상기 제 1 및 제 2 스위치 트랜지스터(21, 22)가 턴온 되었을 때, 제 1 클럭(CLK1)을 반전하여 출력할 수 있다.The first and
상기 제 1 드라이버(11)의 스위치 인버터들은 각각 제 1 스위치 트랜지스터로 상기 제어신호의 반전신호(CODEB<1:n>)를 수신하고, 제 2 스위치 트랜지스터로 상기 제어신호(CODE<1:n>)를 수신한다. 상기 스위치 인버터들의 반전부는 상기 제 1 클럭(CLK1)을 공통 수신하고, 서로 병렬로 연결될 수 있다. 마찬가지로, 상기 제 2 드라이버(12)의 스위치 인버터들은 각각 제 1 스위치 트랜지스터로 상기 제어신호(CODE<1:n>)를 수신하고, 제 2 스위치 트랜지스터로 상기 제어신호의 반전신호(CODEB<1:n>)를 수신한다. 상기 스위치 인버터들의 반전부는 상기 제 2 클럭(CLK2)을 공통 수신하고, 서로 병렬로 연결될 수 있다.The switch drivers of the
상기 위상 혼합 회로(10)는 공정 특성에 따라 출력신호(MIXO)의 듀티비가 일정하지 못하게 될 수 있다. 예를 들어, 엔모스 트랜지스터가 피모스 트랜지스터보다 빠른 공정 특성을 갖거나 엔모스 트랜지스터가 피모스 트랜지스터보다 느린 공정 특성을 갖는 경우, 상기 출력신호(MIXO)의 듀티비는 상기 엔모스 트랜지스터 및 피모스 트랜지스터의 공정 특성이 동일한 경우와 비교하여 커지거나 작아질 수 있다.The
도 3은 종래기술에 따른 위상 혼합 회로의 동작을 보여주는 타이밍도이다. 도 3에서, 상기 제 1 및 제 2 드라이버(11, 12)는 각각 4개의 스위치 인버터를 포함하고, 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상을 3:1의 비율로 혼합하는 경우를 예시한다. 도 3에서, A는 상기 엔모스 트랜지스터와 피모스 트랜지스터의 공정 특성이 서로 동일한 경우에 출력신호의 파형을 보여주고, B는 엔모스 트랜지스터가 피모스 트랜지스터보다 느려지는 공정 특성을 갖는 경우에 출력신호의 파형을 보여주며, C는 엔모스 트랜지스터가 피모스 트랜지스터보다 빠른 공정 특성을 갖는 경우에 출력신호의 파형을 보여준다.3 is a timing diagram showing the operation of the phase mixing circuit according to the prior art. 3, each of the first and
B의 경우에, 하이 레벨의 제 1 클럭(CLK1)과 로우 레벨의 제 2 클럭(CLK2)이 혼합되는 구간에서 상기 혼합 비율은 3:1이지만, 엔모스 트랜지스터의 동작이 상대적으로 느리기 때문에 실제 혼합 비율은 약 2.4:1 정도가 되고, 로우 레벨의 제 1 클럭(CLK1)과 하이 레벨의 제 2 클럭(CLK2)이 혼합되는 구간에서 실제 혼합 비율은 약 3.6:1 정도가 된다. 따라서, 상기 출력신호는 A의 경우에 비해 라이징 타이밍이 늦고 폴링 타이밍이 빨라져서 낮은 듀티비 왜곡이 발생한다. B, the mixing ratio is 3: 1 in the section where the first clock CLK1 of the high level is mixed with the second clock CLK2 of the low level. However, since the operation of the NMOS transistor is relatively slow, And the actual mixing ratio is about 3.6: 1 in a region where the first clock CLK1 of the low level and the second clock CLK2 of the high level are mixed. Therefore, the output signal is slower in rising timing and faster in polling timing than in the case of A, resulting in low duty ratio distortion.
C의 경우에, 하이 레벨의 제 1 클럭(CLK1)과 로우 레벨의 제 2 클럭(CLK2)이 혼합되는 구간에서 상기 혼합 비율은 3:1이지만, 엔모스 트랜지스터의 동작이 상대적으로 빠르기 때문에 실제 혼합 비율은 약 3.6:1 정도가 되고, 로우 레벨의 제 1 클럭(CLK1)과 하이 레벨의 제 2 클럭(CLK2)이 혼합되는 구간에서 실제 혼합 비율은 약 2.4:1 정도가 된다. 따라서, 상기 출력신호는 A의 경우에 비해 라이징 타이밍이 빠르고, 폴링 타이밍이 늦어져 높은 듀티비 왜곡이 발생하게 된다.C, the mixing ratio is 3: 1 in the section where the first clock CLK1 of the high level and the second clock CLK2 of the low level are mixed. However, since the operation of the NMOS transistor is relatively fast, And the actual mixing ratio is about 2.4: 1 in a period where the first clock CLK1 of the low level and the second clock CLK2 of the high level are mixed. Therefore, the output signal has a rising timing faster than the case of A, and the polling timing is delayed, resulting in a high duty ratio distortion.
본 발명의 실시예는 엔모스 트랜지스터와 피모스 트랜지스터 사이의 공정 특성 차이를 보상하여 공정 특성에 무관하게 정확한 듀티비를 갖는 클럭 신호를 출력할 수 있는 위상 혼합 회로 및 이를 포함하는 반도체 장치를 제공한다.Embodiments of the present invention provide a phase mixing circuit capable of compensating for a difference in process characteristics between an NMOS transistor and a PMOS transistor and outputting a clock signal having an accurate duty ratio regardless of a process characteristic and a semiconductor device including the same .
본 발명의 일 실시예에 따른 위상 혼합 회로는 제 1 및 제 2 클럭의 위상을 소정의 비율로 혼합하여 제 1 혼합신호를 생성하는 제 1 혼합부; 상기 제 1 클럭의 반전신호 및 상기 제 2 클럭의 반전신호의 위상을 상기 소정 비율로 혼합하여 제 2 혼합신호를 생성하는 제 2 혼합부; 및 상기 제 1 및 제 2 혼합신호에 기초하여 출력신호를 생성하는 출력부를 포함한다.A phase mixing circuit according to an embodiment of the present invention includes a first mixer for mixing a phase of first and second clocks at a predetermined ratio to generate a first mixed signal; A second mixing unit for mixing the phase of the inverted signal of the first clock and the phase of the inverted signal of the second clock at the predetermined ratio to generate a second mixed signal; And an output unit for generating an output signal based on the first and second mixed signals.
본 발명의 일 실시예에 따른 위상 혼합 회로는 제어신호에 응답하여 제 1 클럭의 위상을 변경시키는 제 1 구동부; 상기 제어신호에 응답하여 상기 제 1 클럭의 반전신호의 위상을 변경시키는 제 1 보상 구동부; 상기 제어신호에 응답하여 제 2 클럭의 위상을 변경시키는 제 2 구동부; 및 상기 제어신호에 응답하여 상기 제 2 클럭의 반전신호의 위상을 변경시키는 제 2 보상 구동부를 포함하고, 상기 제 1 및 제 2 구동부, 상기 제 1 및 제 2 보상 구동부의 출력에 기초하여 출력신호를 생성한다.A phase mixing circuit according to an embodiment of the present invention includes a first driving unit for changing a phase of a first clock in response to a control signal; A first compensation driver for changing the phase of the inverted signal of the first clock in response to the control signal; A second driver for changing a phase of a second clock in response to the control signal; And a second compensation driver for changing the phase of the inverted signal of the second clock in response to the control signal, wherein the output signal of the first and second drivers, the first and second compensation drivers, .
또한, 본 발명의 일 실시예에 따른 반도체 장치는 입력 클럭을 수신하여 소정의 위상 차이를 갖는 제 1 및 제 2 클럭을 생성하는 입력 클럭 생성부; 지연 제어신호에 응답하여 상기 제 1 클럭을 지연하여 제 1 및 제 2 지연 클럭을 생성하는 제 1 지연라인; 제어신호에 응답하여 상기 제 1 및 제 2 지연 클럭의 위상을 혼합하고, 상기 제 1 및 제 2 지연 클럭의 반전신호의 위상을 혼합하여 제 1 혼합 클럭을 생성하는 제 1 위상 혼합부; 상기 지연 제어신호에 응답하여 상기 제 2 클럭을 지연하여 제 3 및 제 4 지연 클럭을 생성하는 제 2 지연라인; 상기 제어신호에 응답하여 상기 제 3 및 제 4 지연 클럭의 위상을 혼합하고, 상기 제 3 및 제 4 지연 클럭의 반전신호의 위상을 혼합하여 제 2 혼합 클럭을 생성하는 제 2 위상 혼합부; 및 상기 제 1 및 제 2 혼합 클럭의 듀티비를 보정하여 멀티 페이즈 클럭을 생성하는 멀티 페이즈 클럭 생성부를 포함한다.According to another aspect of the present invention, there is provided a semiconductor device comprising: an input clock generator receiving an input clock and generating first and second clocks having a predetermined phase difference; A first delay line for delaying the first clock in response to a delay control signal to generate first and second delay clocks; A first phase mixer for mixing the phases of the first and second delay clocks in response to a control signal and for mixing the phases of the inverted signals of the first and second delay clocks to generate a first mixed clock; A second delay line responsive to the delay control signal for generating the third and fourth delay clocks by delaying the second clock; A second phase mixer for mixing the phases of the third and fourth delay clocks in response to the control signal and for mixing the phases of the inverted signals of the third and fourth delay clocks to generate a second mixed clock; And a multiphase clock generator for generating a multiphase clock by correcting the duty ratios of the first and second mixed clocks.
또한, 본 발명의 일 실시예에 따른 반도체 시스템은 호스트; 메모리; 및 상기 호스트 및 상기 메모리 사이의 통신을 중계하는 컨트롤러를 포함하고, 상기 호스트, 상기 메모리 및 상기 컨트롤러는 제 1 클럭을 이용하여 서로 통신하고, 상기 호스트, 상기 메모리 및 상기 컨트롤러 중 적어도 하나는 위상 혼합 회로를 포함하며, 상기 위상 혼합 회로는 상기 제 1 클럭 및 상기 제 1 클럭과 소정의 위상 차이를 갖는 제 2 클럭의 위상을 소정의 비율로 혼합하여 제 1 혼합신호를 생성하는 제 1 혼합부; 상기 제 1 클럭의 반전신호 및 상기 제 2 클럭의 반전신호의 위상을 상기 소정 비율로 혼합하여 제 2 혼합신호를 생성하는 제 2 혼합부; 및 상기 제 1 및 제 2 혼합신호에 기초하여 출력신호를 생성하는 출력부를 포함한다.Further, a semiconductor system according to an embodiment of the present invention includes a host; Memory; And a controller that relays communications between the host and the memory, wherein the host, the memory, and the controller communicate with each other using a first clock, and wherein at least one of the host, A first mixer for mixing the first clock and the second clock having a predetermined phase difference with the first clock at a predetermined ratio to generate a first mixed signal; A second mixing unit for mixing the phase of the inverted signal of the first clock and the phase of the inverted signal of the second clock at the predetermined ratio to generate a second mixed signal; And an output unit for generating an output signal based on the first and second mixed signals.
본 발명의 실시예는 공정 특성과 무관하게 일정한 듀티비를 갖는 출력신호를 생성할 수 있다. 따라서, 클럭을 기반으로 사용하는 반도체 장치의 동작 특성을 향상시키고, 고속동작을 지원할 수 있다.Embodiments of the present invention can generate an output signal having a constant duty ratio regardless of process characteristics. Therefore, it is possible to improve the operation characteristics of a semiconductor device using a clock, and to support a high-speed operation.
도 1은 종래기술에 따른 위상 혼합 회로의 구성을 개략적으로 보여주는 도면,
도 2는 스위치 인버터의 구성을 보여주는 도면,
도 3은 클럭의 위상이 혼합되면서 듀티비의 변동이 일어나는 것을 보여주는 타이밍도,
도 4는 본 발명의 일 실시예에 따른 위상 혼합 회로의 구성을 개략적으로 보여주는 도면,
도 5는 본 발명의 실시예에 따른 위상 혼합 회로의 동작을 보여주는 타이밍도,
도 6은 본 발명의 일 실시예에 따른 위상 혼합 회로의 구성을 개략적으로 보여주는 도면,
도 7은 본 발명의 실시예에 따른 지연 고정 루프의 구성을 보여주는 블록도,
도 8은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 블록도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic view showing a configuration of a phase mixing circuit according to the prior art;
2 is a view showing a configuration of a switch inverter,
3 is a timing chart showing a variation in the duty ratio as the phases of the clocks are mixed,
4 is a schematic view showing the configuration of a phase mixing circuit according to an embodiment of the present invention;
5 is a timing diagram showing the operation of the phase mixing circuit according to the embodiment of the present invention,
FIG. 6 is a schematic view showing a configuration of a phase mixing circuit according to an embodiment of the present invention;
FIG. 7 is a block diagram showing a configuration of a delay locked loop according to an embodiment of the present invention;
8 is a block diagram showing a configuration of a semiconductor system according to an embodiment of the present invention.
도 4에서, 본 발명의 실시예에 따른 위상 혼합 회로(1)는 제 1 혼합부(110), 제 2 혼합부(120) 및 출력부(130)를 포함한다. 상기 제 1 혼합부(110)는 제 1 클럭(CLK1) 및 제 2 클럭(CLK2)을 수신한다. 상기 제 1 혼합부(110)는 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상을 소정의 비율로 혼합하여 제 1 혼합 신호(MIX1)를 생성한다. 상기 제 1 혼합부(110)는 제어신호(CODE<1:n>)에 응답하여 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상을 상기 소정의 비율로 혼합할 수 있다. 4, a
상기 제 2 혼합부(120)는 상기 제 1 클럭의 반전신호(CLK1B) 및 상기 제 2 클럭의 반전신호(CLK2B)를 수신한다. 상기 제 2 혼합부(120)는 상기 제 1 및 제 2 클럭의 반전신호(CLK1B, CLK2B)의 위상을 상기 소정의 비율로 혼합하여 제 2 혼합 신호(MIX2)를 생성한다. 상기 제 2 혼합부(120)는 상기 제어신호(CODE<1:n>)에 응답하여 상기 제 1 및 제 2 클럭의 반전신호(CLK1B, CLK2B)의 위상을 상기 소정 비율로 혼합할 수 있다. 상기 출력부(130)는 상기 제 1 및 제 2 혼합 신호(MIX1, MIX2)에 기초하여 출력신호(CLKO)를 생성할 수 있다. 상기 제어신호(CODE<1:n>)는 제어회로(도시하지 않음)를 통해 입력될 수 있으며, 복수의 코드신호일 수 있다.The
상기 제 1 혼합부(110)는 제 1 및 제 2 구동부(111, 112)를 포함한다. 상기 제 1 구동부(111)는 상기 제 1 클럭(CLK1)을 수신하고, 상기 제어신호(CODE<1:n>)에 응답하여 상기 제 1 클럭(CLK1)의 위상을 변경시킬 수 있다. 상기 제 1 구동부(111)는 복수의 스위치 인버터를 포함할 수 있다. 상기 제 1 구동부(111)는 상기 제어신호(CODE<1:n>)의 개수에 대응하는 개수의 스위치 인버터를 포함할 수 있다. 상기 제 1 구동부(111)를 구성하는 상기 복수의 스위치 인버터는 상기 제어신호(CODE<1:n>)에 응답하여 인에이블 여부가 결정될 수 있다. 상기 복수의 스위치 인버터는 제 1 스위치 트랜지스터로 상기 제어신호의 반전신호(CODEB<1:n>)를 수신하고, 제 2 스위치 트랜지스터로 상기 제어신호(CODE<1:n>)를 수신하여 인에이블될 수 있다. 상기 복수의 스위치 인버터 중 인에이블된 스위치 인버터의 개수가 많을수록 상기 제 1 클럭(CLK1)의 위상은 적게 지연되고, 디스에이블된 스위치 인버터의 개수가 많을수록 상기 제 1 클럭(CLK1)의 위상은 많이 지연될 수 있다. 따라서, 상기 제 1 구동부(111)는 상기 제어신호(CODE<1:n>)에 응답하여 상기 제 1 클럭(CLK1)의 위상이 지연되는 양을 조절할 수 있다. 본 명세서에서, 상기 제 1 스위치 트랜지스터는 피모스 트랜지스터로 구성된 스위치를 말하고, 상기 제 2 스위치 트랜지스터는 엔모스 트랜지스터로 구성된 스위치를 말한다.The
상기 제 2 구동부(112)는 상기 제 2 클럭(CLK2)을 수신하고, 상기 제어신호(CODE<1:n>)에 응답하여 상기 제 2 클럭(CLK2)의 위상을 변경시킬 수 있다. 상기 제 2 구동부(11)는 상기 제 1 구동부(111)와 마찬가지로 복수의 스위치 인버터를 포함할 수 있다. 상기 제 2 구동부(112)의 스위치 인버터는 제 1 스위치 트랜지스터로 상기 제어신호(CODE<1:n>)를 수신하고, 상기 제 2 스위치 트랜지스터로 상기 제어신호의 반전신호(CODEB<1:n>)를 수신한다. 따라서, 상기 제 1 구동부(111)의 스위치 트랜지스터가 인에이블되는 개수와 상기 제 2 구동부(112)의 스위치 인버터가 인에이블되는 개수는 반비례한다. 예를 들어, 상기 제 1 구동부(111) 및 제 2 구동부(112)가 각각 4개의 스위치 인버터로 구성될 때, 상기 제어신호(CODE<1:n>)에 응답하여 상기 제 1 구동부(111)의 스위치 인버터 중 3개의 스위치 인버터가 인에이블된다면 상기 제 2 구동부(112)의 스위치 인버터 중 1개의 스위치 인버터가 인에이블될 수 있을 것이다. 따라서, 상기 제 1 및 제 2 구동부(111, 112)는 상기 제어신호(CODE<1:n>)에 따라 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상이 지연되는 정도를 변경시킬 수 있고, 이에 따라 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상이 혼합되는 비율을 변경시킬 수 있다. 상기 제 1 및 제 2 구동부(111, 112)의 출력은 제 1 출력 노드(NA)에서 혼합되어 상기 제 1 혼합신호(MIX1)로서 제공된다.The
상기 제 2 혼합부(120)는 제 3 구동부(121), 제 4 구동부(122) 및 반전 구동부(123)를 포함한다. 상기 제 3 구동부(121) 및 제 4 구동부(122)는 각각 상기 제 1 구동부(111) 및 제 2 구동부(112)와 동일한 구성을 갖고, 상기 제어신호(CODE<1:n>) 및 제어신호의 반전신호(CODEB<1:n>)가 입력되는 것도 동일하다. 그러나, 상기 제 3 구동부(121)는 상기 제 1 클럭의 반전신호(CLK1B)를 수신하고, 상기 제 4 구동부(122)는 상기 제 2 클럭의 반전신호(CLK2B)를 수신한다. 따라서, 상기 제 3 구동부(121)는 상기 제 1 클럭의 반전신호(CLK1B)의 위상을 지연시켜 제 2 출력 노드(NB)로 출력하고, 상기 제 4 구동부(122)는 상기 제 2 클럭의 반전신호의(CLK2B) 위상을 지연시켜 상기 제 2 출력 노드(NB)로 출력할 수 있다. 상기 제 3 및 제 4 구동부(121, 122)는 상기 제 1 및 제 2 클럭(CLK1, CLK2)과 180도의 위상 차이를 갖는 반전신호(CLK1B, CLK2B)에 대해 위상 혼합 동작을 수행하므로, 상기 제 1 및 제 2 구동부(111, 112)의 공정 특성과 정확히 반대인 공정 특성으로 상기 제 1 및 제 2 클럭의 반전신호(CLK1B, CLK2B)에 대한 위상 혼합 동작을 수행할 수 있다. 상기 제 3 구동부(121)는 상기 제 1 구동부(111)에서 공정 특성에 기인해 발생하는 듀티비 왜곡을 보상할 수 있고, 상기 제 4 구동부(122)는 상기 제 2 구동부(112)에서 공정 특성에 기인해 발생하는 듀티비 왜곡을 보상할 수 있다. 따라서, 상기 제 3 및 제 4 구동부(121, 122)는 각각 상기 제 1 및 제 2 구동부(111, 112)에 대한 보상 구동부의 기능을 수행한다. 이하에서, 상기 제 3 구동부는 제 1 보상 구동부와 명칭이 혼용되고, 상기 제 4 구동부는 제 2 보상 구동부와 명칭이 혼용될 수 있으며, 각각의 구성을 서로 동일한 구성요소를 지칭할 수 있다. 상기 반전 구동부(123)는 상기 제 3 및 제 4 구동부(121, 122)의 출력을 반전시켜 상기 제 2 혼합신호(MIX2)를 생성한다.The
상기 출력부(130)는 상기 제 1 혼합신호(MIX1)와 상기 제 2 혼합신호(MIX2)를 수신하고, 상기 제 1 및 제 2 혼합신호(MIX1, MIX2)의 위상을 1:1의 비율로 혼합하여 상기 출력신호(CLKO)를 생성한다.The
도 4에서, 상기 위상 혼합 회로(1)는 반전 입력부(140)를 더 포함할 수 있다. 상기 반전 입력부(140)는 상기 제 1 및 제 2 클럭(CLK1, CLK2)을 수신하고, 상기 제 1 및 제 2 클럭(CLK1, CLK2)을 반전시켜 상기 제 1 클럭의 반전신호(CLK1B) 및 상기 제 2 클럭의 반전신호(CLK2B)를 생성할 수 있다. 또한, 상기 위상 혼합 회로(1)는 지연부(150)를 더 포함할 수 있다. 상기 지연부(150)는 상기 제 1 혼합신호(MIX1)를 지연시킨다. 상기 제 2 혼합부(120)는 상기 제 2 혼합신호(MIX2)가 상기 제 1 혼합신호(MIX1)와 혼합될 수 있도록, 상기 제 1 혼합부(110)와 비교할 때 상기 제 3 및 제 4 구동부(111, 112)의 출력을 반전시키는 반전 구동부(123)를 더 포함한다. 또한, 상기 제 1 및 제 2 클럭의 반전신호(CLK1B, CLK2B)를 생성하기 위한 상기 반전 입력부(140)의 구성을 고려할 때, 상기 제 1 및 제 2 클럭의 반전신호(CLK1B, CLK2B)의 위상이 혼합되어 상기 제 2 혼합신호(MIX2)가 생성되는 경로의 지연 시간은 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상이 혼합되어 상기 제 1 혼합신호(MIX1)가 생성되는 경로의 지연시간보다 길다. 따라서, 상기 위상 혼합 회로(1)는 상기 제 1 및 제 2 혼합신호(MIX1, MIX2)가 생성되는 경로의 지연시간을 동일하게 맞추기 위해 상기 지연부(150)를 구비할 수 있다. 도 4에서, 상기 지연부(150)는 인버터로 구성되는 것을 예시하였으나, 지연 시간을 최대한 정확히 맞추기 위해서 스위치 인버터의 구성이 사용될 수 있다. 또한, 상기 반전 입력부(140)도 스위치 인버터로 구성될 수 있다.In FIG. 4, the
도 5는 도 4의 위상 혼합회로의 동작을 보여주는 도면이다. 도 5에서, 상기 제 1 내지 제 4 구동부(111, 112, 121, 122)는 각각 4개의 스위치 인버터를 구비하고 엔모스 트랜지스터가 피모스 트랜지스터보다 느려지는 공정 특성을 갖는 것으로 가정한다. 또한, 상기 제 1 및 제 2 클럭(CLK1, CLK2)이 3:1의 비율로 혼합되는 경우를 예시한다. 따라서, 상기 제어신호(CODE<1:n>)에 응답하여 상기 제 1 및 제 3 구동부(111, 121)의 4개의 스위치 인버터 중 3개가 인에이블되고, 상기 제 2 및 제 4 구동부(112, 122)의 4개의 스위치 인버터 중 1개가 인에이블될 수 있다.5 is a diagram illustrating the operation of the phase mixing circuit of FIG. In FIG. 5, it is assumed that the first to
상기 제 1 혼합부(110)는 상기 공정 특성에 기인하여 정상적인 경우(A)보다 라이징 타이밍이 느리고 폴링 타이밍이 빠른 상기 제 1 혼합신호(MIX1)를 생성한다. 따라서, 상기 제 1 혼합신호(MIX1)는 A의 경우보다 낮은 듀티비 왜곡을 갖는다. 상기 제 2 혼합부(120)는 상기 제 1 및 제 2 클럭의 반전신호(CLK1B, CLK2B)에 대해 위상 혼합 동작을 수행하므로, 동일한 공정 특성 조건 하에서, 상기 제 1 혼합신호(MIX1)와 반대되는 듀티비 왜곡을 갖는 상기 제 2 혼합신호(MIX2)를 생성할 수 있다. 따라서, 상기 제 2 혼합신호(MIX2)는 A의 경우보다 높은 듀티비 왜곡을 갖는다. 상기 출력부(130)는 상기 제 1 및 제 2 혼합신호(MIX1, MIX2)를 1:1로 혼합하여 상기 출력신호(CLKO)를 생성한다. 따라서, 상기 출력신호(CLKO)는 A의 경우와 동일하게 정상적 듀티비를 갖는 신호가 될 수 있다. 상기 제 1 및 제 2 혼합부(110, 120)는 공정 특성에 기인하여 발생하는 듀티비 왜곡을 서로 상쇄할 수 있다.The
도 6은 본 발명의 일 실시예에 따른 위상 혼합 회로(2)의 구성을 개략적으로 보여주는 도면이다. 도 6에서, 상기 위상 혼합 회로(2)는 도 4의 위상 혼합 회로(1)와 구성이 동일할 수 있다. 상기 위상 혼합 회로(2)는 제 1 구동부(211), 제 2 구동부(212), 제 1 보상 구동부(221), 제 2 보상 구동부(222), 반전 구동부(223), 출력부(230), 반전 입력부(240) 및 지연부(250)를 포함할 수 있다. 단, 제 1 구동부(211) 및 제 2 구동부(212)는 상기 제어신호(CODE<1:n>) 중 홀수 번째 코드(CODE<1:2n-1>, n은 2 이상의 정수)를 수신할 수 있고, 제 1 보상 구동부(221) 및 제 2 보상 구동부(222)는 상기 제어신호(CODE<1:n>) 중 짝수 번째 코드(CODE<2:2n>)를 수신할 수 있다. 6 is a schematic view showing a configuration of a
상기 제 1 및 제 2 구동부(211, 212)와 제 1 및 제 2 보상 구동부(221, 222)가 각각 8개의 스위치 인버터를 포함한다고 가정하면, 상기 제 1 및 제 2 구동부(211, 212)는 홀수 번째 제어신호(CODE<1:2n-1>)를 수신하므로 각각 8개의 스위치 인버터 중 최대 4개의 스위치 인버터만이 인에이블될 수 있다. 마찬가지로, 상기 제 1 및 제 2 보상 구동부(221, 222)는 짝수 번째 제어신호(CODE<2:2n>)를 수신하므로 각각 8개의 스위치 인버터 중 최대 4개의 스위치 인버터만이 인에이블될 수 있다.Assuming that the first and
상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상을 1:3의 비율로 혼합하기 위해 제어신호(CODE<1:n>)가 논리 레벨 H, H, L, L, L, L, L, L로 입력되면, 상기 제 1 구동부(211)의 스위치 인버터 중 1개가 인에이블되고, 상기 제 2 구동부(212)의 스위치 인버터 중 3개가 인에이블될 수 있다. 마찬가지로, 상기 제 1 보상 구동부(221)의 스위치 인버터 중 1개가 인에이블되고, 상기 제 2 보상 구동부(222)의 스위치 인버터 중 3개가 인에이블될 수 있다. 따라서, 제 1 혼합신호(MIX1)는 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상이 1:3의 비율로 혼합되어 생성되고, 상기 제 2 혼합신호(MIX2)는 상기 제 1 및 제 2 클럭의 반전신호(CLK1B, CLK2B)의 위상이 1:3의 비율로 혼합되어 생성된다. 상기 제 1 및 제 2 혼합신호(MIX1, MIX2)는 출력부(230)에 의해 1:1로 혼합되므로, 최종적으로 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상이 1:3의 비율로 혼합된 출력신호(CLKO)가 생성될 수 있다.H, L, L, L, L, and L (L) to mix the phases of the first and second clocks CLK1 and CLK2 at a ratio of 1: , L, one of the switch inverters of the
다른 예시로, 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상을 3:5의 비율로 혼합하기 위해 제어신호(CODE<1:n>)가 논리 레벨 H, H, H, L, L, L, L, L로 입력되면, 상기 제 1 구동부(211)의 스위치 인버터 중 2개가 인에이블되고, 상기 제 2 구동부(212)의 스위치 인버터 중 2개가 인에이블될 수 있다. 따라서, 상기 제 1 혼합신호(MIX1)는 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상이 1:1로 혼합되어 생성된다. 상기 제어신호(CODE<1:n>)에 응답하여, 상기 제 1 보상 구동부(221)에서 스위치 인버터 중 1개가 인에이블될 수 있고, 상기 제 2 보상 구동부(222)에서 스위치 인버터 중 5개가 인에이블될 수 있다. 따라서, 상기 제 2 혼합 신호(MIX2)는 상기 제 1 및 제 2 클럭의 반전신호(CLK1B, CLK2B)의 위상이 1:3의 비율로 혼합되어 생성될 수 있다. 상기 제 1 및 제 2 혼합신호(MIX1, MIX2)는 상기 출력부(230)에 의해 1:1로 혼합되므로, 최종적으로 제 1 및 제 2 클럭(CLK1, CLK2)의 위상이 1.5:2.5의 비율로 혼합된 출력신호(CLKO)가 생성될 수 있다. 상기 위상 혼합회로(2)는 동일한 제어신호(CODE<1:n>)를 이용하여 절반의 스위치 인버터만을 동작시킬 수 있으므로 상기 제 1 및 제 2 클럭(CLK1, CLK2)의 위상을 혼합하는데 사용되는 전류 소모를 더욱 감소시킬 수 있다.In another example, when the control signals CODE < 1: n > are at the logic levels H, H, H, L, and L to mix the phases of the first and second clocks CLK1 and CLK2 at a ratio of 3: L, L and L, two of the switch inverters of the
도 7은 본 발명의 일 실시예에 따른 지연 고정 루프(3)의 실시예의 구성을 보여주는 도면이다. 도 7에서, 상기 지연 고정 루프(3)는 입력 클럭 생성부(310), 제 1 지연라인(320), 제 1 위상 혼합부(330), 제 2 지연라인(340) 및 제 2 위상 혼합부(350)를 포함할 수 있다. 상기 입력 클럭 생성부(310)는 입력 클럭(ICLK)을 수신하고, 상기 입력 클럭(ICLK)으로부터 제 1 및 제 2 클럭(CLKI, CLKQ)을 생성할 수 있다. 상기 입력 클럭 생성부(310)는 소정의 위상 차이를 갖는 제 1 및 제 2 클럭(CLKI, CLKQ)을 생성할 수 있다. 본 발명의 실시예에서, 상기 소정의 위상 차이는 90도 이하인 것이 바람직하다. 반도체 장치의 동작이 고속화되면서, 동작 클럭의 주파수가 매우 높아졌다. 따라서, 하나의 클럭에 대해서만 지연 고정 동작을 수행하는 경우 원하는 위상을 갖는 멀티 페이즈 클럭을 정확하게 생성할 수 없다. 따라서, 상기 지연 고정 루프(3)는 상기 입력 클럭 생성부(310)를 통해 소정의 위상 차이를 갖는 제 1 및 제 2 클럭(CLKI, CLKQ)을 생성하고, 상기 제 1 및 제 2 클럭(CLKI, CLKQ)에 대해 각각 지연 고정 동작을 수행함으로써, 원하는 위상을 갖는 멀티 페이즈 클럭을 정확하게 생성할 수 있다.7 is a diagram showing a configuration of an embodiment of a delay locked
상기 제 1 지연라인(320)은 지연 제어신호(CCODE<1:m>)에 응답하여 상기 제 1 클럭(CLKI)을 지연하여, 제 1 및 제 2 지연 클럭을 생성(CLKI1, CLKI2)한다. 상기 제 1 위상 혼합부(330)는 상기 제 1 및 제 2 지연 클럭(CLKI1, CLKI2)을 수신하고, 제어신호(CODE<1:n>)에 응답하여 상기 제 1 및 제 2 지연 클럭(CLKI1, CLKI2)에 대해 위상 혼합 동작을 수행한다. 상기 제 1 위상 혼합부(330)는 상기 제 1 및 제 2 지연 클럭(CLKI1, CLKI2)의 위상을 혼합하여 제 1 혼합 클럭(MCLKI)을 생성한다. 상기 제 1 위상 혼합부(330)는 상기 제 1 및 제 2 지연 클럭(CLKI1, CLKI2)의 위상을 혼합하고, 상기 제 1 및 제 2 지연 클럭의 반전신호의 위상을 혼합하여 상기 제 1 혼합 클럭(MCLKI)을 생성할 수 있다. 상기 제 1 위상 혼합부(330)는 도 4 및 도 5에 도시된 위상 혼합 회로(1, 2)의 구성과 동작이 동일할 수 있다.The
상기 제 2 지연라인(340)은 지연 제어신호(CCODE<1:m>)에 응답하여 상기 제 2 클럭(CLKQ)을 지연하여, 제 3 및 제 4 지연 클럭(CLKQ1, CLKQ2)을 생성한다. 상기 제 2 위상 혼합부(350)는 상기 제 3 및 제 4 지연 클럭(CLKQ1, CLKQ2)을 수신하여 상기 제 3 및 제 4 지연 클럭(CLKQ1, CLKQ2)에 대해 위상 혼합 동작을 수행한다. 상기 제 2 위상 혼합부(350)는 상기 제 3 및 제 4 지연 클럭(CLKQ1, CLKQ2)의 위상을 혼합하여 제 2 혼합 클럭(MCLKQ)을 생성한다. 상기 제 2 위상 혼합부(350)는 상기 제 3 및 제 4 지연 클럭(CLKQ1, CLKQ2)의 위상을 혼합하고, 상기 제 3 및 제 4 지연 클럭의 반전신호의 위상을 혼합하여 상기 제 2 혼합 클럭(MCLKQ)을 생성할 수 있다. 상기 제 2 위상 혼합부(350)는 도 4 및 도 5에 도시된 위상 혼합 회로(1, 2)의 구성과 동작이 동일할 수 있다.The
지연 고정 루프(3)는 코스 딜레이와 파인 딜레이를 구비하여 클럭의 위상을 정밀하게 지연할 수 있는데, 상기 제 1 및 제 2 지연라인(320, 340)은 코스 딜레이일 수 있고, 상기 제 1 및 제 2 위상 혼합부(330, 350)는 파인 딜레이일 수 있다. 상기 제 1 및 제 2 위상 혼합부(330, 350)는 상기 각각의 지연 클럭(CLKI1, CLKI2, CLKQ1, CLKQ2)에 대해서뿐만이 아니라 각각의 지연 클럭의 반전신호에 대해서도 위상 혼합 동작을 수행하기 때문에 상기 제 1 및 제 2 혼합 클럭(MCLKI, MCLKQ)의 듀티비를 정확하게 보정할 수 있다. 따라서, 상기 제 1 및 제 2 위상 혼합부(330, 350)는 파인 딜레이로서 기능할 수 있을 뿐만 아니라, 듀티 보정 회로의 기능을 함께 수행할 수 있다.The delay locked
상기 지연 고정 루프(3)는 지연 복제부(360), 위상 비교부(370), 지연라인 제어부(380) 및 멀티 페이즈 클럭 생성부(390)를 더 포함할 수 있다. 상기 지연 복제부(360)는 상기 제 1 혼합 클럭(MCLKI)을 소정의 지연량으로 지연시켜 피드백 클럭(FCLK)을 출력한다. 상기 지연 복제부(360)의 소정의 지연량은 클럭의 전송 경로를 모델링한 것일 수 있다. 상기 위상 비교부(370)는 상기 입력 클럭(ICLK)과 상기 피드백 클럭(FCLK)의 위상을 비교하여 위상 비교신호(COM)를 생성할 수 있다. 상기 지연라인 제어부(380)는 상기 위상 비교신호(COM)에 기초하여 상기 지연 제어신호(CCODE<1:m>) 및 상기 제어신호(CODE<1:n>)를 생성할 수 있다.The delay locked
상기 멀티 페이즈 클럭 생성부(390)는 상기 제 1 및 제 2 혼합 클럭(MCLKI, MCLKQ)을 수신하여 복수의 멀티 페이즈 클럭(CLKDLL1-CLKDLL4)을 생성한다. 상기 멀티 페이즈 클럭 생성부(390)는 상기 제 1 및 제 2 혼합 클럭(MCLKI, MCLKQ)에 기초하여 서로 90도의 위상 차이를 갖는 복수의 멀티 페이즈 클럭(CLKDLL1-CLKDLL4)을 생성할 수 있다. 상기 멀티 페이즈 클럭 생성부(390)는 듀티 보정부를 추가로 포함하여, 상기 제 1 및 제 2 혼합 클럭(MCLKI, MCLKQ) 사이의 듀티비를 보정하기 위한 듀티 보정 기능을 함께 수행할 수 있다.The
도 8은 본 발명의 일 실시예에 다른 반도체 시스템(4)의 구성을 개략적으로 보여주는 블록도이다. 도 8에서, 상기 반도체 시스템(4)은 호스트(410), 메모리(420) 및 컨트롤러(430)를 포함한다. 상기 호스트(410)는 상기 메모리(420)를 억세스 하기 위해 커맨드, 어드레스 및 데이터 등을 제공할 수 있다. 상기 메모리(420)는 상기 커맨드 및 어드레스에 기초하여 데이터를 저장하거나 출력할 수 있다. 상기 컨트롤러(430)는 상기 호스트(410)와 상기 메모리(420) 사이의 통신을 중계한다.8 is a block diagram schematically showing the configuration of a
상기 호스트(410), 메모리(420) 및 컨트롤러(430)는 모두 클럭(CLK)에 기초하여 동작할 수 있다. 따라서, 상기 호스트(410), 메모리(420) 및 컨트롤러(430)는 서로 간에 정확한 데이터 통신을 수행하기 위해서 클럭(CLK)의 위상을 조절하거나 듀티비를 정확하게 맞출 필요가 있다. 이를 위해, 도 4 및 도 5에 도시된 상기 위상 혼합 회로(1, 2)와 도 7에 도시된 지연 고정 루프(3)는 각각 상기 호스트(410), 메모리(420) 및 컨트롤러(430) 중 적어도 하나에 구비될 수 있다. 더 나아가, 본 발명의 실시예에 따른 위상 혼합 회로(1, 2)는 예시된 도면에 한정되지 않고, 클럭을 사용하거나 신호의 위상을 혼합하는 모든 반도체 장치에 채용될 수 있을 것이다.The
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims and their equivalents. Only. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
1/2/10: 위상 혼합 회로 3: 지연 고정 루프
4: 반도체 시스템 20: 스위치 인버터
210: 제 1 혼합부 211: 제 1 구동부
212: 제 2 구동부 220: 제 2 혼합부
221: 제 3 구동부/제 1 보상 구동부
222: 제 4 구동부/제 2 보상 구동부
223: 반전 구동부 230: 출력부
240: 반전 입력부 250: 지연부
310: 입력 클럭 생성부 320: 제 1 지연라인
330: 제 1 위상 혼합부 340: 제 2 지연라인
350: 제 2 위상 혼합부 360: 지연 복제부
370: 위상 비교부 380: 지연라인 제어부
390: 멀티 페이즈 클럭 생성부 410: 호스트
420: 메모리 430: 컨트롤러1/2/10: phase mixing circuit 3: delay locked loop
4: Semiconductor system 20: Switch inverter
210: first mixing unit 211: first driving unit
212: second driving part 220: second mixing part
221: Third driving unit / first compensation driving unit
222: fourth drive section / second compensation drive section
223: inverting driver 230: outputting part
240: inverting input unit 250: delay unit
310: input clock generating unit 320: first delay line
330: first phase mixer 340: second delay line
350: second phase mixing section 360: delay replication section
370: phase comparison unit 380: delay line control unit
390: Multiphase clock generation unit 410: Host
420: memory 430: controller
Claims (19)
상기 제 1 클럭의 반전신호 및 상기 제 2 클럭의 반전신호의 위상을 상기 소정 비율로 혼합하여 제 2 혼합신호를 생성하는 제 2 혼합부; 및
상기 제 1 및 제 2 혼합신호에 기초하여 출력신호를 생성하는 출력부를 포함하는 위상 혼합 회로.A first mixer for mixing the phases of the first and second clocks at a predetermined ratio to generate a first mixed signal;
A second mixing unit for mixing the phase of the inverted signal of the first clock and the phase of the inverted signal of the second clock at the predetermined ratio to generate a second mixed signal; And
And an output section for generating an output signal based on the first and second mixed signals.
상기 제 1 혼합부는 제어신호에 응답하여 상기 제 1 클럭의 위상을 변경시키는 제 1 구동부; 및
상기 제어신호에 응답하여 상기 제 2 클럭의 위상을 변경시키는 제 2 구동부를 포함하고,
상기 제 1 및 제 2 구동부의 출력으로부터 상기 제 1 혼합 신호를 생성하는 위상 혼합 회로.The method according to claim 1,
Wherein the first mixer comprises: a first driver for changing a phase of the first clock in response to a control signal; And
And a second driver for changing a phase of the second clock in response to the control signal,
And the first mixing signal is generated from the outputs of the first and second driving units.
상기 제 2 혼합부는 제어신호에 응답하여 상기 제 1 클럭의 반전신호의 위상을 변경시키는 제 3 구동부;
상기 제어신호에 응답하여 상기 제 2 클럭의 반전신호의 위상을 변경시키는 제 4 구동부; 및
상기 제 3 및 제 4 구동부의 출력을 수신하여 상기 제 2 혼합신호를 생성하는 반전 구동부를 포함하는 위상 혼합 회로.The method according to claim 1,
A third driving unit for changing a phase of an inverted signal of the first clock in response to a control signal;
A fourth driver for changing the phase of the inverted signal of the second clock in response to the control signal; And
And an inverting driver for receiving the outputs of the third and fourth drivers and generating the second mixed signal.
상기 제 1 및 제 2 클럭을 수신하여 상기 제 1 클럭의 반전신호 및 상기 제 2 클럭의 반전신호를 생성하는 반전 입력부를 더 포함하는 위상 혼합 회로.The method of claim 3,
And an inverting input for receiving the first and second clocks to generate an inverted signal of the first clock and an inverted signal of the second clock.
상기 제 1 혼합신호를 지연하는 지연부를 더 포함하는 위상 혼합 회로.5. The method of claim 4,
And a delay unit for delaying the first mixed signal.
상기 제어신호에 응답하여 상기 제 1 클럭의 반전신호의 위상을 변경시키는 제 1 보상 구동부;
상기 제어신호에 응답하여 제 2 클럭의 위상을 변경시키는 제 2 구동부; 및
상기 제어신호에 응답하여 상기 제 2 클럭의 반전신호의 위상을 변경시키는 제 2 보상 구동부를 포함하고,
상기 제 1 및 제 2 구동부, 상기 제 1 및 제 2 보상 구동부의 출력에 기초하여 출력신호를 생성하는 위상 혼합 회로.A first driver for changing a phase of a first clock in response to a control signal;
A first compensation driver for changing the phase of the inverted signal of the first clock in response to the control signal;
A second driver for changing a phase of a second clock in response to the control signal; And
And a second compensation driver for changing the phase of the inverted signal of the second clock in response to the control signal,
And generates an output signal based on the outputs of the first and second driving units, the first and second compensation driving units.
상기 제 1 및 제 2 클럭을 반전시켜 상기 제 1 및 제 2 클럭의 반전신호를 생성하는 반전 입력부를 더 포함하는 위상 혼합 회로.The method according to claim 6,
And an inverting input section for inverting the first and second clocks to generate an inverted signal of the first and second clocks.
상기 제 1 및 제 2 보상 구동부의 출력을 수신하여 제 2 혼합신호를 생성하는 반전 구동부를 더 포함하고,
상기 제 1 및 제 2 구동부의 출력으로부터 생성된 제 1 혼합신호와 상기 제 2 혼합신호를 수신하여 상기 출력신호를 생성하는 출력부를 포함하는 위상 혼합 회로.The method according to claim 6,
Further comprising an inversion driver for receiving the outputs of the first and second compensation drivers to generate a second mixed signal,
And an output unit receiving the first mixed signal and the second mixed signal generated from the outputs of the first and second driving units to generate the output signal.
상기 제 1 혼합신호를 지연시키는 지연부를 더 포함하는 위상 혼합 회로.9. The method of claim 8,
And a delay unit for delaying the first mixed signal.
지연 제어신호에 응답하여 상기 제 1 클럭을 지연하여 제 1 및 제 2 지연 클럭을 생성하는 제 1 지연라인;
제어신호에 응답하여 상기 제 1 및 제 2 지연 클럭의 위상을 혼합하고, 상기 제 1 및 제 2 지연 클럭의 반전신호의 위상을 혼합하여 제 1 혼합 클럭을 생성하는 제 1 위상 혼합부;
상기 지연 제어신호에 응답하여 상기 제 2 클럭을 지연하여 제 3 및 제 4 지연 클럭을 생성하는 제 2 지연라인;
상기 제어신호에 응답하여 상기 제 3 및 제 4 지연 클럭의 위상을 혼합하고, 상기 제 3 및 제 4 지연 클럭의 반전신호의 위상을 혼합하여 제 2 혼합 클럭을 생성하는 제 2 위상 혼합부; 및
상기 제 1 및 제 2 혼합 클럭의 듀티비를 보정하여 멀티 페이즈 클럭을 생성하는 멀티 페이즈 클럭 생성부를 포함하는 반도체 장치.An input clock generation unit receiving the input clock and generating first and second clocks having a predetermined phase difference;
A first delay line for delaying the first clock in response to a delay control signal to generate first and second delay clocks;
A first phase mixer for mixing the phases of the first and second delay clocks in response to a control signal and for mixing the phases of the inverted signals of the first and second delay clocks to generate a first mixed clock;
A second delay line responsive to the delay control signal for generating the third and fourth delay clocks by delaying the second clock;
A second phase mixer for mixing the phases of the third and fourth delay clocks in response to the control signal and for mixing the phases of the inverted signals of the third and fourth delay clocks to generate a second mixed clock; And
And a multiphase clock generator for generating a multiphase clock by correcting a duty ratio of the first and second mixed clocks.
상기 소정의 위상 차이는 90도 이하인 반도체 장치.11. The method of claim 10,
Wherein the predetermined phase difference is 90 degrees or less.
상기 제 1 혼합 클럭을 지연하여 피드백 클럭을 생성하는 지연 복제부;
상기 입력 클럭 및 상기 피드백 클럭의 위상을 비교하여 위상 비교신호를 생성하는 위상 비교부; 및
상기 위상 비교신호에 기초하여 상기 지연 제어신호 및 상기 제어신호를 생성하는 지연라인 제어부를 더 포함하는 반도체 장치.11. The method of claim 10,
A delay copying unit for generating a feedback clock by delaying the first mixed clock;
A phase comparator for comparing phases of the input clock and the feedback clock to generate a phase comparison signal; And
And a delay line control unit for generating the delay control signal and the control signal based on the phase comparison signal.
상기 제 1 위상 혼합부는 제 1 및 제 2 지연 클럭의 위상을 소정의 비율로 혼합하여 제 1 혼합신호를 생성하는 제 1 혼합부;
상기 제 1 지연 클럭의 반전신호 및 상기 제 2 지연 클럭의 반전신호를 상기 소정 비율로 혼합하여 제 2 혼합신호를 생성하는 제 2 혼합부; 및
상기 제 1 및 제 2 혼합신호에 기초하여 상기 제 1 혼합 클럭을 생성하는 제 1 출력부를 포함하는 반도체 장치.11. The method of claim 10,
Wherein the first phase mixer comprises: a first mixer for mixing the phases of the first and second delay clocks at a predetermined ratio to generate a first mixed signal;
A second mixer for mixing the inverted signal of the first delayed clock and the inverted signal of the second delayed clock at the predetermined ratio to generate a second mixed signal; And
And a first output section for generating the first mixed clock based on the first and second mixed signals.
상기 제 1 혼합부는 상기 제어신호에 응답하여 상기 제 1 지연 클럭의 위상을 변경시키는 제 1 구동부; 및
상기 제어신호에 응답하여 상기 제 2 지연 클럭의 위상을 변경시키는 제 2 구동부를 포함하고,
상기 제 1 및 제 2 구동부의 출력으로부터 상기 제 1 혼합신호를 생성하는 반도체 장치.14. The method of claim 13,
Wherein the first mixer comprises: a first driver for changing a phase of the first delay clock in response to the control signal; And
And a second driver for changing a phase of the second delay clock in response to the control signal,
And generates the first mixed signal from the outputs of the first and second driving units.
상기 제 2 혼합부는 상기 제어신호에 응답하여 상기 제 1 지연 클럭의 반전신호의 위상을 변경시키는 제 1 보상 구동부;
상기 제어신호에 응답하여 상기 제 2 지연 클럭의 반전 신호의 위상을 변경시키는 제 2 보상 구동부; 및
상기 제 1 및 제 2 보상 구동부의 출력을 수신하여 상기 제 2 혼합신호를 생성하는 제 1 반전 구동부를 포함하는 반도체 장치.15. The method of claim 14,
Wherein the second mixer comprises: a first compensation driver for changing a phase of an inverted signal of the first delay clock in response to the control signal;
A second compensation driver for changing the phase of the inverted signal of the second delay clock in response to the control signal; And
And a first inverting driver for receiving the outputs of the first and second compensating drivers to generate the second mixed signal.
상기 제 2 위상 혼합부는 제 3 및 제 4 지연 클럭의 위상을 소정의 비율로 혼합하여 제 3 혼합신호를 생성하는 제 3 혼합부;
상기 제 3 지연 클럭의 반전신호 및 상기 제 4 지연 클럭의 반전신호를 상기 소정 비율로 혼합하여 제 4 혼합신호를 생성하는 제 4 혼합부; 및
상기 제 3 및 제 4 혼합신호에 기초하여 상기 제 2 혼합 클럭을 생성하는 제 2 출력부를 포함하는 반도체 장치.11. The method of claim 10,
The second phase mixer includes a third mixer for mixing the phases of the third and fourth delay clocks at a predetermined ratio to generate a third mixed signal;
A fourth mixer for mixing the inverted signal of the third delay clock and the inverted signal of the fourth delay clock at the predetermined ratio to generate a fourth mixed signal; And
And a second output section for generating the second mixed clock based on the third and fourth mixed signals.
상기 제 3 혼합부는 상기 제어신호에 응답하여 상기 제 3 지연 클럭의 위상을 변경시키는 제 3 구동부; 및
상기 제어신호에 응답하여 상기 제 4 지연 클럭의 위상을 변경시키는 제 4 구동부를 포함하고,
상기 제 3 및 제 4 구동부의 출력으로부터 상기 제 3 혼합신호를 생성하는 반도체 장치.17. The method of claim 16,
A third driving unit for changing the phase of the third delay clock in response to the control signal; And
And a fourth driver for changing a phase of the fourth delay clock in response to the control signal,
And generates the third mixed signal from the outputs of the third and fourth drivers.
상기 제 4 혼합부는 상기 제어신호에 응답하여 상기 제 3 지연 클럭의 반전신호의 위상을 변경시키는 제 3 보상 구동부; 및
상기 제어신호에 응답하여 상기 제 4 지연 클럭의 반전신호의 위상을 변경시키는 제 4 보상 구동부; 및
상기 제 3 및 제 4 보상 구동부의 출력을 수신하여 상기 제 4 혼합신호를 생성하는 제 2 반전 구동부를 포함하는 반도체 장치.18. The method of claim 17,
A third compensating driver for changing the phase of the inverted signal of the third delay clock in response to the control signal; And
A fourth compensation driver for changing the phase of the inverted signal of the fourth delay clock in response to the control signal; And
And a second inverting driver receiving the outputs of the third and fourth compensating drivers to generate the fourth mixed signal.
메모리; 및
상기 호스트 및 상기 메모리 사이의 통신을 중계하는 컨트롤러를 포함하고,
상기 호스트, 상기 메모리 및 상기 컨트롤러는 제 1 클럭을 이용하여 서로 통신하고, 상기 호스트, 상기 메모리 및 상기 컨트롤러 중 적어도 하나는 위상 혼합 회로를 포함하며,
상기 위상 혼합 회로는 상기 제 1 클럭 및 상기 제 1 클럭과 소정의 위상 차이를 갖는 제 2 클럭의 위상을 소정의 비율로 혼합하여 제 1 혼합신호를 생성하는 제 1 혼합부;
상기 제 1 클럭의 반전신호 및 상기 제 2 클럭의 반전신호의 위상을 상기 소정 비율로 혼합하여 제 2 혼합신호를 생성하는 제 2 혼합부; 및
상기 제 1 및 제 2 혼합신호에 기초하여 출력신호를 생성하는 출력부를 포함하는 반도체 시스템.Host;
Memory; And
And a controller for relaying communication between the host and the memory,
Wherein the host, the memory and the controller communicate with each other using a first clock, and at least one of the host, the memory, and the controller includes a phase mixing circuit,
Wherein the phase mixing circuit mixes the first clock and the second clock having a predetermined phase difference with the first clock at a predetermined ratio to generate a first mixed signal;
A second mixing unit for mixing the phase of the inverted signal of the first clock and the phase of the inverted signal of the second clock at the predetermined ratio to generate a second mixed signal; And
And an output section for generating an output signal based on the first and second mixed signals.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130098625A KR101995389B1 (en) | 2013-08-20 | 2013-08-20 | Phase mixing circuit, semiconductor apparatus and semiconductor system including the same |
US14/092,251 US9197202B2 (en) | 2013-08-20 | 2013-11-27 | Phase mixing circuit, and semiconductor apparatus and semiconductor system including the same |
TW102148065A TWI589123B (en) | 2013-08-20 | 2013-12-24 | Phase mixing circuit, and semiconductor apparatus and semiconductor system including the same |
CN201410024957.XA CN104426503B (en) | 2013-08-20 | 2014-01-20 | Phase hybrid circuit and semiconductor device and semiconductor system including phase hybrid circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130098625A KR101995389B1 (en) | 2013-08-20 | 2013-08-20 | Phase mixing circuit, semiconductor apparatus and semiconductor system including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150021364A true KR20150021364A (en) | 2015-03-02 |
KR101995389B1 KR101995389B1 (en) | 2019-07-02 |
Family
ID=52479805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130098625A KR101995389B1 (en) | 2013-08-20 | 2013-08-20 | Phase mixing circuit, semiconductor apparatus and semiconductor system including the same |
Country Status (4)
Country | Link |
---|---|
US (1) | US9197202B2 (en) |
KR (1) | KR101995389B1 (en) |
CN (1) | CN104426503B (en) |
TW (1) | TWI589123B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200044135A (en) * | 2015-11-25 | 2020-04-28 | 마이크론 테크놀로지, 인크 | Apparatuses and methods for providing a signal with a differential phase mixer |
US10756723B2 (en) | 2017-09-27 | 2020-08-25 | SK Hynix Inc. | Semiconductor apparatus for detecting an edge of a signal |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11387841B2 (en) * | 2017-12-15 | 2022-07-12 | Intel Corporation | Apparatus and method for interpolating between a first signal and a second signal |
TWI649971B (en) * | 2018-01-26 | 2019-02-01 | 茂達電子股份有限公司 | Phase adjustment device and system |
US11217298B2 (en) * | 2020-03-12 | 2022-01-04 | Micron Technology, Inc. | Delay-locked loop clock sharing |
KR20220001578A (en) * | 2020-06-30 | 2022-01-06 | 삼성전자주식회사 | Clock conversion circuit with symmetric structure |
US11483004B2 (en) | 2020-10-19 | 2022-10-25 | SK Hynix Inc. | Delay circuit and a delay locked loop circuit using the same |
KR20220051497A (en) | 2020-10-19 | 2022-04-26 | 에스케이하이닉스 주식회사 | Delay circuit and a delay locked loop circuit using the same |
CN115118252A (en) * | 2021-03-19 | 2022-09-27 | 爱普存储技术(杭州)有限公司 | Duty ratio correction device and duty ratio correction method |
KR20230000078A (en) * | 2021-06-24 | 2023-01-02 | 에스케이하이닉스 주식회사 | Clock generating circuit and a semiconductor system using the same |
KR20230169726A (en) * | 2022-06-09 | 2023-12-18 | 에스케이하이닉스 주식회사 | Phase blender circuit and multi-phase clock signal correction circuit including the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070021559A (en) * | 2005-08-18 | 2007-02-23 | 삼성전자주식회사 | clock signal driver and clock signal supplying circuit using it |
KR20080073143A (en) * | 2007-02-05 | 2008-08-08 | 삼성전자주식회사 | Clock signal generator capable of reducing duty error and semiconductor memory device having the same |
KR100884590B1 (en) * | 2007-11-02 | 2009-02-19 | 주식회사 하이닉스반도체 | Delay locked circuit, semiconductor device, semiconductor memory device and operation method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100202193B1 (en) * | 1995-12-30 | 1999-06-15 | 문정환 | Complementary clock generating method and device |
JP3428527B2 (en) * | 1999-09-29 | 2003-07-22 | 日本電気株式会社 | Waveform shaping circuit |
JP4015937B2 (en) * | 2002-12-06 | 2007-11-28 | 松下電器産業株式会社 | Duty ratio correction circuit |
KR100605604B1 (en) * | 2003-10-29 | 2006-07-28 | 주식회사 하이닉스반도체 | Delay locked loop and its cotrol method |
US6982578B2 (en) * | 2003-11-26 | 2006-01-03 | Micron Technology, Inc. | Digital delay-locked loop circuits with hierarchical delay adjustment |
KR100810070B1 (en) * | 2005-09-29 | 2008-03-06 | 주식회사 하이닉스반도체 | Delay locked loop |
KR100854496B1 (en) * | 2006-07-03 | 2008-08-26 | 삼성전자주식회사 | Delay locked loop and semiconductor memory device comprising the same |
KR100808055B1 (en) * | 2006-10-31 | 2008-02-28 | 주식회사 하이닉스반도체 | Delay locked loop of semiconductor device and operation method thereof |
KR101086502B1 (en) | 2008-12-26 | 2011-11-25 | 주식회사 하이닉스반도체 | Phase mixer and dealy locked loop including the same |
KR101086882B1 (en) | 2010-04-30 | 2011-11-25 | 주식회사 하이닉스반도체 | Differential signal generation circuit |
TW201315155A (en) * | 2011-09-20 | 2013-04-01 | Sunplus Technology Co Ltd | Phase interpolation circuit |
-
2013
- 2013-08-20 KR KR1020130098625A patent/KR101995389B1/en active IP Right Grant
- 2013-11-27 US US14/092,251 patent/US9197202B2/en active Active
- 2013-12-24 TW TW102148065A patent/TWI589123B/en active
-
2014
- 2014-01-20 CN CN201410024957.XA patent/CN104426503B/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070021559A (en) * | 2005-08-18 | 2007-02-23 | 삼성전자주식회사 | clock signal driver and clock signal supplying circuit using it |
KR20080073143A (en) * | 2007-02-05 | 2008-08-08 | 삼성전자주식회사 | Clock signal generator capable of reducing duty error and semiconductor memory device having the same |
KR100884590B1 (en) * | 2007-11-02 | 2009-02-19 | 주식회사 하이닉스반도체 | Delay locked circuit, semiconductor device, semiconductor memory device and operation method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200044135A (en) * | 2015-11-25 | 2020-04-28 | 마이크론 테크놀로지, 인크 | Apparatuses and methods for providing a signal with a differential phase mixer |
US10756723B2 (en) | 2017-09-27 | 2020-08-25 | SK Hynix Inc. | Semiconductor apparatus for detecting an edge of a signal |
Also Published As
Publication number | Publication date |
---|---|
TWI589123B (en) | 2017-06-21 |
KR101995389B1 (en) | 2019-07-02 |
US20150054558A1 (en) | 2015-02-26 |
CN104426503B (en) | 2018-12-28 |
CN104426503A (en) | 2015-03-18 |
US9197202B2 (en) | 2015-11-24 |
TW201509137A (en) | 2015-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101995389B1 (en) | Phase mixing circuit, semiconductor apparatus and semiconductor system including the same | |
KR100810070B1 (en) | Delay locked loop | |
KR100696957B1 (en) | Duty cycle correction circuit, delay locked loop circuit and their methods | |
US7535270B2 (en) | Semiconductor memory device | |
US8384448B2 (en) | DLL circuit and method of controlling the same | |
US8901978B2 (en) | Multi phase clock signal generator, signal phase adjusting loop utilizing the multi phase clock signal generator, and multi phase clock signal generating method | |
CN109643990B (en) | Apparatus and method for instantaneous start-up of a four-phase signal generator | |
US8427211B2 (en) | Clock generation circuit and delay locked loop using the same | |
US7710171B2 (en) | Delayed locked loop circuit | |
CN108134605B (en) | Phase interpolator and device comprising a phase interpolator | |
JP2017175418A (en) | Clock correction device and clock correction method | |
KR100408727B1 (en) | Clock synchronization device | |
US9602090B2 (en) | Skew adjustment apparatus | |
JP4992947B2 (en) | Parallel-serial converter and parallel data output device | |
KR20080074669A (en) | Clock controlling circuit and semiconductor memory apparatus using the same | |
US9537477B2 (en) | Semiconductor apparatus capable of converting a frequency of an input clock | |
JP7497257B2 (en) | Electronic Circuits and Power Converters | |
KR100829453B1 (en) | Apparatus and Method for Generating Reference Clock in DLL Circuit | |
KR102022645B1 (en) | Semiconductor integrated circuit and clock synchronization method | |
JP2016127602A (en) | Clock generation device | |
KR20170127749A (en) | Buffer, multi-phase clock generator, semicondictor apparatus and system using the same | |
KR100794993B1 (en) | Delay Locked Loop Apparatus | |
JP2011176711A (en) | Polyphase clock generation device | |
JP2010119056A (en) | Information system, and semiconductor device and method of controlling the semiconductor device | |
JP2015056777A (en) | Interface circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |