[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20140136975A - 발광 장치 및 그 구동 방법 - Google Patents

발광 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20140136975A
KR20140136975A KR1020147027798A KR20147027798A KR20140136975A KR 20140136975 A KR20140136975 A KR 20140136975A KR 1020147027798 A KR1020147027798 A KR 1020147027798A KR 20147027798 A KR20147027798 A KR 20147027798A KR 20140136975 A KR20140136975 A KR 20140136975A
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
pixel
signal
emitting element
Prior art date
Application number
KR1020147027798A
Other languages
English (en)
Inventor
코헤이 토요타카
코지 쿠스노키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020217018596A priority Critical patent/KR20210078571A/ko
Publication of KR20140136975A publication Critical patent/KR20140136975A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10Controlling the light source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0245Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/026Arrangements or methods related to booting a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/027Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전원 투입 후에 잔상이 표시되는 것을 막을 수 있는 발광 장치를 제공하는 것을 과제로 한다. 발광 소자에 부여되는 전원 전압의 화소로의 공급이 정지되기 전 또는 정지된 후에, 상기 전원 전압의 발광 소자로의 공급을 제어하는 트랜지스터의 게이트 전극의 전위를 초기화한다. 구체적으로는, 이 트랜지스터가 n채널형인 경우, 게이트 전압이 문턱 전압과 같거나 그것보다 낮아지도록, 게이트 전극의 전위를 초기화한다. 이 트랜지스터가 p채널형인 경우, 게이트 전압이 문턱 전압과 같거나 그것보다 높아지도록, 게이트 전극의 전위를 초기화한다.

Description

발광 장치 및 그 구동 방법{LIGHT-EMITTING DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 물건, 방법, 제조 방법, 프로세스(process), 기계(machine), 제조(manufacture), 또는, 조성물(composition of matter)에 관한 것이다. 특히, 본 발명은 예를 들면, 반도체 장치, 표시 장치, 발광 장치, 그들의 구동 방법, 또는, 그들의 제조 방법에 관한 것이다. 특히, 본 발명은 예를 들면, 트랜지스터가 각 화소에 형성된 발광 장치와, 그 구동 방법에 관한 것이다.
발광 소자를 이용한 발광 장치는 시인성이 높고, 박형화에 최적인 동시에, 시야각에도 제한이 없기 때문에, CRT(cathode ray tube)나 액정 표시 장치를 대신하는 표시 장치로서 주목받고 있다. 발광 소자를 이용한 액티브 매트릭스형의 표시 장치는 구체적으로 제안되고 있는 구성이 제조사에 따라 다르다. 일반적으로, 적어도 발광 소자와, 화소에 대한 화상 신호의 입력을 제어하는 트랜지스터(스위칭용 트랜지스터)와, 이 발광 소자에 공급하는 전류값을 제어하는 트랜지스터(구동용 트랜지스터)를 각 화소에 포함한다.
근년, 폴리 실리콘이나 미결정 실리콘에 의해 얻어지는 높은 이동도와, 어모퍼스 실리콘에 의해 얻어지는 균일한 소자 특성을 겸비한 새로운 반도체로서, 산화물 반도체로 불리는, 반도체 특성을 나타내는 금속 산화물이 주목을 받고 있다. 산화물 반도체는 유리 기판 등의 변형점이 낮은 기판 위에서도 성막을 할 수 있고, 또한, 제 5 세대(한변이 1000mm를 넘음) 이상의 대형 기판에도 이용될 수 있다. 그리고, 실리콘이나 게르마늄 등의 종래부터 이용되어 온 반도체 대신에, 상기 산화물 반도체가 화소의 트랜지스터에 이용된 발광 장치가 실용화되고 있다.
하기 특허문헌 1에는 유기 EL 소자를 구동하기 위한 TFT가 활성층에 산화물 반도체를 함유하고 있는 유기 EL 표시 장치에 대하여 기재되어 있다. 또한, 하기의 특허문헌 2에는 박막 트랜지스터의 활성층이 산화물 반도체를 이용하여 형성되어 있는 유기 전계 발광 표시 장치에 대하여 기재되어 있다.
일본국 특개 2009-031750호 공보 일본국 특개 2011-100092호 공보
전자 공여체(도너)가 되는 수분 또는 수소 등의 불순물이 저감되고, 또한 산소 결손이 저감됨으로써 고순도화된 산화물 반도체를 포함한 트랜지스터는 오프 전류가 현저하게 작다는 특성을 갖는다. 상기 특성을 갖는 트랜지스터를 발광 장치의 화소에 이용함으로써, 화소로의 화상 신호의 입력이 종료된 후에, 구동용 트랜지스터의 게이트 전극의 전위가 변동하여 발광 소자의 휘도가 변화되는 것을 막을 수 있다. 그러나, 상기 발광 장치에서는 발광 장치의 전원을 차단한 후에도 구동용 트랜지스터의 게이트 전극에 화상 신호의 전위가 유지되기 쉽다. 그 때문에, 상기 발광 장치에서는 전원을 차단하기 직전에 표시되어 있던 화상이 전원 투입 후에 잔상으로서 표시되게 되는 경우가 있다.
위에서 서술한 것과 같은 기술적 배경을 고려하여, 본 발명은 전원 투입 후에 잔상이 표시되는 것을 막을 수 있는 발광 장치를 제공하는 것을 과제의 하나로 한다. 혹은, 본 발명은 전원 투입 후에 잔상이 표시되는 것을 막을 수 있는 발광 장치의 구동 방법을 제공하는 것을 과제의 하나로 한다.
단, 이러한 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 이러한 과제 전부를 해결할 필요는 없는 것으로 한다. 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 자연히 명백해지는 것이고, 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태에 따른 발광 장치에서는, 발광 소자에 부여되는 전원 전압의, 화소로의 공급이 정지되기 전 또는 정지된 후에, 상기 전원 전압의 발광 소자로의 공급을 제어하는 트랜지스터의, 게이트 전극의 전위를 초기화한다. 구체적으로는 이 트랜지스터가 n 채널형인 경우, 게이트 전극과 소스 단자의 전위차(게이트 전압)가 문턱 전압과 같거나 그것보다 낮아지도록 함으로써, 게이트 전극의 전위를 초기화한다. 이 트랜지스터가 p 채널형인 경우, 게이트 전압이 문턱 전압과 같거나 그것보다 높아지도록 함으로써, 게이트 전극의 전위를 초기화한다.
상기 트랜지스터의 게이트 전극의 전위를 초기화함으로써, 화상 정보를 포함하는 신호의 전위가 게이트 전극에 유지되지 않게 되고, 이 트랜지스터를 완전히 오프(비도통 상태)로 할 수 있다. 따라서, 발광 소자에 부여되는 전원 전압이 화소에 공급된 후에, 상기 트랜지스터를 통하여 발광 소자에 전류가 흐르는 것을 막을 수 있다. 따라서, 산화물 반도체를 포함한 트랜지스터와 같이 오프 전류가 현저하게 작은 트랜지스터를 화소에 이용한 발광 장치에서, 전원 투입 후, 화소에 화상 정보를 포함하는 신호가 입력되기 전에, 잔상이 표시되는 것을 막을 수 있다.
구체적으로, 본 발명의 일 형태에 따른 발광 장치는 패널과; 제 1 신호 및 화상 정보를 포함하는 제 2 신호 중 어느 한쪽을 선택하고, 상기 패널에 보내는 컨트롤러와; 상기 제 2 신호가 상기 컨트롤러에 의해 선택되고, 상기 패널에 보내질 때에, 상기 컨트롤러로부터의 명령에 따라 상기 패널로의 전원 전압의 공급을 행하고, 또한, 상기 제 1 신호가 상기 컨트롤러에 의해 선택되고, 상기 패널에 보내진 후, 상기 컨트롤러로부터의 명령에 따라 상기 패널로의 상기 전원 전압의 공급을 정지하는 전원 회로를 포함한다. 상기 패널은 복수의 화소를 포함한다. 상기 복수의 화소는 제 1 트랜지스터와, 상기 제 1 트랜지스터를 통하여 게이트 전극에 상기 제 1 신호 또는 상기 제 2 신호가 부여되고, 또한, 상기 제 1 신호가 상기 게이트 전극에 부여되면 오프하는 제 2 트랜지스터와, 상기 전원 전압이 상기 제 2 트랜지스터를 통하여 인가되는 발광 소자를 각각 포함한다.
구체적으로, 본 발명의 일 형태에 따른 발광 장치는 패널과; 제 1 신호 및 화상 정보를 포함하는 제 2 신호 중 어느 하나를 선택하고, 상기 패널에 보내는 컨트롤러와; 상기 제 1 신호가 상기 컨트롤러에 의해 선택되고, 상기 패널에 보내진 후, 상기 제 2 신호가 상기 컨트롤러에 의해 선택되고, 상기 패널에 보내지기 전에, 상기 컨트롤러로부터의 명령에 따라 상기 패널로의 전원 전압의 공급을 제공하는 전원 회로를 포함한다. 상기 패널은 복수의 화소를 포함한다. 상기 복수의 화소는 제 1 트랜지스터와, 상기 제 1 트랜지스터를 통하여 게이트 전극에 상기 제 1 신호 또는 상기 제 2 신호가 부여되고, 또한, 상기 제 1 신호가 상기 게이트 전극에 부여되면 오프하는 제 2 트랜지스터와, 상기 전원 전압이 상기 제 2 트랜지스터를 통하여 인가되는 발광 소자를 각각 포함한다.
구체적으로, 본 발명의 일 형태에 따른 발광 장치의 구동 방법에서는, 화소로의 전원 전압의 공급을 정지하기 전에, 상기 화소에서, 상기 전원 전압의 발광 소자로의 공급을 제어하는 트랜지스터가 비도통 상태가 되는 신호를 상기 트랜지스터의 게이트 전극에 부여한다.
구체적으로, 본 발명의 일 형태에 따른 발광 장치의 구동 방법에서는, 전원 전압의 화소로의 공급을 제공하기 전에, 상기 화소에서, 상기 전원 전압의 발광 소자로의 공급을 제어하는 트랜지스터가 비도통 상태가 되는 신호를 상기 트랜지스터의 게이트 전극에 부여한다.
본 발명의 일 형태에 의해, 전원 투입 후에 잔상이 표시되는 것을 막을 수 있는 발광 장치를 얻을 수 있다. 본 발명의 일 형태에 의해, 전원 투입 후에 잔상이 표시되는 것을 막을 수 있는 발광 장치의 구동 방법을 얻을 수 있다.
도 1의 (A) 및 도 1의 (B)는 발광 장치의 구성과, 화소의 구성을 도시하는 도면이다.
도 2의 (A) 내지 도 2의 (D)는 화소의 동작을 도시하는 도면이다.
도 3의 (A) 및 도 3의 (B)는 화소부의 동작을 모식적으로 도시하는 도면이다.
도 4는 발광 장치의 구성을 도시하는 도면이다.
도 5의 (A) 및 도 5의 (B)는 화소의 회로도이다.
도 6은 화소부의 구성을 도시하는 도면이다.
도 7은 화소의 단면도이다.
도 8의 (A) 내지 도 8의 (C)는 화소의 단면도이다.
도 9는 발광 장치의 사시도이다.
도 10의 (A) 내지 도 10의 (E)는 전자기기의 도면이다.
도 11의 (A) 및 도 11의 (B)는 화소의 회로도 및 타이밍 차트이다.
도 12는 주사선 구동 회로의 회로도이다.
도 13의 (A) 내지 도 13의 (C)는 주사선 구동 회로의 구성 요소를 모식적으로 도시한 도면이다.
도 14는 시프트 레지스터의 회로도이다.
도 15는 시프트 레지스터의 회로도이다.
도 16은 시프트 레지스터의 회로도이다.
도 17은 시프트 레지스터의 회로도이다.
도 18은 더미 단의 시프트 레지스터의 회로도이다.
도 19는 더미 단의 시프트 레지스터의 회로도이다.
도 20은 더미 단의 시프트 레지스터의 회로도이다.
도 21은 더미 단의 시프트 레지스터의 회로도이다.
도 22의 (A) 및 도 22의 (B)는 인버터의 회로도이다.
도 23은 타이밍 차트이다.
도 24는 패널의 프레임 근방의 사진이다.
이하에서는, 본 발명의 실시형태에 대하여 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 발명의 일 형태에 따른 발광 장치의 구성을, 도 1의 (A)에 일례로서 블럭도에서 나타낸다. 또한, 블럭도에서는, 구성 요소를 기능마다 분류하고, 서로 독립된 블록으로서 나타내고 있지만, 실제의 구성 요소는 기능마다 완전히 분류하는 것이 어렵고, 하나의 구성 요소가 복수의 기능을 갖는 경우도 있을 수 있다.
도 1의 (A)에 도시하는 발광 장치(100)는 화소(101)를 화소부(102)에 복수 갖는 패널(103)과, 컨트롤러(104)와, 전원 회로(105)를 적어도 포함한다.
화소(101)는 발광 소자와, 이 발광 소자의 동작을 제어하는 트랜지스터를 각각 포함한다. 패널(103)은 화소부(102) 외에, 화소부(102)의 동작을 제어하기 위한 각종 구동 회로를 포함한다.
컨트롤러(104)는 화상 정보를 포함하는 신호(Sig1)가 입력되면, 패널(103)의 규격에 맞추어 신호(Sig1)에 신호 처리를 실시한 후, 패널(103)에 공급하는 기능을 갖는다. 또한, 컨트롤러(104)는 화상 정보를 포함하지 않은 신호(Sig2)를 생성하고, 패널(103)에 공급하는 기능을 갖는다. 패널(103)에 신호(Sig1)와 신호(Sig2)의 어느 쪽이 공급되는지는, 컨트롤러(104)에서 선택된다.
전원 회로(105)는 발광 장치(100)에 입력된 전원 전압(Vp)으로부터; 패널(103), 컨트롤러(104), 발광 장치(100) 내의 그 외의 각종 회로에 공급하는 전원 전압을, 생성하는 기능을 갖는다. 그리고, 전원 회로(105)는 발광 소자에 부여되는 전원 전압을 화소부(102)에 포함된 복수의 화소(101)의 각각에 공급하는 기능을 갖는다. 구체적으로, 도 1의 (A)에서는, 접지 전위 등의 고정된 전위(Vcom)와 전위(Vel)의 전위차가, 전원 전압으로서 복수의 화소(101)의 각각에 공급된다. 컨트롤러(104)는 전원 회로(105)가 복수의 화소(101)로의 상기 전원 전압의 공급을 행할지 여부를 선택하는 기능을 갖는다.
단, 전원 회로(105)는 패널(103)에 포함되는 각종 구동 회로로의 전원 전압의 공급을 제어하는 기능을 가지고 있어도 좋다. 혹은, 발광 소자에 공급되는 전원 전압 이외의 전원 전압을 화소부(102)에 공급하는 기능을 가지고 있어도 좋다.
이어서, 도 1의 (B)에, 화소(101)의 구체적인 구성의 일례를 도시한다. 도 1의 (B)에 도시하는 화소(101)는 발광 소자(106)와, 트랜지스터(107)와, 트랜지스터(108)를 적어도 포함한다.
발광 소자(106)는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있다. 예를 들면, OLED 등을 발광 소자(106)로서 이용할 수 있다. OLED는 EL층과, 양극과, 음극을 적어도 포함하고 있다. EL층은 양극과 음극의 사이에 제공된 단층 또는 복수의 층으로 형성되어 있고, 이러한 층 내에, 발광성의 물질을 포함하는 발광층을 적어도 포함하고 있다. EL층은 음극을 기준으로 했을 때의 음극과 양극 간의 전위차가 발광 소자(106)의 문턱 전압(Vthe) 이상이 됐을 때에 공급되는 전류에 의해, 일렉트로루미네선스(electroluminescence)가 얻어진다. 일렉트로루미네선스에는 일중항 여기 상태에서 기저 상태로 돌아올 때의 발광(형광)과 삼중항 여기 상태에서 기저 상태로 돌아올 때의 발광(인광)이 포함된다.
트랜지스터(107)는 전위(Vcom)와 전위(Vel)의 전위차에 상당하는 전원 전압의, 발광 소자(106)로의 공급을 제어하는 기능을 갖는다. 즉, 상기 전원 전압은 트랜지스터(107)를 통하여 발광 소자(106)에 공급된다.
트랜지스터(108)는 컨트롤러(104)에 의해 패널(103)에 부여된 신호(Sig1) 또는 신호(Sig2)의, 트랜지스터(107)가 갖는 게이트 전극으로의 입력을 제어하는 기능을 갖는다.
구체적으로, 화소(101)에서, 트랜지스터(107)가 갖는 소스 단자와 드레인 단자는 어느 한쪽이 전위(Vel)가 부여되는 배선(110)에 접속되고, 다른 한쪽이 발광 소자(106)의 양극과 음극 중 어느 한쪽에 접속되어 있다. 발광 소자(106)의 양극과 음극의 어느 다른 한쪽은 전위(Vcom)가 부여되는 배선(109)에 접속되어 있다. 그리고, 트랜지스터(108)가 갖는 소스 단자와 드레인 단자는 어느 한쪽이 신호(Sig1) 또는 신호(Sig2)의 전위가 부여되는 배선(111)에 접속되고, 다른 한쪽이 트랜지스터(107)의 게이트 전극에 접속되어 있다. 트랜지스터(108)가 갖는 게이트 전극에는 트랜지스터(108)의 온 또는 오프를 선택하기 위한 신호가 입력된다.
단, 본 명세서에서 "접속"이란 전기적인 접속을 의미하고, 전류, 전압 또는 전위가 공급 가능, 혹은 가능한 상태에 상당한다. 따라서, 접속되어 있는 상태란, 반드시 직접 접속하고 있는 상태를 가리키는 것은 아니고, 전류, 전압 또는 전위가 공급 가능, 혹은 전송 가능하도록, 저항, 다이오드, 트랜지스터, 인덕터, 용량 소자 등의 회로 소자를 통하여 간접적으로 접속되어 있는 상태도 그 범주에 포함된다. 따라서, 화소(101)는 필요에 따라, 트랜지스터, 다이오드, 저항, 용량 소자, 인덕터 등의, 그 외의 회로 소자를 더 포함하고 있어도 좋다.
또한, 회로도에서는 독립되어 있는 구성 요소들이 접속되어 있는 경우라도, 실제로는 예를 들면 배선의 일부가 전극으로서도 기능하는 경우 등 하나의 도전막이 복수의 구성 요소의 기능을 겸비하고 있는 경우도 있다. 본 명세서에서 "접속"이란, 이와 같은 하나의 도전막이 복수의 구성 요소의 기능을 겸비하고 있는 경우도 그 범주에 포함시킨다.
또한, 트랜지스터의 "소스 단자"란, 활성층의 일부인 소스 영역, 혹은 활성층에 접속된 소스 전극을 의미한다. 마찬가지로, 트랜지스터의 "드레인 단자"란, 활성층의 일부인 드레인 영역, 혹은 활성층에 접속된 드레인 전극을 의미한다.
단, 트랜지스터가 갖는 "소스 단자"와 "드레인 단자"는 트랜지스터의 채널형 및 소스 단자와 드레인 단자에 부여되는 전위의 고저에 따라, 그 용어가 바뀐다. 일반적으로, n채널형의 트랜지스터에서는 소스 단자와 드레인 단자 중, 낮은 전위가 부여되는 쪽이 소스 단자라고 불리고, 높은 전위가 부여되는 쪽이 드레인 단자라고 불린다. 또한, p채널형의 트랜지스터에서는 소스 단자와 드레인 단자 중, 낮은 전위가 부여되는 쪽이 드레인 단자라고 불리고, 높은 전위가 부여되는 쪽이 소스 단자라고 불린다. 본 명세서에서는, 편의상, 소스 단자와 드레인 단자가 고정되어 있는 것으로 가정하여, 트랜지스터의 접속 관계를 설명하는 경우가 있지만, 실제로는 상기 전위의 관계에 따라 소스 단자와 드레인 단자의 명칭이 바뀐다.
본 발명의 일 형태에서는, 화소부(102)에 화상의 표시를 행하는 통상의 동작 상태에서, 배선(111)에 화상 정보를 포함하는 신호(Sig1)가 부여된다. 또한, 화소(101)로의 전원 전압의 공급이 정지되기 전(즉 통상의 동작 상태에서 비동작 상태로 이행하기 전), 혹은 화소(101)로의 전원 전압의 공급이 정지된 후의 비동작 상태에서, 배선(111)에 화상 정보를 포함하지 않은 신호(Sig2)가 부여된다.
도 2의 (A) 내지 도 2의 (D)를 이용하여, 도 1의 (B)에 도시하는 화소(101)의 동작의 일례에 대하여 설명한다. 도 2의 (A) 내지 도 2의 (D)에는 화소(101)의 동작을 모식적으로 나타낸다. 도 2의 (A) 내지 도 2의 (D)에서는 트랜지스터(107)의 게이트 전압을 유지하기 위한 용량 소자(112)가 화소(101)에 포함되어 있는 경우를 예시하고 있다. 단, 트랜지스터(107)의 게이트 전극과 활성층의 사이에 형성되는 게이트 용량이나, 게이트 전극의 기생 용량이 충분히 큰 경우, 반드시 용량 소자(112)를 화소(101)에 제공할 필요는 없다. 또한, 도 2의 (A) 내지 도 2의 (D)에서는 트랜지스터(108)를 스위치로서 도시하고 있다.
도 2의 (A)에, 화소(101)에 화상 정보를 포함하는 신호(Sig1)를 입력하는 경우의 화소(101)의 동작을 모식적으로 나타낸다. 도 2의 (A)에서는 온의 트랜지스터(108)를 통하여, 신호(Sig1)의 전위가 배선(111)에서 트랜지스터(107)의 게이트 전극에 부여된다. 용량 소자(112)에는 상기 전위에 따라 전하가 축적된다. 배선(109)과 배선(110)의 사이에 전원 전압이 부여되고 있는 경우, 트랜지스터(107)의 드레인 전류의 값이 신호(Sig1)의 전위에 따라 정해지고, 상기 드레인 전류의 값에 따라 발광 소자(106)의 휘도가 정해진다.
도 2의 (B)에, 화소(101)에 신호(Sig1)를 유지하는 경우의 화소(101)의 동작을 모식적으로 나타낸다. 도 2의 (B)에서는, 트랜지스터(108)가 오프함으로써, 배선(111)과 트랜지스터(107)의 게이트 전극이 전기적으로 분리된다. 따라서, 용량 소자(112)에서는 축적된 전하가 유지되고, 트랜지스터(107)의 게이트 전극의 전위도 유지된다. 배선(109)과 배선(110)의 사이에 전원 전압이 부여되고 있는 경우, 신호(Sig1)의 전위에 따라 정해진 트랜지스터(107)의 드레인 전류의 값과 발광 소자(106)의 휘도는 트랜지스터(108)가 오프된 후에도 유지된다.
트랜지스터(108)의 오프 전류가 현저하게 작은 경우, 트랜지스터(108)를 통하여 용량 소자(112)에 유지되어 있는 전하가 누출되는 것을 막을 수 있다. 이 경우, 트랜지스터(108)가 오프함으로써 화소(101)로의 신호(Sig1)의 입력이 종료된 후, 트랜지스터(107)의 게이트 전극의 전위가 변동하기 어렵고; 따라서, 발광 소자(106)의 휘도가 변화하는 것을 막을 수 있다.
단, 트랜지스터(108)의 오프 전류가 현저하게 작은 경우, 도 1의 (A)에 도시한 발광 장치(100)로의 전원 전압(Vp)의 공급이 정지한 후에, 용량 소자(112)에 축적된 전하가 계속 유지되는 경우가 있다. 도 2의 (C)에, 전원 전압(Vp)의 공급이 정지한 후에, 용량 소자(112)에 전하가 축적되어 있는 경우의 화소(101)의 동작을 모식적으로 나타낸다. 도 2의 (C)의 경우, 트랜지스터(107)는 온하고 있기 때문에; 발광 장치(100)로의 전원 전압(Vp)의 공급이 제공되고, 화소(101)에서 배선(109)과 배선(110)의 사이에 전원 전압이 부여되면, 발광 소자(106)에 전류가 공급되게 된다. 따라서, 전원 전압(Vp)의 공급이 정지되기 전에, 신호(Sig1)에 의해 화소부(102)에 표시된 화상이 전원 전압(Vp)의 공급이 제공된 후에도, 잔상으로서 화소부(102)에 표시되게 된다.
따라서, 본 발명의 일 형태에서는, 발광 소자(106)에 부여되는 전원 전압, (구체적으로는 배선(109)과 배선(110)의 사이에 부여되는 전원 전압)의 화소(101)로의 공급이 정지되기 전 또는 정지된 후에, 트랜지스터(107)의 게이트 전극의 전위를 화상 정보를 포함하지 않은 신호(Sig2)의 화소(101)로의 입력에 의해 초기화된다.
도 2의 (D)에, 화소(101)에 화상 정보를 포함하지 않은 신호(Sig2)를 입력하는 경우의 화소(101)의 동작을 모식적으로 나타낸다. 도 2의 (D)에서는 온의 트랜지스터(108)를 통하여, 신호(Sig2)의 전위가 배선(111)에서 트랜지스터(107)의 게이트 전극에 부여된다. 트랜지스터(107)가 n채널형인 경우, 신호(Sig2)의 전위는 트랜지스터(107)의 게이트 전압이 문턱 전압과 같거나 그것보다 낮아지는 높이로 한다. 트랜지스터(107)가 p채널형인 경우, 신호(Sig2)의 전위는 트랜지스터(107)의 게이트 전압이, 문턱 전압과 같거나 그것보다 높아지는 높이로 한다.
따라서, 용량 소자(112)에 신호(Sig1)의 전위에 따라 전하가 축적되어 있는 경우, 신호(Sig2)의 전위가 화소(101)에 입력됨으로써, 이 전하는 방출된다. 그리고, 트랜지스터(107)는 오프가 되고, 배선(109)과 배선(110)의 사이에 전원 전압이 부여되고 있는 경우에도, 부여되지 않는 경우에도, 발광 소자(106)는 발광하지 않는다.
또한, 도 1의 (B)에서는, 트랜지스터(107) 및 트랜지스터(108)가 싱글 게이트 구조인 경우를 예시하고 있지만, 상기 트랜지스터는 전기적으로 접속된 복수의 게이트 전극을 포함함으로써, 채널 형성 영역을 복수 포함하는 멀티 게이트 구조여도 좋다.
이어서, 도 1의 (A)에 도시한 발광 장치(100)에서, 화소부(102)로의 전원 전압의 공급을 정지하는 타이밍과, 제공하는 타이밍의 일례에 대하여, 도 3의 (A) 및 도 3의 (B)를 이용하여 설명한다. 도 3의 (A) 및 도 3의 (B)는 화소부(102)의 동작을 모식적으로 나타낸 도면이다. 가로 방향이 시간, 세로 방향이 화소부(102)에서 행마다 선택되어 있는 화소(101)의 위치를 나타낸다.
도 3의 (A)에서는 기간(T2)이 제공되어 있다. 기간(T2)에서는, 화소부(102)로의 전원 전압의 공급을 제공하기 전에, 화소부(102)에 포함되는 복수의 화소(101)에 행마다 신호(Sig2)를 입력하고, 복수의 화소(101)에서 트랜지스터(107)의 게이트 전극의 전위를 초기화할 수 있다.
기간(T2)이 종료된 후, 화소부(102)로의 전원 전압의 공급을 제공한다. 본 발명의 일 형태에서는, 화소부(102)로의 전원 전압의 공급이 제공되어도, 기간(T2)에서 트랜지스터(107)의 게이트 전극의 전위가 초기화되어 있기 때문에, 화소부(102)에 잔상이 표시되는 경우는 없다.
도 3의 (A)에서는 기간(T1)이 제공되어 있다. 기간(T1)에서는, 화소부(102)에 포함되는 복수의 화소(101)에 행마다 신호(Sig1)를 입력하고, 유지한다. 기간(T1)에서는, 트랜지스터(107)의 게이트 전압이 화상 정보를 포함하는 신호(Sig1)의 전위에 따라 정해지기 때문에, 발광 소자(106)에 공급되는 전류의 값도 신호(Sig1)의 전위에 따라 정해진다. 따라서, 기간(T1)에서는 화소부(102)에 화상이 표시된다.
도 3의 (B)에서는, 기간(T1) 및 기간(T2)가 순차적으로 제공된다. 기간(T1)에서는, 화소부(102)에 포함되는 복수의 화소(101)에 행마다 신호(Sig1)를 입력하고, 유지한다, 기간(T2)에서는, 화소부(102)로의 전원 전압의 공급이 정지되기 전에, 화소부(102)에 포함되는 복수의 화소(101)에 행마다 신호(Sig2)가 입력되고, 복수의 화소(101)에서, 트랜지스터(107)의 게이트 전극의 전위를 초기화할 수 있다.
본 발명의 일 형태에서는, 화소부(102)로의 전원 전압의 공급이 제공되어도, 기간(T2)에서 트랜지스터(107)의 게이트 전극의 전위가 초기화되어 있기 때문에, 화소부(102)에 잔상이 표시되는 경우는 없다.
(실시형태 2)
본 실시형태에서는, 도 1의 (A)에 도시한 발광 장치(100)의 보다 상세한 구성의 일례에 대하여 설명한다.
도 4에, 본 발명의 일 형태에 따른 발광 장치의 구성을, 일례로서 블록도로 나타낸다. 도 4에 도시하는 발광 장치(100)는 도 1의 (A)의 경우와 마찬가지로, 화소(101)를 화소부(102)에 복수 갖는 패널(103)과, 컨트롤러(104)와, 전원 회로(105)를 포함한다. 도 4에 도시하는 발광 장치(100)는 입력 장치(120)와, CPU(121)와, 화상 처리 회로(122)와, 화상 메모리(123)를 포함한다. 도 4에 도시하는 발광 장치(100)는 패널(103)에, 신호선 구동 회로(소스 드라이버)(124)와, 주사선 구동 회로(게이트 드라이버)(125)를 포함한다.
입력 장치(120)는 발광 장치(100)에 포함되는 CPU(121)에, 정보나 명령을 부여하는 기능을 갖는다. 예를 들면, 입력 장치(120)로부터 화소부(102)를 동작 상태에서 비동작 상태로 이행시키기 위한 명령, 혹은, 화소부(102)를 비동작 상태에서 동작 상태로 이행시키기 위한 명령을, CPU(121)에 부여할 수 있다. 입력 장치(120)로서, 키보드, 포인팅 디바이스, 터치 패널 등을 이용할 수 있다.
CPU(121)는 입력 장치(120)로부터 입력된 명령을 디코드하고, 발광 장치(100)에 포함되는 각종 회로의 동작을 총괄적으로 제어함으로써, 이 명령을 실행하는 기능을 갖는다.
예를 들면, 입력 장치(120)로부터 화소부(102)를 동작 상태에서 비동작 상태로 이행시키는 명령이 보내져 온 경우, CPU(121)는 신호(Sig2)를 패널(103)에 입력하도록, 컨트롤러(104)에 명령을 제공한다. 또한, CPU(121)는 전원 회로(105)에서 화소부(102)로의 전원 전압의 공급을 정지시키도록, 컨트롤러(104)에 명령을 제공한다.
입력 장치(120)로부터, 화소부(102)를 비동작 상태에서 동작 상태로 이행시키는 명령이 보내져 온 경우, CPU(121)는 신호(Sig2)를 패널(103)에 입력하도록, 컨트롤러(104)에 명령을 제공한다. 또한, CPU(121)는 전원 회로(105)에서 화소부(102)로의 전원 전압의 공급을 제공하도록, 컨트롤러(104)에 명령을 제공한다.
화상 메모리(123)는 발광 장치(100)에 입력된 화상 데이터(126)를 저장하는 기능을 갖는다. 단, 도 4에서는 화상 메모리(123)를 하나만 발광 장치(100)에 제공하는 경우를 예시하고 있지만, 복수의 화상 메모리(123)가 발광 장치(100)에 제공되어 있어도 좋다. 예를 들면, 빨강, 파랑, 초록 등의 색상에 각각 대응하는 3개의 화상 데이터(126)에 의해, 화소부(102)에 풀 컬러의 화상이 표시되는 경우, 각 화상 데이터(126)에 대응한 화상 메모리(123)를 각각 제공하도록 해도 좋다.
화상 메모리(123)에는, 예를 들면 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 기억 회로를 이용할 수 있다. 혹은, 화상 메모리(123)에 VRAM(Video RAM)을 이용해도 좋다.
화상 처리 회로(122)는 컨트롤러(104)로부터의 명령에 따라, 화상 데이터(126)의 화상 메모리(123)로의 기록과, 화상 데이터(126)의 화상 메모리(123)로부터의 판독을 행하고, 화상 데이터(126)에서 신호(Sig1)를 생성하는 기능을 갖는다.
주사선 구동 회로(125)는 화소부(102)에 포함되는 복수의 화소(101)를 행마다 선택하는 기능을 갖는다.
신호선 구동 회로(124)는 컨트롤러(104)에서 부여된 신호(Sig1) 또는 신호(Sig2)를 주사선 구동 회로(125)에 의해 선택된 행의 화소(101)에 공급하는 기능을 갖는다.
단, 컨트롤러(104)는 신호선 구동 회로(124)나 주사선 구동 회로(125) 등의 구동에 이용되는 각종 구동 신호를 패널(103)에 공급하는 기능을 갖는다. 구동 신호에는 신호선 구동 회로(124)의 동작을 제어하는 스타트 펄스 신호(SSP), 클록 신호(SCK), 래치 신호(LP), 주사선 구동 회로(125)의 동작을 제어하는 스타트 펄스 신호(GSP), 클록 신호(GCK) 등이 포함된다.
본 실시형태는 다른 실시형태와 적절히 조합시켜 실시할 수 있다.
(실시형태 3)
본 발명 실시형태에서는, 도 1의 (A)에 도시한 발광 장치(100)가 가지는 화소(101)의 구체적인 구성의 일례에 대하여 설명한다.
도 5의 (A)에 화소(101)의 회로도의 일례를 나타낸다. 화소(101)는 화소(101)로의 신호(Sig1) 또는 신호(Sig2)의 입력을 제어하는 트랜지스터(108)와, 발광 소자(106)와, 신호(Sig1) 또는 신호(Sig2)에 따라 발광 소자(106)에 공급하는 전류값을 제어하는 트랜지스터(107)와, 신호(Sig1) 또는 신호(Sig2)의 전위를 유지하기 위한 용량 소자(112)를 포함한다.
발광 소자(106)는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있다. 예를 들면, OLED 등을 발광 소자(106)로서 이용하는 경우, 양극과 음극 중 어느 한쪽이 화소 전극으로서 기능하고, 다른 한쪽이 대향 전극으로서 기능한다.
발광 소자(106)의 화소 전극은 화소(101)에 입력되는 신호(Sig1) 또는 신호(Sig2)에 따라 그 전위가 제어된다. 발광 소자(106)의 휘도는 화소 전극과 대향 전극 간의 전위차에 따라 정해진다. 그리고, 화소부(102)에 포함되는 복수의 화소(101)의 각각에서, 발광 소자(106)의 휘도가 화상 정보를 포함하는 신호(Sig1)에 따라 조정됨으로써, 화소부(102)에 화상이 표시된다.
이어서, 화소(101)에 포함되는, 트랜지스터(108), 트랜지스터(107), 용량 소자(112), 발광 소자(106)의 접속 구성에 대하여 설명한다.
트랜지스터(108)는 소스 단자 또는 드레인 단자의 한쪽이 배선(111)에 접속되고, 소스 단자 또는 드레인 단자의 다른 한쪽이 트랜지스터(107)의 게이트 전극에 접속되어 있다. 트랜지스터(108)의 게이트 전극은 배선(134)에 접속되어 있다. 트랜지스터(107)는 소스 단자 또는 드레인 단자의 한쪽이 배선(110)에 접속되고, 소스 단자 또는 드레인 단자의 다른 한쪽이 발광 소자(106)에 접속되어 있다. 구체적으로, 트랜지스터(107)의 소스 단자 또는 드레인 단자의 다른 한쪽은 발광 소자(106)의 화소 전극에 접속된다. 발광 소자(106)의 대향 전극은 배선(109)에 접속되어 있다.
트랜지스터(108)가 산화물 반도체를 채널 형성 영역에 포함함으로써, 오프 전류가 매우 작은 트랜지스터(108)를 얻을 수 있다. 그리고, 상기 구성을 갖는 트랜지스터(108)를 화소(101)에 이용함으로써, 통상의 실리콘이나 게르마늄 등의 반도체를 포함하는 트랜지스터를 이용한 경우에 비하여, 트랜지스터(107)의 게이트 전극에 축적된 전하의 누출을 막을 수 있다.
도 5의 (B)에, 화소(101)의 다른 일례에 대하여 설명한다.
도 5의 (B)에, 화소(101)의 회로도의 일례를 나타낸다. 화소(101)는 트랜지스터(107), 트랜지스터(108), 트랜지스터(130) 내지 트랜지스터(132), 발광 소자(106), 용량 소자(112)를 포함한다.
트랜지스터(108)는 배선(111)과, 용량 소자(112)의 한쌍의 전극 중 한쪽과의 접속을 제어하는 기능을 갖는다. 용량 소자(112)의 한쌍의 전극 중 다른 한쪽은 트랜지스터(107)의 소스 단자 및 드레인 단자의 한쪽에 접속된다. 트랜지스터(130)는 배선(133)과, 트랜지스터(107)의 게이트 전극과의 접속을 제어하는 기능을 갖는다. 트랜지스터(131)는 용량 소자(112)의 한쌍의 전극 중 한쪽과, 트랜지스터(107)의 게이트 전극과의 접속을 제어하는 기능을 갖는다. 트랜지스터(132)는 트랜지스터(107)의 소스 단자 및 드레인 단자의 한쪽과, 발광 소자(106)의 양극과의 접속을 제어하는 기능을 갖는다.
또한, 도 5의 (B)에서는, 트랜지스터(107)의 소스 단자 및 드레인 단자의 다른 한쪽은 배선(110)에 접속되어 있다.
트랜지스터(108)에서의 도통(온) 또는 비도통(오프)의 선택은 트랜지스터(108)의 게이트 전극에 접속된 배선(134)의 전위에 의해 정해진다. 트랜지스터(130)에서의 도통 또는 비도통의 선택은 트랜지스터(130)의 게이트 전극에 접속된 배선(134)의 전위에 의해 정해진다. 트랜지스터(131)에서의 도통 또는 비도통의 선택은 트랜지스터(131)의 게이트 전극에 접속된 배선(135)의 전위에 의해 정해진다. 트랜지스터(132)에서의 도통 또는 비도통의 선택은 트랜지스터(132)의 게이트 전극에 접속된 배선(136)의 전위에 의해 정해진다.
트랜지스터(108), 트랜지스터(130), 및 트랜지스터(131)가 산화물 반도체를 채널 형성 영역에 포함함으로써, 오프 전류가 매우 작은 트랜지스터(108), 트랜지스터(130), 및 트랜지스터(131)를 얻을 수 있다. 그리고, 상기 구성을 갖는 트랜지스터(108), 트랜지스터(130), 및 트랜지스터(131)를 화소(101)에 이용함으로써, 통상의 실리콘이나 게르마늄 등의 반도체를 포함하는 트랜지스터를 이용한 경우에 비하여, 트랜지스터(107)의 게이트 전극에 축적된 전하의 누출을 막을 수 있다.
도 5의 (A)에 도시한 화소(101)에서 오프 전류가 매우 작은 트랜지스터(108)를 이용함으로써, 또한, 도 5의 (B)에 도시한 화소(101)에서 오프 전류가 매우 작은 트랜지스터(108), 트랜지스터(130), 및 트랜지스터(131)를 이용함으로써; 트랜지스터(107)의 게이트 전극의 전위가 유지되는 기간을 길게 확보할 수 있다. 그 때문에, 정지 화상과 같이, 연속하는 몇 개의 프레임 기간에 걸쳐서, 화소부(102)에 같은 화상 정보를 갖는 신호(Sig1)가 기입되는 경우 등은 구동 주파수를 낮게, 바꿔 말하면 일정 기간 내에서 화소부(102)로의 신호(Sig1)의 기록 횟수를 적게 해도, 화상의 표시를 유지할 수 있다. 예를 들면, 고순도화된 산화물 반도체를 활성층에 이용한 트랜지스터(108)를 이용함으로써, 신호(Sig1)의 기록의 간격을 10초 이상, 바람직하게는 30초 이상, 더욱 바람직하게는 1분 이상으로 할 수 있다. 그리고, 신호(Sig1)가 기록되는 간격을 길게 하면 할수록, 소비 전력을 보다 저감할 수 있다.
또한, 신호(Sig1)의 전위를 보다 긴 기간에 걸쳐 유지할 수 있기 때문에, 신호(Sig1)의 전위를 유지하기 위해, 트랜지스터(107)의 게이트 전극에 용량 소자(112)를 접속하지 않아도, 표시되는 화질이 저하되는 것을 막을 수 있다. 따라서, 용량 소자(112)를 제공하지 않음으로써, 혹은 용량 소자(112)의 사이즈를 작게 함으로써, 개구율을 높일 수 있다. 따라서, 발광 소자(106)의 장수명화를 실현하고, 나아가서는, 발광 장치(100)의 신뢰성을 높일 수 있다.
단, 도 5의 (A) 및 도 5의 (B)에서, 화소(101)는 필요에 따라, 트랜지스터, 다이오드, 저항 소자, 용량 소자, 인덕터 등 그 외의 회로 소자를, 더 가지고 있어도 좋다.
도 5의 (A)에서는 화소(101)는 용량 소자(112)를 포함한다; 하지만, 예를 들면 트랜지스터(107)의 게이트 전극과 활성층의 사이에 형성되는 게이트 용량이나, 게이트 전극의 기생 용량이 충분히 큰 경우 등, 다른 용량에 의해 신호(Sig1) 또는 신호(Sig2)의 전위를 충분히 유지할 수 있는 경우에는, 반드시 용량 소자(112)를 화소(101)에 제공할 필요는 없다.
도 5의 (A) 및 도 5의 (B)에서, 각 트랜지스터는 게이트 전극을 반도체막의 적어도 한쪽에 가지고 있으면 좋지만; 반도체막을 사이에 끼우고 존재하는 한쌍의 게이트 전극을 가지고 있어도 좋다. 한쌍의 게이트 전극의 한쪽을 백 게이트 전극으로 하면, 백 게이트 전극은 플로팅 상태여도 좋고, 전위가 외부에서 부여되고 있는 상태여도 좋다. 후자의 경우, 통상의 게이트 전극 및 백 게이트 전극에 같은 높이의 전위가 부여되고 있어도 좋고, 백 게이트 전극에만 접지 전위 등의 고정의 전위가 부여되고 있어도 좋다. 백 게이트 전극에 부여하는 전위의 높이를 제어함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다. 백 게이트 전극을 제공함으로써, 채널 형성 영역이 늘어나고, 드레인 전류의 증가를 실현할 수 있다. 또한, 백 게이트 전극을 제공함으로써, 반도체막에 공핍층이 생기기 쉬워지기 때문에, S값의 개선을 도모할 수 있다.
도 5의 (A) 및 도 5의 (B)의 트랜지스터는 모두 n채널형 트랜지스터이다. 화소(101) 내의 트랜지스터가 모두 같은 채널형인 경우, 트랜지스터의 제작 공정에서, 반도체막에 일 도전성을 부여하는 불순물 원소의 첨가 등의 공정을 일부 생략할 수 있다. 단, 본 발명의 일 형태에 따른 발광 장치에서는 반드시 화소(101) 내의 트랜지스터가 모두 n채널형일 필요는 없다. 발광 소자(106)의 음극이 배선(109)에 접속되어 있는 경우, 적어도 트랜지스터(107)는 n채널형인 것이 바람직하다. 발광 소자(106)의 양극이 배선(109)에 접속되어 있는 경우, 적어도 트랜지스터(107)는 p채널형인 것이 바람직하다.
트랜지스터(107)를 포화 영역에서 동작시키는 경우, 채널 길이 또는 채널 폭을 화소(101) 내의 트랜지스터(107) 이외의 트랜지스터보다 길게 하는 것이 바람직하다. 채널 길이를 길게 함으로써, 포화 영역에서의 특성이 플랫하게 되고; 킹크 효과(kink effect)를 저감할 수 있다. 혹은, 채널 길이를 길게 함으로써, 트랜지스터(107)는 포화 영역에서도 많은 전류를 흐르게 할 수 있다.
도 5의 (A) 및 도 5의 (B)에서는, 화소(101) 내의 트랜지스터가 단수의 게이트 전극을 및 단수의 채널 형성 영역을 포함하는 싱글 게이트 구조인 경우를 예시하고 있지만; 본 발명은 이 구성에 한정되지 않는다. 화소(101) 내의 트랜지스터 중 어느 하나 또는 전부가 전기적으로 접속된 복수의 게이트 전극을 포함으로써, 복수의 채널 형성 영역을 가지는 멀티 게이트 구조여도 좋다.
이어서, 도 5의 (A)에 도시한 화소(101)를 예로 들어, 화소부(102)의 구성의 일례에 대하여 설명한다. 도 6에, 화소부(102)의 구체적인 회로도의 일례를 나타낸다.
도 6에 도시한 것처럼, 화소부(102)는 복수의 배선(111), 복수의 배선(134), 복수의 배선(110), 배선(109)을 포함한다. 예를 들면, 도 4에 도시한 발광 장치(100)의 경우, 복수의 배선(111)은 신호선 구동 회로(124)에 접속되어 있고, 복수의 배선(134)은 주사선 구동 회로(125)에 접속되어 있고, 복수의 배선(110) 및 배선(109)은 전원 회로(105)에 접속되어 있다.
각 화소(101)는 복수의 배선(111) 중 하나와, 복수의 배선(134) 중 하나와, 복수의 배선(110) 중 하나와 접속되어 있다. 모든 화소(101)는 배선(109)에 접속되어 있다.
도 6에 도시한 화소부(102)에서는 신호(Sig1) 또는 신호(Sig2)의 화소(101)로의 입력을 행할 때, 복수의 배선(134)이 순서대로 선택된다. 선택된 배선(134)에 접속된 화소(101)에서는 배선(134)에 게이트 전극이 접속되어 있는 트랜지스터(108)가 온이 된다. 트랜지스터(108)가 온이 됨으로써, 복수의 배선(111)의 각각에 입력된 신호(Sig1) 또는 신호(Sig2)의 전위가 트랜지스터(107)의 게이트 전극에 부여된다. 배선(134)의 선택이 종료되면, 트랜지스터(108)가 오프가 되고, 신호(Sig1) 또는 신호(Sig2)의 전위는 트랜지스터(107)의 게이트 전극에서 유지된다.
그리고, 화상 정보를 포함하는 신호(Sig1)가 화소(101)에 입력된 경우, 신호(Sig1)의 전위에 따라, 발광 소자(106)의 발광 상태가 정해진다. 구체적으로는, 신호(Sig1)의 전위에 따라 트랜지스터(107)가 온이 된 경우, 발광 소자(106)는 전류가 공급되어 발광 상태가 된다. 신호(Sig1) 또는 신호(Sig2)의 전위에 따라, 트랜지스터(107)가 오프가 된 경우, 발광 소자(106)로의 전류의 공급은 행해지지 않고, 발광 소자(106)는 비발광 상태가 된다.
상기 동작을 통하여, 화소부(102)에 화상을 표시할 수 있다.
단, 화소(101)는 도 11의 (A)에 도시하는 구성이어도 좋다. 도 11의 (A)에 도시하는 화소(101)는 도 5의 (B)에 도시한 화소(101)에 트랜지스터(139)를 더한 구성이다. 트랜지스터(139)의 소스 단자 및 드레인 단자의 한쪽은 용량 소자(112)의 한쌍의 전극 중 다른 한쪽, 트랜지스터(107)의 소스 단자 및 드레인 단자의 한쪽, 및 트랜지스터(132)의 소스 단자 및 드레인 단자의 한쪽과 접속된다. 트랜지스터(139)의 소스 단자 및 드레인 단자의 다른 한쪽은 배선(138)에 접속된다. 트랜지스터(139)의 게이트 전극에는 배선(137)이 접속된다. 단, 도 5의 (B)에서는, 트랜지스터(132)의 게이트 전극이 배선(136)에 접속되어 있는 경우를 예시하고 있지만, 도 11의 (A)에서는 트랜지스터(132)의 게이트 전극이 배선(135)에 접속되어 있는 경우를 예시하고 있다.
도 11의 (B)에, 도 11의 (A)에 도시하는 화소(101)에 접속되는 배선(134(G1)), 배선(135(G2)), 배선(137(G3))의 전위와, 배선(111)(DATA)에 공급되는 전위의 타이밍 차트를 예시한다. 단, 도 11의 (B)에 도시하는 타이밍 차트는, 도 11의 (A)에 도시하는 화소(101)에 포함되는 트랜지스터가 n채널형인 경우를 예시하는 것이다.
우선, 기간 1에서는 배선(G1)에 로우 레벨의 전위가 부여되고, 배선(G2)에 하이 레벨의 전위가 부여되고, 배선(G3)에 하이 레벨의 전위가 부여된다. 따라서, 트랜지스터(131), 트랜지스터(132), 트랜지스터(139)가 온이 되고, 그 외의 트랜지스터는 오프가 된다. 트랜지스터(132) 및 트랜지스터(139)를 온으로 함으로써, 트랜지스터(107)의 소스 단자 및 드레인 단자의 한쪽 및 용량 소자(112)의 한쌍의 전극 중 다른 한쪽(노드 A로서 도시함)에 배선(138)의 전위(V0)가 부여된다. 이어서, 배선(G2)이 로우 레벨이 됨으로써, 트랜지스터(131) 및 트랜지스터(132)가 오프가 되고, 노드 A는 전위(V0)로 유지된다.
배선(110)(ANODE)에는 전위(Vano)가 부여되고, 발광 소자(106)의 음극에는 전위(Vcat)가 부여된다. 전위(Vano)는 발광 소자(106)의 문턱 전압(Vthe)을 전위(V0)에 가산한 전위보다 높게 하는 것이 바람직하다.
이어서, 기간 2에 대하여 설명한다. 기간 2에서는, 배선(G1)에 하이 레벨의 전위가 부여되고, 배선(G2)에 로우 레벨의 전위가 부여되고, 배선(G3)에 로우 레벨의 전위가 부여된다. 따라서, 트랜지스터(108) 및 트랜지스터(130)가 온이 되고, 트랜지스터(131), 트랜지스터(132) 및 트랜지스터(139)가 오프가 된다.
기간 1에서 기간 2로 이행할 때, 배선(G1)에 부여하는 전위를 로우 레벨에서 하이 레벨로 전환한 후에, 배선(G3)이 부여하는 전위를 하이 레벨에서 로우 레벨로 전환하는 것이 바람직하고, 이와 같은 동작을 행함으로써, 배선(G1)에 부여되는 전위의 전환에 의한, 노드 A의 전위의 변동을 막을 수 있다.
배선(110)(ANODE)에는 전위(Vano)가 부여되고, 발광 소자(106)의 음극에는 전위(Vcat)가 부여된다. 그리고, 배선(111)(DATA)에는 화상 신호의 전위(Vdata)가 부여되고, 배선(133)에는 전위(V1)가 부여된다. 단, 전위(V1)는 전위(V0)에 트랜지스터(107)의 문턱 전압(Vth)을 가산한 전위보다 높고, 전위(Vano)에 트랜지스터(107)의 문턱 전압(Vth)을 가산한 전위보다 낮은 것이 바람직하다.
단, 도 11의 (A)에 도시하는 화소 구성에서는, 전위(V1)를 전위(Vcat)에 발광 소자의 문턱 전압(Vthe)을 가산한 값보다 크게 해도, 트랜지스터(132)가 오프인 한, 발광 소자(106)는 발광하지 않는다. 그 때문에, 전위(V0)로서 설정할 수 있는 값의 폭을 넓힐 수 있게 되고, V1-V0로서 허용할 수 있는 값의 폭도 넓힐 수 있게 된다. 따라서, V1-V0의 값의 설정의 자유도가 증가되기 때문에, 트랜지스터의 문턱 전압의 취득에 필요한 시간을 단축한 경우, 또는 문턱 전압의 취득 기간에 제한이 있는 경우에도 정확한 문턱 전압을 취득할 수 있다.
상기 동작에 의해, 트랜지스터(107)의 게이트 전극(노드 B로서 도시함)에, 트랜지스터(107)의 문턱 전압보다 큰 전위(V1)가 입력되고, 트랜지스터(107)가 온이 된다. 따라서, 트랜지스터(107)를 통하여 용량 소자(112)의 전하가 방출되고, 전위(V0)였던 노드 A의 전위가 상승을 시작한다. 그리고, 최종적으로는 노드 A의 전위가 V1-Vth가 되면, 즉 트랜지스터(107)의 게이트 전압이 트랜지스터(107)의 문턱 전압(Vth)까지 작아지면, 트랜지스터(107)가 오프가 된다.
트랜지스터(107)가 오프가 되면, 트랜지스터(107)의 소스 단자 또는 드레인 단자의 한쪽의 전위는 트랜지스터(107)의 게이트 전극의 전위(여기에서는 V1)에서, 트랜지스터(107)의 문턱 전압을 뺀 전위, 즉, V1-Vth가 된다. 용량 소자(112)의 한쌍의 전극 중 한쪽(노드 C로서 도시함)에는 전위 Vdata가 부여된다.
이어서, 기간 3에 대하여 설명한다. 기간 3은 발광 소자(106)에 전류를 흐르게 하여, 발광을 행하는 기간이다. 기간 3에서는, 배선(G1)에 로우 레벨의 전위가 부여되고, 배선 G2에 하이 레벨의 전위가 부여되고, 배선 G3에 로우 레벨의 전위가 부여된다. 따라서, 트랜지스터(131) 및 트랜지스터(132)가 도통 상태가 되고, 트랜지스터(107), 트랜지스터(108), 트랜지스터(130) 및 트랜지스터(139)가 비도통 상태가 된다.
기간 2에서 기간 3으로 이행할 때, 배선(G1)에 부여하는 전위가 하이 레벨에서 로우 레벨로 전환되고 나서, 배선(G2)에 부여하는 전위를 로우 레벨에서 하이 레벨로 전환되는 것이 바람직하고, 상기 구성에 의해, 배선(G1)에 부여하는 전위의 전환에 의한 노드 A에서의 전위의 변동을 막을 수 있다.
배선(110)(ANODE)에는 전위(Vano)가 부여되고, 발광 소자(106)의 음극에는 전위(Vcat)가 부여된다.
상기 동작에 의해, 노드 B에 전위 Vdata가 부여되기 때문에; 트랜지스터(107)의 게이트 전압이 Vdata-V1+Vth가 된다. 따라서, 트랜지스터(107)의 게이트 전압을, 문턱 전압(Vth)이 더해진 값으로 설정할 수 있다. 상기 구성에 의해, 트랜지스터(107)의 문턱 전압(Vth)의 편차를 20% 정도까지 억제할 수 있다. 또한, 트랜지스터(107)의 열화에 의한 문턱 전압(Vth)의 변화에도 대응한다. 따라서, 발광 소자(106)에 공급하는 전류값의 편차를 억제할 수 있고, 발광 장치의 휘도 불균형을 저감할 수 있다.
단, 여기에서, 트랜지스터(132)는 배선(G2)에 부여하는 전위의 변동을 크게 해둠으로써, 트랜지스터(132)의 문턱 전압의 편차가 발광 소자(106)에 공급하는 전류 값에 영향을 미치는 것을 막을 수 있다. 즉, 배선(G2)에 부여하는 하이 레벨의 전위를 트랜지스터(132)의 문턱 전압보다 충분히 크고, 또한, 배선(G2)에 부여하는 로우 레벨의 전위를 트랜지스터(132)의 문턱 전압보다 충분히 작게 함으로써; 트랜지스터(132)의 온과 오프의 전환을 확실히 행하고, 트랜지스터(132)의 문턱 전압의 편차가 발광 소자(106)의 전류값에 영향을 미치는 것을 막을 수 있다.
도 12는 도 11의 (A)에 도시하는 화소(101), 및 도 11의 (B)에 도시하는 타이밍 차트를 적용하고, 동작시킬 수 있는 주사선 구동 회로의 일례이다. 또한, 이 주사선 구동 회로의 구성 요소인 시프트 레지스터, 더미 단의 시프트 레지스터, 인버터의 단자의 위치를, 도 13의 (A), 도 13의 (B), 도 13의 (C)에 각각 모식적으로 나타낸다.
도 14 및 도 15는 도 13의 (A)에 도시하는 시프트 레지스터로서 이용할 수 있는 회로의 도면이다. 이 회로는 도 16 및 도 17에 도시한 것처럼, 일부의 트랜지스터에 백 게이트 전극을 갖는 구성이어도 좋다.
도 18 및 도 19는 더미 단의 시프트 레지스터로서 이용할 수 있는 회로의 도이다. 이 회로는 도 20 및 도 21에 도시한 것처럼, 일부의 트랜지스터에 백 게이트 전극을 갖는 구성이어도 좋다. 또한, 도 22의 (A), 도 22의 (B)는 인버터로서 이용할 수 있는 회로의 도이다.
도 12에 도시하는 주사선 구동 회로는 도 23에 도시하는 일례의 타이밍 차트를 적용하고, 동작시킬 수 있다.
도 24는 패널의 프레임 근방의 사진이다. 패널은 도 11의 (A)에 도시하는 화소 회로, 및 도 12에 도시하는 주사선 구동 회로(게이트 드라이버)를 포함한다. 패널의 규격은 표 1에 나타낸다. 주사선 구동 회로 폭은 3.5mm이고, 본 실시형태에서 설명한 주사선 구동 회로를 이용함으로써 좁은 프레임의 패널을 제작할 수 있는 것을 알 수 있다.
Figure pct00001
단, 실리콘 반도체보다 밴드갭이 넓고, 진성 캐리어 밀도가 실리콘보다 낮은 반도체의 일례로서, 산화물 반도체의 외에, 탄화 규소(SiC), 질화 갈륨(GaN) 등의 화합물 반도체 등이 있다. 산화물 반도체는 탄화 규소나 질화 갈륨과 달리, 스퍼터링법이나 습식법에 의해 전기적 특성이 뛰어난 트랜지스터를 형성할 수 있기 때문에, 양산성이 뛰어나다는 이점이 있다. 또한, 탄화 실리콘 또는 질화 갈륨과 달리, 산화물 반도체는 실온에서도 성막할 수 있기 때문에; 유리 기판 위 혹은 실리콘을 이용한 집적 회로 위에 전기적 특성이 뛰어난 트랜지스터를 형성할 수 있다. 또한, 기판의 대형화에도 이용할 수 있다. 따라서, 위에서 서술한 와이드 갭 반도체 중에서도, 특히 산화물 반도체는 양산성이 높다는 장점을 갖는다. 또한, 트랜지스터의 성능(예를 들면 전계 효과 이동도)을 향상시키기 위해 결정성의 산화물 반도체를 얻으려고 하는 경우에도, 250℃에서 800℃의 열처리에 의해 용이하게 결정성의 산화물 반도체를 얻을 수 있다.
단, 전자 공여체(도너)가 되는 수분 또는 수소 등의 불순물이 저감되고, 또한 산소 결손이 저감됨으로써 고순도화된 산화물 반도체(purified OS)는 i형(진성 반도체) 또는 i형에 매우 가깝다. 그 때문에, 상기 산화물 반도체를 포함한 트랜지스터는 오프 전류가 매우 작다는 특성을 갖는다. 또한, 산화물 반도체의 밴드갭은 2eV 이상, 바람직하게는 2.5eV 이상, 보다 바람직하게는 3eV 이상이다. 수분 또는 수소 등의 불순물 농도가 충분히 저감되고, 또한 산소 결손이 저감됨으로써 고순도화된 산화물 반도체막을 이용하여, 트랜지스터의 오프 전류를 작게 할 수 있다.
구체적으로, 고순도화된 산화물 반도체막을 채널 형성 영역으로서 포함한 트랜지스터의 오프 전류가 작은 것은 여러 가지 실험에 의해 증명할 수 있다. 예를 들면, 채널 폭이 1×106㎛이고 채널 길이가 10㎛의 소자여도, 소스 전극과 드레인 전극 간의 전압(드레인 전압)이 1V에서 10V의 범위에서, 오프 전류가 반도체 파라미터 분석기의 측정 한계 이하, 즉 1×10-13A 이하라는 특성을 얻을 수 있다. 이 경우, 트랜지스터의 채널 폭으로 규격화된 오프 전류는 100zA/㎛ 이하인 것을 알 수 있다. 또한, 용량 소자와 트랜지스터를 접속하여, 용량 소자에 유입 또는 용량 소자에서 유출하는 전하를 이 트랜지스터에 의해 제어되는 회로를 이용하여, 오프 전류의 측정을 행하였다. 이 측정에서는, 고순도화된 산화물 반도체막을 상기 트랜지스터의 채널 형성 영역에 이용하고, 용량 소자의 단위 시간당의 전하량의 추이로부터 이 트랜지스터의 오프 전류를 측정했다. 그 결과, 트랜지스터의 소스 전극과 드레인 전극 간의 전압이 3V인 경우에, 수십 yA/㎛라고 하는, 더욱 작은 오프 전류가 얻어지는 것을 알 수 있었다. 따라서, 고순도화된 산화물 반도체막을 채널 형성 영역에 이용한 트랜지스터는, 오프 전류가 결정성을 갖는 실리콘을 이용한 트랜지스터에 비하여 현저하게 작다.
단, 산화물 반도체로서는, 적어도 인듐(In) 혹은 아연(Zn)을 포함하는 것이 바람직하다. 특히 In과 Zn을 포함하는 것이 바람직하다. 이 산화물 반도체를 포함한 트랜지스터의 전기적 특성의 편차를 줄이기 위한 스태빌라이저로서, 그것들에 더하여 갈륨(Ga)을 포함하는 것이 바람직하다. 스태빌라이저로서 주석(Sn)을 포함하는 것이 바람직하다. 스태빌라이저로서 하프늄(Hf)을 포함하는 것이 바람직하다. 스태빌라이저로서 알루미늄(Al)을 포함하는 것이 바람직하다.
다른 스태빌라이저로서, 란탄족인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 중 어느 한 종 또는 복수종을 포함하고 있어도 좋다.
예를 들면, 산화물 반도체로서, 산화 인듐, 산화 주석, 산화 아연, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-S-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 이용할 수 있다.
이 명세서에서 예를 들면, In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 포함하는 산화물이라는 의미이고, In과 Ga와 Zn의 비율은 묻지 않는다. 또한, In과 Ga와 Zn 이외의 금속 원소를 포함하고 있어도 좋다. In-Ga-Zn계 산화물은 무전계시의 저항이 충분히 높아서; 오프 전류를 충분히 작게 할 수 있다. 또한, 이동도도 높기 때문에, 반도체 장치에 이용하는 반도체로서는 매우 적합하다.
예를 들면, In:Ga:Zn=1:1:1(=1/3:1/3:1/3) 혹은 In:Ga:Zn=2:2:1(=2/5:2/5:1/5)의 원자비의 In-Ga-Zn계 산화물이나 그 조성의 근방의 산화물을 이용할 수 있다. 혹은, In:Sn:Zn=1:1:1(=1/3:1/3:1/3), In:Sn:Zn=2:1:3(=1/3:1/6:1/2) 혹은 In:Sn:Zn=2:1:5(=1/4:1/8:5/8)의 원자비의 In-Sn-Zn계 산화물이나 그 조성의 근방의 산화물을 이용하면 좋다.
그러나, 이것들에 한정되지 않고, 필요로 하는 전기적 특성(이동도, 문턱값, 편차 등)에 따라 적절한 조성을 가지는 재료를 이용하면 좋다. 필요로 하는 전기적 특성을 얻기 위해서, 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
예를 들면, 산화물 반도체막은 In(인듐), Ga(갈륨), 및 Zn(아연)을 포함하는 타겟을 이용한 스퍼터링법에 의해 형성할 수 있다. In-Ga-Zn계 산화물 반도체막을 스퍼터링법으로 성막하는 경우, 바람직하게는, 원자수비가 In:Ga:Zn=1:1:1, 4:2:3, 3:1:2, 1:1:2, 2:1:3, 또는 3:1:4로 나타내어지는 In-Ga-Zn계 산화물의 타겟을 이용한다. 앞에서 서술한 원자수비를 갖는 In-Ga-Zn계 산화물의 타겟을 이용하여 산화물 반도체막을 형성함으로써, 다결정 또는 뒤에서 서술하는 CAAC-OS가 형성되기 쉬워진다. In, Ga, 및 Zn을 포함하는 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 100% 미만이다. 충전율이 높은 타겟을 이용함으로써, 성막한 산화물 반도체막은 치밀한 막이 된다.
산화물 반도체로서 In-Zn계 산화물의 재료를 이용하는 경우, 이용하는 타겟 중의 금속 원소의 원자수비는 In:Zn=50:1~1:2(몰수비로 환산하면 In2O3:ZnO=25:1~1:4), 바람직하게는 In:Zn=20:1~1:1(몰수비로 환산하면 In2O3:ZnO=10:1~1:2), 더욱 바람직하게는 In:Zn=1.5:1~15:1(몰수비로 환산하면 In2O3:ZnO=3:4~15:2)로 한다. 예를 들면, In-Zn계 산화물인 산화물 반도체막의 형성에 이용하는 타겟은 원자수비가 In:Zn:O=X:Y:Z일 때, Z>1.5X+Y의 관계를 만족한다. Zn의 비율을 상기 범위에 유지함으로써, 이동도의 향상을 실현할 수 있다.
산화물 반도체막으로서 In-Sn-Zn계 산화물 반도체막을 스퍼터링법으로 형성하는 경우, 금속 원소의 원자수비가 In:Sn:Zn=1:1:1, 2:1:3, 1:2:2, 또는 4:9:7로 나타내어지는 In-Sn-Zn계 산화물 타겟을 이용한다.
구체적으로 산화물 반도체막은 다음과 같이 형성될 수 있다: 감압 상태로 유지된 처리실 내의 기판을 유지하고, 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 상기 타겟이 이용된다. 성막시에, 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 해도 좋다. 기판을 가열하면서 산화물 반도체 막을 형성함으로써, 형성된 산화물 반도체막에 포함되는 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오 펌프, 이온 펌프, 티탄 승화 펌프를 이용하는 것이 바람직하다. 배기 수단으로서는, 터보 펌프에 콜드 트랩이 제공된 것이어도 좋다. 크라이오 펌프를 이용하여 처리실을 배기하면, 예를 들면, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되기 때문에, 이 처리실에서 형성된 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다.
단, 스퍼터링법 등으로 형성된 산화물 반도체막 중에는, 불순물과 같은 수분 또는 수소(수산기를 포함함)가 다량으로 포함되어 있는 경우가 있다. 수분 또는 수소는 도너 준위를 형성하기 쉽기 때문에, 산화물 반도체에서는 불순물이다. 따라서, 본 발명의 일 형태에서는, 산화물 반도체막 중의 수분 또는 수소 등의 불순물을 저감(탈수화 또는 탈수소화)시키기 위해서, 산화물 반도체막에 대하여, 감압 분위기 하, 질소나 희 가스 등의 비활성 가스 분위기 하, 산소 가스 분위기 하, 또는 초건조 에어(CRDS(cavity ring down laser spectroscopy method) 방식의 노점계를 이용하여 측정한 경우의 수분량이 20ppm(노점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기) 분위기 하에서, 가열 처리를 실시한다.
산화물 반도체막에 가열 처리를 실시함으로써, 산화물 반도체막 중의 수분 또는 수소를 이탈시킬 수 있다. 구체적으로, 250℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만의 온도에서 가열 처리를 행하면 좋다. 예를 들면, 500℃, 3분간 이상 6분간 이하 정도에서 행하면 좋다. 가열 처리에 RTA법을 이용하면, 단시간에 탈수화 또는 탈수소화를 행할 수 있기 때문에; 유리 기판의 변형점을 넘는 온도에서도 처리할 수 있다.
단, 상기 가열 처리에 의해, 산화물 반도체막에서 산소가 이탈하고, 산화물 반도체막 내에 산소 결손이 형성되는 경우가 있다. 따라서, 상기 가열 처리의 후에, 산화물 반도체막에 산소를 공급하는 처리를 행하고, 산소 결손을 저감시키는 것이 바람직하다.
예를 들면, 산소를 포함하는 가스 분위기 하에서 가열 처리를 행함으로써, 산화물 반도체막에 산소를 공급할 수 있다. 산소를 공급하기 위한 가열 처리는 위에서 서술한, 수분 또는 수소의 농도를 저감하기 위한 가열 처리와 같은 조건에서 행하면 좋다. 단, 산소를 공급하기 위한 가열 처리는 산소 가스, 또는 초건조 에어(CRDS(cavity ring down laser spectroscopy method) 방식의 노점계를 이용하여 측정한 경우의 수분량이 20ppm(노점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기) 등의 산소를 포함하는 가스 분위기 하에서 행한다.
상기 산소를 포함하는 가스에는, 물, 수소 등의 농도가 낮은 것이 바람직하다. 구체적으로는, 산소를 포함하는 가스 내에 포함되는 불순물 농도를, 1ppm 이하, 바람직하게는 0.1ppm 이하로 하는 것이 바람직하다.
혹은, 이온 주입법, 이온 도핑법, 플라즈마 잠입 이온 주입법(plasma immersion ion implantation method), 플라즈마 처리 등을 이용하고, 산화물 반도체막에 산소를 공급할 수 있다. 상기 방법을 이용하여 산소를 산화물 반도체막에 공급한 후, 산화물 반도체막에 포함되는 결정부가 손상을 받은 경우는 가열 처리를 행하여, 손상을 받은 결정부를 수복하도록 해도 좋다.
산화물 반도체막과 접촉하는 게이트 절연막 등의 절연막으로서, 산소를 포함하는 절연막을 이용하여, 상기 절연막에서 산화물 반도체막에 산소를 공급하도록 해도 좋다. 산소를 포함하는 절연막은 산소 분위기 하에서의 열 처리나, 산소 도핑 등에 의해, 절연 재료를 화학량론적 조성보다 산소가 많은 상태로 하는 것이 바람직하다. "산소 도핑"이란, 산소를 반도체막에 첨가하는 것을 말한다. 또한, "산소 도핑"에는 플라즈마화된 산소를 반도체막에 첨가하는 산소 플라즈마 도핑이 포함된다. 산소 도핑은 이온 주입법 또는 이온 도핑법을 이용하여 행해도 좋다. 산소 도핑 처리를 행함으로써, 화학량론적 조성보다 산소가 많은 영역을 갖는 절연막을 형성할 수 있다. 그리고, 산소를 포함하는 절연막을 형성한 후, 가열 처리를 실시함으로써, 상기 절연막에서 산화물 반도체막에 산소가 공급되도록 한다. 상기 구성에 의해, 도너가 되는 산소 결손을 저감시키고, 산화물 반도체막에 포함되는 산화물 반도체의 화학량론적 조성을 만족할 수 있다. 산화물 반도체막에는 화학량론적 조성을 넘는 양의 산소가 포함되어 있는 것이 바람직하다. 그 결과, 산화물 반도체막을 i형에 근접하게 할 수 있고, 산소 결손에 의한 트랜지스터의 전기적 특성의 편차를 경감하고, 따라서, 전기적 특성의 향상을 실현할 수 있다.
산소를 절연막에서 산화물 반도체막에 공급하기 위한 가열 처리는 질소, 초건조 공기, 또는 희 가스(아르곤, 헬륨 등)의 분위기 하에서, 바람직하게는 200℃ 이상 400℃ 이하, 예를 들면 250℃ 이상 350℃ 이하)에서 행한다. 상기 가스는 물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 보다 바람직하게는 10ppb 이하인 것이 바람직하다.
산화물 반도체막은 예를 들면 비단결정을 가져도 좋다. 비단결정은 예를 들면, CAAC(C Axis Aligned Crystal), 다결정, 미결정, 비정질부를 갖는다. 비정질부는 미결정, CAAC보다 결함 준위 밀도가 높다. 또한, 미결정은 CAAC보다 결함 준위 밀도가 높다. 단, CAAC를 포함하는 산화물 반도체를, CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)라고 부른다.
산화물 반도체막은 예를 들면 CAAC-OS를 포함해도 좋다. CAAC-OS는 예를 들면, c축 배향하고, a축 또는/및 b축은 거시적으로 정렬되어 있지 않다.
산화물 반도체막은 예를 들면 미결정을 포함해도 좋다. 단, 미결정을 포함하는 산화물 반도체를 미결정 산화물 반도체라고 부른다. 미결정 산화물 반도체막은 예를 들면, 1nm 이상 10nm 미만의 사이즈의 미결정(나노 결정이라고 함)을 막 중에 포함한다. 또는, 미결정 산화물 반도체막이 예를 들면, 결정부(각각이 1nm 이상 10nm 미만)가 분배된 혼상 결정-비정질 구조를 포함한다.
산화물 반도체막은 예를 들면 비정질부를 포함해도 좋다. 단, 비정질부를 포함하는 산화물 반도체를 비정질 산화물 반도체라고 부른다. 비정질 산화물 반도체막은 예를 들면, 원자 배열이 무질서하고, 결정 성분을 가지지 않는다. 또는, 비정질 산화물 반도체막은 예를 들면, 완전한 비정질이고, 결정부를 가지지 않는다.
단, 산화물 반도체막이 CAAC-OS, 미결정 산화물 반도체, 비정질 산화물 반도체를 포함하는 혼합막이어도 좋다. 혼합막은 예를 들면, 비정질 산화물 반도체의 영역과, 미결정 산화물 반도체의 영역과, CAAC-OS의 영역을 포함한다. 또한, 혼합막은 예를 들면, 비정질 산화물 반도체의 영역과, 미결정 산화물 반도체의 영역과, CAAC-OS의 영역을 포함하는 적층 구조를 가져도 좋다.
단, 산화물 반도체막은 예를 들면, 단결정을 가져도 좋다.
산화물 반도체막은 복수의 결정부를 복수의 결정부를 포함하는 것이 바람직하다. 이 결정부의 c축이 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향으로 정렬되어 있는 것이 바람직하다. 단, 다른 결정부 간에서, 각각 a축 및 b축의 방향이 달라도 좋다. 그와 같은 산화물 반도체막의 일례로서는, CAAC-OS막이 있다.
CAAC-OS막은 절대로 비정질이 아니다. CAAC-OS막은 예를 들면, rufwjdqndhk 비정질부가 혼합된 결정-비정질 혼상 구조와 함께 산화물 반도체를 포함한다. 단, CAAC-OS막에 포함되는 결정부는 한변이 100nm 미만의 입방체 내에 들어가는 크기인 경우가 많다. 투과형 전자 현미경(TEM : Transmission Electron Microscope)에 의한 관찰상에서는, CAAC-OS막에 포함되는 결정부와 결정부와의 경계는 명확하지 않다. 또한, TEM에 의해 CAAC-OS막에는 명확한 입계(그레인 바운더리라고 함)는 확인할 수 없다. 그 때문에, CAAC-OS막은 입계에 기인한 전자 이동도의 저하가 억제된다.
CAAC-OS막에 포함되는 각 결정부는 예를 들면, c축이 CAAC-OS막의 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향이 되도록 정렬된다. 또한 ab면에 수직인 방향에서 봤을 때 금속 원자가 삼각 형상 또는 육각 형상으로 배열되고, c축에 수직인 방향에서 봤을 때 금속 원자가 층상 또는 금속 원자와 산소 원자가 층상으로 배열되어 있다. 단, 다른 결정부 간에서, 각각 a축 및 b축의 방향이 달라도 좋다. 본 명세서에서, 단순히 수직이라고 기재하는 경우, 80°이상 100°이하, 바람직하게는 85°이상 95°이하의 범위도 포함되는 것으로 한다. 또한, 단순히 평행이라고 기재하는 경우, -10°이상 10°이하, 바람직하게는 -5°이상 5°이하의 범위도 포함되는 것으로 한다.
CAAC-OS막에서, 결정부의 분포가 균일하지 않아도 좋다. 예를 들면, CAAC-OS막의 형성 과정에서, 산화물 반도체막의 표면측으로부터 결정 성장시키는 경우, 피형성면의 근방에 대하여 표면의 근방에서는 결정부가 차지하는 비율이 높아지는 경우가 있다. 또한, CAAC-OS막에 불순물을 첨가함으로써, 이 불순물 첨가 영역에서 결정부가 비정질화하는 경우도 있다.
CAAC-OS막에 포함되는 결정부의 c축은 CAAC-OS막의 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향이 되도록 정렬하기 때문에, CAAC-OS막의 형상(피형성면의 단면 형상 또는 표면의 단면 형상)에 따라서는 서로 다른 방향을 향하는 경우가 있다. 단, 결정부는 성막했을 때, 또는 성막 후에 가열 처리 등의 결정화 처리를 행했을 때에 형성된다. 따라서, 결정부의 c축은 CAAC-OS막이 형성되었을 때의 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향이 되도록 정렬한다.
CAAC-OS막을 이용한 트랜지스터는 가시광이나 자외광의 조사에 의한 전기적 특성의 변동이 작다. 따라서, 이 트랜지스터는 신뢰성이 높다.
CAAC-OS막은 예를 들면, 다결정인 금속 산화물 타겟을 이용하여, 스퍼터링법에 의해 성막한다. 이 타겟에 이온이 충돌하면, 타겟에 포함되는 결정 영역이 a-b면으로부터 벽개(劈開)하고; a-b면에 평행한 면을 갖는 (평판상 또는 펠릿상의) 스퍼터링 입자로서 박리하는 경우가 있다. 이 경우, 평판상의 스퍼터링 입자가 결정 상태를 유지한 채 기판에 도달함으로써, CAAC-OS막을 형성할 수 있다.
CAAC-OS막을 성막하기 위해, 이하의 조건을 이용하는 것이 바람직하다.
성막시의 불순물 혼입을 저감함으로써, 불순물에 의해 결정 상태가 무너지는 것을 억제할 수 있다. 예를 들면, 처리실 내에 존재하는 불순물 농도(수소, 물, 이산화탄소 및 질소 등)를 저감시키면 좋다. 또한, 성막 가스 중의 불순물 농도를 저감시키면 좋다. 구체적으로는, 노점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 성막 가스를 이용한다.
성막시의 기판 가열 온도를 높임으로써, 기판 도달 후에 스퍼터링 입자의 이동이 발생한다. 구체적으로는, 기판 가열 온도를 100℃ 이상 740℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하로 하여 성막한다. 성막시의 기판 가열 온도를 높임으로써, 평판상의 스퍼터링 입자가 기판에 도달한 경우, 기판 위에서 이동이 발생하여, 스퍼터링 입자의 평평한 면이 기판에 부착된다.
또한, 성막 가스 중의 산소 비율을 높이고, 전력을 최적화함으로써 성막시의 플라즈마 대미지를 경감하면 바람직하다. 성막 가스 중의 산소 비율은 30 체적% 이상, 바람직하게는 100 체적%로 한다.
타겟의 일례로서, In-Ga-Zn계 산화물 타겟에 대하여 이하에 나타낸다.
InOX 분말, GaOY 분말 및 ZnOZ 분말을 소정의 mol수비로 혼합하고, 가압 처리 후, 1000℃ 이상 1500℃ 이하의 온도에서 가열 처리를 함으로써 다결정인 In-Ga-Zn계 산화물 타겟으로 한다. 단, X, Y 및 Z는 임의의 정수이다. 여기서, 소정의 mol수비는 예를 들면, InOX 분말, GaOY 분말 및 ZnOZ 분말이, 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3 또는 3:1:2이다. 분말의 종류, 및 그 혼합하는 mol수비는 제작하는 타겟에 따라 적절히 변경하면 좋다.
(실시형태 4)
본 발명의 일 형태에 따른 발광 장치에서는, 백색 등의 단색의 광을 발하는 발광 소자와, 컬러 필터를 조합시킴으로써, 풀 컬러 화상의 표시를 행하는 컬러 필터 방식을 채용할 수 있다. 혹은, 서로 다른 색상의 광을 발하는 복수의 발광 소자를 이용하여, 풀 컬러 화상의 표시를 행하는 방식을 채용할 수 있다. 이 방식은 발광 소자가 갖는 한쌍의 전극 간에 형성되는 EL층을, 대응하는 색마다 나누어 도포하기 때문에, 분리 도포 방식이라고 부른다.
분리 도포 방식의 경우, EL층의 분리 도포는 통상, 메탈 마스크 등의 마스크를 이용하여, 증착법에 의해 행해진다. 그 때문에, 화소의 사이즈는 증착법에 의한 EL층의 분리 도포 정도에 의존한다. 한편, 컬러 필터 방식의 경우, 분리 포도 방식과는 달리, EL층의 분리 도포를 행할 필요가 없다. 따라서, 분리 도포 방식의 경우보다, 화소 사이즈의 축소화가 용이하고, 고화질의 화소부를 실현할 수 있다.
발광 장치에는, 트랜지스터가 형성된 기판, 소위 소자 기판 측에서 발광 소자의 광을 취출하는 보텀 에미션 구조와; 소자 기판과는 반대의 측에서 발광 소자의 광을 취출하는 탑 에미션 구조가 있다. 탑 에미션 구조의 경우, 발광 소자에서 발해지는 광을 배선, 트랜지스터, 용량 소자 등의 각종 소자에 의해 차단되는 경우가 없기 때문에, 보텀 에미션 구조에 비하여, 화소에서의 광의 취출 효율을 높일 수 있다. 따라서, 탑 에미션 구조는 발광 소자에 공급하는 전류값을 낮게 억제해도, 높은 휘도를 얻을 수 있기 때문에, 발광 소자의 장수명화에 유리하다.
본 발명의 일 형태에 따른 발광 장치에서는, EL층에서 발해지는 광을 발광 소자 내에서 공진시키는 마이크로캐비티(미소광 공진기) 구조를 가지고 있어도 좋다. 마이크로캐비티 구조에 의해, 특정의 파장의 광에 대하여, 발광 소자에서의 취출 효율을 높일 수 있기 때문에, 화소부의 휘도와 색순도를 향상시킬 수 있다.
도 7에, 화소의 단면도를 일례로서 나타낸다. 도 7에서는, 빨강에 대응하는 화소의 단면의 일부, 파랑에 대응하는 화소의 단면의 일부와, 초록에 대응하는 화소의 단면의 일부를 나타낸다.
구체적으로, 도 7에서는, 빨강에 대응한 화소(140r)와, 초록에 대응한 화소(140g)와, 파랑에 대응한 화소(140b)가 도시되어 있다. 화소(140r), 화소(140g), 화소(140b)는 각각 양극(715r), 양극(715g), 양극(715b)을 포함한다. 상기 양극(715r), 양극(715g), 양극(715b)은 화소(140r), 화소(140g), 화소(140b)의 각각에서, 기판(740)에 형성된 절연막(750)의 위에 제공되어 있다.
양극(715r), 양극(715g), 및 양극(715b) 위에는 절연막을 이용하여 형성된 격벽(730)이 제공되어 있다. 격벽(730)은 개구부를 가지고, 상기 개구부에서, 양극(715r), 양극(715g), 및 양극(715b)이 각각 일부 노출되어 있다. 상기 노출된 영역을 덮도록, 격벽(730) 위에, EL층(731)과, 가시광에 대하여 투광성을 갖는 음극(732)이, 순서대로 적층되어 있다.
양극(715r)과, EL층(731)과, 음극(732)이 중첩하는 부분이 빨강에 대응한 발광 소자(741r)에 상당한다. 양극(715g)과, EL층(731)과, 음극(732)이 중첩하는 부분이 초록에 대응한 발광 소자(741g)에 상당한다. 양극(715b)과, EL층(731)과, 음극(732)이 중첩하는 부분이 파랑에 대응한 발광 소자(741b)에 상당한다.
또한, 기판(742)은 발광 소자(741r), 발광 소자(741g), 및 발광 소자(741b)를 사이에 끼우도록, 기판(740)과 대향하도록 제공된다. 기판(742) 상에는 화소(140r)에 대응한 착색층(743r), 화소(140g)에 대응한 착색층(743g), 화소(140b)에 대응한 착색층(743b)이 제공되어 있다. 착색층(743r)은 빨강에 대응한 파장 영역의 광을 투과율이 다른 파장 영역의 광의 투과율보다 높은 층이고, 착색층(743g)은 초록에 대응한 파장 영역의 광의 투과율이 다른 파장 영역의 광 투과율보다 높은 층이고, 착색층(743b)은 파랑에 대응한 파장 영역의 광의 투과율이 다른 파장 영역의 광의 투과율보다 높은 층이다.
또한, 기판(742) 위에는 착색층(743r), 착색층(743g), 착색층(743b)을 덮도록, 오버코트(744)가 제공되어 있다. 오버코트(744)는 착색층(743r), 착색층(743g), 착색층(743b)을 보호하기 위해 제공된, 가시광에 대하여 투광성을 갖는 층이고, 평탄성이 높은 수지 재료를 이용하는 것이 바람직하다. 착색층(743r), 착색층(743g), 및 착색층(743b)과, 오버코트(744)를 합하여 컬러 필터로 간주해도 좋고, 착색층(743r), 착색층(743g), 및 착색층(743b)의 각각을 컬러 필터로 간주해도 좋다.
도 7에서는, 양극(715r)에 가시광의 반사율이 높은 도전막(745r)과, 가시광의 투과율이 상기 도전막(745r)보다 높은 도전막(746r)을, 순서대로 적층하고 있다. 양극(715g)에 가시광의 반사율이 높은 도전막(745g)과, 가시광의 투과율이 상기 도전막(745g)보다 높은 도전막(746g)을 순서대로 적층하여 이용한다. 도전막(746g)이 갖는 제 1 영역의 막 두께는 도전막(746r)이 갖는 제 2 영역의 막 두께보다 작은 것으로 한다. 양극(715b)에 가시광의 반사율이 높은 도전막(745b)을 이용한다.
따라서, 도 7에 도시하는 발광 장치에서는, 발광 소자(741r)에서, EL층(731)으로부터 발해지는 광의 광로 길이는 도전막(745r)과 음극(732)의 거리에 의해 조절할 수 있다. 발광 소자(741g)에서, EL층(731)으로부터 발해진 광의 광로 길이는 도전막(745g)과 음극(732)의 거리에 의해 조절할 수 있다. 발광 소자(741b)에서, EL층(731)으로부터 발해진 광의 광로 길이는 도전막(745b)과 음극(732)의 거리에 의해 조절할 수 있다.
본 발명의 일 형태에서는, 발광 소자(741r)와, 발광 소자(741g)와, 발광 소자(741b)에 각각 대응하는 광의 파장에 맞추어, 상기 광로 길이를 조정함으로써, EL층(731)에서 발해지는 광을 상기 각 발광 소자 내에서 공진시키는, 마이크로캐비티 구조로 해도 좋다.
상기 마이크로캐비티 구조를, 본 발명의 일 형태에 따른 발광 장치에 채용함으로써, 발광 소자(741r)로부터 발해지는 광에서, 빨강에 대응한 파장을 갖는 광의 강도가 공진에 의해 높아진다. 따라서, 착색층(743r)을 통하여 얻어지는 빨강의 광의 색순도 및 휘도가 높아진다. 발광 소자(741g)로부터 발해진 빛에서, 초록에 대응한 파장을 갖는 광의 강도가 공진에 의해 높아진다. 따라서, 착색층(743g)을 통하여 얻어지는 초록의 광의 색순도 및 휘도가 높아진다. 발광 소자(741b)로부터 발해진 광에서, 파랑에 대응한 파장을 갖는 광의 강도가 공진에 의해 높아진다. 따라서, 착색층(743b)을 통하여 얻어지는 파랑의 광의 색순도 및 휘도가 높아진다.
도 7에서는, 빨강, 초록, 파랑의 3색에 대응하는 화소를 이용하는 구성에 대하여 나타냈지만; 본 발명의 일 형태에서는 이 구성에 한정되지 않는다. 본 발명의 일 형태에서 이용하는 색의 조합은 예를 들면, 빨강, 초록, 파랑, 노랑의 4색, 또는 시안, 마젠타, 옐로우의 3색을 이용하고 있어도 좋다. 혹은, 상기 색의 조합은 담색의 빨강, 초록 및 파랑, 및 농색의 빨강, 초록, 및 파랑의 6색을 이용하여도 좋다. 혹은, 상기 색의 조합은 빨강, 초록, 파랑, 시안, 마젠타, 옐로우의 6색을 이용하여도 좋다.
도 7에서는, 발광 소자(741r), 발광 소자(741g), 발광 소자(741b) 중, 광의 파장(λ)이 가장 짧은 발광 소자(741b)에서, 가시광의 반사율이 높은 도전막(745b)을 양극으로서 이용하고, 다른 발광 소자(741r), 발광 소자(741g)에서는 막 두께가 서로 다른 영역을 갖는 도전막(746r) 및 도전막(746g)을 이용함으로써; 광로 길이를 조정하고 있다. 본 발명의 일 형태에서는 파장(λ)이 가장 짧은 발광 소자(741b)에서도, 가시광의 반사율이 높은 도전막(745b) 위에, 도전막(746r) 및 도전막(746g)과 같은 투과율이 높은 도전막을 제공하여도 좋다. 단, 도 7에 도시한 것처럼, 파장(λ)이 가장 짧은 발광 소자(741b)에서, 가시광의 반사율이 높은 도전막(745b)으로 양극을 구성하는 경우, 모든 발광 소자에서 양극에 투과율이 높은 도전막을 이용하는 경우보다 양극의 제작 공정이 간소화되기 때문에 바람직하다.
단, 가시광의 반사율이 높은 도전막(745b)은 가시광의 투과율이 높은 도전막(746r) 및 도전막(746g)에 비하여, 일 함수가 작은 경우가 많다. 따라서, 광의 파장(λ)이 가장 짧은 발광 소자(741b)에서는, 발광 소자(741r), 발광 소자(741g)에 비하여, 양극(715b)에서 EL층(731)으로의 정공 주입이 행해지기 어렵기 때문에, 발광 효율이 낮은 경향이 있다. 따라서, 본 발명의 일 형태에서는 광의 파장(λ)이 가장 짧은 발광 소자(741b)에서, EL층(731) 중, 가시광의 반사율이 높은 도전막(745b)과 접촉하는 층에서 정공 수송성이 높은 물질에 이 정공 수송성이 높은 물질에 대하여 억셉터성(전자 수용성)을 나타내는 물질을 함유시킨 복합 재료를 이용하는 것이 바람직하다. 상기 복합 재료를 양극(715b)에 접촉하여 형성함으로써, 양극(715b)에서 EL층(731)으로의 정공 주입이 행해지기 쉬워지고, 발광 소자(741b)의 발광 효율을 높일 수 있다.
억셉터성을 나타내는 물질로서는, 7,7,8,8-테트라시아노-2,3,5,6-테트라플루오로퀴노디메탄(약칭 : F4-TCNQ), 클로라닐 등을 들 수 있다. 또한, 천이 금속 산화물을 들 수 있다. 또한, 원소 주기표에서 제 4 족 내지 제 8 족에 속하는 금속의 산화물을 들 수 있다. 구체적으로는, 산화 바나듐, 산화 니오브, 산화 탄탈, 산화 크롬, 산화 몰리브덴, 산화 텅스텐, 산화 망간, 산화 레늄은 억셉터성이 높기 때문에 바람직하다. 그 중에서도 특히, 산화 몰리브덴은 대기 중에서도 안정적이고, 흡습성이 낮고, 취급하기 쉽기 때문에 바람직하다.
복합 재료에 이용하는 정공 수송성이 높은 물질로서는, 방향족 아민 화합물, 카르바졸 유도체, 방향족 탄화 수소, 고분자 화합물(올리고머, 덴드리머, 폴리머 등) 등 다양한 화합물을 이용할 수 있다. 복합 재료에 이용하는 유기 화합물로서는 정공 수송성이 높은 유기 화합물인 것이 바람직하다. 구체적으로는, 10-6cm2/Vs 이상의 정공 이동도를 갖는 물질인 것이 바람직하다. 단, 전자보다 정공 수송성이 높은 물질이면, 이것들 이외의 것을 이용해도 좋다.
가시광의 반사율이 높은 도전막(745r), 도전막(745g), 도전막(745b)으로서는, 예를 들면, 알루미늄, 은, 또는 이러한 금속 재료를 포함하는 합금 등을 단층으로, 혹은 적층함으로써 형성할 수 있다. 또한, 도전막(745r), 도전막(745g), 도전막(745b)을, 반사율이 높은 도전막과 막 두께가 얇은 도전막(바람직하게는 20nm 이하, 더욱 바람직하게는 10nm 이하)을 적층시켜 형성해도 좋다. 예를 들면, 반사율이 높은 도전막 위에 얇은 티탄막이나 몰리브덴막을 적층하고, 도전막(745b)을 형성함으로써, 반사율이 높은 도전막(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등)의 표면에 산화막이 형성되는 것을 막을 수 있다.
가시광의 투과율이 높은 도전막(746r) 및 도전막(746g)에는 예를 들면, 산화 인듐, 산화 주석, 산화 아연, 인듐 주석 산화물, 인듐 아연 산화물 등을 이용할 수 있다.
음극(732)은 예를 들면, 광을 투과할 정도의 얇은 도전막(바람직하게는 20nm 이하, 더욱 바람직하게는 10nm 이하)과 도전성의 금속 산화물을 포함하는 도전막을 적층함으로써, 형성할 수 있다. 광을 투과하는 정도가 얇은 도전막은 은, 마그네슘, 또는 이러한 금속 재료를 포함하는 합금 등을 단층으로, 혹은 적층하여 형성할 수 있다. 도전성의 금속 산화물로서는, 산화 인듐, 산화 주석, 산화 아연, 인듐 주석 산화물, 인듐 아연 산화물, 또는 이러한 금속 산화물 재료에 산화 실리콘을 포함시킨 것을 이용할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합시켜 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 보텀 에미션 구조, 탑 에미션 구조, 듀얼 에미션 구조에 대하여 설명한다. 듀얼 에미션 구조란, 발광 소자의 광을 소자 기판 측 및 소자 기판과는 반대의 측으로부터 취출하는 구조를 의미한다.
도 8의 (A)에, 발광 소자(6033)로부터 발해지는 광을 양극(6034) 측으로부터 취출하는 경우의 화소의 단면도를 나타낸다. 트랜지스터(6031)는 절연막(6037)으로 덮여 있고, 절연막(6037) 위에는 개구부를 갖는 격벽(6038)이 형성되어 있다. 격벽(6038)의 개구부에서 양극(6034)이 일부 노출되어 있고, 이 개구부에서 양극(6034), EL층(6035), 음극(6036)이 순서대로 적층되어 있다.
양극(6034)은 광을 투과하기 쉬운 재료 또는 막 두께로 형성한다. 음극(6036)은 광을 투과하기 어려운 재료 또는 막 두께로 형성한다. 상기 구성에 의해, 양극(6034) 측으로부터 흰색 화살표로 나타낸 것과 같이 광을 취출하는 보텀 에미션 구조을 얻을 수 있다.
도 8의 (B)에, 발광 소자(6043)로부터 발해지는 광을 음극(6046) 측에서 취출하는 경우의 화소의 단면도를 나타낸다. 트랜지스터(6041)는 절연막(6047)으로 덮여있고, 절연막(6047) 위에는 개구부를 갖는 격벽(6048)이 형성되어 있다. 격벽(6048)의 개구부에서 양극(6044)이 일부 노출되어 있고, 이 개구부에서 양극(6044), EL층(6045), 음극(6046)이 순서대로 적층되어 있다.
양극(6044)은 광을 투과하기 어려운 재료 또는 막 두께로 형성한다. 음극(6046)은 광을 투과하기 쉬운 재료 또는 막 두께로 형성한다. 상기 구성에 의해, 음극(6046) 측으로부터 흰색 화살표로 나타낸 것과 같이 광을 취출하는 탑 에미션 구조를 얻을 수 있다.
도 8의 (C)에, 발광 소자(6053)로부터 발해지는 광을 양극(6054) 측 및 음극(6056)측으로부터 취출하는 경우의 화소의 단면도를 나타낸다. 트랜지스터(6051)는 절연막(6057)으로 덮여있고, 절연막(6057) 위에는 개구부를 갖는 격벽(6058)이 형성되어 있다. 격벽(6058)의 개구부에서 양극(6054)이 일부 노출되어 있고, 이 개구부에서 양극(6054), EL층(6055), 음극(6056)이 순서대로 적층되어 있다.
양극(6054) 및 음극(6056)은 광을 투과하기 쉬운 재료 또는 막 두께로 형성된다. 상기 구성에 의해, 양극(6054) 및 음극(6056) 측으로부터 흰색 화살표로 나타낸 것과 같이 광을 취출하는 듀얼 에미션 구조를 얻을 수 있다.
양극 또는 음극이 되는 전극에는, 금속, 합금, 전기 전도성 화합물, 및 이들의 혼합물 등을 이용할 수 있다. 구체적으로는, 산화 인듐-산화 주석(ITO : Indium Tin Oxide), 규소 또는 산화 규소를 함유한 산화 인듐-산화 주석, 산화 인듐-산화 아연(Indium Zinc Oxide), 산화 텅스텐 및 산화 아연을 함유한 산화 인듐, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 구리동(Cu), 파라듐(Pd), 티탄(Ti)의 외, 원소 주기표의 제 1 족 또는 제 2 족에 속하는 원소, 즉 리튬(Li)이나 세슘(Cs) 등의 알칼리 금속, 및 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr) 등의 알칼리 토류 금속, 및 이것들을 포함하는 합금(MgAg, AlLi), 유로퓸(Eu), 이테르븀(Yb) 등의 희 토류 금속 및 이것들을 포함하는 합금, 그 외, 그래핀 등을 이용할 수 있다. 전극을 상기 재료를 적절히 선택하여, 그 막 두께를 최적의 값을 가지도록 형성함으로써, 탑 에미션 구조, 보텀 에미션 구조, 또는 듀얼 에미션 구조를 나누어 만들 수 있게 된다.
본 실시형태는 다른 실시형태와 적절히 조합시켜 실시할 수 있다.
(실시형태 6)
도 9는 본 발명의 일 형태에 따른 발광 장치의 사시도의 일례이다.
도 9에 도시하는 발광 장치는 패널(1601)과; 컨트롤러, 전원 회로, 화상 처리 회로, 화상 메모리, CPU 등을 포함하는 회로 기판(1602)과; 접속부(1603)를 포함한다. 패널(1601)은 화소를 복수 포함하는 화소부(1604)와, 복수의 화소를 행마다 선택하는 주사선 구동 회로(1605)와, 선택된 행 내의 화소로의 신호(Sig1) 또는 신호(Sig2)의 입력을 제어하는 신호선 구동 회로(1606)를 포함한다.
회로 기판(1602)으로부터, 접속부(1603)를 통하여, 각종 신호와, 전원의 전위가 패널(1601)에 입력된다. 접속부(1603)에는 FPC(Flexible Printed Circuit) 등을 이용할 수 있다. 접속부(1603)에 COF 테이프를 이용하는 경우, 회로 기판(1602) 내의 일부의 회로, 혹은 패널(1601)에 포함되는 주사선 구동 회로(1605)나 신호선 구동 회로(1606)의 일부 등을 별도 준비한 칩에 형성해 두고, COF(Chip On Film)법를 이용하여 이 칩을 COF 칩에 접속해 두어도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합시켜 실시할 수 있다.
(실시형태 7)
본 발명의 일 형태에 따른 발광 장치는 표시 기기, 퍼스널 컴퓨터, 기록 매체를 구비한 화상 재생 장치(대표적으로는 DVD : Digital Versatile Disc 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 갖는 장치)에 이용할 수 있다. 그 외에, 본 발명의 일 형태에 따른 발광 장치를 이용할 수 있는 전자기기로서, 휴대 전화, 휴대형을 포함하는 게임기, 휴대 정보 단말, 전자 서적, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자기기의 구체예를 도 10의 (A) 내지 도 10의 (E)에 도시한다.
도 10의 (A)는 휴대형 게임기이고, 하우징(5001), 하우징(5002), 표시부(5003), 표시부(5004), 마이크로폰(5005), 스피커(5006), 조작키(5007), 스타일러스(5008) 등을 포함한다. 표시부(5003) 또는 표시부(5004)에, 본 발명의 일 형태에 따른 발광 장치를 이용할 수 있다. 또한, 도 10의 (A)에 도시한 휴대형 게임기는, 2개의 표시부(5003)와 표시부(5004)를 가지고 있지만, 휴대형 게임기가 갖는 표시부의 수는 이것에 한정되지 않는다.
도 10의 (B)는 표시 장치이고, 하우징(5201), 표시부(5202), 지지대(5203) 등을 포함한다. 표시부(5202)에 본 발명의 일 형태에 따른 발광 장치를 이용할 수 있다. 단, 표시 장치에는, 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시 기기가 포함된다.
도 10의 (C)는 노트형 퍼스널 컴퓨터이고, 하우징(5401), 표시부(5402), 키보드(5403), 포인팅 디바이스(5404) 등을 포함한다. 표시부(5402)에 본 발명의 일 형태에 따른 발광 장치를 이용할 수 있다.
도 10의 (D)는 휴대 정보 단말이고, 제 1 하우징(5601), 제 2 하우징(5602), 제 1 표시부(5603), 제 2 표시부(5604), 접속부(5605), 조작키(5606) 등을 포함한다. 제 1 표시부(5603)는 제 1 하우징(5601)에 제공되어 있고, 제 2 표시부(5604)는 제 2 하우징(5602)에 제공되어 있다. 제 1 하우징(5601)과 제 2 하우징(5602)은 접속부(5605)에 의해 접속되어 있고, 제 1 하우징(5601)과 제 2 하우징(5602)의 사이의 각도는 접속부(5605)에 의해 형성할 수 있다. 제 1 표시부(5603)에서의 영상을 접속부(5605)에서 제 1 하우징(5601)과 제 2 하우징(5602)과의 사이의 각도에 따라 전환하는 구성으로 해도 좋다. 제 1 표시부(5603) 및 제 2 표시부(5604)의 적어도 한쪽에, 위치 입력 장치로서의 기능이 부가된 발광 장치를 이용하도록 해도 좋다. 단, 위치 입력 장치로서의 기능은 발광 장치에 터치 패널을 제공함으로써 부가할 수 있다. 혹은, 위치 입력 장치로서의 기능은 포토 센서라고도 불리는 광전 변환 소자를 발광 장치의 화소부에 제공함으로써도, 부가할 수 있다. 제 1 표시부(5603) 또는 제 2 표시부(5604)에 본 발명의 일 형태에 따른 발광 장치를 이용할 수 있다.
도 10의 (E)는 비디오 카메라이고, 제 1 하우징(5801), 제 2 하우징(5802), 표시부(5803), 조작키(5804), 렌즈(5805), 접속부(5806) 등을 포함한다. 조작키(5804) 및 렌즈(5805)는 제 1 하우징(5801)에 제공되어 있고, 표시부(5803)는 제 2 하우징(5802)에 제공되어 있다. 제 1 하우징(5801)과 제 2 하우징(5802)은 접속부(5806)에 의해 접속되어 있고, 제 1 하우징(5801)과 제 2 하우징(5802)의 사이의 각도는 접속부(5806)에 의해 변경할 수 있다. 표시부(5803)에서의 영상의 전환을, 접속부(5806)에서 제 1 하우징(5801)과 제 2 하우징(5802)과의 사이의 각도에 따라 행하는 구성으로 해도 좋다. 표시부(5803)에 본 발명의 일 형태에 따른 발광 장치를 이용할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합시켜 실시할 수 있다.
본 출원은 2012년 3월 13일에 일본 특허청에 출원된 일련 번호가 2012-055269인 일본 특허 출원, 2012년 11월 30일에 일본 특허청에 출원된 일련 번호가 2012-261864인 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.
100 : 발광 장치
101 : 화소
102 : 화소부
103 : 패널
104 : 컨트롤러
105 : 전원 회로
106 : 발광 소자
107 : 트랜지스터
108 : 트랜지스터
109 : 배선
110 : 배선
111 : 배선
112 : 용량 소자
120 : 입력 장치
121 : CPU
122 : 화상 처리 회로
123 : 화상 메모리
124 : 신호선 구동 회로
125 : 주사선 구동 회로
126 : 화상 데이터
130 : 트랜지스터
131 : 트랜지스터
132 : 트랜지스터
133 : 배선
134 : 배선
135 : 배선
136 : 배선
137 : 배선
138 : 배선
139 : 트랜지스터
140b : 화소
140g : 화소
140r : 화소
715b : 양극
715g : 양극
715r : 양극
730 : 격벽
731 : EL층
732 : 음극
740 : 기판
741b : 발광 소자
741g : 발광 소자
741r : 발광 소자
742 : 기판
743b : 착색층
743g : 착색층
743r : 착색층
744 : 오버코트
745b : 도전막
745g : 도전막
745r : 도전막
746g : 도전막
746r : 도전막
750 : 절연막
1601 : 패널
1602 : 회로 기판
1603 : 접속부
1604 : 화소부
1605 : 주사선 구동 회로
1606 : 신호선 구동 회로
5001 : 하우징
5002 : 하우징
5003 : 표시부
5004 : 표시부
5005 : 마이크로폰
5006 : 스피커
5007 : 조작키
5008 : 스타일러스
5201 : 하우징
5202 : 표시부
5203 : 지지대
5401 : 하우징
5402 : 표시부
5403 : 키보드
5404 : 포인팅 디바이스
5601 : 하우징
5602 : 하우징
5603 : 표시부
5604 : 표시부
5605 : 접속부
5606 : 조작키
5801 : 하우징
5802 : 하우징
5803 : 표시부
5804 : 조작키
5805 : 렌즈
5806 : 접속부
6031 : 트랜지스터
6033 : 발광 소자
6034 : 양극
6035 : EL층
6036 : 음극
6037 : 절연막
6038 : 격벽
6041 : 트랜지스터
6043 : 발광 소자
6044 : 양극
6045 : EL층
6046 : 음극
6047 : 절연막
6048 : 격벽
6051 : 트랜지스터
6053 : 발광 소자
6054 : 양극
6055 : EL층
6056 : 음극
6057 : 절연막
6058 : 격벽

Claims (10)

  1. 발광 장치에 있어서,
    복수의 화소를 포함하는 패널;
    컨트롤러; 및
    전원 회로를 포함하고,
    상기 컨트롤러는 제 1 신호 및 제 2 신호 중 하나를 상기 패널에 보내고,
    상기 전원 회로는 상기 컨트롤러가 상기 제 2 신호를 보낼 때, 상기 패널에 전원 전압의 공급을 개시하고, 상기 컨트롤러가 상기 제 1 신호를 상기 패널에 보낸 후에는 상기 패널에 상기 전원 전압의 상기 공급을 정지하고,
    상기 복수의 화로 각각은 제 1 트랜지스터, 제 2 트랜지스터, 및 발광 소자를 포함하고,
    상기 제 1 신호가 상기 제 1 트랜지스터를 통하여 상기 제 2 트랜지스터의 게이트 전극에 인가되면, 상기 제 2 트랜지스터가 비도통 상태가 되고,
    상기 발광 소자에는 상기 제 2 트랜지스터를 통하여 상기 전원 전압이 인가되는, 발광 장치.
  2. 발광 장치에 있어서,
    복수의 화소를 포함하는 패널;
    컨트롤러; 및
    전원 회로를 포함하고,
    상기 컨트롤러는 제 1 신호 및 제 2 신호 중 하나를 상기 패널에 보내고,
    상기 전원 회로는 상기 컨트롤러가 상기 제 2 신호를 상기 패널에 보내기 전에 상기 제 1 신호를 상기 패널에 보낸 후, 상기 패널에 전원 전압의 공급을 개시하고,
    상기 복수의 화로 각각은 제 1 트랜지스터, 제 2 트랜지스터, 및 발광 소자를 포함하고,
    상기 제 1 신호가 상기 제 1 트랜지스터를 통하여 상기 제 2 트랜지스터의 게이트 전극에 인가되면, 상기 제 2 트랜지스터가 비도통 상태가 되고,
    상기 발광 소자에는 상기 제 2 트랜지스터를 통하여 상기 전원 전압이 인가되는, 발광 장치.
  3. 제 1 항에 있어서,
    상기 제 2 트랜지스터에 포함되는 반도체막은 산화물 반도체를 포함하는, 발광 장치.
  4. 제 2 항에 있어서,
    상기 제 2 트랜지스터에 포함되는 반도체막은 산화물 반도체를 포함하는, 발광 장치.
  5. 제 1 항에 있어서,
    상기 제 2 신호는 화상 정보를 포함하는, 발광 장치.
  6. 제 2 항에 있어서,
    상기 제 2 신호는 화상 정보를 포함하는, 발광 장치.
  7. 제 1 항에 있어서,
    상기 제 2 트랜지스터의 상기 게이트 전극에는 상기 제 1 신호 또는 상기 제 2 신호가 인가되는, 발광 장치.
  8. 제 2 항에 있어서,
    상기 제 2 트랜지스터의 상기 게이트 전극에는 상기 제 1 신호 또는 상기 제 2 신호가 인가되는, 발광 장치.
  9. 발광 장치의 구동 방법에 있어서,
    전원 전압의 화소로의 공급을 정지하기 전에, 트랜지스터가 비도통 상태가 되도록 상기 트랜지스터의 게이트 전극에 신호를 인가하는 단계를 포함하고,
    상기 트랜지스터는 상기 화소에서, 발광 소자로의 상기 전원 전압의 상기 공급을 제어하는, 발광 장치의 구동 방법.
  10. 발광 장치의 구동 방법에 있어서,
    전원 전압의 화소로의 공급을 개시하기 전에, 트랜지스터가 비도통 상태가 되도록 상기 트랜지스터의 게이트 전극에 신호를 인가하는 단계를 포함하고,
    상기 트랜지스터는 상기 화소에서, 발광 소자로의 상기 전원 전압의 상기 공급을 제어하는, 발광 장치의 구동 방법.


KR1020147027798A 2012-03-13 2013-02-22 발광 장치 및 그 구동 방법 KR20140136975A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217018596A KR20210078571A (ko) 2012-03-13 2013-02-22 발광 장치 및 그 구동 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012055269 2012-03-13
JPJP-P-2012-055269 2012-03-13
JP2012261864 2012-11-30
JPJP-P-2012-261864 2012-11-30
PCT/JP2013/055613 WO2013137014A1 (en) 2012-03-13 2013-02-22 Light-emitting device and method for driving the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217018596A Division KR20210078571A (ko) 2012-03-13 2013-02-22 발광 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20140136975A true KR20140136975A (ko) 2014-12-01

Family

ID=49156997

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147027798A KR20140136975A (ko) 2012-03-13 2013-02-22 발광 장치 및 그 구동 방법
KR1020217018596A KR20210078571A (ko) 2012-03-13 2013-02-22 발광 장치 및 그 구동 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217018596A KR20210078571A (ko) 2012-03-13 2013-02-22 발광 장치 및 그 구동 방법

Country Status (6)

Country Link
US (1) US11013087B2 (ko)
JP (3) JP2014130310A (ko)
KR (2) KR20140136975A (ko)
CN (2) CN106504697B (ko)
TW (2) TWI600004B (ko)
WO (1) WO2013137014A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117409B2 (en) 2012-03-14 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device with transistor and capacitor discharging gate of driving electrode and oxide semiconductor layer
US9552767B2 (en) 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
JP6277375B2 (ja) 2013-10-30 2018-02-14 株式会社Joled 表示装置の電源断方法および表示装置
WO2015063980A1 (ja) * 2013-10-30 2015-05-07 株式会社Joled 表示装置の電源断方法および表示装置
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US20160034960A1 (en) 2014-07-31 2016-02-04 Internet Connectivity Group, Inc. Systems and methods for serving content to merchandising communication systems
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105139795B (zh) * 2015-09-22 2018-07-17 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
US9576174B1 (en) 2015-10-12 2017-02-21 Cloverleaf Media, LLC Systems and methods for serving pixel mapped content to merchandising communication systems
USD791617S1 (en) 2015-10-12 2017-07-11 Cloverleaf Media Llc Digital signage device
US9844156B2 (en) 2015-10-12 2017-12-12 Cloverleaf Media, LLC LED retail digital signage
CN111406280B (zh) * 2017-12-06 2022-12-06 株式会社半导体能源研究所 半导体装置、显示装置、电子设备及工作方法
WO2019176568A1 (ja) 2018-03-16 2019-09-19 三菱ケミカル株式会社 シートモールディングコンパウンド及び炭素繊維複合材料成形品
CN111383596A (zh) 2020-03-25 2020-07-07 昆山国显光电有限公司 像素电路、显示面板和像素电路的驱动方法

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01134497A (ja) 1987-11-20 1989-05-26 Semiconductor Energy Lab Co Ltd 液晶表示装置の電源回路
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH0990317A (ja) 1995-09-27 1997-04-04 Canon Inc 液晶ディスプレイ
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3308880B2 (ja) 1997-11-07 2002-07-29 キヤノン株式会社 液晶表示装置と投写型液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1198172C (zh) 1999-12-03 2005-04-20 三菱电机株式会社 液晶显示装置
JP3835967B2 (ja) 2000-03-03 2006-10-18 アルパイン株式会社 Lcd表示装置
CN1220098C (zh) 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP2002026312A (ja) 2000-07-06 2002-01-25 National Institute Of Advanced Industrial & Technology 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003131633A (ja) 2001-10-29 2003-05-09 Sony Corp 表示装置の駆動方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP4218249B2 (ja) 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4103425B2 (ja) 2002-03-28 2008-06-18 セイコーエプソン株式会社 電気光学装置、電子機器及び投射型表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4759906B2 (ja) 2002-12-12 2011-08-31 ソニー株式会社 液晶表示装置およびその制御方法、ならびに携帯端末
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4608864B2 (ja) 2003-09-29 2011-01-12 セイコーエプソン株式会社 電気光学装置、その駆動回路および電子機器
JP2005122076A (ja) * 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd El表示装置
JP2005157157A (ja) * 2003-11-28 2005-06-16 Toppoly Optoelectronics Corp 残留映像除去電気回路
JP2005208261A (ja) 2004-01-21 2005-08-04 Seiko Epson Corp 電気光学装置、その駆動回路および駆動方法、ならびに電子機器
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006047500A (ja) 2004-08-02 2006-02-16 Seiko Epson Corp 表示パネル駆動回路、表示装置及び電子機器
TWI237229B (en) 2004-08-23 2005-08-01 Chunghwa Picture Tubes Ltd Electronic discharging control circuit and method thereof for LCD
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101069226B (zh) 2004-12-27 2010-09-29 京瓷株式会社 图像显示装置及其驱动方法
KR100885573B1 (ko) 2004-12-27 2009-02-24 교세라 가부시키가이샤 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006243174A (ja) * 2005-03-01 2006-09-14 Sony Corp 電源投入方法
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006251453A (ja) 2005-03-11 2006-09-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその駆動方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100731741B1 (ko) * 2005-04-29 2007-06-22 삼성에스디아이 주식회사 유기전계발광장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5178005B2 (ja) 2005-12-28 2013-04-10 株式会社半導体エネルギー研究所 表示装置及び電子機器
EP1804229B1 (en) 2005-12-28 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for inspecting the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007272203A (ja) 2006-03-06 2007-10-18 Nec Corp 表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101310912B1 (ko) 2006-06-30 2013-09-25 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
FR2905027B1 (fr) 2006-08-21 2013-12-20 Lg Philips Lcd Co Ltd Dispositif d'affichage a cristaux liquides et son procede de pilotage
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US20080100595A1 (en) 2006-10-31 2008-05-01 Tpo Displays Corp. Method for eliminating power-off residual image in a system for displaying images
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5665256B2 (ja) 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4245057B2 (ja) * 2007-02-21 2009-03-25 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
JP2009042263A (ja) 2007-08-06 2009-02-26 Seiko Epson Corp 画像表示装置及びその制御方法
JP5023906B2 (ja) * 2007-09-12 2012-09-12 ソニー株式会社 表示装置及び表示装置の駆動方法
US8102346B2 (en) 2007-09-20 2012-01-24 Sony Corporation Electro-optical device and electronic apparatus including the same
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009133913A (ja) * 2007-11-28 2009-06-18 Sony Corp 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5157467B2 (ja) * 2008-01-18 2013-03-06 ソニー株式会社 自発光型表示装置およびその駆動方法
JP2009186542A (ja) 2008-02-04 2009-08-20 Seiko Epson Corp プロジェクタ
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP2009271392A (ja) 2008-05-09 2009-11-19 Sony Corp 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101633142B1 (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR100986915B1 (ko) 2008-11-26 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP2010128183A (ja) * 2008-11-27 2010-06-10 Toshiba Mobile Display Co Ltd アクティブマトリクス型の表示装置およびその駆動方法
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4844634B2 (ja) * 2009-01-06 2011-12-28 ソニー株式会社 有機エレクトロルミネッセンス発光部の駆動方法
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010281909A (ja) * 2009-06-02 2010-12-16 Panasonic Corp 画像表示装置
KR101073353B1 (ko) * 2009-10-19 2011-10-14 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR101082254B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR102188443B1 (ko) 2009-11-13 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107886916B (zh) 2009-12-18 2021-09-21 株式会社半导体能源研究所 液晶显示装置及其驱动方法
KR20220153688A (ko) 2009-12-18 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102011801B1 (ko) 2010-01-20 2019-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
MY187143A (en) * 2010-01-20 2021-09-03 Semiconductor Energy Lab Semiconductor device
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
KR101142660B1 (ko) * 2010-02-09 2012-05-03 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101351416B1 (ko) * 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
KR101751998B1 (ko) 2010-07-22 2017-06-28 엘지디스플레이 주식회사 유기 발광다이오드 표시장치 및 그 구동방법
TWI415076B (zh) * 2010-11-11 2013-11-11 Au Optronics Corp 有機發光二極體之像素驅動電路
KR20120065139A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 표시 장치를 위한 화소, 이를 이용한 표시 장치 및 그 구동 방법
CN102646389B (zh) * 2011-09-09 2014-07-23 京东方科技集团股份有限公司 Oled面板及oled面板驱动方法
KR101963126B1 (ko) * 2011-12-06 2019-04-02 삼성디스플레이 주식회사 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
US20130169663A1 (en) * 2011-12-30 2013-07-04 Samsung Electronics Co., Ltd. Apparatus and method for displaying images and apparatus and method for processing images

Also Published As

Publication number Publication date
CN104170001B (zh) 2017-03-01
KR20210078571A (ko) 2021-06-28
US20130241431A1 (en) 2013-09-19
JP2014130310A (ja) 2014-07-10
TWI600004B (zh) 2017-09-21
US11013087B2 (en) 2021-05-18
CN106504697B (zh) 2019-11-26
JP2020112831A (ja) 2020-07-27
TW201346881A (zh) 2013-11-16
CN106504697A (zh) 2017-03-15
CN104170001A (zh) 2014-11-26
WO2013137014A1 (en) 2013-09-19
TW201735006A (zh) 2017-10-01
TWI631551B (zh) 2018-08-01
JP2018049296A (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
JP7406021B2 (ja) 発光装置
JP7535635B2 (ja) 発光装置
KR20140136975A (ko) 발광 장치 및 그 구동 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20141001

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180206

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190122

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190718

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200131

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20200730

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200131

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20190718

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20190122

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20200730

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20200331

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20190904

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20190314

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20180206

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200910

Patent event code: PE09021S01D

AMND Amendment
PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20210527

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20201110

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20200910

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20200828

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20200730

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20200331

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20200131

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20190904

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20190718

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20190314

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20190122

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20180206

X601 Decision of rejection after re-examination
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20210616