KR20140119913A - 박막 트랜지스터 액정표시장치 - Google Patents

Abstract

본 발명은 박막 트랜지스터 액정표시장치를 개시한다. 개시된 본 발명의 박막 트랜지스터 액정표시장치는, 복수개의 화소 영역들이 구획된 하부기판; 상기 화소 영역들 각각은 교차 배치된 복수개의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 평행하면서 상기 데이터 라인과 교차하도록 배치된 복수개의 공통 라인과, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 스위칭 소자와, 상기 화소 영역에 교대로 배치된 화소 전극 및 공통 전극을 포함하고, 상기 화소 영역에 배치된 컬러필터층; 상기 화소 영역과 인접하고 상기 게이트 라인 및 공통 라인과 오버랩되는 영역에 배치된 컬러필터패턴; 상기 하부기판과 합착되는 상부기판; 상기 상부기판과 하부기판의 셀갭 유지를 위해 배치되는 셀갭 컬럼 스페이서와 눌림 방지를 위해 배치되는 눌림 컬럼 스페이서; 및 상기 셀갭 컬럼 스페이서와 대응되는 상기 컬러필터패턴 상에 형성된 차단층을 포함한다.
본 발명의 박막 트랜지스터 액정표시장치는, 컬러필터층들의 단차를 이용하여 동일한 두께로 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서를 형성하지만, 눌림 컬럼 스페이서와 어레이 기판 사이의 공간을 확보할 수 있는 효과가 있다.

Description

박막 트랜지스터 액정표시장치{THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 박막 트랜지스터 액정표시장치에 관한 것이다.

통상적으로 액정표시장치(Liquid Crystal Display)는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정표시장치는 주로 컬러필터 어레이가 형성되는 컬러필터 기판과 박막 트랜지스터(TFT: Thin Film Transistor) 어레이가 형성되는 박막 트랜지스터 어레이 기판이 액정을 사이에 두고 합착되어 형성된다.

최근에는 액정표시장치의 협소한 시야각 문제를 해결하기 위해 여러가지 새로운 방식을 채용한 액정표시장치가 개발되고 있다. 광시야각 특성을 갖는 액정표시장치는 횡전계 방식(IPS:in-plane switching mode), OCB 방식(optically compensated birefrigence mode) 및 FFS(Fringe Field Swithching) 방식 등이 있다.

이중 상기 횡전계 방식 액정표시장치는 화소 전극과 공통 전극을 동일한 기판 상에 배치하여 전극들 간에 수평 전계가 발생하도록 한다. 이로 인하여 액정 분자들의 장축이 기판에 대해서 수평 방향으로 배열되어 종래 TN(Twisted Nematic) 방식 액정표시장치에 비해 광시야각 특성이 있다.

또한, 박막 트랜지스터 어레이 기판 상에 컬러필터 어레이가 형성된 COT (Color filter On TFT) 구조의 어레이 기판이 개발되었는데, 이는 상부 및 하부 기판을 합착하는 공정에서 고려되는 합착 마진을 줄여 개구율 등의 향상을 목적으로 하는 것이다.

상기 COT 구조의 어레이 기판은 박막 트랜지스터 어레이가 형성된 기판 상에 컬러필터와 블랙 매트릭스(Black Matrix)를 중첩 형성하여 제조한다. 즉, 종래 컬러필터 어레이 기판 상에 형성하던 블랙 매트릭스는 박막 트랜지스터 어레이 기판의 박막 트랜지스터(TFT), 게이트 라인 및 데이터 라인과 대응되는 영역에 형성되고, 화소 전극과 공통 전극이 형성된 화소 영역에는 적색(R), 녹색(G) 및 청색(B) 컬러필터들을 형성하여 제조한다.

이와 같이, COT 구조의 박막 트랜지스터 어레이 기판은 종래 컬러필터기판 상에 형성되던 블랙 매트릭스를 그대로 사용하기 때문에 개구율 향상에 한계가 있고, 박막 트랜지스터 어레이 기판의 제조 공정에 컬러필터기판의 제조공정을 그대로 적용하기 때문에 공정이 복잡한 단점이 있다.

본 발명은, COT 구조를 갖는 어레이 기판에 블랙 매트릭스를 제거하여 개구율을 향상시킨 박막 트랜지스터 액정표시장치를 제공하는데 그 목적이 있다.

또한, 본 발명은, 컬러필터층들의 단차를 이용하여 동일한 두께로 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서를 형성하지만, 눌림 컬럼 스페이서와 어레이 기판 사이의 공간을 확보할 수 있는 박막 트랜지스터 액정표시장치를 제공하는데 다른 목적이 있다.

또한, 본 발명은 컬러필터층들의 단차를 이용하여 광학 밀도(Optical Density)가 높은 재질로 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서를 형성할 수 있어 빛샘 불량을 개선한 박막 트랜지스터 액정표시장치를 제공하는데 또 다른 목적이 있다.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 박막 트랜지스터 액정표시장치는, 복수개의 화소 영역들이 구획된 하부기판; 상기 화소 영역들 각각은 교차 배치된 복수개의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 평행하면서 상기 데이터 라인과 교차하도록 배치된 복수개의 공통 라인과, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 스위칭 소자와, 상기 화소 영역에 교대로 배치된 화소 전극 및 공통 전극을 포함하고, 상기 화소 영역에 배치된 컬러필터층; 상기 화소 영역과 인접하고 상기 게이트 라인 및 공통 라인과 오버랩되는 영역에 배치된 컬러필터패턴; 상기 하부기판과 합착되는 상부기판; 상기 상부기판과 하부기판의 셀갭 유지를 위해 배치되는 셀갭 컬럼 스페이서와 눌림 방지를 위해 배치되는 눌림 컬럼 스페이서; 및 상기 셀갭 컬럼 스페이서와 대응되는 상기 컬러필터패턴 상에 형성된 차단층을 포함한다.

또한, 본 발명의 박막 트랜지스터 액정표시장치는, 복수개의 화소 영역들이 구획된 하부기판; 상기 화소 영역들 각각은 교차 배치된 복수개의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 평행하면서 상기 데이터 라인과 교차하도록 배치된 복수개의 공통 라인과, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 스위칭 소자와, 상기 화소 영역에 교대로 배치된 화소 전극 및 공통 전극을 포함하고, 상기 화소 영역에 배치된 컬러필터층; 상기 화소 영역과 인접하고 상기 게이트 라인 및 공통 라인과 오버랩되는 영역에 배치된 컬러필터패턴; 상기 하부기판과 합착되는 상부기판; 상기 상부기판과 하부기판의 셀갭 유지를 위해 배치되는 셀갭 컬럼 스페이서와 눌림 방지를 위해 배치되는 눌림 컬럼 스페이서; 및 상기 셀갭 컬럼 스페이서와 대응되는 상기 컬러필터패턴 상에 형성된 차단층을 포함하고, 상기 컬러필터패턴의 하부에 금속 차단층이 형성된 것을 특징으로 한다.

본 발명의 박막 트랜지스터 액정표시장치는, COT 구조를 갖는 어레이 기판에 블랙 매트릭스를 제거하여 개구율을 향상시킨 효과가 있다.

또한, 본 발명의 박막 트랜지스터 액정표시장치는, 컬러필터층들의 단차를 이용하여 동일한 두께로 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서를 형성하지만, 눌림 컬럼 스페이서와 어레이 기판 사이의 공간을 확보할 수 있는 효과가 있다.

또한, 본 발명의 박막 트랜지스터 액정표시장치는, 컬러필터층들의 단차를 이용하여 광학 밀도(Optical Density)가 높은 재질로 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서를 형성할 수 있어 빛샘 불량을 개선한 효과가 있다.

도 1은 본 발명의 COT 구조를 갖는 박막 트랜지스터 어레이 기판의 화소 구조를 도시한 도면이다.
도 2는 상기 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ'선의 단면도이다.
도 3은 도 1의 컬럼스페이서 영역에서의 셀갭 스페이서와 눌림 스페이서의 배치 구조를 도시한 도면이다.
도 4a 내지 도 4c는 본 발명의 박막 트랜지스터 액정표시장치에 형성되는 컬러필터패턴의 구조들을 도시한 도면이다.
도 5a 및 도 5b는 본 발명의 박막 트랜지스터 액정표시장치에 형성되는 차단층의 구조들을 도시한 도면이다.
도 6은 본 발명의 다른 실시예에 따라 컬럼스페이서 영역의 셀갭 스페이서와 눌림 스페이서의 배치구조를 도시한 도면이다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명의 COT 구조를 갖는 박막 트랜지스터 어레이 기판의 화소 구조를 도시한 도면이고, 도 2는 상기 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ'선의 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 박막 트랜지스터 액정표시장치의 표시영역에는 복수개의 게이트 라인(101)과 데이터 라인(103)이 교차 배열되어 복수개의 화소 영역을 정의한다. 상기 게이트 라인(101)과 데이터 라인(103)의 교차 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.

상기 게이트 라인(101)과 인접한 영역에는 게이트 라인(101)과 평행하게 제 1 공통 라인(111)이 배치되어 있다. 상기 제 1 공통 라인(111)은 상기 데이터 라인(103)과도 교차된다.

상기 박막 트랜지스터의 게이트 전극은 상기 게이트 라인(101) 상에 형성되기 때문에 게이트 라인(101)과 게이트 전극 역할을 함께한다. 즉, 상기 게이트 라인(101)은 박막 트랜지스터 형성 영역에서는 게이트 전극(101)이 된다.

또한, 상기 제 1 공통 라인(111)은 화소 영역 방향으로 돌출된 제 1 공통전극(121)을 구비하는데, 상기 제1 공통전극(121)은 화소 영역의 양측 가장자리를 따라 인접한 데이터 라인(103)과 평행하게 형성된다.

상기 화소 영역에는 박막 트랜지스터와 제1 콘택홀(C1)을 통해 전기적으로 접속되는 제1 화소 전극(109) 및 상기 제1 화소 전극(109)과 일체로 형성되며 화소 영역 방향으로 분기된 복수개의 제2 화소 전극(109a)들이 배치된다. 또한, 상기 제1 공통 라인(111)과 화소 영역을 사이에 두고 마주하는 제2 공통 라인(106)이 배치되고, 상기 제2 공통 라인(106)은 화소 영역 방향으로 분기된 복수개의 제2 공통전극들(106a)과 일체로 형성된다.

상기 제2 화소 전극들(109a)과 제2 공통전극들(106a)은 화소 영역에서 일정한 간격을 두고 서로 교대로 배치되며, 화소 영역의 양측 가장자리에 배치되는 제 2 공통전극들(106a)은 제1 공통전극(121)과 소정 부분 서로 오버랩된다. 또한, 상기 제1 공통전극(121)은 일체로 형성된 제2 공통라인(106)과 제2 공통전극(106a)과 제 4 콘택홀(C4)을 통해 전기적으로 연결되어 있다.

상기 제1 화소 전극(109)은 상기 제1 공통라인(111)과 평행하며 일부가 제1 공통라인(111)과 오버랩되어 스토리지 커패시터를 형성한다.

또한, 액정표시장치의 패드 영역에는 상기 게이트 라인(101)으로부터 연장된 게이트 패드(120)가 형성되고, 상기 게이트 패드(120) 상에는 제 2 콘택홀(C2)을 통해 전기적으로 콘택된 게이트 패드 콘택전극(220)이 형성된다.

마찬가지로, 패드 영역에는 상기 데이터 라인(103)으로부터 연장된 데이터 패드(130)가 형성되고, 상기 데이터 패드(130) 상에는 제 3 콘택홀(C3)을 통해 전기적으로 콘택된 데이터 패드 콘택전극(230)이 형성된다.

도 1 및 2를 참조하면, 본 발명의 COT 구조를 갖는 박막 트랜지스터 어레이 기판은, 투명한 절연물질로된 하부기판(100)에 게이트 전극(101), 제 1 공통 라인(111), 상기 제1 공통 라인(111)으로부터 분기된 제1 공통전극(121), 게이트 패드(120) 및 데이터 패드(130)가 형성되어 있다.

상기 게이트 전극(101), 제1 공통 라인(111), 게이트 패드(120) 및 데이터 패드(130)는 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, 도면에서는 단일 금속막으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속막들을 적층하여 형성할 수 있다.

상기와 같이, 게이트 라인(게이트 전극: 101)이 형성된 하부기판(100)의 전면에는 게이트 절연막(102)이 형성되고, 상기 게이트 전극(101) 상부에는 게이트 절연막(102)을 사이에 두고 채널층(104)과 소스/드레인 전극(115a, 115b)이 형성되어 박막 트랜지스터를 이룬다.

상기 소스/드레인 전극(115a, 115b)과 데이터 라인(103)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, ITO(Indium Tin Oxide)와 같은 투명성 도전물질을 사용할 수 있다. 또한, 도면에서는 단일 금속막으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속막들을 적층하여 형성할 수 있다.

상기 소스/드레인 전극(115a, 115b) 및 데이터 라인(103)이 형성되어 있는 하부기판(100) 상에는 제1 보호막(119)이 형성되고 있고, 상기 제1 보호막(119) 상의 화소 영역에는 제1 화소 전극(109)과 제2 공통 전극(106a)이 형성되어 있다. 도 1을 참조하면, 상기 화소 영역의 제1 보호막(109) 상에는 제2 화소 전극(109a)과 제2 공통전극(106a)들이 서로 교대로 배치된다.

상기 제 1 화소 전극(109)은 제 1 콘택홀(C1)을 통하여 박막 트랜지스터의 드레인 전극(115b)과 전기적으로 연결된다.

상기 제1 화소 전극(109), 제2 공통라인(106), 제2 공통전극(106a) 및 제2 화소 전극(109a) 들은 투명성 도전 물질인 ITO, IZO, ITZO 중 어느 하나의 물질을 사용하거나, 상기 제1 화소 전극(109)과 제2 화소 전극(109a)은 투명성 도전물질로 형성하고, 상기 제2 공통라인(106) 및 제2 공통전극(106a)은 MoTi과 같은 불투명 도전물질을 사용할 수 있다.

또한, 게이트 패드 영역에는 게이트 라인(101)으로부터 연장된 게이트 패드(120)가 형성되어 있고, 상기 게이트 패드(120) 상에는 게이트 절연막(102), 제1 보호막(119)이 제거된 제2 콘택홀(C2)이 형성된다. 상기 게이트 패드 콘택전극(220)은 상기 제2 콘택홀(C2)을 통해 상기 게이트 패드(120)와 전기적으로 접촉된다.

데이터 패드 영역에서는 하부기판(100) 상에 데이터 패드(130)가 형성되고, 게이트 절연막(102)과 제1 보호막(119)의 일부가 제거된 제3 콘택홀(C3)을 통해 상기 데이터 패드 콘택전극(230)은 상기 데이터 패드(130)와 전기적으로 접촉된다.

상기와 같이, 박막 트랜지스터와 화소 전극들이 하부기판(100) 상에 형성되면, 상기 화소 영역에는 적색(R) 컬러필터층(150)을 형성한다. 또한, 상기 화소 영역의 둘레를 따라 데이터 라인(103), 게이트 라인(101) 및 제1 공통라인(111)과 오버랩되도록 컬러필터패턴(250)을 형성한다.

상기 컬러필터패턴(250)은 적색(R), 녹색(G) 및 청색(B) 컬러필터레진으로 패터닝된 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 적어도 두 개의 적층 구조로 형성될 수 있다. 이것은 고정된 것이 아니고, 경우에 따라 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 적어도 두 개 이상으로 적층 형성할 수도 있다.

또한, 도 1에서는 적색(R) 컬러필터층(150)이 형성된 화소 영역을 중심으로 설명하였지만, 인접한 녹색(G) 및 청색(B) 컬러필터층이 형성된 화소 영역도 동일한 구조로 형성된다.

또한, 상기 적색(R) 컬러필터층(150)이 형성된 화소 영역의 컬러필터패턴(250)에 적색(R) 컬러필터층을 포함하면, 화소 영역의 적색(R) 컬러필터층과 일체로 형성할 수 있다. 이것은 녹색(G) 및 청색(B) 컬러필터층들이 형성된 화소 영역에서도 마찬가지이다.

도 2에 도시된 바와 같이, 본 발명의 박막 트랜지스터 액정표시장치는 화소 영역에 형성된 적색(R) 컬러필터층(150)을 중심으로 화소 영역 외곽, 특히, 컬럼 스페이서 영역(CS 영역)에 컬러필터패턴(250)이 형성되어 있다.

또한, CS 영역과 대응되는 컬러필터패턴(250) 상에는 차단층(222)이 형성되어 있다. 상기 차단층(222)은 컬러필터패턴(250)과 대응되는 영역에 형성되고, 셀갭 컬럼 스페이서가 위치하는 영역에 형성된다. 또한, 상기 차단층(222)은 상기 데이터 라인(103)과 오버랩되도록 배치될 수 있다.

또한, 상기 차단층(222)은 적색(R), 녹색(G) 및 청색(B) 컬러 필터층들을 형성하는 컬러레진들과 동일한 물질로 형성된다. 즉, 적색(R), 녹색(G) 및 청색(B) 컬러필터층 중 어느 하나의 단일층으로 형성될 수 있다. 하지만, 경우에 따라 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 두 개 이상의 컬러필터층들을 적층하여 형성할 수 있다. 이와 관련해서는 도 5a 및 도 5b를 참조한다.

상기와 같이, 차단층(222)이 형성되면, 상기 하부기판(100) 전면에 제2 보호막(129)을 형성한다.

도 3은 도 1의 컬럼스페이서 영역에서의 셀갭 스페이서와 눌림 스페이서의 배치 구조를 도시한 도면이다.

도 1 내지 도 3을 함께 참조하면, 본 발명의 화소 영역의 비표시 영역인 컬럼스페이서 영역(CS 영역)에 컬러필터패턴이 배치되어 있다. 즉, 적색(R) 화소 영역의 CS 영역, 녹색(G) 화소 영역의 CS 영역 및 청색(B) 화소 영역의 CS 영역은 게이트 라인(101)과 제1 공통 라인(111)과 중첩되는 영역이다.

또한, 하부기판(100)을 포함하는 박막 트랜지스터 어레이 기판과 상부기판(200) 사이의 셀갭을 유지하기 위한 셀갭 컬럼 스페이서(CS1, CS2)들이 배치되거나, 눌림 방지를 위한 눌림 컬럼스페이서(CS3)들이 위치할 수 있다. 도면에서는 편의상 적색 화소 영역과 녹색 화소 영역에 셀갭 컬럼 스페이서(CS1, CS2)가 위치하고, 청색 화소 영역에 눌림 컬럼 스페이서(CS3)가 위치하는 것을 예로 들어 설명하였으나, 이것은 일 실시예에 관한 것으로 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서는 적색(R), 녹색(G) 및 청색(G) 화소 영역에 상관없이 배치될 수 있다.

즉, 각각의 화소 영역의 컬럼 스페이서 영역(CS 영역)에는 셀갭 컬럼 스페이서(C1, C2)가 배치되거나 눌림 컬럼 스페이서(CS3)가 배치될 수 있다. 본 발명에서는 셀갭 컬럼 스페이서(CS1, CS2)와 대응되는 화소 영역에 컬러필터층의 단일층 또는 복수층으로 차단층(222)을 형성하고, 눌림 컬럼 스페이서(CS3)와 대응되는 화소 영역에는 차단층(222)을 형성하지 않아, 눌림 컬럼 스페이서(CS3)와 박막 트랜지스터 어레이 기판 사이에 공간이 형성될 수 있도록 하였다.

만약, 상기와 같이 단차를 형성하지 않으며 셀갭 컬럼 스페이서(CS1, CS2)들의 두께를 눌림 컬럼 스페이서(CS3)의 두께보다 두껍게 형성하여, 눌림 컬럼 스페이서(CS3)와 박막 트랜지스터 어레이 기판과의 사이에 공간을 확보해야 한다.

또한, 서로 다른 두께의 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서를 형성하기 위해서는 서로 독립적인 2개의 마스크 공정을 사용하거나, 하프 톤 마스크 공정 또는 회절 마스크 공정을 이용해야 한다.

2번의 마스크 공정을 추가하면 공정이 복잡해지고, 하프 톤 마스크 공정 또는 회절 마스크 공정을 이용할 경우에는 한 번의 마스크 공정으로 컬럼 스페이서를 형성할 수 있는 재질의 광학 밀도보다 낮은 광학 밀도를 갖는 재질을 사용해야 하므로 빛 샘에 취약한 단점이 있다.

즉, 본 발명의 COT 구조를 갖는 박막 트랜지스터 어레이 기판과 같이 블랙 매트릭스를 제거한 구조에서는 컬럼 스페이서의 광학 밀도가 낮으면 빛 샘 불량이 야기되는 문제가 발생하기 때문에 광학 밀도가 높은 재질을 이용하여 컬럼 스페이서들을 형성해야 한다.

이와 같이, 본 발명에서는 광학 밀도가 높은 재질로 셀갭 컬럼 스페이서들(CS1, CS2)과 눌림 컬럼 스페이서(CS3)를 한 번의 마스크 공정으로 형성한다. 따라서, 이들의 두께는 동일한 두께를 갖는다. 또한, 상기 셀갭 컬럼 스페이서(CS1, CS2)와 대응되는 CS 영역에는 차단층(222)을 형성하고, 눌림 컬럼 스페이서(CS3)와 대응되는 CS 영역에는 차단층(222)을 형성하지 않아, 구조적으로 눌림 컬럼 스페이서(CS3) 영역에서 눌림 공간이 형성될 수 있도록 하였다.

구체적으로 설명하면, 상기 하부기판(100) 상에 박막 트랜지스터 어레이층(160)을 형성하고, 박막 트랜지스터 어레이층(160) 상에는 적색(R), 녹색(G) 및 청색(B) 컬러필터층들과 CS 영역의 컬러필터패턴(250)을 형성된다.

상기와 같이, 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 적어도 두 개 이상을 적층하여 형성한 컬러필터패턴(250)이 형성되면, 상기 상부기판(200)의 셀갭 컬럼스페이서들(CS1, CS2)과 대응되는 적색(R) 및 녹색(G) 화소 영역의 CS 영역에 차단층(222)을 형성한다. 상기 차단층(222)은 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 어느 하나 또는 두 개 이상의 컬러 필터층들을 적층하여 형성할 수 있다.

상기와 같이, 컬러필터패턴(250)이 형성된 하부기판(100) 상에 차단층(222)이 형성되면, 상기 하부기판(100) 상에 제2 보호막(129)을 형성하여 COT 구조를 갖는 박막 트랜지스터 어레이 기판을 완성한다.

상기 박막 트랜지스터 어레이 기판과 상부기판(200)이 합착되면, 상기 상부기판(200) 상에 형성되어 있는 컬럼 스페이서들 중 셀갭 컬럼스페이서들(CS1, CS2)은 하부기판(100)의 차단층(222) 상에 위치하여 하부기판(100: 박막 트랜지스터 어레이 기판)과 상부기판(200)의 셀갭을 유지한다.

하지만, 화소 영역 중 차단층(222)이 형성되지 않은 청색(B) 화소 영역의 CS 영역에서는 상부기판(200)의 눌림 컬럼스페이서(CS3)가 위치하여, 상기 눌림 컬럼 스페이서(CS3)와 제 2 보호막(129) 사이에 소정의 눌림 공간이 형성된다.

따라서, 셀갭 컬럼스페이서들(CS1, CS2)과 달리 제2 보호막(129)과 접촉되지 않는 눌림 컬럼 스페이서(CS3)와 박막 트랜지스터 어레이 기판은 소정의 간격(ΔＨ) 이격된다.

즉, 본 발명에서는 셀갭 컬럼 스페이서들(CS1,CS2)과 눌림 컬럼스페이서들(CS3)을 하나의 마스크 공정으로 동일한 두께로 형성하기 때문에 하프 톤 마스크 공정 또는 회절 마스크 공정으로 형성되는 컬럼 스페이서보다 광차단 특성이 우수하다. 왜냐하면, 하프톤 마스크 또는 회절 마스크 공정으로 컬럼 스페이서를 형성하기 위해서는 광학 밀도보다 훨씬 낮은 재질을 사용해야하기 때문이다.

따라서, 블랙 매트릭스를 제거한 본 발명의 COT 구조를 갖는 박막 트랜지스터 액정표시장치는 컬럼스페이서들(CS1, CS2, CS3)이 형성되는 영역에서 발생될 수 있는 빛 샘 불량을 제거 하였다.

도 4a 내지 도 4c는 본 발명의 박막 트랜지스터 액정표시장치에 형성되는 컬러필터패턴의 구조들을 도시한 도면이고, 도 5a 및 도 5b는 본 발명의 박막 트랜지스터 액정표시장치에 형성되는 차단층의 구조들을 도시한 도면이다.

도 4a 내지 도 5b를 참조하면, 본 발명의 적색(R), 녹색(G) 및 청색(B) 화소 영역의 CS 영역에 형성된 컬러필터패턴(250)은 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 임의로 선택된 두 개의 컬러필터층으로 형성할 수 있다.

또한, 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 임의의 순서로 적층하여 형성할 수 있다.

또한, 본 발명의 컬러필터패턴(250) 상에 형성되는 차단층(222)은, 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 임의로 선택된 어느 하나의 컬러필터층으로 형성될 수 있다. 하지만, 경우에 따라 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 임의로 선택된 2개의 컬러필터층으로 형성하거나, 3개의 컬러필터층들로 형성할 수 있다.

도 6은 본 발명의 다른 실시예에 따라 컬럼스페이서 영역의 셀갭 스페이서와 눌림 스페이서의 배치구조를 도시한 도면이다.

도 2 또는 3과 동일한 도면 부호는 동일한 구성부를 지칭하는 것으로서, 도 3과 구별되는 부분을 중심으로 설명하면 다음과 같다.

도 1, 2 및 도 6을 함께 참조하면, 본 발명의 화소 영역의 비표시 영역인 컬럼스페이서 영역(CS 영역)에 컬러필터패턴(250)이 배치되어 있다.

본 발명에서는 박막 트렌지스터 어레이층(160)과 컬러필터패턴(250) 사이에 금속 차단층(333)을 형성하였다. 상기 금속 차단층(333)은 화소 영역의 비표시 영역, 즉 CS 영역 뿐 아니라 데이터 라인이 형성되는 영역에도 형성될 수 있다.

상기 컬러필터패턴(250) 상에는 상기 상부기판(200)의 셀갭 컬럼스페이서들(CS1, CS2)과 대응되는 적색(R) 및 녹색(G) 화소 영역의 CS 영역에 차단층(222)을 형성한다. 상기 차단층(222)은 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 어느 하나 또는 두 개 이상의 컬러 필터층들을 적층하여 형성할 수 있다.

도 6에서는 금속 차단층(333)을 차단층(222)과 대응되는 영역에만 형성하였으나, 경우에 따라서는 각 화소 영역의 CS 영역에 형성할 수 있다.

상기와 같이, 컬러필터패턴(250)이 형성된 하부기판(100) 상에 차단층(222)이 형성되면, 상기 하부기판(100) 상에 제2 보호막(129)을 형성하여 COT 구조를 갖는 박막 트랜지스터 어레이 기판을 완성한다.

상기 박막 트랜지스터 어레이 기판과 상부기판(200)이 합착되면, 상기 상부기판(200) 상에 형성되어 있는 컬럼 스페이서들 중 셀갭 컬럼스페이서들(CS1, CS2)은 하부기판(100)의 차단층(222) 상에 위치하여 하부기판(100: 박막 트랜지스터 어레이 기판)과 상부기판(200)의 셀갭을 유지한다.

하지만, 화소 영역 중 차단층(222)이 형성되지 않은 청색(B) 화소 영역의 CS 영역에서는 상부기판(200)의 눌림 컬럼스페이서(CS3)가 위치하여, 상기 눌림 컬럼 스페이서(CS3)와 제 2 보호막(129) 사이에 소정의 눌림 공간이 형성된다.

따라서, 셀갭 컬럼스페이서들(CS1, CS2)과 달리 제2 보호막(129)과 접촉되지 않는 눌림 컬럼 스페이서(CS3)와 박막 트랜지스터 어레이 기판은 소정의 간격(ΔＨ) 이격된다.

본 발명의 다른 실시예에서는 적색(R), 녹색(G) 및 청색(B) 화소 영역을 중심으로 비표시 영역(도 1의 CS 영역과 데이터 라인 영역)에 금속 차단층(333)을 형성하고, 금속 차단층(333) 상에 컬러필터패턴(250)과 차단층(222)이 적층되도록 하여, 빛 샘 차단 특성을 개선하였다.

101: 게이트 라인(게이트 전극) 103: 데이터 라인
104: 채널층 115a: 소스 전극
115b: 드레인 전극 119: 제1 보호막
109: 제1 화소 전극 109a: 제2 화소 전극
222: 차단층 250: 컬러필터패턴
333: 금속 차단층
CS1,CS2: 셀갭 컬럼 스페이서 CS3: 눌림 컬럼 스페이서

Claims (14)

1. 복수개의 화소 영역들이 구획된 하부기판;
   상기 화소 영역들 각각은 교차 배치된 복수개의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 평행하면서 상기 데이터 라인과 교차하도록 배치된 복수개의 공통 라인과, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 스위칭 소자와, 상기 화소 영역에 교대로 배치된 화소 전극 및 공통 전극을 포함하고, 상기 화소 영역에 배치된 컬러필터층;
   상기 화소 영역과 인접하고 상기 게이트 라인 및 공통 라인과 오버랩되는 영역에 배치된 컬러필터패턴;
   상기 하부기판과 합착되는 상부기판;
   상기 상부기판과 하부기판의 셀갭 유지를 위해 배치되는 셀갭 컬럼 스페이서와 눌림 방지를 위해 배치되는 눌림 컬럼 스페이서; 및
   상기 셀갭 컬럼 스페이서와 대응되는 상기 컬러필터패턴 상에 형성된 차단층을 포함하는 박막 트랜지스터 액정표시장치.
   
2. 제1항에 있어서, 상기 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서의 두께는 동일한 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
   
3. 제1항에 있어서, 상기 컬러필터층은 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
   
4. 제3항에 있어서, 상기 차단층은 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 어느 하나의 단일층으로 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
   
5. 제1항에 있어서, 상기 컬러필터패턴은 상기 데이터 라인과 중첩되는 영역에 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
   
6. 제1항에 있어서, 상기 컬러필터패턴은 적색(R) 녹색(G) 및 청색(B) 컬러필터층들 중 적어도 두 개 이상을 적층하여 형성된 박막 트랜지스터 액정표시장치.
   
7. 복수개의 화소 영역들이 구획된 하부기판;
   상기 화소 영역들 각각은 교차 배치된 복수개의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 평행하면서 상기 데이터 라인과 교차하도록 배치된 복수개의 공통 라인과, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 스위칭 소자와, 상기 화소 영역에 교대로 배치된 화소 전극 및 공통 전극을 포함하고, 상기 화소 영역에 배치된 컬러필터층;
   상기 화소 영역과 인접하고 상기 게이트 라인 및 공통 라인과 오버랩되는 영역에 배치된 컬러필터패턴;
   상기 하부기판과 합착되는 상부기판;
   상기 상부기판과 하부기판의 셀갭 유지를 위해 배치되는 셀갭 컬럼 스페이서와 눌림 방지를 위해 배치되는 눌림 컬럼 스페이서; 및
   상기 셀갭 컬럼 스페이서와 대응되는 상기 컬러필터패턴 상에 형성된 차단층을 포함하고,
   상기 컬러필터패턴의 하부에 금속 차단층이 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
   
8. 제7항에 있어서, 상기 셀갭 컬럼 스페이서와 눌림 컬럼 스페이서의 두께는 동일한 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
   
9. 제7항에 있어서, 상기 컬러필터층은 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
   
10. 제9항에 있어서, 상기 차단층은 적색(R), 녹색(G) 및 청색(B) 컬러필터층들 중 어느 하나의 단일층으로 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
    
11. 제7항에 있어서, 상기 컬러필터패턴은 상기 데이터 라인과 중첩되는 영역에 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
    
12. 제7항에 있어서, 상기 컬러필터패턴은 적색(R) 녹색(G) 및 청색(B) 컬러필터층들 중 적어도 두 개 이상을 적층하여 형성된 박막 트랜지스터 액정표시장치.
    
13. 제7항에 있어서, 상기 금속 차단층은 상기 화소 전극 및 공통 전극과 동일한 금속으로 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
    
14. 제6항에 있어서, 상기 금속 차단층은 상기 데이터 라인과 중첩 영역에 배치된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
    

Images