[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20140114532A - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR20140114532A
KR20140114532A KR1020130028545A KR20130028545A KR20140114532A KR 20140114532 A KR20140114532 A KR 20140114532A KR 1020130028545 A KR1020130028545 A KR 1020130028545A KR 20130028545 A KR20130028545 A KR 20130028545A KR 20140114532 A KR20140114532 A KR 20140114532A
Authority
KR
South Korea
Prior art keywords
electrode
silver
thin film
silicon thin
semiconductor substrate
Prior art date
Application number
KR1020130028545A
Other languages
Korean (ko)
Inventor
김현철
이명원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130028545A priority Critical patent/KR20140114532A/en
Publication of KR20140114532A publication Critical patent/KR20140114532A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/206Electrodes for devices having potential barriers
    • H10F77/211Electrodes for devices having potential barriers for photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/10Semiconductor bodies
    • H10F77/16Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166Amorphous semiconductors
    • H10F77/1662Amorphous semiconductors including only Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/244Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양전지는 제1 도전성 타입의 반도체 기판; 반도체 기판의 전면(front surface)에 위치하는 제2 도전성 타입의 에미터부; 에미터부 위에 위치하며, 제2 도전성 타입의 불순물이 고농도로 도핑된 비정질 실리콘을 포함하는 제1 실리콘 박막층; 제1 실리콘 박막층 위에 위치하며, 제1 실리콘 박막층과 전기적으로 연결되는 제1 투명 도전층; 제1 투명 도전층 위에 위치하며, 제1 투명 도전층과 전기적으로 연결되는 제1 전극; 및 반도체 기판의 후면에 위치하는 제2 전극을 포함하며, 제1 전극은 구리(Ag) 입자에 은(Ag)이 코팅되어 있는 Cu-Ag 코어 셀 구조(Cu-Ag core shell)의 금속 입자와, 상기 금속 입자들의 접촉 영역에 위치하는 금속 바인더를 포함한다.A solar cell according to an embodiment of the present invention includes a semiconductor substrate of a first conductivity type; An emitter portion of a second conductivity type located on a front surface of the semiconductor substrate; A first silicon thin film layer located on the emitter portion and including amorphous silicon doped with a high concentration of an impurity of the second conductivity type; A first transparent conductive layer located on the first silicon thin film layer and electrically connected to the first silicon thin film layer; A first electrode located on the first transparent conductive layer and electrically connected to the first transparent conductive layer; And a second electrode positioned on the rear surface of the semiconductor substrate, wherein the first electrode comprises a metal particle of a Cu-Ag core shell structure in which silver (Ag) is coated on the silver (Ag) And a metal binder positioned in a contact area of the metal particles.

Description

태양전지{SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양전지에 관한 것이다. The present invention relates to a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells produce electric energy from solar energy, and they are attracting attention because they have abundant energy resources and there is no problem about environmental pollution.

일반적인 태양전지는 p형과 n형처럼 서로 다른 도전성 타입(conductivity type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductivity types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types.

이러한 태양전지에 빛이 입사되면 반도체부에서 전자-정공 쌍이 생성되고, 생성된 전하는 p-n 접합에 의해 n형 반도체부와 p형 반도체부로 각각 이동하므로, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다.When light is incident on the solar cell, electron-hole pairs are generated in the semiconductor portion, and the generated electric charge moves to the n-type semiconductor portion and the p-type semiconductor portion by the pn junction, and moves to the p-type semiconductor portion.

그리고 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집된다.And the transferred electrons and holes are collected by the p-type semiconductor portion and the different electrode connected to the n-type semiconductor portion, respectively.

본 발명이 이루고자 하는 기술적 과제는 산화 안정성이 우수한 구리 전극을 구비한 태양전지를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a solar cell having a copper electrode with excellent oxidation stability.

본 발명의 한 특징에 따른 태양전지는, 반도체 기판; 반도체 기판과 p-n 접합을 형성하는 에미터부; 에미터부 위에 위치하며, 에미터부의 일부를 노출하는 복수의 개구부를 포함하는 제1 유전층; 개구부에 의해 노출된 에미터부와 전기적으로 연결되는 제1 전극; 및 반도체 기판과 전기적으로 연결되는 제2 전극을 포함하고, 제1 전극은 구리(Ag) 입자에 은(Ag)이 코팅되어 있는 Cu-Ag 코어 셀 구조(Cu-Ag core shell)의 금속 입자와, 상기 금속 입자들의 접촉 영역에 위치하는 금속 바인더를 포함한다.A solar cell according to one aspect of the present invention includes: a semiconductor substrate; An emitter section forming a p-n junction with the semiconductor substrate; A first dielectric layer located over the emitter portion and including a plurality of openings exposing a portion of the emitter portion; A first electrode electrically connected to the emitter portion exposed by the opening; And a second electrode electrically connected to the semiconductor substrate, wherein the first electrode comprises a metal particle of a Cu-Ag core shell structure in which silver (Ag) is coated on the silver (Ag) And a metal binder positioned in a contact area of the metal particles.

금속 바인더는 50 내지 60 중량%의 비스무스(Bi)와 40 내지 50 중량%의 주석(Sn)으로 형성된 저융점 합금을 포함하는 무기물로 형성되거나, 은 아세테이트 및 은 암모늄과 같은 유기 은을 포함하는 유기물로 형성될 수 있다.The metal binder may be formed of an inorganic material containing 50 to 60 wt% of bismuth (Bi) and a low melting point alloy of 40 to 50 wt% of tin (Sn), or may be formed of an organic material containing organic silver such as silver acetate and silver silver As shown in FIG.

금속 바인더가 저융점 합금으로 형성될 때, 저융점 합금은 230℃ 이하의 융점을 갖고, 2㎛ 이하의 단분산 분말 형태를 갖는다.When the metal binder is formed of a low melting point alloy, the low melting point alloy has a melting point of 230 DEG C or less and a monodisperse powder shape of 2 mu m or less.

금속 입자의 구리는 플레이크(flake) 형상으로 형성될 수 있으며, 10 내지 30 중량%의 은(Ag)과 70 내지 90 중량%의 구리로 형성될 수 있다.The copper of the metal particles may be formed in a flake shape, and may be formed of 10 to 30% by weight of silver (Ag) and 70 to 90% by weight of copper.

본 발명의 다른 예에 따른 태양전지는, 제1 도전성 타입의 반도체 기판; 반도체 기판의 전면(front surface)에 위치하는 제2 도전성 타입의 에미터부; 에미터부 위에 위치하며, 제2 도전성 타입의 불순물이 고농도로 도핑된 비정질 실리콘을 포함하는 제1 실리콘 박막층; 제1 실리콘 박막층 위에 위치하며, 제1 실리콘 박막층과 전기적으로 연결되는 제1 투명 도전층; 제1 투명 도전층 위에 위치하며, 제1 투명 도전층과 전기적으로 연결되는 제1 전극; 및 반도체 기판의 후면에 위치하는 제2 전극을 포함하며, 제1 전극은 구리(Ag) 입자에 은(Ag)이 코팅되어 있는 Cu-Ag 코어 셀 구조(Cu-Ag core shell)의 금속 입자와, 상기 금속 입자들의 접촉 영역에 위치하는 금속 바인더를 포함한다.A solar cell according to another embodiment of the present invention includes: a semiconductor substrate of a first conductivity type; An emitter portion of a second conductivity type located on a front surface of the semiconductor substrate; A first silicon thin film layer located on the emitter portion and including amorphous silicon doped with a high concentration of an impurity of the second conductivity type; A first transparent conductive layer located on the first silicon thin film layer and electrically connected to the first silicon thin film layer; A first electrode located on the first transparent conductive layer and electrically connected to the first transparent conductive layer; And a second electrode positioned on the rear surface of the semiconductor substrate, wherein the first electrode comprises a metal particle of a Cu-Ag core shell structure in which silver (Ag) is coated on the silver (Ag) And a metal binder positioned in a contact area of the metal particles.

금속 바인더는 50 내지 60 중량%의 비스무스(Bi)와 40 내지 50 중량%의 주석(Sn)으로 형성된 저융점 합금을 포함하는 무기물로 형성되거나, 은 아세테이트 및 은 암모늄과 같은 유기 은을 포함하는 유기물로 형성될 수 있다.The metal binder may be formed of an inorganic material containing 50 to 60 wt% of bismuth (Bi) and a low melting point alloy of 40 to 50 wt% of tin (Sn), or may be formed of an organic material containing organic silver such as silver acetate and silver silver As shown in FIG.

금속 바인더가 저융점 합금으로 형성될 때, 저융점 합금은 230℃ 이하의 융점을 갖고, 2㎛ 이하의 단분산 분말 형태를 갖는다.When the metal binder is formed of a low melting point alloy, the low melting point alloy has a melting point of 230 DEG C or less and a monodisperse powder shape of 2 mu m or less.

금속 입자의 구리는 플레이크(flake) 형상으로 형성될 수 있으며, 10 내지 30 중량%의 은(Ag)과 70 내지 90%의 구리로 형성될 수 있다.The copper of the metal particles may be formed in a flake shape, and may be formed of 10 to 30% by weight of silver (Ag) and 70 to 90% of copper.

제1 실리콘 박막층은 a-Si:H 또는 a-SiC:H로 이루어질 수 있고, 에미터부와 제1 실리콘 박막층 사이에는 a-Si:H로 이루어지는 제1 진성 반도체층이 위치할 수 있다.The first silicon thin film layer may be made of a-Si: H or a-SiC: H, and a first intrinsic semiconductor layer made of a-Si: H may be positioned between the emitter part and the first silicon thin film layer.

태양전지는 반도체 기판과 제2 전극 사이에 위치하는 후면 전계부를 더 포함할 수 있다.The solar cell may further include a rear electric field portion located between the semiconductor substrate and the second electrode.

이때, 한 예로, 후면 전계부는 반도체 기판의 후면 전체 영역에 형성될 수 있으며, 제2 전극은 후면 전계부의 후면 전체 영역에 형성될 수 있다.In this case, for example, the rear electric field portion may be formed in the entire rear region of the semiconductor substrate, and the second electrode may be formed in the entire rear region of the rear electric field portion.

다른 예로, 후면 전계부는 반도체 기판의 일부 영역에만 형성될 수 있고, 제2 전극은 반도체 기판의 후면 전체 영역 또는 후면 전계부와 대응하는 일부 영역에만 형성될 수 있다.As another example, the rear electric field portion may be formed only in a partial region of the semiconductor substrate, and the second electrode may be formed only in the entire rear region of the semiconductor substrate or in a partial region corresponding to the rear electric field portion.

반도체 기판과 제2 전극 사이에는 제1 도전성 타입의 불순물이 고농도로 도핑된 a-Si:H 또는 a-SiC:H로 이루어지는 제2 실리콘 박막층이 위치할 수 있다.A second silicon thin film layer made of a-Si: H or a-SiC: H doped with impurities of the first conductivity type at a high concentration may be interposed between the semiconductor substrate and the second electrode.

그리고 반도체 기판과 제2 실리콘 박막층 사이에는 a-Si:H로 이루어지는 제2 진성 반도체층이 위치할 수 있고, 제2 실리콘 박막층과 제2 전극 사이에는 제2 투명 도전층이 위치할 수 있다.A second intrinsic semiconductor layer of a-Si: H may be positioned between the semiconductor substrate and the second silicon thin film layer, and a second transparent conductive layer may be positioned between the second silicon thin film layer and the second electrode.

이러한 특징에 따르면, 구리(Cu)의 표면에 은(Ag)이 코팅된 Cu-Ag 코어 셀 구조의 금속입자를 사용하여 전극을 형성하므로, 금속 입자의 산화로 인해 저항이 증가하는 문제를 억제할 수 있다.According to this aspect, since the electrode is formed using the metal particles of the Cu-Ag core cell structure in which silver (Ag) is coated on the surface of copper (Cu), the problem of increase in resistance due to oxidation of the metal particles is suppressed .

예를 들면, 통상의 구리 입자는 대략 180℃의 공정 온도에서 산화가 시작되지만, 상기한 구조의 금속 입자에서는 산화 개시 온도가 230℃까지 지연되므로, 태양전지의 공정 온도를 최대 230℃ 정도까지 확보하는 것이 가능하다.For example, in normal copper particles, oxidation starts at a process temperature of about 180 ° C. However, since the oxidation start temperature is delayed to 230 ° C. in the metal particles having the above-mentioned structure, the process temperature of the solar cell can be secured up to 230 ° C. It is possible to do.

결정질 실리콘과 비정질 실리콘을 이종 접합하여 형성하는 태양전지의 경우 비정질 실리콘을 사용하기 때문에 태양전지를 제조하는 동안의 공정 온도가 대략 250℃ 이하로 제한된다. 따라서, 상기 공정 온도 이하에서 만족스러운 비저항을 갖는 전극을 얻기 위해서는 수십에서 수백 나노미터의 크기를 갖는 은 입자를 전극 재료로 사용해야 한다.In the case of a solar cell formed by heterojunctions of crystalline silicon and amorphous silicon, the amorphous silicon is used, so that the process temperature during the production of the solar cell is limited to about 250 DEG C or less. Therefore, in order to obtain an electrode having satisfactory resistivity below the above-mentioned process temperature, silver particles having a size of tens to hundreds of nanometers should be used as an electrode material.

그런데, 은 입자를 수십 내지 수백 나노미터의 크기로 제조하려면 은 입자의 크기를 수십 미크론의 크기로 제조하는 경우에 비해 제조 비용이 증가하므로, 이종 접합 태양전지의 전극 재료로 은 입자를 사용하는 것은 제조 비용 측면에서 바람직하지 못하다.However, in order to manufacture silver particles with a size of several tens to several hundreds of nanometers, the manufacturing cost is increased as compared with the case where the silver particles are made to have a size of several tens of microns. Therefore, using silver particles as the electrode material of the heterojunction solar cell It is not preferable from the viewpoint of manufacturing cost.

하지만, Cu-Ag 코어 셀 구조의 금속 입자는 은 입자와 유사한 비저항 특성 및 용융 온도를 갖는 한편, 구리 입자에 비해 산화 개시 온도가 높은 특징을 갖는다.However, the metal particles of the Cu-Ag core cell structure have a resistivity characteristic and a melting temperature similar to those of silver particles, and have a higher oxidation starting temperature than copper particles.

따라서, 저온 공정이 요구되는 태양전지, 예를 들어 이종 접합 태양전지의 전극 재료로 Cu-Ag 코어 셀 구조의 금속 입자를 사용하면 태양전지의 제조 원가를 낮추면서도 은 입자를 사용하는 것과 유사한 특성을 얻을 수 있다.Therefore, when metal particles of a Cu-Ag core cell structure are used as an electrode material of a solar cell requiring a low-temperature process, for example, a hetero-junction solar cell, characteristics similar to those of using silver particles Can be obtained.

그리고 금속 바인더를 사용하면, 금속 입자간의 접촉 영역에 금속 바인더가 위치하게 되므로, 전극의 비저항을 감소시킬 수 있다.When the metal binder is used, the metal binder is located in the contact region between the metal particles, so that the specific resistance of the electrode can be reduced.

그리고, 금속 입자, 특히 구리를 플레이크 형상으로 형성하면, 금속 입자간의 접촉 영역이 구(球)형 입자에 비해 증가하므로, 전극의 비저항을 더욱 감소시킬 수 있다.If the metal particles, particularly copper, are formed in the form of flakes, the contact area between the metal particles is increased as compared with spherical particles, so that the resistivity of the electrode can be further reduced.

도 1은 본 발명의 제1 실시예에 따른 태양전지의 일부 단면도이다.
도 2는 도 1의 "A"부분 확대도이다.
도 3은 Cu-Ag 코어 셀 구조의 금속 입자의 산화 지연 결과를 나타내는 그래프이다.
도 4는 금속 입자의 종류에 따른 비저항을 나타내는 표이다.
도 5는 도 1의 변형 실시예에 따른 태양전지의 일부 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 태양전지의 일부 단면도이다.
1 is a partial cross-sectional view of a solar cell according to a first embodiment of the present invention.
2 is an enlarged view of a portion "A" in Fig.
3 is a graph showing the results of delayed oxidation of metal particles in a Cu-Ag core cell structure.
4 is a table showing specific resistances according to kinds of metal particles.
5 is a partial cross-sectional view of a solar cell according to a modified embodiment of FIG.
6 is a partial cross-sectional view of a solar cell according to a second embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between.

반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것도 포함한다.Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. In addition, when a part is formed as "whole" on another part, it includes not only the part formed on the entire surface (or the entire surface) of the other part but also the part not formed on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고하여 본 발명의 제1 실시예에 따른 태양전지에 대하여 상세하게 설명한다.First, a solar cell according to a first embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2. FIG.

도 1은 본 발명의 제1 실시예에 따른 태양전지의 일부 단면도이고, 도 2는 도 1의 "A"부분을 확대한 도면이다.FIG. 1 is a partial cross-sectional view of a solar cell according to a first embodiment of the present invention, and FIG. 2 is an enlarged view of a portion "A" of FIG.

본 발명의 제1 실시예에 따른 태양전지는 기판(10), 빛이 입사되는 기판(10)의 전면(front surface)에 위치한 에미터부(20), 에미터부(20) 위에 위치하는 제1 진성 반도체층(30), 제1 진성 반도체층(30) 위에 위치하는 제1 실리콘 박막층(40), 제1 실리콘 박막층(40) 위에 위치하는 제1 투명 도전층(50), 제1 투명 도전층(50) 위에 위치하는 제1 전극(60), 기판(10)의 후면(back surface)에 위치하는 제2 전극(70) 및 상기 기판(10)의 후면과 제2 전극(70) 사이에 위치하는 후면 전계(back surface field, BSF)부(80)를 포함한다.The solar cell according to the first embodiment of the present invention includes a substrate 10, an emitter section 20 located on the front surface of the substrate 10 to which light is incident, a first intrinsic A first transparent conductive layer 50 located on the first silicon thin film layer 40 and a first transparent conductive layer 50 located on the first intrinsic semiconductor layer 30 are formed on the semiconductor layer 30, the first intrinsic semiconductor layer 30, A second electrode 70 positioned on the back surface of the substrate 10 and a second electrode 70 positioned between the backside of the substrate 10 and the second electrode 70. The first electrode 60, And a back surface field (BSF) portion 80.

기판(10)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 결정질 실리콘으로 이루어진 반도체 기판이다.The substrate 10 is a semiconductor substrate of a first conductivity type, for example, a crystalline silicon of p-type conductivity type.

기판(10)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 기판(10)은 n형 도전성 타입일 수 있다. 기판(10)이 n형의 도전성 타입을 가질 경우, 기판(10)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.When the substrate 10 has a p-type conductivity type, it contains an impurity of a trivalent element such as boron (B), gallium, indium or the like. Alternatively, however, the substrate 10 may be of the n-type conductivity type. When the substrate 10 has an n-type conductivity type, the substrate 10 may contain impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb)

에미터부(20)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부로서, 빛이 입사되는 면, 즉 기판(10)의 전면(front surface)에 위치한다.The emitter portion 20 is an impurity portion having a second conductivity type opposite to the conductivity type of the substrate 110, for example, an n-type conductivity type. The emitter portion 20 is a surface on which light is incident, It is located on the front surface.

에미터부(20)는 기판(10)의 전면(front surface)을 건식 식각법, 예를 들어 반응성 이온 식각(Reaction Ion Etching, RIE)으로 식각하여 복수의 미세 요철을 갖는 텍스처링 표면(28)을 형성하고, 기판(10)의 내부에 불순물을 확산시켜 일정 두께의 에미터층(24)을 형성한 후, 고체 용해도 이상의 불순물 농도를 갖는 상기 에미터층(24)의 일부 영역(22)을 건식 식각법, 예를 들어 반응성 이온 식각(RIE)으로 식각하여 텍스처링 표면(26)을 형성하는 것에 따라 제조한다.The emitter 20 is formed by etching a front surface of the substrate 10 by a dry etching method such as Reactive Ion Etching (RIE) to form a textured surface 28 having a plurality of fine irregularities A part of the region 22 of the emitter layer 24 having an impurity concentration higher than that of the solid solubility is etched by a dry etching method, For example, by reactive ion etching (RIE) to form the textured surface 26.

이와 같이 고체 용해도 이상의 불순물 농도를 갖는 영역(22)을 제거하는 것은 전하의 이동량을 증가시키기 위한 것이다.Removing the region 22 having an impurity concentration higher than that of the solid solubility in this manner is intended to increase the amount of movement of the charge.

에미터부(20)의 텍스처링 표면(26)에 형성된 미세 요철은 수백 나노미터 크기, 예를 들어, 300㎚ 내지 800㎚의 폭과 높이를 가질 수 있으며, 미세 요철의 종횡비(aspect ratio)는 1.0 내지 1.5로 형성될 수 있다.The fine irregularities formed on the texturing surface 26 of the emitter section 20 may have widths and heights of several hundred nanometers, for example, 300 nm to 800 nm, and the aspect ratio of the fine irregularities may be 1.0 - 1.5.

한편, 텍스처링 표면(26)은 기판(10)의 전면(front surface)에 형성된 다른 텍스처링 표면(26a) 위에 형성된다.On the other hand, the texturing surface 26 is formed on another texturing surface 26a formed on the front surface of the substrate 10.

일반적으로, 다결정 실리콘으로 이루어진 기판(10)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조하는데, 이때 기판(10)에는 기계적 손상층(mechanical damage layer)이 형성된다.Generally, the substrate 10 made of polycrystalline silicon is manufactured by slicing a silicon block or ingot with a blade or a multi-wire saw, A mechanical damage layer is formed.

따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해, 상기 텍스처링 표면(26)을 형성하기 전에 습식 식각을 실시하여 기계적 손상층을 제거한다. 이때, 습식 식각에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용한다.Therefore, wet etching is performed before forming the texturing surface 26 to remove the mechanical damage layer in order to prevent deterioration of the solar cell due to the mechanically damaged layer. At this time, alkaline or acid etchant is used for wet etching.

텍스처링 표면(26a)은 기판(10)을 습식 식각하는 것에 따라 기판(10)의 표면에 형성되며, 텍스처링 표면(26)에 형성된 요철들에 비해 큰 크기(폭 및 높이)를 갖는 요철들을 갖는다. 예를 들면, 텍스처링 표면(26a)의 요철들은 수㎛의 크기를 가질 수 있다.The texturing surface 26a is formed on the surface of the substrate 10 by wet etching the substrate 10 and has irregularities having a larger size (width and height) than the irregularities formed on the texturing surface 26. [ For example, the irregularities of the texturing surface 26a may have a size of several micrometers.

기계적 손상층을 제거하기 위한 작업으로, 습식 식각 대신에 건식 식각법을 사용하는 것도 가능하다. 이때 건식 식각법으로는 반응성 이온 식각(RIE)을 사용할 수 있다. 반응성 이온 식각을 사용하여 기계적 손상층을 제거하는 경우 텍스처링 표면(26a)에 형성되는 요철들은 텍스처링 표면(26)에 형성된 요철들과 비슷한 크기로 형성될 수 있다.As a work for removing the mechanical damage layer, it is also possible to use a dry etching method instead of the wet etching. In this case, reactive ion etching (RIE) can be used as a dry etching method. When the mechanical damage layer is removed using the reactive ion etching, the irregularities formed on the texturing surface 26a may be formed to have a size similar to the irregularities formed on the texturing surface 26.

이러한 에미터부(20)는 기판(10)과 p-n 접합을 이룬다. 이러한 p-n 접합으로 인해 발생하는 내부 전위차(built-in potential difference)로 인해 기판(10)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다.This emitter section 20 forms a p-n junction with the substrate 10. Due to the built-in potential difference caused by the pn junction, the electron-hole pairs generated by light incident on the substrate 10 are separated into electrons and holes, and electrons move toward the n-type The hole moves to the p-type side.

따라서, 기판(10)이 p형이고 에미터부(20)가 n형일 경우, 분리된 정공은 기판(10) 쪽으로 이동하고 분리된 전자는 에미터부(20) 쪽으로 이동한다.Therefore, when the substrate 10 is p-type and the emitter 20 is n-type, the separated holes move toward the substrate 10, and the separated electrons move toward the emitter 20.

기판(10)이 n형의 도전성 타입을 가질 경우, 에미터부(20)는 p형의 도전성 타입을 갖는다. 이 경우, 분리된 전자는 기판(10) 쪽으로 이동하고, 분리된 정공은 에미터부(20) 쪽으로 이동한다.When the substrate 10 has an n-type conductivity type, the emitter portion 20 has a p-type conductivity type. In this case, the separated electrons move toward the substrate 10, and the separated holes move toward the emitter 20.

에미터부(20)가 n형의 도전성 타입을 가질 경우, 에미터부(20)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(10)에 도핑하여 형성할 수 있다. 이와 반대로 에미터부(20)가 p형의 도전성 타입을 가질 경우, 에미터부(20)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(10)에 도핑하여 형성할 수 있다.When the emitter section 20 has an n-type conductivity type, the emitter section 20 dopes impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb) . On the other hand, when the emitter section 20 has a p-type conductivity type, the emitter section 20 can be formed by doping an impurity of a trivalent element such as boron (B), gallium (Ga), indium And may be formed by doping.

에미터부(20) 위에 위치하는 제1 실리콘 박막층(40)은 에미터부(20)의 텍스처링 표면(26)에서 재결합되는 전하의 양을 감소시킴과 아울러, 태양전지의 개방 전압(Voc)을 증가시키는 작용을 한다.The first silicon thin film layer 40 located above the emitter section 20 reduces the amount of charge recombined at the texturing surface 26 of the emitter section 20 and increases the open voltage Voc of the solar cell .

이를 위해, 제1 실리콘 박막층(40)은 제2 도전성 타입의 불순물이 고농도로 도핑된 비정질 실리콘을 포함한다. 예를 들어, 제1 실리콘 박막층(40)은 n+ a-Si:H 또는 n+ a-SiC:H로 이루어진다. 여기에서, 제1 실리콘 박막층(40)을 구성하는 비정질 실리콘을 수소화 하는 이유는 비정질 상태의 결정 결함을 줄임으로써 표면 패시베이션 특성 및 스텝 커버리지 특성을 향상시키기 위한 것이다.To this end, the first silicon thin film layer 40 comprises amorphous silicon doped with a high concentration of impurities of the second conductivity type. For example, the first silicon thin film layer 40 may be formed of an n + a-Si: H or n + and a-SiC: H. Here, the reason why the amorphous silicon constituting the first silicon thin film layer 40 is hydrogenated is to improve the surface passivation characteristics and the step coverage characteristics by reducing crystal defects in the amorphous state.

제1 실리콘 박막층(40)을 갖는 태양전지는 제1 실리콘 박막층(40)을 갖지 않는 태양전지에 비해 일정한 크기만큼 전도대가 증가하므로, 개방전압(Voc)이 증가한다.The solar cell having the first silicon thin film layer 40 increases the conduction band by a constant size as compared with the solar cell having no the first silicon thin film layer 40 so that the open voltage Voc increases.

한편, a-Si에 불순물을 주입하는 경우에는 표면 패시베이션 특성이 저하될 수 있다. 그리고 제1 실리콘 박막층(40)을 사용함으로 인해 밴드갭 미스매치가 발생한다.On the other hand, when the impurity is implanted into the a-Si, the surface passivation characteristic may be deteriorated. The use of the first silicon thin film layer 40 causes a band gap mismatch.

따라서, 표면 패시베이션 특성 저하 및 밴드갭 미스매치로 인한 문제점을 억제하기 위해, 제1 실리콘 박막층(40)과 에미터부(20) 사이에 a-Si:H로 이루어진 제1 진성(intrinsic) 반도체층(30)을 형성하는 것이 바람직하다.Therefore, a first intrinsic semiconductor layer (a-Si: H) made of a-Si: H is formed between the first silicon thin film layer 40 and the emitter section 20 in order to suppress problems caused by a decrease in surface passivation property and band gap mismatch 30) is preferably formed.

이와 같이, 제1 실리콘 박막층(40)과 에미터부(20) 사이에 제1 진성 반도체층(30)을 위치시키면 밴드갭 차이가 감소하므로, 밴드 스파이크 근처에서의 밴드 벤딩(band bending)이 감소한다. 또한, 제1 실리콘 박막층(40)의 표면 패시베이션 특성 저하를 방지할 수 있다.When the first intrinsic semiconductor layer 30 is positioned between the first silicon thin-film layer 40 and the emitter section 20 as described above, band gap difference is reduced, so that band bending near the band spike is reduced . Further, the surface passivation property of the first silicon thin film layer 40 can be prevented from deteriorating.

이러한 구성에 따르면 전면 보호막은 제1 진성 반도체층(30)과 제1 실리콘 박막층(40)으로 이루어진다. 하지만 제1 실리콘 박막층(40)만으로 전면 보호막을 형성하는 것도 가능하다.According to this structure, the front protective film is composed of the first intrinsic semiconductor layer 30 and the first silicon thin film layer 40. However, it is also possible to form the front protective film only with the first silicon thin film layer 40.

제1 실리콘 박막층(40) 위에 위치하는 제1 투명 도전층(50)은 TCO(Transparent Conductive Oxide)로 이루어질 수 있다. 제1 투명 도전층(50)은 접촉 저항을 감소시킴으로써 전하 이동도(mobility)를 향상시킨다.The first transparent conductive layer 50 located on the first silicon thin film layer 40 may be made of TCO (Transparent Conductive Oxide). The first transparent conductive layer 50 improves the charge mobility by reducing the contact resistance.

제1 전극(60)은 제1 투명 도전층(50)과 전기적으로 연결되며, 정해진 방향으로 나란히 뻗어 있다. 제1 전극(60)은 에미터부(20) 쪽으로 이동한 전하, 예를 들어 전자를 수집한다.The first electrode 60 is electrically connected to the first transparent conductive layer 50 and extends in a predetermined direction. The first electrode 60 collects an electric charge, for example, electrons, which has migrated toward the emitter section 20.

도시하지는 않았지만, 제1 투명 도전층(50) 위에는 제1 전극(60)과 교차하는 방향으로 복수의 집전부가 위치할 수 있으며, 집전부와 제1 전극(60)은 전기적 및 물리적으로 연결될 수 있다.Although not shown, a plurality of current collectors may be disposed on the first transparent conductive layer 50 in a direction crossing the first electrodes 60, and the current collector and the first electrodes 60 may be electrically and physically connected to each other. have.

제1 전극(60)은 도전성 페이스트를 도포 및 소결하는 것에 의해 형성된다. 제1 전극(60)을 형성하는 도전성 페이스트는 구리(Ag) 입자에 은(Ag)이 코팅되어 있는 Cu-Ag 코어 셀 구조(Cu-Ag core shell)의 도전성 금속 입자(60a)와, 금속 입자(60a)들의 접촉 영역에 위치하는 금속 바인더(60b), 그리고 열 경화형 바인더(60c)를 포함한다.The first electrode 60 is formed by applying and sintering a conductive paste. The conductive paste for forming the first electrode 60 includes conductive metal particles 60a of a Cu-Ag core shell structure in which silver (Ag) is coated on the silver (Ag) A metal binder 60b located in the contact area of the heat-curable binder 60a, and a thermosetting binder 60c.

도전성 페이스트에 있어서, 도전성 금속 입자(60a)는 70 내지 80 중량%로 함유되고, 금속 바인더(60b)는 5 내지 10 중량%로 함유되며, 열 경화형 바인더(60c)는 10 내지 25 중량%로 함유된다.In the conductive paste, the conductive metal particles 60a are contained in an amount of 70 to 80% by weight, the metal binder 60b is contained in an amount of 5 to 10% by weight, the thermosetting binder 60c is contained in an amount of 10 to 25% do.

도전성의 금속 입자(60a)는 금속 입자간의 물리적인 접촉 면적을 증가시키기 위해 플레이크(flake) 형상으로 형성되는 것이 바람직하며, 각각의 금속 입자(60a)는 5 내지 50 중량%의 은(Ag)(60a-1)과 50 내지 95 중량%의 구리(60a-2)로 형성된다. It is preferable that the conductive metal particles 60a are formed in a flake shape in order to increase the physical contact area between the metal particles and each of the metal particles 60a is composed of 5 to 50 wt% 60a-1) and 50 to 95 wt% of copper (60a-2).

바람직하게, 각각의 금속 입자(60a)는 10 내지 30 중량%의 은(60a-1)과 70 내지 95 중량%의 구리(60a-2)로 형성될 수 있다.Preferably, each of the metal particles 60a may be formed of 10 to 30 weight% of silver 60a-1 and 70 to 95 weight% of copper 60a-2.

도 3은 Cu-Ag 코어 셀 구조의 금속 입자의 산화 지연에 대한 결과를 나타내는 그래프로서, 도 3에 있어서, 세로축은 금속 입자의 중량 변화를 %로 나타낸 것이고, 가로축은 온도를 나타낸 것이다. 그리고 세로축에 있어서, 100%는 산화막이 형성되지 않은 순수한 구리 입자의 중량을 말한다.FIG. 3 is a graph showing the results of the oxidation delay of the metal particles in the Cu-Ag core cell structure. In FIG. 3, the vertical axis represents the weight change of the metal particles in% and the horizontal axis represents the temperature. In the vertical axis, 100% refers to the weight of pure copper particles in which no oxide film is formed.

도 3을 참조하면, 플레이크 형상의 구리 입자는 대략 150℃ 정도부터 산화가 시작되므로, 온도가 증가할수록 구리 입자의 표면에 형성되는 산화막의 두께가 증가하고, 이에 따라 중량이 증가하는 것을 알 수 있다.Referring to FIG. 3, since the flake-shaped copper particles start to be oxidized at about 150 ° C., the thickness of the oxide film formed on the surface of the copper particles increases with an increase in temperature, and accordingly, the weight increases .

하지만, Cu-Ag 코어 셀 구조의 금속 입자(60a)는 대략 180℃ 정도부터 산화가 시작되며, 230℃ 정도까지는 금속 입자(60a)의 중량 변화가 미미한 것을 알 수 있다. 즉, 230℃ 정도까지는 금속 입자(60a)의 표면에 산화막이 거의 형성되지 않는 것을 알 수 있다.However, the metal particles 60a of the Cu-Ag core cell structure starts to be oxidized at about 180 ° C, and the change in weight of the metal particles 60a is insignificant until about 230 ° C. That is, it can be seen that almost no oxide film is formed on the surface of the metal particles 60a up to about 230 캜.

따라서, Cu-Ag 코어 셀 구조의 금속 입자는 플레이크 형상의 구리 입자에 비해 산화 개시 온도를 230℃까지 지연하는 효과를 얻을 수 있다.Therefore, the metal particles of the Cu-Ag core cell structure have an effect of delaying the oxidation starting temperature to 230 캜, as compared with the copper particles in the flake form.

Cu-Ag 코어 셀 구조의 금속 입자(60a)의 산화 개시 온도는 플레이크 형상의 구리(60a-2)의 표면에 코팅되는 은(60a-1)의 두께에 따라 달라지며, 은(60a-1)의 두께가 두꺼울수록 산화 개시 온도의 지연 효과는 더 증가한다.The oxidation start temperature of the metal particles 60a of the Cu-Ag core cell structure depends on the thickness of the silver 60a-1 coated on the surface of the copper-like copper 60a-2, The thicker the thickness, the more the delay effect of the oxidation start temperature increases.

Cu-Ag 코어 셀 구조의 금속 입자(60a)는 플레이크 형상의 구리(60a-2)의 표면에 은(60a-1)을 도금하는 방법, 또는 액상에서 은 이온을 환원시키는 침전 방법을 사용하여 제조할 수 있다.The metal particles 60a of the Cu-Ag core cell structure are prepared by plating silver (60a-1) on the surface of the copper (60a-2) in the form of flake or by using a precipitation method for reducing silver ions in the liquid phase can do.

한편, 은(60a-1)의 중량%가 증가할수록, 즉 은(60a-1)의 코팅 두께가 두꺼워질수록 전극의 비저항은 낮아진다.On the other hand, as the weight percentage of the silver (60a-1) increases, that is, the coating thickness of the silver (60a-1) increases, the resistivity of the electrode decreases.

예를 들면, 도 4에 도시한 바와 같이, 10 중량%로 은(60a-1)이 함유된 Cu-Ag 코어 셀 구조의 금속 입자는 1.36×10-3Ω㎝ 내지 1.62×10-3Ω㎝의 비저항을 갖지만, 15 중량%로 은(60a-1)이 함유된 Cu-Ag 코어 셀 구조의 금속 입자는 6.45×10-4Ω㎝ 내지 6.58×10-4Ω㎝의 비저항을 갖는다.For example, as shown in Fig. 4, the metal particles of Cu-Ag core cell structure containing 10% by weight of silver (60a-1) have a particle size of 1.36 x 10-3 ? Cm to 1.62 x 10-3 ? a has the specific resistance, with 15% by weight of the metal particles of the Cu-Ag core-cell structure (60a-1) is contained has a specific resistance of 6.45 × 10 -4 Ω㎝ to 6.58 × 10 -4 Ω㎝.

그런데, 플레이크 형상의 은(Ag) 입자는 대략 1.07×10-5Ω㎝의 비저항을 가지므로, 제1 전극(60)을 형성하는 도전성 페이스트가 코어 셀 구조의 금속 입자(60a)만 포함하는 경우에는 비저항이 커서 전극 재료로 사용하기 어렵다.By the way, in the case of the flake silver (Ag) particles containing only about 1.07 × 10 -5, because of the specific resistance of Ω㎝, the conductive paste that the metal particles (60a) of the core shell structure forming a first electrode (60) It is difficult to use it as an electrode material.

이에, 본 발명에 있어서, 제1 전극(60)을 형성하는 도전성 페이스트는 금속 입자(60a)간의 접촉 영역에 위치하여 도전성을 증가시키기 위한 금속 바인더(60b)를 더 포함한다.Accordingly, in the present invention, the conductive paste forming the first electrode 60 further includes a metal binder 60b positioned in the contact region between the metal particles 60a to increase the conductivity.

본 발명의 실시예에서, 금속 바인더(60b)는 비스무스(Bi)와 주석(Sn)으로 형성된 저융점 합금을 포함하는 무기물로 형성되거나, 은 아세테이트 및 은 암모늄과 같은 유기 은을 포함하는 유기물로 형성될 수 있다.In the embodiment of the present invention, the metal binder 60b is formed of an inorganic material including a low melting point alloy formed of bismuth (Bi) and tin (Sn), or formed of an organic material including organic silver such as silver acetate and silver silver .

금속 바인더를 형성하는 저융점 합금에 있어서, 비스무스는 50 내지 60 중량%로 함유되는 것이 바람직하고, 주석은 40 내지 50 중량%로 함유되는 것이 바람직하다.In the low melting point alloy forming the metal binder, the bismuth is preferably contained in an amount of 50 to 60% by weight, and the tin is preferably contained in an amount of 40 to 50% by weight.

본 발명인의 실험에 의하면, 저융점 합금은 58 중량%의 비스무스와 42 중량%의 주석을 함유하는 것이 가장 바람직한 것을 알 수 있었다.According to the experiment of the present invention, it was found that the low melting point alloy most preferably contains 58 wt% of bismuth and 42 wt% of tin.

이러한 구성의 저융점 합금으로 형성된 금속 바인더(60b)는 140℃의 융점을 갖고, 2㎛ 이하의 단분산 분말 형태를 갖는다. 따라서, 230℃ 이하의 공정 온도에서 태양전지를 제조할 때, 공정 온도가 140℃가 되면 저융점 합금이 용융되고, 용융된 저융점 합금은 물리적으로 접촉하고 있는 금속 입자(60a)들의 사이에 침투하여 넥킹(necking)을 형성한다.The metal binder 60b formed of the low-melting-point alloy having such a constitution has a melting point of 140 캜 and a monodisperse powder shape of 2 탆 or less. Therefore, when a solar cell is manufactured at a process temperature of 230 ° C or lower, when the process temperature reaches 140 ° C, the low melting point alloy is melted and the molten low melting point alloy penetrates between the metallic particles 60a physically contacting Thereby forming a necking.

따라서, 저융점 합금으로 형성된 금속 바인더(60b)가 금속 입자(60a) 간의 접촉 영역에 위치하므로 금속 바인더가 없는 경우에 비해 비저항이 낮아지게 된다.Therefore, since the metal binder 60b formed of the low melting point alloy is located in the contact region between the metal particles 60a, the resistivity is lowered compared with the case where no metal binder is present.

도 4를 참조하면, 10 중량%의 은(60a-1)이 함유된 금속 입자(60a)와 저융점 합금으로 형성된 금속 바인더(60b)를 함께 사용한 경우, 6.02×10-5Ω㎝ 내지 6.99×10-5Ω㎝ 의 비저항을 얻을 수 있다.4, the case of using a 10% by weight is a binder metal (60b) formed in the low melting point alloy (60a-1) is a metal-containing particles (60a) together, 6.02 × 10 -5 to 6.99 × Ω㎝ A resistivity of 10 -5 Ω cm can be obtained.

그리고, 도면에 구체적으로 도시하지는 않았지만, 은(60a-1)의 코팅 두께를 증가시키면, 위에 기재한 것보다 낮은 비저항, 예를 들면 5.0×10-5Ω㎝ 정도의 비저항까지 얻을 수 있다.And, although not specifically shown in the figure, is by increasing the thickness of the coating (60a-1), the low specific resistance, than that described above, for example can be obtained by the resistivity of about 5.0 × 10 -5 Ω㎝.

따라서, 제1 전극(60)을 형성하는 도전성 페이스트가 Cu-Ag 코어 셀 구조의 금속 입자(60a)와 금속 바인더(60b)를 모두 포함하는 경우, 플레이크 형상의 은 입자와 유사한 비저항을 얻을 수 있다.Therefore, when the conductive paste forming the first electrode 60 includes both the metal particles 60a of the Cu-Ag core cell structure and the metal binder 60b, a resistivity similar to that of the silver particles in the form of flake can be obtained .

한편, 금속 바인더(60b)가 은 아세테이트 및 은 암모늄과 같은 유기 은을 포함하는 유기물로 형성된 경우에는 금속 입자(60a)의 은(60a-1)의 표면에 유기물이 코팅될 수 있다.On the other hand, when the metal binder 60b is formed of an organic material containing organic silver such as silver acetate and silver ammonium, the organic material may be coated on the surface of the silver 60a-1 of the metal particles 60a.

따라서, 이 경우에는 금속 바인더(60b)가 금속 입자(60a)간의 접촉 영역에만 위치하는 것이 아니라, 금속 입자(60a)의 외부 표면 전체에 위치할 수 있다.Therefore, in this case, the metal binder 60b may not be located only in the contact region between the metal particles 60a but may be located on the entire outer surface of the metal particles 60a.

그리고 열 경화형 바인더로는 아크릴계 수지, 에폭시계 수지, 비닐계 수지, 실리콘 수지 등을 적용할 수 있다.As the thermosetting binder, an acrylic resin, an epoxy resin, a vinyl resin, a silicone resin, or the like can be applied.

제2 전극(70)은 실질적으로 기판(10)의 후면 전체에 위치한다. 제2 전극(70)은 알루미늄(Al)과 같은 도전성 물질을 함유하고, 기판(10)과 전기적으로 연결된다.The second electrode 70 is substantially located on the entire rear surface of the substrate 10. The second electrode 70 contains a conductive material such as aluminum (Al) and is electrically connected to the substrate 10.

제2 전극(70)은 기판(10)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집하여 외부 장치로 출력한다. The second electrode 70 collects charges, for example, holes moving from the substrate 10 side, and outputs the collected charges to an external device.

제2 전극(70)은 알루미늄(Al) 대신, 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질을 함유할 수 있고, 이외의 다른 도전성 물질을 함유할 수 있다.The second electrode 70 may be formed of at least one selected from the group consisting of Ni, Cu, Ag, Sn, Zn, In, Ti, Au), and combinations thereof, and may contain at least one conductive material other than the conductive material.

제2 전극(70)과 기판(10) 사이에 위치한 후면전계부(80)는 기판(10)과 동일한 도전성 타입의 불순물이 기판(10)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다.The rear electric field portion 80 located between the second electrode 70 and the substrate 10 is a region of the same conductivity type as that of the substrate 10 and doped at a higher concentration than the substrate 10, .

이러한 구성의 후면전계부(80)는 기판(10)과의 사이에 전위 장벽을 형성함으로써 기판(10) 후면 쪽으로의 전자 이동을 방해하여 기판(10)의 후면 근처에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다.The rear electric field portion 80 having the above-described configuration forms a potential barrier with respect to the substrate 10, thereby hindering the electron movement toward the rear surface of the substrate 10, so that electrons and holes recombine near the rear surface of the substrate 10, .

도 1은 후면전계부(80)가 기판(10)의 후면 전체 영역에 형성된 것을 도시하고 있지만, 후면전계부(80)는 기판(10)의 후면 일부 영역에만 형성될 수 있다.1 illustrates that the rear electric section 80 is formed in the entire rear area of the substrate 10, the rear electric section 80 may be formed only in a part of the rear area of the substrate 10.

후면전계부(80)가 기판(10)의 후면 일부 영역에만 형성되는 경우, 제2 전극(70)은 기판(10)의 후면 전체 영역에 형성될 수도 있고, 제1 전극(60)과 동일한 형태로 기판(10)의 일부 영역에만 형성될 수도 있다.The second electrode 70 may be formed on the whole area of the rear surface of the substrate 10 and may have the same shape as that of the first electrode 60 It may be formed only in a part of the substrate 10.

제2 전극(70)과 후면전계부(80)가 기판의 후면 전체 영역에 형성되는 경우, 후면전계부(80)는 제2 전극을 형성하기 이전에 기판의 후면 전체 영역에 불순물을 주입하거나, 또는 제2 전극을 소성하는 과정에서 기판의 후면 전체 영역에 불순물이 주입되도록 함으로써 형성할 수 있다.When the second electrode 70 and the rear electric field portion 80 are formed in the entire area of the rear surface of the substrate, the rear electric field portion 80 may inject impurities into the entire rear surface region of the substrate before forming the second electrode, Or by injecting impurities into the entire rear region of the substrate in the process of firing the second electrode.

제2 전극(70)과 후면전계부(80)가 기판의 후면 일부 영역에만 형성되는 경우, 후면전계부(80)는 제2 전극을 소성하는 과정에서 상기 제2 전극에 대응하는 위치의 기판 후면에 불순물이 주입되도록 함으로써 형성할 수 있다.In the case where the second electrode 70 and the rear electric field portion 80 are formed only in a part of the rear surface of the substrate, the rear electric field portion 80 may be formed on the rear surface of the substrate at a position corresponding to the second electrode, So that impurities can be implanted into the semiconductor substrate.

그리고 제2 전극(70)은 기판의 후면 전체 영역에 형성되지만 후면전계부(80)가 기판의 후면 일부 영역에만 형성되는 경우, 후면전계부(80)는 제2 전극의 일부 영역을 레이저를 이용하여 국부적으로 가열함으로써 불순물이 기판 후면의 일부 영역에 주입되도록 하여 형성할 수 있다.If the second electrode 70 is formed on the entire rear region of the substrate but the rear electrical portion 80 is formed on only a portion of the rear surface of the substrate, the rear electrical portion 80 uses a laser So that impurities are injected into a part of the rear surface of the substrate.

도시하지는 않았지만, 기판(10)의 후면에는 복수의 집전부가 위치할 수도 있다. 기판(10)의 후면에 위치하는 복수의 집전부는 제2 전극(70)과 전기적으로 연결되어 제2 전극(70)으로부터 전달되는 전하를 수집하여 외부 장치로 출력한다.Although not shown, a plurality of current collecting portions may be located on the rear surface of the substrate 10. [ The plurality of current collectors located on the rear surface of the substrate 10 are electrically connected to the second electrode 70 to collect the charge transferred from the second electrode 70 and output the collected charge to the external device.

이하, 도 5를 참조하여 도 1의 변형 실시예에 따른 태양전지에 대해 설명한다.Hereinafter, a solar cell according to a modified embodiment of FIG. 1 will be described with reference to FIG.

본 실시예가 전술한 도 1의 실시예와 다른 점은 기판(10)의 후면에 위치하는 제2 전극(70a)이 제1 전극(60)과 동일한 물질, 즉 금속 입자(60a)와 금속 바인더(60b) 및 열 경화형 바인더(60c)를 포함하는 도전성 페이스트로 이루어지고, 후면전계부(도 1 참조, 80)가 삭제되는 대신에 기판(10)과 제2 전극(70a) 사이에 제2 진성 반도체층(30a), 제2 실리콘 박막층(40a) 및 제2 투명 도전층(50a)이 순차적으로 위치한다는 것이다.1 in that the second electrode 70a located on the rear surface of the substrate 10 is made of the same material as the first electrode 60, that is, the metal particles 60a and the metal binder 60b and a thermosetting binder 60c and is formed between the substrate 10 and the second electrode 70a instead of removing the rear electric field portion 80 Layer 30a, the second silicon thin film layer 40a and the second transparent conductive layer 50a are sequentially positioned.

여기에서, 제2 진성 반도체층(30a)과 제2 실리콘 박막층(40a)은 후면 보호막을 구성한다. 물론, 도시하지는 않았지만 후면 보호막을 제2 실리콘 박막층(40a)만으로 구성하는 것도 가능하다.Here, the second intrinsic semiconductor layer 30a and the second silicon thin film layer 40a constitute a rear protective film. Of course, although not shown, it is also possible to form the rear protective film by only the second silicon thin film layer 40a.

이때, 제2 진성 반도체층(30a)은 제1 진성 반도체층(30)과 동일한 물질로 이루어지고, 제2 실리콘 박막층(40a)은 제1 실리콘 박막층(40)과 도전성 타입이 반대로 이루어지며, 제2 투명 도전층(50a)은 제1 투명 도전층(50)과 동일한 물질로 이루어질 수 있다. 따라서, 제2 실리콘 박막층(40a)은 p+ a-Si:H 또는 p+ a-SiC:H로 이루어진다.The second intrinsic semiconductor layer 30a is made of the same material as the first intrinsic semiconductor layer 30 and the second silicon thin film layer 40a is made of the opposite conductivity type to the first silicon thin film layer 40, The two transparent conductive layers 50a may be made of the same material as the first transparent conductive layer 50. Therefore, the second silicon thin film layer 40a is a p + a-Si: H or p + and a-SiC: H.

이하, 도 6을 참조하여 본 발명의 제2 실시예에 따른 태양전지에 대해 설명한다.Hereinafter, a solar cell according to a second embodiment of the present invention will be described with reference to FIG.

전술한 도 1 및 도 5의 실시예에서는 비정질 실리콘과 결정질 실리콘을 함께 사용한 이종 접합 구조의 태양전지에 대해 설명하였다.In the embodiments of FIGS. 1 and 5 described above, a solar cell having a heterojunction structure using both amorphous silicon and crystalline silicon has been described.

하지만, 본원 발명은 통상의 태양전지에도 적용이 가능하다. 이를 도 6을 참조하여 설명하면, 본 발명의 제2 실시예에 따른 태양전지는 기판(110), 기판(110)의 제1 면, 예컨대 빛이 입사되는 면에 위치하는 에미터부(120), 에미터부(120) 위에 위치하는 제1 전극부(160), 제1 전극부(160)가 위치하지 않는 에미터부(120) 위에 위치하는 유전층(140), 수광면의 반대쪽 면, 즉 기판(110)의 제2 면에 위치하는 제2 전극부(170)를 포함한다.However, the present invention is also applicable to ordinary solar cells. 6, the solar cell according to the second embodiment of the present invention includes a substrate 110, a first surface of the substrate 110, for example, an emitter section 120 located on a surface on which light is incident, A dielectric layer 140 located on the emitter section 120 where the first electrode section 160 is not located and a dielectric layer 140 on the opposite side of the light receiving surface, And a second electrode unit 170 positioned on a second surface of the second electrode unit 170. [

기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘일 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 함유한다The substrate 110 is a semiconductor substrate of a first conductivity type, for example, silicon of p-type conductivity type. The silicon may be monocrystalline silicon, polycrystalline silicon or amorphous silicon. When the substrate 110 has a p-type conductivity type, it contains an impurity of a trivalent element such as boron (B), gallium (Ga), indium (In)

기판(110)의 표면은 복수의 요철을 갖는 텍스처링(texturing) 표면으로 형성될 수 있다.The surface of the substrate 110 may be formed with a texturing surface having a plurality of irregularities.

에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물이 도핑(doping)된 영역으로서, 기판(110)과 p-n 접합을 이룬다.The emitter portion 120 is a region doped with an impurity having a second conductivity type opposite to the conductivity type of the substrate 110, for example, an n-type conductivity type. The substrate 110 and the pn Junction.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.When the emitter section 120 has an n-type conductivity type, the emitter section 120 dopes impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb) .

이에 따라, 기판(110)에 입사된 빛에 의해 반도체 내부의 전자가 에너지를 받으면 전자는 n형 반도체 쪽으로 이동하고 정공은 p형 반도체 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동한다.Accordingly, when electrons in the semiconductor are energized by the light incident on the substrate 110, the electrons move toward the n-type semiconductor and the holes move toward the p-type semiconductor. Therefore, when the substrate 110 is p-type and the emitter section 120 is n-type, the separated holes move toward the substrate 110, and the separated electrons move toward the emitter section 120.

이와는 반대로, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.Conversely, the substrate 110 may be of the n-type conductivity type and may be made of a semiconductor material other than silicon. When the substrate 110 has an n-type conductivity type, the substrate 110 may contain impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb), and the like.

에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 기판(110)이 n형의 도전성 타입을 가질 경우 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.Since the emitter section 120 forms a p-n junction with the substrate 110, when the substrate 110 has an n-type conductivity type, the emitter section 120 has a p-type conductivity type. In this case, the separated electrons move toward the substrate 110 and the separated holes move toward the emitter part 120.

에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.When the emitter section 120 has a p-type conductivity type, the emitter section 120 is formed by doping an impurity of a trivalent element such as boron (B), gallium (Ga), indium (In) .

기판(110)의 에미터부(120) 위에는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2) 또는 이산화티탄(TiO2) 등으로 이루어진 막(layer)을 적어도 1층 이상 포함하는 유전층(140)이 형성되어 있다. A dielectric layer 140 including at least one layer made of a silicon nitride film (SiNx), a silicon oxide film (SiO 2 ), or titanium dioxide (TiO 2 ) is formed on the emitter portion 120 of the substrate 110 .

유전층(140)은 태양전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높이는 반사방지막의 기능을 수행할 수 있다.The dielectric layer 140 may function as an antireflection film for reducing the reflectivity of light incident on the solar cell and increasing the selectivity of a specific wavelength region to increase the efficiency of the solar cell.

이와는 달리, 유전층(140)은 패시베이션막의 기능을 수행할 수도 있으며, 필요에 따라 반사방지막 및 패시베이션막의 기능을 동시에 수행할 수도 있다.Alternatively, the dielectric layer 140 may function as a passivation film, and may simultaneously perform functions of an antireflection film and a passivation film, if necessary.

유전층(140)은 도전성 페이스트로 이루어진 제1 전극부(160)가 에미터부(120)와 전기적으로 연결될 수 있도록 하기 위해 복수의 콘택홀을 구비한다.The dielectric layer 140 has a plurality of contact holes to allow the first electrode part 160, which is made of conductive paste, to be electrically connected to the emitter part 120.

이때, 콘택홀은 레이저 어블레이션(laser ablation) 등의 패터닝 공정에 의해 형성할 수 있다.At this time, the contact hole can be formed by a patterning process such as laser ablation.

따라서, 제1 전극부(160)가 콘택홀을 통해 에미터부(120)와 전기적으로 연결되므로, 제1 전극부(160)를 형성하기 위한 도전성 페이스트는 파이어-스루(fire-through)를 위한 글래스 프릿(glass frit)을 포함하지 않을 수 있다.Therefore, since the first electrode portion 160 is electrically connected to the emitter portion 120 through the contact hole, the conductive paste for forming the first electrode portion 160 is electrically connected to the glass for the fire- It may not include a glass frit.

제1 전극부(160)는 제1 방향(X-X')으로 연장된 복수의 제1 핑거 전극(161)과, 제1 방향과 교차하는 제2 방향(Y-Y')으로 연장된 복수의 제1 버스바 전극(163)을 포함한다.The first electrode unit 160 includes a plurality of first finger electrodes 161 extending in a first direction X-X 'and a plurality of second finger electrodes 161 extending in a second direction Y-Y' And the first bus bar electrode 163 of the first bus bar.

제1 핑거 전극(161)은 라인 형상으로 형성되며, 에미터부(120) 위에 형성되어 에미터부(120)와 전기적 및 물리적으로 연결되고, 인접하는 제1 핑거 전극(161)과 서로 이격된 상태로 어느 한 방향으로 형성된다.The first finger electrode 161 is formed in a line shape and is formed on the emitter section 120 and electrically and physically connected to the emitter section 120. The first finger electrode 161 is spaced apart from the adjacent first finger electrodes 161 Is formed in one direction.

그리고 제1 버스바 전극(163)은 제1 핑거 전극(161)보다 큰 폭으로 형성되며, 인접한 제1 핑거 전극(161)들을 물리적 및 전기적으로 연결하고, 에미터부(120)와 물리적 및 전기적으로 연결된다.The first bus bar electrode 163 is formed to have a larger width than the first finger electrode 161 and physically and electrically connects the adjacent first finger electrodes 161 and is electrically and physically connected to the emitter portion 120. [ .

각각의 제1 핑거 전극(161) 및 각각의 제1 버스바 전극(163)은 에미터부(120) 쪽으로 이동한 전하, 예를 들면 전자를 수집한다. Each of the first finger electrodes 161 and each first bus bar electrode 163 collects charges, for example electrons, which have migrated toward the emitter section 120.

복수의 제1 핑거 전극(161) 및 복수의 제1 버스바 전극(163)은 전술한 도 1의 실시예에서와 마찬가지로 Cu-Ag 코어 셀 구조의 금속 입자와, 금속 입자간의 접촉 영역에 위치하는 금속 바인더 및 열 경화형 바인더를 포함하는 도전성 페이스트에 의해 형성된다.The plurality of first finger electrodes 161 and the plurality of first bus bar electrodes 163 are located in the contact region between the metal particles of the Cu-Ag core cell structure and the metal particles as in the embodiment of FIG. A metal binder and a thermosetting binder.

기판(110)의 제2 면에 위치하는 제2 전극부(170)는 기판(110)의 제1 방향(X-X')과 교차하는 제2 방향(Y-Y')으로 연장된 복수의 제2 버스바 전극(173) 및 제2 버스바 전극(173)이 형성된 부분을 제외한 나머지 영역의 기판 후면을 덮는 시트(sheet)상의 제2 전극(171)을 포함한다.The second electrode portion 170 positioned on the second surface of the substrate 110 may include a plurality of second electrode portions 170 extending in a second direction Y-Y 'intersecting the first direction X- And a second electrode 171 on a sheet that covers the rear surface of the substrate except the portion where the second bus bar electrode 173 and the second bus bar electrode 173 are formed.

시트상의 제2 전극(171)은 적어도 하나의 도전성 물질로 이루어져 있다. 도전성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.The sheet-like second electrode 171 is made of at least one conductive material. The conductive material may be at least one selected from the group consisting of Ni, Cu, Ag, Al, Sn, Zn, In, Ti, Au, And combinations thereof, but may be made of other conductive materials.

제2 버스바 전극(173) 또한 적어도 하나의 도전성 물질로 이루어져 있고, 제2 전극(171)과 전기적으로 연결되어 있다. 따라서, 제2 버스바 전극(173)은 제2 전극(151)으로부터 전달되는 전하, 예를 들면 정공을 외부 장치로 출력한다.The second bus bar electrode 173 is also made of at least one conductive material and is electrically connected to the second electrode 171. Accordingly, the second bus bar electrode 173 outputs the charge, for example, holes, transmitted from the second electrode 151 to an external device.

제2 버스바 전극(173)은 제1 핑거 전극(161) 및 제1 버스바 전극(163)과 동일한 도전성 페이스트로 형성될 수 있다.The second bus bar electrode 173 may be formed of the same conductive paste as the first finger electrode 161 and the first bus bar electrode 163.

기판(110)의 제2 면에 후면 전계(back surface field, BSF)부(180)를 형성하기 위해, 제2 전극(171)은 알루미늄(Al)으로 형성될 수 있다.The second electrode 171 may be formed of aluminum (Al) to form a back surface field (BSF) portion 180 on the second surface of the substrate 110. [

제2 전극부(170)와 기판(110) 사이에 형성되는 후면 전계부(180)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다.The rear electric field portion 180 formed between the second electrode portion 170 and the substrate 110 is formed in a region of the same conductivity type as the substrate 110 and doped at a higher concentration than the substrate 110, Area.

이러한 후면 전계부(180)는 기판(110)의 후면부 쪽에서 전자와 정공이 재결합하여 소멸되는 것이 감소시킨다.This rear electric field 180 reduces recombination between electrons and holes at the rear side of the substrate 110 to disappear.

후면 전계부(180)는 기판(110)의 후면 전체에 형성되거나, 제2 버스바 전극(173)이 형성된 영역을 제외한 기판(110)의 후면, 즉 시트상의 제2 전극(171)과 접하는 영역의 기판(110)의 후면에만 형성될 수 있다.The rear electric field 180 may be formed on the entire rear surface of the substrate 110 or may be formed on the rear surface of the substrate 110 except the area where the second bus bar electrode 173 is formed, Only the backside of the substrate 110 may be formed.

이상에서는 제1 전극부(160) 및 제2 전극부(170)가 각각 버스바 전극을 갖는 것을 예로 들어 설명하였지만, 제1 전극부(160) 및 제2 전극부(170) 중 적어도 하나는 버스바 전극을 구비하지 않는 논-버스 구조로 형성될 수 있다.Although the first electrode unit 160 and the second electrode unit 170 each have a bus bar electrode in the above description, at least one of the first electrode unit 160 and the second electrode unit 170 may be a bus Bus structure without a bar electrode.

논-버스 구조의 전극부는 핑거 전극들을 물리적 및 전기적으로 연결하는 버스바 전극이 없으므로, 핑거 전극들이 인터커넥터와 에미터부(120) 또는 인터커넥터와 후면전계부(180)에 의해서만 전기적으로 연결된다.The electrode portions of the non-bus structure are electrically connected only by the inter-connector and the emitter portion 120 or the inter-connector and the rear electric portion 180 because there is no bus bar electrode that physically and electrically connects the finger electrodes.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

10, 110: 기판 20, 120: 에미터부
30: 제1 진성 반도체층 30a: 제2 진성 반도체층
40: 제1 실리콘 박막층 40a: 제2 실리콘 박막층
50: 제1 투명 도전층 50a: 제2 투명 도전층
60: 제1 전극 70, 70a: 제2 전극
80, 180: 후면전계부
10, 110: substrate 20, 120: emitter section
30: first intrinsic semiconductor layer 30a: second intrinsic semiconductor layer
40: first silicon thin film layer 40a: second silicon thin film layer
50: first transparent conductive layer 50a: second transparent conductive layer
60: first electrode 70, 70a: second electrode
80, 180:

Claims (19)

반도체 기판;
상기 반도체 기판과 p-n 접합을 형성하는 에미터부;
상기 에미터부 위에 위치하며, 상기 에미터부의 일부를 노출하는 복수의 개구부를 포함하는 유전층;
상기 개구부에 의해 노출된 상기 에미터부와 전기적으로 연결되는 제1 전극; 및
상기 반도체 기판과 전기적으로 연결되는 제2 전극
을 포함하고,
상기 제1 전극은 구리(Ag) 입자에 은(Ag)이 코팅되어 있는 Cu-Ag 코어 셀 구조(Cu-Ag core shell)의 금속 입자와, 상기 금속 입자들의 접촉 영역에 위치하는 금속 바인더를 포함하는 태양전지.
A semiconductor substrate;
An emitter section forming a pn junction with the semiconductor substrate;
A dielectric layer located above the emitter portion and including a plurality of openings exposing a portion of the emitter portion;
A first electrode electrically connected to the emitter portion exposed by the opening; And
And a second electrode electrically connected to the semiconductor substrate
/ RTI >
The first electrode includes metal particles of a Cu-Ag core shell structure in which silver (Ag) is coated on the silver (Ag) particles, and a metal binder located in a contact region of the metal particles Solar cells.
제1항에서,
상기 금속 바인더는 50 내지 60 중량%의 비스무스(Bi)와 40 내지 50 중량%의 주석(Sn)으로 형성된 저융점 합금을 포함하는 무기물로 형성되는 태양전지.
The method of claim 1,
Wherein the metal binder is formed of an inorganic material including 50 to 60 wt% of bismuth (Bi) and 40 to 50 wt% of a low melting point alloy formed of tin (Sn).
제2항에서,
상기 저융점 합금은 230℃ 이하의 융점을 가지며, 2㎛ 이하의 단분산 분말 형태를 갖는 태양전지.
3. The method of claim 2,
Wherein the low melting point alloy has a melting point of 230 DEG C or less and has a monodisperse powder form of 2 mu m or less.
제1항에서,
상기 금속 바인더는 은 아세테이트 및 은 암모늄과 같은 유기 은을 포함하는 유기물로 형성되는 태양전지.
The method of claim 1,
Wherein the metal binder is formed of an organic material including organic silver such as silver acetate and silver ammonium.
제1항에서,
상기 금속 입자의 상기 구리는 플레이크(flake) 형상으로 형성되는 태양전지.
The method of claim 1,
Wherein the copper of the metal particles is formed in a flake shape.
제1항 내지 제5항 중 어느 한 항에서,
상기 금속 입자는 10 내지 30 중량%의 은(Ag)과 70 내지 90 중량%의 구리로 형성되는 태양전지.
6. The method according to any one of claims 1 to 5,
Wherein the metal particles are formed of 10 to 30 wt% of silver (Ag) and 70 to 90 wt% of copper.
제1 도전성 타입의 반도체 기판;
상기 반도체 기판의 전면(front surface)에 위치하는 제2 도전성 타입의 에미터부;
상기 에미터부 위에 위치하며, 상기 제2 도전성 타입의 불순물이 고농도로 도핑된 비정질 실리콘을 포함하는 제1 실리콘 박막층;
상기 제1 실리콘 박막층 위에 위치하며, 상기 제1 실리콘 박막층과 전기적으로 연결되는 제1 투명 도전층;
상기 제1 투명 도전층 위에 위치하며, 상기 제1 투명 도전층과 전기적으로 연결되는 제1 전극; 및
상기 반도체 기판의 후면에 위치하는 제2 전극
을 포함하며,
상기 제1 전극은 구리(Ag) 입자에 은(Ag)이 코팅되어 있는 Cu-Ag 코어 셀 구조(Cu-Ag core shell)의 금속 입자와, 상기 금속 입자들의 접촉 영역에 위치하는 금속 바인더를 포함하는 태양전지.
A semiconductor substrate of a first conductivity type;
An emitter of a second conductivity type located on a front surface of the semiconductor substrate;
A first silicon thin film layer disposed on the emitter layer and including amorphous silicon doped with impurities of the second conductivity type at a high concentration;
A first transparent conductive layer located on the first silicon thin film layer and electrically connected to the first silicon thin film layer;
A first electrode located on the first transparent conductive layer and electrically connected to the first transparent conductive layer; And
A second electrode disposed on a rear surface of the semiconductor substrate,
/ RTI >
The first electrode includes metal particles of a Cu-Ag core shell structure in which silver (Ag) is coated on the silver (Ag) particles, and a metal binder located in a contact region of the metal particles Solar cells.
제7항에서,
상기 금속 바인더는 50 내지 60 중량%의 비스무스(Bi)와 40 내지 50 중량%의 주석(Sn)으로 형성된 저융점 합금을 포함하는 무기물로 형성되는 태양전지.
8. The method of claim 7,
Wherein the metal binder is formed of an inorganic material including 50 to 60 wt% of bismuth (Bi) and 40 to 50 wt% of a low melting point alloy formed of tin (Sn).
제8항에서,
상기 저융점 합금은 230℃ 이하의 융점을 가지며, 2㎛ 이하의 단분산 분말 형태를 갖는 태양전지.
9. The method of claim 8,
Wherein the low melting point alloy has a melting point of 230 DEG C or less and has a monodisperse powder form of 2 mu m or less.
제7항에서,
상기 금속 바인더는 은 아세테이트 및 은 암모늄과 같은 유기 은을 포함하는 유기물로 형성되는 태양전지.
8. The method of claim 7,
Wherein the metal binder is formed of an organic material including organic silver such as silver acetate and silver ammonium.
제7항에서,
상기 금속 입자의 상기 구리는 플레이크(flake) 형상으로 형성되는 태양전지.
8. The method of claim 7,
Wherein the copper of the metal particles is formed in a flake shape.
제7항에서,
상기 금속 입자는 10 내지 30 중량%의 은(Ag)과 70 내지 90 중량%의 구리로 형성되는 태양전지.
8. The method of claim 7,
Wherein the metal particles are formed of 10 to 30 wt% of silver (Ag) and 70 to 90 wt% of copper.
제7항 내지 제12항 중 어느 한 항에서,
상기 제1 실리콘 박막층은 a-Si:H 또는 a-SiC:H로 이루어지는 태양전지.
13. The method according to any one of claims 7 to 12,
Wherein the first silicon thin film layer is made of a-Si: H or a-SiC: H.
제13항에서,
상기 에미터부와 상기 제1 실리콘 박막층 사이에 제1 진성 반도체층이 위치하며, 상기 제1 진성 반도체층은 a-Si:H로 이루어지는 태양전지.
The method of claim 13,
A first intrinsic semiconductor layer is disposed between the emitter layer and the first silicon thin film layer, and the first intrinsic semiconductor layer is made of a-Si: H.
제13항에서,
상기 반도체 기판과 상기 제2 전극 사이에 위치하는 후면 전계부를 더 포함하는 태양전지.
The method of claim 13,
And a rear surface electric field portion located between the semiconductor substrate and the second electrode.
제15항에서,
상기 후면 전계부는 상기 반도체 기판의 후면 전체 영역에 형성되고, 상기 제2 전극은 상기 후면 전계부의 후면 전체 영역에 형성되는 태양전지.
16. The method of claim 15,
Wherein the rear surface electric field portion is formed in the entire rear region of the semiconductor substrate, and the second electrode is formed in the entire rear region of the rear electric field portion.
제13항에서,
상기 반도체 기판과 상기 제2 전극 사이에 위치하는 제2 실리콘 박막층을 더 포함하며, 상기 제2 실리콘 박막층은 상기 제1 도전성 타입의 불순물이 고농도로 도핑된 a-Si:H 또는 a-SiC:H로 이루어지는 태양전지.
The method of claim 13,
And a second silicon thin film layer disposed between the semiconductor substrate and the second electrode, wherein the second silicon thin film layer is formed of a-Si: H or a-SiC: H doped with impurities of the first conductivity type at a high concentration ≪ / RTI >
제17항에서,
상기 반도체 기판과 상기 제2 실리콘 박막층 사이에 위치하는 제2 진성 반도체층을 더 포함하고, 상기 제2 진성 반도체층은 a-Si:H로 이루어지는 태양전지.
The method of claim 17,
And a second intrinsic semiconductor layer disposed between the semiconductor substrate and the second silicon thin film layer, wherein the second intrinsic semiconductor layer is made of a-Si: H.
제18항에서,
상기 제2 실리콘 박막층과 상기 제2 전극 사이에 위치하는 제2 투명 도전층을 더 포함하는 태양전지.
The method of claim 18,
And a second transparent conductive layer positioned between the second silicon thin film layer and the second electrode.
KR1020130028545A 2013-03-18 2013-03-18 Solar cell KR20140114532A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130028545A KR20140114532A (en) 2013-03-18 2013-03-18 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130028545A KR20140114532A (en) 2013-03-18 2013-03-18 Solar cell

Publications (1)

Publication Number Publication Date
KR20140114532A true KR20140114532A (en) 2014-09-29

Family

ID=51758188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130028545A KR20140114532A (en) 2013-03-18 2013-03-18 Solar cell

Country Status (1)

Country Link
KR (1) KR20140114532A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601860A (en) * 2015-10-14 2017-04-26 福建金石能源有限公司 Silicon-based heterojunction cell preparation method
CN115206584A (en) * 2021-03-27 2022-10-18 广东金乌新材料科技有限公司 A kind of low-cost silver-coated copper paste for solar heterojunction cell and preparation method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601860A (en) * 2015-10-14 2017-04-26 福建金石能源有限公司 Silicon-based heterojunction cell preparation method
CN115206584A (en) * 2021-03-27 2022-10-18 广东金乌新材料科技有限公司 A kind of low-cost silver-coated copper paste for solar heterojunction cell and preparation method thereof

Similar Documents

Publication Publication Date Title
US9853178B2 (en) Selective emitter solar cell
EP2219222B1 (en) Solar cell and method for manufacturing the same
EP2434548B1 (en) Solar cell and method for manufacturing the same
US20160197207A1 (en) Solar cell, solar cell module, and manufacturing method of solar cell
JP4170701B2 (en) Solar cell and manufacturing method thereof
KR20130109694A (en) Solar cell
KR20130096822A (en) Solar cell and method for manufacturing the same
KR101642158B1 (en) Solar cell module
EP2608279A2 (en) Solar cell
US8049102B1 (en) Solar cell and method for manufacturing the same
JP5882573B2 (en) Solar cell and manufacturing method thereof
KR20160064702A (en) Solar cell
KR101714779B1 (en) Solar cell and manufacturing method thereof
KR20150090606A (en) Solar cell and manufacturing method thereof
US8772630B2 (en) Solar cell and method of manufacturing the same
EP2903037B1 (en) Fabrication method for back-contact heterojunction solar cell
TW201145540A (en) Solar cell
KR20140114532A (en) Solar cell
KR20130037395A (en) Solar cell
KR20120035291A (en) Method for manufacturing solar cell
KR20120064853A (en) A solar cell
KR101579321B1 (en) Method for manufacturing solar cell
KR20120084870A (en) Solar cell and manufacturing method thereof
KR101146733B1 (en) Solar cell
KR102218629B1 (en) Silicon solar cell including a carrier seletive thin layer

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130318

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180125

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130318

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190619

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190829

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190619

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I