[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20140082488A - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20140082488A
KR20140082488A KR1020120152521A KR20120152521A KR20140082488A KR 20140082488 A KR20140082488 A KR 20140082488A KR 1020120152521 A KR1020120152521 A KR 1020120152521A KR 20120152521 A KR20120152521 A KR 20120152521A KR 20140082488 A KR20140082488 A KR 20140082488A
Authority
KR
South Korea
Prior art keywords
gate
signal
pulse width
line group
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020120152521A
Other languages
English (en)
Other versions
KR102019763B1 (ko
Inventor
박용화
오대석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120152521A priority Critical patent/KR102019763B1/ko
Publication of KR20140082488A publication Critical patent/KR20140082488A/ko
Application granted granted Critical
Publication of KR102019763B1 publication Critical patent/KR102019763B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히, 펄스폭이 다른 두 개의 펄스들로 형성된 게이트 쉬프트 클럭 및 1프레임 동안 두 번 공급되는 게이트 스타트 펄스를 이용하여, 인터레이스 방식으로 구동될 수 있는, 액정표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다. 이를 위해, 본 발명에 따른 액정표시장치는, 펄스폭이 다른 두 개의 펄스가 반복적으로 형성된 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호 및 1/2프레임 마다 공급되는 게이트 스타트 펄스를 이용하여, 1/2프레임 동안에는 제1게이트라인그룹으로 게이트온신호를 순차적으로 출력하며, 나머지 1/2프레임 동안에는 제2게이트라인그룹으로 게이트온신호를 순차적으로 출력하기 위한 게이트 드라이브 IC; 및 상기 게이트 스타트 펄스, 상기 게이트 출력 인에이블 신호 및 상기 게이트 쉬프트 클럭을 생성하여 상기 게이트 드라이브 IC로 출력하기 위한 타이밍 컨트롤러를 포함한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 액정표시장치에 관한 것으로, 특히, 인터레이스 방식으로 구동되는 액정표시장치 및 그 구동방법에 관한 것이다.
이동통신 단말기, 스마트폰, 태블릿 컴퓨터, 노트북 컴퓨터 등과 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판 표시 장치로는 액정표시장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 활발히 연구되고 있다. 평판 표시 장치 중에서, 액정표시장치는 양산화 기술, 구동 수단의 용이성, 고화질의 구현이라는 장점으로 인하여 현재 가장 널리 상용화되고 있다.
액정표시장치는 액정의 열화를 방지함과 아울러 표시 품질을 향상시키기 위하여, 액정패널을 다양한 인버젼 방식으로 구동한다. 인버젼 방식에는, 프레임 인버젼 방식(Frame Inversion System), 라인 인버젼 방식(Line Inversion System), 컬럼 인버젼 방식(Column Inversion System), 도트 인버젼 방식(Dot Inversion System) 또는 Z-인버젼(Z-Inversion System) 방식 등이 있다.
한편, 저전력 구동을 위해, 대부분의 액정표시장치들은, 상기한 바와 같은 인버젼 방식들 중에서, 특히, Z-인버젼 방식을 주로 이용하고 있다. 그러나, Z-인버젼 방식은 R/G/B 단색 패턴에서는 소비전력이 높다는 단점을 가지고 있다. 이를 해결하기 위해, 종래의 액정표시장치에서는 인터레이스(Interlace) 방식이 적용되고 있다.
도 1은 종래의 인터레이스용 게이트 구동부에서 출력되는 스캔신호의 파형을 나타낸 예시도이며, 도 2는 인터레이스 구동을 위한 종래의 패널 구성을 나타낸 예시도이다.
액정표시장치에서 인터레이스 방식을 적용하는 방법에는 다음과 같은 두 가지 방법이 있다.
첫째, 도 1에 도시된 바와 같은 스캔신호를 출력하는 인터레이스용 게이트 드라이브 IC를 사용하는 방법이 있다.
즉, 도 1에 도시된 스캔신호는, 인터레이스용 게이트 드라이브 IC에서 출력되는 스캔신호로서, 상기 게이트 드라이브 IC는 홀수번째 게이트라들과 짝수번째 게이트라인들로 출력되는 스캔신호를 분리한 후, 각각의 스캔신호를 쉬프트 레지스터를 이용하여 1클락씩 쉬프트 시켜서 출력하고 있다.
따라서, 1/2프레임 동안 홀수번째 게이트라인들로 스캔신호가 출력된 후, 나머지 1/2프레임 동안 짝수번째 게이트라인들로 스캔신호가 출력된다.
한편, 상기한 바와 같은 인터레이스 구동을 위해서는, 종래의 일반적인 게이트 드라이브 IC는 적용될 수 없으며, 인터레이스 구동을 위해 별도의 게이트 드라이브 IC가 개발 및 제조되어야 한다.
둘째, 도 2에 도시된 바와 같이 패널에 형성되어 있는 게이트라인의 구조를 인터레이스 방식에 맞게 변경하는 방법이 있다.
즉, 상기한 바와 같은 두 번째 방법에서는, 종래에 일반적으로 이용되는 게이트 드라이브 IC가 패널의 좌우측에 각각 장착되며, 게이트라인들은 1라인씩 건너서, 상기 좌측 게이트 드라이브 IC 및 우측 게이트 드라이브 IC에 연결된다.
이 경우, 상기 게이트 드라이브 IC들은 싱글 피딩(Single Feeding) 방식으로 구동되어야 한다. 상기 싱글 피딩 방식이란, 게이트라인의 일측에서만 스캔신호를 입력하는 방식을 말한다. 즉, 인터레이스 방식이 아닌 일반적인 구동방식이 적용되는 경우, 패널의 좌우측에 장착되어 있는 두 개의 게이트 드라이브 IC는 하나의 라인으로 동시에 스캔신호를 입력할 수 있으나(더블 피딩(Double Feeding) 방식), 인터레이스 방식이 적용되는 경우, 패널의 좌우측에 장착되어 있는 두 개의 게이트 드라이브 IC는, 각각 하나의 게이트라인으로만 스캔신호를 입력할 수 있다.
즉, 두 번째 방법에서는 종래의 일반적인 게이트 드라이브 IC가 그대로 적용될 수 있으나, 게이트라인들의 형성방법 및 게이트라인으로의 스캔신호 입력방법이 변경된다.
상기한 바와 같은 종래의 인터레이스 방식들은 다음과 같은 문제점을 가지고 있다.
첫 번째 방법에서와 같이, 인터레이스용 게이트 드라이브 IC를 사용할 경우, 새로운 게이트 드라이브 IC가 개발되어야 하며, 새롭게 개발된 게이트 드라이브 IC에 맞게 패널의 구조도 수정되어야 한다. 즉, 게이트 드라이브 IC의 개발 및 패널 수정에 따른 비용이 상승된다.
두 번째 방법에서와 같이, 패널 구조의 변경을 통해 인터레이스 방식을 적용할 경우, 패널 구조의 변경에 따른 비용 상승뿐만 아니라, 좌/우 게이트라인의 싱글 피딩(Single Feeding)에 따른 수평 라인 딤(Line Dim) 등 화질적인 문제가 발생할 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 펄스폭이 다른 두 개의 펄스들로 형성된 게이트 쉬프트 클럭 및 1프레임 동안 두 번 공급되는 게이트 스타트 펄스를 이용하여, 인터레이스 방식으로 구동될 수 있는, 액정표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는, 펄스폭이 다른 두 개의 펄스가 반복적으로 형성된 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호 및 1/2프레임 마다 공급되는 게이트 스타트 펄스를 이용하여, 1/2프레임 동안에는 제1게이트라인그룹으로 게이트온신호를 순차적으로 출력하며, 나머지 1/2프레임 동안에는 제2게이트라인그룹으로 게이트온신호를 순차적으로 출력하기 위한 게이트 드라이브 IC; 및 상기 게이트 스타트 펄스, 상기 게이트 출력 인에이블 신호 및 상기 게이트 쉬프트 클럭을 생성하여 상기 게이트 드라이브 IC로 출력하기 위한 타이밍 컨트롤러를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치 구동방법은, 제1게이트 스타트 펄스 및 펄스폭이 다른 두 개의 펄스가 반복적으로 형성된 게이트 쉬프트 클럭에 따라, 1/2프레임 동안, 제1게이트라인그룹에 형성되어 있는 게이트라인들로는 펄스폭이 큰 게이트온신호를 출력하며, 상기 펄스폭보다 작은 펄스폭을 갖는 게이트온신호가 제2게이트라인그룹에 형성되어 있는 게이트라인들로 출력되는 것을 차단하는 단계; 및 제2게이트 스타 펄스 및 상기 게이트 쉬프트 클럭에 따라, 나머지 1/2프레임 동안, 상기 제2게이트라인그룹에 형성되어 있는 게이트라인들로, 펄스폭이 큰 게이트온신호를 출력하며, 상기 펄스폭보다 작은 펄스폭을 갖는 게이트온신호가 상기 제1게이트라인그룹에 형성되어 있는 게이트라인들로 출력되는 것을 차단하는 단계를 포함한다.
본 발명에 의하면, 인터레이스 방식을 위한 게이트 드라이브 IC가 특별히 개발되거나, 패널 구조가 변경될 필요 없이, 종래의 일반적인 게이트 드라이브 IC를 이용하여 인터레이스 방식이 구현될 수 있다. 따라서, 인터레이스 방식용 게이트 드라이브 IC의 개발이나 패널 변경을 위한 비용 상승이 없다.
또한, 본 발명에 의하면, 인터레이스 방식을 이용하면서도, 종래의 일반적인 더블 피딩(Double Feeding) 방식이 그대로 적용될 수 있기 때문에, 수평 라인 딤(Line Dim)과 같은 화질적인 문제가 발생되지 않는다.
도 1은 종래의 인터레이스용 게이트 구동부에서 출력되는 스캔신호의 파형을 나타낸 예시도.
도 2는 인터레이스 구동을 위한 종래의 패널 구성을 나타낸 예시도.
도 3은 본 발명에 따른 액정표시장치를 개략적으로 나타내는 예시도.
도 4는 본 발명에 따른 액정표시장치 구동방법을 설명하기 위한 예시도.
도 5는 본 발명에 따른 액정표시장치에 적용되는 쉬프트 레지스터의 예시도.
도 6은 본 발명에 따른 액정표시장치의 게이트 드라이브 IC에서 게이트온신호가 출력되는 방법을 설명하기 위한 예시도.
도 7은 본 발명에 따른 액정표시장치에 적용되는 다양한 신호들의 타이밍을 나타낸 예시도.
이하, 도면을 참조로 본 발명에 따른 바람직한 실시 예에 대해서 상세히 설명하기로 한다.
도 3은 본 발명에 따른 액정표시장치를 개략적으로 나타내는 예시도이다.
본 발명은 종래에 일반적으로 이용되던 게이트 드라이브 IC를 이용하여 인터레이스 방식을 구현하는 것이다. 즉, 본 발명에 의하면, 인터레이스용 게이트 드라이브 IC가 추가로 개발되거나, 패널의 구조가 변경되지 않은 상태에서, 게이트 드라이브 IC로 입력되는 게이트 쉬프트 클럭(GSC)의 펄스 구조를 변경하는 것에 의해 인터레이스 방식이 구현될 수 있다.
이를 위해 본 발명에 따른 액정 표시 장치는, 도 3에 도시된 바와 같이, 게이트라인들(GL1 내지 GLn)과, 데이터라인들(DL1 내지DLm)의 교차영역마다 픽셀이 형성되어 있는 패널(100), 데이터전압을 상기 데이터라인으로 출력하기 위한 소스 드라이브 IC(300), 게이트온신호를 상기 게이트라인으로 순차적으로 출력하기 위한 게이트 드라이브 IC(200) 및 게이트 제어신호와 데이터 제어신호를 상기 소스 드라이브 IC와 상기 게이트 드라이브 IC로 전송하며, 입력영상데이터를 재정렬시킨 영상데이터를 상기 소스 드라이브 IC로 전송하기 위한 타이밍 컨트롤러(400)를 포함한다.
우선, 상기 패널(100)은 상기 게이트라인들과 상기 데이터라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된, 박막트랜지스터(TFT)와, 픽셀전극을 포함하는 픽셀들을 구비한다.
상기 박막트랜지스터(TFT)는 상기 게이트라인으로부터 공급되는 스캔신호에 응답하여, 상기 데이터라인으로부터 공급된 데이터전압을 상기 픽셀전극에 공급한다. 상기 픽셀전극이 상기 데이터전압에 응답하여 공통전극과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율이 조절된다.
본 발명에 적용되는 패널의 액정모드는, TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 종류의 액정모드도 가능하다. 또한, 본 발명에 따른 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
다음, 상기 게이트 드라이브 IC(200)는, 상기 타이밍 컨트롤러(400)에서 생성된 게이트 제어신호(GCS)들을 이용하여, 상기 게이트라인들 각각에 순차적으로 게이트온신호를 공급한다.
특히, 상기 게이트 드라이브 IC(200)는, 펄스폭이 다른 두 개의 펄스가 반복적으로 형성된 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE) 및 1/2프레임 마다 공급되는 게이트 스타트 펄스(GSP)를 이용하여, 1/2프레임 동안에는 제1게이트라인그룹으로 게이트온신호를 순차적으로 출력하며, 나머지 1/2프레임 동안에는 제2게이트라인그룹으로 게이트온신호를 순차적으로 출력한다.
여기서, 상기 게이트온신호는 상기 게이트라인들에 연결되어 있는 스위칭용 박막트랜지스터를 턴온시킬 수 있는 전압을 말한다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 전압은 게이트오프신호라하며, 상기 게이트온신호와 상기 게이트오프신호를 총칭하여 스캔신호라 한다.
상기 박막트랜지스터가 N타입인 경우, 상기 게이트온신호는 하이레벨의 전압이며, 상기 게이트오프신호는 로우레벨의 전압이다. 상기 박막트랜지스터가 P타입인 경우, 상기 게이트온신호는 로우레벨의 전압이며, 상기 게이트오프신호는 하이레벨의 전압이다.
상기 게이트 드라이브 IC(200)는, 상기 패널(100)과 독립되게 형성되어, 테이프 캐리어 패키지(TCP) 또는 연성인쇄회로기판(FPCB) 등을 통해 상기 패널(100)에 연결될 수 있으나, 도 3에 도시된 바와 같이, 상기 패널(100) 내에 실장되는 게이트 인 패널(Gate In Panel : GIP)방식으로 구성될 수도 있다.
상기 게이트 드라이브 IC(200)의 구성 및 기능은 도 5 내지 도 7을 참조하여 상세히 설명된다.
다음, 상기 소스 드라이브 IC(300)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 디지털 영상데이터를 데이터전압으로 변환하여 상기 게이트라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 상기 데이터전압을 상기 데이터라인들에 공급한다.
상기 소스 드라이브 IC(300)는, 도 3에 도시된 바와 같이, 칩온필름(COF) 형태로 상기 패널(100)에 연결될 수 있으며, 상기 패널 상에 직접 장착되거나 형성될 수도 있다. 상기 소스 드라이브 IC(300)의 갯수는 상기 패널의 크기, 상기 패널의 해상도 등에 따라 다양하게 설정될 수 있다.
상기 소스 드라이브 IC(300)는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터전압으로 변환시킨 후 상기 데이터라인으로 출력시킨다. 이를 위해, 상기 소스 드라이브 IC(300)는, 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부(DAC) 및 출력버퍼를 포함하고 있다.
상기 쉬프트 레지스터부는, 상기 타이밍 컨트롤러(400)로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 타이밍 컨트롤러(400)로부터 순차적으로 수신된 상기 디지털 영상데이터(Data)를 래치하고 있다가, 상기 디지털 아날로그 변환부(DAC)(330)로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 동시에 정극성 또는 부극성의 데이터 전압으로 변환하여 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러(400)로부터 전송되어온 극성제어신호(POL)에 따라, 상기 영상데이터들을 정극성 또는 부극성의 데이터전압으로 변환하여 상기 데이터라인들로 출력한다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 정극성 또는 부극성의 데이터전압을, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스 출력 인에이블 신호(SOE)에 따라, 상기 패널의 데이터라인(DL)들로 출력한다.
마지막으로, 상기 타이밍 컨트롤러(400)는, 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 게이트 구동부(200)들의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 소스 드라이브 IC(300)들의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 소스 드라이브 IC(300)로 전송될 영상데이터를 생성한다.
이를 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력영상데이터(Input Data) 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)를 출력하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부를 포함한다.
즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력되는 입력영상데이터(Input Data)를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 소스 드라이브 IC(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다.
상기 타이밍 컨트롤러(400)는 상기 외부 시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 소스 드라이브 IC를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 구동부를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 소스 드라이브 IC와 상기 게이트 구동부로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부에서 실행될 수 있다.
상기 제어신호 생성부에서 생성되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
상기 제어신호 생성부(420)에서 생성되는 게이트 제어신호(GCS)들로는 게이트 스타트 펄스(GSP), 게이트 스타트 신호(VST), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 게이트 스타트신호(VST), 게이트 클럭(GCLK) 등이 있다.
특히, 상기 게이트 쉬프트 클럭(GSC)은 펄스폭이 다른 두 개의 펄스가 반복적으로 출력되도록 형성되어 있다. 상기 두 개의 펄스들 중 펄스폭이 큰 펄스는, 게이트라인으로 실질적으로 출력되는 게이트온신호를 생성하는데 이용되며, 상기 두 개의 펄스들 중 펄스폭이 작은 펄스는 게이트라인으로 출력되지 않는 게이트온신호를 생성하는데 이용된다.
또한, 상기 게이트 스타트 펄스(GSP) 및 상기 게이트 스타트 신호(VST)는 모두, 상기 게이트 드라이브 IC가 상기 게이트온신호를 출력하는 과정을 시작하도록 하는 신호로서, 상기 게이트 드라이브 IC가 상기 패널과 독립된 IC로 구성되는지, 또는 GIP 형태로 구성되는지에 따라 다르게 정의된 것이다. 따라서, 이하에서는, 상기 두 개의 신호를 총칭하여 간단히 게이트 스타트 펄스(GSP)라 한다. 상기 게이트 스타트 펄스(GSP)는 1프레임 동안 두 번 상기 게이트 드라이브 IC로 출력된다. 즉, 상기 게이트 스타트 펄스(GSP)는 1/2프레임 마다 상기 게이트 드라이브 IC(200)로 출력된다.
또한, 상기 게이트 출력 인에이블 신호(GOE)는, 상기 게이트 쉬프트 클럭(GSC)을 형성하는 상기 두 개의 펄스들 중, 펄스폭이 작은 펄스가 상기 게이트 드라이브 IC(200)로 공급되는 경우에, 상기 게이트 드라이브 IC로 공급되어, 상기 게이트 드라이브 IC(200)로부터 게이트온신호가 출력되지 않도록 하며, 상기 두 개의 펄스들 중, 펄스폭이 큰 펄스가 상기 게이트 드라이브 IC(200)로 공급되는 경우에, 상기 게이트 드라이브 IC로 공급되어, 상기 게이트 드라이브 IC(200)로부터 게이트온신호가 출력되도록 하는 기능을 수행한다. 즉, 상기 타이밍 컨트롤러(400)는, 상기 게이트 쉬프트 클럭(GSC)을 형성하는 상기 두 개의 펄스들 중, 펄스폭이 큰 펄스가 상기 게이트 드라이브 IC(200)로 공급되는 경우에는, 상기 게이트 드라이브 IC로부터 게이트온신호가 출력되도록 하는 상기 게이트 출력 인에이블 신호(GOE)를 상기 게이트 드라이브 IC(200)로 전송하며, 상기 두 개의 펄스들 중, 펄스폭이 작은 펄스가 상기 게이트 드라이브 IC(200)로 공급되는 경우에는, 상기 게이트 드라이브 IC(200)로부터 게이트온신호가 출력되지 않도록 하는 상기 게이트 출력 인에이블 신호를 상기 게이트 드라이브 IC(200)로 전송한다.
도 4는 본 발명에 따른 액정표시장치 구동방법을 설명하기 위한 예시도이다.
상기한 바와 같이 구성된 본 발명에 따른 액정표시장치에서는, 도 4에 도시된 바와 같은 순서로 게이트온신호가 액정패널에 형성된 게이트라인들로 순차적으로 출력된다.
즉, 도 4에서 홀수번째 게이트라인들을 제1게이트라인그룹이라 하고, 짝수번째 게이트라인들을 제2게이트라인그룹이라고 할 때, 1/2프레임 마다 게이트 드라이브 IC(200)로 출력되는 게이트 스타트 펄스들 중, 제1게이트 스타트 펄스(GSP1)에 의해, 제1게이트라인그룹들에 형성되어 있는 홀수번째 게이트라인들로 순차적으로 게이트온신호가 출력된다. 제1게이트라인그룹들에 형성되어 있는 홀수번째 게이트라인들은, 도 4에서 실선으로 도시되어 있다.
나머지 1/2프레임 동안 상기 게이트 드라이브 IC(200)로 출력되는 제2게이트 스타트 펄스(GSP2)에 의해, 제2게이트라인그룹들에 형성되어 있는 짝수번째 게이트라인들로 순차적으로 게이트온신호가 출력된다. 제2게이트라인그룹들에 형성되어 있는 짝수번째 게이트라인들은, 도 4에서 점선으로 도시되어 있다.
이 경우, 상기 게이트 드라이브 IC(200)는, 도 3에 도시된 상기 액정패널의 제1비표시영역(110) 및 상기 제1비표시영역(110)과 마주보고 있는 제2비표시영역(120)에 각각 형성될 수 있다. 따라서, 상기 액정패널(100)은, 싱글 피딩(Single Feeding) 방식이 아닌, 더블 피딩(Double Feeding) 방식으로 구동될 수도 있다.
즉, 본 발명에 따른 액정표시장치에서는, 종래의 액정표시장치에서 인터레이스 방식에 의해 게이트라인이 구동되는 방법과 동일한 방법으로, 게이트라인들이 구동되고 있다.
한편, 상기에서는, 제1게이트라인그룹이 홀수번째 게이트라인들과 연결되어 있고, 제2게이트라인그룹이 짝수번째 게이트라인들과 연결되어 있는 것으로 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1게이트라인그룹이 짝수번째 게이트라인들과 연결되고, 제2게이트라인그룹이 홀수번째 게이트라인들과 연결될 수도 있다.
도 5는 본 발명에 따른 액정표시장치에 적용되는 쉬프트 레지스터의 예시도이다.
본 발명에 따른 액정표시장치에 적용되는 상기 게이트 드라이브 IC(200)는 도 3에 도시된 바와 같이, 각각의 게이트라인으로 게이트온신호를 출력하기 위한 복수의 쉬프트 레지스터(210)들을 포함하고 있다.
즉, 도 4에서 각각의 게이트라인들로 출력되는 상기 게이트온신호는, 상기 게이트 드라이브 IC(200) 중 상기 쉬프트 레지스터(210)에서 생성된다.
상기 쉬프트 레지스터(210)들 중 제1쉬프트 레지스터는, 상기 게이트 스타트 펄스(GSP)에 의해 구동을 시작하여, 상기 게이트 쉬프트 클럭(GSC)에 해당되는 신호를 게이트온신호로 출력한다.
이를 위해 상기 게이트 쉬프트 클럭(GSC)은 상기 쉬프트 레지스터(210)들에 순차적으로 공급된다.
이때, 상기 게이트 쉬프트 클럭(GSC)을 형성하는 상기 두 개의 펄스들은, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트레지스터들 및 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들에 교번적으로 입력된다.
한편, 상기 펄스폭이 큰 펄스 및 상기 펄스폭이 작은 펄스는, 상기 쉬프트 레지스터에 입력되어 게이트온신호의 출력에 이용된다. 즉, 상기 펄스폭이 큰 펄스 및 상기 펄스폭이 작은 펄스들 모두에 의해, 게이트온신호가 출력되기 때문에, 상기 쉬프트 레지스터(210)들은 순차적으로 구동될 수 있다.
부연하여 설명하면, 상기 게이트 쉬프트 클럭(GSC)은, 상기 쉬프트 레지스터(210)들이 순차적으로 게이트온신호를 출력하도록 하기 위한 것으로서, 상기 게이트 쉬프트 클럭(GSC)의 펄스폭에 따라 상기 게이트온신호의 펄스폭은 변경될 수 있다.
상기 쉬프트 레지스터(210)들 중, 상기 게이트 스타트 펄스(GSP)가 입력되는 제1쉬프트 레지스터(210)의 일예가 도 5에 도시되어 있다.
즉, 상기 제1쉬프트 레지스터(210)는 상기 타이밍 컨트롤러(400)로부터 전송되는 게이트 스타트 펄스(GSP)를 입력받아 구동을 시작하여, 상기 게이트 쉬프트 클럭(GSC)에 대응되는 게이트온신호를 출력한다. 따라서, 상기 게이트 쉬프트 클럭(GSC)의 펄스폭의 크기에 따라 상기 제1쉬프트 레지스터(210)의 출력단자(Vout)로 출력되는 상기 게이트온신호의 펄스폭이 변경될 수 있다.
상기 제1쉬프트 레지스터로부터 출력되는 게이트온신호는 제2쉬프트 레지스터의 게이트 스타트 펄스로 이용된다. 즉, 상기 제2쉬프트 레지스터는 상기 제1쉬프트 레지스터로부터 전송되어온 게이트온신호를 게이트 스타트 펄스(GSP)로 입력받아 구동을 시작하여, 상기 게이트 쉬프트 클럭(GSC)에 대응되는 게이트온신호를 출력한다.
한편, 도 5에 도시된 쉬프트 레지스터(210)는 본 발명에 적용될 수 있는 쉬프트 레지스터의 일예를 나타낸 것으로서, 상기 쉬프트 레지스터(210)는 현재 일반적으로 이용되고 있는 구성이 그대로 적용될 수 있다. 따라서, 상기 쉬프트 레지스터(210)에 대한 상세한 설명은 생략된다.
도 6은 본 발명에 따른 액정표시장치의 게이트 드라이브 IC에서 게이트온신호가 출력되는 방법을 설명하기 위한 예시도이며, 도 7은 본 발명에 따른 액정표시장치에 적용되는 다양한 신호들의 타이밍을 나타낸 예시도이다.
본 발명에 따른 액정표시장치 구동방법을 도 6 및 도 7을 참조하여 설명하면 다음과 같다.
우선, 1/2프레임이 시작되면, 상기 타이밍 컨트롤러(400)로부터 제1게이트 스타트 펄스(GSP)가 상기 게이트 드라이브 IC의 제1쉬프트 레지스터(210)로 공급되어, 상기 제1쉬프트 레지스터(210)가 구동된다.
상기 제1쉬프트 레지스터(Shift Register 1)가 구동되면, 상기 제1쉬프트 레지스터(210)는 상기 게이트 쉬트트 클럭(GSC)을 이용하여 제1게이트온신호(290)를 출력하며, 상기한 바와 같이, 상기 제1게이트온신호(290)는 제2쉬프트 레지스터(Shift Register 2)를 구동시킨다.
여기서, 상기 게이트 쉬프트 클럭(GSC)은 서로 다른 폭을 가지고 있으며, 그 일예로서, 도 6에 도시된 바와 같이, 큰 펄스폭과 작은 펄스폭은 3대1의 비율을 가질 수 있다. 상기 펄스폭의 비율은, 상기 큰 펄스폭과 작은 펄스폭이 서로 비대칭이 될 수 있도록 다양하게 변경될 수 있다.
게이트 쉬프트 클럭(GSC)의 각각의 펄스폭을 상기와 같이 3:1로 설정한 이유는, 홀수번째 게이트라인과 짝수번째 게이트라인으로 출력되는 게이트온신호의 펄스폭을 3대1로 만들기 위함이다.
상기한 바와 같이, 상기 게이트온신호의 펄스폭은 상기 게이트 쉬프트 클럭(GSC)의 펄스폭에 대응되므로, 펄스폭이 작은 펄스에 의해 출력된 게이트온신호의 펄스폭은, 펄스폭이 큰 펄스에 의해 출력된 게이트온신호의 펄스폭보다 작게 된다.
본 발명은 상기와 같이 비대칭적으로 형성되는 게이트온신호들 중, 펄스폭이 작은 게이트온신호가 게이트라인으로 출력되는 것은 차단하고, 펄스폭이 큰 게이트온신호들만이 게이트라인으로 실질적으로 출력되어 스위칭 트랜지스터를 턴온시킬 수 있도록 하고 있다.
즉, 본 발명에서는, 최종적으로 게이트라인으로 출력되는 게이트온신호의 펄스폭을 최대로 넓히기 위하여, 상기 게이트 쉬프트 클럭(GSC)의 펄스폭이 상기한 바와 같이 비대칭으로 형성되어 있다.
상기 과정을 구체적으로 설명하면 다음과 같다.
예를 들어, 상기 두 개의 펄스들 중 펄스폭이 큰 제1펄스가 제1게이트라인그룹에 연결되어 있는 제1쉬프트 레지스터(Shift Register 1)로 입력되면, 상기 제1펄스에 연속되는 펄스폭이 작은 제2펄스는 제2게이트라인그룹에 연결되어 있는 제2쉬프트 레지스터(Shift Register 2)로 입력되고, 상기 제2펄스에 연속되는 펄스폭이 큰 제3펄스는 다시 제1게이트라인그룹에 연결되어 있는 제3쉬프트 레지스터(Shift Register 3)로 입력되며, 상기 제3펄스에 연속되는 펄스폭이 작은 제4펄스는 다시 제2게이트라인그룹에 연결되어 있는 제4쉬프트 레지스터(Shift Register 4)로 입력된다. 상기한 바와 같은 과정은 1/2프레임 동안 반복된다.
따라서, 상기 제1쉬프트 레지스터(Shift Register 1)는, 도 5에 도시된 바와 같이, 펄스폭이 큰 게이트온신호(290)를 출력하고, 상기 제2쉬프트 레지스터(Shift Register 2)는 펄스폭이 작은 게이트온신호(290)를 출력하고, 상기 제3쉬프트 레지스터(Shift Register 3)는 펄스폭이 큰 게이트온신호를 출력하며, 상기 제4쉬프트 레지스터(Shift Register 4)는 펄스폭이 작은 게이트온신호를 출력한다.
다음, 상기 1/2프레임이 지나고, 나머지 1/2프레임이 시작되면, 상기 게이트 쉬프트 클럭의 순서가 변경되어 각각의 쉬프트 레지스터들로 입력된다.
즉, 상기 두 개의 펄스들 중 펄스폭이 작은 제1펄스가 제1게이트라인그룹에 연결되어 있는 제1쉬프트 레지스터(Shift Register 1)로 입력되면, 상기 제1펄스에 연속되는 펄스폭이 큰 제2펄스는 제2게이트라인그룹에 연결되어 있는 제2쉬프트 레지스터(Shift Register 2)로 입력되고, 상기 제2펄스에 연속되는 펄스폭이 작은 제3펄스는 다시 제1게이트라인그룹에 연결되어 있는 제3쉬프트 레지스터(Shift Register 3)로 입력되며, 상기 제3펄스에 연속되는 펄스폭이 큰 제4펄스는 다시 제2게이트라인그룹에 연결되어 있는 제4쉬프트 레지스터(Shift Register 4)로 입력된다. 상기한 바와 같은 과정은 나머지 1/2프레임 동안 반복된다.
따라서, 상기 제1쉬프트 레지스터(Shift Register 1)는, 도 5에 도시된 바와같이, 펄스폭이 작은 게이트온신호를 출력하고, 상기 제2쉬프트 레지스터(Shift Register 2)는 펄스폭이 큰 게이트온신호를 출력하고, 상기 제3쉬프트 레지스터(Shift Register 3)는 펄스폭이 작은 게이트온신호를 출력하며, 상기 제4쉬프트 레지스터(Shift Register 4)는 펄스폭이 큰 게이트온신호를 출력한다.
즉, 상기 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 1, 3, 5...n-1, n은 짝수)은 펄스폭이 큰 게이트온신호를 순차적으로 생성하고, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 2, 4, 6...n)은, 펄스폭이 작은 게이트온신호를 순차적으로 생성한다.
또한, 상기 나머지 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 1, 3, 5...n-1, n은 짝수)은, 상기 펄스폭이 작은 게이트온신호를 순차적으로 생성하고, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트레지스터들(Shift Register 2, 4, 6...n)은, 상기 펄스폭이 큰 게이트온신호를 순차적으로 생성한다.
이 경우, 상기 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 1, 3, 5...n-1, n은 짝수)로는, 상기 두 개의 펄스들 중 펄스폭이 큰 펄스가 순차적으로 입력되고, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 2, 4, 6...n)로는, 상기 두 개의 펄스들 중 펄스폭이 작은 펄스가 순차적으로 입력된다.
또한, 상기 나머지 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 1, 3, 5...n-1, n은 짝수)로는, 상기 펄스폭이 작은 펄스가 순차적으로 입력되고, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 2, 4, 6...n)로는, 상기 펄스폭이 큰 펄스가 순차적으로 입력된다.
한편, 본 발명은, 상기 펄스폭이 작은 펄스에 의해 출력되는 펄스폭이 작은 게이트온신호가 게이트라인으로 출력되는 것을 차단함으로써, 인터레이스 방식을 구현하고 있다.
즉, 상기 1/2프레임 동안, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 2, 4, 6...n)로부터 출력되는 펄스폭이 작은 게이트온신호를 차단시키면, 상기 1/2프레임 동안에는, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 1, 3, 5...n-1, n은 짝수)로부터 출력되는 펄스폭이 큰 게이트온신호들(Vgate1, Vgate3, Vgate5...Vgate(n-1))이, 홀수번째 게이트라인들로 순차적으로 출력된다.
또한, 상기 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 1, 3, 5...n-1, n은 짝수)로부터 출력되는 펄스폭이 작은 게이트온신호를 차단시키면, 상기 나머지 1/2프레임 동안에는, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들(Shift Register 2, 4, 6...n)로부터 출력되는 펄스폭이 큰 게이트온신호들(Vgate2, Vgate4, Vgate6...Vgate(n))이, 짝수번째 게이트라인들로 순차적으로 출력된다.
따라서, 액정패널은, 인터레이스 방식으로 구동될 수 있다.
상기 펄스폭이 작은 게이트온신호들이 게이트라인으로 출력되지 않도록 하기 위해, 상기 게이트 드라이브 IC는 상기 타이밍 컨트롤러(400)로부터 전송되어온 게이트 출력 인에이블 신호(GOE)를 이용하고 있다.
즉, 상기 게이트 드라이브 IC(200)는, 도 5에 도시된 바와 같이, 상기 쉬프트 레지스터와 1대1로 연결되어 있는 스위칭부(220)들을 포함하고 있으며, 상기 스위칭부(220)들 각각은, 상기 펄스폭이 큰 게이트온신호가 상기 쉬프트 레지스터로부터 입력되는 경우에는, 상기 게이트 출력 인에이블 신호(GOE)에 의해, 상기 펄스폭이 큰 게이트온신호를 게이트라인으로 출력하며, 상기 펄스폭이 작은 게이트온신호가 상기 쉬프트 레지스터로부터 입력되는 경우에는, 상기 게이트 출력 인에이블 신호에 의해, 상기 펄스폭이 작은 게이트온신호를 차단한다.
상기한 바와 같은 본 발명에 따른 액정표시장치 구동방법을 도 7을 참조하여 정리하면 다음과 같다.
우선, 데이터 인에이블(DE) 및 기타의 제어신호들(DE_Out, SOE) 등에 의해 데이터전압(Data)이 데이터라인들로 출력된다.
이때, 상기 게이트 드라이브 IC(200)로 상기 제1게이트 스타트 펄스(GSP2)가 입력되면, 상기 게이트 드라이브 IC(200)가 구동을 시작하여, 1/2프레임 동안, 상기 게이트 쉬프트 클럭(GSC) 및 상기 게이트 출력인에이블 신호(GOE)에 따라, 제1게이트라인그룹, 즉, 홀수번째 게이트라인들로 게이트온신호(GCLK1, GCLK3, GCLK5...GCLK(n-1))를 출력한다.
상기 1/2프레임이 지나고 나머지 1/2프레임이 시작되어, 상기 게이트 드라이브 IC(200)로 상기 제2게이트 스타트 펄스(GSP2)가 입력되면, 상기 게이트 드라이브 IC(200)가 다시 구동을 시작하여, 나머지 1/2프레임 동안, 상기 게이트 쉬프트 클럭(GSC) 및 상기 게이트 출력인에이블 신호(GOE)에 따라, 제2게이트라인그룹, 즉, 짝수번째 게이트라인들로 게이트온신호(GCLK2, GCLK4, GCLK6...GCLK(n))를 출력한다.
즉, 상기한 바와 같은, 본 발명에 의하면, 인터레이스용 게이트 드라이브 IC를 새롭게 개발하거나, 액정패널의 구조를 변경하지 않고서도, 일반적으로 이용되는 게이트 드라이브 IC를 이용하여 액정표시장치를 인터레이스 방식으로 구동시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 액정 표시 패널 200 : 게이트 드라이브 IC
300 : 소스 드라이브 IC 400 : 타이밍 컨트롤러

Claims (10)

  1. 펄스폭이 다른 두 개의 펄스가 반복적으로 형성된 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호 및 1/2프레임 마다 공급되는 게이트 스타트 펄스를 이용하여, 1/2프레임 동안에는 제1게이트라인그룹으로 게이트온신호를 순차적으로 출력하며, 나머지 1/2프레임 동안에는 제2게이트라인그룹으로 게이트온신호를 순차적으로 출력하기 위한 게이트 드라이브 IC; 및
    상기 게이트 스타트 펄스, 상기 게이트 출력 인에이블 신호 및 상기 게이트 쉬프트 클럭을 생성하여 상기 게이트 드라이브 IC로 출력하기 위한 타이밍 컨트롤러를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 드라이브 IC는, 액정패널의 제1비표시영역 및 상기 제1비표시영역과 마주보고 있는 제2비표시영역에 각각 형성되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 게이트 쉬프트 클럭을 형성하는 상기 두 개의 펄스들 중, 펄스폭이 큰 펄스가 상기 게이트 드라이브 IC로 공급되는 경우에는, 상기 게이트 드라이브 IC로부터 게이트온신호가 출력되도록 하는 상기 게이트 출력 인에이블 신호를 상기 게이트 드라이브 IC로 전송하며,
    상기 두 개의 펄스들 중, 펄스폭이 작은 펄스가 상기 게이트 드라이브 IC로 공급되는 경우에는, 상기 게이트 드라이브 IC로부터 게이트온신호가 출력되지 않도록 하는 상기 게이트 출력 인에이블 신호를 상기 게이트 드라이브 IC로 전송하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 게이트 드라이브 IC는, 상기 게이트라인들과 1대1로 연결되어 있는 쉬프트 레지스터들을 포함하고,
    상기 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들은, 펄스폭이 큰 게이트온신호를 순차적으로 생성하고, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들은, 펄스폭이 작은 게이트온신호를 순차적으로 생성하며,
    상기 나머지 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들은, 상기 펄스폭이 작은 게이트온신호를 순차적으로 생성하고, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트레지스터들은, 상기 펄스폭이 큰 게이트온신호를 순차적으로 생성하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 두 개의 펄스들은, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트레지스터들 및 상기 제2게이트라인그룹에 연결되어 있는 쉬프트레지스터들에 교번적으로 입력되는 것을 특징으로 하는 액정표시장치.
  6. 제 4 항에 있어서,
    상기 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들로는, 상기 두 개의 펄스들 중 펄스폭이 큰 펄스가 순차적으로 입력되고, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들로는, 상기 두 개의 펄스들 중 펄스폭이 작은 펄스가 순차적으로 입력되며,
    상기 나머지 1/2프레임 동안, 상기 제1게이트라인그룹에 연결되어 있는 쉬프트 레지스터들로는, 상기 펄스폭이 작은 펄스가 순차적으로 입력되고, 상기 제2게이트라인그룹에 연결되어 있는 쉬프트 레지스터들로는, 상기 펄스폭이 큰 펄스가 순차적으로 입력되는 것을 특징으로 하는 액정표시장치.
  7. 제 4 항에 있어서,
    상기 게이트 드라이브 IC는,
    상기 게이트 출력 인에이블 신호에 따라, 상기 펄스폭이 작은 게이트온신호들이 게이트라인들로 출력되는 것을 차단하는 것을 특징으로 하는 액정표시장치.
  8. 제 4 항에 있어서,
    상기 게이트 드라이브 IC는,
    상기 쉬프트 레지스터와 1대1로 연결되어 있는 스위칭부들을 포함하고,
    상기 스위칭부들 각각은,
    상기 펄스폭이 큰 게이트온신호가 상기 쉬프트 레지스터로부터 입력되는 경우에는, 상기 게이트 출력 인에이블 신호에 의해, 상기 펄스폭이 큰 게이트온신호를 게이트라인으로 출력하며,
    상기 펄스폭이 작은 게이트온신호가 상기 쉬프트 레지스터로부터 입력되는 경우에는, 상기 게이트 출력 인에이블 신호에 의해, 상기 펄스폭이 작은 게이트온신호를 차단하는 것을 특징으로 하는 액정표시장치.
  9. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 게이트 스타트 펄스를 생성하여, 1/2프레임 간격으로 상기 게이트 드라이브 IC로 출력하고,
    상기 게이트 드라이브 IC는,
    상기 1/2프레임 동안 제1게이트 스타트 펄스, 상기 쉬프트 클럭 및 상기 게이트 출력 인에이블 신호에 따라, 상기 제1게이트라인그룹에 형성되어 있는 게이트라인들로는 펄스폭이 큰 게이트온신호를 출력하고, 상기 펄스폭보다 작은 펄스폭을 갖는 게이트온신호가 상기 제2게이트라인그룹에 형성되어 있는 게이트라인들로 출력되는 것을 차단하며,
    상기 나머지 1/2프레임 동안 제2게이트 스타트 펄스, 상기 쉬프트 클럭 및 상기 게이트 출력 인에이블 신호에 따라, 상기 제2게이트라인그룹에 형성되어 있는 게이트라인들로, 펄스폭이 큰 게이트온신호를 출력하고, 상기 펄스폭보다 작은 펄스폭을 갖는 게이트온신호가 상기 제1게이트라인그룹에 형성되어 있는 게이트라인들로 출력되는 것을 차단하는 것을 특징으로 하는 액정표시장치.
  10. 제1게이트 스타트 펄스 및 펄스폭이 다른 두 개의 펄스가 반복적으로 형성된 게이트 쉬프트 클럭에 따라, 1/2프레임 동안, 제1게이트라인그룹에 형성되어 있는 게이트라인들로는 펄스폭이 큰 게이트온신호를 출력하며, 상기 펄스폭보다 작은 펄스폭을 갖는 게이트온신호가 제2게이트라인그룹에 형성되어 있는 게이트라인들로 출력되는 것을 차단하는 단계; 및
    제2게이트 스타 펄스 및 상기 게이트 쉬프트 클럭에 따라, 나머지 1/2프레임 동안, 상기 제2게이트라인그룹에 형성되어 있는 게이트라인들로, 펄스폭이 큰 게이트온신호를 출력하며, 상기 펄스폭보다 작은 펄스폭을 갖는 게이트온신호가 상기 제1게이트라인그룹에 형성되어 있는 게이트라인들로 출력되는 것을 차단하는 단계를 포함하는 액정표시장치 구동방법.
KR1020120152521A 2012-12-24 2012-12-24 액정표시장치 및 그 구동방법 Active KR102019763B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120152521A KR102019763B1 (ko) 2012-12-24 2012-12-24 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120152521A KR102019763B1 (ko) 2012-12-24 2012-12-24 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20140082488A true KR20140082488A (ko) 2014-07-02
KR102019763B1 KR102019763B1 (ko) 2019-09-09

Family

ID=51733405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120152521A Active KR102019763B1 (ko) 2012-12-24 2012-12-24 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR102019763B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104537993A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 阵列基板、液晶显示面板和有机发光显示面板
KR20170007586A (ko) * 2015-07-08 2017-01-19 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
CN107731192A (zh) * 2017-11-16 2018-02-23 深圳市华星光电技术有限公司 液晶显示器的驱动系统及液晶显示器的驱动方法
US10269288B2 (en) 2015-12-15 2019-04-23 Samsung Electronics Co., Ltd. Display devices and display systems having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002238A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 구동방법
KR20100008635A (ko) * 2008-07-16 2010-01-26 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 평판 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002238A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 구동방법
KR20100008635A (ko) * 2008-07-16 2010-01-26 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 평판 표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104537993A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 阵列基板、液晶显示面板和有机发光显示面板
CN104537993B (zh) * 2014-12-29 2018-09-21 厦门天马微电子有限公司 有机发光显示面板
KR20170007586A (ko) * 2015-07-08 2017-01-19 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
US10269288B2 (en) 2015-12-15 2019-04-23 Samsung Electronics Co., Ltd. Display devices and display systems having the same
CN107731192A (zh) * 2017-11-16 2018-02-23 深圳市华星光电技术有限公司 液晶显示器的驱动系统及液晶显示器的驱动方法
CN107731192B (zh) * 2017-11-16 2020-01-31 深圳市华星光电技术有限公司 液晶显示器的驱动系统及液晶显示器的驱动方法

Also Published As

Publication number Publication date
KR102019763B1 (ko) 2019-09-09

Similar Documents

Publication Publication Date Title
CN102479494B (zh) 液晶显示装置
US9075472B2 (en) Display device having partial panels and driving method thereof
US7683872B2 (en) Display driving apparatus and multi-line inversion driving method thereof
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
KR101902562B1 (ko) 액정표시장치 및 그 구동방법
KR20080003100A (ko) 액정표시장치 및 데이터 구동회로
JP2007298941A (ja) 液晶表示装置とその駆動方法
TWI430250B (zh) 用於驅動液晶顯示裝置之裝置及方法
KR102019763B1 (ko) 액정표시장치 및 그 구동방법
KR102007775B1 (ko) 액정표시장치 및 그 구동방법
KR102008778B1 (ko) 액정표시장치 및 그 구동방법
KR20150078816A (ko) 저속 구동용 표시장치
KR100962502B1 (ko) 액정표시장치의 구동장치
KR102148489B1 (ko) 표시장치의 전원 공급 장치
KR20140079089A (ko) 액정표시장치 및 그 구동방법
KR20140083646A (ko) 액정표시장치 및 그 구동방법
KR20160025695A (ko) Ｄｒｄ 방식을 이용한 표시장치
KR101243788B1 (ko) 표시장치의 구동장치와 그의 구동방법
KR101403855B1 (ko) 액정표시장치 및 그 구동방법
KR102066135B1 (ko) 액정표시장치 및 그 구동방법
KR20140126131A (ko) 표시장치 및 그 구동방법
KR100933452B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR101809747B1 (ko) 액정표시장치
KR102390698B1 (ko) 게이트구동부를 포함하는 표시장치 및 그 구동방법
KR102033098B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121224

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171212

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121224

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190903

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190904

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 4

End annual number: 4