[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20140001352A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20140001352A
KR20140001352A KR1020120068601A KR20120068601A KR20140001352A KR 20140001352 A KR20140001352 A KR 20140001352A KR 1020120068601 A KR1020120068601 A KR 1020120068601A KR 20120068601 A KR20120068601 A KR 20120068601A KR 20140001352 A KR20140001352 A KR 20140001352A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
conductivity type
light emitting
type semiconductor
Prior art date
Application number
KR1020120068601A
Other languages
Korean (ko)
Inventor
강대성
송기영
최낙준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120068601A priority Critical patent/KR20140001352A/en
Publication of KR20140001352A publication Critical patent/KR20140001352A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A light emitting device according to an embodiment of the present invention includes: a first conductive semiconductor layer; an activating layer formed on the first conductive semiconductor layer; a lower second conductive semiconductor layer formed on the activating layer; a current spreading layer formed on the lower second conductive semiconductor layer; and an upper second conductive semiconductor layer formed on the current spreading layer.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, 액정 표시 장치(LCD: Liquid Crystal Display)의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, it is possible to replace a transmission module of an optical communication means, a light-emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of a liquid crystal display (LCD) White LED lightings, automotive headlights, and traffic lights.

도 1은 일반적인 발광소자의 발광 구조물을 도시한 도면이다.1 is a view showing a light emitting structure of a general light emitting device.

도 1에 도시된 발광소자(10)는 발광 구조물을 포함한다. 여기서, 발광 구조물은 제1 도전형 반도체층(12), 제2 도전형 반도체층(11) 및 상기 제1 도전형 반도체층(12)과 상기 제2 도전형 반도체층(11) 사이에 배치되는 활성층(13)을 포함하는 발광 구조물을 포함한다. 이러한 발광소자는 p-n 접합(p-n junction) 구조를 갖는데, 이러한 수직형 구조는 제한된 영역에서 전류가 수직 방향으로만 흐르게 된다. 때문에, 도 1에서 A 내지 E로 표시한 부분과 같은 영역에서는 전류의 흐름이 없거나 약해 발광소자(10)의 발광 패턴이 균일하지 않게 되고 광 출력이 취약하게 되는 문제점이 있다.The light emitting device 10 shown in Fig. 1 includes a light emitting structure. The light emitting structure includes a first conductive semiconductor layer 12, a second conductive semiconductor layer 11, and a second conductive semiconductor layer 12 disposed between the first conductive semiconductor layer 12 and the second conductive semiconductor layer 11 And a light emitting structure including an active layer (13). Such a light emitting device has a p-n junction structure. In this vertical structure, current flows only in a vertical direction in a limited region. Therefore, there is a problem in that no current flows or the light emission pattern of the light emitting element 10 becomes uneven in the same region as shown in A to E in FIG. 1, and the light output becomes weak.

따라서, p-n 접합 구조에서 전류가 수직 방향으로만 흐름으로 인해 발생되는 발광 패턴의 불균일을 줄여 광 출력을 향상시킬 수 있는 발광소자의 개발이 필요하다.Therefore, it is necessary to develop a light emitting device capable of improving the light output by reducing the unevenness of the light emission pattern generated due to the current only in the vertical direction in the p-n junction structure.

실시예는 발광 패턴을 균일하게 하고 광 출력을 개선시킨 발광소자를 제공한다.The embodiment provides a light emitting device having uniform light emission patterns and improved light output.

실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 하부 제2 도전형 반도체층; 상기 하부 제2 도전형 반도체층 상에 형성된 전류 스프레딩층; 및 상기 전류 스프레딩층 상에 형성된 상부 제2 도전형 반도체층;을 포함한다.A light emitting device according to an embodiment includes a first conductive semiconductor layer; An active layer formed on the first conductive semiconductor layer; A lower second conductivity type semiconductor layer formed on the active layer; A current spreading layer formed on the lower second conductivity type semiconductor layer; And an upper second conductivity type semiconductor layer formed on the current spreading layer.

상기 전류 스프레딩층은 상기 제1 도전형 반도체층과 동일한 도전형 반도체 물질을 포함할 수 있다.The current spreading layer may include the same conductive semiconductor material as the first conductive semiconductor layer.

상기 전류 스프레딩층은, 일정 전압 이하에서 상기 상부 제2 도전형 반도체층으로부터의 캐리어(carrier)가 상기 전류 스프레딩층의 수평 방향으로 확산되어 흐르고, 상기 일정 전압보다 클 때 상기 상부 제2 도전형 반도체층으로부터의 캐리어 및 상기 전류 스프레딩층에 확산된 캐리어가 상기 전류 스프레딩층을 관통하여 상기 하부 제2 도전형 반도체층을 통해 상기 활성층으로 흐를 수 있는 두께를 가질 수 있다.Wherein the current spreading layer is formed such that a carrier from the upper second conductivity type semiconductor layer diffuses in a horizontal direction of the current spreading layer and flows at a constant voltage or lower, Type semiconductor layer and a carrier diffused in the current spreading layer can flow through the current spreading layer and can flow to the active layer through the lower second conductivity type semiconductor layer.

상기 일정 전압은 2.9V 내지 3.1V일 수 있다.The constant voltage may be 2.9V to 3.1V.

상기 상부 제1 도전형 반도체층은 1nm 내지 900nm의 두께를 가질 수 있다.The upper first conductivity type semiconductor layer may have a thickness of 1 nm to 900 nm.

상기 제1 도전형 반도체층과 상기 전류 스프레딩층은 각각 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 적어도 하나를 포함할 수 있고,The first conductive semiconductor layer and the current spreading layer may include at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, Can,

상기 제1 도전형 반도체층과 상기 전류 스프레딩층은 서로 다른 물질로 이루어질 수 있고, 서로 동일한 물질로 이루어질 수도 있다.The first conductivity type semiconductor layer and the current spreading layer may be made of different materials or may be made of the same material.

상기 하부 제2 도전형 반도체층과 상기 상부 제2 도전형 반도체층은 각각 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 적어도 하나를 포함할 수 있고,The lower second conductivity type semiconductor layer and the upper second conductivity type semiconductor layer may include at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, May include one,

상기 하부 제2 도전형 반도체층과 상기 상부 제2 도전형 반도체층은 서로 다른 물질로 이루어질 수 있고, 서로 동일한 물질로 이루어질 수도 있다.The lower second conductivity type semiconductor layer and the upper second conductivity type semiconductor layer may be made of different materials or may be made of the same material.

상기 전류 스프레딩층 및 상기 제1 도전형 반도체층에는 p형 도펀트가 도핑될 수 있다.The current spreading layer and the first conductive semiconductor layer may be doped with a p-type dopant.

상기 상부 제2 도전형 반도체층 및 상기 하부 제2 도전형 반도체층에는 n형 도펀트가 도핑될 수 있다.The upper second conductivity type semiconductor layer and the lower second conductivity type semiconductor layer may be doped with an n-type dopant.

상기 상부 제2 도전형 반도체층 상의 적어도 일부에 제1 전극이 위치할 수 있다.The first electrode may be located on at least a part of the upper second conductivity type semiconductor layer.

상기 활성층과 상기 제1 도전형 반도체층 사이에 배치된 전자 차단층을 더 포함할 수 있다.And an electron blocking layer disposed between the active layer and the first conductive semiconductor layer.

실시예에 따른 발광 소자는 하부 제2 도전형 반도체층과 상부 제2 도전형 반도체층의 사이에 전류 스프레딩층을 배치함으로써, 발광 구조물 내에서 전류 흐름이 확산되어 발광 패턴이 균일하게 되고, 발광 효율이 향상되고 정전기적 내성이 개선될 수 있도록 한다.The current spreading layer is disposed between the lower second conductivity type semiconductor layer and the upper second conductivity type semiconductor layer so that the current flow is diffused in the light emitting structure to uniform the light emission pattern, So that the efficiency can be improved and the electrostatic resistance can be improved.

도 1은 일반적인 발광소자의 발광 구조물을 도시한 도면이고,
도 2는 일 실시예에 따른 수직형 발광소자의 측단면도이고,
도 3은 일 실시예에 따른 수평형 발광소자의 측단면도이고
도 4는 일 실시예에 따른 발광소자의 발광 구조물을 확대하여 도시한 도면이고,
도 5 및 도 6은 일 실시예에 따른 발광소자의 발광 구조물에서 캐리어의 흐름을 예시적으로 나타낸 도면이고,
도 7a 내지 도 7d는 도 2의 수직형 발광소자의 제조방법의 일 실시예를 나타낸 도면이고,
도 8은 발광소자 패키지의 일 실시예를 나타낸 도면이고,
도 9는 발광소자 패키지를 포함하는 헤드 램프의 일 실시예를 나타낸 도면이고,
도 10은 발광소자 패키지를 포함하는 표시장치의 일 실시예를 나타낸 도면이다.
1 is a view showing a light emitting structure of a general light emitting device,
2 is a side sectional view of a vertical light emitting device according to an embodiment,
3 is a side cross-sectional view of a horizontal light emitting device according to an embodiment
4 is an enlarged view of a light emitting structure of a light emitting device according to an embodiment,
5 and 6 are views illustrating a flow of a carrier in a light emitting structure of a light emitting device according to an exemplary embodiment,
7A to 7D are views showing an embodiment of a method of manufacturing the vertical type light emitting device of FIG. 2,
8 is a view showing an embodiment of a light emitting device package,
9 is a view showing an embodiment of a headlamp including a light emitting device package,
10 is a view showing an embodiment of a display device including a light emitting device package.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 2는 일 실시예에 따른 수직형(vertical) 발광소자의 측단면도이다. 2 is a side sectional view of a vertical light emitting device according to an embodiment.

실시예에 따른 발광소자(100A)는 제1 도전형 반도체층(118), 하부 제2 도전형 반도체층(114), 상기 제1 도전형 반도체층(118)과 상기 하부 제2 도전형 반도체층(114) 사이의 활성층(115), 상기 하부 제2 도전형 반도체층(114) 상의 전류 스프레딩층(116) 및 상기 전류 스프레딩층(116) 상의 상부 제2 도전형 반도체층(112)을 포함한다.The light emitting device 100A according to the embodiment includes the first conductive semiconductor layer 118, the lower second conductive semiconductor layer 114, the first conductive semiconductor layer 118, The current spreading layer 116 on the lower second conductivity type semiconductor layer 114 and the upper second conductivity type semiconductor layer 112 on the current spreading layer 116 .

발광소자(100A)는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device 100A includes an LED (Light Emitting Diode) using a semiconductor layer of a plurality of compound semiconductor layers, for example, a group III-V element, and the LED is a coloring material that emits light such as blue, green, LED or UV LED. The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto.

제1 도전형 반도체층(118), 활성층(115), 하부 제2 도전형 반도체층(114), 전류 스프레딩층(116) 및 상부 제2 도전형 반도체층(112)을 합하여 발광 구조물(110)이라 칭할 수 있다.The first conductive semiconductor layer 118, the active layer 115, the lower second conductive semiconductor layer 114, the current spreading layer 116, and the upper second conductive semiconductor layer 112 are combined to form the light emitting structure 110 ).

발광 구조물(110)은, 예를 들어, 유기금속 화학 증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD: Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD: Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE: Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE: Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, a molecular beam epitaxy A growth method (MBE: Molecular Beam Epitaxy), a hydride vapor phase epitaxy (HVPE: Hydride Vapor Phase Epitaxy), and the like.

상부 제2 도전형 반도체층(112) 및 하부 제2 도전형 반도체층(114)은 각각 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 각각 제2 도전형 도펀트가 도핑될 수 있다. The upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114 may be formed of a semiconductor compound, for example, a compound semiconductor such as a Group 3-5 or Group 6- . And each may be doped with a second conductivity type dopant.

상기 상부 제2 도전형 반도체층(112)이 n형 반도체층인 경우, 상부 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 상부 제2 도전형 반도체층(112)이 p형 반도체층인 경우, 상기 상부 제2 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있으나 이에 한정되지 않는다.When the upper second conductivity type semiconductor layer 112 is an n-type semiconductor layer, the upper second conductivity type dopant may include Si, Ge, Sn, Se or Te as an n-type dopant, but is not limited thereto. In addition, when the upper second conductivity type semiconductor layer 112 is a p-type semiconductor layer, the upper second conductivity type dopant may include Mg, Zn, Ca, Sr, or Ba as a p-type dopant, It does not.

상기 하부 제2 도전형 반도체층(114)이 n형 반도체층인 경우, 하부 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 하부 제2 도전형 반도체층(114)이 p형 반도체층인 경우, 상기 하부 제2 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있으나 이에 한정되지 않는다.When the lower second conductivity type semiconductor layer 114 is an n-type semiconductor layer, the lower second conductivity type dopant may include Si, Ge, Sn, Se or Te as an n-type dopant, but is not limited thereto. In addition, when the lower second conductivity type semiconductor layer 114 is a p-type semiconductor layer, the lower second conductivity type dopant may include Mg, Zn, Ca, Sr, or Ba as a p-type dopant, It does not.

상기 상부 제2 도전형 도펀트와 상기 하부 제2 도전형 도펀트는 동일한 타입의 제2 도전형 도펀트일 수 있다.The upper second conductivity type dopant and the lower second conductivity type dopant may be the same type of second conductivity type dopant.

상부 제2 도전형 반도체층(112) 및 하부 제2 도전형 반도체층(114)은 각각 AlzInwGa(1-z-w)N (0≤z≤1, 0≤w≤1, 0≤z+w≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 상부 제2 도전형 반도체층(112) 및 상기 하부 제2 도전형 반도체층(114)은 각각 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114 are formed of Al z In w Ga (1-zw) N (0? Z? 1, 0? W? + w < / = 1). The upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114 may be formed of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP , AlInGaP, and InP.

상기 상부 제2 도전형 반도체층(112)과 상기 하부 제2 도전형 반도체층(114)은 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수도 있다.The upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114 may be made of the same material or may be made of different materials.

전류 스프레딩층(116) 및 제1 도전형 반도체층(118)은 각각 반도체 화합물로 형성될 수 있으며, 예를 들어 각각 상부 제1 도전형 도펀트 및 하부 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 전류 스프레딩층(116) 또는 제1 도전형 반도체층(118)은 예를 들어, InzAlwGa1 -z- wN (0≤z≤1, 0≤w≤1, 0≤z+w≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 전류 스프레딩층(116) 및 상기 제1 도전형 반도체층(118)은 각각 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The current spreading layer 116 and the first conductivity type semiconductor layer 118 may each be formed of a semiconductor compound, for example, a Group III-V compound semiconductor doped with an upper first conductivity type dopant and a lower first conductivity type dopant, 5 group compound semiconductor. The current spreading layer 116 or the first conductivity type semiconductor layer 118 may be formed of, for example, In z Al w Ga 1 -z- w N (0? Z? 1, 0? W ? w < / = 1). The current spreading layer 116 and the first conductivity type semiconductor layer 118 may be formed of a material selected from the group consisting of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP As shown in FIG.

상기 전류 스프레딩층(116)과 상기 제1 도전형 반도체층(118)은 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수도 있다.The current spreading layer 116 and the first conductive semiconductor layer 118 may be formed of the same material or different materials.

상기 전류 스프레딩층(116)이 p형 반도체층인 경우, 상기 상부 제1 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있다. 또한, 상기 전류 스프레딩층(116)이 n형 반도체층인 경우, 상기 상부 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다. When the current spreading layer 116 is a p-type semiconductor layer, the upper first conductivity type dopant may include Mg, Zn, Ca, Sr, or Ba as a p-type dopant. When the current spreading layer 116 is an n-type semiconductor layer, the upper first conductivity type dopant may include Si, Ge, Sn, Se or Te as an n-type dopant, but is not limited thereto.

상기 제1 도전형 반도체층(118)이 p형 반도체층인 경우, 상기 하부 제1 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있다. 또한, 상기 제1 도전형 반도체층(118)이 n형 반도체층인 경우, 상기 하부 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다.When the first conductivity type semiconductor layer 118 is a p-type semiconductor layer, the lower first conductivity type dopant may include Mg, Zn, Ca, Sr, or Ba as a p-type dopant. In addition, when the first conductive semiconductor layer 118 is an n-type semiconductor layer, the lower first conductive dopant may include Si, Ge, Sn, Se or Te as an n-type dopant, but is not limited thereto .

상기 상부 제1 도전형 도펀트와 상기 하부 제1 도전형 도펀트는 동일한 타입의 제1 도전형 도펀트일 수 있다.The upper first conductivity type dopant and the lower first conductivity type dopant may be the same type first conductivity type dopant.

상기 전류 스프레딩층(116)과 상기 제1 도전형 반도체층(118)은 동일한 도전형 반도체 물질을 포함할 수 있다.The current spreading layer 116 and the first conductive semiconductor layer 118 may include the same conductive semiconductor material.

본 실시예에서, 상부 제2 도전형 반도체층(112) 및 하부 제2 도전형 반도체층(114)은 n형 반도체층으로, 전류 스프레딩층(116) 및 제1 도전형 반도체층(118)은 p형 반도체층으로 구현할 수 있다. 또는, 상부 제2 도전형 반도체층(112) 및 하부 제2 도전형 반도체층(114)은 p형 반도체층으로, 전류 스프레딩층(116) 및 제1 도전형 반도체층(118)은 n형 반도체층으로 구현할 수 있다. 이에 따라 발광 구조물은 n-p-n-p 접합 구조, p-n-p-n 접합 구조 중 어느 한 구조로 구현할 수 있다.The upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114 are n-type semiconductor layers, and the current spreading layer 116 and the first conductivity type semiconductor layer 118, May be implemented as a p-type semiconductor layer. Alternatively, the upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114 may be a p-type semiconductor layer, and the current spreading layer 116 and the first conductivity type semiconductor layer 118 may be n- Semiconductor layer. Accordingly, the light emitting structure can be implemented by any one of an n-p-n-p junction structure and a p-n-p-n junction structure.

발광 구조물(110)의 상부 제2 도전형 반도체층(112)의 외부로 노출된 표면에는 러프니스 패턴이 형성될 수 있다. 러프니스 패턴은 PEC(Photo Enhanced Chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정을 수행하여 형성할 수 있다. 러프니스 패턴은 활성층(115)에서 생성된 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.A roughness pattern may be formed on a surface of the light emitting structure 110 exposed to the outside of the upper second conductivity type semiconductor layer 112. The roughness pattern can be formed by performing an etching process using a PEC (Photo Enhanced Chemical) etching method or a mask pattern. The roughness pattern is for increasing the extraction efficiency of light generated in the active layer 115, and may have a regular period or an irregular period.

제1 도전형 반도체층(118)과 하부 제2 도전형 반도체층(114) 사이에 활성층(115)이 위치한다.The active layer 115 is positioned between the first conductive type semiconductor layer 118 and the lower second conductive type semiconductor layer 114.

활성층(115)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층으로, 예를 들어, 상기 상부 제2 도전형 반도체층(112)이 n형 반도체층이고 상기 제1 도전형 반도체층(118)이 p형 반도체층인 경우, 상기 상부 제2 도전형 반도체층(112)에서 전자를 제공받고 상기 제1 도전형 반도체층(118)에서 정공을 제공받을 수 있다.The active layer 115 is a layer that emits light having energy determined by energy bands inherent in the active layer (light emitting layer) material when electrons and holes are in contact with each other. For example, the upper second conductive semiconductor layer 112 type semiconductor layer and the first conductivity type semiconductor layer 118 is a p-type semiconductor layer, electrons are supplied from the upper second conductivity type semiconductor layer 112 to the first conductivity type semiconductor layer 118 Holes can be provided.

활성층(115)은 단일 양자 우물 구조, 다중 양자 우물 구조(Multi Quantum Well, MQW), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 어느 하나로 형성될 수 있다. 예를 들어, 활성층(115)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 115 may be formed of any one of a single quantum well structure, a multi quantum well structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 115 may be formed with multiple quantum well structures by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

활성층(115)이 양자 우물 구조로 형성된 경우, 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.When the active layer 115 is formed of a quantum well structure, the well layer / barrier layer may be formed of any one of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) But the present invention is not limited thereto. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(115)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 115. The conductive clad layer may be formed of a semiconductor having a band gap wider than the band gap of the barrier layer of the active layer. For example, the conductive clad layer may comprise GaN, AlGaN, InAlGaN or a superlattice structure. Further, the conductive clad layer may be doped with n-type or p-type.

활성층(115)과 제1 도전형 반도체층(118) 사이에는 전자 차단층(EBL: Electron Blocking Layer)(120)이 위치할 수 있다.An electron blocking layer (EBL) 120 may be disposed between the active layer 115 and the first conductivity type semiconductor layer 118.

전자 차단층(120)은 캐리어 중 전자가 이동성이 좋기 때문에, 상부 제2 도전형 반도체층(112)에서 제공된 전자가 발광에 기여하지 못하고 활성층(115)을 넘어 제1 도전형 반도체층(118)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 할 수 있다.Electrons provided in the upper second conductivity type semiconductor layer 112 do not contribute to light emission and electrons in the first conductivity type semiconductor layer 118 extend beyond the active layer 115. Therefore, And can act as a potential barrier to prevent the leakage current from being caused.

전자 차단층(120)의 에너지 밴드갭은 활성층(115)의 장벽층의 에너지 밴드갭보다 크며, AlGaN의 단일층으로 이루어지거나 AlGaN/GaN, InAlGaN/GaN의 다층으로 이루어질 수 있으나, 이에 한정하지 않는다.The energy bandgap of the electron blocking layer 120 is greater than the energy bandgap of the barrier layer of the active layer 115 and may be a single layer of AlGaN or a multilayer of AlGaN / GaN or InAlGaN / GaN, but is not limited thereto .

상부 제2 도전형 반도체층(112) 상에는 제1 전극(170)이 위치한다. 제1 전극(170)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode 170 is located on the upper second conductive type semiconductor layer 112. The first electrode 170 may be formed of a single layer or a multilayer structure including at least one of aluminum (Al), titanium (Ti), chrome (Cr), nickel (Ni), copper (Cu) .

제1 도전형 반도체층(118) 하부에 도전성 지지기판(160)이 위치하며, 도전성 지지기판(160)이 제2 전극의 역할을 할 수 있다.The conductive supporting substrate 160 may be disposed under the first conductive type semiconductor layer 118 and the conductive supporting substrate 160 may serve as the second electrode.

도전성 지지기판(160)은 제2 전극의 역할을 할 수 있으므로 전기 전도도가 우수한 금속을 사용할 수 있고, 발광소자의 작동 시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용할 수 있다.Since the conductive supporting substrate 160 can serve as the second electrode, a metal having excellent electrical conductivity can be used, and heat generated during operation of the light emitting device can be sufficiently radiated, so that a metal having high thermal conductivity can be used .

도전성 지지기판(160)은 예를 들어, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.The conductive support substrate 160 may be a base substrate having a predetermined thickness and may be formed of a metal such as molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), or aluminum (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (e.g., GaN, Si a, Ge, GaAs, ZnO, SiGe , SiC, SiGe, Ga 2 O 3 , etc.) or a conductive sheet or the like may optionally be included.

또한, 상기 도전성 지지기판(160)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.In addition, the conductive supporting substrate 160 may have a mechanical strength enough to separate the nitride semiconductor into separate chips through a scribing process and a breaking process without causing warping of the entire nitride semiconductor. have.

전류 스프레딩층(116)은, 제1 전극(170) 및 제2 전극을 통해 인가되는 전압이 일정 전압 이하인 경우 상부 제2 도전형 반도체층(112)으로부터의 캐리어(carrier)가 전류 스프레딩층(116)의 수평 방향으로 확산되어 흐르고, 제1 및 제2 전극을 통해 인가되는 전압이 상기 일정 전압보다 큰 경우에는 상부 제2 도전형 반도체층(112)으로부터의 캐리어 및 상기 전류 스프레딩층(116)에 확산된 캐리어가 상기 전류 스프레딩층(116)을 관통하여 하부 제2 도전형 반도체층(114)을 통해 활성층(115)으로 흐를 수 있는 두께를 가질 수 있다.The current spreading layer 116 may be formed by a carrier from the upper second conductivity type semiconductor layer 112 when the voltage applied through the first electrode 170 and the second electrode is lower than a predetermined voltage, When the voltage applied through the first and second electrodes is greater than the predetermined voltage, the carriers from the upper second conductivity type semiconductor layer 112 and the carriers from the current spreading layer 116 may pass through the current spreading layer 116 and may flow through the lower second conductivity type semiconductor layer 114 to the active layer 115.

예를 들어, 상기 일정 전압은 발광소자(100A)의 동작 전압으로서 약 2.9V 내지 3.1V일 수 있고, 이 경우, 상기 전류 스프레딩층(116)은 수nm 내지 수백nm의 두께 또는 약 1nm 내지 900nm의 두께를 가질 수 있다.For example, the constant voltage may be about 2.9V to 3.1V as the operating voltage of the light emitting device 100A, in which case the current spreading layer 116 may have a thickness of several nm to several hundreds of nm, And may have a thickness of 900 nm.

제1 도전형 반도체층(118)과 도전성 지지기판(160) 사이에 투명 전극층(130)이 위치할 수 있다. 상기 제1 도전형 반도체층(118)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못할 수 있으므로, 투명 전극층(130)은 이러한 오믹 특성을 개선하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.The transparent electrode layer 130 may be positioned between the first conductive type semiconductor layer 118 and the conductive supporting substrate 160. Since the first conductivity type semiconductor layer 118 has a low impurity doping concentration and a high contact resistance may result in poor ohmic characteristics, the transparent electrode layer 130 is for improving such ohmic characteristics. no.

투명 전극층(130)은 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The transparent electrode layer 130 may include at least one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO indium gallium tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO (IGZO) Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf, and is not limited to such a material.

발광 구조물의 제1 도전형 반도체층(118)과 도전성 지지기판(160) 사이에 반사층(140)이 위치할 수 있다.The reflective layer 140 may be positioned between the first conductive type semiconductor layer 118 of the light emitting structure and the conductive supporting substrate 160.

반사층(140)은 활성층(115)에서 생성된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다. 반사층(140)은 예를 들어, 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 금속층으로 이루어질 수 있다. The reflective layer 140 effectively reflects the light generated in the active layer 115, thereby greatly improving the light extraction efficiency of the light emitting device. The reflective layer 140 may be formed of, for example, a metal layer containing aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium .

반사층(140)과 제1 도전형 반도체층(118) 사이에 투명 전극층(130)이 위치할 수 있으나, 반사층(140)이 제1 도전형 반도체층(118)과 오믹 접촉하는 물질로 형성된 경우, 투명 전극층(130)은 별도로 형성하지 않을 수 있다.The transparent electrode layer 130 may be positioned between the reflective layer 140 and the first conductive semiconductor layer 118. When the reflective layer 140 is formed of a material that is in ohmic contact with the first conductive semiconductor layer 118, The transparent electrode layer 130 may not be formed separately.

반사층(140) 및/또는 투명 전극층(130)이 형성된 발광 구조물(110)과 도전성 지지기판(160)은 접합층(150)에 의해 서로 결합될 수 있다.The light emitting structure 110 having the reflective layer 140 and / or the transparent electrode layer 130 and the conductive supporting substrate 160 may be bonded to each other by the bonding layer 150.

접합층(150)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bonding layer 150 may include a barrier metal or a bonding metal and may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, It is not limited thereto.

또한, 발광 구조물(110)의 측면 및 상면의 적어도 일부에 패시베이션층(180)이 형성될 수 있다.In addition, the passivation layer 180 may be formed on at least a part of the side surface and the upper surface of the light emitting structure 110.

패시베이션층(180)은 발광 구조물을 보호하며 층간 전기적 쇼트를 방지할 수 있다. 패시베이션층(180)은 산화물이나 질화물 등의 절연물질로 이루어지며, 일 예로서, 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.The passivation layer 180 protects the light emitting structure and can prevent interlayer electrical shorts. The passivation layer 180 is formed of an insulating material such as an oxide or a nitride. The passivation layer 180 may be formed of, for example, a silicon oxide (SiO 2 ) layer, an oxynitride layer, or an aluminum oxide layer.

도 3은 일 실시예에 따른 수평형(lateral) 발광소자의 측단면도이다. 3 is a side cross-sectional view of a lateral light emitting device according to one embodiment.

도 3의 발광소자(100B)는 제1 도전형 반도체층(118), 하부 제2 도전형 반도체층(114), 상기 제1 도전형 반도체층(118)과 상기 하부 제2 도전형 반도체층(114) 사이의 활성층(115), 상기 하부 제2 도전형 반도체층(114) 상의 전류 스프레딩층(116) 및 상기 전류 스프레딩층(116) 상의 상부 제2 도전형 반도체층(112)을 포함한다.The light emitting device 100B of FIG. 3 includes a first conductive semiconductor layer 118, a lower second conductive semiconductor layer 114, a first conductive semiconductor layer 118, and a lower second conductive semiconductor layer The current spreading layer 116 on the lower second conductivity type semiconductor layer 114 and the upper second conductivity type semiconductor layer 112 on the current spreading layer 116 do.

제1 도전형 반도체층(118), 활성층(115), 하부 제2 도전형 반도체층(114), 전류 스프레딩층(116) 및 상부 제2 도전형 반도체층(112)을 합하여 발광 구조물(110)이라 칭할 수 있다.The first conductive semiconductor layer 118, the active layer 115, the lower second conductive semiconductor layer 114, the current spreading layer 116, and the upper second conductive semiconductor layer 112 are combined to form the light emitting structure 110 ).

상기 발광 구조물(110)은 성장기판(165) 상에 성장된다. The light emitting structure 110 is grown on the growth substrate 165.

경우에 따라서, 성장기판(165)은 상부 표면에 요철 패턴이 형성될 수 있지만, 이에 대해 한정하지는 않는다.In some cases, the growth substrate 165 may have an irregular pattern on its upper surface, but the growth substrate 165 is not limited thereto.

상기 성장기판(165)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(165)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 성장기판(165)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The growth substrate 165 may be formed of a material suitable for semiconductor material growth or a material having excellent thermal conductivity. At least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 may be used as the growth substrate 165. The growth substrate 165 may be wet-cleaned to remove impurities on the surface.

성장기판(165)과 발광 구조물(110) 사이에는 버퍼층(190)이 위치할 수 있다.The buffer layer 190 may be positioned between the growth substrate 165 and the light emitting structure 110.

버퍼층(190)은, 성장기판(165)과 발광 구조물(110) 사이의 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층(190)의 재료는 3족-5족 화합물 반도체로 형성될 수 있는데, 예를 들면, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.The buffer layer 190 is intended to alleviate the difference in lattice mismatch and thermal expansion coefficient of the material between the growth substrate 165 and the light emitting structure 110. The buffer layer 190 may be formed of a Group III-V compound semiconductor, for example, at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN and AlInN.

또한, 버퍼층(190)은 성장기판(165)에 인접하는 저온 버퍼층과, 발광 구조물(110)에 인접하는 고온 버퍼층을 포함하는 다층 구조로 이루어질 수도 있으나, 이에 한정되지는 않는다.The buffer layer 190 may have a multi-layer structure including a low-temperature buffer layer adjacent to the growth substrate 165 and a high-temperature buffer layer adjacent to the light-emitting structure 110, but the present invention is not limited thereto.

여기서, 저온 버퍼층은 약 500 - 600℃에서 형성될 수 있는데, 저온 버퍼층은 AlN, GaN 등을 포함할 수 있으며, AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN 적층 구조 등으로 형성될 수 있다.Here, the low-temperature buffer layer may be formed at a temperature of about 500 to 600 ° C. The low-temperature buffer layer may include AlN, GaN, or the like, and may be an AlInN / GaN laminate structure, an InGaN / GaN laminate structure, an AlInGaN / InGaN / .

이어, 고온 버퍼층은 약 700 - 800℃로 형성될 수 있는데, AlN를 포함할 수 있다.The high-temperature buffer layer may then be formed at about 700-800 DEG C, which may include AlN.

경우에 따라서, 버퍼층(190) 상에는 언도프트 반도체층(195)이 더 형성될 수 있으나, 이에 한정하지는 않는다.In some cases, the buffer layer 190 may be further formed with an undoped semiconductor layer 195, but the present invention is not limited thereto.

언도프트 반도체층(195)은 상부 제2 도전형 반도체층(112)의 결정성 향상을 위해 형성되는 층으로, 상부 제2 도전형 도펀트가 도핑되지 않아 상부 제2 도전형 반도체층(112)에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 상부 제2 도전형 반도체층(112)과 같을 수 있다.The upper semiconductor layer 195 is formed to improve the crystallinity of the upper second conductivity type semiconductor layer 112. The upper second conductivity type semiconductor layer 112 is formed by doping the upper second conductive type dopant, May be the same as the upper second conductivity type semiconductor layer 112 except that it has lower electrical conductivity than the upper second conductivity type semiconductor layer 112. [

발광 구조물(110)의 구성은 도 2에 도시된 수직형 발광소자의 발광 구조물(110)과 같이 상부 제2 도전형 반도체층(112), 전류 스프레딩층(116), 하부 제2 도전형 반도체층(114), 활성층(115) 및 제1 도전형 반도체층(115)을 포함하여 이루어진다. The structure of the light emitting structure 110 is the same as that of the light emitting structure 110 of the vertical light emitting device shown in FIG. 2 except that the upper second conductivity type semiconductor layer 112, the current spreading layer 116, Layer 114, an active layer 115, and a first conductive type semiconductor layer 115. The first conductive semiconductor layer 115 may be formed of a conductive material.

그리고, 발광 구조물(110)은, 예를 들어, 유기금속 화학 증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD: Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD: Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE: Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE: Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, , Molecular beam epitaxy (MBE), and hydride vapor phase epitaxy (HVPE), but the present invention is not limited thereto.

상부 제2 도전형 반도체층(112) 상에는 제1 전극(170)이 위치하고, 제1 도전형 반도체층(118) 상에는 제2 전극(175)이 위치한다.A first electrode 170 is located on the upper second conductive semiconductor layer 112 and a second electrode 175 is located on the first conductive semiconductor layer 118.

도 3과 같은 수평형 발광소자의 경우, 상부 제2 도전형 반도체층(112)의 일부 영역이 메사 식각되어 있는데, 사파이어 기판과 같이 절연성 기판의 하부에 전극을 형성할 수 없기 때문에, 상술한 식각된 영역에 제1 전극(170)을 배치할 수 있다.In the horizontal type light emitting device as shown in FIG. 3, a part of the upper second conductive type semiconductor layer 112 is mesa-etched. However, since electrodes can not be formed under the insulating substrate like a sapphire substrate, The first electrode 170 can be disposed in the region where the first electrode 170 is formed.

제1 전극(170) 및 제2 전극(175)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode 170 and the second electrode 175 may include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu) Layer structure or a multi-layer structure.

전류 스프레딩층(116)은, 제1 전극(170) 및 제2 전극(175)을 통해 인가되는 전압이 일정 전압 이하인 경우 상부 제2 도전형 반도체층(112)으로부터의 캐리어(carrier)가 전류 스프레딩층(116)의 수평 방향으로 확산되어 흐르고, 제1 및 제2 전극(170, 175)을 통해 인가되는 전압이 상기 일정 전압보다 큰 경우에는 상부 제2 도전형 반도체층(112)으로부터의 캐리어 및 상기 전류 스프레딩층(116)에 확산된 캐리어가 상기 전류 스프레딩층(116)을 관통하여 하부 제2 도전형 반도체층(114)을 통해 활성층(115)으로 흐를 수 있는 두께를 가질 수 있다.The current spreading layer 116 is formed such that a carrier from the upper second conductivity type semiconductor layer 112 is in a state in which the current is supplied to the current spreading layer 116 when the voltage applied through the first electrode 170 and the second electrode 175 is lower than a predetermined voltage, When the voltage applied through the first and second electrodes 170 and 175 is greater than the predetermined voltage, the first and second conductive semiconductor layers 112 and 113 are separated from each other. Carriers and carriers diffused in the current spreading layer 116 may have a thickness that can pass through the current spreading layer 116 and flow through the lower second conductivity type semiconductor layer 114 to the active layer 115 have.

예를 들어, 상기 일정 전압은 발광소자(100B)의 동작 전압으로서 약 2.9V 내지 3.1V일 수 있고, 이 경우, 상기 전류 스프레딩층(116)은 수nm 내지 수백nm의 두께 또는 약 1nm 내지 900nm의 두께를 가질 수 있다.For example, the constant voltage may be about 2.9V to 3.1V as the operating voltage of the light emitting device 100B, in which case the current spreading layer 116 may have a thickness of several nanometers to several hundreds of nanometers, And may have a thickness of 900 nm.

또한, 제1 도전형 반도체층(118)과 제2 전극(175) 사이에는 투명 전극층(130)이 형성될 수 있다.In addition, a transparent electrode layer 130 may be formed between the first conductive semiconductor layer 118 and the second electrode 175.

여기서, 제1 도전형 반도체층(118)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못할 수 있으므로, 투명 전극층(130)은 이러한 오믹 특성을 개선하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.Since the first conductive semiconductor layer 118 has a low impurity doping concentration and a high contact resistance, the ohmic characteristics may not be good. Therefore, the transparent electrode layer 130 is for improving such an ohmic characteristic and must be formed It is not.

투명 전극층(130)은 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The transparent electrode layer 130 may include at least one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO indium gallium tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO (IGZO) Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf, and is not limited to such a material.

이하에서는, 발광소자(100)의 발광 구조물(110)을 확대하여 도시한 도면을 참조하여 실시예를 상세히 설명한다.Hereinafter, embodiments will be described in detail with reference to the drawings showing an enlarged view of a light emitting structure 110 of a light emitting device 100. FIG.

도 4는 일 실시예에 따른 발광소자의 발광 구조물을 확대하여 도시한 도면이다.4 is an enlarged view of a light emitting structure of a light emitting device according to an embodiment.

실시예에 따른 발광소자(100)는 제1 도전형 반도체층(118), 상기 제1 도전형 반도체층(118) 상에 형성된 활성층(115), 상기 활성층(115) 상에 형성된 하부 제2 도전형 반도체층(114), 상기 하부 제2 도전형 반도체층(114) 상에 형성된 전류 스프레딩층(116) 및 상기 전류 스프레딩층(116) 상에 형성된 상부 제2 도전형 반도체층(112)을 포함한다.The light emitting device 100 according to the embodiment includes a first conductive semiconductor layer 118, an active layer 115 formed on the first conductive semiconductor layer 118, a second lower conductive layer 120 formed on the active layer 115, A current spreading layer 116 formed on the lower second conductivity type semiconductor layer 114 and an upper second conductivity type semiconductor layer 112 formed on the current spreading layer 116, .

기존의 고출력 발광소자에서는 도 1에서 도시된 바와 같이 제1 도전형 반도체층(12)과, 제2 도전형 반도체층(11)과, 상기 제1 도전형 반도체층(12)과 제2 도전형 반도체층(11) 사이에 위치한 활성층(13)을 포함한다. 이 경우, 제2 도전형 반도체층(11)과 제1 도전형 반도체층(12) 사이의 전류는 수직 방향으로만 흐르게 되어 도 1에 도시된 A 내지 E와 같은 영역에서는 전류가 흐르지 않거나 약하게 흘러, 발광 패턴이 균일하지 않게 되고 광 출력이 취약하게 되는 문제점이 존재하였다.In the conventional high output light emitting device, the first conductivity type semiconductor layer 12, the second conductivity type semiconductor layer 11, the first conductivity type semiconductor layer 12, And an active layer 13 located between the semiconductor layers 11. In this case, the current between the second conductivity type semiconductor layer 11 and the first conductivity type semiconductor layer 12 flows only in the vertical direction, so that current does not flow or flows weakly in the regions A to E shown in FIG. 1 , There is a problem that the light emission pattern becomes uneven and the light output becomes weak.

실시예에서는, 상부 제2 도전형 반도체층(112)과 하부 제2 도전형 반도체층(114) 사이에 전류 스프레딩층(116)을 위치시킴으로써, 수평 방향으로의 전류 흐름을 증대시킬 수 있다. The current flow in the horizontal direction can be increased by locating the current spreading layer 116 between the upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114. [

상부 제2 도전형 반도체층(112)과 하부 제2 도전형 반도체층(114)의 조성은 상술한 바와 같으며, 상부 제2 도전형 반도체층(112)과 하부 제2 도전형 반도체층(114)은 각각 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수도 있다.The composition of the upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114 is as described above and the upper second conductivity type semiconductor layer 112 and the lower second conductivity type semiconductor layer 114 ) May be made of the same material, or may be made of different materials.

제1 도전형 반도체층(118)과 전류 스프레딩층(116)의 조성은 상술한 바와 같으며, 제1 도전형 반도체층(118)과 전류 스프레딩층(116)은 서로 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수도 있다.The composition of the first conductivity type semiconductor layer 118 and the current spreading layer 116 is as described above and the first conductivity type semiconductor layer 118 and the current spreading layer 116 may be made of the same material. And may be made of different materials.

도 5 및 도 6은 일 실시예에 따른 발광소자의 발광 구조물에서 캐리어의 흐름을 예시적으로 나타낸 도면이다.5 and 6 are views illustrating a flow of a carrier in a light emitting structure of a light emitting device according to an exemplary embodiment.

도 5를 참조하면, 발광소자(100)의 제1 전극(170)과 제2 전극(175) 사이의 전압이 일정 전압 이하인 경우에는 상부 제2 도전형 반도체층(112)의 캐리어(carrier)가 전류 스프레딩층(116)을 터널링하지 못해 하부 제2 도전형 반도체층(114)으로 흐르지 못하고 전류 스프레딩층(116)에서 전류 스프레딩층(116)의 수평 방향으로 확산되어 흐르게 된다. 5, when the voltage between the first electrode 170 and the second electrode 175 of the light emitting device 100 is lower than a predetermined voltage, the carrier of the upper second conductivity type semiconductor layer 112 The current spreading layer 116 can not tunnel and can not flow to the lower second conductivity type semiconductor layer 114 and diffuses in the horizontal direction of the current spreading layer 116 in the current spreading layer 116 and flows.

도 6을 참조하면, 발광소자(100)의 제1 전극(170)과 제2 전극(175) 사이에 상기 일정 전압보다 큰 전압이 인가되는 경우에는, 실선으로 표시된 바와 같이, 상부 제2 도전형 반도체층(112)의 캐리어가 전류 스프레딩층(116)을 터널링하여 하부 제2 도전형 반도체층(114)을 통해 활성층(115)으로 흐를 수 있다. 이때 점선으로 표시된 바와 같이, 제1 전극(170)과 제2 전극(175) 사이에 상기 일정 전압 이하의 전압이 인가되었을 때에 전류 스프레딩층(116)에 수평 방향으로 쌓인 캐리어도, 전류 스프레딩층(116)을 터널링하여 하부 제2 도전형 반도체층(114)을 통해 활성층(115)으로 흐를 수 있다. 때문에, 도 1의 기존의 발광소자(10)와 달리, 실시예의 발광소자(100)는 도 6에서 A 내지 E로 표시한 부분과 같은 영역에서도 전류의 흐름이 발생된다. 이로 인해 기존의 발광소자보다 전류 흐름이 수평 방향으로 균일하게 되어 발광 패턴이 균일하게 되고 광추출이 개선될 수 있으며, 정전기적 내성이 개선될 수 있다.6, when a voltage higher than the predetermined voltage is applied between the first electrode 170 and the second electrode 175 of the light emitting device 100, as shown by the solid line, the upper second conductive type The carrier of the semiconductor layer 112 may tunnel to the current spreading layer 116 and flow to the active layer 115 through the lower second conductivity type semiconductor layer 114. [ At this time, as indicated by a dotted line, when a voltage of less than the predetermined voltage is applied between the first electrode 170 and the second electrode 175, the carrier stacked in the horizontal direction in the current spreading layer 116 is also reduced, Layer 116 to the active layer 115 through the lower second conductivity type semiconductor layer 114. The second conductive semiconductor layer 114 may be formed of a conductive material. Therefore, unlike the conventional light emitting device 10 of FIG. 1, the light emitting device 100 of the embodiment also generates a current flow in the same region as the portion indicated by A to E in FIG. As a result, the current flows more uniformly in the horizontal direction than the conventional light emitting device, the light emission pattern becomes uniform, the light extraction can be improved, and the electrostatic resistance can be improved.

이때 상기 일정 전압은 발광소자(100)의 동작 전압으로, 약 2.9V 내지 3.1V일 수 있다.In this case, the predetermined voltage may be about 2.9 V to 3.1 V, which is an operation voltage of the light emitting device 100.

도 5 및 도 6는 상부 제2 도전형 반도체층(112)으로부터의 한 종류의 캐리어의 흐름만을 나타낸 도면이고, 다른 한 종류의 캐리어 즉 제1 도전형 반도체층(118)으로부터의 캐리어의 흐름은 당업자에게 자명한 사항이므로 생략되어있다.5 and 6 show only one kind of carrier flow from the upper second conductivity type semiconductor layer 112, and the flow of carriers from the other kind of carrier, that is, the first conductivity type semiconductor layer 118, Are omitted because they are obvious to those skilled in the art.

다시 도 4를 참조하면, 실시예에 따라, 상기 전류 스프레딩층(116)은 약 1nm 내지 900nm의 두께(d)를 가질 수 있다. 전류 스프레딩층(116)의 두께(d)가 너무 얇은 경우, 낮은 전압에서도 상부 제2 도전형 반도체층(112)으로부터의 캐리어가 전류 스프레딩층(116)을 통과할 수 있어서 전류 스프레딩층(112)에 의한 전류 확산 효과가 적을 수 있다. 또한, 전류 스프레딩층(116)의 두께(d)가 너무 두꺼운 경우, 동작 전압에서 상부 제2 도전형 반도체층(112)으로부터의 캐리어가 전류 스프레딩층(116)을 터널링하지 못할 수 있다.Referring again to FIG. 4, according to an embodiment, the current spreading layer 116 may have a thickness d of about 1 nm to 900 nm. If the thickness d of the current spreading layer 116 is too thin, carriers from the upper second conductive type semiconductor layer 112 can pass through the current spreading layer 116 even at a low voltage, The effect of the current diffusion by the current mirror 112 can be small. Also, if the thickness d of the current spreading layer 116 is too thick, the carrier from the upper second conductive type semiconductor layer 112 at the operating voltage may fail to tunnel the current spreading layer 116.

도 7a 내지 도 7d는 도 2의 수직형 발광소자의 제조방법의 일 실시예를 나타낸 도면이다.7A to 7D are views showing an embodiment of a method of manufacturing the vertical type light emitting device of FIG.

도 7a에 도시된 바와 같이, 상부 제2 도전형 반도체층(112), 전류 스프레딩층(116), 하부 제2 도전형 반도체층(114), 활성층(115) 및 제1 도전형 반도체층(118)을 포함한 발광 구조물(110)을 성장기판(165) 상에 성장시킨다.The upper conductive type second semiconductor layer 112, the current spreading layer 116, the lower second conductive type semiconductor layer 114, the active layer 115, and the first conductive type semiconductor layer 118 are grown on the growth substrate 165. The light emitting structure 110 is grown on the growth substrate 165.

발광 구조물(110)은, 예를 들어, 유기금속 화학 증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD: Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD: Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE: Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE: Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, a molecular beam epitaxy A growth method (MBE: Molecular Beam Epitaxy), a hydride vapor phase epitaxy (HVPE: Hydride Vapor Phase Epitaxy), and the like.

성장기판(165)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(165)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 성장기판(580)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The growth substrate 165 may be formed of a material suitable for semiconductor material growth, a material having excellent thermal conductivity. At least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 may be used as the growth substrate 165. The growth substrate 580 may be wet-cleaned to remove impurities on the surface.

발광구조물(110)과 성장기판(165) 사이에는 버퍼층(190)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(190)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. A buffer layer 190 may be grown between the light emitting structure 110 and the growth substrate 165 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer 190 may be at least one of Group III-V compound semiconductor such as GaN, InN, InGaN, AlGaN, InAlGaN, and AlInN.

버퍼층(190) 위에는 언도프트(undoped) 반도체층(195)을 더 성장시킬 수 있으며, 이에 대해 한정하지는 않는다.An undoped semiconductor layer 195 may be further grown on the buffer layer 190, but the present invention is not limited thereto.

언도프트 반도체층(195)은 상부 제2 도전형 반도체층(112)의 결정성 향상을 위해 형성되는 층으로, 상부 제2 도전형 도펀트가 도핑되지 않아 상부 제2 도전형 반도체층(112)에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 상부 제2 도전형 반도체층(112)과 같을 수 있다.The upper semiconductor layer 195 is formed to improve the crystallinity of the upper second conductivity type semiconductor layer 112. The upper second conductivity type semiconductor layer 112 is formed by doping the upper second conductive type dopant, May be the same as the upper second conductivity type semiconductor layer 112 except that it has lower electrical conductivity than the upper second conductivity type semiconductor layer 112. [

상부 제2 도전형 반도체층(112)의 조성은 상술한 바와 같으며, 화학증착방법(CVD) 혹은 분자선 에피택시(MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있으나, 이에 한정되는 것은 아니다. 또한, 상기 상부 제2 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)과 같은 n형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The composition of the upper second conductivity type semiconductor layer 112 is as described above and the composition of the upper n-type semiconductor layer 112 can be controlled by using chemical vapor deposition (CVD), molecular beam epitaxy (MBE), sputtering or vapor phase epitaxy (HVPE) Type GaN layer can be formed, but the present invention is not limited thereto. In addition, the upper second conductivity type semiconductor layer 112 may include an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon Silane gas (SiH 4 ) may be implanted.

전류 스프레딩층(116)의 조성은 상술한 바와 같으며, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}이 주입되어 p형 GaN층이 형성될 수 있으나, 이에 한정되는 것은 아니다. 이와 같은 공정을 통해, 전류 스프레딩층(116)을 약 1nm 내지 900nm의 두께로 형성한다.The composition of the current spreading layer 116 is as described above and a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and magnesium (Mg) (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } is implanted to form the p-type GaN layer, but the present invention is not limited thereto. Through such a process, the current spreading layer 116 is formed to a thickness of about 1 nm to 900 nm.

상기 전류 스프레딩층(116) 상에 하부 제2 도전형 반도체층(114)을 성장시킨다. 하부 제2 도전형 반도체층(114)의 조성은 상술한 바와 동일하며, 하부 제2 도전형 반도체층(114)은 상부 제2 도전형 반도체층(112)과 동일한 물질로 이루어질 수 있고, 다른 물질로 이루어질 수도 있다. 하부 제2 도전형 반도체층(114)은 화학증착방법(CVD) 혹은 분자선 에피택시(MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있으나, 이에 한정되는 것은 아니다. 또한, 상기 하부 제2 도전형 반도체층(114)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)과 같은 n형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.And the lower second conductivity type semiconductor layer 114 is grown on the current spreading layer 116. The lower second conductivity type semiconductor layer 114 may have the same composition as that described above and the lower second conductivity type semiconductor layer 114 may be formed of the same material as the upper second conductivity type semiconductor layer 112, ≪ / RTI > The n-type GaN layer may be formed using a method such as chemical vapor deposition (CVD), molecular beam epitaxy (MBE), sputtering, or vapor phase epitaxy (HVPE) , But is not limited thereto. The lower second conductivity type semiconductor layer 114 may include an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon Silane gas (SiH 4 ) may be implanted.

도 7b에 도시된 바와 같이, 하부 제2 도전형 반도체층(114)을 성장시킨 후, 하부 제2 도전형 반도체층(114) 상에 활성층(115)을 형성한다. 활성층(115)의 조성은 상술한 바와 동일하며, 예를 들어 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.7B, after the lower second conductivity type semiconductor layer 114 is grown, the active layer 115 is formed on the lower second conductivity type semiconductor layer 114. The composition of the active layer 115 is the same as described above. For example, trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas The structure may be formed, but is not limited thereto.

상기 활성층(115) 위에 전자 차단층(120)을 형성할 수 있다. 상기 전자 차단층(120)의 조성은 상술한 바와 같다. The electron blocking layer 120 may be formed on the active layer 115. The composition of the electron blocking layer 120 is as described above.

상기 전자 차단층(120) 위에는 제1 도전형 반도체층(118)을 형성한다. 상기 제1 도전형 반도체층(118)의 조성은 상술한 바와 동일하며, 제1 도전형 반도체층(118)은 전류 스프레딩층(116)과 동일한 물질로 이루어질 수 있고, 다른 물질로 이루어질 수도 있다. 제1 도전형 반도체층(118)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}이 주입되어 p형 GaN층이 형성될 수 있으나, 이에 한정되는 것은 아니다.A first conductive semiconductor layer 118 is formed on the electron blocking layer 120. The first conductive semiconductor layer 118 may be formed of the same material as that of the current spreading layer 116 or may be formed of another material . A first conductive type semiconductor layer 118 is Bisei containing trimethyl gallium gas (TMGa), ammonia gas (NH 3), p-type impurity such as nitrogen gas (N 2), and magnesium (Mg) into the chamber butyl cyclopentadiene The p-type GaN layer may be formed by injecting diethyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

도 7c에 도시된 바와 같이, 상기 제1 도전형 반도체층(118) 상에 투명 전극층(130)과 반사층(140)을 형성할 수 있다. 상기 투명 전극층(130)과 반사층(140)의 조성은 상술한 바와 같으며, 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.The transparent electrode layer 130 and the reflective layer 140 may be formed on the first conductive semiconductor layer 118 as shown in FIG. The composition of the transparent electrode layer 130 and the reflective layer 140 is as described above, and may be formed by a sputtering method or an electron beam evaporation method.

상기 반사층(140) 상에 접합층(150)과 도전성 지지기판(160)을 형성할 수 있다. 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱(Eutetic) 메탈을 이용한 본딩 방법 등을 사용하거나, 별도의 접합층(150)을 형성할 수 있다. The bonding layer 150 and the conductive supporting substrate 160 may be formed on the reflective layer 140. The conductive support substrate 160 may be formed using an electrochemical metal deposition method, a bonding method using an eutectic metal, or the like, or a separate bonding layer 150 may be formed.

그리고, 도 7d에 도시된 바와 같이 상기 성장기판(165)을 분리한다. 상기 성장기판(165)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다. Then, the growth substrate 165 is separated as shown in FIG. 7D. The removal of the growth substrate 165 may be performed by a laser lift off (LLO) method using an excimer laser or the like, or a dry and wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 성장기판(165) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 성장기판(165)과 발광 구조물의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 성장기판(165)의 분리가 일어나며, 버퍼층(190) 및 언도프트 반도체층(195)도 함께 분리될 수 있다.When the excimer laser light having a certain wavelength in the direction of the growth substrate 165 is focused and irradiated by the laser lift-off method, heat energy is concentrated on the interface between the growth substrate 165 and the light emitting structure As the interface is separated into gallium and nitrogen molecules, the growth substrate 165 is instantaneously separated from the portion where the laser beam passes, and the buffer layer 190 and the undoped semiconductor layer 195 can be separated as well.

그리고, 각각의 발광 구조물을 소자 단위로 다이싱(dicing)할 수 있다.Each of the light emitting structures can be diced in units of devices.

도 8은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일 실시예를 도시한 도면이다.8 is a view illustrating an embodiment of a light emitting device package including the light emitting device according to the embodiments.

일 실시예에 따른 발광소자 패키지(600)는 몸체(610)와, 상기 몸체(610)에 설치된 제1 리드 프레임(621) 및 제2 리드 프레임(622)과, 상기 몸체(610)에 설치되어 상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(10)와, 상기 캐비티에 형성된 몰딩부(640)를 포함한다. 상기 몸체(610)에는 캐비티가 형성될 수 있다.The light emitting device package 600 according to one embodiment includes a body 610, a first lead frame 621 and a second lead frame 622 provided on the body 610, A light emitting device 10 according to the above embodiments electrically connected to the first lead frame 621 and the second lead frame 622 and a molding part 640 formed in the cavity. A cavity may be formed in the body 610.

상기 몸체(610)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(610)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(610)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(621, 622) 간의 전기적 단락을 방지할 수 있다.The body 610 may be formed of a silicon material, a synthetic resin material, or a metal material. If the body 610 is made of a conductive material such as a metal material, an insulating layer may be coated on the surface of the body 610 to prevent an electrical short between the first and second lead frames 621 and 622 .

상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)은 서로 전기적으로 분리되며, 상기 발광소자(10)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)은 상기 발광소자(10)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(10)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 621 and the second lead frame 622 are electrically separated from each other and supply a current to the light emitting element 10. The first lead frame 621 and the second lead frame 622 can increase the light efficiency by reflecting the light generated from the light emitting element 10 and the heat generated from the light emitting element 10 To the outside.

상기 발광소자(10)는 상기 몸체(610) 상에 설치되거나 상기 제1 리드 프레임(621) 또는 제2 리드 프레임(622) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(621)과 발광소자(10)가 직접 통전되고, 제2 리드 프레임(622)과 상기 발광소자(10)는 와이어(630)를 통하여 연결되어 있다. 발광소자(10)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(621, 622)과 연결될 수 있다.The light emitting device 10 may be mounted on the body 610 or installed on the first lead frame 621 or the second lead frame 622. The first lead frame 621 and the light emitting element 10 are directly energized and the second lead frame 622 and the light emitting element 10 are connected through the wire 630 in this embodiment. The light emitting device 10 may be connected to the lead frames 621 and 622 by a flip chip method or a die bonding method in addition to the wire bonding method.

상기 몰딩부(640)는 상기 발광소자(10)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(640) 상에는 형광체(650)가 포함되어, 상기 발광소자(10)로부터 방출되는 빛의 파장을 변화시킬 수 있다.The molding part 640 may surround and protect the light emitting device 10. In addition, the phosphor 650 may be included on the molding part 640 to change the wavelength of light emitted from the light emitting device 10.

형광체(650)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.The phosphor 650 may include a garnet-based phosphor, a silicate-based phosphor, a nitride-based phosphor, or an oxynitride-based phosphor.

예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.For example, the garnet-base phosphor is YAG (Y 3 Al 5 O 12 : Ce 3 +) or TAG: may be a (Tb 3 Al 5 O 12 Ce 3 +), wherein the silicate-based phosphor is (Sr, Ba, Mg, Ca) 2 SiO 4 : Eu 2 + , and the nitride phosphor may be CaAlSiN 3 : Eu 2 + containing SiN, and the oxynitride phosphor may be Si 6 - x Al x O x N 8 -x: Eu 2 + (0 <x <6) can be.

상기 발광소자(10)에서 방출된 제1 파장 영역의 광이 상기 형광체(650)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다. The light of the first wavelength range emitted from the light emitting device 10 is excited by the phosphor 650 and is converted into light of the second wavelength range and the light of the second wavelength range passes through the lens (not shown) The light path can be changed.

실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일 실시예로서, 헤드램프와 백라이트 유닛을 설명한다.Hereinafter, the headlamp and the backlight unit will be described as an embodiment of the lighting system in which the above-described light emitting device or the light emitting device package is disposed.

도 9는 따른 발광소자가 배치된 헤드램프의 일 실시예를 도시한 도면이다.9 is a view showing an embodiment of a headlamp in which the light emitting device is arranged.

도 9를 참조하면, 실시예에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.9, the light emitted from the light emitting module 710 in which the light emitting device according to the embodiment is disposed is reflected by the reflector 720 and the shade 730, and then transmitted through the lens 740, have.

상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.The light emitting module 710 may include a plurality of light emitting devices on a circuit board, but the present invention is not limited thereto.

도 10은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일 실시예를 도시한 도면이다.FIG. 10 is a diagram illustrating a display device in which a light emitting device package according to an embodiment is disposed.

도 10을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.10, a display device 800 according to the embodiment includes a light emitting module 830 and 835, a reflection plate 820 on the bottom cover 810, and a light emitting module 820 disposed in front of the reflection plate 820, A first prism sheet 850 and a second prism sheet 860 disposed in front of the light guide plate 840 and a second prism sheet 860 disposed between the first prism sheet 850 and the second prism sheet 860. The light guiding plate 840 guides light emitted from the light- A panel 870 disposed in front of the panel 870 and a color filter 880 disposed in the front of the panel 870.

발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 8에서 설명한 바와 같다.The light emitting module includes the above-described light emitting device package 835 on the circuit board 830. Here, a PCB or the like can be used for the circuit board 830, and the light emitting device package 835 is as described in FIG.

상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may house the components in the display device 800. The reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 with a highly reflective material Do.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate: PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectivity and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate: PMMA), 폴리카보네이트(PolyCarbonate: PC), 또는 폴리에틸렌(PolyEthylene: PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The light guide plate 840 scatters light emitted from the light emitting device package module so that the light is uniformly distributed over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance. The light guide plate 830 may be formed of poly methylmethacrylate (PMMA), polycarbonate (PC), or polyethylene (PE). An air guide system is also available in which the light guide plate is omitted and light is transmitted in a space above the reflective sheet 820.

상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 is formed on one side of the support film with a transparent and elastic polymeric material, and the polymer may have a prism layer in which a plurality of steric structures are repeatedly formed. As shown in the drawings, the plurality of patterns may be repeatedly provided with a stripe pattern.

상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the second prism sheet 860, the edges and the valleys on one surface of the support film may be perpendicular to the edges and the valleys on one surface of the support film in the first prism sheet 850. This is to uniformly distribute the light transmitted from the light emitting module and the reflective sheet in all directions of the panel 870.

본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, the first prism sheet 850 and the second prism sheet 860 form an optical sheet, which may be formed of other combinations, for example, a microlens array or a diffusion sheet and a microlens array Or a combination of one prism sheet and a microlens array, or the like.

상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.A liquid crystal display (LCD) panel may be disposed on the panel 870. In addition to the liquid crystal display panel 860, other types of display devices requiring a light source may be provided.

상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.In the panel 870, the liquid crystal is positioned between the glass bodies, and the polarizing plate is placed on both glass bodies to utilize the polarization of light. Here, the liquid crystal has an intermediate property between a liquid and a solid, and liquid crystals, which are organic molecules having fluidity like a liquid, are regularly arranged like crystals. The liquid crystal has a structure in which the molecular arrangement is changed by an external electric field And displays an image.

표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.

상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.A color filter 880 is provided on the front surface of the panel 870 so that light projected from the panel 870 transmits only red, green, and blue light for each pixel.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

100, 100A, 100B: 발광소자 110: 발광 구조물
112: 상부 제2 도전형 반도체층 114: 하부 제2 도전형 반도체층
115: 활성층 116: 전류 스프레딩층
118: 제1 도전형 반도체층 120: 전자 차단층
130: 투명 전극층 140: 반사층
150: 접합층 160: 도전성 지지기판
165: 성장기판 170: 제1 전극
175: 제2 전극 180: 패시베이션층
190: 버퍼층 195: 언도프트 반도체층
600: 발광소자 패키지
610: 패키지 몸체 621, 622: 제1,2 리드 프레임
630: 와이어 640: 몰딩부
650: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
740: 렌즈 800: 표시장치
810: 바텀 커버 820: 반사판
830, 835: 발광 모듈 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터
100, 100A, 100B: light emitting device 110: light emitting structure
112: upper second conductivity type semiconductor layer 114: lower second conductivity type semiconductor layer
115: active layer 116: current spreading layer
118: first conductivity type semiconductor layer 120: electron blocking layer
130: transparent electrode layer 140: reflective layer
150: bonding layer 160: conductive support substrate
165: Growth substrate 170: First electrode
175: second electrode 180: passivation layer
190: buffer layer 195: unshown semiconductor layer
600: light emitting device package
610: package body 621, 622: first and second lead frames
630: wire 640: molding part
650: phosphor 710: light emitting module
720: Reflector 730: Shade
740: lens 800: display device
810: bottom cover 820: reflector
830, 835: light emitting module 840: light guide plate
850: first prism sheet 860: second prism sheet
870: Panel 880: Color filter

Claims (15)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 형성된 활성층;
상기 활성층 상에 형성된 하부 제2 도전형 반도체층;
상기 하부 제2 도전형 반도체층 상에 형성된 전류 스프레딩층; 및
상기 전류 스프레딩층 상에 형성된 상부 제2 도전형 반도체층;을 포함하는 발광소자.
A first conductive semiconductor layer;
An active layer formed on the first conductive semiconductor layer;
A lower second conductivity type semiconductor layer formed on the active layer;
A current spreading layer formed on the lower second conductivity type semiconductor layer; And
And an upper second conductivity type semiconductor layer formed on the current spreading layer.
제1 항에 있어서, 상기 전류 스프레딩층은 상기 제1 도전형 반도체층과 동일한 도전형 반도체 물질을 포함하는 발광소자.The light emitting device of claim 1, wherein the current spreading layer comprises the same conductive semiconductor material as the first conductive semiconductor layer. 제1 항 또는 제2 항에 있어서, 상기 전류 스프레딩층은, 일정 전압 이하에서 상기 상부 제2 도전형 반도체층으로부터의 캐리어(carrier)가 상기 전류 스프레딩층의 수평 방향으로 확산되어 흐르고, 상기 일정 전압보다 클 때 상기 상부 제2 도전형 반도체층으로부터의 캐리어 및 상기 전류 스프레딩층에 확산된 캐리어가 상기 전류 스프레딩층을 관통하여 상기 하부 제2 도전형 반도체층을 통해 상기 활성층으로 흐를 수 있는 두께를 갖는 발광소자.3. The method of claim 1 or 2, wherein the current spreading layer is formed such that a carrier from the upper second conductivity type semiconductor layer diffuses in the horizontal direction of the current spreading layer and flows under a certain voltage, A carrier from the upper second conductivity type semiconductor layer and a carrier diffused into the current spreading layer when the current is greater than a predetermined voltage may flow through the current spreading layer and flow to the active layer through the lower second conductivity type semiconductor layer And a thickness of the light emitting element. 제3 항에 있어서, 상기 일정 전압은 2.9V 내지 3.1V인 발광소자.The light emitting device according to claim 3, wherein the predetermined voltage is 2.9 V to 3.1 V. 제1 항 또는 제2 항에 있어서, 상기 전류 스프레딩층은 1nm 내지 900nm의 두께를 갖는 발광소자.The light emitting device according to claim 1 or 2, wherein the current spreading layer has a thickness of 1 nm to 900 nm. 제1 항에 있어서, 상기 제1 도전형 반도체층과 상기 전류 스프레딩층은 각각 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 적어도 하나를 포함하는 발광소자.The semiconductor light emitting device of claim 1, wherein the first conductive semiconductor layer and the current spreading layer are made of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP And a light emitting element. 제1 항에 있어서, 상기 하부 제2 도전형 반도체층과 상기 상부 제2 도전형 반도체층은 각각 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 적어도 하나를 포함하는 발광소자.The light emitting device of claim 1, wherein the lower second conductivity type semiconductor layer and the upper second conductivity type semiconductor layer are made of GaN, AlN, , AlInGaP, and InP. 제6 항에 있어서, 상기 제1 도전형 반도체층과 상기 전류 스프레딩층은 서로 다른 물질로 이루어진 발광소자.The light emitting device of claim 6, wherein the first conductivity type semiconductor layer and the current spreading layer are made of different materials. 제6 항에 있어서, 상기 제1 도전형 반도체층과 상기 전류 스프레딩층은 서로 동일한 물질로 이루어진 발광소자.The light emitting device of claim 6, wherein the first conductivity type semiconductor layer and the current spreading layer are made of the same material. 제7 항에 있어서, 상기 하부 제2 도전형 반도체층과 상기 상부 제2 도전형 반도체층은 서로 다른 물질로 이루어진 발광소자.The light emitting device of claim 7, wherein the lower second conductivity type semiconductor layer and the upper second conductivity type semiconductor layer are made of different materials. 제7 항에 있어서, 상기 하부 제2 도전형 반도체층과 상기 상부 제2 도전형 반도체층은 서로 동일한 물질로 이루어진 발광소자.The light emitting device of claim 7, wherein the lower second conductivity type semiconductor layer and the upper second conductivity type semiconductor layer are made of the same material. 제1 항 또는 제2 항에 있어서, 상기 전류 스프레딩층 및 상기 제1 도전형 반도체층에는 p형 도펀트가 도핑된 발광소자.The light emitting device according to claim 1 or 2, wherein the current spreading layer and the first conductivity type semiconductor layer are doped with a p-type dopant. 제1 항 또는 제2 항에 있어서, 상기 상부 제2 도전형 반도체층 및 상기 하부 제2 도전형 반도체층에는 n형 도펀트가 도핑된 발광소자.The light emitting device according to claim 1 or 2, wherein the upper second conductivity type semiconductor layer and the lower second conductivity type semiconductor layer are doped with an n-type dopant. 제 1 항 또는 제2 항에 있어서, 상기 상부 제2 도전형 반도체층 상의 적어도 일부에 제1 전극이 위치하는 발광소자.The light emitting device according to claim 1 or 2, wherein the first electrode is disposed on at least a part of the upper second conductivity type semiconductor layer. 제 1 항 또는 제2 항에 있어서, 상기 활성층과 상기 제1 도전형 반도체층 사이에 배치된 전자 차단층을 더 포함하는 발광소자.The light emitting device according to claim 1 or 2, further comprising an electron blocking layer disposed between the active layer and the first conductivity type semiconductor layer.
KR1020120068601A 2012-06-26 2012-06-26 Light emitting device KR20140001352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120068601A KR20140001352A (en) 2012-06-26 2012-06-26 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120068601A KR20140001352A (en) 2012-06-26 2012-06-26 Light emitting device

Publications (1)

Publication Number Publication Date
KR20140001352A true KR20140001352A (en) 2014-01-07

Family

ID=50138886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120068601A KR20140001352A (en) 2012-06-26 2012-06-26 Light emitting device

Country Status (1)

Country Link
KR (1) KR20140001352A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263145B2 (en) 2015-05-29 2019-04-16 Lg Innotek Co., Ltd. Ultraviolet light emitting device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181356A (en) * 1994-12-27 1996-07-12 Toshiba Corp Semiconductor light emitting device
JP2004304090A (en) * 2003-04-01 2004-10-28 Hitachi Cable Ltd Light emitting diode
KR20070027327A (en) * 2005-09-06 2007-03-09 엘지전자 주식회사 Light emitting diode of vertical electrode type and fabricating method thereof
KR20080026882A (en) * 2006-09-21 2008-03-26 엘지이노텍 주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR20090104454A (en) * 2008-03-31 2009-10-06 삼성전기주식회사 Nitride Light Emitting Device
KR20100068107A (en) * 2008-12-12 2010-06-22 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181356A (en) * 1994-12-27 1996-07-12 Toshiba Corp Semiconductor light emitting device
JP2004304090A (en) * 2003-04-01 2004-10-28 Hitachi Cable Ltd Light emitting diode
KR20070027327A (en) * 2005-09-06 2007-03-09 엘지전자 주식회사 Light emitting diode of vertical electrode type and fabricating method thereof
KR20080026882A (en) * 2006-09-21 2008-03-26 엘지이노텍 주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR20090104454A (en) * 2008-03-31 2009-10-06 삼성전기주식회사 Nitride Light Emitting Device
KR20100068107A (en) * 2008-12-12 2010-06-22 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263145B2 (en) 2015-05-29 2019-04-16 Lg Innotek Co., Ltd. Ultraviolet light emitting device

Similar Documents

Publication Publication Date Title
KR101827975B1 (en) Light emitting device
KR101941033B1 (en) Light emitting device
KR101908657B1 (en) Light emitting device
EP2696375A2 (en) Light emitting diode
KR101941029B1 (en) Light emitting device and lighting system including the same
KR101915213B1 (en) Light emitting device
KR101941032B1 (en) Light emitting device
KR101991032B1 (en) Light emitting device
KR102050052B1 (en) Light emitting device
KR101922529B1 (en) Light emitting device
KR101963220B1 (en) Light emitting device
KR101929933B1 (en) Light emitting device and lighting system including the device
KR101954202B1 (en) Light emitting device and illuminating system including the same
KR20130138416A (en) Light emitting device
KR101911867B1 (en) Light emitting device
KR102007401B1 (en) Light emitting device
KR20140046162A (en) Light emitting device
KR20140092092A (en) Light emitting device
KR101911865B1 (en) Light emitting device
KR101915212B1 (en) Light emitting device
KR20130021917A (en) Light emitting device package
KR20140001352A (en) Light emitting device
KR101861633B1 (en) Light emitting device and light emitting device package including the same
KR20130135479A (en) Light emitting device
KR101960791B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment