[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130116857A - 액정 표시 장치 및 전자 기기 - Google Patents

액정 표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20130116857A
KR20130116857A KR1020137000386A KR20137000386A KR20130116857A KR 20130116857 A KR20130116857 A KR 20130116857A KR 1020137000386 A KR1020137000386 A KR 1020137000386A KR 20137000386 A KR20137000386 A KR 20137000386A KR 20130116857 A KR20130116857 A KR 20130116857A
Authority
KR
South Korea
Prior art keywords
circuit
electrically connected
random number
video signal
wiring
Prior art date
Application number
KR1020137000386A
Other languages
English (en)
Inventor
준 고야마
？페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130116857A publication Critical patent/KR20130116857A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

제1 내지 제3 화소 영역과 구동 회로를 포함하는 표시 패널; 제1 화소 영역에의 영상 신호의 입력에 응답하여 점등되는 제1 광원 영역, 제2 화소 영역에의 영상 신호의 입력에 응답하여 점등되는 제2 광원 영역, 및 제3 화소 영역에의 영상 신호의 입력에 응답하여 점등되는 제3 광원 영역으로 분할되는 백라이트부; 복수의 기억 회로로부터 영상 신호를 구동 회로에 공급하기 위한 영상 신호 선택 회로; 구동 회로를 제어하기 위한 제어 신호를 공급하는 제어 회로; 백라이트 제어 신호 및 선택 신호를 공급하는 순서 결정 회로; 및 순서 결정 회로에서의 색 선택에 사용되는 난수 생성 회로를 포함한다.

Description

액정 표시 장치 및 전자 기기{LIQUID CRYSTAL DISPLAY DEVICE AND ELECTRONIC APPLIANCE}
본 발명은 액정 표시 장치 및 액정 표시 장치의 구동 방법에 관한 것이다. 특히, 본 발명은 필드 시퀀셜 방식의 액정 표시 장치 및 필드 시퀀셜 방식의 액정 표시 장치의 구동 방법에 관한 것이다.
액정 표시 장치의 표시 방법으로서, 컬러 필터 방식 및 필드 시퀀셜 방식이 알려져 있다. 컬러 필터 방식의 액정 표시 장치로는, 각 화소에 특정색을 나타내는 파장의 광만을 투과하는 컬러 필터(예를 들어, 적(R), 녹(G), 또는 청(B))를 갖는 복수의 부 화소가 설치된다. 부 화소마다 백색 광의 투과를 제어하고 화소마다 복수의 색을 혼색함으로써 원하는 색을 표현하고 있다. 한편, 필드 시퀀셜 방식의 액정 표시 장치로는, 서로 다른 색을 나타내는 복수의 광원(예를 들어, 적(R), 녹(G), 및 청(B))이 설치된다. 이 서로 다른 색을 나타내는 복수의 광원이 순차 발광하고, 화소마다 다른 색을 나타내는 광의 투과를 제어함으로써 원하는 색을 표현하고 있다.
필드 시퀀셜 방식은 컬러 필터 방식에 비해 이하의 이점을 갖는다. 우선, 필드 시퀀셜 방식의 액정 표시 장치로는, 각 화소에 부 화소를 설치할 필요가 없다. 그 때문에, 개구율을 향상시키는 것 또는 화소 수를 증가시키는 것이 가능하다. 덧붙여, 필드 시퀀셜 방식의 액정 표시 장치로는, 컬러 필터를 설치할 필요가 없고, 결국 컬러 필터에 의한 광 흡수로 인한 광의 손실이 없다. 그 때문에, 필드 시퀀셜 방식의 액정 표시 장치로는, 투과율의 향상 및 소비 전력의 저감이 가능하다.
특허 문헌 1에서는, 필드 시퀀셜 방식의 액정 표시 장치가 개시되어 있다. 구체적으로는, 특허 문헌 1에서는 각 화소에 영상 신호의 입력을 제어하는 트랜지스터와, 상기 영상 신호를 유지하는 신호 축적 용량과, 상기 신호 축적 용량으로부터 표시 화소 용량에의 전하의 이동을 제어하는 트랜지스터가 설치된 액정 표시 장치가 개시되어 있다. 이 구성을 갖는 액정 표시 장치에서는, 신호 축적 용량에 대한 영상 신호의 입력과 표시 화소 용량이 유지하는 전하에 따른 표시를 병행하여 행하는 것이 가능하다.
일본 특개 2009-042405호 공보
필드 시퀀셜 방식의 액정 표시 장치에서는, 각 화소에 대한 영상 신호의 입력 빈도를 향상시킬 필요가 있다. 예를 들어, 3색(적(R), 녹(G), 및 청(B))을 백라이트의 광원으로 한 필드 시퀀셜 방식의 액정 표시 장치에서는, 백색 광을 백라이트의 광원으로 한 컬러 필터 방식의 액정 표시 장치와 비교하여, 각 화소에 대한 영상 신호의 입력 빈도를 적어도 3배 이상으로 할 필요가 있다. 구체적으로 설명하면, 프레임 주파수가 60Hz일 경우, 컬러 필터 방식의 액정 표시 장치에서는, 각 화소에 대한 영상 신호의 입력을 1초에 60회 행할 필요가 있는 것에 비해, 3색(적(R), 녹(G), 및 청(B))을 광원으로 한 필드 시퀀셜 방식의 액정 표시 장치에서는 각 화소에 대한 영상 신호의 입력을 1초에 180회 행할 필요가 있다.
필드 시퀀셜 방식의 액정 표시 장치로는, 색 균열(컬러 브레이킹이라고도 함)이라고 하는 고유한 문제가 있는 것으로 알려져 있다. 영상 신호의 입력 빈도를 늘리는 것으로, 색 균열의 문제는 저감되지만, 트랜지스터의 스위칭 동작의 응답 특성을 향상시키는 것이 요청되는 등의 다른 과제가 표면화되고 있다.
상기한 바를 고려할 때, 본 발명의 한 실시 형태의 목적은 트랜지스터의 스위칭 동작의 응답 특성을 향상시키지 않고 필드 시퀀셜 방식에서 야기되는 색 균열을 저감하는 것이다.
본 발명의 한 실시 형태는, 표시 패널, 백라이트부, 영상 신호 선택 회로, 제어 회로, 순서 결정 회로, 및 난수 생성 회로를 포함하는 필드 시퀀셜 방식의 액정 표시 장치이다. 표시 패널은, 제1 화소 영역; 제2 화소 영역; 제3 화소 영역; 및 제1 화소 영역, 제2 화소 영역, 및 제3 화소 영역의 각 화소에의 영상 신호의 입력을 동시에 행하기 위한 구동 회로를 포함한다. 백라이트부는 복수 색의 광원들; 및 백라이트 제어 회로를 포함한다. 복수 색의 광원들은 제1 화소 영역에 대해 제1 화소 영역에의 영상 신호의 입력에 응답하여 점등되는 제1 광원 영역, 제2 화소 영역에 대해 제2 화소 영역에의 영상 신호의 입력에 응답하여 점등되는 제2 광원 영역, 및 제3 화소 영역에 대해 제3 화소 영역에의 영상 신호의 입력에 응답하여 점등되는 제3 광원 영역으로 분할된다. 백라이트 제어 회로는 제1 광원 영역, 제2 광원 영역, 및 제3 광원 영역에서의 복수 색의 광원들이 각각 상이한 색의 점등이 되도록 복수 색의 광원들을 제어한다. 영상 신호 선택 회로는 복수 색의 영상 신호 중 하나를 각각 기억하는 복수의 기억 회로를 포함하고, 기억 회로로부터 영상 신호를 구동 회로에 공급하는 데 이용된다. 제어 회로는 구동 회로를 제어하기 위한 제어 신호를 공급한다. 순서 결정 회로는 제어 회로로부터 구동 회로에 공급되는 제어 신호에 따라, 백라이트 제어 회로에 백라이트 제어 신호 및 영상 신호 선택 회로에 선택 신호를 공급한다. 난수 생성 회로는 순서 결정 회로에서의 색의 선택을 행하는 데 이용된다.
본 발명의 다른 실시 형태는, 표시 패널, 백라이트부, 영상 신호 선택 회로, 제어 회로, 순서 결정 회로, 및 난수 생성 회로를 포함하는 필드 시퀀셜 방식의 액정 표시 장치이다. 표시 패널은 제1 화소 영역; 제2 화소 영역; 제3 화소 영역; 및 제1 화소 영역, 제2 화소 영역, 및 제3 화소 영역의 각 화소에의 영상 신호의 입력을 동시에 행하기 위한 구동 회로를 포함한다. 백라이트부는 복수 색의 광원들; 및 백라이트 제어 회로를 포함한다. 복수 색의 광원들은 제1 화소 영역에의 영상 신호의 입력에 응답하여 제1 화소 영역에 대해 점등되는 제1 광원 영역, 제2 화소 영역에의 영상 신호의 입력에 응답하여 제2 화소 영역에 대해 점등되는 제2 광원 영역, 및 제3 화소 영역에의 영상 신호의 입력에 응답하여 제3 화소 영역에 대해 점등되는 제3 광원 영역으로 분할된다. 백라이트 제어 회로는 제1 광원 영역, 제2 광원 영역, 및 제3 광원 영역에서의 복수 색의 광원들이 각각 상이한 색의 점등이 되도록 복수 색의 광원들을 제어한다. 영상 신호 선택 회로는, 복수 색의 영상 신호 중 하나를 각각 기억하는 복수의 기억 회로를 포함하고, 기억 회로로부터 영상 신호를 구동 회로에 공급하는 데 이용된다. 제어 회로는 구동 회로를 제어하기 위한 제어 신호를 공급한다. 순서 결정 회로는 제어 회로로부터 구동 회로에 공급되는 제어 신호에 따라, 백라이트 제어 회로에 백라이트 제어 신호 및 영상 신호 선택 회로에 선택 신호를 공급한다. 난수 생성 회로는 카오스 난수를 생성하고 순서 결정 회로에서의 색의 선택을 행하는 데 이용된다.
본 발명의 또 다른 실시 형태에 따른 필드 시퀀셜 방식의 액정 표시 장치에서, 광원들의 복수 색은 적색, 녹색, 및 청색일 수 있다.
본 발명의 또 다른 실시 형태에 따른 필드 시퀀셜 방식의 액정 표시 장치에서는, 복수 색의 광원들이 점등하는 경우에 컬러 표시가 얻어지는 기간에, 제1 광원 영역, 제2 광원 영역, 및 제3 광원 영역에서의 복수 색의 광원들은 상이한 색으로 점등할 수 있다.
본 발명의 또 다른 실시 형태에 따른 필드 시퀀셜 방식의 액정 표시 장치에서는, 복수 색의 광원들이 점등하는 경우에 컬러 표시가 얻어지는 기간의 전후에, 복수 색의 광원들이 점등하지 않을 수 있다.
본 발명의 또 다른 실시 형태에 따른 필드 시퀀셜 방식의 액정 표시 장치에서는, 복수의 화소가 열마다 설치된 신호선들 중 임의의 하나에 전기적으로 접속될 수 있다.
본 발명의 또 다른 실시 형태에 따른 필드 시퀀셜 방식의 액정 표시 장치에서, 복수의 화소에는, 행마다 설치된 주사선을 동시에 주사하는 데 사용되는 주사 신호들이 복수의 시프트 레지스터로부터 공급될 수 있다.
본 발명의 한 실시 형태의 필드 시퀀셜 방식의 액정 표시 장치에서는, 트랜지스터의 스위칭 동작의 응답 특성을 향상시키지 않고 색 균열을 저감할 수 있다.
도 1은 본 발명의 한 실시 형태에서의 블록도.
도 2a 및 2b는 본 발명의 한 실시 형태에서의 회로도.
도 3은 본 발명의 한 실시 형태에서의 회로도.
도 4는 본 발명의 한 실시 형태에서의 타이밍 차트.
도 5a 및 5b는 각각 본 발명의 한 실시 형태에서의 회로도 및 블록도.
도 6은 본 발명의 한 실시 형태에서의 타이밍 차트.
도 7a 내지 7e는 본 발명의 실시 형태들에서의 타이밍 차트 및 백라이트의 점등 순서를 설명하는 도면.
도 8a 내지 8c는 본 발명의 실시 형태들에서의 백라이트의 점등 순서를 설명하는 도면.
도 9는 본 발명의 한 실시 형태에서의 타이밍 차트.
도 10a 내지 10c는 본 발명의 실시 형태들에서의 백라이트의 점등 순서를 설명하는 도면.
도 11a 내지 11c는 본 발명의 실시 형태들에서의 백라이트의 점등 순서를 설명하는 도면.
도 12a 내지 12d는 각각 본 발명의 한 실시 형태에 적용할 수 있는 트랜지스터의 예를 설명하기 위한 단면도.
도 13a 내지 13d는 본 발명의 한 실시 형태에서의 전자 기기를 설명하는 도면.
도 14는 본 발명의 한 실시 형태에서의 모식도.
도 15a 및 15b는 각각 본 발명의 한 실시 형태에서의 평면도 및 모식도.
도 16a 및 16b는 각각 본 발명의 한 실시 형태에서의 평면도 및 단면도.
도 17a 및 17b는 각각 본 발명의 한 실시 형태에서의 평면도 및 단면도.
도 18은 본 발명의 한 실시 형태에서의 블록도.
도 19는 본 발명의 한 실시 형태에서의 카오스 난수를 설명하기 위한 도면.
도 20의 (a) 내지 (e2)는 본 발명의 실시 형태들에서의 단면도.
도 21의 (a)와 (b)는 본 발명의 한 실시 형태에서의 상면도.
이하, 본 발명의 실시 형태들을 도면을 참조하면서 설명한다. 본 발명은 많은 다른 형태로 실시하는 것이 가능하며, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세를 여러가지로 변경할 수 있는 것은 당업자라면 용이하게 이해할 것이다. 따라서, 실시 형태의 기재 내용에 한정해서 해석되는 것은 아니다. 이하에 설명하는 본 발명의 구성에서, 같은 물건을 지시하는 부호는 다른 도면 간에서 공통으로 한다는 점에 유의한다.
각 실시 형태의 도면 등에서 도시하는 각 구성의 크기, 층의 두께, 신호 파형, 또는 영역은 명료화를 위해 과장되어서 표기하고 있는 경우가 있다는 점에 유의한다. 따라서, 본 발명의 실시 형태들은 그 스케일로 한정되지 않는다.
본 명세서에서 이용하는 "제1", "제2", "제3", 및 "제N"(N은 자연수)이라고 하는 용어는, 구성 요소의 혼동을 피하기 위해 붙인 것이며, 수적으로 한정하는 것은 아니라는 점에 유의한다.
(실시 형태 1)
우선, 액정 표시 장치의 블록도를 도 1에 도시한다. 도 1에 도시하는 액정 표시 장치는 표시 패널(181), 백라이트부(182), 영상 신호 선택 회로(183), 제어 회로(184), 순서 결정 회로(185), 및 난수 생성 회로(186)를 포함한다.
표시 패널(181)은 화소부(187), 주사선 구동 회로(188), 및 신호선 구동 회로(189)를 포함한다. 화소부(187)는 복수의 화소(190)를 포함한다. 화소(190) 각각은 화소를 선택하기 위한 회로부가 되는 트랜지스터와, 상기 트랜지스터에 접속된 화소 전극과, 용량 소자를 포함한다. 화소 전극과 이 화소 전극과 쌍을 이루는 전극 사이에 액정층을 개재하여 액정 소자가 형성된다는 점에 유의한다. 주사선 구동 회로(188) 및 신호선 구동 회로(189)에는, 제어 회로(184)로부터 구동 회로를 동작시키기 위한 제어 신호(예를 들어, 클록 신호, 스타트 펄스 등)가 공급된다. 신호선 구동 회로(189)에는, 영상 신호 선택 회로(183)로부터, 선택된 영상 신호가 공급된다.
화소(190)를 복수의 영역, 예를 들어, 제1 화소 영역, 제2 화소 영역, 및 제3 화소 영역으로 분할하면, 구동 회로인 주사선 구동 회로(188) 및 신호선 구동 회로(189)는 제1 화소 영역, 제2 화소 영역, 및 제3 화소 영역의 각 화소에의 영상 신호의 입력을 동시에 행한다.
"A와 B가 접속되어 있다"라고 명시적으로 기재하는 경우에는, A와 B가 전기적으로 접속되어 있는 경우와, A와 B가 기능적으로 접속되어 있는 경우와, A와 B가 직접 접속되어 있는 경우를 포함한다는 점에 유의한다. 여기서, "A와 B가 전기적으로 접속되어 있다"는 것은, A와 B 사이에 어떠한 전기적 작용을 갖는 대상물이 존재할 때, 대상물을 포함하는 A와 B 사이의 부분이 노드로서 고려될 수 있다는 것을 의미한다.
구체적으로는, "A와 B가 접속되어 있다"는 것은, 예를 들어, 트랜지스터를 비롯한 스위칭 소자를 통해서 A와 B가 접속되고, 상기 스위칭 소자의 도통에 의해, A와 B가 개략 동일 전위가 될 경우나, 저항 소자를 통해서 A와 B가 접속되고, 상기 저항 소자의 양 단부에 발생하는 전위차가, A와 B를 포함하는 회로의 동작에 영향을 주지 않는 정도가 되어 있을 경우로, 회로 동작을 고려한 경우, A와 B 사이의 부분을 하나의 노드로서 간주하여 지장이 없는 상태인 경우를 포함한다.
백라이트부(182)는 컬러 표시를 행하기 위한 복수 색(예를 들어, 적(R), 녹(G), 및 청(B))의 광원(191), 광원(191)의 점등을 제어하기 위한 백라이트 제어 회로(192)를 포함한다. 적(R), 녹(G), 및 청(B)의 광원은 백라이트 제어 회로(192)에 의해 개별적으로 휘도가 제어된다. 백라이트 제어 회로(192)는, 적(R), 녹(G), 및 청(B)의 광원의 점등 순서를 제어하기 위해서, 순서 결정 회로(185)에 의해 제어된다. 도 1에, 백라이트부(182)는 표시 패널(181)과 나란히 배열해서 도시하고 있지만, 실제로는 백라이트부(182)는 표시 패널(181)과 중첩해서 설치된다.
광원들(191)은, 예를 들어, 제1 광원 영역, 제2 광원 영역, 및 제3 광원 영역으로 분할된다. 제1 광원 영역에서는, 제1 화소 영역에 대해 제1 화소 영역에의 영상 신호의 입력에 응답하여 점등된다. 제2 광원 영역에서는, 제2 화소 영역에 대해 제2 화소 영역에의 영상 신호의 입력에 응답하여 점등된다. 제3 광원 영역에서는, 제3 화소 영역에 대해 제3 화소 영역에의 영상 신호의 입력에 응답하여 점등된다. 제1 광원 영역 내지 제3 광원 영역은 컬러 표시를 하기 위한 복수 색, 여기에서는 적(R), 녹(G), 및 청(B)의 광원들을 포함한다. 백라이트부(182)는 제1 광원 영역 내지 제3 광원 영역에서의 적(R), 녹(G), 및 청(B)의 광원들이 각각 상이한 색으로 점등되도록 제어된다.
컬러 표시를 행하기 위한 복수 색의 광원들(191)의 조합은 적(R), 녹(G), 및 청(B)의 조합(RGB)과는 다를 수 있다는 점에 유의한다. 광원(191)은 컬러 표시를 행하기 위한 복수 색의 광원들을 이용하는 것만으로도 가능하고, RGB의 조합에 다른 색을 추가하는 구성, 또는 RGB 이외의 색의 조합 등을 이용하는 것도 가능하다.
영상 신호 선택 회로(183)는 백라이트부(182)의 광원(191)의 복수 색마다 영상 신호(도 1의 data)를 기억하기 위한 복수의 기억 회로(193)(화상 메모리)를 포함한다. 컬러 표시를 행하기 위한 복수 색이 적(R), 녹(G), 및 청(B)(RGB)이면, 영상 신호 선택 회로(183)는 적색을 표시하기 위한 영상 신호를 기억하는 기억 회로, 녹색을 표시하기 위한 영상 신호를 기억하는 기억 회로, 및 청색을 표시하기 위한 영상 신호를 기억하는 기억 회로를 포함한다.
영상 신호는 영상 신호 선택 회로(183)에 포함된 복수의 기억 회로(193)에 기억되도록, 디지털 영상 신호인 것이 바람직하다. 영상 신호는, A/D 변환 회로에 의해 아날로그 영상 신호로부터 디지털 영상 신호로 변환되는 한 아날로그 영상 신호일 수 있다. 영상 신호 선택 회로(183)의 복수의 기억 회로(193)에 기억되는, 광원(191)의 복수 색의 영상 신호들 중 어느 하나가 순서 결정 회로(185)에 의해 선택되어, 이 선택된 영상 신호가 신호선 구동 회로(189)에 출력된다. 기억 회로(193)는 다이너믹 랜덤 액세스 메모리(DRAM), 스테틱 랜덤 액세스 메모리(SRAM) 등의 기억 소자를 이용하여 구성할 수 있다.
제어 회로(184)는, 표시 패널(181)의 주사선 구동 회로(188) 및 신호선 구동 회로(189)을 동작시키기 위한 제어 신호(클록 신호 및 스타트 펄스 신호) 및 순서 결정 회로(185)에 의한 기억 회로(193)에 기억된 영상 신호의 선택의 순서의 제어를, 전술의 제어 신호에 동기해서 개시하기 위한 신호를 공급하기 위한 회로이다.
순서 결정 회로(185)는, 1 프레임 기간마다 난수 생성 회로(186)로부터의 신호(난수 신호라고도 함)에 기초하여, 영상 신호 선택 회로(183)의 복수의 기억 회로(193)에 기억되어 있는, 광원(191)의 복수 색의 영상 신호들 중 어느 하나를 선택하고, 이 선택된 영상 신호를 신호선 구동 회로(189)에 출력하도록 제어하는 회로이다. 백라이트 제어 회로(192)는 영상 신호 선택 회로(183)에서 선택한 영상 신호에 따라 적(R), 녹(G) 및 청(B)의 광원의 점등 순서를 제어하는 회로이다.
난수 생성 회로(186)는, 난수를 생성하고, 이 난수에 따른 난수 신호를 순서 결정 회로(185)에 출력하기 위한 회로이다. 난수는, 예를 들어, 적당한 초기값을 기초로 하여 혼동 합동법, 중앙 제곱법 등에 의해 얻어질 수 있는 의사 난수일 수 있다.
난수 생성 회로(186)는, 실제로는, 난수 신호를 생성하는 동시에 마이크로컴퓨터에 의한 계산을 행하는 것이 된다. 그러므로, 본 실시 형태의 구성에서는, 난수 생성 회로(186)를 마이크로컴퓨터라고 부를 수 있다.
난수 신호는, 얻어진 난수에 따라 패턴 중 하나로 분류되고, 순서 결정 회로(185)에서의 순서의 설정에 이용된다. 예를 들어 적(R), 녹(G), 및 청(B)의 3색의 색수에 의한 광원의 점등 순서는, 난수 생성에 의해 얻어지는 난수의 아래 두자리를 이용하여 판정할 수 있다. 본 실시 형태의 광원의 색수는 특별히 한정되는 것은 아니라는 점에 유의한다.
구체적으로는, 난수 신호는 난수의 아래 두자리가 "00" 내지 "16"이면, R, G, 및 B의 점등 순서로 하도록, 순서 결정 회로(185)에서의 순서를 설정하는 신호가 된다. 난수의 아래 두자리가 "17" 내지 "33"이면, R, B, 및 G의 점등 순서로 하도록, 순서 결정 회로(185)에서의 순서를 설정하는 신호가 된다. 난수의 아래 두자리가 "34" 내지 "50"이면, G, R, 및 B의 점등 순서로 하도록, 순서 결정 회로(185)에서의 순서를 설정하는 신호가 된다. 난수의 아래 두자리가 "51" 내지 "66"이면, G, B, 및 R의 점등 순서로 하도록, 순서 결정 회로(185)에서의 순서를 설정하는 신호가 된다. 난수의 아래 두자리가 "67" 내지 "83"이면, B, R, 및 G의 점등 순서로 하도록, 순서 결정 회로(185)에서의 순서를 설정하는 신호가 된다. 난수의 아래 두자리가 "84" 내지 "99"이면, B, G, 및 R의 점등 순서로 하도록, 순서 결정 회로(185)에서의 순서를 설정하는 신호가 된다.
난수 신호는 카오스 이론에 기초로 한 난수, 예를 들어 비선형 미분방정식의 해를 이용한 카오스 난수를 이용하여 생성될 수 있다는 점에 유의한다. 난수 생성 회로(186)로 카오스 난수를 생성하는 경우에는, 도 18에 도시하는 것 같이, 도 1에 도시하는 구성에서의 난수 생성 회로(186)에 카오스 난수 생성부(194)를 설치하여, 카오스 난수 생성부(194)에서 연산하는 구성으로 할 수 있다.
여기에서, 카오스에 대해 설명하기로 한다. 자연계나 인공의 세계에서는, 예측가능한 현상이 많이 보인다. 핼리 혜성(Halley's comet)이나 인공위성의 위치를 예측하고, 대처할 수 있다. 원인과 결과의 관계가 명료한 결정론적 예측 가능성이야말로, 과학의 위대한 힘의 하나인 것으로 여겨진다.
그러나, 일기 예보는, 물리의 법칙을 따르는 대기의 운동으로 여겨지지만 종종 맞지가 않는다. 이러한 원인과 결과가 불명료하게 보이는 현상은, 불규칙한 요소를 가진 것이라고 말할 수 있고, 기본적으로는, 계를 기술하는 완전한 파라미터가 분명하면, 바꾸어 말하면, 계에 관한 정보가 충분히 수집 가능하면, 정확한 예측이 가능하다고 믿어진다.
즉, 불규칙성은 다 자유도 계에 관한 정보의 부족 때문에 발생하는 것으로 여겨지고 있다. 그러나, 소수의 자유도(3차원 이상)를 갖는 간단한 계에서도, 불규칙 거동을 나타내는 것이 있다고 하는 발견에 의해, 결정론적이면서 불규칙성이 본질인 것이 존재하는 것이 발견된다. 이러한 불규칙성을 카오스(chaos)라고 한다.
그러나, 카오스의 개념은, 아직 통일되어 있는 것은 아니다. 진화론과 마찬가지로, 그 개념의 정의는, 폭 넓고, 대상에 따라 그 개념은 따로 노는 감마저 있다. 그 때문에, 본 명세서에서는, 카오스는 다음과 같이 정리한다.
카오스는, 결정론적인 규칙을 가지는 계인데도 불구하고, 매우 복잡한 행동이 비선형으로서 나타나는 결과, 본질적으로 랜덤하게 되는 현상을 의미한다. 반면, 일견, 규칙성과 예측성이 없어 무질서하게 보이는 현상의 배후에도 복잡한 질서나 법칙성이 존재한다.
이와 같은 카오스의 개념을 수학적으로 응용하고, 특정한 비선형 방정식을 푸는 것에 의해, 매우 양질인 난수를 생성할 수 있다. 이 난수 생성의 예로서, 구간으로부터 구간에의 맵핑 r로 표현되는 1차원 비선형 차분 방정식의 다음 식은, 카오스라고 하는 불규칙하고 무질서한 해를 가지는 경우가 있다.
Figure pct00001
이러한 비선형 맵핑의 단순한 예로서는, 베르누이 시프트, 로지스틱 맵핑, 텐트 맵핑, 및 쳬비세프 맵핑 등이 있다.
예를 들어, 베르누이 시프트는 다음 식으로 나타내어진다.
Figure pct00002
또한, 로지스틱 맵핑은 다음 식으로 나타내어진다.
Figure pct00003
특히, 로지스틱 맵핑의 전술의 식에서, b가 4.0의 경우를 "퓨어 카오스(pure chaos)"라고 한다.
또한, 텐트 맵핑은 다음 식으로 나타내어진다.
Figure pct00004
쳬비세프 맵핑은 다음 식으로 나타내어진다.
Figure pct00005
베르누이 시프트, 로지스틱 맵핑, 텐트 맵핑, 쳬비세프 맵핑 등 각각의 방정식의 해는 각각 카오스 난수이다. 통상적으로, 이러한 난수의 규칙성은 판명되지 않는다. 상기 맵핑 이외의 맵핑으로 카오스 난수를 생성하는 것이 가능하다.
예를 들어, 로지스틱 맵핑에서, 방정식 중의 변수 b를 변경해 가면, 얻어지는 해는 변화되고, b가 4에 근접할수록, 0.0 내지 1.0의 범위 내의 해를 갖고, 보다 카오스적인 난수로 된다. 반대로, 이 변수 b가 4로부터 멀어지도록 변경하면, 얻어지는 해에 제한을 줄 수 있고, 예를 들어, b가 2일 때에는 얻어지는 해는 1개로 수렴하고, b가 3.5 부근 일 때에는 해가 4개로 수렴한다. b가 4에 근접해 가면, 이 제한은 적어져, 해는 일정한 범위 내에서, 카오스적인 난수를 취하게 된다.
이러한 상태를 도 19에 도시한다. 구체적으로, 도 19는 로지스틱 맵핑의 식에서, 초기값 Xo를 0.3으로 하고, 변수 b를 0부터 4까지 변경하고 n은 500까지 연산하는 조건에서 n이 300 이상 500 이하인 때에 얻어지는 해의 값을 도시하고 있다. 그래프에서의 검은 점의 위치에 대응하는 종축의 값이 해의 값이다. 전술한 바와 같이, b가 3 부근보다 작을 때에는 해는 1개로 수렴하고, b가 3.1 내지 3.4 부근에서는 2개로 수렴한다. b가 커지면, 해가 수렴하는 위치의 수가 4개, 8개,...로 증가하므로, 점차적으로 카오스적인 난수를 취하게 된다.
예를 들어, b가 4로 설정될 때에, 계산을 반복하는 도중, 연산 처리를 행할 때 유효 숫자를 취하는 방식으로, 어떤 반복 횟수 이후에 해가 0.5가 될 수 있다는 점에 유의한다. 그 이후의 해는 전부 0.5가 되기 때문에, 연산 처리를 행할 때 유효 숫자를 취하는 방식, 해를 이용하는 반복 횟수의 범위 등에 주의를 기울이지 않으면, 카오스적인 난수가 생성되지 않는 경우가 있다.
이러한 생성 방법으로 생성된 카오스 난수는 다른 경우에 대해 이용될 수 있으므로, 순서 결정 회로(185)에서의 순서의 설정에 이용되는 난수 신호가 생성된다. 예를 들어 적(R), 녹(G) 및 청(B)의 광원의 점등 순서는, 카오스 난수의 생성에 의해 얻어지는 카오스 난수의 아래 두자리를 이용하여 판정할 수 있다. 본 실시 형태의 광원의 색수는 특별히 한정되는 것은 아니라는 점에 유의한다.
다음에, 도 14는 액정 표시 장치의 외관을 도시하는 모식도이다. 도 14의 액정 표시 장치는 백라이트부(101); 복수의 화소가 매트릭스 형상으로 설치된 표시 패널(102); 및 표시 패널(102)을 개재한 편광판(103)과 편광판(104)을 포함한다. 백라이트부(101)에는, 적, 녹 및 청의 3색의 광원(105R, 105G 및 105B), 구체적으로는, RGB의 3색에 의한 발광 다이오드들(LED)의 조합을 각각 포함하는 광원들을 매트릭스 형상으로 배치하고 있다. 또한, 표시 패널(102)과 백라이트부(101) 사이에는, 백라이트부(101)로부터의 광의 방사를 고르게 하기 위해서, 확산판(106)을 배치하고 있다.
도 14에 도시하는 표시 패널(102) 및 백라이트부(101)는 각각 도 1에서 설명한 표시 패널(181) 및 백라이트부(182)에 상당한다. 또한, 도 1에서 설명한 영상 신호 선택 회로(183), 제어 회로(184), 순서 결정 회로(185), 및 난수 생성 회로(186)는 도 14에서 설명한 외부 기판(162) 위에 형성하는 것이 가능하다.
편광판(103) 및 편광판(104)은 표시 패널(102)의 액정 재료에 따라 생략할 수 있다는 점에 유의한다. 확산판(106)의 수도 복수로 할 수 있고, 그 위치를 다른 위치로 할 수 있다.
백라이트부(101)의 3색의 광원은, 외부로부터 공급되는 영상 신호에 따라 각 광원의 점등 및 점등하는 광원의 색이 전환된다. 필드 시퀀셜 방식의 액정 표시 장치로는, 광원(105R, 105G 및 105B)의 발광을 시간적으로 전환하고 화소마다 각각의 색을 나타내는 광의 투과를 제어함으로써, 시인자가 컬러 표시의 화상을 인식할 수 있다. 광원의 점등은 표시하는 영상 신호에 따라 각 광원의 휘도의 크기를 전환하는 구성을 포함한다.
본 실시 형태에서는 백라이트의 광원을 발광 다이오드로서 설명하지만, 원하는 색의 광의 방사가 얻어지는 광원이면 다른 종류의 광원일 수 있다는 점에 유의한다. 광원으로서 설치되는 발광 다이오드는 복수의 화소의 배면에 매트릭스 형상으로 배치되는 구성으로 된다.
도 14에 도시하는 표시 패널(102)은 화소부(107), 주사선 구동 회로(108)(게이트 선 구동 회로라고도 함), 및 신호선 구동 회로(109)(데이터 선 구동 회로라고도 함)를 포함한다. 주사선 구동 회로(108) 및/또는 신호선 구동 회로(109)는 표시 패널(102) 외부에 설치될 수 있다는 점에 유의한다. 표시 패널(102)의 화소부(107)는 복수의 화소를 포함한다.
백라이트부(101) 및 표시 패널(102)은, 표시 전환 회로, 표시 제어 회로 등이 설치된 외부 기판(162)과, 외부 입력 단자가 되는 플렉시블 인쇄 회로(FPC)(161)를 통해 서로 전기적으로 접속되어 있다.
다음에, 도 2a와 2b 내지 도 6에서는, 도 1의 구조를 갖는 액정 표시 장치의 구동에 대해서 설명하는 데 이용되는 표시 패널(181) 및 백라이트부(182)의 구체적인 구성예 및 구체적인 동작에 대해서 설명한다. 이하에서는, 표시 패널의 설명으로서, 표시 패널의 구성예, 주사선 구동 회로의 구성예, 주사선 구동 회로의 동작예, 신호선 구동 회로의 구성예, 백라이트부의 구성예, 및 표시 패널의 동작예에 대해서 설명한다.
우선, 표시 패널의 구성예에 대해서 설명한다. 도 2a는 표시 패널의 구성예를 도시하는 도면이다. 도 2a에 도시하는 표시 패널은 화소부(10); 주사선 구동 회로(11); 신호선 구동 회로(12); 각각이 평행 또는 대략 평행하게 배치되는, 3n개의 주사선(131), 3n개의 주사선(132) 및 3n개의 주사선(133)(n은 2 이상의 자연수); 및 각각이 평행 또는 대략 평행하게 배치되는, m개의 신호선(141), m개의 신호선(142) 및 m개의 신호선(143)(m은 2 이상의 자연수)을 포함한다. 주사선(131, 132, 및 133)의 전위는 주사선 구동 회로(11)에 의해 제어된다. 신호선(141, 142, 및 143)의 전위는 신호선 구동 회로(12)에 의해 제어된다.
화소부(10)는 매트릭스 형상(3n행 m열)으로 배치된 복수의 화소(15)를 포함한다. 각 주사선(131, 132, 및 133)은 매트릭스 형상(3n행 m열)으로 배치된 복수의 화소(15) 중 어느 행에 배치된 m개의 화소(15)에 전기적으로 접속된다. 또한, 각 신호선(141, 142, 및 143)은 매트릭스 형상(3n행 m열)으로 배치된 복수의 화소(15) 중 어느 열에 배치된 3n개의 화소(15)에 전기적으로 접속된다.
주사선 구동 회로(11)에는, 외부로부터 주사선 구동 회로용 스타트 신호(GSP1 내지 GSP3), 주사선 구동 회로용 클록 신호(GCK), 및 고 전원 전위(VDD) 및 저 전원 전위(VSS) 등의 구동용 전원 전위가 입력된다. 신호선 구동 회로(12)에는, 외부로부터 신호선 구동 회로용 스타트 신호(SSP), 신호선 구동 회로용 클록 신호(SCK), 및 영상 신호(DATA1 내지 DATA3) 등의 신호 및 고 전원 전위 및 저 전원 전위 등의 구동용 전원 전위가 입력된다.
도 2b는 화소(15)의 회로 구성예를 도시하는 도면이다. 도 2b에 도시하는 화소(15)는 트랜지스터(151), 트랜지스터(152), 트랜지스터(153), 용량 소자(154), 및 액정 소자(155)를 포함한다. 트랜지스터(151)의 게이트는 주사선(131)에 접속된다. 트랜지스터(151)의 소스 및 드레인의 한쪽은 신호선(141)에 접속된다. 트랜지스터(152)의 게이트는 주사선(132)에 접속된다. 트랜지스터(152)의 소스 및 드레인의 한쪽은 신호선(142)에 접속된다. 트랜지스터(153)의 게이트는 주사선(133)에 접속된다. 트랜지스터(153)의 소스 및 드레인의 한쪽은 신호선(143)에 접속된다. 용량 소자(154)의 한쪽의 전극은 트랜지스터(151)의 소스 및 드레인의 다른 쪽, 트랜지스터(152)의 소스 및 드레인의 다른 쪽, 및 트랜지스터(153)의 소스 및 드레인의 다른 쪽에 접속된다. 용량 소자(154)의 다른 쪽의 전극은 용량 소자 전위를 공급하는 배선에 접속된다. 액정 소자(155)의 한쪽의 전극(화소 전극)은 트랜지스터(151)의 소스 및 드레인의 다른 쪽, 트랜지스터(152)의 소스 및 드레인의 다른 쪽, 트랜지스터(153)의 소스 및 드레인의 다른 쪽, 및 용량 소자(154)의 한쪽의 전극에 접속된다. 액정 소자(155)의 다른 쪽의 전극(대향 전극)은 대향 전위를 공급하는 배선에 접속된다.
트랜지스터는 게이트와, 드레인과, 소스를 포함하는 적어도 세 개의 단자를 갖는 소자이며, 드레인 영역과 소스 영역 사이에 채널 형성 영역을 포함한다는 점에 유의한다. 드레인 영역과 채널 영역과 소스 영역을 통해서 전류를 흘릴 수 있다. 여기서, 트랜지스터의 소스와 드레인은 트랜지스터의 구조나 동작 조건 등에 따라 변하기 때문에, 어느 것이 소스 또는 드레인인지를 한정하는 것은 곤란하다. 따라서, 본 서류(명세서, 특허 청구 범위, 도면 등)에서는, 소스 및 드레인으로서 기능하는 영역을, 소스 혹은 드레인으로 부르지 않는 경우가 있다. 그 경우, 일례로, 소스와 드레인 중 하나를 제1 단자, 나머지 하나를 제2 단자라고 표기하는 경우가 있다. 혹은, 소스와 드레인 중 하나를 제1 전극, 나머지 하나를 제2 전극이라고 표기하는 경우가 있다. 혹은, 소스와 드레인 중 하나를 소스 영역, 나머지 하나를 드레인 영역이라고 표기하는 경우가 있다.
이어서, 주사선 구동 회로(11)의 구성예에 대해서 설명한다. 도 3은 도 2a에 도시하는 표시 패널이 갖는 주사선 구동 회로(11)의 구성예를 도시하는 도면이다. 도 3에 도시하는 주사선 구동 회로(11)는 3n개의 출력 단자를 각각 포함하는 3개의 시프트 레지스터(111 내지 113)를 포함한다. 시프트 레지스터(111)가 갖는 출력 단자의 각각은 화소부(10)에 배치된 3n개의 주사선(131) 중 하나에 접속된다는 점에 유의한다. 시프트 레지스터(112)가 갖는 출력 단자의 각각은, 화소부(10)에 배치된 3n개의 주사선(132) 중 하나에 접속된다. 시프트 레지스터(113)가 갖는 출력 단자의 각각은 화소부(10)에 배치된 3n개의 주사선(133) 중 하나에 접속된다. 즉, 시프트 레지스터(111)는 주사선(131)을 구동하고, 시프트 레지스터(112)는 주사선(132)을 구동하고, 시프트 레지스터(113)는 주사선(133)을 구동한다. 구체적으로는, 시프트 레지스터(111)는, 외부로부터 입력되는 제1 주사선 구동 회로용 스타트 펄스 신호(GSP1)를 트리거로서 이용하여, 첫째 행에 배치된 주사선(131)을 기점으로서 선택 신호를 순차 시프트하는 기능(즉, 주사선(131)을 주사선 구동 회로용 클록 신호(GCK)의 1/2 주기마다 순차 선택하는 기능)을 갖는다. 시프트 레지스터(112)는 외부로부터 입력되는 제2 주사선 구동 회로용 스타트 펄스 신호(GSP2)를 트리거로서 이용하여, 첫째 행에 배치된 주사선(132)을 기점으로서 선택 신호를 순차 시프트하는 기능을 갖는다. 시프트 레지스터(113)는 외부로부터 입력되는 제3 주사선 구동 회로용 스타트 펄스 신호(GSP3)를 트리거로서 이용하여, 첫째 행에 배치된 주사선(133)을 기점으로서 선택 신호를 순차 시프트하는 기능을 갖는다.
다음에, 주사선 구동 회로(11)의 동작예에 대해서 도 4를 참조하여 설명한다. 도 4에는, 주사선 구동 회로용 클록 신호(GCK), 시프트 레지스터(111)가 갖는 3n개의 출력 단자로부터 출력되는 신호(SR111out), 시프트 레지스터(112)가 갖는 3n개의 출력 단자로부터 출력되는 신호(SR112out), 및 시프트 레지스터(113)가 갖는 3n개의 출력 단자로부터 출력되는 신호(SR113out)를 도시한다는 점에 유의한다.
샘플링 기간(t1)에서, 시프트 레지스터(111)에서는, 첫째 행에 배치된 주사선(131)을 기점으로서 n째 행에 배치된 주사선(131)까지 하이 레벨의 전위를 1/2 클록 주기(수평 주사 기간)마다 순차 시프트하고, 시프트 레지스터(112)에서는, (n+1)째 행에 배치된 주사선(132)을 기점으로서 2n째 행에 배치된 주사선(132)까지 하이 레벨의 전위를 1/2 클록 주기(수평 주사 기간)마다 순차 시프트하고, 시프트 레지스터(113)에서는, (2n+1)째 행에 배치된 주사선(133)을 기점으로서 3n째 행에 배치된 주사선(133)까지 하이 레벨의 전위를 1/2 클록 주기(수평 주사 기간)마다 순차 시프트한다. 따라서, 주사선 구동 회로(11)는, 주사선(131)을 통해 첫째 행에 배치된 m개의 화소(15)로부터 n째 행에 배치된 m개의 화소(15)를 순차 선택하고, 주사선(132)을 통해서 (n+1)째 행에 배치된 m개의 화소(15)로부터 2n째 행에 배치된 m개의 화소(15)를 순차 선택하고, 주사선(133)을 통해서 (2n+1)째 행에 배치된 m개의 화소(15)로부터 3n째 행에 배치된 m개의 화소(15)를 순차 선택하게 된다. 즉, 주사선 구동 회로(11)는 수평 주사 기간마다 다른 3개의 행에 배치된 3m개의 화소(15)에 대하여 선택 신호를 공급하는 것이 가능하다.
샘플링 기간(t2)에서, 시프트 레지스터(111 내지 113)의 출력 신호는 샘플링 기간(t1)과 상이하나, 시프트 레지스터(111 내지 113) 중 어느 하나(샘플링 기간(t2)에서는, 시프트 레지스터(113))가 첫째 행에 배치된 m개의 화소(15)로부터 n째 행에 배치된 m개의 화소(15)를 순차 선택하고, 시프트 레지스터(111 내지 113) 중 전술의 하나와 다른 시프트 레지스터(111 내지 113) 중 다른하나(샘플링 기간(t2)에서는, 시프트 레지스터(111))가 (n+1)째 행에 배치된 m개의 화소(15)로부터 2n째 행에 배치된 m개의 화소(15)를 순차 선택하고, 시프트 레지스터(111 내지 113)의 중 전술의 2개와는 다른 시프트 레지스터(111 내지 113 중 또 다른 하나(샘플링 기간(t2)에서는, 시프트 레지스터(112))가 (2n+1)째 행에 배치된 m개의 화소(15)로부터 3n째 행에 배치된 m개의 화소(15)를 순차 선택하는 동작은 동일하다. 즉, 주사선 구동 회로(11)는, 샘플링 기간(t1)과 마찬가지로, 수평 주사 기간마다 특정한 3개의 행에 배치된 3m개의 화소(15)에 대하여 선택 신호를 공급하는 것이 가능하다.
다음에, 신호선 구동 회로(12)의 구성예에 대해서 설명한다. 도 5a는 도 2a에 도시하는 표시 패널이 갖는 신호선 구동 회로(12)의 구성예를 도시하는 도면이다. 도 5a에 도시하는 신호선 구동 회로(12)는 m개의 출력 단자를 갖는 시프트 레지스터(120), m개의 트랜지스터(121), m개의 트랜지스터(122), 및 m개의 트랜지스터(123)를 포함한다. 트랜지스터(121)의 게이트는 시프트 레지스터(120)가 갖는 j번째(j는 1 이상 m 이하의 자연수)의 출력 단자에 접속되고, 트랜지스터(121)의 소스 및 드레인의 한쪽은 제1 영상 신호(DATA1)를 공급하는 배선에 접속되고, 트랜지스터(121)의 소스 및 드레인의 다른 쪽은 화소부(10)에서 j째 열에 배치된 신호선(141)에 접속된다는 점에 유의한다. 또한, 트랜지스터(122)의 게이트는 시프트 레지스터(120)가 갖는 j번째의 출력 단자에 접속되고, 트랜지스터(122)의 소스 및 드레인의 한쪽은 제2 영상 신호(DATA2)를 공급하는 배선에 접속되고, 트랜지스터(122)의 소스 및 드레인의 다른 쪽은 화소부(10)에서 j째 열에 배치된 신호선(142)에 접속된다. 또한, 트랜지스터(123)의 게이트는 시프트 레지스터(120)가 갖는 j번째의 출력 단자에 접속되고, 트랜지스터(123)의 소스 및 드레인의 한쪽은 제3 영상 신호(DATA3)를 공급하는 배선에 접속되고, 트랜지스터(123)의 소스 및 드레인의 다른 쪽은 화소부(10)에서 j째 열에 배치된 신호선(143)에 접속된다.
여기에서는, 제1 영상 신호(DATA1)로서, 적(R)의 영상 신호(백라이트가 적(R)을 점등할 때에 화소(15)에서 유지되는 영상 신호)를 신호선(141)에 공급하고, 제2 영상 신호(DATA2)로서, 청(B)의 영상 신호를 신호선(142)에 공급하고, 제3 영상 신호(DATA3)로서, 녹(G)의 영상 신호를 신호선(143)에 공급한다.
다음에, 백라이트부의 구성예에 대해서 설명한다. 도 5b는 도 2a에 도시하는 표시 패널의 화소부(10)의 배면에 설치되는 백라이트부의 구성예를 도시하는 도면이다. 도 5b에 도시하는 백라이트는 적(R), 녹(G), 및 청(B)의 3색을 나타내는 광원(16)을 복수 포함한다. 복수의 광원(16)은 매트릭스 형상으로 배치되어 있고, 특정한 영역마다 복수의 광원(16)의 점등을 제어하는 것이 가능하다는 점에 유의한다. 여기에서는, 3n행 m열에 배치된 복수의 화소(15)에 관한 백라이트로서, 적어도 k행 m열마다(여기에서는 k은 n/4이고 2 이상의 자연수)에 광원(16)이 설치된다. 이 광원(16)의 점등을 독립적으로 제어할 수 있다. 즉, 이 백라이트는 적어도 첫째 행 내지 k째 행용의 광원 내지 (2n+3k+1)째 행 내지 3n째 행용의 광원을 포함하고, 광원들의 점등을 독립적으로 제어할 수 있다.
백라이트의 광원으로서 적(R), 녹(G), 및 청(B)의 3색을 이용하는 구조를 도시했지만, 본 실시 형태의 표시 패널은, 이 구조로 한정되지 않는다. 즉, 본 실시 형태의 표시 패널에서는, 임의의 색을 나타내는 광원을 조합해서 이용하는 것이 가능하다. 예를 들어, 적(R), 녹(G), 청(B), 및 백(W)의 4색의 광원, 혹은 적(R), 녹(G), 청(B), 및 황(Y)의 4색의 광원을 조합해서 이용하거나, 시안(C), 마젠타(M), 황(Y)의 3색의 광원을 조합해서 이용하는 것이 가능하다. 또한, 담색의 적(R), 녹(G) , 청(B), 농색의 적(R), 녹(G), 및 청(B)의 6색의 광원을 조합해서 이용하거나, 적(R), 녹(G), 청(B), 시안(C), 마젠타(M), 및 황(Y)의 6색의 광원을 조합해서 이용하는 것도 가능하다. 또, 백라이트의 광원으로서, 적(R), 녹(G), 및 청(B)의 광원들 외에 백(W)의 광원을 추가하는 구성도 가능하고, 적(R), 녹(G), 및 청(B)의 광원을 동시에 점등하는 것으로 백(W)의 광원으로 해서 4색의 백라이트의 광원으로 하는 구성도 가능하다. 백라이트의 광원으로서 이용하는 백(W)의 광원은, 적(R)과 시안(C), 녹(G)과 마젠타(M), 청(B)과 황(Y)의 광원들 중 2개의 임의의 조합으로 동시에 점등할 수 있다는 점에 유의한다. 이와 같이, 보다 다종의 색을 나타내는 광을 조합하는 것으로, 이 표시 패널에서 표현할 수 있는 색 영역을 확대하고, 화질을 향상시키는 것이 가능하다.
상술한 표시 패널에서는, 백라이트의 광원으로서 적(R), 녹(G), 및 청(B)의 3색을 나타내는 광원을 가로로 직선적으로 배열하는 구조(도 5b 참조)에 대해서 도시했지만, 이 구조로 한정되지 않는다. 예를 들어, 이 3색을 나타내는 광원을 3각으로 배치할 수 있고, 이 3색을 나타내는 광원을 종으로 직선적으로 배치할 수 있다. 또한, 상술한 표시 패널에서는, 백라이트로서 직하형 방식의 백라이트를 적용하는 구성(도 5b 참조)에 대해서 도시했지만, 이 백라이트로서 엣지 라이트 방식의 백라이트를 적용하는 것도 가능하다.
다음에, 표시 패널의 동작예에 대해서 설명한다. 도 6은 상술한 표시 패널에서의 선택 신호의 주사와, 백라이트부의 광원의 점등 타이밍을 도시하는 도면이다. 이 표시 패널에서는, 샘플링 기간(t1)에서, 첫째 행에 배치된 m개의 화소(15)로부터 n째 행에 배치된 m개의 화소(15)를 순차 선택하고, (n+1)째 행에 배치된 m개의 화소(15)부터 2n째 행에 배치된 m개의 화소(15)를 순차 선택하고, (2n+1)째 행에 배치된 m개의 화소(15)부터 3n째 행에 배치된 m개의 화소(15)를 순차 선택하는 것으로, 각 화소에 영상 신호를 입력하는 것이 가능하다. 첫째 행에 배치된 m개의 화소(15)로부터 n째 행에 배치된 m개의 화소(15)가 설치되는 영역을 제1 화소 영역이라고도 한다. (n+1)째 행에 배치된 m개의 화소(15)부터 2n행째에 배치된 m개의 화소(15)가 설치되는 영역을 제2 화소 영역이라고도 한다. (2n+1)째 행에 배치된 m개의 화소(15)부터 3n째 행에 배치된 m개의 화소(15)가 설치되는 영역을 제3 화소 영역이라고도 한다.
또한, 도 6에 대해서 이하 구체적으로 설명한다. 이 표시 패널에서는, 샘플링 기간(t1)에서, 주사선(131)을 통해서 첫째 행에 배치된 m개의 화소(15)에 포함된 트랜지스터(151)로부터 n째 행에 배치된 m개의 화소(15)에 포함된 트랜지스터(151)를 순차 온 상태로 하는 것으로, 신호선(141)을 통해서 적(R)의 영상 신호를 각 화소에 순차 입력하는 것이 가능하며, 주사선(132)을 통해서 (n+1)째 행에 배치된 m개의 화소(15)에 포함된 트랜지스터(152)로부터 2n째 행에 배치된 m개의 화소(15)에 포함된 트랜지스터(152)를 순차 온 상태로 하는 것으로, 신호선(142)을 통해서 청(B)의 영상 신호를 각 화소에 순차 입력하는 것이 가능하며, 주사선(133)을 통해서 (2n+1)째 행에 배치된 m개의 화소(15)에 포함된 트랜지스터(153)로부터 3n째 행에 배치된 m개의 화소(15)에 포함된 트랜지스터(153)를 순차 온 상태로 하는 것으로, 신호선(143)을 통해서 녹(G)의 영상 신호를 각 화소에 순차 입력하는 것이 가능하다.
또한, 이 표시 패널에서는, 샘플링 기간(t1)에서, 첫째 행에 배치된 m개의 화소(15)로부터 k째 행에 배치된 m개의 화소(15)에 대하여 적(R)의 영상 신호의 입력이 종료된 후에 첫째 행 내지 k째 행용의 광원에서 적(R)을 점등시키고, (n+1)째 행에 배치된 m개의 화소(15)로부터 (n+k)째 행에 배치된 m개의 화소(15)에 대하여 청(B)의 영상 신호의 입력이 종료된 후에 (n+1)째 행 내지 (n+k)째 행용의 광원에서 청(B)을 점등시키고, (2n+1)째 행에 배치된 m개의 화소(15)로부터 (2n+k)째 행에 배치된 m개의 화소(15)에 대하여 녹(G)의 영상 신호의 입력이 종료된 후에 (2n+1)째 행 내지 (2n+k)째 행용의 광원에서 녹(G)을 점등시키는 것이 가능하다. 즉, 이 표시 패널에서는, 영역(첫째 행 내지 n째 행, (n+1)째 행 내지 2n째 행, 및 (2n+1)째 행 내지 3n째 행)마다, 선택 신호의 주사와, 특정색을 나타내는 광원(적(R), 녹(G), 및 청(B))의 점등을 병행하여 행하는 것이 가능하다.
첫째 행 내지 k째 행용의 광원을 제1 광원 영역이라고도 한다. (n+1)째 행 내지 (n+k)째 행용의 광원을 제2 광원 영역이라고도 한다. (2n+1)째 행 내지 (2n+k)째 행용의 광원을 제3 광원 영역이라고도 한다.
이상 설명한 표시 패널은, 매트릭스 형상으로 배치된 화소 중, 복수의 행에 배치된 화소에 대하여 동시에 영상 신호를 공급하는 것이 가능하다. 그러므로, 이 표시 패널이 갖는 트랜지스터 등의 응답 속도를 변화시키지 않고, 각 화소에 대한 영상 신호의 입력 빈도를 향상시키는 것이 가능하게 된다. 구체적으로 설명하면, 상술한 표시 패널에서는, 주사선 구동 회로의 클록 주파수 등을 변화시키지 않고, 각 화소에 대한 영상 신호의 입력 빈도를 3배로 하는 것이 가능하다. 즉, 이 표시 패널은, 필드 시퀀셜 방식에 의해 표시를 행하는 표시 패널, 또는 배속 구동을 행하는 표시 패널에 바람직하게 적용된다.
다음에, 이상 설명한 표시 패널의 구성 외에 도 1에서 설명한 영상 신호 선택 회로(183), 제어 회로(184), 순서 결정 회로(185), 및 난수 생성 회로(186)에 의한 본 실시 형태의 구성의 효과에 대해서 구체적인 예를 참조하여 설명한다.
도 7a에서는, 도 6에서 도시한 타이밍 차트에서의, 첫째 행 내지 k째 행의 화소에 대하여 적(R)의 영상 신호의 입력이 종료된 후에 첫째 행 내지 k째 행 용의 광원에서 적(R)을 점등시키고, (n+1)째 행 내지 (n+k)째 행의 화소에 대하여 청(B)의 영상 신호의 입력이 종료된 후에 (n+1)째 행 내지 (n+k)째 행용의 광원에서 청(B)을 점등시키고, (2n+1)째 행 내지 (2n+k)째 행의 화소에 대하여 녹(G)의 영상 신호의 입력이 종료된 후에 (2n+1)째 행 내지 (2n+k)째 행용의 광원에서 녹(G)을 점등시키는 동작을 발췌해서 도시하고 있다.
도 7a의 첫째 행 내지 k째 행의 화소에서는, 적(R)의 영상 신호의 입력 및 적(R) 점등, 녹(G)의 영상 신호의 입력 및 녹(G) 점등, 및 청(B)의 영상 신호의 입력 및 청(B) 점등의 기간에 의해 컬러 표시가 얻어질 수 있다. 이 기간을 1 프레임 기간으로서 도시하고 있다. 마찬가지로, 도 7a의 (n+1)째 행 내지 (n+k)째 행의 화소에서는, 청(B)의 영상 신호의 입력 및 청(B)을 점등, 적(R)의 영상 신호의 입력 및 적(R)을 점등, 및 녹(G)의 영상 신호의 입력 및 녹(G)을 점등의 기간을 1 프레임 기간으로서 도시하고 있다. 마찬가지로, 도 7a의 (2n+1)째 행 내지 (2n+k)째 행의 화소에서는, 녹(G)의 영상 신호의 입력 및 녹(G)을 점등, 청(B)의 영상 신호의 입력 및 청(B)을 점등, 및 적(R)의 영상 신호의 입력 및 적(R)을 점등의 기간을 1 프레임 기간으로서 도시하고 있다.
도 7b에서는, 도 7a에서의 영상 신호의 입력을 생략하고, 광원의 점등만 도시한 도면이다. 도 7a와 마찬가지로, 일점쇄선(700)으로 도시하는 기간이 1 프레임 기간에 상당하는 기간이 된다.
도 1에서 설명한 순서 결정 회로(185)는, 도 7a 및 7b에서의 1 프레임 기간에, 난수 생성 회로(186)로부터의 신호(난수 신호라고도 함)에 따라 RGB 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서를 결정한다.
예를 들어, 어떤 기간에서의 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서는, 도 7b와 마찬가지로, 영상 신호의 입력을 생략해서 나타낸다. 그러므로, 어떤 기간에서는, 도 7c에 도시하는 것 같이, 첫째 행 내지 k째 행의 화소에서는 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 청(B)을 점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등의 순서대로 행한다. 도 7b와 마찬가지로, 일점쇄선(701)으로 도시하는 기간을 1 프레임 기간으로서 도시하고 있다.
또한, 도 7c와는 다른 기간에서의 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서는, 도 7b와 마찬가지로 영상 신호의 입력을 생략해서 나타낸다. 그렇게 하면, 어떤 기간에서는 도 7d에 도시하는 것 같이, 첫째 행 내지 k째 행의 화소에서는 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 청(B)을 점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등의 순서대로 행한다. 도 7b와 마찬가지로, 일점쇄선(702)으로 도시하는 기간을 1 프레임 기간으로서 도시하고 있다.
또한, 도 7c 및 7d는 다른 기간에서의 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서는, 도 7b와 마찬가지로 영상 신호의 입력을 생략해서 나타낸다. 그러므로, 어떤 기간에서는 도 7e에 도시하는 것 같이, 첫째 행 내지 k째 행의 화소에서는 청(B)을 점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등의 순서대로 행한다. 도 7b와 마찬가지로, 일점쇄선(703)으로 도시하는 기간을 1 프레임 기간으로서 도시하고 있다.
도 7c 내지 7e에 도시한 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서 이외에, 난수 생성 회로(186)로부터의 난수 신호에 의해 취할 수 있는 1 프레임 기간에서의 광원의 점등 순서 및 그 프레임 기간에서의 광원의 점등 순서에 수반하는 영상 신호의 입력 순서가 아래에 주어진다. 1 프레임 기간에서, 첫째 행 내지 k째 행의 화소에서는 적(R)을 점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등의 순서대로 행한다. 다른 프레임 기간에서, 첫째 행 내지 k째 행의 화소에서는 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 적(R)을 점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등의 순서대로 행한다. 또 다른 프레임 기간에서, 첫째 행 내지 k째 행의 화소에서는 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 적(R)을 점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등의 순서대로 행한다.
난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서는, 도 7c 내지 7e에 도시한 1 프레임 기간에서의 광원의 점등 순서 및 그 프레임 기간에서의 광원의 점등 순서에 수반하는 영상 신호의 입력 순서가 특정한 순서로 결정되지 않고, 랜덤하게 결정된다. 예를 들어, 어떤 기간에서는, 도 8a에 도시하는 것 같이, 일점쇄선(701)으로 도시하는 점등 순서를 갖는 프레임 기간, 이어서 일점쇄선(703)으로 도시하는 점등 순서를 갖는 프레임, 이어서 일점쇄선(702)으로 도시하는 점등 순서를 갖는 프레임 기간이 된다. 또한, 다른 기간에서는, 도 8b에 도시하는 것 같이, 일점쇄선(702)으로 도시하는 점등 순서를 갖는 프레임 기간, 이어서 일점쇄선(702)으로 도시하는 점등 순서를 갖는 프레임 기간, 이어서 일점쇄선(701)으로 도시하는 점등 순서를 갖는 프레임 기간이 된다. 또 다른 기간에서는, 도 8c에 도시하는 것 같이, 일점쇄선(702)으로 도시하는 점등 순서를 갖는 프레임 기간, 이어서 일점쇄선(701)으로 도시하는 점등 순서를 갖는 프레임 기간, 이어서 일점쇄선(702)으로 도시하는 점등 순서를 갖는 프레임 기간이 된다.
따라서, 본 실시 형태의 구조에서는, 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서가 랜덤하게 결정된다. 도 8a 내지 도 8c에 도시하는 것 같이, 1 프레임 기간 중에서의 영상 신호의 입력 순서 및 백라이트의 점등 순서가 랜덤하게 결정된다. 그러므로, 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서가 규칙적으로 제어되는 필드 시퀀셜 방식으로 표시되는 컬러 화상과 비교하여, 색 균열의 시인을 억제할 수 있다.
필드 시퀀셜 방식에 의해 화상 표시를 행하는 본 실시 형태의 구조에 의하면, 화소에의 영상 신호의 입력을 복수 행으로 동시에 행할 수 있다. 따라서, 각 화소에 대한 영상 신호의 입력 빈도를 향상시키는 것이 가능하다. 그러므로, 실효적인 프레임 주파수를 높일 수 있고, 필드 시퀀셜 방식으로 인한 색 균열을 억제할 수 있다.
또한, 본 실시 형태의 구조에 따르면, 1 프레임 기간에서의 각 샘플링 기간에서, RGB의 광원의 백라이트의 점등을 동시에 행할 수 있다. 그러므로, 시인자의 깜빡거림 등으로 인해 컬러 표시를 하기 위한 복수 색의 광원들 중 임의의 것의 데이터만이 결핍하는 것을 방지할 수 있다. 한편, 전 화면 공통으로 백라이트를 점등할 경우, 컬러 표시를 하기 위한 복수 색의 광원 중 임의의 것의 데이터만의 결핍이 시인자의 깜빡거림 등으로 인해 일어날 수 있다. 따라서, 본 실시 형태의 구성은, 복수 색의 광원들인 RGB의 어느 하나의 점등의 시인이 결손함으로써 발생하는 색 균열의 시인을 억제할 할 수 있다.
예를 들어, 상술한 표시 패널에서는, 화소부(10)의 특정한 3개의 행에 배치된 3m개의 화소에 대하여 동시에 영상 신호를 공급하는 구조에 대해서 도시했지만, 본 실시 형태의 표시 패널은, 이 구조로 한정되지 않는다. 즉, 본 실시 형태의 표시 패널에서는, 화소부(10)의 특정한 복수 행에 배치된 복수의 화소에 대하여 동시에 영상 신호를 공급하는 것이 가능하다. 또한, 자명하기는 하지만, 이 행수를 변화시킬 경우, 이 행수와 동수의 시프트 레지스터 등을 설치할 필요가 있다는 점에 유의한다.
상술한 표시 패널에서는, 규칙적 간격으로 배치된 특정한 3개의 행의 화소에 대하여 영상 신호를 동시에 공급하는 구성(영상 신호가 공급되는 행의 간격은 화소의 n행 분)에 대해서 도시했지만, 본 실시 형태의 표시 패널은, 이 구조로 한정되지 않는다. 즉, 본 실시 형태의 표시 패널은, 블규칙한 간격으로 배치된 특정한 3개의 행에 대하여 동시에 영상 신호를 공급하는 구조를 가질 수 있다. 구체적으로는, 첫째 행에 배치된 m개의 화소, (a+1)째 행(a는 자연수)에 배치된 m개의 화소, 및 (a+b+1)째 행(b는 a와 다른 자연수)에 배치된 m개의 화소에 영상 신호를 동시에 공급하는 구성으로 하는 것이 가능하다.
또한, 상술한 액정 표시 장치의 표시 패널에서는, 주사선 구동 회로가 시프트 레지스터를 포함하고 있지만, 이 시프트 레지스터를 동등한 기능을 갖는 회로로 치환하는 것이 가능하다. 예를 들어, 이 시프트 레지스터를 디코더로 치환하는 것이 가능하다.
본 실시 형태는 다른 실시 형태들에 기재한 구조들 중 임의의 것과 적절히 조합해서 실시하는 것이 가능하다.
(실시 형태 2)
본 실시 형태에서는, 상기 실시 형태 1의 도 6에서 서술한 선택 신호의 주사와, 백라이트의 광원의 점등 타이밍을 도시하는 도면과 다르게, 1 프레임 기간이 되는 기간의 전후로 백라이트의 광원을 소등하는 기간을 설정하는 구조에 대해서 설명한다. 상기 실시 형태 1과 중복되는 설명에 대해서는, 본 실시 형태에서의 설명을 생략하는 점에 유의한다.
도 9에, 1 프레임 기간이 되는 기간의 전후로 백라이트의 광원을 소등하는 기간을 설정했던 선택 신호의 주사와, 백라이트의 광원의 점등 타이밍의 타이밍 차트를 도시한다. 백라이트의 광원을 소등하는 기간의 길이는 특별히 한정되지 않지만, 표시 품질의 저하를 초래하지 않으면 된다.
도 9에 도시하는 타이밍 차트에서는, 도 6과 마찬가지로, 샘플링 기간(t1)에서, 첫째 행에 배치된 m개의 화소(15)로부터 n째 행에 배치된 m개의 화소(15)를 순차 선택하고, (n+1)째 행에 배치된 m개의 화소(15)로부터 2n째 행에 배치된 m개의 화소(15)를 순차 선택하고, (2n+1)째 행에 배치된 m개의 화소(15)로부터 3n째 행에 배치된 m개의 화소(15)를 순차 선택하는 것으로, 각 화소에 영상 신호를 입력하는 것을 도시하고 있다. 도 9에서는, 전술한 바와 같이 상기 실시 형태 1의 도 6에서 서술한 타이밍 차트의 동작 외에 1 프레임 기간이 되는 기간의 전후로, 선택 신호의 주사 및 백라이트의 광원의 점등이 행해지지 않는 기간을 각각 설정하고, 점등을 행하지 않는 기간을 포함시켜 1 프레임 기간으로 도시하고 있다.
도 9에서는 선택 신호의 주사 및 백라이트의 광원의 점등의 양쪽을 행하지 않는 구성에 대해서 예시하고 있지만, 선택 신호의 주사를 행하여 각 화소에 대해 광을 투과시키지 않는 데 사용되는 영상 신호를 입력하는 것도 가능하다는 점에 유의한다.
도 7a 및 7b를 이용해서 도 7c 내지 7e에서 설명한 바와 같이, 도 10a 내지 10c에서는, 어떤 기간에서의 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서 설명한다.
상기 실시 형태 1의 도 1에서 설명한 순서 결정 회로(185)는 도 10a 내지 10c에 도시하는 기간으로 난수 생성 회로(186)로부터의 신호(난수 신호라고도 함)에 따라 RGB 영상 신호의 입력 순서 및 이 영상 신호에 따른 프레임 기간에서의 백라이트의 점등 순서를 결정한다.
예를 들어, 어떤 기간에서의 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서, 도 7b와 마찬가지로, 영상 신호의 입력을 생략해서 나타낸다. 그러므로, 어떤 기간에서는, 도 10a에 도시하는 것 같이, 첫째 행 내지 k째 행의 화소에서는 비점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 비점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 비점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 비점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 비점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등, 이어서 비점등의 순서대로 행한다. 일점쇄선(1001)으로 도시하는 기간을 1 프레임 기간으로서 도시하고 있다.
또한, 도 10a와는 다른 기간에서의 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서, 도 7b와 마찬가지로 영상 신호의 입력을 생략해서 나타낸다. 그러므로, 어떤 기간에서는, 도 10b에 도시하는 것 같이, 첫째 행 내지 k째 행의 화소에서는 비점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등, 이어서 비점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 비점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 비점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 비점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 비점등의 순서대로 행한다. 일점쇄선(1002)으로 도시하는 기간을 1 프레임 기간으로서 도시하고 있다.
또한, 도 10a 및 10b는 다른 기간에서의 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서, 도 7b와 마찬가지로 영상 신호의 입력을 생략해서 나타낸다. 그러므로, 어떤 기간에서는, 도 10c에 도시하는 것 같이, 첫째 행 내지 k째 행의 화소에서는 비점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 비점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 비점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 적(R)을 점등, 이어서 비점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 비점등, 이어서 적(R)을 점등, 이어서 녹(G)을 점등, 이어서 청(B)을 점등, 이어서 비점등의 순서대로 행한다. 일점쇄선(1003)으로 도시하는 기간을 1 프레임 기간으로서 도시하고 있다.
도 10a 내지 10c에 도시한 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서 이외에, 난수 생성 회로(186)로부터의 난수 신호에 의해 결정될 수 있는 1 프레임 기간에서의 광원의 점등 순서 및 그 프레임 기간에서의 광원의 점등 순서에 수반하는 영상 신호의 입력 순서는 다음과 같다. 첫째 행 내지 k째 행의 화소에서는 비점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 비점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 비점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등, 이어서 비점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 비점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 비점등의 순이 된다. 다른 프레임 기간에서, 첫째 행 내지 k째 행의 화소에서는 비점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등, 이어서 비점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 비점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 비점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 비점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 비점등의 순서대로 행한다. 또 다른 프레임 기간에서, 첫째 행 내지 k째 행의 화소에서는 비점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 비점등의 순서대로 행하고, (n+1)째 행 내지 (n+k)째 행의 화소에서는 비점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등, 이어서 녹(G)을 점등, 이어서 비점등의 순서대로 행하고, (2n+1)째 행 내지 (2n+k)째 행의 화소에서는 비점등, 이어서 녹(G)을 점등, 이어서 적(R)을 점등, 이어서 청(B)을 점등, 이어서 비점등의 순서대로 행한다.
난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 대해서는, 도 10a 내지 10c에서 도시한 1 프레임 기간에서의 광원의 점등 순서 및 그 프레임 기간에서의 광원의 점등 순서에 수반하는 영상 신호의 입력 순서가 특정한 순서로 결정되지 않고, 랜덤하게 결정된다. 예를 들어, 어떤 기간에서는, 도 11a에 도시하는 것 같이, 일점쇄선(1001)으로 도시하는 점등 순서를 갖는 프레임, 이어서 일점쇄선(1003)으로 도시하는 점등 순서를 갖는 프레임, 이어서 일점쇄선(1002)으로 도시하는 점등 순서를 갖는 프레임이 된다. 또한, 다른 기간에서는, 도 11b에 도시하는 것 같이, 일점쇄선(1002)으로 도시하는 점등 순서를 갖는 프레임, 이어서 일점쇄선(1002)으로 도시하는 점등 순서를 갖는 프레임, 이어서 일점쇄선(1001)으로 도시하는 점등 순서를 갖는 프레임이 된다. 또 다른 기간에서는, 도 11c에 도시하는 것 같이, 일점쇄선(1002)으로 도시하는 점등 순서를 갖는 프레임, 이어서 일점쇄선(1001)으로 도시하는 점등 순서를 갖는 프레임, 이어서 일점쇄선(1002)으로 도시하는 점등 순서를 갖는 프레임이 된다.
따라서, 본 실시 형태의 구성에서는, 난수 생성 회로(186)로부터의 난수 신호에 따른 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서가 랜덤하게 결정된다. 도 11a 내지 11c에 도시하는 것 같이, 1 프레임 기간 중에서의 영상 신호의 입력 순서 및 백라이트의 점등 순서가 랜덤하게 결정된다. 그러므로, 규칙적인 영상 신호의 입력 순서 및 이 영상 신호에 따른 백라이트의 점등 순서에 의한 필드 시퀀셜 방식의 컬러 화상과 비교하여 색 균열의 시인을 억제할 수 있다. 특히, 1 프레임 기간의 전후로 백라이트의 광원을 비점등으로 하는 기간을 설정한 본 실시 형태의 구조에서는, 백라이트가 점등하는 기간을 짧게 하는 것으로, 색 균열을 더욱 억제할 수 있는 효과를 얻을 수 있다.
본 실시 형태는 다른 실시 형태에 기재한 임의의 구조와 적절히 조합해서 실시하는 것이 가능하다.
(실시 형태 3)
본 실시 형태에서는, 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 예를 나타낸다. 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 게이트 전극이 게이트 절연층을 개재하여 반도체층의 상측에 배치되는 톱 게이트 구조, 또는 게이트 전극이 게이트 절연층을 개재하여 반도체층의 하측에 배치되는 보텀 게이트 구조의 스태거형 트랜지스터 및 플래너형 트랜지스터 등을 이용할 수 있다. 또한, 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조, 2개 형성되는 더블 게이트 구조 혹은 세 개 형성되는 트리플 게이트 구조를 포함할 수 있다. 또한, 채널 영역의 위와 아래에 게이트 절연층을 개재하여 배치된 2개의 게이트 전극층을 포함하는 이중 게이트형을 가질 수 있다. 도 12a 내지 12d에 트랜지스터의 단면 구조의 일례를 각각 도시한다.
도 12a에 도시하는 트랜지스터(410)는 보텀 게이트 구조의 트랜지스터들 중 하나이며, 역스태거형 트랜지스터라고도 한다.
트랜지스터(410)는, 절연면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 반도체층(403), 소스 전극층(405a) 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(410)를 덮고, 반도체층(403)에 접하는 절연막(407)이 설치되어 있다. 절연막(407) 위에는 보호 절연층(409)이 형성되어 있다.
도 12b에 도시하는 트랜지스터(420)는 채널 보호형(채널 스톱형이라고도 함)이라고 하는 보텀 게이트 구조의 하나이며 역스태거형 트랜지스터라고도 한다.
트랜지스터(420)는 절연면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 반도체층(403), 반도체층(403)의 채널 형성 영역을 덮는 채널 보호층으로서 기능하는 절연막(427), 소스 전극층(405a) 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(420)를 덮도록, 보호 절연층(409)이 형성되어 있다.
도 12c에 도시하는 트랜지스터(430)는 보텀 게이트형의 트랜지스터이며, 절연면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b) 및 반도체층(403)을 포함한다. 또한, 트랜지스터(430)를 덮고, 반도체층(403)에 접하는 절연막(407)이 설치되어 있다. 절연막(407) 위에는 보호 절연층(409)이 형성되어 있다.
트랜지스터(430)에서는, 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 위에 접해서 설치되고, 게이트 절연층(402) 위에 소스 전극층(405a) 및 드레인 전극층(405b)이 접해서 설치되어 있다. 그리고, 게이트 절연층(402), 소스 전극층(405a), 및 드레인 전극층(405b) 위에 반도체층(403)이 설치되어 있다.
도 12d에 도시하는 트랜지스터(440)는 톱 게이트 구조의 트랜지스터들 중 하나이다. 트랜지스터(440)는, 절연면을 갖는 기판(400) 위에, 절연층(437), 반도체층(403), 소스 전극층(405a), 드레인 전극층(405b), 게이트 절연층(402) 및 게이트 전극층(401)을 포함한다. 소스 전극층(405a) 및 드레인 전극층(405b)에 각각 배선층(436a) 및 배선층(436b)이 접해서 설치되어 접속하고 있다.
반도체층(403)에 이용하는 반도체 재료로서는, 아몰퍼스 실리콘, 미결정 실리콘, 폴리실리콘, 산화물 반도체, 유기 반도체 등을 이용할 수 있다.
절연면을 갖는 기판(400)에 사용할 수 있는 기판에 큰 제한은 없지만, 바륨 보로실리케이트 글래스나 알루미노보로실리케이트 글래스 등의 글래스 기판을 이용한다.
보텀 게이트 구조의 트랜지스터(410, 420, 및 430)에서, 하지막으로 되는 절연막을 기판과 게이트 전극층 사이에 설치할 수 있다. 하지막은 기판으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 및 산화 질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 단층 구조 또는 적층 구조로 형성할 수 있다.
게이트 전극층(401)은, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 및 스칸듐 등의 금속 재료 또는 이것들 중 임의의 것을 주성분으로 하는 합금 재료를 이용하여, 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
게이트 절연층(402)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여, 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 및 산화 하프늄층 중 임의의 것을 이용하여 단층 구조 또는 적층 구조로 형성할 수 있다. 예를 들어, 제1 게이트 절연층으로서 플라즈마 CVD법에 의해 막 두께 50nm 이상 200nm 이하의 질화 실리콘층(SiNy(y>0))을 형성하고, 제1 게이트 절연층 위에 제2 게이트 절연층으로서 막 두께 5nm 이상 300nm 이하의 산화 실리콘층(SiOx(x>0))을 적층하여 총 합계 막 두께 200nm의 게이트 절연층이 형성된다.
소스 전극층(405a) 및 드레인 전극층(405b)에 이용하는 도전막으로서는, 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, 및 W로부터 선택된 원소를 포함하는 금속막, 또는 상술한 원소들 중 임의의 것을 성분으로 하는 금속 질화물막(질화 티탄막, 질화 몰리브덴막, 질화 텅스텐막 등) 등을 이용할 수 있다. 또한, Al, Cu 등의 금속막의 위 및/또는 아래에 Ti, Mo, W 등의 고융점 금속막 또는 이러한 원소들 중 임의의 것의 금속 질화물막(질화 티탄막, 질화 몰리브덴막, 또는 질화 텅스텐막)을 적층시킨 구성이 채용될 수 있다.
소스 전극층(405a) 및 드레인 전극층(405b)에 각각 접속하는 배선층(436a) 및 배선층(436b) 등의 도전막도, 소스 전극층(405a) 및 드레인 전극층(405b)과 마찬가지인 재료를 이용할 수 있다.
또한, 소스 전극층(405a) 및 드레인 전극층(405b)(소스 및 드레인 전극층과 같은 층에서 형성되는 배선층을 포함함)이 되는 도전막은, 도전성의 금속 산화물을 이용하여 형성될 수 있다. 도전성의 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐-산화 주석 합금(In2O3-SnO2, ITO로 약기한다), 산화 인듐-산화 아연 합금(In2O3-ZnO) 또는 이것들의 임의의 금속 산화물 재료에 산화 실리콘을 포함시킨 것을 이용할 수 있다.
반도체층 위에 설치되는 절연막(407 및 427) 및 반도체층 아래에 설치되는 절연층(437)으로는, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등의 무기 절연막을 이용할 수 있다.
또한, 반도체층 위에 설치되는 보호 절연층(409)으로는, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 또는 질화 산화 알루미늄막 등의 무기 절연막을 이용할 수 있다.
또한, 트랜지스터로 인한 표면 요철을 저감하기 위해 보호 절연층(409) 위에 평탄화 절연막을 형성할 수 있다. 평탄화 절연막으로서는, 폴리이미드 수지, 아크릴 수지, 또는 벤조시클로부텐 수지 등의 유기 재료를 이용할 수 있다. 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 이용할 수 있다. 이들 중 임의의 재료로 형성되는 절연막을 복수 적층시키는 것으로, 평탄화 절연막을 형성할 수 있다는 점에 유의한다.
본 실시 형태는 다른 실시 형태에 기재한 임의의 구조와 적절히 조합해서 실시하는 것이 가능하다.
(실시 형태 4)
상기 실시 형태 3에서 설명한 트랜지스터의 예에서, 반도체층(403)에 이용하는 반도체 재료로서 산화물 반도체를 이용할 경우에는, 트랜지스터에의 광의 차광이 중요하다. 그래서, 본 실시 형태에서는, 액정 표시 장치가 갖는 화소의 평면도 및 단면도의 일례에 대해서 도시하고, 트랜지스터에의 광의 차광을 할 수 있는 구조의 일례에 대해서 설명한다. 산화물 반도체는, 화학식, InMO3(ZnO)m(m>0)로 표기되는 재료로 한다. 여기서, M은, Ga, Al, Sn, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어, M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
도 15a는 화소의 평면도의 일례를 도시하고 있다. 도 15b는 도 15a의 일점쇄선 A-B에서의 단면도이다.
도 15a에서, 드레인 전극층(1901b)과 같은 배선층으로 되고 소스 전극층(1901a)을 포함하는 신호선은 길이 방향(열 방향)으로 연장하도록 배치되어 있다. 주사선이 되는 배선층(게이트 전극층(1903)을 포함함)은 소스 전극층(1901a)에 개략 직교하는 방향(수평 방향(행 방향))으로 연장하도록 배치되어 있다. 용량 배선층(1904)은, 게이트 전극층(1903)에 개략 평행한 방향이며 또한, 소스 전극층(1901a)에 개략 직교하는 방향(수평 방향(행 방향))으로 연장하도록 배치되어 있다.
도 15a 및 15b에 도시하는 화소에는, 게이트 전극층(1903)을 포함하는 트랜지스터(1905)가 설치되어 있다. 또한, 용량 배선층(1904), 게이트 절연층(1912), 및 드레인 전극층(1901b)이 적층하여, 용량 소자(1915)를 형성하고 있다. 트랜지스터(1905) 위에는, 절연막(1907) 및 층간막(1909)이 설치되어 있다. 트랜지스터(1905) 위의 절연막(1907) 및 층간막(1909)에는 개구(콘택트 홀)가 형성되어 있다.
도 15a 및 15b에 도시하는 화소는 제1 기판(1918) 측의 트랜지스터(1905)에 접속되는 전극층으로서 투명 전극층(1910)을 포함하고, 제2 기판(1919) 측에 투명 전극층(1920)을 포함한다. 투명 전극층(1910)은 개구(콘택트 홀)에서 트랜지스터(1905)와 접속된다. 투명 전극층(1910) 및 투명 전극층(1920)은 액정층(1917)을 사이에 개재하여 서로 중첩한다. 투명 전극층(1910) 및 투명 전극층(1920)이 서로 중첩하지 않는 영역에서는, 제2 기판(1919) 측에 차광층(1911)(블랙 매트릭스)이 설치되어 있다.
도 15a 및 15b에 도시하는 트랜지스터(1905)는 게이트 절연층(1912)을 개재하여 게이트 전극층(1903) 위에 배치된 반도체층(1913)을 포함하고, 반도체층(1913)에 접하는 소스 전극층(1901a) 및 드레인 전극층(1901b)을 포함한다.
산화물 반도체를 포함하는 반도체층(1913)(반도체층을 산화물 반도체라고도 함)에 접하는 절연층(본 실시 형태에서는, 게이트 절연층(1912) 및 절연막(1907))은, 제13족 원소 및 산소를 포함하는 절연 재료를 이용하는 것이 바람직하다. 산화물 반도체 재료에는 제13족 원소를 포함하는 것이 많고, 제13족 원소를 포함하는 절연 재료가 산화물 반도체와 성질이 잘 맞다. 따라서, 제13족 원소를 포함하는 절연 재료를 산화물 반도체에 접하는 절연층에 이용함으로써, 산화물 반도체와의 계면의 상태를 양호하게 유지할 수 있다.
제13족 원소를 포함하는 절연 재료는 절연 재료에 하나 또는 복수의 제13족 원소를 포함하는 것을 의미한다. 제13족 원소를 포함하는 절연 재료로서는, 예를 들어, 산화 갈륨, 산화 알루미늄, 산화 알루미늄 갈륨, 산화 갈륨 알루미늄 등이 있다. 여기서, 산화 알루미늄 갈륨은 원자%로 갈륨의 함유량보다 알루미늄의 함유량이 많도록 갈륨과 알루미늄을 함유하고, 산화 갈륨 알루미늄은 원자%로 갈륨의 함유량이 알루미늄보다 많도록 갈륨과 알루미늄을 함유한다.
예를 들어, 갈륨을 함유하는 산화물 반도체층에 접해서 절연층을 형성할 경우에, 절연층에 산화 갈륨을 포함하는 재료를 이용함으로써, 산화물 반도체층과 절연층의 계면 특성을 양호하게 유지할 수 있다. 예를 들어, 산화물 반도체층과 산화 갈륨을 포함하는 절연층을 서로 접해서 설치함으로써, 산화물 반도체층과 절연층의 계면에서의 수소의 파일업(pileup)을 저감할 수 있다. 절연층에 산화물 반도체의 성분 원소와 같은 족의 원소를 이용할 경우에, 마찬가지의 효과를 얻는 것이 가능하다는 점에 유의한다. 예를 들어, 산화 알루미늄을 포함하는 재료를 이용해서 절연층을 형성하는 것도 유효하다. 산화 알루미늄은, 물을 투과시키기 어렵다고 하는 특성을 갖고 있다는 점에 유의한다. 따라서, 산화 알루미늄을 포함하는 재료를 이용하는 것은, 산화물 반도체층에의 물의 침입 방지라고 하는 점에서 바람직하다.
산화물 반도체를 포함하는 반도체층(1913)에 접하는 절연층은, 산소 분위기 하에서의 열처리나, 산소 도핑에 의해, 절연 재료를 화학양론적 조성비보다 산소가 많은 상태로 하는 것이 바람직하다. "산소 도핑"은 산소를 벌크에 첨가하는 것을 말한다. "벌크"라는 용어는, 산소를 박막 표면뿐만 아니라 박막 내부에도 첨가하는 것을 명확히 하도록 사용된다는 점에 유의한다. 또한, "산소 도핑"에는, 플라즈마화한 산소를 벌크에 첨가하는 산소 플라즈마 도핑이 포함된다. 산소 도핑은 이온 주입법 또는 이온 도핑법을 이용하여 행할 수 있다.
예를 들어, 산화물 반도체를 포함하는 반도체층(1913)에 접하는 절연층으로서 산화 갈륨을 이용한 경우, 산소 분위기 하에서의 열처리나, 산소 도핑을 행함으로써, 산화 갈륨의 조성을 Ga2Ox(x=3+α, 0 <α <1)으로 할 수 있다.
산화물 반도체를 포함하는 반도체층(1913)에 접하는 절연층으로서 산화 알루미늄을 이용한 경우, 산소 분위기 하에서의 열처리나, 산소 도핑을 행함으로써, 산화 알루미늄의 조성을 Al2Ox(x=3+α, 0 <α <1)으로 할 수 있다.
산화물 반도체를 포함하는 반도체층(1913)에 접하는 절연층으로서 산화 갈륨 알루미늄(산화 알루미늄 갈륨)을 이용한 경우, 산소 분위기 하에서의 열처리나, 산소 도핑을 행함으로써, 산화 갈륨 알루미늄(산화 알루미늄 갈륨)의 조성을 GaxAl2 -xO3+α(0 <x <2, 0 <α <1)으로 할 수 있다.
산소 도핑 처리를 행함으로써, 화학양론적 조성비보다 산소가 많은 영역을 갖는 절연층을 형성할 수 있다. 이러한 영역을 구비하는 절연층과 산화물 반도체층이 접함으로써, 절연층 중에 과도하게 존재하는 산소가 산화물 반도체층에 공급되어, 산화물 반도체층 중, 또는 산화물 반도체층과 절연층의 계면에서의 산소 부족 결함을 저감한다. 따라서, 산화물 반도체층을 i형화 또는 실질적으로 i형의 산화물 반도체라고 할 수 있다.
화학양론적 조성비보다 산소가 많은 영역을 갖는 절연층은 산화물 반도체를 포함하는 반도체층(1913)에 접하는 절연층은, 산화물 반도체를 포함하는 반도체층(1913) 위에 위치하는 절연층 또는 산화물 반도체를 포함하는 반도체층(1913) 아래에 위치하는 절연층 중 어느 쪽에도 적용할 수 있지만, 이러한 절연층을 양쪽의 절연층에 적용하는 것이 바람직하다. 화학양론적 조성비보다 산소가 많은 영역을 갖는 절연층을, 산화물 반도체를 포함하는 반도체층(1913)에 접하는 절연층의 위와 아래에서 접하는 절연층으로서 각각 이용하고, 산화물 반도체를 포함하는 반도체층(1913)을 그 절연층들 사이에 개재하는 구조로 함으로써, 상기 효과를 높일 수 있다.
산화물 반도체를 포함하는 반도체층(1913)의 위 또는 아래의 절연층은, 동일한 구성 원소 또는 다른 구성 원소를 포함할 수 있다. 예를 들어, 산화물 반도체를 포함하는 반도체(1913)층의 위와 아래의 절연층은, 조성이 Ga2Ox(x=3+α, 0 <α <1)의 산화 갈륨을 이용하여 형성될 수 있다. 또한, 산화물 반도체를 포함하는 반도체(1913)층의 위와 아래의 절연층들 중 한쪽을 조성이 Ga2Ox(x=3+α, 0 <α <1)인 산화 갈륨으로 하고 다른 쪽을 조성이 Al2Ox(x=3+α, 0 <α <1)인 산화 알루미늄으로 할 수 있다.
산화물 반도체를 포함하는 반도체층(1913)에 접하는 절연층은, 화학양론적 조성비보다 산소가 많은 영역을 갖는 절연층을 적층함으로써 형성될 수 있다. 예를 들어, 산화물 반도체를 포함하는 반도체층(1913)의 상층에 조성이 Ga2Ox(x=3+α, 0 <α <1)의 산화 갈륨을 형성하고, 그 위에 조성이 GaxAl2 - xO3 +α(0 <x <2, 0 <α <1)의 산화 갈륨 알루미늄(산화 알루미늄 갈륨)을 형성할 수 있다. 산화물 반도체를 포함하는 반도체층(1913)의 하층을, 화학양론적 조성비보다 산소가 많은 영역을 갖는 절연층을 적층함으로써 형성될 수 있다는 점에 유의한다. 산화물 반도체를 포함하는 반도체층(1913)의 상층 및 하층의 양쪽을, 화학양론적 조성비보다 산소가 많은 영역을 갖는 절연층을 적층함으로써 형성될 수 있다.
또한, 도 15a에 도시하는 평면도에서는, 게이트 전극층(1903)이 반도체층(1913)의 하측과 중첩하는 형태로 배치되어 있고, 차광층(1911)이 반도체층(1913)의 상측과 중첩하는 형태로 배치된다. 따라서, 트랜지스터(1905)는 상측 및 하측에서 광의 차광을 할 수 있는 구조로 할 수 있다. 이 차광에 의해, 트랜지스터 특성의 열화를 저감할 수 있다.
다음에, 도 16a에는, 도 15a와는 다른 화소의 평면도의 일례를 도시하고 있다. 도 16b는 도 16a의 일점쇄선 C-D에서의 단면도이다. 도 16a 및 16b에 붙인 각 구성의 부호에 대해서는, 도 15a 및 15b와 마찬가지이므로, 설명을 생략하는 점에 유의한다.
도 16a 및 16b에 도시하는 평면도 및 단면도의 구성에서는, 도 15a 및 15b에 도시하는 평면도 및 단면도의 구성과 상이하고, 소스 전극층(1901a) 및 드레인 전극층(1901b)은, 반도체층(1913)의 채널 형성 영역 이외의 영역을 덮도록 배치한다. 따라서, 트랜지스터(1905)는 반도체층(1913)의 단부에서도 광의 차광을 할 수 있는 구조로 할 수 있다. 이러한 차광에 의해, 트랜지스터 특성의 열화를 저감할 수 있다.
다음에, 도 17a에는, 도 15a 및 도 16a와는 다른 화소의 평면도의 일례를 도시하고 있다. 도 17b는 도 17a의 일점쇄선 E-F에서의 단면도이다. 도 17a 및 17b에 붙인 각 구성의 부호에 대해서는, 도 15a 및 15b와 마찬가지이므로, 설명을 생략하는 점에 유의한다.
도 17a 및 17b에 도시하는 평면도 및 단면도의 구성에서는, 도 15a 및 15b에 도시하는 평면도 및 단면도의 구성과 마찬가지로, 게이트 전극층(1903)이 반도체층(1913)의 하측과 중첩하는 형태로 배치되어 있고, 차광층(1911)이 반도체층(1913)의 상측과 중첩하는 형태로 배치된다. 덧붙여, 도 17a 및 17b에 도시하는 평면도 및 단면도의 구성에서는, 도 16a 및 16b에 도시하는 평면도 및 단면도의 구성과 마찬가지로, 소스 전극층(1901a) 및 드레인 전극층(1901b)은, 반도체층(1913)의 채널 형성 영역 이외의 영역을 덮도록 배치한다. 따라서, 트랜지스터(1905)는 상측 및 하측에서 광의 차광을 할 수 있는 구조이며, 또한 반도체층(1913)의 단부에서도 광의 차광을 할 수 있는 구조로 할 수 있다. 이러한 차광에 의해, 트랜지스터 특성의 열화를 저감할 수 있다.
본 실시 형태는 다른 실시 형태에 기재한 임의의 구조와 적절히 조합해서 실시하는 것이 가능하다.
(실시 형태 5)
본 실시 형태에서는, 본 발명의 한 실시 형태에 관한 액정 표시 장치에서 이용되는 기판의 일례에 대해서 설명한다.
우선, 제작 기판(6200) 위에, 박리층(6201)을 개재하여, 피박리층(layer to be separated; 6116)을 형성한다(도 20의 (a) 참조).
제작 기판(6200)으로서는, 석영 기판, 사파이어 기판, 세라믹 기판이나, 글래스 기판, 금속 기판 등을 이용할 수 있다. 또한, 이들 기판은 가요성을 명확하게 나타내지 않는 정도로 두께가 얇지 않은 것을 사용함으로써, 정밀도 좋게 트랜지스터 등의 소자를 형성할 수 있다는 점에 유의한다. "가요성을 명확하게 나타내지 않는 것"은 보통 액정 디스플레이를 제작할 때에 사용되는 글래스 기판의 탄성률 정도 이상의 탄성률인 것을 말한다.
박리층(6201)은, 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등에 의해, 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 니오븀(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 및 실리콘(Si)으로부터 선택된 원소, 또는 이들 원소를 주성분으로 하는 합금 재료, 또는 이들 원소를 주성분으로 하는 화합물 재료로 이루어지는 층을 단층 구조 또는 적층 구조로 형성한다.
박리층(6201)이 단층 구조인 경우, 바람직하게는, 텅스텐층, 몰리브덴층, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성한다. 또는, 텅스텐의 산화물 혹은 산화 질화물을 포함하는 층, 몰리브덴의 산화물 혹은 산화 질화물을 포함하는 층, 또는 텅스텐과 몰리브덴의 혼합물의 산화물 혹은 산화 질화물을 포함하는 층을 형성한다. 텅스텐과 몰리브덴의 혼합물은, 예를 들어, 텅스텐과 몰리브덴의 합금에 상당한다는 점에 유의한다.
박리층(6201)이 적층 구조인 경우, 바람직하게는, 제1층으로서 금속층을 형성하고, 제2층으로서 금속 산화물층을 형성한다. 대표적으로는 제1 층으로서 텅스텐층, 몰리브덴층, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성하고, 제2층으로서, 텅스텐, 몰리브덴 또는 텅스텐과 몰리브덴의 혼합물의 산화물, 질화물, 산화 질화물 또는 질화 산화물을 형성할 수 있다. 제2층인 금속 산화물층이 형성되는 경우, 제1층인 금속층 위에, 산화물층(예를 들어 산화 실리콘 등의 절연층으로서 이용할 수 있는 것)을 형성함으로써 금속층 표면에 이 금속의 산화물이 형성될 수 있다.
피박리층(6116)으로서는, 트랜지스터나 층간 절연막, 배선, 화소 전극 및 경우에 따라 공통 전극이나 컬러 필터, 블랙 매트릭스, 배향막 등, 소자 기판으로서 필요한 요소가 포함된다. 이러한 요소들은, 박리층(6201) 위에, 통상대로 제작할 수 있다. 이와 같이, 트랜지스터나 전극은 공지의 재료 및 공지의 방법을 이용해서 정밀도 좋게 제작할 수 있다.
이어서, 박리용 접착제(6203)를 이용해서 피박리층(6116)을 가(temporary) 지지 기판(6202)에 접착한 후, 피박리층(6116)을 제작 기판(6200) 위의 박리층(6201)으로부터 박리해서 전치(tranfser)한다(도 20의 (b) 참조). 이 공정을 통해, 피박리층(6116)은 가 지지 기판측에 설치된다. 본 명세서에서, 제작용 기판으로부터 가 지지 기판에 피박리층을 전치하는 공정을 전치 공정이라고 한다는 점에 유의한다.
가 지지 기판(6202)으로는, 글래스 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판 등을 이용할 수 있다. 또한, 이후의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 이용할 수 있다.
여기서 이용하는 박리용 접착제(6203)로는, 물이나 용매에 가용한 것이나, 자외선 등의 조사에 의해 가소화시키는 것이 가능한, 필요 시에 가 지지 기판(6202)과 피박리층(6116)을 화학적으로 또는 물리적으로 분리하는 것이 가능한 접착제를 이용한다.
가 지지 기판(6202)에의 피박리층(6116)의 전치 공정은, 다양한 방법을 적절히 이용할 수 있다. 예를 들어, 박리층(6201)으로서, 피박리층(6116)과 접하는 측에 금속 산화막을 포함하는 막을 형성한 경우에는, 이 금속 산화막을 결정화시킴으로써 취약화하여, 피박리층(6116)을 제작 기판으로부터 박리할 수 있다. 제작 기판(6200)과 피박리층(6116) 사이에, 박리층(6201)으로서 수소를 포함하는 비정질 실리콘막을 형성한 경우에는, 레이저광의 조사 또는 에칭에 의해 이 수소를 포함하는 비정질 실리콘막을 제거하고, 피박리층(6116)을 제작 기판(6200)으로부터 박리할 수 있다. 박리층(6201)으로서 질소, 산소나 수소 등을 포함하는 막(예를 들어, 수소를 포함하는 비정질 실리콘막, 수소 함유 합금막, 산소 함유 합금막 등)을 이용한 경우에는, 박리층(6201)에 레이저광을 조사해서 박리층(6201) 내에 함유하는 질소, 산소나 수소를 가스로서 방출시키고, 피박리층(6116)과 제작 기판(6200) 간의 분리를 촉진할 수 있다. 다른 방법으로서, 박리층(6201)과 피박리층(6116) 간의 계면에 액체를 침투시켜 제작 기판(6200)으로부터 피박리층(6116)을 박리할 수 있다. 박리층(6201)을 텅스텐을 사용하여 형성하고, 암모니아수와 과산화수소 용액의 혼합 용액에 의해 박리층(6201)을 에칭하면서 박리를 행할 수 있다.
또한, 상기 박리 방법을 복수 조합하는 것에 의해 용이하게 박리 공정을 행할 수 있다. 즉, 레이저광의 조사, 가스나 용액 등에 의한 박리층에의 에칭, 예리한 나이프나 메스 등에 의한 기계적인 제거를 부분적으로 행하고, 박리층과 피박리층을 박리하기 쉬운 상태로 하여, 물리적인 힘(기계 등에 의함)에 의해 박리를 행할 수 있다. 박리층(6201)을 금속과 금속 산화물의 적층 구조에 의해 형성하는 경우, 예를 들어, 레이저광의 조사에 의해 형성되는 홈이나 예리한 나이프나 메스 등에 의한 흠집 등을 계기로 하여, 박리층으로부터 물리적으로 쉽게 분리할 수 있다.
또한, 물 등의 액체를 부으면서 박리를 행할 수 있다.
피박리층(6116)을 제작 기판(6200)으로부터 분리하는 방법으로서는, 이외에, 피박리층(6116)이 형성된 제작 기판(6200)을, 기계적으로 연마 등을 행해서 제거하는 방법이나, 용액이나 NF3, BrF3, 또는 ClF3 등의 불화 할로겐 가스에 의한 에칭으로 제거하는 방법 등도 이용할 수 있다. 이 경우에, 박리층(6201)을 반드시 설치할 필요는 없다.
다음에, 피박리층(6116)이 제작 기판(6200)으로부터 박리됨으로 인해 노출되는 박리층(6201), 혹은 피박리층(6116) 표면에, 박리용 접착제(6203)과는 다른 접착제를 포함한 제1 접착제층(6111)을 이용해서 전치 기판(6110)을 접착한다(도 20의 (c1) 참조).
제1 접착제층(6111)의 재료로서는, 자외선(UV) 경화형 접착제 등 광 경화형의 접착제, 반응 경화형 접착제, 열 경화형 접착제, 및 혐기형 접착제 등 각종 경화형 접착제를 이용할 수 있다.
전치 기판(6110)으로서는, 인성(toughness)이 큰 각종 기판을 이용하고, 예를 들어, 유기 수지의 필름이나 금속 기판 등을 바람직하게 사용할 수 있다. 인성이 큰 기판은 내 충격성이 우수하고, 파손되기 어려운 기판이다. 유기 수지의 필름은 경량이며, 또한, 금속 기판도 얇은 것은 경량인 것부터, 통상의 글래스 기판을 사용할 경우와 비교하여, 대폭적인 경량화가 가능하게 된다. 이러한 기판을 이용함으로써, 가볍고, 파손되기 어려운 표시 장치를 제작할 수 있다.
투과형 혹은 반투과형의 표시 장치의 경우에는, 전치 기판(6110)으로서는, 인성이 크고 또한 가시광에 관한 투광성을 갖는 기판을 이용할 수 있다. 이러한 기판을 구성하는 재료로서는, 예를 들어, 폴리에틸렌 테레프탈레이트(PET) 및
폴리에틸렌 나프탈레이트(PEN) 등의 폴리에스테르 수지, 폴리메틸 메타크릴레이트 수지 등의 아크릴 수지, 폴리아크릴로니트릴 수지, 폴리이미드 수지, 폴리카보네이트 수지(PC), 폴리에테르설폰 수지(PES), 폴리아미드 수지, 시클로올레핀 수지, 폴리스티렌 수지, 폴리아미드 이미드 수지, 및 폴리염화비닐 수지 등을 들 수 있다. 이러한 유기 수지로 이루어지는 기판은, 인성이 크고, 내 충격성도 우수하고, 파손되기 어려운 기판이다. 또한, 이러한 유기 수지의 필름은 경량이고, 통상의 글래스 기판과 비교하여, 매우 경량화된 표시 장치를 제작하는 것이 가능하게 된다. 이 경우, 전치 기판(6110)은 적어도 각 화소의 광이 투과하는 영역과 중첩하는 부분에 개구가 설치된 금속판(6206)을 더 구비하는 것이 바람직하다. 이 구조로 함으로써, 치수 변화를 억제하면서 인성이 크고, 내 충격성이 높고 파손되기 어려운 전치 기판(6110)을 구성할 수 있다. 또한, 금속판(6206)의 두께를 얇게 하는 것으로, 종래의 글래스 기판보다 가벼운 전치 기판(6110)을 구성할 수 있다. 이러한 기판을 이용함으로써, 가볍고, 파손되기 어려운 표시 장치를 제작할 수 있다(도 20의 (d1) 참조).
도 21의 (a)는 액정 표시 장치에서의 상면도의 일례이다. 도 21의 (a)와 같이, 제1 배선층(6210)과 제2 배선층(6211)이 서로 교차하고, 제1 배선층(6210)과 제2 배선층(6211)에 의해 둘러싸여진 영역이 광이 투과하는 영역(6212)인 표시 장치인 경우, 도 21의 (b)와 같이, 제1 배선층(6210) 및/또는 제2 배선층(6211)이 중첩하는 부분이 남도록, 그리드 형상으로 개구가 설치된 금속판(6206)을 이용할 수 있다. 이러한 금속판(6206)을 접합해서 이용함으로써, 유기 수지로 이루어지는 기판을 이용하는 것으로 인한 정합 정밀도의 악화나 기판의 신장에 의한 치수 변화를 억제할 수 있다. 편광판(도시 생략)이 필요할 경우에는, 편광판을, 전치 기판(6110)과 금속판(6206) 사이에 설치할 수 있고, 또는 금속판(6206)의 외측에 설치할 수 있다는 점에 유의한다. 편광판은 미리 금속판(6206)에 접착될 수 있다. 경량화의 관점에서, 금속판(6206)으로서 상기 치수 안정화의 효과를 발휘하는 범위 내에서 얇은 기판을 채용하는 것이 바람직하다는 점에 유의한다.
그 후, 피박리층(6116)으로부터 가 지지 기판(6202)을 분리한다. 박리용 접착제(6203)는 필요 시에 가 지지 기판(6202)과 피박리층(6116)을 분리하는 것이 가능한 재료로 형성되어 있으므로, 이 재료에 맞은 방법에 의해 가 지지 기판(6202)을 분리할 수 있다. 백라이트는 도면 화살표와 같이 조사된다는 점에 유의한다(도 20의 (e1) 참조).
이상에 의해, 트랜지스터 및 화소 전극 등의 요소가 형성된 피박리층(6116)(필요에 따라, 공통 전극, 컬러 필터, 블랙 매트릭스, 배향막 등이 설치될 수 있음)을 전치 기판(6110) 위에 제작할 수 있고, 경량 또한 내 충격성이 높은 소자 기판을 제작할 수 있다.
<변형예>
상술한 구성을 갖는 표시 장치는 본 발명의 한 실시 형태이며, 상기 표시 장치와 다른 구성을 구비하는 이하의 표시 장치도, 본 발명에 포함된다. 상술한 전치 공정(도 20의 (b)) 후에, 전치 기판(6110)을 부착하기 전에, 노출된 박리층(6201), 혹은 피박리층(6116)의 표면에, 금속판(6206)을 부착할 수 있다(도 20의 (c2) 참조). 이 경우, 금속판(6206)으로부터의 오염 물질이 피박리층(6116)에서의 트랜지스터의 특성에 악영향을 미치는 것을 방지하기 위해서는, 배리어층(6207)을 금속판(6206)과 피박리층(6116) 사이에 설치하는 것이 바람직하다. 배리어층(6207)을 설치하는 경우에는, 노출된 박리층(6201), 혹은 피박리층(6116)의 표면에 배리어층(6207)을 설치하고 나서, 금속판(6206)을 부착할 수 있다. 배리어층(6207)으로서, 배리어막은 무기 재료나 유기 재료 등을 이용하여 형성될 수 있고, 대표적으로는 질화 실리콘 등을 들 수 있다. 배리어막의 재료는 트랜지스터의 오염을 방지할 수 있으면, 이것들로 한정되지 않는다. 배리어막은 투광성을 갖는 재료로 형성하거나, 혹은 투광성을 갖는 정도로 얇은 막으로 형성하여, 적어도 가시광에 관한 투광성을 갖도록 제작한다. 금속판(6206)은 박리용 접착제(6203)와는 다른 접착제를 포함한 제2 접착제층(도시 생략)을 형성하여 접착될 수 있다는 점에 유의한다.
이 후, 제1 접착제층(6111)을 금속판(6206)의 표면에 형성하고, 전치 기판(6110)을 제1 접착제층(6111)에 부착하여(도 20의 (d2)), 피박리층(6116)으로부터 가 지지 기판(6202)을 분리하는(도 20의 (e2)) 것에 의해, 마찬가지로 경량 또한 내 충격성이 높은 소자 기판을 제작할 수 있다. 백라이트는 도면 화살표와 같이 조사된다는 점에 유의한다.
이렇게 제작한 경량 또한 내 충격성이 높은 소자 기판과 대향 기판을 액정층을 사이에 두고 시일재를 이용하여 고착함으로써, 경량 또한 내 충격성이 높은 액정 표시 장치를 제작할 수 있다. 대향 기판으로서는, 인성이 크고, 가시광에 관한 투광성을 갖는 기판(전치 기판(6110)에 이용하는 것이 가능한 플라스틱 기판과 마찬가지인 것)을 이용할 수 있다. 또한, 필요에 따라서 편광판, 컬러 필터, 블랙 매트릭스나 공통 전극 및 배향막이 설치될 수 있다. 액정층을 형성하는 방법으로서는, 종래와 같이 디스펜서법이나 주입법 등을 적용할 수 있다.
이상과 같이 제작된 경량 또한 내 충격성이 높은 액정 표시 장치는, 트랜지스터 등의 미세한 소자의 제작을, 치수 안정성이 비교적 양호한 글래스 기판 위에서 행할 수 있고, 또한, 종래의 제작 방법의 적용이 가능하기 때문에, 미세한 소자이여도 정밀도 좋게 형성할 수 있다. 이로 인해, 내 충격성을 가지면서도, 고정밀이고 고품질인 화상을 제공할 수 있고, 또한 경량의 액정 표시 장치를 제공하는 것이 가능하게 된다.
또한, 상기한 바와 같이 제작한 액정 표시 장치는 가요성을 갖게 할 수 있다.
본 실시 형태는 다른 실시 형태에 기재한 임의의 구조와 적절히 조합해서 실시하는 것이 가능하다.
(실시 형태 6)
본 명세서에 개시하는 액정 표시 장치는, 여러가지 전자 기기(게임기도 포함함)에 적용할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 세트(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 액자, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 빠찡꼬기 등의 대형 게임기 등을 들 수 있다. 상기 실시 형태에서 설명한 액정 표시 장치를 구비하는 전자 기기의 예에 대해서 설명한다.
도 13a는 전자 서적 판독기의 일례를 도시하고 있다. 도 13a에 도시하는 전자 서적 판독기는 하우징(1700) 및 하우징(1701)의 2개의 하우징을 포함한다. 하우징(1700) 및 하우징(1701)은 힌지(1704)와 함께 결합되어 전자 서적 판독기의 개폐 동작을 행할 수 있다. 이러한 구조에 의해, 전자 서적 판독기가 종이 서적과 같은 동작을 행하는 것이 가능하게 된다.
하우징(1700) 및 하우징(1701)에는 각각 표시부(1702) 및 표시부(1703)가 내장되어 있다. 표시부(1702) 및 표시부(1703)는 하나의 화상을 표시할 수 있거나, 서로 다른 화상들을 표시할 수 있다. 표시부(1702) 및 표시부(1703)니 서로 다른 화상들을 표시할 때, 예를 들어 우측의 표시부(도 13a에서는 표시부(1702))에 문장을 표시하고, 좌측의 표시부(도 13a에서는 표시부(1703))에 그래픽을 표시할 수 있다.
도 13a에서는 하우징(1700)에 조작부 등을 구비한 예를 나타내고 있다. 예를 들어, 하우징(1700)은 전원 입력 단자(1705), 조작 키(1706), 스피커(1707) 등을 구비하고 있다. 조작 키(1706)에 의해, 페이지를 넘길 수 있다. 하우징의 표시부와 동일 면에 키보드나 포인팅 디바이스 등을 구비할 수 있다는 점에 유의한다. 또한, 하우징의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 및 USB 케이블 등의 각종 케이블과 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비할 수 있다. 또한, 도 13a에 도시하는 전자 서적 판독기는 전자 사전으로서의 기능을 가질 수 있다.
도 13b는 디지털 액자의 일례를 도시하고 있다. 예를 들어, 도 13b에 도시하는 디지털 액자는 하우징(1711)에 표시부(1712)가 내장되어 있다. 표시부(1712)는 각종 화상을 표시할 수 있다. 예를 들어, 표시부(1712)는 디지털 카메라 등으로 촬영한 화상 데이터를 표시함으로써 통상의 사진 액자와 마찬가지로 기능할 수 있다.
도 13b에 도시하는 디지털 액자는, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비하는 점에 유의한다. 이러한 구성요소들은 표시부와 동일면에 내장될 수 있지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 액자의 기록 매체 삽입부에 디지털 카메라로 촬영한 화상 데이터를 기억한 메모리를 삽입해서 데이터를 로딩하고, 이에 따라 화상을 표시부(1712)에 표시시킬 수 있다.
도 13c는 액정 표시 장치를 포함하는 텔레비전 세트의 일례를 도시하고 있다. 도 13c에 도시하는 텔레비전 세트에서, 하우징(1721)에 표시부(1722)가 내장되어 있다. 표시부(1722)에 의해 화상을 표시할 수 있다. 여기에서는, 스탠드(1723)에 의해 하우징(1721)을 지지한다. 표시부(1722)는 상기 실시 형태들 중 임의의 것에서 설명한 액정 표시 장치를 적용할 수 있다.
도 13c에 도시하는 텔레비전 세트의 조작은, 하우징(1721)이 구비하는 조작 스위치나, 별도의 리모콘에 의해 행할 수 있다. 리모콘이 구비하는 조작 키에 의해, 채널이나 음량을 제어할 수 있고, 표시부(1722)에 표시되는 화상을 제어할 수 있다. 또한, 리모콘에, 이 리모콘으로부터 출력하는 정보를 표시하는 표시부를 설치할 수 있다.
도 13d는 액정 표시 장치를 포함하는 휴대 전화기의 일례를 도시하고 있다. 도 13d에 도시하는 휴대 전화기는, 하우징(1731)에 내장된 표시부(1732), 조작 버튼(1733), 조작 버튼(1737), 외부 접속 포트(1734), 스피커(1735), 마이크(1736) 등을 구비하고 있다.
도 13d에 도시하는 휴대 전화기의 표시부(1732)는 터치 패널이다. 표시부(1732)를 손가락 등으로 접촉하면, 표시부(1732)의 표시 내용을 제어할 수 있다. 또한, 표시부(1732)를 손가락 등으로 접촉함으로써, 전화의 발신, 혹은 메일(mail)의 작성 등의 조작을 행할 수 있다.
본 실시 형태는 다른 실시 형태에 기재한 임의의 구조와 적절히 조합해서 실시하는 것이 가능하다.
10: 화소부, 11: 주사선 구동 회로, 12: 신호선 구동 회로, 15: 화소, 16: 광원, 101: 백라이트부, 102: 표시 패널, 103: 편광판, 104: 편광판, 106: 확산판, 107: 화소부, 108: 주사선 구동 회로, 109: 신호선 구동 회로, 111: 시프트 레지스터, 112: 시프트 레지스터, 113: 시프트 레지스터, 120: 시프트 레지스터, 121: 트랜지스터, 122: 트랜지스터, 123: 트랜지스터, 131: 주사선, 132: 주사선, 133: 주사선, 141: 신호선, 142: 신호선, 143: 신호선, 151: 트랜지스터, 152: 트랜지스터, 153: 트랜지스터, 154: 용량 소자, 155: 액정 소자, 161: FPC, 162: 외부 기판, 181: 표시 패널, 182: 백라이트부, 183: 영상 신호 선택 회로, 184: 제어 회로, 185: 순서 결정 회로, 186: 난수 생성 회로, 187: 화소부, 188: 주사선 구동 회로, 189: 신호선 구동 회로, 190: 화소, 191: 광원, 192: 백라이트 제어 회로, 193: 기억 회로, 400: 기판, 401: 게이트 전극층, 402: 게이트 절연층, 403: 반도체층, 407: 절연막, 409: 보호 절연층, 410: 트랜지스터, 420: 트랜지스터, 427: 절연막, 430: 트랜지스터, 437: 절연층, 440: 트랜지스터, 700: 일점쇄선, 701: 일점쇄선, 702: 일점쇄선, 703: 일점쇄선, 1001: 일점쇄선, 1002: 일점쇄선, 1003: 일점쇄선, 105R: 광원, 1700: 하우징, 1701: 하우징, 1702: 표시부, 1703: 표시부, 1704: 힌지, 1705: 전원 입력 단자, 1706: 조작 키, 1707: 스피커, 1711: 하우징, 1712: 표시부, 1721: 하우징, 1722: 표시부, 1723: 스탠드, 1731: 하우징, 1732: 표시부, 1733: 조작 버튼, 1734: 외부 접속 포트, 1735: 스피커, 1736: 마이크, 1737: 조작 버튼, 405a: 소스 전극층, 405b: 드레인 전극층, 436a: 배선층, 436b: 배선층, 1901a: 소스 전극층, 1901b: 드레인 전극층, 1903: 게이트 전극층, 1904: 용량 배선층, 1905: 트랜지스터, 1912: 게이트 절연층, 1915: 용량 소자, 1907: 절연막, 1909: 층간막, 1918: 제1 기판, 1910: 투명 전극층, 1919: 제2 기판, 1920: 투명 전극층, 1917: 액정층, 1911: 차광층, 1913: 반도체층, 6110: 전치 기판, 6111: 접착제층, 6116: 피박리층, 6200:제작 기판, 6201: 박리층, 6202: 가 지지 기판, 6203: 박리용 접착제, 6206: 금속판, 6207: 배리어층, 6210: 배선층, 6211: 배선층, 6212: 광이 투과하는 영역
본 출원은, 2010년 6월 25일자 일본 특허청에 출원된 일본 특허 출원 2010-144883호 및 2010년 6월 25일자 일본 특허청에 출원된 일본 특허 출원 2010-145143호에 기초한 것이고, 이들 출원은 본 명세서에 참고로 원용된다.

Claims (39)

  1. 액정 표시 장치로서,
    제1 게이트, 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터, 제2 게이트, 제3 단자, 및 제4 단자를 포함하는 제2 트랜지스터, 및 상기 제2 단자와 상기 제4 단자에 전기적으로 접속된 화소 전극을 포함하는 화소;
    상기 제1 게이트에 전기적으로 접속된 제1 배선;
    상기 제2 게이트에 전기적으로 접속된 제2 배선;
    상기 제1 단자에 전기적으로 접속된 제3 배선;
    상기 제3 단자에 전기적으로 접속된 제4 배선;
    상기 제1 배선 및 상기 제2 배선에 전기적으로 접속된 주사선 구동 회로;
    상기 제3 배선 및 상기 제4 배선에 전기적으로 접속된 신호선 구동 회로;
    상기 신호선 구동 회로에 전기적으로 접속된 영상 신호 선택 회로;
    상기 영상 신호 선택 회로에 전기적으로 접속된 순서 결정 회로; 및
    상기 순서 결정 회로에 전기적으로 접속된 난수 생성 회로를 포함하는, 액정 표시 장치.
  2. 제1항에 있어서,
    상기 난수 생성 회로는 카오스 난수 생성부를 포함하는, 액정 표시 장치.
  3. 제1항에 있어서,
    상기 난수 생성 회로는 난수 신호를 생성하는, 액정 표시 장치.
  4. 제3항에 있어서,
    상기 난수 신호에 따라 상기 영상 신호 선택 회로로부터 상기 신호선 구동 회로에 영상 신호가 공급되는, 액정 표시 장치.
  5. 제1항에 있어서,
    상기 화소 전극 위에 액정층을 더 포함하는, 액정 표시 장치.
  6. 제1항에 있어서,
    상기 제1 트랜지스터 위에 차광층을 더 포함하는, 액정 표시 장치.
  7. 제1항에 있어서,
    상기 주사선 구동 회로는 제1 시프트 레지스터 및 제2 시프트 레지스터를 포함하고,
    상기 제1 시프트 레지스터는 상기 제1 배선에 전기적으로 접속되고,
    상기 제2 시프트 레지스터는 상기 제2 배선에 전기적으로 접속되는, 액정 표시 장치.
  8. 제1항에 있어서,
    상기 영상 신호 선택 회로는 기억 회로를 포함하는, 액정 표시 장치.
  9. 제1항에 있어서,
    상기 영상 신호 선택 회로, 상기 순서 결정 회로, 및 상기 난수 생성 회로는 기판 위에 형성되고,
    상기 영상 신호 선택 회로는 플렉시블 인쇄 회로를 통해 상기 신호선 구동 회로에 전기적으로 접속되는, 액정 표시 장치.
  10. 제1항에 따른 액정 표시 장치를 포함하는 전자 기기로서,
    상기 전자 기기는, 텔레비전 세트, 컴퓨터의 모니터, 카메라, 디지털 액자, 이동 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 및 대형 게임기를 포함하는 그룹으로부터 선택되는, 전자 기기.
  11. 액정 표시 장치로서,
    제1 게이트, 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터, 제2 게이트, 제3 단자, 및 제4 단자를 포함하는 제2 트랜지스터, 및 상기 제2 단자와 상기 제4 단자에 전기적으로 접속된 화소 전극을 포함하는 화소;
    상기 제1 게이트에 전기적으로 접속된 제1 배선;
    상기 제2 게이트에 전기적으로 접속된 제2 배선;
    상기 제1 단자에 전기적으로 접속된 제3 배선;
    상기 제3 단자에 전기적으로 접속된 제4 배선;
    상기 제1 배선과 상기 제2 배선에 전기적으로 접속된 주사선 구동 회로;
    제1 색을 나타내는 제1 광을 점등하는 제1 광원, 상기 제1 색과 다른 제2 색을 나타내는 제2 광을 점등하는 제2 광원, 및 상기 제1 광원과 상기 제2 광원에 전기적으로 접속된 백라이트 제어 회로를 포함하는 백라이트부;
    상기 백라이트부에 전기적으로 접속된 순서 결정 회로; 및
    상기 순서 결정 회로에 전기적으로 접속된 난수 생성 회로를 포함하는, 액정 표시 장치.
  12. 제11항에 있어서,
    상기 난수 생성 회로는 카오스 난수 생성부를 포함하는, 액정 표시 장치.
  13. 제11항에 있어서,
    상기 난수 생성 회로는 난수 신호를 생성하는, 액정 표시 장치.
  14. 제13항에 있어서,
    상기 백라이트 제어 회로는 상기 난수 신호에 따라 제어되는, 액정 표시 장치.
  15. 제11항에 있어서,
    상기 화소 전극 위에 액정층을 더 포함하는, 액정 표시 장치.
  16. 제11항에 있어서,
    상기 제1 트랜지스터 위에 차광층을 더 포함하는, 액정 표시 장치.
  17. 제11항에 있어서,
    상기 주사선 구동 회로는 제1 시프트 레지스터 및 제2 시프트 레지스터를 포함하고,
    상기 제1 시프트 레지스터는 상기 제1 배선에 전기적으로 접속되고,
    상기 제2 시프트 레지스터는 상기 제2 배선에 전기적으로 접속되는, 액정 표시 장치.
  18. 제11항에 있어서,
    상기 순서 결정 회로 및 상기 난수 생성 회로는 기판 위에 형성되고,
    상기 순서 결정 회로는 플렉시블 인쇄 회로를 통해 상기 백라이트부에 전기적으로 접속되는, 액정 표시 장치.
  19. 제11항에 따른 액정 표시 장치를 포함하는 전자 기기로서,
    상기 전자 기기는, 텔레비전 세트, 컴퓨터의 모니터, 카메라, 디지털 액자, 이동 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 및 대형 게임기를 포함하는 그룹으로부터 선택되는, 전자 기기.
  20. 액정 표시 장치로서,
    제1 게이트, 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터, 제2 게이트, 제3 단자, 및 제4 단자를 포함하는 제2 트랜지스터, 및 상기 제2 단자와 상기 제4 단자에 전기적으로 접속된 화소 전극을 포함하는 화소;
    상기 제1 게이트에 전기적으로 접속된 제1 배선;
    상기 제2 게이트에 전기적으로 접속된 제2 배선;
    상기 제1 단자에 전기적으로 접속된 제3 배선;
    상기 제3 단자에 전기적으로 접속된 제4 배선;
    상기 제1 배선과 상기 제2 배선에 전기적으로 접속된 주사선 구동 회로;
    상기 제3 배선과 상기 제4 배선에 전기적으로 접속된 신호선 구동 회로;
    상기 신호선 구동 회로에 전기적으로 접속된 영상 신호 선택 회로;
    제1 색을 나타내는 제1 광을 점등하는 제1 광원, 상기 제1 색과 다른 제2 색을 나타내는 제2 광을 점등하는 제2 광원, 및 상기 제1 광원과 상기 제2 광원에 전기적으로 접속된 백라이트 제어 회로를 포함하는 백라이트부;
    상기 영상 신호 선택 회로와 상기 백라이트부에 전기적으로 접속된 순서 결정 회로; 및
    상기 순서 결정 회로에 전기적으로 접속된 난수 생성 회로를 포함하는, 액정 표시 장치.
  21. 제20항에 있어서,
    상기 난수 생성 회로는 카오스 난수 생성부를 포함하는, 액정 표시 장치.
  22. 제20항에 있어서,
    상기 난수 생성 회로는 난수 신호를 생성하는, 액정 표시 장치.
  23. 제22항에 있어서,
    상기 백라이트 제어 회로는 상기 난수 신호에 따라 제어되는, 액정 표시 장치.
  24. 제22항에 있어서,
    상기 난수 신호에 따라 상기 영상 신호 선택 회로로부터 상기 신호선 구동 회로에 영상 신호가 공급되는, 액정 표시 장치.
  25. 제20항에 있어서,
    상기 화소 전극 위에 액정층을 더 포함하는, 액정 표시 장치.
  26. 제20항에 있어서,
    상기 제1 트랜지스터 위에 차광층을 더 포함하는, 액정 표시 장치.
  27. 제20항에 있어서,
    상기 주사선 구동 회로는 제1 시프트 레지스터 및 제2 시프트 레지스터를 포함하고,
    상기 제1 시프트 레지스터는 상기 제1 배선에 전기적으로 접속되고,
    상기 제2 시프트 레지스터는 상기 제2 배선에 전기적으로 접속되는, 액정 표시 장치.
  28. 제20항에 있어서,
    상기 영상 신호 선택 회로는 기억 회로를 포함하는, 액정 표시 장치.
  29. 제20항에 있어서,
    상기 영상 신호 선택 회로, 상기 순서 결정 회로, 및 상기 난수 생성 회로는 기판 위에 형성되고,
    상기 순서 결정 회로는 제1 플렉시블 인쇄 회로를 통해 상기 백라이트부에 전기적으로 접속되고,
    상기 영상 신호 선택 회로는 제2 플렉시블 인쇄 회로를 통해 상기 신호선 구동 회로에 전기적으로 접속되는, 액정 표시 장치.
  30. 제20항에 따른 액정 표시 장치를 포함하는 전자 기기로서,
    상기 전자 기기는, 텔레비전 세트, 컴퓨터의 모니터, 카메라, 디지털 액자, 이동 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 및 대형 게임기를 포함하는 그룹으로부터 선택되는, 전자 기기.
  31. 액정 표시 장치로서,
    제1 화소 영역;
    제2 화소 영역;
    상기 제1 화소 영역에서의 제1 화소에의 제1 영상 신호의 입력 및 상기 제2 화소 영역에서의 제2 화소에의 제2 영상 신호의 입력을 동시에 행하는 신호선 구동 회로;
    제1 배선을 통해 상기 제1 화소에 전기적으로 접속되고, 제2 배선을 통해 상기 제2 화소에 전기적으로 접속된 주사선 구동 회로;
    상기 제1 화소 영역에의 상기 제1 영상 신호의 입력에 응답하여 점등되는 제1 광원 영역과 상기 제2 화소 영역에의 상기 제2 영상 신호의 입력에 응답하여 점등되는 제2 광원 영역으로 분할되는 복수 색의 광원들, 및 상기 제1 광원 영역과 상기 제2 광원 영역에서의 상기 복수 색의 광원들이 서로 다른 색으로 점등되도록 상기 복수 색의 광원들을 제어하는 백라이트 제어 회로를 포함하는 백라이트부;
    상기 신호선 구동 회로에 전기적으로 접속된 영상 신호 선택 회로;
    상기 영상 신호 선택 회로와 상기 백라이트부에 전기적으로 접속된 순서 결정 회로; 및
    상기 순서 결정 회로에 전기적으로 접속된 난수 생성 회로를 포함하는, 액정 표시 장치.
  32. 제31항에 있어서,
    상기 난수 생성 회로는 카오스 난수 생성부를 포함하는, 액정 표시 장치.
  33. 제31항에 있어서,
    상기 난수 생성 회로는 난수 신호를 생성하는, 액정 표시 장치.
  34. 제33항에 있어서,
    상기 백라이트 제어 회로는 상기 난수 신호에 따라 제어되는, 액정 표시 장치.
  35. 제33항에 있어서,
    상기 난수 신호에 따라 상기 영상 신호 선택 회로로부터 상기 신호선 구동 회로에 영상 신호가 공급되는, 액정 표시 장치.
  36. 제31항에 있어서,
    상기 주사선 구동 회로는 제1 시프트 레지스터 및 제2 시프트 레지스터를 포함하고,
    상기 제1 시프트 레지스터는 상기 제1 배선에 전기적으로 접속되고,
    상기 제2 시프트 레지스터는 상기 제2 배선에 전기적으로 접속되는, 액정 표시 장치.
  37. 제31항에 있어서,
    상기 영상 신호 선택 회로는 기억 회로를 포함하는, 액정 표시 장치.
  38. 제31항에 있어서,
    상기 영상 신호 선택 회로, 상기 순서 결정 회로, 및 상기 난수 생성 회로는 기판 위에 형성되고,
    상기 순서 결정 회로는 제1 플렉시블 인쇄 회로를 통해 상기 백라이트부에 전기적으로 접속되고,
    상기 영상 신호 선택 회로는 제2 플렉시블 인쇄 회로를 통해 상기 신호선 구동 회로에 전기적으로 접속되는, 액정 표시 장치.
  39. 제31항에 따른 액정 표시 장치를 포함하는 전자 기기로서,
    상기 전자 기기는, 텔레비전 세트, 컴퓨터의 모니터, 카메라, 디지털 액자, 이동 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 및 대형 게임기를 포함하는 그룹으로부터 선택되는, 전자 기기.
KR1020137000386A 2010-06-25 2011-06-10 액정 표시 장치 및 전자 기기 KR20130116857A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2010-144883 2010-06-25
JP2010145143 2010-06-25
JPJP-P-2010-145143 2010-06-25
JP2010144883 2010-06-25
PCT/JP2011/063857 WO2011162166A1 (en) 2010-06-25 2011-06-10 Liquid crystal display device and electronic appliance

Publications (1)

Publication Number Publication Date
KR20130116857A true KR20130116857A (ko) 2013-10-24

Family

ID=45352073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137000386A KR20130116857A (ko) 2010-06-25 2011-06-10 액정 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US9047840B2 (ko)
JP (2) JP2012027458A (ko)
KR (1) KR20130116857A (ko)
TW (1) TWI527014B (ko)
WO (1) WO2011162166A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012002197A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN102971784B (zh) 2010-07-02 2016-08-03 株式会社半导体能源研究所 液晶显示装置及驱动液晶显示装置的方法
KR101956216B1 (ko) 2010-08-05 2019-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
JP2012103683A (ja) 2010-10-14 2012-05-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP2014032399A (ja) 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
CN105445987A (zh) * 2016-01-07 2016-03-30 浙江宇视科技有限公司 液晶拼接屏的自动保护方法及装置
JP7317795B2 (ja) 2018-02-23 2023-07-31 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306583A (ja) * 1989-05-22 1990-12-19 Hitachi Chem Co Ltd 薄膜ｅｌ素子の製造法
JPH0659885A (ja) 1992-08-10 1994-03-04 Matsushita Electric Ind Co Ltd ビットサーチ回路
US5421576A (en) 1992-10-31 1995-06-06 Semiconductor Energy Laboratory Co., Ltd. Game machine
JPH0659885U (ja) * 1993-01-19 1994-08-19 新日本無線株式会社 表示劣化防止装置
US5735741A (en) 1995-05-17 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. Game machine with chaotic number generator
JP3497986B2 (ja) 1998-03-16 2004-02-16 日本電気株式会社 液晶表示素子の駆動方法及び液晶表示装置
TW428158B (en) 1998-02-24 2001-04-01 Nippon Electric Co Method and device for driving liquid crystal display element
JP3280307B2 (ja) * 1998-05-11 2002-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置
EP0997868B1 (en) 1998-10-30 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US6597348B1 (en) 1998-12-28 2003-07-22 Semiconductor Energy Laboratory Co., Ltd. Information-processing device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2000347632A (ja) * 1999-06-07 2000-12-15 Sony Corp シーケンシャルカラーディスプレイ装置
JP3824459B2 (ja) 1999-11-08 2006-09-20 富士通株式会社 液晶表示装置
US7385579B2 (en) 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
EP1378854B1 (en) * 2002-07-01 2007-12-26 Mitsubishi Electric Information Technology Centre Europe B.V. Signal statistics determination
CN100580753C (zh) 2002-11-29 2010-01-13 株式会社半导体能源研究所 显示装置和电子装置
TWI227801B (en) * 2004-02-17 2005-02-11 Vastview Tech Inc Method and device of a liquid crystal display overdrive
JP4501503B2 (ja) 2004-04-02 2010-07-14 株式会社日立製作所 画像表示装置
KR101089199B1 (ko) 2004-04-22 2011-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그 구동방법
JP2006178126A (ja) 2004-12-22 2006-07-06 Koninkl Philips Electronics Nv バックライト式表示方法及び装置並びにバックライトシステム
JP2006220685A (ja) 2005-02-08 2006-08-24 21 Aomori Sangyo Sogo Shien Center スキャンバックライトを用いた分割駆動フィールドシーケンシャルカラー液晶ディスプレイの駆動方法および装置
JP4559985B2 (ja) 2005-03-15 2010-10-13 株式会社東芝 乱数発生回路
JP2007114628A (ja) 2005-10-24 2007-05-10 Rohm Co Ltd バックライト装置およびこれを用いた画像表示装置
US7728810B2 (en) * 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
EP1832915B1 (en) 2006-01-31 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device with improved contrast
JP2007264211A (ja) 2006-03-28 2007-10-11 21 Aomori Sangyo Sogo Shien Center 色順次表示方式液晶表示装置用の色表示方法
US8154493B2 (en) 2006-06-02 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device using the same
KR101380581B1 (ko) * 2007-01-18 2014-04-01 삼성디스플레이 주식회사 전원 공급 라인을 구비한 액정표시패널 및 이를 포함한액정표시장치
US7941471B2 (en) 2007-01-29 2011-05-10 International Business Machines Corporation Differential approach to current-mode chaos based random number generator
US20080273006A1 (en) * 2007-05-03 2008-11-06 Novatek Microelectronics Corp. Color-zone layout of light-emitting module and controlling method of color sequence
JP5200209B2 (ja) 2007-08-08 2013-06-05 エプソンイメージングデバイス株式会社 液晶表示装置
CN101821797A (zh) * 2007-10-19 2010-09-01 株式会社半导体能源研究所 显示器件及其驱动方法
JP4308293B2 (ja) 2007-11-20 2009-08-05 際国 董 乱数生成装置及び方法
JP5285934B2 (ja) * 2008-03-11 2013-09-11 株式会社ジャパンディスプレイ 液晶表示装置
TWI384452B (zh) * 2008-08-13 2013-02-01 Sitronix Technology Corp Control circuit and control method of color sequential liquid crystal display device
KR101889287B1 (ko) * 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI475544B (zh) * 2008-10-24 2015-03-01 Semiconductor Energy Lab 顯示裝置
TWI496042B (zh) 2009-07-02 2015-08-11 Semiconductor Energy Lab 觸控面板及其驅動方法

Also Published As

Publication number Publication date
WO2011162166A1 (en) 2011-12-29
US9047840B2 (en) 2015-06-02
JP6078143B2 (ja) 2017-02-08
JP2012027458A (ja) 2012-02-09
JP2016053729A (ja) 2016-04-14
US20110316818A1 (en) 2011-12-29
TW201220289A (en) 2012-05-16
TWI527014B (zh) 2016-03-21

Similar Documents

Publication Publication Date Title
JP7490860B2 (ja) 表示装置
JP6078143B2 (ja) 液晶表示装置
JP5798391B2 (ja) 液晶表示装置の駆動方法
JP6215980B2 (ja) 表示装置及び表示装置の作製方法
JP6152145B2 (ja) 液晶表示装置
KR101892983B1 (ko) 액정 표시 장치의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application