[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130109816A - 입체 영상 표시 장치 및 그것의 구동 방법 - Google Patents

입체 영상 표시 장치 및 그것의 구동 방법 Download PDF

Info

Publication number
KR20130109816A
KR20130109816A KR1020120031865A KR20120031865A KR20130109816A KR 20130109816 A KR20130109816 A KR 20130109816A KR 1020120031865 A KR1020120031865 A KR 1020120031865A KR 20120031865 A KR20120031865 A KR 20120031865A KR 20130109816 A KR20130109816 A KR 20130109816A
Authority
KR
South Korea
Prior art keywords
gate
display mode
signal
gate lines
mode
Prior art date
Application number
KR1020120031865A
Other languages
English (en)
Inventor
김지선
채종철
권영근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120031865A priority Critical patent/KR20130109816A/ko
Priority to US13/602,863 priority patent/US8976083B2/en
Publication of KR20130109816A publication Critical patent/KR20130109816A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/337—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using polarisation multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 입체 영상 표시 장치는, 복수의 데이터 라인들과 복수의 게이트 라인들의 교차 영역에 각각 배치된 복수의 서브 픽셀들과, 상기 복수의 데이터 라인들을 구동하는 데이터 드라이버와, 상기 복수의 게이트 라인들 중 제1 게이트 라인들을 구동하는 제1 게이트 드라이버와, 상기 복수의 게이트 라인들 중 제2 게이트 라인들을 구동하는 제1 게이트 드라이버; 그리고 외부로부터 입력된 영상 신호 및 제어 신호에 응답해서 상기 데이터 드라이버 그리고 상기 제1 및 제2 게이트 드라이버들을 제어하되, 3D 표시 모드 동안 상기 제2 게이트 드라이버가 상기 제2 게이트 라인들을 구동하지 않도록 제어하는 타이밍 컨트롤러를 포함한다.

Description

입체 영상 표시 장치 및 그것의 구동 방법{3D IMAGE DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 입체 영상 표시 장치에 관한 것이다.
최근, 입체 영상 표시 장치에 대한 수요가 증가하고 있다. 일반적으로, 입체영상 표시장치는 안경을 사용하여 입체 영상을 구현하는 표시 장치와 안경을 사용하지 않고 입체 영상을 구현하는 표시 장치로 구분된다.
안경을 사용하는 표시장치는 셔터 글래스(shutter glass) 방식의 표시장치와 편광 필름(polarized film) 방식의 표시 장치로 구분되고, 안경을 사용하지 않는 표시장치는 크게 배리어(barrier) 방식의 표시 장치와 렌티큘러(lenticular) 방식의 표시장치로 구분된다.
특히, 편광 필름 방식의 입체 영상 표시 장치는 표시 패널 상에 패턴 리타더(pattern retarder)를 배치한다. 이 입체 영상 표시 장치는 패턴 리타더의 편광 특성과 사용자가 착용한 편광 안경의 편광 특성을 이용하여 입체 영상을 구현하므로 다른 방식들에 비해 좌안 영상과 우안 영상의 크로스토크가 적고 휘도가 뛰어나 화질이 우수하다.
입체 영상 표시 장치는 입체 영상 즉, 3D 영상뿐만 아니라 평면 영상 즉, 2D 영상도 표시할 수 있어야 한다. 그러나 3D 영상의 표시에 적합하도록 표시 장치를 설계하는 경우, 2D 영상의 화질 저하가 발생하는 경우가 종종 있다. 그러므로 3D 영상뿐만 아니라 2D 영상의 화질도 우수한 입체 영상 표시 장치의 개발이 필요하다. 또한 텔레비전과 같은 입체 영상 표시 장치의 크기가 대형화됨에 따라서 소비 전력 절감을 위한 설계가 요구되고 있다.
본 발명의 목적은 3D 영상뿐만 아니라 2D 영상의 화질도 우수한 입체 영상 표시 장치 및 그것의 구동 방법을 제공하는데 있다.
본 발명의 다른 목적은 화질 저하없이 소비 전력을 감소시킬 수 있는 입체 영상 표시 장치 및 그것의 구동 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 입체 영상 표시 장치는: 복수의 데이터 라인들과 복수의 게이트 라인들의 교차 영역에 각각 배치된 복수의 서브 픽셀들과, 상기 복수의 데이터 라인들을 구동하는 데이터 드라이버와, 상기 복수의 게이트 라인들 중 제1 게이트 라인들을 구동하는 제1 게이트 드라이버와, 상기 복수의 게이트 라인들 중 제2 게이트 라인들을 구동하는 제1 게이트 드라이버; 그리고 외부로부터 입력된 영상 신호 및 제어 신호에 응답해서 상기 데이터 드라이버 그리고 상기 제1 및 제2 게이트 드라이버들을 제어하되, 3D 표시 모드 동안 상기 제2 게이트 드라이버가 상기 제2 게이트 라인들을 구동하지 않도록 제어하는 타이밍 컨트롤러를 포함한다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 2D 표시 모드 동안 상기 제1 및 제2 게이트 드라이버들이 상기 제1 및 제2 게이트 라인들을 번갈아 순차적으로 구동하도록 제어한다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 상기 2D 표시 모드 동안, 제1 시작 신호 및 제1 게이트 클럭 신호를 상기 제1 게이트 드라이버로 제공하고, 그리고 제2 시작 신호 및 제2 게이트 클럭 신호를 상기 제2 게이트 드라이버로 제공하고, 상기 3D 표시 모드 동안 상기 제1 시작 신호 및 상기 제1 게이트 클럭 신호를 상기 제1 게이트 드라이버로 제공한다.
이 실시예에 있어서, 상기 복수의 서브 픽셀들은 상기 제1 게이트 라인들에 연결된 제1 서브 픽셀들 및 상기 제2 게이트 라인들에 연결된 제2 서브 픽셀들을 포함한다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 2D 표시 모드에서 상기 3D 표시 모드로 변경될 때 소정 프레임 동안 상기 제2 서브 픽셀들에 블랙 영상이 표시되도록 상기 데이터 드라이버 및 상기 제2 게이트 드라이버를 제어한 후 상기 3D 표시 모드로 동작한다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 상기 2D 표시 모드 및 상기 3D 표시 모드를 나타내는 모드 신호에 응답해서 동작한다.
이 실시예에 있어서, 제1 서브 픽셀들은 상기 제1 게이트 라인의 신장 방향인 제1 방향으로 순차적으로 배열된 레드 서브 픽셀, 그린 서브 픽셀 및 블루 서브 픽셀을 포함하고, 제2 서브 픽셀들은 상기 제2 방향으로 순차적으로 배열된 레드 서브 픽셀, 그린 서브 픽셀 및 블루 서브 픽셀을 포함한다.
이 실시예에 있어서, 상기 제1 서브 픽셀들 각각의 제2 방향의 길이는 상기 제2 서브 픽셀들 각각의 상기 제2 방향의 길이보다 길되, 상기 제2 방향은 상기 데이터 라인들의 신장 방향이고 상기 제1 방향과 직각이다.
이 실시예에 있어서, 상기 제1 및 제2 게이트 드라이버들 각각은 아몰퍼스 실리콘 게이트 회로로 구성된다.
이 실시예에 있어서, 상기 제1 및 제2 게이트 드라이버들은 상기 복수의 서브 픽셀들을 중심으로 마주보고 배열된다.
본 발명의 다른 특징에 따른 복수의 데이터 라인들과 복수의 게이트 라인들의 교차 영역에 각각 배치된 복수의 서브 픽셀들을 포함하는 표시 장치의 동작 방법은: 외부로부터 입력된 영상 신호, 제어 신호 및 모드 신호를 수신하는 단계와, 상기 모드 신호가 3D 표시 모드를 나타낼 때 상기 영상 신호 및 상기 제어 신호에 응답해서 상기 복수의 게이트 라인들 중 제1 게이트 라인들이 순차적으로 구동되도록 제1 게이트 드라이버를 제어하는 단계, 그리고 상기 모드 신호가 3D 표시 모드를 나타낼 때 상기 복수의 게이트 라인들 중 제2 게이트 라인들이 구동되지 않도록 제2 게이트 드라이버를 제어하는 단계를 포함한다.
이 실시예에 있어서, 상기 모드 신호가 3D 표시 모드를 나타낼 때, 상기 제1 게이트 드라이버를 제어하는 단계는, 제1 시작 신호 및 제1 게이트 클럭 신호를 상기 제1 게이트 드라이버로 제공한다.
이 실시예에 있어서, 상기 모드 신호가 2D 표시 모드를 나타낼 때, 상기 영상 신호 및 상기 제어 신호에 응답해서 상기 복수의 게이트 라인들 중 제1 게이트 라인들이 순차적으로 구동되도록 제1 게이트 드라이버를 제어하는 단계; 그리고
상기 모드 신호가 2D 표시 모드를 나타낼 때, 상기 영상 신호 및 상기 제어 신호에 응답해서 상기 복수의 게이트 라인들 중 제2 게이트 라인들이 순차적으로 구동되도록 제2 게이트 드라이버를 제어하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 모드 신호가 2D 표시 모드를 나타낼 때, 상기 제1 게이트 드라이버를 제어하는 단계는, 제1 시작 신호 및 제1 게이트 클럭 신호를 상기 제1 게이트 드라이버로 제공하는 단계를 포함하고, 상기 모드 신호가 2D 표시 모드를 나타낼 때, 상기 제2 게이트 드라이버를 제어하는 단계는, 제2 시작 신호 및 제2 게이트 클럭 신호를 상기 제2 게이트 드라이버로 제공하는 단계를 포함한다.
이 실시예에 있어서, 상기 모드 신호가 2D 표시 모드에서 상기 3D 표시 모드로 변경될 때 소정 프레임 동안 상기 제1 및 제2 게이트 라인들 각각에 연결된 픽셀들에 블랙 영상이 표시되도록 제어하는 단계를 더 포함한다.
이와 같은 본 발명에 의하면, 2D 표시 모드에서는 제1 서브 픽셀과 제2 서브 픽셀을 모두 구동하고, 3D 표시 모드에서는 제2 서브 픽셀을 구동하지 않으므로 2D 표시 모드와 3D 표시 모드에서 화질이 저하되는 것을 최소화할 수 있다.
더욱이, 3D 표시 모드에서 제2 서브 픽셀을 구동하지 않으므로 전력 소모를 최소화할 수 있다. 또한 게이트 드라이버를 표시 패널의 좌측뿐만 아니라 우측에 분산하여 배열할 수 있으므로 내로우 베젤(bezel)의 설계가 가능하다.
도 1은 본 발명의 일 실시예에 따른 입체 영상 표시 장치의 회로 구성을 보여주는 도면이다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 입체 영상 표시 장치의 사시도이다.
도 3은 도 2에 도시된 표시 패널의 상부 기판에 배열된 서브 픽셀들 및 제1 및 제2 게이트 드라이버들을 보여주는 도면이다.
도 4는 2D 표시 모드에서 도 3에 도시된 픽셀들의 일부를 보여주는 도면이고, 도 5는 3D 표시 모드에서 도 3에 도시된 픽셀들의 일부를 보여주는 도면이다.
도 5는 3D 표시 모드에서 도 3에 도시된 픽셀들의 일부를 보여주는 도면이다.
도 6은 도 1에 도시된 입체 영상 표시 장치의 본 발명의 실시예에 따른 동작을 보여주는 플로우차트이다.
도 7은 2D 표시 모드에서 게이트 라인들 및 데이터 라인의 구동 예를 보여주는 타이밍 도이다.
도 8은 3D 표시 모드에서 게이트 라인들 및 데이터 라인의 구동 예를 보여주는 타이밍 도이다.
도 9는 3D 표시 모드에서 게이트 라인들 및 데이터 라인의 다른 구동 예를 보여주는 타이밍 도이다
도 10은 3D 표시 모드에서 게이트 라인들 및 데이터 라인의 다른 구동 예를 보여주는 타이밍 도이다.
도 11은 도 1에 도시된 입체 영상 표시 장치가 2D 표시 모드에서 3D 표시 모드로 변경될 때의 동작을 보여주는 플로우차트이다.
도 12는 입체 영상 표시 장치가 2D 표시 모드에서 3D 표시 모드로 변경될 때 게이트 라인들 및 데이터 라인을 구동하는 신호들의 타이밍 도이다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 입체 영상 표시 장치의 회로 구성을 보여주는 도면이다. 이하 설명에서는 입체 영상 표시 장치의 일 예로 액정 표시 장치를 도시하고 설명하나, 본 발명은 액정 표시 장치에 한정되지 않고, 전계 방출 표시 장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 및 무기 전계 발광 장치와 유기 발광 다이오드 장치(Organic Light Emitting Diode, OLED)를 포함한 전계 발광 장치(Electroluminescence Device, EL), 전기영동 표시 장치(Electrophoresis, EPD) 등의 평판 표시 장치에 적용될 수 있다.
도 1을 참조하면, 입체 영상 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 데이터 드라이버(130), 제1 게이트 드라이버(140) 그리고 제2 게이트 드라이버(150)를 포함한다. 입체 영상 표시 장치(1000는 표시 패널(110)의 하부에 배치되는 백라이트 유닛(미 도시됨)을 더 포함할 수 있다.
표시 패널(110)은 제1 방향(X1)으로 신장된 복수의 게이트 라인들(G1-Gn), 게이트 라인들(G1-Gn)에 교차하여 제2 방향(X2)으로 신장된 복수의 데이터 라인들(D1-Dm) 및 데이터 라인들(D1-Dm) 그리고 그들의 교차 영역에 행렬의 형태로 배열된 복수의 서브 픽셀들(PX)을 포함한다.
각 서브 픽셀(PX)은 도면에 도시되지 않았으나, 대응하는 데이터 라인 및 게이트 라인에 연결된 박막 트랜지스터(Thin Film Transistor, TFT)와 이에 연결된 액정 커패시터(crystal capacitor) 및 스토리지 커패시터(storage capacitor)를 포함한다.
타이밍 컨트롤러(129)는 외부로부터 제1 영상 신호(RGB) 및 이의 표시를 제어하기 위한 제어 신호들(CTRL) 예를 들면, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE) 등과 모드 신호(MODE)를 제공받는다. 타이밍 컨트롤러(120)는 제어 신호들(CTRL)에 기초하여 제1 영상 신호(RGB)를 표시 패널(110)의 동작 조건에 맞게 처리한 제2 영상 신호(DATA) 및 제어 신호(CONT)를 데이터 드라이버(130)로 제공한다. 제어 신호(CONT)는 수평 동기 시작 신호(STH), 클럭 신호(HCLK) 및 라인 래치 신호(TP)를 포함할 수 있다. 또한 타이밍 컨트롤러(120)는 제1 게이트 드라이버(140)로 제1 수직 동기 시작 신호(STV1) 및 제1 수직 클럭 신호(CPV1)를 제공하고, 제2 게이트 라이버(150)로 제2 수직 동기 시작 신호(STV2) 및 제2 수직 클럭 신호(CPV2)를 제공한다.
입체 영상 표시 장치(100)는 2차원 평면 영상(이하,2D 영상)을 표시하는 2D 표시 모드와 3차원 입체 영상(이하 3D 영상)을 표시하는 3D 표시 모드로 동작할 수 있다. 타이밍 컨트롤러(120)는 외부로부터 입력되는 모드 신호(MODE) 신호가 2D 표시 모드를 나타낼 때 입체 영상 표시 장치(100)가 2D 영상을 표시하도록 제어하고, 모드 신호(MODE)가 3D 표시 모드를 나타낼 때 입체 영상 표시 장치(100)가 3D 영상을 표시하도록 제어한다.
데이터 드라이버(130)는 타이밍 컨트롤러(120)로부터의 제2 영상 신호(DATA) 및 제어 신호(CONT)에 따라서 데이터 라인들(D1-Dm) 각각을 구동하기 위한 계조 전압들을 출력한다.
제1 게이트 드라이버(140)는 타이밍 컨트롤러(120)로부터의 제1 수직 동기 시작 신호(STV1) 및 제1 수직 클럭 신호(CPV1)에 응답해서 게이트 라인들(G1-Gn) 중 제1 게이트 라인들(G1, G3, G5, ..., Gn-1)을 구동한다.
제2 게이트 드라이버(150)는 타이밍 컨트롤러(120)로부터의 제2 수직 동기 시작 신호(STV2) 및 제2 수직 클럭 신호(CPV2)에 응답해서 게이트 라인들(G1-Gn) 중 제2 게이트 라인들(G2, G4, G6, ..., Gn)을 구동한다.
제1 및 제2 게이트 드라이버(140, 150) 각각은 게이트 구동 IC(Integrated circuit)로 구성될 수 있으나, 이 실시예에서, 제1 및 제2 게이트 드라이버(140, 150) 각각은 비정질-실리콘 박막 트랜지스터(amorphous Silicon Thin Film Transistor a-Si TFT)를 이용한 ASG(Amorphous silicon gate) 회로로 구현된다. 제1 및 제2 게이트 드라이버(140, 150)는 표시 패널(110)을 가운데에 두고 표시 패널(110)의 좌측 및 우측에 각각 배열된다.
제1 및 제2 게이트 드라이버(140, 150)에 의해서 하나의 게이트 라인에 게이트 온 전압(VON)이 인가된 동안 이에 연결된 한 행의 스위칭 트랜지스터가 턴 온되고, 이때 데이터 드라이버(130)는 데이터 신호(DATA)에 대응하는 계조 전압들을 데이터 라인들(D1-Dm)로 제공한다. 데이터 라인들(D1-Dm)에 공급된 계조 전압들은 턴 온된 스위칭 트랜지스터를 통해 해당 서브 픽셀에 인가된다.
본 발명의 실시예에서, 타이밍 컨트롤러(120)는 모드 신호(MODE)가 2D 표시 모드를 나타낼 때 제어 신호(CTRL)에 응답해서 제1 수직 동기 시작 신호(STV1) 및 제1 수직 클럭 신호(CPV1)를 제1 게이트 드라이버(140)로 제공하고, 제2 수직 동기 시작 신호(STV2) 및 제2 수직 클럭 신호(CPV2)를 제2 게이트 드라이버(140)로 제공한다. 타이밍 컨트롤러(120)는 모드 신호(MODE)가 3D 표시 모드를 나타낼 때 제어 신호(CTRL)에 응답해서 제1 수직 동기 시작 신호(STV1) 및 제1 수직 클럭 신호(CPV1)를 제1 게이트 드라이버(140)로 제공하고, 제2 수직 동기 시작 신호(STV2) 및 제2 수직 클럭 신호(CPV2)를 제2 게이트 드라이버(140)로 제공하지 않는다. 그러므로 3D 표시 모드 동안 제2 게이트 라인들(G2, G4, G6, ..., Gn)이 구동되지 않는다. 2D 표시 모드 및 3D 표시 모드에서의 입체 영상 표시 장치(100)의 동작은 추후 상세히 설명된다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 입체 영상 표시 장치의 사시도이다.
도 2를 참조하면, 입체 영상 표시 장치(100)는 표시 패널(110) 및 편광 어셈블리(200)를 포함한다.
표시 패널(110)은 사각형의 판상으로 마련되며, 소정의 표시 영역에서 화상을 표현한다. 또한, 표시 패널(110)은 하부 편광판(112), 하부 기판(114), 하부 기판(114)에 대향되는 상부 기판(118) 및 하부 기판(114)과 상부 기판(118) 사이에 형성된 액정층(116)을 포함한다.
하부 기판(114)에는 박막 트랜지스터 어레이가 형성된다. 박막 트랜지스터 어레이는 레드(R), 그린(G) 및 블루(B) 데이터 전압이 공급되는 다수의 데이터 라인들(D1-Dm), 데이터 라인들(D1-Dm)과 교차되어 게이트 펄스가 공급되는 다수의 게이트 라인들(G1-Gn), 데이터 라인들(D1-Dm)과 게이트 라인들(G1-Gn)에 전기적으로 연결되는 다수의 박막 트랜지스터들, 액정 셀들에 데이터 전압을 충전시기 위한 다수의 픽셀 전극 그리고 픽셀 전극에 연결되어 액정 셀의 전압을 유지시키기 위한 스토리지 커패시터를 포함한다.
도 2에는 상부 기판(118)에 컬러 필터가 구비된 것으로 도시되었으나, 컬러 필터 또는 블랙 매트릭스는 상부 기판(118) 및 하부 기판(114) 중 적어도 하나에 배치될 수 있다. 픽셀 전극에 대향하여 전계를 형성하는 공통 전극은 TN(twisted nematic) 모드와 VA(vertical alignment) 모드와 같은 수직 전계 구동 방식에서 상부 기판(118)에 형성되고, IPS(in plane switching) 모드 및 FFS(Fringe Field switching) 모드와 같은 수평 전계 구동방식에서 픽셀 전극과 함께 하부 기판에 형성된다. 하부 기판(114)과 상부 기판(118)에는 액정층(116)과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성되고, 하부 기판(112)과 상부 기판(118) 사이에는 액정 셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서가 형성될 수 있다.
박막 트랜지스터 어레이가 형성된 하부 기판(114)의 양측에는 도 1 에 도시된 제1 및 제2 게이트 드라이버들(140, 150)이 각각 구비된다..
하부 편광판(112)은 백라이트 유닛(미 도시됨)으로부터 제공되는 광을 편광시킨다. 액정층(116)은 픽셀 전극 및 공통 전극에 인가되는 전압에 따라서 소정 방향으로 배열됨으로써 하부 편광판(112)을 통해 백라이트 유닛으로부터 제공되는 광의 투과도를 조절하여 표시 패널(110)이 영상을 표시할 수 있도록 한다.
이러한 표시 패널(110)에는 좌안 영상(L)과 우안 영상(R)이 라인 바이 라인(line by line) 형태로 교대로 표시될 수 있도록 서브 픽셀들(PX)이 배열된다. 서브 픽셀들(PX)의 배열은 추후 상세히 설명된다.
편광 어셈블리(200)는 편광판(210), 유리 기판(220) 그리고 패턴드 리타더(patterned retarder)(230)를 포함한다.
편광판(210)은 표시 패널(110)의 상부 기판(118) 상에 부착되는 검광자(analyzer)로써 표시 패널(110)의 액정층(116)을 투과하여 입사되는 빛에서 특정 선편광만을 투과시킨다.
유리 기판(220)은 편광판(210)을 지지하기 위하여 편광판(210)과 일체형으로 구성될 수 있다. 패턴드 리타더(230)는 라인 바이 라인(line by line) 형태로 교대로 배치된 제1 리타더 패턴들과 제2 리타더 패턴들을 구비한다. 제1 및 제2 리타더 패턴들은 편광판(210)의 투과축(transmission axis)과 각각 +45도 및 -45도 각도를 이루도록 매 라인마다 번갈아 배치된다. 제1 및 제2 리타더 패턴들 각각은 복굴절 매질(birefringence medium)을 이용하여 광의 위상을 λ/4만큼 지연시킨다. 제1 리타더 패턴의 광축과 제2 리타더 패턴의 광축은 서로 직교한다. 따라서, 제1 리타더 패턴은 표시 패널(110)에서 좌안 영상이 표시되는 라인과 대향하도록 배치되어 좌안 영상의 빛을 제1 편광(원편광 또는 선편광)으로 변환한다. 제2 리타더 패턴은 표시 패널(110)에서 우안 영상이 표시되는 라인과 대향하도록 배치되어 우안 영상의 빛을 제2 편광(원편광 또는 선편광)으로 변환한다. 예컨대, 제1 리타더 패턴은 좌원 편광을 투과하는 편광 필터로 구현될 수 있고, 제2 리타더 패턴은 우원 편광을 투과하는 편광 필터로 구현될 수 있다.
편광 안경(300)의 좌안에는 제1 편광 성분만을 통과시키는 편광 필름이 배치되고, 우안에는 제2 편광 성분만을 통과시키는 편광 필름이 배치된다. 따라서 편광 안경(300)을 착용한 관찰자는 좌안으로 좌안 영상만을 보게 되고, 우안으로 우안 영상만을 보게 되어 표시패널(110)에 표시된 영상을 입체 영상으로 느끼게 된다.
도 3은 도 2에 도시된 표시 패널의 상부 기판에 배열된 서브 픽셀들 및 제1 및 제2 게이트 드라이버들을 보여주는 도면이다.
도 3을 참조하면, 표시 패널(110)에는 복수의 데이터 라인들(D1-Dm) 및 게이트 라인들(G1-Gn)의 교차 영역에 각각 형성된 픽셀 전극들(PX11-PXnm) 및 박막 트랜지스터들(T1-Tnm)을 포함한다. 서브 픽셀은 하나의 픽셀 전극 및 하나의 박막 트랜지스터를 포함한다. 예컨대, 픽셀 전극(PX11)과 박막 트랜지스터(T11)는 하나의 서브 픽셀을 구성한다. 하나의 픽셀은 게이트 라인들(G1-Gn)이 신장된 제1 방향(X1)으로 연속하여 배열된 3개의 서브 픽셀들을 포함한다. 예컨대, 제1 픽셀(P11)은 픽셀 전극들(PX11, PX12, PX13)과 박막 트랜지스터들(T11, T12, T13)을 포함하고, 제2 픽셀(P21)은 픽셀 전극들(PX21, PX22, PX23)과 박막 트랜지스터들(T21, T22, T23)을 포함한다. 픽셀 전극들(PX11-PXnm)은 제1 게이트 드라이버(140)와 인접한 픽셀 전극(PX11)부터 제1 방향(X1)으로 순차적으로 각각 레드, 그린 및 블루를 표시하기 위한 픽셀 전극들이다. 예컨대, 픽셀 전극들(PX11, PX12, PX13) 각각은 레드, 그린 및 블루를 표시하기 위한 픽셀 전극이다. 도면에 도시되지 않았으나, 서브 픽셀들 각각은 픽셀 전극과 박막 트랜지스터뿐만 아니라 스토리지 커패시터를 더 포함할 수 있다.
제1 게이트 드라이버(140)는 표시 패널(110)의 좌측에 배열되고, 제2 게이트 드라이버(150)는 표시 패널(110)의 우측에 배열된다. 제1 게이트 드라이버(140)는 k(k는 n/2인 양의 정수)개의 ASG 회로들(LASG1-LASGk)을 포함하며, 제2 게이트 드라이버(150)는 k개의 ASG 회로들(RASG1-RASGk)을 포함한다. ASG 회로들(LASG1-LASGk) 각각은 제1 게이트 라인들(G1, G3, ..., Gn-1)을 구동하고, ASG 회로들(RASG1-RASGk) 각각은 제2 게이트 라인들(G2, G4, ..., Gn)을 구동한다.
제1 및 제2 게이트 드라이버(140, 150)가 표시 패널(110)의 양측에 분리되어 배열됨으로써 제1 및 제2 게이트 드라이버(140, 150) 각각의 제1 방향(X1)의 회로 폭을 축소시킬 수 있다. 그러므로 내로우 베젤(narrow bazel)을 구현하는 것이 더욱 용이하다.
표시 패널(110)의 상단으로부터 제2 방향(X2)으로 홀수 번째 박막 트랜지스터들의 게이트 단자는 제1 게이트 드라이버(140)로부터 신장된 홀수 번째 게이트 라인들 즉, 제1 게이트 라인들(G1, G3, ..., Gn-1)에 연결된다. 표시 패널(110)의 상단으로부터 제2 방향(X2)으로 짝수 번째 박막 트랜지스터들의 게이트 단자는 제1 게이트 드라이버(140)로부터 신장된 짝수 번째 게이트 라인들 즉, 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된다. 제1 픽셀들(P11 - Pn-11)은 제1 게이트 라인들(G1, G3, ..., Gn-1)에 연결되고, 제2 픽셀들(P21-Pn1)은 제2 게이트 라인들(G2, G4, ..., Gn)에 연결된다.
2D 표시 모드 동안에 제1 게이트 드라이버(140)는 제1 게이트 라인들(G1, G2, ..., Gn-1)을 구동하고, 그리고 제2 게이트 드라이버(150)는 제2 게이트 라인들(G2, G4, ..., Gn)을 구동한다. 반면 3D 표시 모드 동안에 제1 게이트 드라이버(140)는 제1 게이트 라인들(G1, G2, ..., Gn-1)을 구동하고, 그리고 제2 게이트 드라이버(150)는 제2 게이트 라인들(G2, G4, ..., Gn)을 구동하지 않는다. 그러므로 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된 제2 픽셀들(P21-Pn1)은 블랙 영상을 표시하게 된다. 제1 픽셀들((P11 - Pn-11)이 3D 영상을 표시하는 동안 제2 픽셀들(P21-Pn1)이 블랙 영상을 표시하므로 제2 서브 픽셀들(P21-Pn1)은 블랙 스트라이프로 기능한다. 블랙 스트라이프는 3D 영상이 표시될 때 상하 시야각을 넓히므로 제1 서브 픽셀들 간의 크로스토크(crosstalk)를 최소화한다.
도 4는 2D 표시 모드에서 도 3에 도시된 픽셀들의 일부를 보여주는 도면이고, 도 5는 3D 표시 모드에서 도 3에 도시된 픽셀들의 일부를 보여주는 도면이다.
도 4 및 도 5를 참조하면, 제1 픽셀들(P11, P31, P51, P71) 각각의 제2 방향의 길이 즉, 수직 피치(PC1)는 제2 픽셀들(P21, P41, P61, P81) 각각의 수직 피치(PC2)보다 길다. 제2 서브 픽셀의 수직 피치(PC2)는 3D 영상이 표시될 때 상하 시야각과 휘도에 영향을 준다. 그러므로 제1 서브 픽셀의 수직 피치(PC1)와 제2 서브 픽셀의 수직 피치(PC2)는 3D 영상의 상하 시야각과 휘도를 고려하여 적절하게 설계되어야 한다.
2D 표시 모드에서, 도 3 및 4에 도시된 바와 같이, 외부로부터 입력된 제1 영상 신호(RGB)가 제1 게이트 라인들(G1, G3, ..., Gn-1)과 연결된 제1 픽셀들(P11, P31, P51, P71)과 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된 제2 픽셀들(P21, P41, P61, P81)에 표시된다.
3D 표시 모드에서, 도 3 및 5에 도시된 바와 같이, 외부로부터 입력된 제1 영상 신호(RGB)가 제1 게이트 라인들(G1, G3, ..., Gn-1)과 연결된 제1 픽셀들(P11, P31, P51, P71)에 표시되고, 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된 제2 픽셀들(P21, P41, P61, P81)은 블랙 영상을 표시한다. 그러므로 3D 표시 모드에서 제2 픽셀들(P21, P41, P61, P81)은 블랙 스트라이프로 기능한다.
제1 픽셀들(P11, P31, P51, P71) 중 제1 픽셀들(P11, P51)에는 좌안 영상이 표시되고, 제1 픽셀들(P13, P57)에는 우안 영상이 표시된다. 입체 영상 표시 장치(100)는 표시 패널(110)에 좌안 영상과 우안 영상을 교대로 표시하고, 패턴드 리타더(230)의 편광 특성과 사용자가 착용한 편광 안경(도 2, 300)의 편광 특성에 의해서 3D 영상을 구현할 수 있다. 좌안 영상과 우안 영상은 공간적으로 분리되어 있어야 3D 영상이 구현될 수 있는데, 상하 시야각 위치에서 발생되는 크로스토크로 인해 3D 영상의 시인성이 낮아질 수 있다. 예컨대, 사용자가 표시 패널(110)을 정면에서 보는 것이 아니라 위에서 바라보거나 아래에서 바라볼 때 정면 시야각 대비 소정의 각도 이상으로 큰 상하 시야각에서부터 패턴드 리타더(230)를 통과하는 좌안 영상과 우안 영상이 겹쳐보이는 크로스토크가 발생한다. 이 실시예에서는 3D 표시 모드에서 제2 픽셀들(P21, P41, P61, P81)이 액티브 블랙 스트라이프로 기능하므로 좌안 영상이 표시되는 제1 픽셀들(P11, P51)과 우안 영상이 표시되는 제1 픽셀들(P13, P57)을 공간적으로 충분히 분리할 수 있다. 그러므로 입체 영상 표시 장치(100)는 크로스토크의 영향을 최소화할 수 있다.
도 6은 도 1에 도시된 입체 영상 표시 장치의 본 발명의 실시예에 따른 동작을 보여주는 플로우차트이다. 도 7은 2D 표시 모드에서 게이트 라인들 및 데이터 라인의 구동 예를 보여주는 타이밍 도이고, 도 8은 3D 표시 모드에서 게이트 라인들 및 데이터 라인의 구동 예를 보여주는 타이밍 도이다.
도 1 및 도 6 내지 도 8을 참조하면, 전원이 공급되기 시작하거나, 리셋되어서 입체 영상 표시 장치(100)의 동작이 개시되면 타이밍 컨트롤러(120)는 외부로부터 입력되는 모드 신호(MODE)를 판별한다(S110). 모드 신호(MODE)가 2D 표시 모드를 나타내면, 타이밍 컨트롤러(120)는 제1 게이트 드라이버(140)로 제1 수직 동기 시작 신호(STV1) 및 제1 수직 클럭 신호(CPV1)를 제공하고, 제2 게이트 드라이버(150)로 제2 수직 동기 시작 신호(STV2) 및 제2 수직 클럭 신호(CPV2)를 제공한다. 그러므로 제1 게이트 라인들(G1, G3, ..., Gn) 및 제2 게이트 라인들(G2, G4, G6, ..., Gn)이 순차적으로 구동되어서 2D 영상이 표시된다(S120).
만일 모드 신호(MODE)가 3D 표시 모드를 나타내면, 타이밍 컨트롤러(120)는 제1 게이트 드라이버(140)로 제1 수직 동기 시작 신호(STV1) 및 제1 수직 클럭 신호(CPV1)를 제공하고, 제2 게이트 라이버(150)로는 제2 수직 동기 시작 신호(STV2) 및 제2 수직 클럭 신호(CPV2)를 제공하지 않는다. 그러므로 제1 게이트 라인들(G1, G3, ..., Gn-1)이 순차적으로 구동되어서 3D 영상이 표시된다(S130). 3D 표시 모드 동안 제2 게이트 라인들(G2, G4, G6, ..., Gn)이 구동되지 않으므로, 제2 게이트 라인들(G2, G4, G6, ..., Gn)과 연결된 제2 픽셀들(P11-Pn1)은 블랙 영상을 표시한다.
예컨대, 도 7에 도시된 바와 같이, 3D 표시 모드에서 데이터 라인(Di)(여기서, 1≤i≤m)을 구동하는 신호가 240Hz이면, 도 8에 도시된 3D 표시 모드에서 데이터 라인(Di)을 구동하는 신호는 120Hz이어도 충분하다. 타이밍 컨트롤러(120)는 모드 신호(MODE)가 3D 표시 모드를 나타낼 때 제2 영상 신호(DATA)의 주파수를 120Hz로 조정하여 출력할 수 있다.
3D 표시 모드에서 제2 게이트 드라이버(150)가 동작하지 않으므로 입체 표시 장치(100)의 전력 소비는 감소한다. 또한 3D 표시 모드에서 데이터 라인(Di)(여기서, 1≤i≤m)을 구동하는 신호는 3D 표시 모드에 비해 주파수가 낮아도 되므로 입체 표시 장치(100)의 전력 소비는 더욱 감소될 수 있다.
도 9는 3D 표시 모드에서 게이트 라인들 및 데이터 라인의 다른 구동 예를 보여주는 타이밍도이다
도 9를 참조하면, 3D 표시 모드에서 데이터 라인(Di)(여기서, 1≤i≤m)을 구동하는 신호의 주파수는 240Hz이다. 이때 데이터 라인(Di)은 제1 게이트 라인들(G1, G3, ..., Gn-1) 각각이 구동되는 동안 제2 영상 신호(DATA)에 대응하는 계조 전압으로 구동된 후 공통 전압(VCOM)으로 구동된다.
도 10은 3D 표시 모드에서 게이트 라인들 및 데이터 라인의 다른 구동 예를 보여주는 타이밍 도이다.
도 10을 참조하면, 3D 표시 모드에서 제1 게이트 라인들(G1, G3, ..., Gn-1) 각각이 게이트 온 전압으로 구동되는 시간은 2D 표시 모드에서 인접한 2개의 제1 게이트 라인들이 구동되는 시간과 같다.
도 11은 도 1에 도시된 입체 영상 표시 장치가 2D 표시 모드에서 3D 표시 모드로 변경될 때의 동작을 보여주는 플로우차트이다. 도 12는 입체 영상 표시 장치가 2D 표시 모드에서 3D 표시 모드로 변경될 때 게이트 라인들 및 데이터 라인을 구동하는 신호들의 타이밍도이다.
도 11 및 도 12를 참조하면, 타이밍 컨트롤러(120)는 외부로부터 입력되는 모드 신호(MODE)가 2D 표시 모드에서 3D 표시 모드로 변경되는 것으로 감지되면(S210), 소정 프레임동안 표시 패널(110)에 블랙 영상이 표시되도록 제어하는 리프레시 모드를 수행한다(S220). 리프레시 모드는 최소 1프레임에서 수 프레임동안 지속될 수 있다.
리프레시 모드 동안, 타이밍 컨트롤러(120)는 표시 패널(110)의 제1 및 제2 픽셀들(P11-Pnm) 전부에 블랙 영상이 표시되도록 제어하거나 또는 표시 패널(110)의 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된 제2 픽셀들만 블랙 영상이 표시되도록 제어할 수 있다. 타이밍 컨트롤러(120)는 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된 제2 픽셀들이 블랙 영상을 표시하는 동안 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된 제1 픽셀들은 이전 프레임의 2D 영상을 표시하도록 제어할 수 있다.
소정 프레임동안 표시 패널(110)에 블랙 영상이 표시된 후, 타이밍 컨트롤러(120)는 입체 표시 장치(100)가 3D 표시 모드로 동작하도록 제어한다(S230).
3D 표시 모드에서 제2 게이트 라인들(G2, G4, ..., Gn)이 구동되지 않더라도, 리프레시 모드에서 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된 제2 픽셀들이 블랙 영상으로 구동된 바 있으므로, 제2 게이트 라인들(G2, G4, ..., Gn)과 연결된 제2 픽셀들은 계속 블랙으로 표시된다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 입체 영상 표시 장치 110: 표시 패널
112: 하부 편광판 114: 하부 기판
116: 액정층 118: 상부 기판
120: 타이밍 컨트롤러 130: 데이터 드라이버
140: 제1 게이트 드라이버 150: 제2 게이트 드라이버
210: 편광판 220: 유리 기판
230: 패턴드 리타더

Claims (15)

  1. 복수의 데이터 라인들과 복수의 게이트 라인들의 교차 영역에 각각 배치된 복수의 서브 픽셀들과;
    상기 복수의 데이터 라인들을 구동하는 데이터 드라이버와;
    상기 복수의 게이트 라인들 중 제1 게이트 라인들을 구동하는 제1 게이트 드라이버와;
    상기 복수의 게이트 라인들 중 제2 게이트 라인들을 구동하는 제1 게이트 드라이버; 그리고
    외부로부터 입력된 영상 신호 및 제어 신호에 응답해서 상기 데이터 드라이버 그리고 상기 제1 및 제2 게이트 드라이버들을 제어하되, 3D 표시 모드 동안 상기 제2 게이트 드라이버가 상기 제2 게이트 라인들을 구동하지 않도록 제어하는 타이밍 컨트롤러를 포함하는 것을 특징으로 하는 입체 영상 표시 장치.
  2. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는,
    2D 표시 모드 동안 상기 제1 및 제2 게이트 드라이버들이 상기 제1 및 제2 게이트 라인들을 번갈아 순차적으로 구동하도록 제어하는 것을 특징으로 하는 입체 영상 표시 장치.
  3. 제 2 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 2D 표시 모드 동안, 제1 시작 신호 및 제1 게이트 클럭 신호를 상기 제1 게이트 드라이버로 제공하고, 그리고 제2 시작 신호 및 제2 게이트 클럭 신호를 상기 제2 게이트 드라이버로 제공하고,
    상기 3D 표시 모드 동안 상기 제1 시작 신호 및 상기 제1 게이트 클럭 신호를 상기 제1 게이트 드라이버로 제공하는 것을 특징으로 하는 입체 영상 표시 장치.
  4. 제 2 항에 있어서,
    상기 복수의 서브 픽셀들은 상기 제1 게이트 라인들에 연결된 제1 서브 픽셀들 및 상기 제2 게이트 라인들에 연결된 제2 서브 픽셀들을 포함하는 것을 특징으로 하는 입체 영상 표시 장치.
  5. 제 4 항에 있어서,
    상기 타이밍 컨트롤러는,
    2D 표시 모드에서 상기 3D 표시 모드로 변경될 때 소정 프레임 동안 상기 제2 서브 픽셀들에 블랙 영상이 표시되도록 상기 데이터 드라이버 및 상기 제2 게이트 드라이버를 제어한 후 상기 3D 표시 모드로 동작하는 것을 특징으로 하는 입체 영상 표시 장치.
  6. 제 5 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 2D 표시 모드 및 상기 3D 표시 모드를 나타내는 모드 신호에 응답해서 동작하는 것을 특징으로 하는 입체 영상 표시 장치.
  7. 제 1 항에 있어서,
    제1 서브 픽셀들은 상기 제1 게이트 라인의 신장 방향인 제1 방향으로 순차적으로 배열된 레드 서브 픽셀, 그린 서브 픽셀 및 블루 서브 픽셀을 포함하고,
    제2 서브 픽셀들은 상기 제2 방향으로 순차적으로 배열된 레드 서브 픽셀, 그린 서브 픽셀 및 블루 서브 픽셀을 포함하는 것을 특징으로 하는 입체 영상 표시 장치.
  8. 제 7 항에 있어서,
    상기 제1 서브 픽셀들 각각의 제2 방향의 길이는 상기 제2 서브 픽셀들 각각의 상기 제2 방향의 길이보다 길되,
    상기 제2 방향은 상기 데이터 라인들의 신장 방향이고 상기 제1 방향과 직각인 것을 특징으로 하는 입체 영상 표시 장치.
  9. 제 1 항에 있어서,
    상기 제1 및 제2 게이트 드라이버들 각각은 아몰퍼스 실리콘 게이트 회로로 구성되는 것을 특징으로 하는 입체 영상 표시 장치.
  10. 제 9 항에 있어서,
    상기 제1 및 제2 게이트 드라이버들은 상기 복수의 서브 픽셀들을 중심으로 마주보고 배열되는 것을 특징으로 하는 입체 영상 표시 장치.
  11. 복수의 데이터 라인들과 복수의 게이트 라인들의 교차 영역에 각각 배치된 복수의 서브 픽셀들을 포함하는 입체 영상 표시 장치의 동작 방법에 있어서:
    외부로부터 입력된 영상 신호, 제어 신호 및 모드 신호를 수신하는 단계와;
    상기 모드 신호가 3D 표시 모드를 나타낼 때 상기 영상 신호 및 상기 제어 신호에 응답해서 상기 복수의 게이트 라인들 중 제1 게이트 라인들이 순차적으로 구동되도록 제1 게이트 드라이버를 제어하는 단계; 그리고
    상기 모드 신호가 3D 표시 모드를 나타낼 때 상기 복수의 게이트 라인들 중 제2 게이트 라인들이 구동되지 않도록 제2 게이트 드라이버를 제어하는 단계를 포함하는 것을 특징으로 하는 입체 영상 표시 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 모드 신호가 3D 표시 모드를 나타낼 때, 상기 제1 게이트 드라이버를 제어하는 단계는,
    제1 시작 신호 및 제1 게이트 클럭 신호를 상기 제1 게이트 드라이버로 제공하는 것을 특징으로 하는 입체 영상 표시 장치의 동작 방법.
  13. 제 11 항에 있어서,
    상기 모드 신호가 2D 표시 모드를 나타낼 때, 상기 영상 신호 및 상기 제어 신호에 응답해서 상기 복수의 게이트 라인들 중 제1 게이트 라인들이 순차적으로 구동되도록 제1 게이트 드라이버를 제어하는 단계; 그리고
    상기 모드 신호가 2D 표시 모드를 나타낼 때, 상기 영상 신호 및 상기 제어 신호에 응답해서 상기 복수의 게이트 라인들 중 제2 게이트 라인들이 순차적으로 구동되도록 제2 게이트 드라이버를 제어하는 단계를 더 포함하는 것을 특징으로 하는 입체 영상 표시 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 모드 신호가 2D 표시 모드를 나타낼 때, 상기 제1 게이트 드라이버를 제어하는 단계는,
    제1 시작 신호 및 제1 게이트 클럭 신호를 상기 제1 게이트 드라이버로 제공하는 단계를 포함하고,
    상기 모드 신호가 2D 표시 모드를 나타낼 때, 상기 제2 게이트 드라이버를 제어하는 단계는,
    제2 시작 신호 및 제2 게이트 클럭 신호를 상기 제2 게이트 드라이버로 제공하는 단계를 포함하는 것을 특징으로 하는 입체 영상 표시 장치의 동작 방법.
  15. 제 11 항에 있어서,
    상기 모드 신호가 2D 표시 모드에서 상기 3D 표시 모드로 변경될 때 소정 프레임 동안 상기 제1 및 제2 게이트 라인들 각각에 연결된 픽셀들에 블랙 영상이 표시되도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 입체 영상 표시 장치의 동작 방법.
KR1020120031865A 2012-03-28 2012-03-28 입체 영상 표시 장치 및 그것의 구동 방법 KR20130109816A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120031865A KR20130109816A (ko) 2012-03-28 2012-03-28 입체 영상 표시 장치 및 그것의 구동 방법
US13/602,863 US8976083B2 (en) 2012-03-28 2012-09-04 Three-dimensional image display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120031865A KR20130109816A (ko) 2012-03-28 2012-03-28 입체 영상 표시 장치 및 그것의 구동 방법

Publications (1)

Publication Number Publication Date
KR20130109816A true KR20130109816A (ko) 2013-10-08

Family

ID=49234354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120031865A KR20130109816A (ko) 2012-03-28 2012-03-28 입체 영상 표시 장치 및 그것의 구동 방법

Country Status (2)

Country Link
US (1) US8976083B2 (ko)
KR (1) KR20130109816A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042102A (ko) * 2013-10-10 2015-04-20 엘지디스플레이 주식회사 디스플레이 장치 및 이의 구동 방법
KR20150071522A (ko) * 2013-12-18 2015-06-26 엘지디스플레이 주식회사 표시장치
KR20170077546A (ko) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 표시장치
US9774846B2 (en) 2014-08-22 2017-09-26 Samsung Display Co., Ltd. Display device including gate driver including repetition units of stages

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171520B2 (en) * 2011-11-21 2015-10-27 Boe Technology Group Co., Ltd. Array substrate, method for controlling the same and display panel including the array substrate
CN102982741A (zh) * 2012-12-10 2013-03-20 京东方科技集团股份有限公司 阵列基板、3d显示装置及其驱动方法
CN102981339B (zh) * 2012-12-10 2016-12-21 京东方科技集团股份有限公司 阵列基板、3d显示装置及其驱动方法
TWI519823B (zh) * 2013-08-29 2016-02-01 中華映管股份有限公司 立體顯示面板與應用其之對位方法與立體顯示方法
CN104077995B (zh) 2014-06-30 2017-01-04 上海天马微电子有限公司 Tft阵列基板、显示面板及显示装置
CN104157249B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种显示面板的栅极驱动装置及显示装置
KR20160037637A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 입체 영상 모드의 선택적 제어가 가능한 ｄｄｉ
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN104409036B (zh) * 2014-12-16 2017-01-11 上海天马微电子有限公司 一种显示面板和显示装置
CN104581131B (zh) * 2015-01-30 2017-07-07 京东方科技集团股份有限公司 像素结构、阵列基板及其控制方法和显示器件
CN105070266B (zh) * 2015-09-11 2017-11-10 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
US10262622B2 (en) * 2015-12-15 2019-04-16 Apple Inc. Low power display on mode for a display device
JP6639348B2 (ja) * 2016-07-20 2020-02-05 シナプティクス・ジャパン合同会社 表示制御デバイス及び表示パネルモジュール
CN112188181B (zh) * 2019-07-02 2023-07-04 中强光电股份有限公司 图像显示设备、立体图像处理电路及其同步信号校正方法
JP2023545371A (ja) * 2020-09-17 2023-10-30 リアルフィクション ラブ エーピーエス ３ｄディスプレイ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043314A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 액정 디스플레이 장치
KR20110101522A (ko) * 2010-03-08 2011-09-16 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동방법
KR20120016799A (ko) * 2010-08-17 2012-02-27 엘지디스플레이 주식회사 입체영상 표시장치 및 그 구동방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060087711A (ko) 2005-01-31 2006-08-03 삼성전자주식회사 영상표시장치 및 그 제어방법
KR100893616B1 (ko) * 2006-04-17 2009-04-20 삼성모바일디스플레이주식회사 전자 영상 기기, 2ｄ/3ｄ 영상 표시 장치 및 그 구동방법
TWI850180B (zh) * 2006-09-29 2024-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR100823197B1 (ko) * 2007-03-02 2008-04-18 삼성에스디아이 주식회사 전자 영상 기기 및 그 구동방법
KR101546828B1 (ko) 2008-06-10 2015-08-24 엘지전자 주식회사 디스플레이 장치
WO2010082479A1 (ja) 2009-01-19 2010-07-22 パナソニック株式会社 画像表示装置および画像表示方法
KR101354329B1 (ko) * 2009-04-17 2014-01-22 엘지디스플레이 주식회사 영상표시장치
KR101577826B1 (ko) 2009-05-27 2015-12-16 엘지디스플레이 주식회사 영상표시장치 및 그 구동방법
KR20110029948A (ko) 2009-09-17 2011-03-23 삼성전자주식회사 입체 영상 표시 방법 및 이를 수행하기 위한 입체 영상 표시 장치
JP2011076034A (ja) * 2009-10-02 2011-04-14 Sony Corp 画像表示装置およびその駆動方法
KR101615770B1 (ko) 2009-11-24 2016-05-13 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동방법
KR101356321B1 (ko) 2010-02-19 2014-01-29 엘지디스플레이 주식회사 영상표시장치
KR101596970B1 (ko) 2010-03-26 2016-02-23 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체 영상 표시장치
KR101279657B1 (ko) 2010-03-31 2013-06-27 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동방법
KR101685590B1 (ko) * 2010-05-18 2016-12-13 삼성디스플레이 주식회사 입체 영상 표시 장치
KR101268966B1 (ko) * 2010-12-20 2013-05-30 엘지디스플레이 주식회사 영상표시장치
KR101477967B1 (ko) * 2012-03-12 2014-12-31 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101970537B1 (ko) * 2012-04-12 2019-04-22 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043314A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 액정 디스플레이 장치
KR20110101522A (ko) * 2010-03-08 2011-09-16 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동방법
KR20120016799A (ko) * 2010-08-17 2012-02-27 엘지디스플레이 주식회사 입체영상 표시장치 및 그 구동방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042102A (ko) * 2013-10-10 2015-04-20 엘지디스플레이 주식회사 디스플레이 장치 및 이의 구동 방법
KR20150071522A (ko) * 2013-12-18 2015-06-26 엘지디스플레이 주식회사 표시장치
US9774846B2 (en) 2014-08-22 2017-09-26 Samsung Display Co., Ltd. Display device including gate driver including repetition units of stages
KR20170077546A (ko) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20130257925A1 (en) 2013-10-03
US8976083B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
KR20130109816A (ko) 입체 영상 표시 장치 및 그것의 구동 방법
KR101268966B1 (ko) 영상표시장치
KR101325302B1 (ko) 입체 영상 표시장치와 그 구동방법
KR102279353B1 (ko) 표시패널
KR101224462B1 (ko) 영상표시장치 및 그 구동방법
KR101829455B1 (ko) 영상표시장치 및 그의 구동방법
JP2012234176A (ja) 立体映像表示装置とその駆動方法
KR101613724B1 (ko) 표시장치
KR20110104861A (ko) 영상표시장치
KR20130037580A (ko) 입체 영상 표시장치
KR101864448B1 (ko) 영상표시장치
KR20110109405A (ko) 입체 영상 표시장치와 그 구동방법
KR101224461B1 (ko) 입체 영상 표시장치와 그 구동방법
KR20130037587A (ko) 입체 영상 표시장치
KR101988521B1 (ko) 영상표시장치
KR101643000B1 (ko) 입체영상 표시장치 및 그 구동방법
KR101901358B1 (ko) 액정표시장치와 그를 이용한 입체영상 표시장치
KR101285540B1 (ko) 입체 영상 표시장치와 그 구동방법
KR20120070986A (ko) 영상표시장치
KR101797763B1 (ko) 영상표시장치 및 그의 구동방법
KR101779598B1 (ko) 입체영상 표시장치
KR101318761B1 (ko) 영상표시장치
KR20110072217A (ko) 시야각 제어 액정 표시 장치 및 이의 구동 방법
KR102034044B1 (ko) 입체 영상 표시 장치 및 그의 구동 방법
KR101948894B1 (ko) 입체영상 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120328

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120912

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170131

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120328

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180511

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180712

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180511

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I