[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130078224A - Programmable gamma correction circuit and source driving integrated circuit including the circuit - Google Patents

Programmable gamma correction circuit and source driving integrated circuit including the circuit Download PDF

Info

Publication number
KR20130078224A
KR20130078224A KR1020110147041A KR20110147041A KR20130078224A KR 20130078224 A KR20130078224 A KR 20130078224A KR 1020110147041 A KR1020110147041 A KR 1020110147041A KR 20110147041 A KR20110147041 A KR 20110147041A KR 20130078224 A KR20130078224 A KR 20130078224A
Authority
KR
South Korea
Prior art keywords
buffer
gamma correction
output terminal
power source
decoding
Prior art date
Application number
KR1020110147041A
Other languages
Korean (ko)
Inventor
손영준
김지훈
김상우
김유성
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020110147041A priority Critical patent/KR20130078224A/en
Priority to PCT/KR2012/011811 priority patent/WO2013100737A1/en
Publication of KR20130078224A publication Critical patent/KR20130078224A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)

Abstract

PURPOSE: Programmable gamma correction circuit and source driving integrated circuit are provided to reduce power consumption by making first and second power not flow through a resistor string. CONSTITUTION: A first resistor string (310) includes a plurality of resistors serially connected between an output terminal of a first buffer and an output terminal of a second buffer. A second resistor string (340) includes a plurality of resistors serially connected between the output terminal of the first buffer and the output terminal of the second buffer. A decoding block (320) outputs a plurality of decoding voltages decoding a part of node voltage in the node voltages of the plurality of serial resistors comprising the first resistor string. A buffering block (330) buffers the plurality of decoding voltages and transmits to the corresponding node in the nodes of the plurality of resistors.

Description

프로그래머블 감마보정회로 및 상기 회로를 포함하는 소스구동 집적회로 {Programmable gamma correction circuit and source driving integrated circuit including the circuit} Programmable gamma correction circuit and source driving integrated circuit including the circuit

본 발명은 감마보정회로에 관한 것으로, 특히 외부로부터 인가되는 전원의 전압준위와 동일한 전압준위를 가지는 전원을 감마보정회로의 저항스트링에 공급할 수 있는 프로그래머블 감마보정회로 및 이를 포함하는 소스구동 집적회로에 관한 것이다.
The present invention relates to a gamma correction circuit, and more particularly, to a programmable gamma correction circuit capable of supplying a power supply having a voltage level equal to that of an external power source to a resistance string of a gamma correction circuit, and a source driving integrated circuit including the same. It is about.

디스플레이어는 휘도가 입력신호와 선형관계를 가져야 이상적이지만 실제의 디스플레이어는 선형 입력 밝기에 대해 비선형의 출력 밝기를 나타낸다. 이것을 해결하기 위해 감마 보정을 수행한 다음 신호를 전송한다. Ideally, the display should have a linear relationship with the input signal, but the actual display will exhibit a nonlinear output brightness with respect to the linear input brightness. To solve this, perform gamma correction and then send the signal.

도 1은 디스플레이어의 감마 특성 및 감마보정특성을 나타낸다. 1 shows gamma characteristics and gamma correction characteristics of a display.

도 1을 참조하면, 디스플레이어의 격자에 가하는 전압과 발광 출력이 도 1의 하단에 도시된 특성 곡선과 같은 모양으로 되어 있으므로, 이러한 특성을 도 1의 상단에 도시된 감마 보정 특성 곡선을 이용하여 보정함으로써 입력과 출력이 비례하게 된다. 보통, 카메라의 전치 증폭기(Pre-Amplifier)와 컬러 인코더(Color encoder) 사이에 넣는다. Referring to FIG. 1, since the voltage applied to the display lattice and the light emission output have the same shape as the characteristic curve shown at the bottom of FIG. 1, the characteristic is obtained by using the gamma correction characteristic curve shown at the top of FIG. 1. The correction makes the input and output proportional. Usually, it is placed between the camera's pre-amplifier and the color encoder.

도 2는 종래의 감마보정회로를 나타낸다. 2 shows a conventional gamma correction circuit.

도 2를 참조하면, 종래의 감마보정회로(200)는, 제1저항스트링(210), 디코딩블록(220), 버퍼링블록(230) 및 제2저항스트링(240)를 포함한다. Referring to FIG. 2, the conventional gamma correction circuit 200 includes a first resistance string 210, a decoding block 220, a buffering block 230, and a second resistance string 240.

제1저항스트링(210)은 제1전원(VGPI1) 및 제2전원(VGPI2) 사이에 직렬로 연결된 복수 개의 저항(R)을 포함한다. 디코딩블록(220)은 제1저항스트링(210)을 구성하는 복수 개의 저항들 사이의 노드전압들을 디코딩하여 복수 개의 디코딩 전압을 출력한다. 버퍼링블록(230)은 제1전원(VGPI1), 제2전원(VGPI2) 및 복수 개의 디코딩 전압을 버퍼링한다. 제2저항스트링(240)은 버퍼링된 제1전원(VGPI1) 및 버퍼링된 제2전원(VGPI2) 사이에 직렬로 연결된 복수 개의 저항(R)들을 포함하며, 일부의 저항 사이에는 버퍼링된 디코딩 전압이 인가된다. 디코딩블록(220)에는 2개의 디코더(221, 222)가 설치되어 있고, 버퍼링블록(230)에는 4개의 버퍼(231 ~234)가 포함되어 있다. The first resistance string 210 includes a plurality of resistors R connected in series between the first power source VGPI1 and the second power source VGPI2. The decoding block 220 decodes node voltages between a plurality of resistors constituting the first resistance string 210 and outputs a plurality of decoding voltages. The buffering block 230 buffers the first power source VGPI1, the second power source VGPI2, and a plurality of decoding voltages. The second resistance string 240 includes a plurality of resistors R connected in series between the buffered first power source VGPI1 and the buffered second power source VGPI2, and a buffered decoding voltage is applied between some of the resistors. Is approved. The decoding block 220 includes two decoders 221 and 222, and the buffering block 230 includes four buffers 231 to 234.

도 2에 도시된 2개의 저항(R1, R4)는 LOG(Line On Glass)를 이용하여 유리기판에 배치된 집적회로 내부(점선 오른쪽)의 감마보정회로에 외부(점선 왼쪽)에서 제1전원(VGPI1) 및 제2전원(VGPI2)을 인가할 때의 LOG 저항을 의미하며, 나머지 2개의 저항(R2, R3)은 집적회로 내부의 금속라인의 저항을 의미한다. The two resistors R1 and R4 shown in FIG. 2 are connected to the gamma correction circuit inside the integrated circuit (dotted right) disposed on the glass substrate using a line on glass (LOG). VGPI1) and the LOG resistor when the second power source VGPI2 is applied, and the remaining two resistors R2 and R3 represent resistances of metal lines in the integrated circuit.

도 2를 참조하면, 제1전원(VGPI1)과 제2전원(VGPI2)은 2개의 저항(R1, R2), 제1저항스트링(210) 및 2개의 저항(R3, R4)으로 연결되어 있으므로, 저항들의 연결경로(화살표)로 전류가 흐르게 되며, 저항(R2)과 제1저항스트링(210)의 공통노드(N1)의 전압준위는 제1전원(VGPI1) 보다 상대적으로 낮게 되고, 제1저항스트링(210)과 저항(R3)의 공통노드(N2)의 전압준위는 제2전원(VGPI2)에 비해 상대적으로 높게 된다. Referring to FIG. 2, since the first power source VGPI1 and the second power source VGPI2 are connected with two resistors R1 and R2, the first resistor string 210, and two resistors R3 and R4. Current flows through the connection path (arrow) of the resistors, and the voltage level of the common node N1 of the resistor R2 and the first resistor string 210 is lower than that of the first power source VGPI1, and the first resistor is The voltage level of the common node N2 of the string 210 and the resistor R3 is relatively higher than that of the second power source VGPI2.

따라서 제1전원(VGPI1) 보다 상대적으로 낮은 전압준위를 가지는 공통노드(N1)의 전압 및 제2전원(VGPI2)보다 상대적으로 높은 전압준위를 가지는 공통노드(N2)이 전압을 제1버퍼(231) 및 제4버퍼(234)로 각각 버퍼링하는 경우, 제2저항스트링(240)에는 설계시 고려한 전압준위에 비해 상대적으로 높고 상대적으로 낮은 전압준위를 가지는 2개의 전원이 공급되므로, 정확한 감마보정이 구현되지 못하는 문제가 발생한다.
Accordingly, the voltage of the common node N1 having a voltage level lower than that of the first power source VGPI1 and the common node N2 having a voltage level relatively higher than that of the second power source VGPI2 may set the voltage to the first buffer 231. ) And the fourth buffer 234, respectively, the second resistance string 240 is supplied with two power sources having a relatively high and relatively low voltage level compared to the voltage level considered in the design, so that accurate gamma correction is achieved. There is a problem that can not be implemented.

본 발명이 해결하고자 하는 기술적 과제는, 감마보정회로를 구성하는 저항스트링의 양 단자에 공급하는 2개의 전원의 전압준위를 외부에서 인가되는 전원의 전압준위와 동일하게 하는 프로그래머블 감마보정회로를 제공하는 것에 있다.
The technical problem to be solved by the present invention is to provide a programmable gamma correction circuit for equalizing the voltage levels of the two power supplies supplied to both terminals of the resistance string constituting the gamma correction circuit. Is in.

본 발명이 해결하고자 하는 다른 기술적 과제는, 상기 프로그래머블 감마보정회로를 포함하는 소스구동 집적회로를 제공하는 것에 있다.
Another technical problem to be solved by the present invention is to provide a source driving integrated circuit including the programmable gamma correction circuit.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시 예에 따른 프로그래머블 감마보정회로는 제1버퍼, 제2버퍼, 제1저항스트링, 제2저항스트링, 디코딩블록 및 버퍼링블록을 구비한다. 상기 제1버퍼는 제1전원을 버퍼링한다. 상기 제2버퍼는 제2전원을 버퍼링한다. 상기 제1저항스트링은 상기 제1버퍼의 출력단자 및 상기 제2버퍼의 출력단자 사이에 직렬로 연결된 복수 개의 저항을 포함한다. 상기 제2저항스트링은 상기 제1버퍼의 출력단자 및 상기 제2버퍼의 출력단자 사이에 직렬로 연결된 복수 개의 저항을 포함한다. 상기 디코딩블록은 상기 제1저항스트링를 구성하는 복수 개의 직렬 저항들의 노드 전압들 중 일부의 노드전압을 디코딩한 복수 개의 디코딩 전압들을 출력한다. 상기 버퍼링블록은 상기 복수 개의 디코딩 전압들을 각각 버퍼링하여 상기 제2저항스트링를 구성하는 복수 개의 저항들의 노드들 중 해당 노드에 전달한다.
The programmable gamma correction circuit according to an exemplary embodiment of the present invention includes a first buffer, a second buffer, a first resistance string, a second resistance string, a decoding block, and a buffering block. The first buffer buffers a first power source. The second buffer buffers a second power source. The first resistance string includes a plurality of resistors connected in series between an output terminal of the first buffer and an output terminal of the second buffer. The second resistance string includes a plurality of resistors connected in series between the output terminal of the first buffer and the output terminal of the second buffer. The decoding block outputs a plurality of decoding voltages obtained by decoding node voltages of some of the node voltages of the plurality of series resistors constituting the first resistance string. The buffering block buffers the plurality of decoding voltages and transfers the decoded voltages to corresponding ones of nodes of the plurality of resistors constituting the second resistance string.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시 예에 따른 소스구동 집적회로는, 상기 프로그래머블 감마보정회로를 포함한다.
Source driving integrated circuit according to an embodiment of the present invention for achieving the other technical problem includes the programmable gamma correction circuit.

본 발명에 따른 감마보정회로는 제1전원(VGPI1) 및 제2전원(VGPI2)이 저항스트링을 통해 전류가 흐르지 않기 때문에, 소비되는 전력도 감소시킬 수 있을 뿐만 아니라, 감마보정특성을 나타내는 저항스트링의 양 단자에 인가되는 전압의 전압준위도 외부로부터 공급되는 제1전원(VGPI1) 및 제2전원(VGPI2)의 전압준위와 동일하므로, 감마보정을 정확하게 수행할 수 있는 장점이 있다.
In the gamma correction circuit according to the present invention, since the current does not flow through the resistance strings of the first power source VGPI1 and the second power source VGPI2, not only the power consumed can be reduced but also the resistance strings exhibiting gamma correction characteristics. Since the voltage level of the voltage applied to both terminals of the same as the voltage level of the first power supply (VGPI1) and the second power supply (VGPI2) supplied from the outside, there is an advantage that the gamma correction can be performed accurately.

도 1은 디스플레이어의 감마 특성 및 감마보정특성을 나타낸다.
도 2는 종래의 감마보정회로를 나타낸다.
도 3은 본 발명에 따른 프로그래머블 감마보정회로를 나타낸다.
도 4는 도 3에 도시된 버퍼의 회로도이다. 1 shows gamma characteristics and gamma correction characteristics of a display.
2 shows a conventional gamma correction circuit.
3 shows a programmable gamma correction circuit in accordance with the present invention.
4 is a circuit diagram of the buffer shown in FIG. 3.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. In order to fully understand the present invention and the operational advantages of the present invention and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings, which are provided for explaining exemplary embodiments of the present invention, and the contents of the accompanying drawings.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference symbols in the drawings denote like elements.

도 3은 본 발명에 따른 프로그래머블 감마보정회로를 나타낸다. 3 shows a programmable gamma correction circuit in accordance with the present invention.

도 3을 참조하면, 본 발명에 다른 프로그래머블 감마보정회로(300)는, 제1저항스트링(310), 디코딩블록(320), 버퍼링블록(330), 제2저항스트링(340), 제1버퍼(350) 및 제2버퍼(360)를 포함한다. Referring to FIG. 3, the programmable gamma correction circuit 300 according to the present invention includes a first resistance string 310, a decoding block 320, a buffering block 330, a second resistance string 340, and a first buffer. 350 and the second buffer 360.

제1버퍼(350)는 제1전원(VGPI1)을 버퍼링한다. 제2버퍼(360)는 제2전원(VGPI2)을 버퍼링한다. 제1저항스트링(310)은 제1버퍼(350)의 출력단자(N4) 및 제2버퍼(360)의 출력단자(N6) 사이에 직렬로 연결된 복수 개의 저항(R)을 포함한다. 제2저항스트링(320)은 제1버퍼(350)의 출력단자(N4) 및 제2버퍼(360)의 출력단자(N6) 사이에 직렬로 연결된 복수 개의 저항(R)을 포함한다. 디코딩블록(320)은 제1저항스트링(310)를 구성하는 복수 개의 직렬 저항들의 노드 전압들 중 일부의 노드전압을 디코딩한 복수 개의 디코딩 전압들을 출력한다. 버퍼링블록(330)은 복수 개의 디코딩 전압들을 각각 버퍼링하여 제2저항스트링(320)를 구성하는 복수 개의 저항들의 노드들 중 해당 노드에 전달한다. The first buffer 350 buffers the first power source VGPI1. The second buffer 360 buffers the second power source VGPI2. The first resistance string 310 includes a plurality of resistors R connected in series between the output terminal N4 of the first buffer 350 and the output terminal N6 of the second buffer 360. The second resistance string 320 includes a plurality of resistors R connected in series between the output terminal N4 of the first buffer 350 and the output terminal N6 of the second buffer 360. The decoding block 320 outputs a plurality of decoding voltages obtained by decoding node voltages of some of the node voltages of the plurality of series resistors constituting the first resistance string 310. The buffering block 330 buffers each of the plurality of decoding voltages and transfers the decoded voltages to the corresponding ones of the nodes of the plurality of resistors constituting the second resistance string 320.

도 3에 도시된2개의 저항(R1, R4)는 LOG(Line On Glass)를 이용하여 유리기판에 배치된 집적회로 내부(점선 오른쪽)의 감마보정회로에 외부(점선 왼쪽)에서 제1전원(VGPI1) 및 제2전원(VGPI2)을 인가할 때의 LOG 저항을 의미하며, 나머지 2개의 저항(R2, R3)은 집적회로 내부의 금속라인의 저항을 의미한다. 여기서 집적회로는 디스플레이어를 구동하는데 사용되는 소스구동 집적회로를 포함한다. The two resistors R1 and R4 shown in FIG. 3 are connected to a gamma correction circuit inside an integrated circuit (dotted right) disposed on a glass substrate using a line on glass (LOG). VGPI1) and the LOG resistor when the second power source VGPI2 is applied, and the remaining two resistors R2 and R3 represent resistances of metal lines in the integrated circuit. The integrated circuit here includes a source driven integrated circuit used to drive the display.

여기서 제1전원(VGPI1)은 제2전원(VGPI2)에 비해 상대적으로 높은 전압준위를 가진다. 예를 들면, 제1전원(VGPI1)이 동작전원과 동일한 전압준위를 가질 경우, 제2전원(VGPI2)은 접지전압 또는 동작전원과 접지전압 사이의 임의의 전압이 될 수 있다.
The first power source VGPI1 has a relatively high voltage level compared to the second power source VGPI2. For example, when the first power source VGPI1 has the same voltage level as the operating power source, the second power source VGPI2 may be a ground voltage or an arbitrary voltage between the operating power source and the ground voltage.

도 4는 도 3에 도시된 버퍼의 회로도이다. 4 is a circuit diagram of the buffer shown in FIG. 3.

도 4를 참조하면, 제1버퍼(350) 및 제2버퍼(360)는 포지티브 입력단자(+)에 제1전원(VGPI1)이 인가되고 네거티브 입력단자(-)와 출력단자가 연결된 증폭기(401)로 간단하게 구현할 수 있다. 특히, MOS 트랜지스터를 이용하여 증폭기를 구현하는 경우 2개의 입력단자는 모두 MOS 트랜지스터의 게이트에 연결되며, 게이트는 게이트 산화막으로 기판과 분리되어 있으므로 직류전류의 흐름은 차단된다.
Referring to FIG. 4, the first buffer 350 and the second buffer 360 are provided with a first power supply VGPI1 applied to a positive input terminal (+), and an amplifier 401 connected to a negative input terminal (−) and an output terminal. It is simple to implement. In particular, when an amplifier is implemented using a MOS transistor, both input terminals are connected to a gate of the MOS transistor, and since the gate is separated from the substrate by a gate oxide, the flow of DC current is blocked.

이하에서는 도 3에 도시된 본 발명에 따른 감마보정회로(300)의 동작에 대하여 도 4를 참조하여 설명한다. Hereinafter, an operation of the gamma correction circuit 300 according to the present invention shown in FIG. 3 will be described with reference to FIG. 4.

도 3을 참조하면, 소스구동 집적회로(점선 오른쪽)에 공급되는 제1전원(VGPI1)은 2개의 저항(R1, R2)을 경유하여 제1버퍼(350)의 포지티브 입력단자(+)에 연결되어 있다. 제2전원(VGPI2)은 2개의 저항(R3, R4)을 경유하여 제2버퍼(360)의 포지티브 입력단자(+)에 연결되어 있다. Referring to FIG. 3, the first power source VGPI1 supplied to the source driving integrated circuit (dotted right) is connected to the positive input terminal (+) of the first buffer 350 through two resistors R1 and R2. It is. The second power source VGPI2 is connected to the positive input terminal (+) of the second buffer 360 via two resistors R3 and R4.

도 4를 참조하면, 제1버퍼(350) 및 제2버퍼(360)로는 증폭기(401)가 사용되는데, 증폭기는 입력 임피던스는 무한대이므로 증폭기의 입력단자로는 전류가 흐르지 않게 되어, 제1전원(VGPI1)으로부터 제2전원(VGPI2)으로 흐르는 전류경로(화살표)는 차단된다(X표시). 따라서 제1전원(VGPI1)의 전압준위와 제1버퍼(350)의 입력단자(N3)의 전압준위는 동일하게 되고, 제2전원(VGPI2)의 전압준위와 제2버퍼(360)의 입력단자(N5)의 전압준위는 동일하게 된다. Referring to FIG. 4, an amplifier 401 is used as the first buffer 350 and the second buffer 360. Since the input impedance of the amplifier is infinite, no current flows through the input terminal of the amplifier. The current path (arrow) flowing from VGPI1 to the second power source VGPI2 is cut off (X mark). Therefore, the voltage level of the first power source VGPI1 and the voltage level of the input terminal N3 of the first buffer 350 are the same, and the voltage level of the second power source VGPI2 and the input terminal of the second buffer 360 are the same. The voltage level of (N5) becomes the same.

버퍼는 입력전압과 출력전압이 동일한 소자이므로, 제1버퍼(350)의 입력단자(N3) 및 출력단자(N4)의 전압준위는 동일하고, 제2버퍼(360)의 입력단자(N5) 및 출력단자(N6)의 전압준위는 동일하게 된다. Since the buffer has the same input voltage and output voltage, the voltage levels of the input terminal N3 and the output terminal N4 of the first buffer 350 are the same, and the input terminal N5 and the second buffer 360 are the same. The voltage level of the output terminal N6 becomes the same.

상기와 같은 이유로 제2저항스트링(340)의 양 단자에 공급되는 전압준위는 제1전원(VGPI1) 및 제2전원(VGPI2)의 전압준위와 동일하게 된다. For this reason, the voltage level supplied to both terminals of the second resistance string 340 is equal to the voltage level of the first power source VGPI1 and the second power source VGPI2.

도 3에 도시된 제2저항스트링(340)은 제1전원(VGPI1) 및 제2전원(VGPI2) 사이에 설치되어 있으므로, 최저 전압은 제2전원(VGPI2)이 되고 최고 전압은 제1전원(VGPI1)이 된다. 만일 디코딩블록(330)으로부터 디코딩 전압이 제2저항스트링(340)의 직렬 저항들의 임의의 공통노드에 인가되지 않는 경우, 임의의 노드의 전압은 제1전원(VGPI1) 및 제2전원(VGPI2)을 연결하는 직선선분 중 한곳에 대응되는 전압준위를 가질 것이다. Since the second resistance string 340 shown in FIG. 3 is installed between the first power source VGPI1 and the second power source VGPI2, the lowest voltage is the second power source VGPI2 and the highest voltage is the first power source ( VGPI1). If the decoding voltage from the decoding block 330 is not applied to any common node of the series resistors of the second resistance string 340, the voltage of any node is the first power source VGPI1 and the second power source VGPI2. It will have a voltage level corresponding to one of the straight lines connecting.

상술한 바와 같이, 본 발명에 따른 감마보정회로가 도 1에 도시한 바와 같이 포물선의 형태를 가지는 디스플레이어의 감마특성에 반대되는 특성을 나타내도록 하기 위해서는, 직렬로 연결된 저항의 임의 노드에서의 전압준위는 디스플레이어의 감마특성과 반대되는 감마보정특성을 가지도록 하여야 한다. As described above, in order for the gamma correction circuit according to the present invention to exhibit characteristics opposite to the gamma characteristic of a display having a parabolic shape as shown in FIG. 1, the voltage at any node of the resistor connected in series. The level shall have a gamma correction characteristic opposite to that of the display.

이러한 기능을 수행하도록 하는 것이 디코딩 블록(330)이다. 디코딩블록(330)은, 제1저항스트링(310)을 구성하는 직렬로 연결된 저항의 임의의 노드들의 전압 중 일부의 전압을 선택하고, 제2저항스트링(340)을 구성하는 직렬로 연결된 저항의 임의 노드에 선택된 전압을 강제로 부여한다. 선택된 전압은, 도 1에 도시된 바와 같이, 디스플레이어의 감마특성과 감마보정특성이 약 45도 각도를 이루는 선분을 중심으로 대칭되도록 설정하여야 한다.
It is the decoding block 330 to perform this function. The decoding block 330 selects a voltage of a part of voltages of arbitrary nodes of the series connected resistor constituting the first resistance string 310, and selects a voltage of the series connected resistor constituting the second resistance string 340. Force the selected voltage to any node. As shown in FIG. 1, the selected voltage should be set so that the gamma and gamma correction characteristics of the display are symmetric about a line segment having an angle of about 45 degrees.

제1전원(VGPI1) 및 제2전원(VGPI2)을 각각 6.8V와 3.7V로 설정한 후 종래의 감마보정회로와 본 발명에 따를 감마보정회로의 동일 노드에서의 전압준위를 측정한 결과는 아래와 같다. After setting the first power supply (VGPI1) and the second power supply (VGPI2) to 6.8V and 3.7V, respectively, the result of measuring the voltage level at the same node of the conventional gamma correction circuit and the gamma correction circuit according to the present invention is shown below. same.

도 2에 도시된 종래의 감마보정회로(200)에서의 2개의 노드(N1, N2)의 전압준위는 6.8V보다0.09V 낮은 6.71 및 3.7V보다 0.08V 높은 3.78V로 측정되었다. The voltage levels of the two nodes N1 and N2 in the conventional gamma correction circuit 200 shown in FIG. 2 were measured to be 6.71 and 0.08V lower than 6.8V and 3.78V higher than 3.7V.

도 3에 도시된 본 발명의 일 실시 예에 따른 감마보정회로(300)의 2개의 노드(N3, N4)와 다른 2개의 노드(N5, N6)에서의 전압준위는 각각 6.8V와 3.7V로, 외부에서 인가되는 제1전원(VGPI1) 및 제2전원(VGPI2)의 전압준위와 동일하였다.
The voltage levels at the two nodes N3 and N4 and the other two nodes N5 and N6 of the gamma correction circuit 300 according to the exemplary embodiment of the present invention shown in FIG. 3 are 6.8 V and 3.7 V, respectively. The voltage level of the first power source VGPI1 and the second power source VGPI2 applied from the outside was the same.

이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방 가능함은 명백한 사실이다.
While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the scope of the present invention.

210, 310: 제1저항스트링 220, 320: 디코딩블록
230, 330: 버퍼링블록 240, 340: 제2저항스트링
350: 제1버퍼 360: 제2버퍼 210, 310: first resistance string 220, 320: decoding block
230, 330: buffering blocks 240, 340: second resistance string
350: first buffer 360: second buffer

Claims (4)

제1전원을 버퍼링하는 제1버퍼;
제2전원을 버퍼링하는 제2버퍼;
상기 제1버퍼의 출력단자 및 상기 제2버퍼의 출력단자 사이에 직렬로 연결된 복수 개의 저항을 포함하는 제1저항스트링;
상기 제1버퍼의 출력단자 및 상기 제2버퍼의 출력단자 사이에 직렬로 연결된 복수 개의 저항을 포함하는 제2저항스트링;
상기 제1저항스트링를 구성하는 복수 개의 직렬 저항들의 노드 전압들 중 일부의 노드 전압을 디코딩한 복수 개의 디코딩 전압들을 출력하는 디코딩블록; 및
상기 복수 개의 디코딩 전압들을 각각 버퍼링하여 상기 제2저항스트링를 구성하는 복수 개의 저항들의 노드들 중 해당 노드에 전달하는 버퍼링블록;을 포함하는 것을 특징으로 하는 프로그래머블 감마보정회로.
A first buffer buffering the first power source;
A second buffer for buffering a second power source;
A first resistance string including a plurality of resistors connected in series between an output terminal of the first buffer and an output terminal of the second buffer;
A second resistance string including a plurality of resistors connected in series between an output terminal of the first buffer and an output terminal of the second buffer;
A decoding block configured to output a plurality of decoding voltages obtained by decoding node voltages of some of the node voltages of the plurality of series resistors constituting the first resistance string; And
And a buffering block which buffers the plurality of decoding voltages and transfers the decoded voltages to respective ones of the nodes of the plurality of resistors constituting the second resistance string.
제1항에 있어서,
상기 제1버퍼는 포지티브 입력단자에 상기 제1전원이 인가되고 네거티브 입력단자와 출력단자가 연결된 증폭기이며,
상기 제2버퍼는 포지티브 입력단자에 상기 제2전원이 인가되고 네거티브 입력단자와 출력단자가 연결된 증폭기인 것을 특징으로 하는 프로그래머블 감마보정회로.
The method of claim 1,
The first buffer is an amplifier to which the first power is applied to a positive input terminal and a negative input terminal and an output terminal are connected.
And the second buffer is an amplifier to which the second power is applied to a positive input terminal and a negative input terminal and an output terminal are connected.
제1항에 있어서, 상기 제1전원은 상기 제2전원에 비해 상대적으로 높은 전압준위를 가지는 것을 특징으로 하는 프로그래머블 감마보정회로.
The programmable gamma correction circuit of claim 1, wherein the first power supply has a voltage level relatively higher than that of the second power supply.
제2항에 기재된 프로그래머블 감마보정회로를 포함하는 것을 특징으로 하는 소스구동 집적회로. A source driving integrated circuit comprising the programmable gamma correction circuit according to claim 2.
KR1020110147041A 2011-12-30 2011-12-30 Programmable gamma correction circuit and source driving integrated circuit including the circuit KR20130078224A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110147041A KR20130078224A (en) 2011-12-30 2011-12-30 Programmable gamma correction circuit and source driving integrated circuit including the circuit
PCT/KR2012/011811 WO2013100737A1 (en) 2011-12-30 2012-12-28 Programmable gamma correction circuit and source-driver integrated circuit including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110147041A KR20130078224A (en) 2011-12-30 2011-12-30 Programmable gamma correction circuit and source driving integrated circuit including the circuit

Publications (1)

Publication Number Publication Date
KR20130078224A true KR20130078224A (en) 2013-07-10

Family

ID=48698061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110147041A KR20130078224A (en) 2011-12-30 2011-12-30 Programmable gamma correction circuit and source driving integrated circuit including the circuit

Country Status (2)

Country Link
KR (1) KR20130078224A (en)
WO (1) WO2013100737A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074592A (en) * 2013-11-29 2016-06-28 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Drive circuit and drive method for active-matrix organic light-emitting diode panel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839530B (en) * 2014-03-25 2017-05-10 深圳市华星光电技术有限公司 Source electrode driving module and liquid crystal display panel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034724B1 (en) * 2004-05-31 2011-05-17 엘지디스플레이 주식회사 Module for lcd
JP2006243233A (en) * 2005-03-02 2006-09-14 Seiko Epson Corp Reference voltage generation circuit, display driver, electro-optic device and electronic device
US20080303767A1 (en) * 2007-06-01 2008-12-11 National Semiconductor Corporation Video display driver with gamma control
KR20090027372A (en) * 2007-09-12 2009-03-17 삼성전자주식회사 Digital analog convertor and driving method thereof and source driver and display device having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074592A (en) * 2013-11-29 2016-06-28 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Drive circuit and drive method for active-matrix organic light-emitting diode panel
KR101868715B1 (en) * 2013-11-29 2018-07-17 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Drive circuit and drive method for active-matrix organic light-emitting diode panel

Also Published As

Publication number Publication date
WO2013100737A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI491312B (en) Load driving circuit and multi-load feedback circuit
US8421426B2 (en) Constant current driving device having an improved accuracy
CN101557669B (en) High precision controllable current source
US7839097B2 (en) System and method for wide-range high-accuracy-low-dropout current regulation
CN102917194B (en) TV and constant-current control device thereof
JP2012119745A5 (en)
TWI460703B (en) Driving circuit and driving method for display
US20100265271A1 (en) Driving circuit of backlight module
TWI521496B (en) Buffer circuit, panel module, and display driving method
TWI634540B (en) Pixel circuit
US7385402B2 (en) Light source current sensing circuit and driving circuit in a display device
TWI434602B (en) Current mirror circuit
US7477090B2 (en) Circuit characteristics controller
US20110273099A1 (en) Led driving device
JP2007287842A (en) Semiconductor device
US20200178362A1 (en) Light-emitting diode driving circuit
CN103578406A (en) High-precision LED screen display constant current driving circuit
CN108962180B (en) Gamma switching circuit and liquid crystal display device
KR20130078224A (en) Programmable gamma correction circuit and source driving integrated circuit including the circuit
US9288852B2 (en) Driving circuits for light emitting elements
US20100079172A1 (en) Differential output circuit
CN108848594B (en) LED drive circuit and multi-path LED lighting system
CN104424879B (en) To the insensitive constant transconductance biasing circuit of power source change and its display
CN103826347A (en) Control apparatus and light source apparatus
JP2016162216A (en) Reference voltage circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application