KR20130066265A - Liquid crystal display panel - Google Patents
Liquid crystal display panel Download PDFInfo
- Publication number
- KR20130066265A KR20130066265A KR1020110133017A KR20110133017A KR20130066265A KR 20130066265 A KR20130066265 A KR 20130066265A KR 1020110133017 A KR1020110133017 A KR 1020110133017A KR 20110133017 A KR20110133017 A KR 20110133017A KR 20130066265 A KR20130066265 A KR 20130066265A
- Authority
- KR
- South Korea
- Prior art keywords
- dam
- liquid crystal
- spacer
- display area
- crystal display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0102—Constructional details, not otherwise provided for in this subclass
- G02F1/0107—Gaskets, spacers or sealing of cells; Filling and closing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13398—Spacer materials; Spacer properties
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
Description
본 발명은 액정표시패널에 관한 것으로, 특히 외력에 의해 화면상에 발생하는 리플(ripple)불량을 개선한 네로우 베젤(narrow bezel)형 액정표시패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel, and more particularly, to a narrow bezel type liquid crystal display panel in which ripple defects generated on a screen by external force are improved.
현재 표시장치 분야에서는 기존의 브라운관 디스플레이(CRT, Cathode Ray Tube)와 같은 낮은 해상도와 무거운 중량 및, 큰 부피와 같은 단점들을 개선한 새로운 영상 표시장치의 개발이 진행되고 있으며, 이에 따라 액정표시장치(LCD, Liquid Crystal Display Device), 유기전계발광소자(OLED, Organic Light Emitting Diode), 플라즈마 표시장치(PDP, Plasma Panel Display Device)등과 같은 다양한 평판표시장치들이 주목받고 있다. Currently, in the field of display devices, new image display devices have been developed to improve disadvantages such as low resolution, heavy weight, and large volume, such as conventional cathode ray tubes (CRTs). Various flat panel display devices such as LCD, Liquid Crystal Display Device (OLED), Organic Light Emitting Diode (OLED), Plasma Panel Display Device (PDP), etc. are attracting attention.
이중, 액정표시장치는 소형 포터블 기기에서부터 대형 TV에 이르기까지 폭넓게 사용되고 있는 가장 대표적인 평판 표시 장치 중 하나이다. Among them, the liquid crystal display is one of the most representative flat panel display devices that are widely used from small portable devices to large TVs.
일반적인 액정표시장치는 크게 액정표시패널, 구동회로부 및 백라이트 유닛으로 이루어진다. 액정표시패널은 다수의 스위칭 소자가 포함된 제1 기판, 컬러필터가 형성된 제2 기판 및, 두 기판 사이에 개재되는 액정층을 포함한다. 구동회로부는 액정패널을 제어하고 영상신호를 공급하는 다수의 구동IC를 포함한다. 그리고, 백라이트 유닛은 액정패널에 빛을 제공하는 역할을 한다.A general liquid crystal display device is largely composed of a liquid crystal display panel, a driving circuit unit, and a backlight unit. The liquid crystal display panel includes a first substrate including a plurality of switching elements, a second substrate on which a color filter is formed, and a liquid crystal layer interposed between the two substrates. The driving circuit unit includes a plurality of driving ICs for controlling the liquid crystal panel and supplying an image signal. The backlight unit serves to provide light to the liquid crystal panel.
특히, 전술한 액정표시패널은 두 전극 사이에 유전율 이방성 및 굴절율 이방성을 가지는 액정 물질이 배열되도록 하고, 두 전극 사이에 전계를 형성하여 이의 세기 조절을 통해 배면으로부터 입사되는 빛의 투과량을 제어함으로써, 표시하고자 하는 화상을 구현한다. 따라서, 액정층의 셀 갭이 화상품질에 큰 영향을 주게 되며, 액정표시패널의 전 영역에서 셀 갭이 항상 일정한 폭을 유지하도록 설계되어야 한다. 이를 위해 액정표시패널의 전 영역에는 스페이서(spacer)가 형성되어 있다. In particular, the aforementioned liquid crystal display panel arranges liquid crystal materials having dielectric anisotropy and refractive index anisotropy between two electrodes, forms an electric field between the two electrodes, and controls the amount of light incident from the rear surface through controlling the intensity thereof. The image to be displayed is implemented. Therefore, the cell gap of the liquid crystal layer has a great influence on the image quality, and the cell gap in the entire area of the liquid crystal display panel should be designed to maintain a constant width at all times. To this end, spacers are formed in all areas of the liquid crystal display panel.
전술한 스페이서는 액정표시패널에서 화상이 표시되는 표시영역에 형성되어 셀 갭을 유지하는 컬럼 스페이서(column spacer)와, 표시영역의 외곽에 존재하는 비표시영역에 형성되어 액정의 소요량을 감소시키고, 외부 온도변화에 따라 액정의 팽창시 표시영역의 외곽으로 액정이 유동하도록 하는 댐 스페이서(dam spacer)로 구분된다.The above-described spacer is formed in the display area in which an image is displayed in the liquid crystal display panel to maintain a cell gap, and is formed in a non-display area outside the display area to reduce the amount of liquid crystal required. It is divided into a dam spacer which allows the liquid crystal to flow to the outside of the display area when the liquid crystal expands according to an external temperature change.
도 1은 일반적인 액정표시패널의 구조를 도시한 평면도이고, 도 2는 도 1의 I-I'부분을 절단한 단면도이다. 1 is a plan view illustrating a structure of a general liquid crystal display panel, and FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.
도시한 바와 같이, 액정표시패널은 화상을 표시하는 표시영역(Active Area. A/A)와, 표시영역의 외곽으로 정의되는 비표시영역(Non Active Area, N/A)를 이루는 제1 및 제2 기판(10,20)을 포함한다. As shown in the drawing, the liquid crystal display panel includes a first area and a first area that form an active area (A / A) for displaying an image and a non-active area (N / A) defined as an outer portion of the display area. 2 substrates (10, 20).
제1 기판(10)은 기판상에 형성된 소자를 보호하기 위한 보호층(13) 및 각종 전극(14)이 형성되어 있으며, 갭 스페이서(15)를 사이에 두고 제2 기판(20)과 마주보도록 배치된다. 제2 기판(20)에는 블랙매트릭스(21) 및 컬러필터(22)가 형성되어 있으며, 그 상부로 평탄화를 위한 오버코트층(23)이 형성된다. The
이러한 구조의 제1 기판(10) 및 제2 기판(20)는 소정거리 이격되어 서로 마주보도록 합착되며, 그 이격공간에는 액정층(30)이 개재되어 있다. 제1 기판(10)의 외곽을 따라 씰 부재(40)를 통해 내부가 밀봉되고, 또한 씰 부재(40)의 내측으로는 비표시영역(N/N)에 포함되며, 액정이 유동하도록 형성된 댐 스페이서(50)가 형성되어 있다. The first and
그러나, 최근의 액정표시패널에서는 전술한 댐 스페이서(50)에 의한 화면 리플(ripple)불량이 발생하고 있다. 이는 액정표시장치의 박형 및 경량화 추세에 따라, 화상이 표시되지 않는 비표시영역(N/N)에 포함되는 베젤(bezel)의 폭을 최소화하되, 일부 구동회로부를 액정패널내에 실장하는 GIP(Gate In Panel)방식의 도입으로 씰 부재(40)와 댐 스페이서(50) 사이의 액정마진영역이 증가하여 액정패널의 모서리부분에 약간의 외력이 인가되어도 액정물질이 댐 스페이서(50)를 넘어 유동한 후 다시 표시영역(A/A)으로 쉽게 복귀되지 않는데 그 원인이 있다.However, in recent liquid crystal display panels, screen ripple defects caused by the
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 네로우 베젤형 액정표시패널에서 모서리 부분에 외력인가시, 댐 스페이서에 의해 발생하는 화면 리플불량을 개선한 액정표시패널을 제공하는 데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a liquid crystal display panel which improves a screen ripple defect caused by a dam spacer when an external force is applied to a corner portion of a narrow bezel type liquid crystal display panel. There is this.
전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시패널은, 씰 부재를 통해 서로 대향하도록 합착되고, 표시영역 및 상기 표시영역을 둘러싸는 비표시영역이 형성되는 제1 및 제2 기판; 및 상기 제1 및 제2 기판 중, 어느 하나에 상기 표시영역과 비표시영역 사이의 경계를 따라 복수개가 배치되며, 장축이 배열방향과 수직하게 형성되는 댐 스페이서를 포함한다.In order to achieve the above object, the liquid crystal display panel according to a preferred embodiment of the present invention, the first and the second is bonded to face each other through the seal member, the display area and the non-display area surrounding the display area is formed; 2 substrates; And a dam spacer disposed on one of the first and second substrates along a boundary between the display area and the non-display area, and having a long axis perpendicular to the array direction.
상기 표시영역내에는 상기 제1 및 제2 기판의 셀 갭을 유지하는 컬럼 스페이서가 형성되고, 상기 댐 스페이서는 상기 컬럼 스페이서와 동일 높이로 형성되는 것을 특징으로 한다.A column spacer may be formed in the display area to maintain cell gaps between the first and second substrates, and the dam spacer may be formed to have the same height as the column spacer.
상기 댐 스페이서는 상기 제2 기판상의 비표시영역내에 형성된 블랙매트릭스에 대응하여 형성되는 것을 특징으로 한다.The dam spacer may be formed to correspond to the black matrix formed in the non-display area on the second substrate.
상기 표시영역은 복수의 게이트 배선 및 데이터 배선이 매트릭스 형태로 배치되어 교차지점에 화소영역을 정의하고, 상기 비표시영역은 일단에 구비된 구동부와 상기 데이터배선을 전기적으로 연결하는 복수의 제1 배선 및 ITO 점핑패턴이 형성되는 제1 영역; 상기 게이트 배선과 연결되는 복수의 연결배선, 회로패턴 및 ITO 점핑패턴이 형성되는 제2 영역; 및 상기 데이터 배선과 연결되는 ITO 점핑패턴을 포함하는 형성되는 제3 영역을 포함하는 것을 특징으로 한다.The display area includes a plurality of gate wires and data wires arranged in a matrix to define a pixel area at an intersection point, and the non-display area includes a plurality of first wires electrically connecting the driver and the data wires at one end thereof. A first region in which the ITO jumping pattern is formed; A second region in which a plurality of connection wirings, circuit patterns, and ITO jumping patterns are formed to be connected to the gate wiring; And a third region formed including an ITO jumping pattern connected to the data line.
상기 제2 영역상의 회로패턴은 게이트 구동신호를 생성하는 GIP 구조의 쉬프트레지스터의 일 스테이지를 포함하는 것을 특징으로 한다.The circuit pattern on the second region may include one stage of a shift register having a GIP structure for generating a gate driving signal.
상기 제2 영역상에 형성된 댐 스페이서는, 상기 쉬프트레지스터의 각 스테이지간 이격공간에 형성되는 것을 특징으로 한다.The dam spacer formed on the second region is formed in a space between the stages of the shift register.
상기 제2 영역상에 형성된 댐 스페이서는, 장축방향으로 제1 내지 제3 분할부로 형성되며, 상기 제1 내지 제3 분할부는, 장축의 길이가 각각 1125 ~ 1145um, 1157 ~ 1185um 및 485 ~ 505um 이고, 단축의 길이가 25um ~ 35 um 이며, 이웃한 댐 스페이서간 거리가 246.75um 이하로 형성 되는 것을 특징으로 한다.The dam spacer formed on the second region is formed of first to third divisions in the long axis direction, and the first to third divisions have lengths of 1125 to 1145 um, 1157 to 1185 um, and 485 to 505 um, respectively. The length of the short axis is 25um ~ 35um, characterized in that the distance between the adjacent dam spacer is formed to less than 246.75um.
상기 제1 내지 제3 분할부 사이에는 상기 ITO 점핑패턴이 배치된 것을 특징으로 한다.The ITO jumping pattern is disposed between the first to third divisions.
상기 제1 및 제2 영역상의 댐 스페이서는, 장축의 길이가 1157 ~ 1177um이고, 단축의 길이가 75um ~ 85um 이며, 이웃한 댐 스페이서간 거리가 473.5 um 이하로 형성되는 것을 특징으로 한다.The dam spacers on the first and second regions have a long axis length of 1157 to 1177 um, a short axis length of 75um to 85um, and a distance between neighboring dam spacers of 473.5 um or less.
상기 ITO 점핑패턴은 정전기 방지패턴을 더 포함하는 것을 특징으로 한다.The ITO jumping pattern may further include an antistatic pattern.
본 발명의 바람직한 실시예에 따르면, 네로우 베젤형 액정표시패널에 형성되는 댐 스페이서를 복수개로 분할하고, 장축이 액정물질의 유동방향과 평행하도록 형성하여 액정물질의 유동제약을 최소화하며, 외력에 의한 패널의 눌림을 지지함으로서, 화면 리플불량을 개선한 액정표시패널을 제공할 수 있는 효과가 있다. According to a preferred embodiment of the present invention, the dam spacer formed in the narrow bezel-type liquid crystal display panel is divided into a plurality of, and the long axis is formed to be parallel to the flow direction of the liquid crystal material to minimize the flow constraint of the liquid crystal material, By supporting the pressing of the panel, there is an effect of providing a liquid crystal display panel with improved screen ripple defect.
도 1은 일반적인 액정표시패널의 구조를 도시한 평면도이다.
도 2는 도 1의 I-I'부분을 절단한 단면도이다.
도 3은 본 발명의 실시예에 따른 액정표시패널의 구조를 도시한 평면도이다.
도 4는 도 3의 III-III'부분을 절단한 단면도이다.
도 5a 내지 도 5c는 도 3의 A, B, C 부분을 확대한 도면이다.1 is a plan view illustrating a structure of a general liquid crystal display panel.
FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.
3 is a plan view illustrating a structure of a liquid crystal display panel according to an exemplary embodiment of the present invention.
4 is a cross-sectional view taken along the line III-III ′ of FIG. 3.
5A to 5C are enlarged views of portions A, B, and C of FIG. 3.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시패널을 설명하면 다음과 같다. 이하의 실시예에 대하여 참조된 도면들은 구성요소의 연결형태 및 배치가 도시된 형태로 한정하도록 의도된 것이 아니며, 특히 도면에서는 본 발명의 기술적 구조 및 형상의 명확성을 기하기 위해 일부 구성요소의 스케일을 과장하거나 축소하여 표현하였다. Hereinafter, a liquid crystal display panel according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings. The drawings referred to with reference to the following embodiments are not intended to limit the connection form and arrangement of the components to the illustrated forms, in particular the scale of some components in order to clarify the technical structure and shape of the present invention. Is exaggerated or reduced.
도 3은 본 발명의 실시예에 따른 액정표시패널의 구조를 도시한 평면도이고, 도 4는 도 3의 III-III' 부분을 절단한 단면도이다. 3 is a plan view illustrating a structure of a liquid crystal display panel according to an exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along the line III-III ′ of FIG. 3.
도시한 바와 같이, 액정표시패널은 화상을 표시하는 표시영역(Active Area. A/A)와, 표시영역의 외곽으로 정의되는 비표시영역(Non Active Area, N/A)를 이루는 제1 및 제2 기판(100,200)을 포함한다.As shown in the drawing, the liquid crystal display panel includes a first area and a first area that form an active area (A / A) for displaying an image and a non-active area (N / A) defined as an outer portion of the display area. And two
제1 기판(100)은 기판상에 형성된 소자를 보호하기 위한 보호층(130) 및 각종 전극(140)이 형성되어 있다. 이러한 제1 기판(100)상에는 실제 화상을 표현하는 복수의 스위칭 소자, 각종 배선 및 전극(140)이 구비되어 있다.The
상세하게는, 제1 기판(100)은 매트릭스 형태로 교차하는 복수의 게이트 배선 및 데이터 배선들이 형성되고, 그 교차지점에 복수의 화소가 정의된다. 각 화소에는 게이트 배선 및 데이터 배선과 전기적으로 연결되는 스위칭 소자가 형성된다. 이러한 스위칭 소자는 게이트 배선과 연결되는 게이트 전극과, 데이터 배선과 연결되는 소스 전극과, 소스전극과 이격되며 화소전극과 연결되는 드레인 전극과, 게이트 전극 및 소스, 드레인 전극사이에 배치되는 반도체층으로 구성되는 박막트랜지스터로 구현된다. In detail, a plurality of gate lines and data lines intersecting in a matrix form are formed in the
또한, 제1 기판(100)에는 전술한 화소전극과 대향하는 공통전극이 형성되어 있으며, 두 전극간의 전계에 따라 액정물질의 광 투과율을 전환하여 화상을 구현하게 된다. 전술한 박막트랜지스터, 각종 배선 및 전극의 상부로는 기판 전면을 덮는 보호층(130)이 형성된다. 여기서, 전술한 화소전극과 공통전극이 제1 기판(100)에 모두 형성되는 구조는 액정표시패널의 시야각 특성이 개선된 IPS 모드(In-Plane Switching Mode)인 예를 설명한 것이며, 화소전극과 대향하는 공통전극이 제2 기판(200)의 전면에 형성되는 TN 모드(Twisted Nematic mode)의 액정표시패널에도 본 발명의 스페이서 구조가 적용될 수 있다.In addition, a common electrode facing the pixel electrode described above is formed on the
그리고, 제2 기판(200)은 제1 기판(100)과 소정거리 이격되어 대향하도록 배치되며, 제2 기판(200)의 일면에는 블랙매트릭스(210) 및 컬러필터(220)가 형성되어 있다. 여기서, 블랙매트릭스(210)는 차광성을 갖는 크롬/산화크롬 이중층 또는 카본블랙, 산화티탄 등으로 된 유기막으로 구성될 수 있다.The
전술한 구조의 제1 및 제2 기판(100, 200)사이에는 컬럼 스페이서(150)가 형성되어 그 이격거리가 유지된다. 이러한 컬럼 스페이서(150)는 액정표시장치의 개구율 저하를 방지하기 위해 제2 기판(200)에 형성된 블랙매트릭스(210)와 수직방향으로 나란히 형성된다. 컬럼 스페이서(150)와 블랙매트릭스(210)의 사이에는 평탄화를 위한 오버코트(overcoat)층(230)이 형성되어 있다. The
그리고, 제1 기판(100) 및 제2 기판(200) 사이에는, 전술한 바와 같이 이격공간이 형성되어 액정층(300)이 주입된다. 액정층(300)은 제1 기판(100) 또는 제2 기판(200) 중, 어느 하나에 도포된 씰 부재(400)에 의해 테두리 되고, 그 씰 부재(400)에 의해 두 기판은 합착되어 내부가 밀봉된다.In addition, as described above, a space is formed between the
두 기판의 합착에 따라 제조된 액정표시패널의 표시 영역(A/A)내에 형성되는 컬럼 스페이서(150)는, 감광성 물질인 포토레지스트(photo resist)를 이용한 패터닝(patterning) 공정으로 정의되는 사진식각(photolithography) 공정에 의해 형성되며, 전술한 바와 같이, 표시 영역(A/A)내 셀 갭을 일정하게 유지할 수 있도록 서로 일정간격 이격되게 다수 개 형성되어 있다. 컬럼 스페이서(150)의 물질로는 아크릴계 유기물이 이용될 수 있으며, 또는 감광성유기물질을 이용하여 별도의 포토레지스트 없이 감광성유기물질을 직접 노광 및 상기 현상함으로써 형성될 수도 있다.The
또한, 씰 부재(400)의 내측으로 배치되고, 컬럼 스페이서(150)와는 별도로 표시영역(A/A)과 비표시영역(N/N)간 경계영역과 인접하여 액정이 유동경로가 확보된 구조를 가지며, 액정표시패널(100)의 가장자리 강성을 유지시키는 댐 스페이서(500)가 형성된다.In addition, the liquid crystal is disposed inside the
전술한 댐 스페이서(500)는 전술한 경계영역을 따라 다수개가 형성되며, 특히 장축이 댐 스페이서(500)가 배열된 방향과 수직하게 형성되는 것을 특징으로 한다. The above-described
댐 스페이서(500)는 표시영역(A/A)상의 컬럼 스페이서(150)와 동일 공정에서 동일재질로 형성될 수 있으며, 이에 따라 아크릴계 유기물 또는 감광성 유기물질을 이용하여 별도의 포토레지스트 없이 직접 노광 및 상기 현상함으로써 형성될 수 있다. 또한, 전술한 컬럼 스페이서(150)와 마찬가지로 제2 기판(200)의 블랙매트릭스(210)의 위치에 대응하도록 형성된다.The
특히, 본 발명의 댐 스페이서(500)는 종래와 달리 컬럼 스페이서(150)와 동일하게 두 기판상에 모두 맞닿아 있으며, 따라서 제2 기판(200)의 상부로부터 인가되는 외력에 의해 액정표시패널(100)의 외곽 눌림을 효율적으로 지지하게 된다. 또한, 댐 스페이서(500)의 장축은 액정물질의 이동방향과 평행하게 배치되어 각 댐 스페이서(500)간 이격공간을 통해 표시영역(A/A)과 비표시영역(N/A)사이에서 액정물질(300)의 유동이 보다 용이해지게 되며 외곽 눌림에 따라 액정물질(300)이 어느 한쪽 영역으로 이동하게 되더라도 다시 원 위치로 복귀하여 액정 미충진이 방지되게 된다.In particular, the
이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시패널에 형성된 댐 스페이서의 구조를 보다 상세하게 설명하면 다음과 같다. Hereinafter, a structure of a dam spacer formed in a liquid crystal display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 5a 내지 도 5c는 도 3의 A, B, C 부분을 확대한 도면이다. 이하의 설명에서는 A,B,C 부분을 각각 제1 내지 제3 영역으로 구분하여 설명하도록 한다. 5A to 5C are enlarged views of portions A, B, and C of FIG. 3. In the following description, the parts A, B, and C are divided into first to third regions, respectively.
먼저, 도 5a를 참조하면, 도시한 바와 같이 본 발명의 액정표시패널의 제1 영역상의 댐 스페이서(500a)는 표시영역(A/A) 및 비표시영역(N/A)의 경계에 인접하여 실 부재의 안쪽으로 다수개가 액정표시패널의 상부외곽부분을 따라 나란히 배치되게 된다. First, referring to FIG. 5A, the
표시영역(A/A)내에는 게이트 배선 및 데이터 배선이 교차하는 지점에 정의되는 화소(P)가 형성되어 있으며, 표시영역(A/A)을 둘러싸는 비표시영역(N/A)에는 더미패턴(DP), 링크배선(LL) 및 ITO 점핑패턴(JP)이 형성되어 있다. 그리고, 비표시영역(N/A)상에는 더미패턴(DP) 및 링크배선(LL)을 가로질러 나란히 배치되는 복수의 댐 스페이서(500a)가 형성되어 있다. 여기서, ITO 점핑패턴(JP)는 정전기에 의한 소자의 파손을 방지하는 ESD 회로패턴을 포함할 수 있다.In the display area A / A, a pixel P defined at a point where the gate line and the data line intersect is formed, and a dummy is formed in the non-display area N / A surrounding the display area A / A. The pattern DP, the link wiring LL and the ITO jumping pattern JP are formed. In addition, a plurality of
댐 스페이서(500a)는 장축이 세로방향 즉, 다수개가 배치되는 방향과 수직방향으로 길게 형성되며, 각 스페이서(500a)간에 소정 폭으로 공간이 확보되도록 이격되어 배치된다. 이러한 두 댐 스페이서(500a)사이의 이격공간에 의해 액정표시패널의 외곽부에 외력이 인가되면 댐 스페이서(500a)는 제2 기판이 눌리는 것을 지지 및 기판간의 갭을 유지하게 되며, 눌림에 따라 표시영역(A/A)방향으로 이동한 액정물질이 다시 비표시영역(N/A)으로 복귀가 용이하도록 하는 통로가 된다.The
특히, 비표시영역(N/A)에는 더미패턴과, 표시영역(A/A)에 정의되는 화소에 공급되는 각종 신호를 전송하기 위한 패드 및 배선 등이 형성되어 있으며, 댐 스페이서(500a)는 데이터배선과 데이터 구동부를 전기적으로 연결하는 더미패턴(DP) 및 링크배선(LL)에 걸쳐 형성된다. 여기서, 전술한 링크배선(LL)은 화소영역에 접속되는 ITO 점핑패턴(JP)과 연결되며 ITO 점핑패턴(JP)과의 전기적 간섭을 방지하기 위해, 댐 스페이서(500a)는 중첩되지 않도록 적어도 ITO 점핑패턴(JP)이 형성된 영역을 회피하여 배치된다. In particular, in the non-display area N / A, a dummy pattern, pads and wirings for transmitting various signals supplied to the pixels defined in the display area A / A are formed, and the
전술한 제1 영역에 형성된 댐 스페이서(500a)는, 장축의 길이(w1)가 1157 ~ 1177um, 단축(d1)의 길이가 75um ~ 85um, 이웃한 댐 스페이서간 거리(g1)가 473.5 um 이하로 형성되는 것이 바람직하다.The
이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치의 제2 영역상에 형성되는 댐 스페이서의 구조를 설명한다.Hereinafter, a structure of a dam spacer formed on a second area of a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.
도 5b는 본 발명의 실시예에 따른 액정표시장치모듈의 제2 영역 및 이에 형성되는 댐 스페이서의 구조를 도시한 도면이다.FIG. 5B is a diagram illustrating a structure of a second region of a liquid crystal display module according to an exemplary embodiment of the present invention and a dam spacer formed therein.
도시한 바와 같이, 본 발명의 제2 영역상의 댐 스페이서(500b)는 게이트 구동부(180)가 제1 기판상에 박막트랜지스터로 구현되는 게이트-인-패널(GATE-IN-PANEL)방식의 액정표시패널에 적용되며 게이트 구동부(180)의 각 스테이지를 이루는 쉬프트 레지스터를 회피하여 형성된다. As shown, the
상세하게는, 게이트 구동부(180)는 화소영역의 게이트 배선(미도시)과 전기적으로 연결되고 하나의 게이트 배선씩 게이트 구동신호를 인가하는 쉬프트 레지스터로서, 다수의 스테이지로 이루어져 있으며 입력되는 제어신호에 의해 하나의 스테이지씩 인에이블되어 순차적으로 게이트 구동신호를 출력한다.In detail, the gate driver 180 is a shift register electrically connected to a gate wiring (not shown) of the pixel region and applying a gate driving signal for each gate wiring. The gate driver 180 includes a plurality of stages and is provided to a control signal input thereto. By this, one stage is enabled and the gate driving signals are sequentially output.
이러한 게이트 구동부(180)는 크게 외부의 더미패턴(DP)과, 외부로부터 클록신호 등을 입력받는 패드(181) 및 패드(181)와 접속하는 복수의 박막트랜지스터(182)로 구성되는 쉬프트 레지스터부(SA)와, 화소영역의 게이트 배선과 쉬프트 레지스터부(SA)를 전기적으로 연결하는 배선부(LA)로 이루어진다. 여기서, 더미패턴(DP)과 쉬프트 레지스터부(SA), 그리고 쉬프트 레지스터부(SA)와 배선부(LA)사이에는 각 영역을 전기적으로 연결하는 ITO 점핑패턴(JP)이 형성되어 있다.The gate driver 180 includes a shift register unit including an external dummy pattern DP, a
특히, 제2 영역상에 형성된 댐 스페이서(500b)는 더미패턴(DP) 및 배선부(LA)사이의 쉬프트 레지스터부(SA)의 각 스테이지간 이격공간에 형성되는 것을 특징으로 하며, 또한 장축방향으로 제1 내지 제3 분할부(510 내지 530)으로 분할되어 있다. In particular, the
제1 분할부(510)는 장축의 길이(w21)가 1125 ~ 1145um이고, 제2 분할부(520)는 장축의 길이(w22)가 1157 ~ 1185um로 형성되며, 제3 분할부(530)은 장축의 길이(w32)가 485 ~ 505um로 형성된다. 또한, 각 분할부(510 내지 530)는 단축의 길이(d2)가 25um ~ 35um로 형성되는 것이 바람직하다.The
그리고, 이웃한 댐 스페이서(500b)간 이격거리는 박막트랜지스터(182)등과 중첩되지 않는 범위내에서 246.75um 이하로 형성되는 것이 바람직하다. The distance between the
이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치의 제3 영역상에 형성되는 댐 스페이서의 구조를 설명한다.Hereinafter, a structure of a dam spacer formed on a third region of a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.
도 5c는 본 발명의 실시예에 따른 액정표시장치모듈의 제3 영역 및 이에 형성되는 댐 스페이서의 구조를 도시한 도면이다.FIG. 5C is a diagram illustrating a structure of a third region of a liquid crystal display module and a dam spacer formed therein according to an exemplary embodiment of the present invention.
도시한 바와 같이, 본 발명의 액정표시패널의 제3 영역상의 댐 스페이서(500c)는 실 부재의 안쪽으로 비표시영역(N/A)상에 복수개가 액정표시패널의 하부외곽부분을 따라 나란히 배치되게 된다. As shown, a plurality of
비표시영역(N/A)에는 표시영역(A/A)의 화소와 접속하는 ITO 점핑패턴(JP)이 형성되어 있으며, ITO 점핑패턴(JP)의 외곽으로는 더미패턴(DP)이 형성되어 있다. 이러한 ITO 점핑패턴(JP)는 정전기에 의한 소자의 파손을 방지하는 ESD 회로패턴을 포함할 수 있다.In the non-display area N / A, an ITO jumping pattern JP is formed to be connected to the pixels of the display area A / A. A dummy pattern DP is formed outside the ITO jumping pattern JP. have. The ITO jumping pattern JP may include an ESD circuit pattern that prevents damage of the device due to static electricity.
그리고, 더미패턴(DP)상에는 나란히 배치되는 복수의 댐 스페이서(500c)가 형성되어 있다. 댐 스페이서(500c)는 장축이 세로방향 즉, 다수개가 배치되는 방향과 수직방향으로 길게 형성되며, 각 스페이서(500c)간에 소정 폭으로 공간이 확보되도록 이격되어 배치된다. 이러한 두 댐 스페이서(500c)사이의 이격공간에 의해 액정표시패널의 외곽부에 외력이 인가되면 댐 스페이서(500c)는 제2 기판이 눌리는 것을 지지 및 기판간의 갭을 유지하게 되며, 눌림에 따라 표시영역(A/A)방향으로 이동한 액정물질이 다시 비표시영역(N/A)으로 복귀가 용이하도록 하는 통로가 된다.In addition, a plurality of
또한, 비표시영역(N/A)에는 데이터 배선과 연결되는 ITO 점핑패턴(JP)이 형성되어 있으며, 댐 스페이서(500c)는 ITO 점핑패턴(JP)과의 전기적 간섭을 방지하기 위해 댐 스페이서(500c)는 중첩되지 않도록 적어도 ITO 점핑패턴(JP)이 형성된 영역을 회피하여 배치된다. In addition, an ITO jumping pattern JP connected to the data line is formed in the non-display area N / A, and the
이러한 구조의 제3 영역에 형성된 댐 스페이서(500c)는, 장축의 길이(w3)가 1157 ~ 1177um, 단축(d3)의 길이가 75um ~ 85um, 이웃한 댐 스페이서간 거리(g3)가 473.5 um 이하로 형성되는 것이 바람직하다.The
전술한 바와 같이, 비표시영역(N/A)에서 댐 스페이서(500a,b,c)가 차지하는 면적이 증가하는 경우 비표시영역(N/A)에 위치하는 액정물질이 차지하는 면적이 감소하게 된다. 또한, 댐 스페이서(500a,b,c)를 비표시영역(N/A)내의 각종 회로패턴 및 배선과 중첩되는 면적을 최소화하기 위해 회피하여 배치하는 경우, 댐 스페이서(500a,b,c)과 회로패턴 및 배선사이에서 발생하는 기생용량과 같은 신호간섭을 최소화시킬 수 있다.As described above, when the area occupied by the
따라서, 비표시영역(N/A)에서의 댐 스페이서와 회로패턴 및 배선간의 신호간섭을 최소화시킴에 따라 RC 딜레이에 따른 신호왜곡을 방지하여 액정표시장치의 구동특성 향상을 기대할 수 있다.Accordingly, the signal interference due to the RC delay can be prevented by improving signal driving between the dam spacer, the circuit pattern, and the wiring in the non-display area N / A, thereby improving driving characteristics of the liquid crystal display.
또한, 전술한 댐 스페이서의 구조는 도면 상에 도시된 구조로 한정되는 것은 아니며, 비표시영역(N/A)내에서 댐 스페이서와 중첩되는 부분을 최소화하며, 직사각형이 아닌 복수의 댐 스페이서간의 이격공간이 확보되는 어떠한 형태도 적용될 수 있다.In addition, the structure of the above-described dam spacer is not limited to the structure shown in the drawing, and minimizes the overlapping portion with the dam spacer in the non-display area (N / A), the separation between a plurality of non-rectangular dam spacers Any form of space can be applied.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의해 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다. While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.
100 : 제1 기판 130 :보호층
140 : 배선 및 전극 150 : 컬럼 스페이서
200 : 제2 기판 210 : 블랙매트릭스
220 : 컬러필터 230 : 오버코트층
300 : 액정층 400 : 씰 부재
500 : 댐 스페이서100: first substrate 130: protective layer
140: wiring and electrode 150: column spacer
200: second substrate 210: black matrix
220: color filter 230: overcoat layer
300: liquid crystal layer 400: seal member
500: Dam spacer
Claims (10)
상기 제1 및 제2 기판 중, 어느 하나에 상기 표시영역과 비표시영역 사이의 경계를 따라 복수개가 배치되며, 장축이 배열방향과 수직하게 형성되는 댐 스페이서
를 포함하는 액정표시패널.First and second substrates bonded to each other through the seal member and having a display area and a non-display area surrounding the display area; And
A plurality of dam spacers are disposed in any one of the first and second substrates along a boundary between the display area and the non-display area and have a long axis perpendicular to the array direction.
Liquid crystal display panel comprising a.
상기 표시영역내에는 상기 제1 및 제2 기판의 셀 갭을 유지하는 컬럼 스페이서가 형성되고,
상기 댐 스페이서는,
상기 컬럼 스페이서와 동일 높이로 형성되는 것을 특징으로 하는 액정표시패널.The method of claim 1,
Column spacers are formed in the display area to maintain cell gaps of the first and second substrates.
The dam spacer,
And a liquid crystal display panel having the same height as the column spacer.
상기 댐 스페이서는 상기 제2 기판상의 비표시영역내에 형성된 블랙매트릭스에 대응하여 형성되는 것을 특징으로 하는 액정표시패널.The method of claim 1,
And the dam spacer is formed in correspondence with the black matrix formed in the non-display area on the second substrate.
상기 표시영역은 복수의 게이트 배선 및 데이터 배선이 매트릭스 형태로 배치되어 교차지점에 화소영역을 정의하고,
상기 비표시영역은,
일단에 구비된 구동회로부와 상기 데이터배선을 전기적으로 연결하는 복수의 제1 배선 및 ITO 점핑패턴이 형성되는 제1 영역;
상기 게이트 배선과 연결되는 복수의 연결배선, 회로패턴 및 ITO 점핑패턴이 형성되는 제2 영역; 및
상기 데이터 배선과 연결되는 ITO 점핑패턴을 포함하는 형성되는 제3 영역
을 포함하는 것을 특징으로 하는 액정표시패널.The method of claim 1,
In the display area, a plurality of gate lines and data lines are arranged in a matrix to define a pixel area at an intersection point.
The non-display area,
A first region in which a plurality of first wirings and an ITO jumping pattern are electrically connected between a driving circuit unit provided at one end and the data wiring;
A second region in which a plurality of connection wirings, circuit patterns, and ITO jumping patterns are formed to be connected to the gate wiring; And
A third region including an ITO jumping pattern connected to the data line
Liquid crystal display panel comprising a.
상기 제2 영역상의 회로패턴은 게이트 구동신호를 생성하는 GIP 구조의 쉬프트레지스터의 일 스테이지를 포함하는 것을 특징으로 하는 액정표시패널.The method of claim 4, wherein
And the circuit pattern on the second region includes one stage of a shift register having a GIP structure for generating a gate driving signal.
상기 제2 영역상에 형성된 댐 스페이서는, 상기 쉬프트레지스터의 각 스테이지간 이격공간에 형성되는 것을 특징으로 하는 액정표시패널.The method of claim 5, wherein
And a dam spacer formed on the second region, wherein the dam spacer is formed in a space between the stages of the shift register.
상기 제2 영역상에 형성된 댐 스페이서는,
장축방향으로 제1 내지 제3 분할부로 형성되며,
상기 제1 내지 제3 분할부는, 장축의 길이가 각각 1125 ~ 1145um, 1157 ~ 1185um 및 485 ~ 505um 이고, 단축의 길이가 25um ~ 35 um 이며, 이웃한 댐 스페이서간 거리가 246.75um 이하로 형성되는 것을 특징으로 하는 액정표시패널.The method according to claim 6,
The dam spacer formed on the second region,
It is formed by the first to third divisions in the major axis direction,
The first to the third divisions, the length of the long axis is 1125 ~ 1145um, 1157 ~ 1185um and 485 ~ 505um, respectively, the length of the short axis is 25um ~ 35um, the distance between the adjacent dam spacer is formed to 246.75um or less Liquid crystal display panel characterized in that.
상기 제1 내지 제3 분할부 사이에는 상기 ITO 점핑패턴이 배치된 것을 특징으로 하는 액정표시패널.The method of claim 7, wherein
And the ITO jumping pattern is disposed between the first to third divisions.
상기 제1 및 제2 영역상의 댐 스페이서는, 장축의 길이가 1157 ~ 1177um이고, 단축의 길이가 75um ~ 85um 이며, 이웃한 댐 스페이서간 거리가 473.5 um 이하로 형성되는 것을 특징으로 하는 액정표시패널.The method of claim 4, wherein
The dam spacers on the first and second regions have a long axis of 1157 to 1177 um, a short axis of 75 to 85 um, and a distance between neighboring dam spacers of 473.5 um or less. .
상기 ITO 점핑패턴은 정전기 방지패턴을 더 포함하는 것을 특징으로 하는 액정표시패널.The method of claim 4, wherein
The ITO jumping pattern further comprises an antistatic pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110133017A KR101889334B1 (en) | 2011-12-12 | 2011-12-12 | Liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110133017A KR101889334B1 (en) | 2011-12-12 | 2011-12-12 | Liquid crystal display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130066265A true KR20130066265A (en) | 2013-06-20 |
KR101889334B1 KR101889334B1 (en) | 2018-09-21 |
Family
ID=48862600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110133017A KR101889334B1 (en) | 2011-12-12 | 2011-12-12 | Liquid crystal display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101889334B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170038984A (en) * | 2015-09-30 | 2017-04-10 | 엘지디스플레이 주식회사 | Organic light emitting display device |
CN115016183A (en) * | 2022-06-30 | 2022-09-06 | 厦门天马微电子有限公司 | Display panel and display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0151296B1 (en) * | 1995-08-02 | 1998-10-15 | 구자홍 | Lcd device with structure for preventing static electricity |
KR20060076479A (en) * | 2004-12-29 | 2006-07-04 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device |
KR20080062826A (en) * | 2006-12-29 | 2008-07-03 | 엘지이노텍 주식회사 | Liquid crystal display apparatus |
KR20110068171A (en) * | 2009-12-15 | 2011-06-22 | 엘지디스플레이 주식회사 | Liquid crystal display device and manufacturing method thereof |
-
2011
- 2011-12-12 KR KR1020110133017A patent/KR101889334B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0151296B1 (en) * | 1995-08-02 | 1998-10-15 | 구자홍 | Lcd device with structure for preventing static electricity |
KR20060076479A (en) * | 2004-12-29 | 2006-07-04 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device |
KR20080062826A (en) * | 2006-12-29 | 2008-07-03 | 엘지이노텍 주식회사 | Liquid crystal display apparatus |
KR20110068171A (en) * | 2009-12-15 | 2011-06-22 | 엘지디스플레이 주식회사 | Liquid crystal display device and manufacturing method thereof |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170038984A (en) * | 2015-09-30 | 2017-04-10 | 엘지디스플레이 주식회사 | Organic light emitting display device |
CN115016183A (en) * | 2022-06-30 | 2022-09-06 | 厦门天马微电子有限公司 | Display panel and display device |
CN115016183B (en) * | 2022-06-30 | 2023-11-14 | 厦门天马微电子有限公司 | Display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
KR101889334B1 (en) | 2018-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4787214B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US20210223615A1 (en) | Display device | |
JP5013554B2 (en) | Liquid crystal display | |
US10001676B2 (en) | Display device | |
US10134906B2 (en) | Display device | |
US10964284B2 (en) | Electronic component board and display panel | |
JP2008139880A (en) | Liquid crystal display device | |
US20160004110A1 (en) | Display panel and method of producing display panel | |
US10429688B2 (en) | Liquid crystal display device | |
KR101650197B1 (en) | Liquid Crystal Display Device and Manufacturing Method thereof | |
JP2011013618A (en) | Liquid crystal display device | |
JP5429776B2 (en) | LCD panel | |
CN110058469B (en) | Array substrate, display panel, display device and manufacturing method of array substrate | |
JP2019124887A (en) | Liquid crystal panel | |
JP2010164765A (en) | Liquid crystal display device | |
KR102076841B1 (en) | Thin Film Transistor Substrate For Flat Panel Display Having Additional Common Line | |
JP5207422B2 (en) | Liquid crystal display | |
KR101889334B1 (en) | Liquid crystal display panel | |
US20180136785A1 (en) | Position input device and display device having position input function | |
US11668987B2 (en) | Display device and method for manufacturing display device | |
JP2010054552A (en) | Liquid crystal display device | |
JP5292594B2 (en) | LCD panel | |
JP2008058357A (en) | Active matrix substrate and display device with same | |
US20200050036A1 (en) | Display device | |
JP2021139937A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |