KR20130055397A - 주사 구동 장치, 이를 포함하는 표시 장치 및 주사 구동 장치의 구동 방법 - Google Patents

Abstract

본 발명은 주사 구동 장치, 이를 포함하는 표시 장치 및 주사 구동 장치의 구동 방법으로서, 특히 주사 구동 장치는 복수의 출력선에 순차로 복수의 제1 신호를 생성하여 출력하거나 상기 복수의 출력선으로 동시에 복수의 제2 신호를 생성하여 출력하는 신호 생성부; 및 상기 신호 생성부로부터 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달받고, 표시부에 포함된 복수의 화소 중 제1 그룹 화소에 연결된 복수의 제1 주사선 또는 상기 복수의 화소 중 상기 제1 그룹 화소와 다른 제2 그룹 화소에 연결된 복수의 제2 주사선을 선택하여 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 대응하는 주사 신호로 출력하는 스위칭부를 포함한다.

Description

주사 구동 장치, 이를 포함하는 표시 장치 및 주사 구동 장치의 구동 방법{SCAN DRIVER, DISPLAY COMPRISING THE SAME, AND DRIVING METHOD OF THE SCAN DRIVER}

본 발명은 주사 구동 장치, 이를 포함하는 표시 장치 및 주사 구동 장치의 구동 방법에 관한 것으로서, 구체적으로 대형 또는 고해상도의 표시 장치에 적용되는 주사 구동 장치와 그의 구동 기술에 관한 것이다.

최근 들어 평판 표시 패널을 사용하여 표시된 영상을 입체적으로 인지시키는 입체 영상 표시 장치와 그 구동 기술에 대한 다양한 방식이 개발되고 있다.

또한 3차원 입체 영상의 디스플레이가 저변화되고 있는 추세와 함께 표시 패널의 대형화와 선명한 고화질의 화면 품질이 요구되고 있으므로, 화질이 선명하면서도 3D 동영상 디스플레이 구현에 유리한 평판 표시 장치, 및 그에 포함되는 내장 회로에 대한 개발이 활발해지고 있다.

특히 입체 영상의 구현 방식에 따라 표시 장치에 내장되는 구동 회로가 복잡해지고 많은 면적을 차지하게 될 염려가 있어, 표시 장치 내에서 동일한 기능을 하게 되더라도 내장회로의 구조가 간단하고 표시 패널 내에서 적은 면적을 차지하도록 설계되어야 한다. 따라서 이렇게 소형으로 집적되는 내장회로를 표시 장치에 적용하여 전체적으로 표시 장치의 슬림형 패널 외곽부 설계가 가능하도록 연구될 필요성이 있다.

본 발명의 일 실시 예에 의하면, 대형화 또는 고해상도의 표시 장치에 적용되어 구동시키는 주사 구동 장치에 있어서, 특히 회로 설계가 복잡하지 않고 표시 장치 내에서 차지하는 면적이 작도록 설계된 주사 구동 장치와 이를 포함하는 표시 장치를 제공하고자 한다.

또한 본 발명의 일 실시 예에 의하면, 구성 요소의 수와 표시 장치 내에서 차지하는 면적을 줄여 전체 표시 장치의 외곽 면적을 줄일 수 있는 새로운 주사 구동 장치의 동작을 구현하는 방법을 제공하고자 한다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따르면 주사 구동 장치는 복수의 출력선에 순차로 복수의 제1 신호를 생성하여 출력하거나 상기 복수의 출력선으로 동시에 복수의 제2 신호를 생성하여 출력하는 신호 생성부; 및 상기 신호 생성부로부터 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달받고, 표시부에 포함된 복수의 화소 중 제1 그룹 화소에 연결된 복수의 제1 주사선 또는 상기 복수의 화소 중 상기 제1 그룹 화소와 다른 제2 그룹 화소에 연결된 복수의 제2 주사선을 선택하여 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 대응하는 주사 신호로 출력하는 스위칭부를 포함한다.

또한 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소로 이루어진 제1 그룹 화소 및 상기 제1 그룹 화소와 다르고 복수의 화소로 이루어진 제2 그룹 화소를 포함하는 표시부; 상기 표시부에 연결되는 복수의 데이터선에 데이터 신호를 전달하는 데이터 구동부; 및 상기 데이터 신호가 상기 표시부에 전달되도록 상기 제1 그룹 화소에 연결된 복수의 제1 주사선 또는 상기 제2 그룹 화소에 연결된 복수의 제2 주사선에 주사 신호를 전달하는 주사 구동부를 포함하고, 상기 주사 구동부는, 복수의 출력선을 통해 상호 연결된 신호 생성부 및 스위칭부를 포함한다.

상기 신호 생성부는 상기 복수의 출력선에 순차로 복수의 제1 신호를 생성하여 출력하거나, 또는 동시에 복수의 제2 신호를 생성하여 출력하고, 상기 스위칭부는 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달받아 상기 복수의 제1 주사선 또는 상기 복수의 제2 주사선을 선택하여 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 상기 주사 신호로 출력한다.

또한 주사 구동 장치의 구동 방법은 복수의 출력선을 통해 상호 연결된 신호 생성부 및 스위칭부를 포함하고, 복수의 화소로 이루어진 제1 그룹 화소에 연결된 복수의 제1 주사선 또는 상기 제1 그룹 화소와 다르고 복수의 화소로 이루어진 제2 그룹 화소에 연결된 복수의 제2 주사선에 주사 신호를 전달하는 주사 구동 장치에서, 상기 신호 생성부가 상기 복수의 출력선에 순차로 복수의 제1 신호를 생성하여 출력하거나, 또는 동시에 복수의 제2 신호를 생성하여 출력하는 단계; 상기 스위칭부가 상기 복수의 제1 주사선을 선택하는 제1 선택신호 또는 상기 복수의 제2 주사선을 선택하는 제2 선택신호를 전달받는 단계; 및 상기 제1 선택신호 또는 상기 제2 선택신호에 따라 상기 복수의 제1 주사선 또는 상기 복수의 제2 주사선을 선택하여 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 상기 주사 신호로 출력하는 단계를 포함한다.

본 발명에 의하면 구성 요소의 수와 표시 장치 내에서 차지하는 면적을 줄여 전체 표시 장치의 외곽 면적을 줄일 수 있는 새로운 주사 구동 장치 및 이를 포함하는 표시 장치를 제공할 수 있다.

또한 본 발명에 의하면 대형화 또는 고해상도의 표시 장치에 적용되어 구동시키는 새로운 주사 구동 장치의 작동을 구현하는 구동 방법을 제공할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 주사 구동 장치를 포함하는 표시 장치의 구동 방식을 나타내는 도면.
도 2는 본 발명의 일 실시 예에 따른 주사 구동 장치를 포함하는 표시 장치에 대한 블록도.
도 3은 표시 장치에 구비되는 종래 주사 구동 장치의 구동을 간략히 도시한 개념도.
도 4는 본 발명의 일 실시 예에 따른 주사 구동 장치의 구성과 그 구동을 간략히 도시한 개념도.
도 5는 상기 도 4에 도시된 주사 구동 장치 중 신호 생성 그룹의 구성을 간략하게 나타낸 블록도.
도 6은 상기 도 5의 신호 생성 그룹 중 제1 구동부(210)의 구성을 나타내는 블록도.
도 7은 상기 도 6의 제1 구동부에 포함된 제1 출력 구동 블록을 나타내는 회로도.
도 8은 상기 도 6의 제1 구동부의 구동 방법을 나타내는 타이밍도.
도 9는 상기 도 5의 신호 생성 그룹 중 제2 구동부(220)의 구성을 나타내는 블록도.
도 10은 상기 도 9의 제2 구동부에 포함된 제2 출력 구동 블록을 나타내는 회로도.
도 11은 상기 도 9의 제2 구동부의 구동 방법을 나타내는 타이밍도.
도 12는 상기 도 4에 도시된 주사 구동 장치의 일 실시 예에 따른 스위칭부에 대한 회로도.
도 13은 상기 도 12의 스위칭부의 구동을 나타내는 타이밍도.
도 14는 상기 도 4에 도시된 주사 구동 장치의 다른 일 실시 예에 따른 스위칭부에 대한 회로도.
도 15는 상기 도 14의 스위칭부의 구동을 나타내는 타이밍도.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.

또한, 여러 실시 예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시 예에서 설명하고, 그 외의 실시 예에서는 제1 실시 예와 다른 구성에 대해서만 설명하기로 한다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 일 실시 예에 따른 주사 구동 장치를 포함하는 표시 장치의 구동 방식을 나타내는 도면이다. 구체적으로 도 1은 본 발명의 일 실시 예에 따른 주사 구동 장치를 포함하는 표시 장치가 구동하는 방식과 상기 표시 장치의 표시부에 전달되는 주사 신호 및 데이터 기입과 발광을 나타내는 타이밍도를 나타낸다.

도 1은 시간의 흐름에 따라 1 프레임(1 Frame), 2 프레임(2 Frame) 등이 진행되는 것으로 표시하였다.

본 발명의 일 실시 예에 따른 주사 구동 장치를 포함한 표시 장치의 구동 방식은 표시 패널의 복수의 화소 중 제1 필드에 발광하는 복수의 제1 그룹 화소 및 제2 필드에 발광하는 복수의 제2 그룹 화소를 구분한다. 제1 필드 및 제2 필드 각각은 적어도 하나의 프레임을 포함하는 표시 기간으로서, 한 프레임은 리셋 기간(1), 보상기간(2), 주사기간(3), 및 발광 기간(4)을 순차적으로 포함한다.

또한, 제1 필드와 제2 필드는 시점 t1 내지 시점 t4의 소정 기간(SF)만큼 이동된 시점에 동기되어 구동된다. 구체적으로, 제1 필드의 한 프레임(1FE)에 시간적으로 인접하는 제2 필드의 한 프레임(1FO)은 시간적으로 한 프레임(1FE)로부터 기간(SF)만큼 시프트 된다. 기간(SF)은 주사기간(3)이 서로 겹치지 않도록 설정된다. 제1 필드의 한 프레임(2FE)은 프레임(1FE)에 연속되고, 제2 필드의 한 프레임(2FO)는 프레임(1FO)에 연속된다.

제1 그룹 화소들이 발광하는 기간(4) 동안 제2 그룹 화소들 각각에는 대응하는 데이터 신호가 기입되는 주사기간(3)이 발생한다. 마찬가지로, 제2 그룹 화소들이 발광하는 기간(4) 동안 제1 그룹 화소들 각각에는 대응하는 데이터 신호가 기입되는 주사기간(3)이 발생한다.

제1 그룹 화소들의 주사기간(3) 동안 제1 그룹 화소들 각각에 순차로 주사신호(1F_scan[0]~1F_scan[n-1])가 전달된다. 또한 제2 그룹 화소들의 주사기간(3) 동안 제2 그룹 화소들 각각에 순차로 주사신호(2F_scan[1]~2F_scan[n])가 전달된다. 도 1의 실시 예에서는 표시 패널 전체의 주사선을 홀수의 n개로 상정하고, 짝수 번째 주사선에 연결된 복수의 화소를 제1 그룹 화소들로 정의하고, 홀수 번째 주사선에 연결된 복수의 화소를 제2 그룹 화소들로 정의하여 나타낸 것인데, 이러한 화소 그룹의 분류는 도 1에 한정되지 않음은 물론이다.

한편, 각 화소 그룹별로 주사기간을 달리하여 복수의 주사신호를 순차로 전달하면서 동시에 모든 주사신호들은 주사기간 이전의 리셋기간(1)과 보상기간(2) 동안 로우 레벨로 유지된다. 즉, 도 1에서 시점 t1 내지 시점 t2, 시점 t4 내지 시점 t5, 시점 t6 내지 시점 t7, 및 시점 t9 내지 시점 t10의 기간은 각 화소 그룹의 리셋기간(1)과 보상기간(2)들로서, 이들 기간 동안 모든 주사신호들은 로우 레벨을 유지하여 각 화소들을 활성화시킨다. 그래서 각 화소들의 구동 트랜지스터의 게이트 전극 전압을 로우 레벨로 유지시킴으로써 구동 전류를 초기화하고 구동 트랜지스터의 문턱 전압을 보상하게 된다. 도 1에 도시된 표시 장치의 구동 과정은 본 발명의 주사 구동 장치와 무관한 부분이므로 자세한 설명은 생략하기로 한다.

도 1에서 도시된 바와 같이 제1 그룹 화소들로 주사신호가 전달되는 주사기간인 시점 t2 내지 시점 t3의 기간(1FD)에 순차적으로 제1 그룹 화소들로 데이터 신호가 기입된다. 또한 제2 그룹 화소들로 주사신호가 전달되는 주사기간인 시점 t5 내지 시점 t6의 기간(2FD)에 순차적으로 제2 그룹 화소들로 데이터 신호가 기입된다.

기간(1FD)에 순차적으로 데이터 신호가 기입된 제1 그룹 화소들은 데이터 신호에 따라 제2 그룹 화소들에 데이터 신호가 기입되는 기간(2FD) 동안에 발광한다(EP-1). 마찬가지로 기간(2FD)에 순차적으로 데이터 신호가 기입된 제2 그룹 화소들은 그 데이터 신호에 따라 다음 프레임에서 제1 그룹 화소들에 데이터 신호가 기입되는 기간(1FD') 동안에 발광한다(EP-2).

이러한 방식으로 화소 그룹별로 주사기간과 발광기간을 교차하면, 주사기간(3)을 충분히 확보할 수 있어 표시 패널을 구동시키기 위한 시간적 마진(margin)이 증가한다. 또한, 주사 주파수를 낮출 수 있으므로, 데이터 신호를 생성 및 데이터 선에 전달하는 데이터 구동부 및 주사 신호를 생성하는 주사 구동 장치의 대역폭이 감소하여 회로 부품의 단가가 감소할 수 있다.

더구나, 제1 그룹 화소의 발광 시간(4)과 제2 그룹 화소의 발광 시간(4)이 분산되므로 필요한 최고 전류가 감소하여 표시 장치에 전원을 공급하는 전원 회로의 단가를 낮출 수 있다.

본 발명의 주사 구동 장치는 도 1의 타이밍도에 나타난 바와 같이 제1 그룹 화소들과 제2 그룹 화소들에 별개의 주사기간 동안 복수의 주사신호를 대응하는 주사선에 순차적으로 전달하도록 설계된 주사 구동 장치에 관한 것이다.

도 2는 본 발명의 일 실시 예에 따른 주사 구동 장치를 포함하는 표시 장치에 대한 블록도이다.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 주사 구동 장치(이하, 도 2에서 주사 구동부로 지칭함)(20)는 표시 장치(100)에 포함된 구성 요소이다. 즉 표시 장치는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 전원 제어부(40), 및 신호 제어부(50)를 포함한다.

표시부(10)는 복수의 화소(60)을 포함하고 각각의 화소가 빛을 방출하여 외부에서 입력되는 영상 신호에 대응하는 영상을 표시한다.

실시 형태에 따라서 표시부(10)는 복수의 화소 중 제1 그룹 화소에 포함된 복수의 제1 화소와 제2 그룹 화소에 포함된 복수의 제2 화소로 구분될 수 있으며, 이들 복수의 제1 화소와 복수의 제2 화소의 표시부 내 배치는 다양하며 특정한 배치 형태에 한정되지 않는다. 일반적으로 제1 방향과 제2 방향 각각에 대하여 제1 화소와 제2 화소가 교차되는 형태이거나, 또는 제1 방향 또는 제2 방향으로 복수의 제1 화소 또는 복수의 제2 화소가 연속하여 배치되어 하나의 라인을 형성하고, 각 라인들이 화소 그룹별로 제2 방향 또는 제1 방향으로 교차 배열되는 형태일 수 있다.

주사 구동부(20)는 신호 제어부(50)에 의해 제어되며, 특정 주기(예를 들어, 수평 동기 신호(Hsync) 주기)마다 표시부(10)에 연결된 복수의 주사선(1FS[0],2FS[0]~ 1FS[N],2FS[N])에 대응하는 주사 신호를 인가한다. 도 2의 실시 예에 따른 주사 구동부(20)는 표시부(10)에 포함된 복수의 화소 행 각각마다 두 개의 화소 그룹 각각에 연결되는 두 개의 주사선에 각 화소 그룹에 대응하는 주사신호를 전달할 수 있다. 즉, 주사 구동부(20)는 하나의 화소 행에 대응하는 두 개의 주사선이 연결되어 있으므로, 표시부가 N개의 화소 행을 가진다면 주사 구동부(20)는 적어도 2N개의 주사선에 주사신호를 생성하여 전달하게 된다.

예를 들어 주사 구동부(20)는 첫 번째 화소 행의 제1 그룹 화소에 주사선(1FS[0])을 통해 더미 주사신호를 전달하고 첫 번째 화소 행의 제2 그룹 화소에 주사선(2FS[0])을 통해 더미 주사신호를 전달할 수 있다.

그러한 방식으로 표시부(10)의 마지막 화소 행에 연결되는 두 개의 주사선(1FS[N],2FS[N])을 통해 각각 마지막 화소 행에 포함된 제1 그룹 화소들과 제2 그룹 화소들 각각에 주사신호를 전달한다.

표시부는 하나의 화소 행에서 제1 그룹 화소 또는 제2 그룹 화소의 배열 형태가 다양할 수 있다. 따라서, 이에 대응하여 연결된 두 개의 주사선을 적절히 교차하고 배치함으로써 제1 그룹 화소와 제2 그룹 화소 각각에 대응하는 주사신호를 전달할 수 있다. 표시부의 제1 그룹 화소 및 제2 그룹 화소의 배치 형태와 그에 따라 연결되는 복수의 주사선의 배치는 본 발명의 기술적 사상과 무관한 레이아웃 구조에 관한 것이므로 상세한 설명은 생략하기로 한다.

도 2의 실시 예는 도 1에 예시한 두 개의 화소 그룹에 대응하여 각 화소 행에 두 개의 주사선이 연결되는 것을 설명하였으나 이에 반드시 제한되는 것은 아니며, 화소 그룹의 분류 수에 따라 주사 구동부(20)에서 표시부로 연결되는 각 화소 행별 주사선의 개수가 달라질 수 있음은 당연하다.

복수의 주사선(1FS[0],2FS[0]~ 1FS[N],2FS[N])에 대응하는 주사 신호에 의해서 복수의 주사선(1FS[0],2FS[0]~ 1FS[N],2FS[N]) 각각에 연결된 표시부(10)의 화소들이 화소 그룹별로 시간적으로 분리되어 활성화된다.

데이터 구동부(30)는 신호 제어부(50)에 의해 제어되며, 특정 주기(예를 들어, 수직 동기 신호(Vsync) 주기)마다 표시부(10)에 연결된 복수의 데이터선(D1~Dm)에 데이터 신호를 인가한다. 복수의 데이터선(D1~Dm) 각각으로 외부 영상 신호(Data1)에 대응하는 데이터 신호(Data2)가 표시부(10)의 복수의 화소(60) 각각에 전달되면, 복수의 화소 각각은 데이터 신호(Data2)에 해당하는 구동 전류에 의해 발광하면서 영상을 표시하게 된다.

또한 전원 제어부(40)는 신호 제어부(50)에 의해 제어되며, 표시부(10)에 포함된 화소(60)의 구동을 위한 전압을 발생시켜 전달하는데, 예를 들어 제1 전원전압(ELVDD)과 제2 전원전압(ELVSS)를 발생시켜 복수의 화소에 인가할 수 있다.

도 2의 표시 장치에서 표시부(10)의 화소 구동 방식에 따라서 상기 제1 전원전압(ELVDD)과 제2 전원전압(ELVSS)은 표시부(10)의 화소 그룹을 구분하여 각기 전달될 수 있다. 즉, 도 1에서 일례로 설정한 바와 같이 표시부(10)의 화소 그룹을 제1 그룹 화소(E)와 제2 그룹 화소(O)로 구분할 경우, 전원 제어부(40)는 제1 그룹 화소(E)에 인가되는 제1 전원전압(ELVDD_E)과 제2 그룹 화소(O)에 인가되는 제1 전원전압(ELVDD_O), 제1 그룹 화소(E)에 인가되는 제2 전원전압(ELVSS_E)과 제2 그룹 화소(O)에 인가되는 제2 전원전압(ELVSS_O)를 발생시킬 수 있다.

도 2의 표시 장치의 표시부(10)는 하나의 영상 프레임 내에서 화소 그룹별(E/O)로 다르게 소광 및 발광되도록 구동이 제어될 수 있다. 이를 위하여 화소 그룹별(E/O)로 각각 인가되는 제1 전원전압(ELVDD_E/O) 및 제2 전원전압(ELVSS_E/O)이 하나의 영상 프레임 내에서 적어도 2회 이상 제1 레벨 전압(예를 들어 논리값 1인 상태의 하이 레벨 전압)과 제2 레벨 전압(예를 들어 논리값 0인 상태의 로우 레벨 전압)을 가질 수 있다.

표시 장치가 유기 발광 다이오드(OLED)를 이용하여 발광하는 화소들로 구성되는 표시부(10)를 가지는 유기 발광 표시 장치인 경우, 상기 화소 각각의 유기 발광 다이오드(OLED)는 제1 전원전압(ELVDD_E/O)이 인가되는 단자로부터 제2 전원전압(ELVSS_E/O)이 인가되는 단자로 흐르는 전류에 의해 발광된다. 제2 전원전압(ELVSS_E/O)의 상태가 하이 레벨인 동안에는 제1 전원전압(ELVDD_E/O)이 인가되는 단자로부터 제2 전원전압(ELVSS_E/O)이 인가되는 단자로 전류가 흐르지 않아 유기 발광 다이오드(OLED)가 소광되고, 제2 전원전압(ELVSS_E/O)의 상태가 로우 레벨인 동안에는 제1 전원전압(ELVDD_E/O)이 인가되는 단자로부터 제2 전원전압(ELVSS_E/O)이 인가되는 단자로 전류가 흘러 유기 발광 다이오드(OLED)가 발광될 수 있다. 이러한 형태로 표시부(10)의 각 화소 그룹별로 구동을 제어하면 하나의 영상 프레임 내에서 화소 그룹별로 동시에 소광되고 발광된다. 즉, 하나의 영상 프레임 내에서 화소 그룹별로 영상 데이터 신호가 동시에 기입되고 동시에 발광될 수 있다. 제1 전원전압(ELVDD_E/O) 및 제2 전원전압(ELVSS_E/O)의 전원 제어는 본 발명이 제안하는 주사 구동부와는 무관할 것이므로 자세한 설명은 생략하기로 한다.

한편, 신호 제어부(50)는 외부로부터 영상 신호(Data1), 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 클럭 신호(MCLK) 등을 제공받고, 데이터 구동부(30)로 영상 신호(Data1)에 대응하는 영상 데이터 신호(Data2)를 전달하고, 또한 표시 장치의 각 구성부분을 제어하는 제어신호를 발생하여 전달한다.

구체적으로 신호 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(CONT2)를 생성하여 주사 구동부(20)에 전달한다. 그러면 주사 구동부(20)는 특정 주기(예를 들어, 수평 동기 신호(Hsync) 주기)마다 표시부(10)로 주사 신호를 인가하도록 제어될 수 있다.

또한 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(CONT1)를 생성하여 데이터 구동부(20)에 상기 영상 데이터 신호(Data2)와 함께 전달한다. 그러면 데이터 구동부(30)는 특정 주기(예를 들어, 수직 동기 신호(Vsync) 주기)마다 표시부(10)로 영상 데이터 신호를 인가하도록 제어될 수 있다.

그리고 신호 제어부(50)는 전원 제어부(40)를 제어하는 전원 제어 신호(CONT3)을 생성하여 전원 제어부(40)로 전달한다. 그래서 전원 제어부(40)가 표시부(10)의 화소 그룹별로 제1 전원전압(ELVDD)과 제2 전원전압(ELVSS)을 인가하도록 제어할 수 있다. 따라서 전원 제어부(40)는 화소 그룹별로 제1 전원전압(ELVDD_E ELVDD_O)을 각각 인가하고, 또한 제2 전원전압(ELVSS_E, ELVSS_O)도 화소 그룹별로 각각 인가할 수 있다. 상술한 바와 같이 표시 장치에서 화소 그룹별로 하나의 영상 프레임 내에서 소광 또는 발광이 동시에 이루어지고, 화소 그룹 상호간에 주사기간과 발광기간을 교번하여 진행하므로 전원 제어부(40)는 전원 제어 신호(CONT3)에 대응하여 상기 제1 전원전압(ELVDD_E, ELVDD_O) 또는 제2 전원전압(ELVSS_E, ELVSS_O) 각각을 하이 레벨 또는 로우 레벨의 전압으로 조정하여 표시부(10)의 각각의 화소로 인가할 수 있다. 좀더 구체적으로 하나의 영상 프레임 내에서 제1 그룹 화소(E)으로 인가되는 제1 전원전압(ELVDD_E)과 제2 전원전압(ELVSS_E)은 도 1의 리셋기간(1), 화소의 구동 트랜지스터의 문턱전압이 보상되는 보상기간(2), 영상 데이터 신호에 따른 데이터 전압이 기입되는 주사기간(3)을 포함하는 소광 구간에서는 전압 레벨의 차이가 작도록 조정되어 인가될 수 있다. 일례로 제2 전원전압(ELVSS_E)이 하이 레벨로 전달될 수 있다. 한편 기입된 데이터 신호에 따른 영상 데이터 전압에 따라 제1 그룹 화소(E)의 화소들이 동시에 발광하는 발광기간(4)에서는 제1 전원전압(ELVDD_E)과 제2 전원전압(ELVSS_E)의 전압 레벨의 차이가 크도록 조정되어 인가될 수 있다. 일례로 제1 전원전압(ELVDD_E)이 하이 레벨로 상승하든가, 혹은 제2 전원전압(ELVSS_E)이 로우 레벨로 하강하여 전달될 수 있도록 제어될 수 있다.

표시 패널이 대형화되고 화소의 구동 방식이 순차 또는 동시 발광 방식 등으로 다양화됨에 따라 표시부(10)로 주사신호를 전달하여 표시부의 각 화소들을 활성화시키는 주사 구동부(20)의 회로 구성이 복잡해질 수 밖에 없으며, 출력되는 주사신호 역시 복잡하게 인가되는 문제가 발생한다.

즉, 표시 장치에 구비되는 종래 주사 구동 장치의 구동을 간략히 도시한 도 3의 개념도에서 알 수 있듯이, 두 개의 화소 그룹으로 분류하여 교대로 주사와 발광을 수행하고 동시에 발광하는 구동 방식에 있어서 주사 구동 장치(20)의 구성이 복잡하게 된다.

주사 구동 장치(20)에 포함된 복수의 신호 생성부(1F_0 내지 2F_N)도 제1 그룹 화소(E)용과 제2 그룹 화소(O)용으로 나누어서 출력을 하게 된다. 이 경우 제1 그룹 화소(E)용 신호 생성이 완료된 후 제2 그룹 화소(O)용 신호 생성이 시작된다. 표시부의 화소 구조에 따라 도 3과 같이 제1 그룹 화소(E)용 신호 생성 스테이지(1F_0, 1F_1 ~ 1F_N-1, 1F_N)와 제2 그룹 화소(O)용 신호 생성 스테이지(2F_0, 2F_1 ~ 2F_N-1, 2F_N)가 번갈아 배치된다.

그러면 제1 그룹 화소(E)용 스테이지 개수와 제2 그룹 화소(O)용 스테이지 개수가 합쳐져서 표시부에 전달되는 복수의 주사신호를 생성하게 된다. 제1 그룹 화소(E)용 스테이지 개수와 제2 그룹 화소(O)용 스테이지 개수를 합한 것이 주사 구동 장치(20)에서 표시부에 연결되는 복수의 주사선의 개수에 해당된다. 즉 도 3과 같은 경우, 주사 구동 장치는 표시부의 복수의 화소 행의 개수보다 2배나 많은 스테이지 라인 개수를 가지게 된다. 만일 화소 그룹을 다르게 분류한다면 그에 대응하여 복수의 주사선의 개수가 더 많아지고 그에 따라 주사 구동 장치(20)의 스테이지 구성과 개수가 더욱 복잡해진다.

또한 복수의 신호 생성부(1F_0 내지 2F_N)를 포함하는 주사 구동 장치 회로는 클럭 신호, 제어신호, 제1 그룹 화소(E)용 스테이지의 개시신호(1F)와 제2 그룹 화소(O)용 스테이지의 개시신호(2F)를 전달받아 복수의 주사 신호를 생성하기 위하여 복잡한 회로 구성을 가지게 된다. 일례로 기존의 주사 구동 장치에서 주사 신호를 생성하는 각 스테이지의 신호 생성 회로는 17개의 박막 트랜지스터(TFT)와 4개의 커패시터를 포함하여 구성될 수 있다. 그러나, 도 3과 같이 화소 그룹별로 주사신호를 생성하는 주사 구동 장치의 경우 구성 회로 소자의 숫자가 2배 이상 될 수 있으므로 회로의 복잡성과 신호 안정성의 측면에서 문제가 발생하고, 회로 소자가 차지하는 면적 역시 증가되므로 슬림화 및 경량화를 추구하는 표시 장치의 개발에 난점이 될 수 있다. 구체적인 주사 구동 장치의 신호 생성부에 대한 회로 구성은 공지된 것이고 본 발명과 무관한 것이므로 생략하기로 한다.

따라서, 본 발명이 제안하는 주사 구동 장치(20)는 이와 같은 문제점을 해결하기 위하여 표시 장치의 다양한 구동 방식에 적합한 구동 타이밍으로 주사신호를 생성하여 출력할 수 있는 내장 회로를 제안하고 있다.

즉, 대형 표시 패널의 고해상도를 지양하면서도 내장 회로가 차지하는 면적으로 인한 경량화 및 슬림화가 방해되지 않도록 내장 회로의 구성 요소의 수와 실제 면적을 줄일 수 있는 주사 구동 장치를 제안한다.

도 4는 본 발명의 일 실시 예에 따른 주사 구동 장치의 구성과 그 구동을 간략히 도시한 개념도이다.

도 4를 참조하여 알 수 있듯이, 주사 구동 장치(20)는 표시부에 전달되는 주사신호를 생성하여 출력하는 복수의 스테이지(110,111~112,113)로 구성된다. 여기서 복수의 스테이지 각각은 표시부(10)에 포함된 복수의 화소 행 각각에 대응되며 스테이지 개수 역시 화소 행의 개수와 동일할 수 있다.

일례로 표시부의 화소 행의 개수가 N개라면 도 3에 도시된 기존 주사 구동 장치(20)의 신호 생성부의 전체 라인 수는 적어도 2N개로서, 제1 그룹 화소와 제2 그룹 화소의 화소들에 각각 전달되는 복수의 주사신호를 생성한다. 이에 반하여 도 4에 도시된 본 발명의 주사 구동 장치(20)에 따르면, 각 화소 행의 제1 그룹 화소와 제2 그룹 화소에 각각 전달되는 복수의 주사신호를 생성하는 복수의 신호 생성부(200)가 각 스테이지에 하나씩 포함되도록 구성된다. 따라서 본 발명의 주사 구동 장치(20)에 의하면 신호 생성부를 각 스테이지의 개수인 N개만큼 구성할 수 있어 회로 구성이 간단하고 주사 구동 장치가 표시 장치 내에서 차지하는 면적이 줄어들 수 있다.

본 발명의 복수의 스테이지(110,111~112,113) 각각은 대응하는 화소 행에 포함된 복수의 화소에 주사신호를 전달하는데, 복수의 화소 중 제1 그룹 화소와 제2 그룹 화소에 속한 화소들에 별개의 주사신호를 전달한다.

제1 그룹 화소(E)용 주사신호와 제2 그룹 화소(O)용 주사신호가 전달되는 주사기간 역시 분리됨은 앞에서 이미 설명하였다.

본 발명의 복수의 스테이지(110,111~112,113) 각각은 신호 생성부(200)와 스위칭부(300)를 포함한다.

첫 번째 스테이지(110)에 포함된 신호 생성부(200)로 개시 신호가 전달되면서 주사 구동 장치(20)가 동작하게 된다. 첫 번째 스테이지(110)에 포함된 신호 생성부(200)에 클럭신호와 게이트 제어신호가 입력된다. 상기 개시신호, 클럭신호, 및 게이트 제어 신호를 인가받아 구동하여 첫 번째 스테이지의 신호 생성부(200)가 출력신호를 스위칭부(300)에 전달한다. 그러면 스위칭부(300)는 전달된 출력신호와 스위칭 제어신호를 이용하여 구동한 후 주사 구동 장치의 첫 번째 스테이지에 대응하는 표시부의 첫 번째 화소 행에 전달하게 될 주사신호를 생성한다. 이때 주사신호는 첫 번째 화소 행의 제1 그룹 화소에 전달되는 주사신호와 첫 번째 화소 행의 제2 그룹 화소에 전달되는 주사신호를 포함한다. 즉, 첫 번째 스테이지의 신호 생성부(200)와 스위칭부(300)는 연속적으로 연결되어 첫 번째 화소 행의 제1 그룹 화소에 전달되는 주사신호를 생성하여 더미 주사선(1FS[0])에 전달할 수 있다. 그리고 첫 번째 스테이지의 신호 생성부(200)와 스위칭부(300)는 첫 번째 화소 행의 제2 그룹 화소에 전달되는 주사신호를 생성하여 더미 주사선(2FS[0])에 전달할 수 있다.

본 발명의 주사 구동 장치(20)가 포함되는 표시 장치의 구동 방식은 표시부에 주사신호가 전달된 후 동시에 발광하되, 제1 그룹 화소와 제2 그룹 화소별로 주사기간과 발광기간이 교차되는 것이다. 그래서, 도 4에 도시한 본 발명의 일 실시 예에 따른 주사 구동 장치(20)에서 복수의 스테이지가 순차적으로 구동하여 대응하는 화소 행의 제1 그룹 화소에 전달되는 복수의 주사신호를 포함하는 제1 주사신호 그룹(1FS[0], 1FS[1]~ 1FS[N-1], 1FS[N])을 생성하여 전달한 후, 대응하는 화소 행의 제2 그룹 화소에 전달되는 복수의 주사신호를 포함하는 제2 주사신호 그룹(2FS[0], 2FS[1]~ 2FS[N-1], 2FS[N])을 생성하여 전달한다.

이러한 과정에서 각 스테이지에 포함된 복수의 스위칭부(300)는 복수의 신호 생성부(200) 각각에서 생성된 출력신호를 전달받아 스위칭 제어신호의 타이밍에 따라, 제1 그룹 화소에 제1 주사신호 그룹(1FS[0], 1FS[1]~ 1FS[N-1], 1FS[N])을 전달하는 주사선, 또는 제2 그룹 화소에 제2 주사신호 그룹(2FS[0], 2FS[1]~ 2FS[N-1], 2FS[N])을 전달하는 주사선으로 주사신호를 출력한다.

구체적인 입력 신호와 그에 따른 주사 구동 장치의 각 스테이지의 회로구성과 동작은 이하의 도면에서 후술하기로 한다.

도 5 내지 도 11에서는 상기 도 4에 도시된 주사 구동 장치에 대한 회로 구성과 동작을 구체적으로 도시하였다. 그리고 신호 생성부(200)에서 출력되는 복수의 출력신호(OUT_G)를 전달받아 표시부의 각 화소 그룹별로 전달되는 주사신호를 생성하는 스위칭부(300)에 대한 회로 구성과 동작은 도 12 내지 도 15에서 설명하였다.

특히 본 발명의 주사 구동 장치는, 도 5 내지 도 11의 실시 예에서 설명하는 주사 구동 장치(20)의 각 스테이지에 포함된 신호 생성부(200)의 회로 구성과 동작에 반드시 제한되지 않으며, 도 5 내지 도 11의 실시 예로 든 회로를 포함하여 필요한 기능을 수행하는 어떠한 회로를 사용하여도 무방할 것이다.

도 5에 도시된 신호 생성 그룹(200_1)은 주사 구동 장치의 모든 스테이지 각각에 포함된 신호 생성부의 집합을 의미하고, 신호 생성 그룹(200_1)에 포함된 제1 구동부(210) 및 제2 구동부(220) 역시 각 스테이지에 해당하는 복수의 제1 출력 구동 블록의 집합 및 복수의 제2 출력 구동 블록의 집합을 의미하는 것으로 정한다.

도 5의 신호 생성 그룹(200_1)에서 생성되어 출력되는 복수의 출력신호(OUT_G[0]~OUT_G[N]) 각각은 스테이지 내에서 신호 생성부와 스위칭부를 연결하는 복수의 출력선 각각을 통해 대응하는 스위칭부에 전달된다.

도 5의 실시 예에서, 제1 구동부(210)는 상기 복수의 출력선 각각에 게이트 온 전압(Von)의 출력신호를 순차적으로 인가하는 순차 구동부이고, 제2 구동부(220)는 상기 복수의 출력선 각각에 게이트 온 전압(Von)의 출력신호를 동시에 인가하는 동시 구동부일 수 있다.

제1 구동부(210)에서 복수의 출력선 각각에 게이트 온 전압(Von)의 출력신호를 순차적으로 인가할 때, 제2 구동부(220)의 출력단은 플로팅될 수 있다. 그리고 제2 구동부(220)에서 복수의 출력선 각각에 게이트 온 전압(Von)의 출력신호를 동시에 인가할 때, 제1 구동부(210)의 출력단은 플로팅될 수 있다. 이에 따라, 제1 구동부(210)와 제2 구동부(220)는 서로 영향을 주지 않고 동일한 복수의 출력선 각각에 서로 다른 파형의 출력신호(OUT_G[0]~OUT_G[N])를 인가할 수 있다. 제1 구동부(210)와 제2 구동부(220)가 복수의 출력선을 공유하여 연결되어, 해당 스테이지 내의 스위칭부로 대응하는 출력신호를 출력할 수 있다.

구체적으로 도 6은 상기 제1 구동부(210)의 구성을 나타내는 블록도이다.

도 6을 참조하면, 제1 구동부(210)는 복수의 출력신호를 생성하는 복수의 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3, ...)을 포함한다. 각 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3,...)은 입력 신호를 입력받아 복수의 출력선 각각에 전달되는 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 생성한다.

각 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3,...)은 제1 클럭 신호 입력단(CLK1), 제2 클럭 신호 입력단(CLK2), 제3 클럭 신호 입력단(CLK3), 플로팅 신호 입력단(FL), 시작 신호(SSP) 또는 인접한 제1 출력 구동 블록의 출력 신호가 입력되는 순차 입력단(IN) 및 출력신호 출력단(OUT_G)을 포함한다.

각 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3,...)의 입력 신호는 복수의 주사 클럭 신호(SCLK), 플로팅 신호(FLSa), 및 시작 신호(SSP) 또는 인접한 제1 출력 구동 블록의 출력 신호를 포함한다. 복수의 주사 클럭 신호(SCLK)는 제1 주사 클럭 신호(SCLK1), 제2 주사 클럭 신호(SCLK2), 제3 주사 클럭 신호(SCLK3)를 포함한다. 복수의 주사 클럭 신호(SCLK1, SCLK2, SCLK3) 및 플로팅 신호(FLSa)는 서로 다른 배선으로 인가된다.

연속하는 3개의 제1 출력 구동 블록은 3 가지 주사 클럭 신호(SCLK1, SCLK2, SCLK3)를 서로 다른 입력단으로 수신한다. 예를 들어, 첫 번째 제1 출력 구동 블록(210_0)에서 제1 클럭 신호 입력단(CLK1)은 제1 주사 클럭 신호(SCLK1)의 배선에 연결되고, 제2 클럭 신호 입력단(CLK2)은 제2 주사 클럭 신호(SCLK2)의 배선에 연결되고, 제3 클럭 신호 입력단(CLK3)은 제3 주사 클럭 신호(SCLK3)의 배선에 연결된다. 두 번째 제1 출력 구동 블록(210_1)에서 제1 클럭 신호 입력단(CLK1)은 제2 주사 클럭 신호(SCLK2)의 배선에 연결되고, 제2 클럭 신호 입력단(CLK2)은 제3 주사 클럭 신호(SCLK3)의 배선에 연결되고, 제3 클럭 신호 입력단(CLK3)은 제1 주사 클럭 신호(SCLK1)의 배선에 연결된다. 세 번째 제1 출력 구동 블록(210_2)에서 제1 클럭 신호 입력단(CLK1)은 제3 주사 클럭 신호(SCLK3)의 배선에 연결되고, 제2 클럭 신호 입력단(CLK2)은 제1 주사 클럭 신호(SCLK1)의 배선에 연결되고, 제3 클럭 신호 입력단(CLK3)은 제2 주사 클럭 신호(SCLK2)의 배선에 연결된다. 즉, 3가지 주사 클럭 신호(SCLK1, SCLK2, SCLK3)는 복수의 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3, ...)의 클럭 신호 입력단(CLK1, CLK2, CLK3)에 3가지 유형으로 입력된다. 복수의 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3, ...)의 인접한 제1 출력 구동 블록 간에 있어서, 복수의 클럭 신호 입력단(CLK1, CLK2, CLK3)으로 입력되는 복수의 주사 클럭 신호(SCLK1, SCLK2, SCLK3)는 서로 다르게 입력된다.

각 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3, ...)의 플로팅 신호 입력단(FL)은 플로팅 신호(FLSa)의 배선에 연결된다.

각 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3, ...)은 복수의 클럭 신호 입력단(CLK1, CLK2, CLK3), 플로팅 신호 입력단(FL) 및 순차 입력단(IN)으로 입력되는 신호에 따라 생성된 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력신호 출력단(OUT_G)으로 출력한다. 복수의 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3, ...)은 시작 신호(SSP) 또는 인접한 제1 출력 구동 블록의 출력신호의 입력에 따라 순차적으로 출력신호를 출력한다.

첫 번째 제1 출력 구동 블록(210_0)은 시작 신호(SSP)를 입력받아 생성한 출력신호 OUT_G[0]을 더미 출력선 및 두 번째 제1 출력 구동 블록(210_1)에 전달한다. 두 번째 제1 출력 구동 블록(210_1)은 첫 번째 제1 출력 구동 블록(210_0)의 출력신호 OUT_G[0]를 입력받아 생성한 출력신호 OUT_G[1]를 두 번째 출력선 및 세 번째 제1 출력 구동 블록(210_2)에 전달한다. 세 번째 제1 출력 구동 블록(210_2)은 첫 번째 제1 출력 구동 블록(210_1)의 출력신호 OUT_G[1]를 입력받아 생성한 출력신호 OUT_G[2]을 세 번째 출력선 및 네 번째 제1 출력 구동 블록(210_3)에 전달한다. 즉, k+1 번째 배열된 제1 출력 구동 블록은 인접한 제1 출력 구동 블록인 k 번째 배열된 제1 출력 구동 블록에서 출력되는 출력신호 OUT_G[k]를 입력받아 생성된 출력신호 OUT_G[k+1]을 출력한다(1<=k<n). 이와 같이, 첫 번째 제1 출력 구동 블록(210_0)부터 N번째 제1 출력 구동 블록(미도시)까지 순차적으로 출력 신호가 생성되어 복수의 출력선에 전달된다.

도 7은 상기 도 6의 제1 구동부(210)에 포함된 제1 출력 구동 블록(210_0, 210_1, 210_2, 210_3, ...)을 나타내는 회로도이다.

도 7을 참조하면, 제1 출력 구동 블록은 복수의 입력단(CLK1, CLK2, CLK3, IN, FL), 출력신호 출력단(OUT_G), 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18) 및 복수의 커패시터(C11, C12)를 포함한다.

복수의 입력단은 제1 클럭 신호 입력단(CLK1), 제2 클럭 신호 입력단(CLK2), 제3 클럭 신호 입력단(CLK3), 플로팅 신호 입력단(FL), 순차 입력단(IN)을 포함한다.

제1 트랜지스터(M11)는 제2 노드(N12)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 출력신호 출력단(OUT_G)에 연결되는 타단을 포함한다. 제2 트랜지스터(M12)는 제1 노드(N11)에 연결되는 게이트 전극, 제3 클럭 신호 입력단(CLK3)에 연결되는 일단 및 출력신호 출력단(OUT_G)에 연결되는 타단을 포함한다. 제3 트랜지스터(M13)는 제2 노드(N12)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제1 노드(N11)에 연결되는 타단을 포함한다. 제4 트랜지스터(M14)는 제1 클럭 신호 입력단(CLK1)에 연결되는 게이트 전극, SVSS 전원에 연결되는 일단 및 제2 노드(N12)에 연결되는 타단을 포함한다. 제5 트랜지스터(M15)는 제2 클럭 신호 입력단(CLK2)에 연결되는 게이트 전극, 순차 입력단(IN)에 연결되는 일단 및 제1 노드(N11)에 연결되는 타단을 포함한다. 제6 트랜지스터(M16)는 순차 입력단(IN)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제2 노드(N12)에 연결되는 타단을 포함한다. 제7 트랜지스터(M17)는 플로팅 신호 입력단(FL)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제1 노드(N11)에 연결되는 타단을 포함한다. 제8 트랜지스터(M18)는 플로팅 신호 입력단(FL)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제2 노드(N12)에 연결되는 타단을 포함한다.

제1 커패시터(C11)는 제1 노드(N11)에 연결되는 일단 및 출력신호 출력단(OUT_G)에 연결되는 타단을 포함한다. 제2 커패시터(C12)는 SVDD 전원에 연결되는 일단 및 제2 노드(N12)에 연결되는 타단을 포함한다.

제1 노드(N11)는 제2 트랜지스터(M12)의 게이트 전극, 제3 트랜지스터(M13)의 타단, 제5 트랜지스터(M15)의 타단, 제7 트랜지스터(M17)의 타단 및 제1 커패시터(C11)의 일단에 연결된다. 제2 노드(N12)는 제1 트랜지스터(M11)의 게이트 전극, 제3 트랜지스터(M13)의 게이트 전극, 제4 트랜지스터(M14)의 타단, 제6 트랜지스터(M16)의 타단, 제8 트랜지스터(M18)의 타단 및 제2 커패시터(C12)의 타단에 연결된다.

SVDD 전원은 하이 레벨의 전압(예를 들어 논리값 1인 상태)을 가지는 전원이고, SVSS 전원은 로우 레벨의 전압(예를 들어 논리값 0인 상태)을 가지는 전원이다.

복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18)는 p-채널 전계 효과 트랜지스터일 수 있다. 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18)를 턴 온 시키는 게이트 온 전압은 로우 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 하이 레벨의 전압이다.

복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18) 중 적어도 어느 하나는 n-채널 전계 효과 트랜지스터일 수 있으며, n-채널 전계 효과 트랜지스터를 턴 온 시키는 게이트 온 전압은 하이 레벨의 전압이고 턴 오프 시키는 게이트 오프 전압은 로우 레벨의 전압이다.

제1 주사 클럭 신호(SCLK1), 제2 주사 클럭 신호(SCLK2) 및 제3 주사 클럭 신호(SCLK3)는 서로 다른 주기로 로우 레벨 전압으로 인가될 수 있다. 즉, 제1 클럭 신호 입력단(CLK1), 제2 클럭 신호 입력단(CLK2) 및 제3 클럭 신호 입력단(CLK3)으로 입력되는 신호는 서로 다른 주기로 로우 레벨의 전압으로 인가될 수 있다.

제1 클럭 신호 입력단(CLK1)으로 로우 레벨의 전압이 인가되고 순차 입력단(IN)으로 하이 레벨의 전압이 인가되는 경우, 제4 트랜지스터(M14)가 턴 온되고 SVSS 전원 전압이 제1 트랜지스터(M11)의 게이트 전극으로 전달되어 제1 트랜지스터(M11)를 턴 온시킨다. SVDD 전원 전압이 제1 트랜지스터(M11)를 통하여 출력신호 출력단(OUT_G)으로 출력된다. 즉, 하이 레벨의 출력신호가 출력된다. 이때, 제6 트랜지스터(M16)는 턴 오프되고, 제3 트랜지스터(M13)는 턴 온되며, 제3 트랜지스터(M13)를 통하여 SVDD 전원 전압이 제2 트랜지스터(M12)의 게이트 전극에 전달되어 제2 트랜지스터(M12)를 턴 오프시킨다.

제2 클럭 신호 입력단(CLK2)으로 로우 레벨의 전압이 인가되고 순차 입력단(IN)으로 로우 레벨의 전압이 인가되는 경우, 제5 트랜지스터(M15)가 턴 온되고 순차 입력단(IN)으로 인가되는 로우 레벨의 전압이 제2 트랜지스터(M12)의 게이트 전극에 전달되어 제2 트랜지스터(M12)를 턴 온시킨다. 제3 클럭 신호 입력단(CLK3)으로 입력되는 하이 레벨의 전압이 출력신호 출력단(OUT_G)으로 출력된다. 그리고 제1 커패시터(C11)는 일단에 로우 레벨의 전압이 인가되고 타단에 하이 레벨의 전압이 인가되어 충전된다. 이때, 제6 트랜지스터(M16)는 턴 온되고, SVDD 전원 전압이 제1 트랜지스터(M11)의 게이트 전극 및 제3 트랜지스터(M13)의 게이트 전극에 전달되어 제1 트랜지스터(M11) 및 제3 트랜지스터(M13)를 턴 오프시킨다.

제3 클럭 신호 입력단(CLK3)으로 로우 레벨의 전압이 인가되고 순차 입력단(IN)으로 하이 레벨의 전압이 인가되는 경우, 제1 트랜지스터(M11), 제3 트랜지스터(M13), 제4 트랜지스터(M14), 제5 트랜지스터(M15) 및 제6 트랜지스터(M16)가 턴 오프된다. 제3 클럭 신호 입력단(CLK3)으로 인가되는 전압이 하이 레벨 전압에서 로우 레벨 전압으로 바뀌면서 제1 커패시터(C11)에 의한 부트스트랩(bootstrap) 동작에 의해 제1 노드(N11)의 전압은 로우 레벨의 전압(SVSS 전원 전압)보다 낮은 전압으로 떨어진다. 이에 따라, 제2 트랜지스터(M12)가 완전히 턴 온되고, 턴 온된 제2 트랜지스터(M12)를 통하여 로우 레벨의 전압이 출력신호 출력단(OUT_G)으로 출력된다.

상술한 3개의 클럭 신호 입력단(CLK1, CLK2, CLK3)으로 로우 레벨의 전압이 인가되는 과정(주사 인에이블 상태)에서, 플로팅 신호 입력단(FL)에는 하이 레벨의 전압이 인가된다. 제1 구동부(210)의 출력단을 플로팅시키는 플로팅 구간에서 플로팅 신호 입력단(FL)에는 로우 레벨의 전압이 인가된다.

플로팅 신호 입력단(FL)에 하이 레벨의 전압이 인가되면, 제7 트랜지스터(M17) 및 제8 트랜지스터(M18)는 턴 오프되고, 제1 트랜지스터(M11)의 게이트 전극 및 제2 트랜지스터(M12)의 게이트 전극으로 인가되는 전압에 영향을 주지 않는다. 플로팅 신호 입력단(FL)에 로우 레벨의 전압이 인가되면, 제7 트랜지스터(M17) 및 제8 트랜지스터(M18)가 턴 온되고, 턴 온된 제7 트랜지스터(M17)를 통하여 SVDD 전원 전압이 제2 트랜지스터(M12)의 게이트 전극에 전달되어 제2 트랜지스터(M12)를 턴 오프시키고, 턴 온된 제8 트랜지스터(M18)를 통하여 SVDD 전원 전압이 제1 트랜지스터(M11)의 게이트 전극에 전달되어 제1 트랜지스터(M11)를 턴 오프시킨다. 즉, 제7 트랜지스터(M17)는 플로팅 신호(FLSa)에 따라 제2 트랜지스터(M12)를 턴 오프시키는 하이 레벨의 전압을 전달한다. 제8 트랜지스터(M18)는 플로팅 신호(FLSa)에 따라 제1 트랜지스터(M11)를 턴 오프시키는 하이 레벨의 전압을 전달한다. 이에 따라, 출력신호 출력단(OUT_G)은 플로팅 상태가 된다.

도 8은 상기 도 6의 제1 구동부의 구동 방법을 나타내는 타이밍도이다. 도 8의 타이밍도와 함께 도 6 및 도 7의 도면을 함께 참조하여 설명하기로 한다.

도 8을 참조하면 주사 구동 장치에 있어서, 제1 구동부는 플로팅 신호(FLSa)가 제7 트랜지스터(M17) 및 제8 트랜지스터(M18)를 턴 오프시키는 하이 레벨의 전압으로 인가되는 주사 인에이블 상태 및 제7 트랜지스터(M17) 및 제8 트랜지스터(M18)를 턴 온시키는 로우 레벨의 전압으로 인가되는 플로팅 상태로 동작한다.

주사 인에이블 상태에서, 제1 주사 클럭 신호(SCLK1), 제2 주사 클럭 신호(SCLK2) 및 제3 주사 클럭 신호(SCLK3)는 1 수평 주기(1H, 수평 동기 신호(Hsync)의 주기와 동일함)를 단위로 서로 다른 주기에 로우 레벨의 전압으로 인가된다. 클럭 신호의 한 주기 중 제1 출력 구동 블록에 포함되는 트랜지스터를 턴 온시키는 전압이 인가되는 구간을 클럭 신호의 듀티라고 한다. 제2 주사 클럭 신호(SCLK2)는 제1 주사 클럭 신호(SCLK1)가 제1 주사 클럭 신호(SCLK1)의 듀티만큼 시프트된 신호이고, 제3 주사 클럭 신호(SCLK3)는 제2 주사 클럭 신호(SCLK2)가 제2 주사 클럭 신호(SCLK2)의 듀티만큼 시프트된 신호이다. 여기서는 제1 주사 클럭 신호(SCLK1), 제2 주사 클럭 신호(SCLK2) 및 제3 주사 클럭 신호(SCLK3)의 주기는 3 수평 주기이고, 각 주사 클럭 신호(SCLK1, SCLK2, SCLK3)는 1 수평 주기만큼 시프트된 신호이다.

t1~t2 구간에서, 제1 주사 클럭 신호(SCLK1)가 로우 레벨의 전압으로 인가된다. 제1 주사 클럭 신호(SCLK1)는 첫 번째 제1 출력 구동 블록(210_0)의 제1 클럭 신호 입력단(CLK1)에 입력되므로, 첫 번째 제1 출력 구동 블록(210_0)은 하이 레벨의 출력신호 OUT_G[0]을 출력한다.

t2~t3 구간에서, 제2 주사 클럭 신호(SCLK2) 및 시작 신호(SSP)가 로우 레벨의 전압으로 인가된다. 제2 주사 클럭 신호(SCLK2)는 첫 번째 제1 출력 구동 블록(210_0)의 제2 클럭 신호 입력단(CLK2)에 입력되고, 시작 신호(SSP)는 첫 번째 제1 출력 구동 블록(210_0)의 순차 입력부(IN)에 입력되므로, 첫 번째 제1 출력 구동 블록(210_0)은 하이 레벨의 출력신호 OUT_G[0]을 출력한다. 이때, 첫 번째 제1 출력 구동 블록(210_0)의 제1 커패시터(C11)의 일단은 로우 레벨의 전압이 인가되고 타단은 하이 레벨의 전압이 인가되어 충전된다.

t3~t4 구간에서, 제3 주사 클럭 신호(SCLK3)가 로우 레벨의 전압으로 인가된다. 제3 주사 클럭 신호(SCLK3)는 첫 번째 제1 출력 구동 블록(210_0)의 제3 클럭 신호 입력단(CLK3)에 입력되므로, 첫 번째 제1 출력 구동 블록(210_0)은 제1 커패시터(C11)를 통한 부트스트랩에 의해 완전히 턴 온된 제2 트랜지스터(M12)를 통해 로우 레벨의 전압을 출력신호 출력단(OUT_G)으로 전달하여 로우 레벨의 출력신호 OUT_G[0]을 출력한다.

한편, 두 번째 제1 출력 구동 블록(210_1)은 t3~t4 구간에서 순차 입력단(IN)으로 첫 번째 제1 출력 구동 블록(210_0)의 로우 레벨의 출력신호 OUT_G[0]을 입력받고, 제2 클럭 신호 입력단(CLK2)으로 로우 레벨의 제3 주사 클럭 신호(SCLK3)를 입력받는다. 두 번째 제1 출력 구동 블록(210_1)은 하이 레벨의 출력신호 OUT_G[1]를 출력하면서 제1 커패시터(C11)를 충전시킨다.

t4~t5 구간에서, 제1 주사 클럭 신호(SCLK1)가 로우 레벨의 전압으로 인가되고, 제1 주사 클럭 신호(SCLK1)는 두 번째 제1 출력 구동 블록(210_1)의 제3 클럭 신호 입력단(CLK3)으로 입력된다. 두 번째 제1 출력 구동 블록(210_1)은 제1 커패시터(C11)를 통한 부트스트랩에 의해 완전히 턴 온된 제2 트랜지스터(M12)를 통해 로우 레벨의 전압을 출력신호 출력단(OUT_G)으로 전달하여 로우 레벨의 출력신호 OUT_G[1]를 출력한다.

t4~t5 구간에서, 세 번째 제1 출력 구동 블록(210_2)은 순차 입력단(IN)으로 두 번째 제1 출력 구동 블록(210_1)의 로우 레벨의 출력신호 OUT_G[1]를 입력받고, 제2 클럭 신호 입력단(CLK2)으로 로우 레벨의 제1 주사 클럭 신호(SCLK1)를 입력받는다. 세 번째 제1 출력 구동 블록(210_2)은 하이 레벨의 출력신호 OUT_G[2]을 출력하면서 제1 커패시터(C11)를 충전시킨다.

t5~t6 구간에서, 제2 주사 클럭 신호(SCLK2)가 로우 레벨의 전압으로 인가되고, 제2 주사 클럭 신호(SCLK2)는 세 번째 제1 출력 구동 블록(210_2)의 제3 클럭 신호 입력단(CLK3)으로 입력된다. 세 번째 제1 출력 구동 블록(210_2)은 제1 커패시터(C11)를 통한 부트스트랩에 의해 완전히 턴 온된 제2 트랜지스터(M12)를 통해 로우 레벨의 전압을 출력신호 출력단(OUT_G)으로 전달하여 로우 레벨의 출력신호 OUT_G[2]을 출력한다.

네 번째 제1 출력 구동 블록(210_3)은 첫 번째 제1 출력 구동 블록(210_0)과 동일하게 복수의 주사 클럭 신호(SCLK1, SCLK2, SCLK3)의 배선에 연결되므로, 각 입력단(CLK1, CLK2, CLK3)에 동일한 주사 클럭 신호(SCLK1, SCLK2, SCLK3)를 입력받는다. 네 번째 제1 출력 구동 블록(210_3)은 t6~t7 구간에서 로우 레벨의 출력신호 OUT_G[3]를 출력한다.

이와 같이, 주사 인에이블 상태에서 제1 구동부(210)는 서로 다른 주기에 로우 레벨의 전압으로 인가되는 제1 주사 클럭 신호(SCLK1), 제2 주사 클럭 신호(SCLK2), 제3 주사 클럭 신호(SCLK3), 및 시작 신호(SSP) 또는 인접한 제1 출력 구동 블록의 출력신호를 이용하여 순차적으로 출력신호를 출력할 수 있다. 제1 주사 클럭 신호(SCLK1), 제2 주사 클럭 신호(SCLK2) 및 제3 주사 클럭 신호(SCLK3)의 주기가 3 수평 주기이고 듀티가 1 수평 주기일 때, 듀티가 1 수평 주기인 복수의 출력신호가 1 수평 주기씩 시프트되어 하나의 스테이지 내에서 신호 생성부와 대응하는 스위칭부에 연결된 복수의 출력선에 순차적으로 출력된다.

제1 구동부(210)는 플로팅 신호(FLSa)가 로우 레벨의 전압으로 인가되는 tf 시점부터 출력신호 출력단(OUT_G)이 플로팅되는 플로팅 상태로 동작한다. 플로팅 상태 동작시, 시작 신호(SSP) 및 각 주사 클럭 신호(SCLK1, SCLK2, SCLK3)는 하이 레벨의 전압으로 인가된다. 플로팅 신호(FLSa)가 로우 레벨의 전압으로 인가되면, 제1 노드(N11) 및 제2 노드(N12)에는 모두 SVDD 전원 전압이 인가되어 제1 트랜지스터(M11) 및 제2 트랜지스터(M12)가 턴 오프되고 출력신호 출력단(OUT_G)은 플로팅 상태가 된다. 따라서, 제1 구동부(210)는 출력단이 플로팅된 상태에서 스위칭부와 연결된 복수의 출력선에 인가되는 어떠한 다른 신호들에 영향을 주지 않는다.

플로팅 신호(FLSa)가 다시 하이 레벨의 전압으로 인가되면, 제1 구동부(210)는 주사 인에이블 상태로 되돌아가서 복수의 출력선에 출력신호를 출력할 수 있다.

한편 도 9는 상기 도 5의 신호 생성 그룹 중 제2 구동부(220)의 구성을 나타내는 블록도이다.

도 9를 참조하면, 제2 구동부(220)는 복수의 출력신호를 생성하는 복수의 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)을 포함한다. 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 입력 신호를 입력받아 복수의 출력선 각각에 전달되는 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 생성한다.

각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 제1 제어 신호 입력단(SS), 제2 제어 신호 입력단(SR), 플로팅 신호 입력단(FL) 및 출력신호 출력단(OUT_G)을 포함한다.

각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)의 입력 신호는 제1 제어 신호(SS1), 제2 제어 신호(SR1) 및 플로팅 신호(FLSb)를 포함한다. 복수 제어 신호(SS1, SR1) 및 플로팅 신호(FLSb)는 서로 다른 배선으로 인가된다.

각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)의 제1 제어 신호 입력단(SS)은 제1 제어 신호(SS1)의 배선에 연결되고, 제2 제어 신호 입력단(SR)은 제2 제어 신호(SR1)의 배선에 연결되며, 플로팅 신호 입력단(FL)은 플로팅 신호(FLSb)의 배선에 연결된다.

각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 제1 제어 신호 입력단(SS), 제2 제어 신호 입력단(SR) 및 플로팅 신호 입력단(FL)으로 입력되는 신호에 따라 생성된 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력신호 출력단(OUT_G)으로 출력한다. 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 동시에 출력한다.

도 10은 상기 도 9의 제2 구동부(220)에 포함된 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)을 나타내는 회로도이다.

도 10을 참조하면, 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 제1 제어 신호 입력단(SS), 제2 제어 신호 입력단(SR), 출력신호 출력단(OUT_G), 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M28, M29) 및 복수의 커패시터(C21, C22)를 포함한다.

제1 트랜지스터(M21)는 제2 노드(N22)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 출력신호 출력단(OUT_G)에 연결되는 타단을 포함한다. 제2 트랜지스터(M22)는 제1 노드(N21)에 연결되는 게이트 전극, SVSS 전원에 연결되는 일단 및 출력신호 출력단(OUT_G)에 연결되는 타단을 포함한다. 제3 트랜지스터(M23)는 제2 제어 신호 입력단(SR)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제1 노드(N21)에 연결되는 타단을 포함한다. 제4 트랜지스터(M24)는 제2 제어 신호 입력단(SR)에 연결되는 게이트 전극, SVSS 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다. 제5 트랜지스터(M25)는 제1 제어 신호 입력단(SS)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다. 제6 트랜지스터(M26)는 제1 제어 신호 입력단(SS)에 연결되는 게이트 전극, SVSS 전원에 연결되는 일단 및 제1 노드(N21)에 연결되는 타단을 포함한다. 제7 트랜지스터(M27)는 플로팅 신호 입력단(FL)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제1 노드(N21)에 연결되는 타단을 포함한다. 제8 트랜지스터(M28)는 플로팅 신호 입력단(FL)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다.

제9 트랜지스터(M29)는 제1 노드(N21)에 연결되는 게이트 전극, SVDD 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다.

제1 커패시터(C21)는 제1 노드(N21)에 연결되는 일단 및 출력신호 출력단(OUT_G)에 연결되는 타단을 포함한다. 제2 커패시터(C22)는 SVDD 전원에 연결되는 일단 및 제2 노드(N22)에 연결되는 타단을 포함한다.

제1 노드(N21)는 제2 트랜지스터(M22)의 게이트 전극, 제9 트랜지스터(M29)의 게이트 전극, 제3 트랜지스터(M23)의 타단, 제6 트랜지스터(M26)의 타단, 제7 트랜지스터(M27)의 타단 및 제1 커패시터(C21)의 일단에 연결된다. 제2 노드(N22)는 제1 트랜지스터(M21)의 게이트 전극, 제4 트랜지스터(M24)의 타단, 제5 트랜지스터(M25)의 타단, 제8 트랜지스터(M28)의 타단, 제9 트랜지스터(M29)의 타단 및 제2 커패시터(C22)의 타단에 연결된다.

SVDD 전원은 하이 레벨의 전압을 가지는 전원이고, SVSS 전원은 로우 레벨의 전압을 가지는 전원이다.

복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M28, M29)는 p-채널 전계 효과 트랜지스터이거나 n-채널 전계 효과 트랜지스터일 수 있다. 도 10에서는 p-채널 전계 효과 트랜지스터로 회로도를 나타내었으므로, 복수의 트랜지스터는 로우 레벨 전압에서 턴 온 되고 하이 레벨 전압에서 턴 오프 된다.

제1 제어 신호 입력단(SS)으로 로우 레벨의 전압이 인가되고 제2 제어 신호 입력단(SR)으로 하이 레벨의 전압이 인가되는 경우, 제3 트랜지스터(M23) 및 제4 트랜지스터(M24)는 턴 오프되고, 제5 트랜지스터(M25) 및 제6 트랜지스터(M26)가 턴 온된다. 턴 온된 제5 트랜지스터(M25)를 통하여 SVDD 전원 전압이 제1 트랜지스터(M21)의 게이트 전극으로 전달되어 제1 트랜지스터(M21)를 턴 오프시키고, 턴 온된 제6 트랜지스터(M26)를 통하여 SVSS 전원 전압이 제2 트랜지스터(M22)의 게이트 전극으로 전달된다. 이때, 제1 커패시터(C21)에 의한 부트스트랩으로 제1 노드(N21)의 전압은 SVSS 전원 전압보다 낮아진다. 이에 따라, 제2 트랜지스터(M22)가 완전히 턴 온되고, 턴 온된 제2 트랜지스터(M22)를 통하여 SVSS 전원 전압이 출력신호 출력단(OUT_G)으로 출력된다. 즉, 로우 레벨의 출력신호가 출력된다.

제1 제어 신호 입력단(SS)으로 하이 레벨의 전압이 인가되고 제2 제어 신호 입력단(SR)으로 로우 레벨의 전압이 인가되는 경우, 제5 트랜지스터(M25) 및 제6 트랜지스터(M26)는 턴 오프되고, 제3 트랜지스터(M23) 및 제4 트랜지스터(M24)가 턴 온된다. 턴 온된 제3 트랜지스터(M23)를 통하여 SVDD 전원 전압이 제2 트랜지스터(M22)의 게이트 전극으로 전달되어 제2 트랜지스터(M22)를 턴 오프시킨다. 턴 온된 제4 트랜지스터(M24)를 통하여 SVSS 전원 전압이 제1 트랜지스터(M21)의 게이트 전극에 전달되어 제1 트랜지스터(M21)를 턴 온시킨다. 턴 온된 제1 트랜지스터(M21)를 통하여 SVDD 전원 전압이 출력신호 출력단(OUT_G)으로 출력된다. 즉, 하이 레벨의 출력신호가 출력된다.

플로팅 신호 입력단(FL)에 하이 레벨의 전압이 인가되면, 제7 트랜지스터(M27) 및 제8 트랜지스터(M28)는 턴 오프되고, 제1 트랜지스터(M21)의 게이트 전극 및 제2 트랜지스터(M22)의 게이트 전극으로 인가되는 전압에 영향을 주지 않는다. 플로팅 신호 입력단(FL)에 로우 레벨의 전압이 인가되면, 제7 트랜지스터(M27) 및 제8 트랜지스터(M28)가 턴 온되고, 턴 온된 제7 트랜지스터(M27)를 통하여 SVDD 전원 전압이 제2 트랜지스터(M22)의 게이트 전극에 전달되어 제2 트랜지스터(M22)를 턴 오프시키고, 턴 온된 제8 트랜지스터(M28)를 통하여 SVDD 전원 전압이 제1 트랜지스터(M21)의 게이트 전극에 전달되어 제1 트랜지스터(M21)를 턴 오프시킨다. 이에 따라, 출력신호 출력단(OUT_G)은 플로팅 상태가 된다. 이때, 제1 제어 신호 입력단(SS) 및 제2 제어 신호 입력단(SR)에는 하이 레벨의 전압이 인가된다.

도 11은 상기 도 9의 제2 구동부(220)의 구동 방법을 나타내는 타이밍도이다. 도 11을 설명함에 있어 도 9 및 도 10을 함께 참조하기로 한다.

도 11에서 알 수 있듯이, 제2 구동부(220)은 플로팅 신호(FLSb)가 하이 레벨의 전압으로 인가되는 주사 인에이블 상태 및 로우 레벨의 전압으로 인가되는 플로팅 상태로 동작한다.

주사 인에이블 상태에서, 제1 제어 신호(SS1) 및 제2 제어 신호(SR1)는 서로 다른 펄스폭을 가지며, 대체적으로 서로 다른 극성으로 인가된다. 예를 들어, 제1 제어 신호(SS1)는 t1~t3 구간에 하이 레벨의 전압, t3~t4 구간에 로우 레벨의 전압, t4~t7 구간에 하이 레벨의 전압으로 인가된다. 이때, 제2 제어 신호(SR1)는 t1~t2 구간에 로우 레벨의 전압, t2~t5 구간에 하이 레벨의 전압, t5~t6 구간에 로우 레벨의 전압으로 인가된다. 즉, 제1 제어 신호(SS1)가 로우 레벨의 전압으로 인가되는 구간은 제2 제어 신호(SR1)가 하이 레벨의 전압으로 인가되는 구간에 포함되고, 제2 제어 신호(SR1)가 로우 레벨의 전압으로 인가되는 구간은 제1 제어 신호(SS1)가 하이 레벨의 전압으로 인가되는 구간에 포함된다.

t1~t2 구간에서, 제1 제어 신호(SS1)가 하이 레벨의 전압으로 인가되고, 제2 제어 신호(SR1)가 로우 레벨의 전압으로 인가된다. 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 하이 레벨의 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력한다.

t2~t3 구간에서, 제1 제어 신호(SS1)가 하이 레벨의 전압으로 인가되면서, 제2 제어 신호(SR1)가 하이 레벨의 전압으로 변환되어 인가된다. 제2 출력 구동 블록의 제3 트랜지스터(M23), 제4 트랜지스터(M24), 제5 트랜지스터(M25) 및 제6 트랜지스터(M26)는 턴 오프된다. 한편, 제2 커패시터(C22)는 t1~t2 구간에서 일단에 SVDD 전원 전압이 인가되고 타단에 SVSS 전원 전압이 인가되어 충전된다. 즉, 제2 노드(N22)에는 SVSS 전원 전압이 형성되고, 제2 노드(N22)에 형성된 전압은 t2~t3 구간에서 제1 트랜지스터(M21)의 게이트 전극에 인가되어 제1 트랜지스터(M21)를 턴 온시키고, 턴 온된 제1 트랜지스터(M21)를 통하여 SVDD 전원 전압이 출력신호 출력단(OUT_G)으로 출력된다. 즉, 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 하이 레벨의 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력한다.

t3~t4 구간에서, 제2 제어 신호(SR1)가 하이 레벨의 전압으로 인가되면서, 제1 제어 신호(SS1)가 로우 레벨의 전압으로 변환되어 인가된다. 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 로우 레벨의 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력한다.

제1 제어 신호(SS1)가 하이 레벨의 전압이고 제2 제어 신호(SR1)가 로우 레벨의 전압인 상태(t1~t2 구간)에서, 먼저 제2 제어 신호(SR1)가 하이 레벨의 전압으로 변환되고(t2 시점), 다음으로 제1 제어 신호(SS1)가 로우 레벨의 전압으로 변환된다(t3 시점). 이에 따라, SVDD 전원에서 SVSS 전원으로 흐르는 쇼트 전류를 방지하여 전력 소모를 줄일 수 있다.

t4~t5 구간에서, 제2 제어 신호(SR1)가 하이 레벨의 전압으로 인가되면서, 제1 제어 신호(SS1)가 하이 레벨의 전압으로 변환되어 인가된다. 제1 노드(N21)의 전압은 제1 커패시터(C21)의 부트스트랩에 의해 SVSS 전원 전압보다 낮은 전압이 된다. 제1 노드(N21)의 전압이 t4~t5 구간에서 제2 트랜지스터(M22))의 게이트 전극에 인가되어 제2 트랜지스터(M22)를 턴 온시키고, 턴 온된 제2 트랜지스터(M22)를 통하여 SVSS 전원 전압이 출력신호 출력단(OUT_G)으로 출력된다. 즉, 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 로우 레벨의 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력한다.

t5~t6 구간에서, 제1 제어 신호(SS1)가 하이 레벨의 전압으로 인가되면서, 제2 제어 신호(SR1)가 로우 레벨의 전압으로 변환되어 인가된다. 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 하이 레벨의 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력한다.

제1 제어 신호(SS1)가 로우 레벨의 전압이고 제2 제어 신호(SR1)가 하이 레벨의 전압인 상태(t3~t4 구간)에서, 먼저 제1 제어 신호(SS1)가 하이 레벨의 전압으로 변환되고(t4 시점), 다음으로 제2 제어 신호(SR1)가 로우 레벨의 전압으로 변환된다(t5 시점). 이에 따라, SVDD 전원에서 SVSS 전원으로 흐르는 쇼트 전류를 방지하여 전력 소모를 줄일 수 있다.

t6~t7 구간에서, 제1 제어 신호(SS1)가 하이 레벨의 전압으로 인가되면서, 제2 제어 신호(SR1)가 하이 레벨의 전압으로 변환되어 인가된다. 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)은 하이 레벨의 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력한다.

이와 같이, 로우 레벨의 출력신호는 제1 제어 신호(SS1)가 로우 레벨의 전압으로 변환되는 시점(t3)부터 제2 제어 신호(SR1)가 로우 레벨의 전압으로 변환되는 시점(t5)까지 출력된다.

제2 구동부(220)는 제1 제어 신호(SS1)와 제2 제어 신호(SR1)의 펄스폭을 조절할 수 있으며, 이에 따라 대응하는 스위칭부에 각각 연결된 복수의 출력선에 로우 레벨의 출력신호가 출력되는 시간을 조절할 수도 있다.

제2 구동부(220)는 플로팅 신호(FLSb)가 로우 레벨의 전압으로 인가되는 tf 시점부터 출력신호 출력단(OUT_G)이 플로팅되는 플로팅 상태로 동작한다. 플로팅 상태 동작시, 제1 제어 신호(SS1) 및 제2 제어 신호(SR1)는 하이 레벨의 전압으로 인가된다. 플로팅 신호(FLSb)가 로우 레벨의 전압으로 인가되면, 제1 노드(N21) 및 제2 노드(N22)에는 모두 SVDD 전원 전압이 인가되어 제1 트랜지스터(M21) 및 제2 트랜지스터(M22)가 턴 오프되고 출력신호 출력단(OUT_G)은 플로팅 상태가 된다. 따라서, 제2 구동부(220)는 출력이 플로팅된 상태에서 복수의 출력선에 인가되는 다른 신호들에 영향을 주지 않는다.

플로팅 신호(FLSb)가 다시 하이 레벨의 전압으로 인가되면, 제2 구동부(220)는 주사 인에이블 상태로 되돌아가서 한꺼번에 로우 레벨과 하이 레벨로 출력되는 출력신호를 생성할 수 있다.

특히 각 제2 출력 구동 블록(220_0, 220_1, 220_2, 220_3, ...)이 로우 레벨의 출력신호(OUT_G[0], OUT_G[1], OUT_G[2], OUT_G[3], ...)를 출력하는 구간(예를 들어, t3~t5 구간)에서 제1 노드(N21)에는 제1 커패시터(C21)의 부트스트랩에 의해 SVSS 전원 전압보다 낮은 전압이 형성되고, 제1 노드(N21)의 전압은 제9 트랜지스터(M29)를 턴 온시키고, 턴 온된 제9 트랜지스터(M29)를 통하여 SVDD 전원 전압이 제2 노드(N22)에 전달되어 제2 노드(N22)의 전압이 SVDD 전원 전압으로 더욱 확실히 유지될 수 있다.

상기 도 5 내지 도 11의 실시 예에 따르면 본 발명의 주사 구동 장치는 그 구동 방식에 따라 신호 생성 그룹(200_1)의 제1 구동부(210)에 의해 각 스테이지별로 순차적으로 출력신호를 생성하여 해당 스테이지의 대응하는 스위칭부(300)에 전달하거나 또는 제2 구동부(220)에 의해 모든 스테이지에서 동시에 출력신호를 생성하여 해당 스위칭부(300)에 전달하게 된다.

이하의 설명은 신호 생성부에서 전달된 출력신호를 입력받아 제1 그룹 화소 또는 제2 그룹 화소에 전달하는 주사 신호를 생성하는 스위칭부(300)의 구성과 동작에 관한 것이다.

도 12는 상기 도 4에 도시된 주사 구동 장치(20)의 하나의 스테이지에 포함된 스위칭부(300)에 대한 회로도이다.

본 발명의 일 실시 예에 따른 주사 구동 장치에서 스위칭부(300)는 표시부의 복수의 화소 중 제1 그룹 화소와 제2 그룹 화소에 각각 전달되는 주사 신호를 선택적으로 생성하여 전달하는 수단이다.

스위칭부(300)는 출력신호 입력단(OUT_G), 제1 선택신호 입력단(SEL_1F), 제2 선택신호 입력단(SEL_2F), 제1 주사신호 출력단(1FS), 제2 주사신호 출력단(2FS), 및 복수의 트랜지스터(M31, M32, M33, M34)를 포함한다.

출력신호 입력단(OUT_G)에는 스위칭부(300)에 연결된 신호 생성부(200)에서 생성하여 전달한 출력신호가 입력된다.

제1 선택신호 입력단(SEL_1F)에는 상기 전달된 출력신호를 표시부의 제1 그룹 화소에 포함된 복수의 화소를 활성화시키는 주사신호(이하 제1 주사신호라 함)로 출력할 수 있도록 제어하는 제1 선택신호가 입력된다.

제2 선택신호 입력단(SEL_2F)에는 상기 전달된 출력신호를 표시부의 제2 그룹 화소에 포함된 복수의 화소를 활성화시키는 주사신호(이하 제2 주사신호라 함)로 출력할 수 있도록 제어하는 제2 선택신호가 입력된다.

상기 제1 주사신호는 제1 주사신호 출력단(1FS)을 통해 제1 그룹 화소의 화소에 출력된다. 또한 상기 제2 주사신호는 제2 주사신호 출력단(2FS)을 통해 제2 그룹 화소의 화소에 출력된다.

제1 트랜지스터(M31)는 제1 선택신호 입력단(SEL_1F)에 연결된 게이트 전극, 출력신호 입력단(OUT_G)에 연결된 일단, 및 제1 주사신호 출력단(1FS)에 연결된 타단을 포함한다.

제2 트랜지스터(M32)는 제2 선택신호 입력단(SEL_2F)에 연결된 게이트 전극, 출력신호 입력단(OUT_G)에 연결된 일단, 및 제2 주사신호 출력단(2FS)에 연결된 타단을 포함한다.

제3 트랜지스터(M33)는 제2 선택신호 입력단(SEL_2F)에 연결된 게이트 전극, VGH 전원에 연결되는 일단, 및 제1 주사신호 출력단(1FS)에 연결된 타단을 포함한다.

제4 트랜지스터(M34)는 제1 선택신호 입력단(SEL_1F)에 연결된 게이트 전극, VGH 전원에 연결되는 일단, 및 제2 주사신호 출력단(2FS)에 연결된 타단을 포함한다.

여기서 VGH 전원은 하이 레벨의 전압(예를 들어 논리값 1인 상태)을 가지는 전원이다.

복수의 트랜지스터(M31, M32, M33, M34)는 p-채널 전계 효과 트랜지스터이거나 n-채널 전계 효과 트랜지스터일 수 있으며 특별히 제한되는 것은 아니다. 또한 다결정 실리콘 박막 트랜지스터(poly-Si TFT), 산화 박막 트랜지스터(Oxide TFT), 비결정질 실리콘 박막 트랜지스터(a-Si TFT) 등 다양한 종류의 TFT가 사용될 수 있다.

도 12에서는 PMOS로 구성된 것을 예시하였으므로 복수의 트랜지스터(M31, M32, M33, M34)를 턴 온시키는 게이트 온 전압은 로우 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 하이 레벨의 전압이다.

신호 생성부(200)에서 입력단(OUT_G)을 통해 전달되는 출력신호가 로우 레벨의 전압으로 인가되고, 제1 선택신호 입력단(SEL_1F)을 통해 로우 레벨의 전압이 인가되는 경우, 제1 트랜지스터(M31)과 제4 트랜지스터(M34)에 게이트 온 전압이 전달되어 턴 온 된다. 턴 온된 제1 트랜지스터(M31)를 통해 제1 주사신호 출력단(1FS)에 제1 그룹 화소를 활성화시키는 로우 레벨 전압의 제1 주사신호가 출력된다. 이때 상기 제1 주사신호는 입력단(OUT_G)을 통해 전달되는 출력신호의 로우 레벨의 전압으로 출력되는 것이다.

또한 제4 트랜지스터(M34)가 턴 온 되어 제4 트랜지스터(M34)의 일단에 연결된 VGH 전압이 제2 선택신호 입력단(SEL_2F)을 통해 전달된다. 그래서 제1 그룹 화소 각각에 제1 주사신호가 전달되어 활성화시키는 동안(제1 필드의 주사기간(3) 동안) 제2 그룹 화소 각각에 전달되는 제2 주사신호는 하이 레벨 전압으로 전달되어 제2 그룹 화소를 구동시키지 않는다.

제1 선택신호 입력단(SEL_1F)을 통해 로우 레벨의 전압이 인가되는 동안 제2 선택신호 입력단(SEL_2F)을 통해서는 하이 레벨의 전압이 인가되므로 제2 트랜지스터(M32)과 제3 트랜지스터(M33)는 턴 오프되어 스위칭부(300)의 구동에 영향을 미치지 않는다.

한편, 신호 생성부(200)에서 입력단(OUT_G)을 통해 전달되는 출력신호가 로우 레벨의 전압으로 인가되고, 제2 선택신호 입력단(SEL_2F)을 통해 로우 레벨의 전압이 인가되는 경우, 제2 트랜지스터(M32)과 제3 트랜지스터(M33)에 게이트 온 전압이 전달되어 턴 온 된다. 턴 온된 제2 트랜지스터(M32)를 통해 제2 주사신호 출력단(2FS)에 제2 그룹 화소를 활성화시키는 로우 레벨 전압의 제2 주사신호가 출력된다. 이때 상기 제2 주사신호는 입력단(OUT_G)을 통해 전달되는 출력신호의 로우 레벨의 전압으로 출력되는 것이다.

또한 제3 트랜지스터(M33)가 턴 온 되어 제3 트랜지스터(M33)의 일단에 연결된 VGH 전압이 제1 선택신호 입력단(SEL_1F)을 통해 전달된다. 그래서 제2 그룹 화소 각각에 제2 주사신호가 전달되어 활성화시키는 동안(제2 필드의 주사기간(3) 동안) 제1 그룹 화소 각각에 전달되는 제1 주사신호는 하이 레벨 전압으로 전달되어 제1 그룹 화소를 구동시키지 않는다.

제2 선택신호 입력단(SEL_2F)을 통해 로우 레벨의 전압이 인가되는 동안 제1 선택신호 입력단(SEL_1F)을 통해서는 하이 레벨의 전압이 인가되므로 제1 트랜지스터(M31)과 제4 트랜지스터(M34)는 턴 오프되어 스위칭부(300)의 구동에 영향을 미치지 않는다.

도 13은 상기 도 12의 스위칭부(300)의 구동을 나타내는 타이밍도이다.

먼저 a1~a2 구간에서는 입력단(OUT_G)을 통해 전달되는 모든 출력신호(Out_G[1]~Out_G[N])가 로우 레벨 전압으로 인가된다. 이 구간 동안 제1 선택신호(sel_1F)는 로우 상태이고 제2 선택신호(sel_2F)는 하이 상태이므로 도 12에 설명한 바와 같이 출력신호(Out_G[1]~Out_G[N])가 표시부의 제1 그룹 화소에 전달되는 제1 주사신호(1FS[1]~1FS[N])로 출력된다. a1~a2 구간은 제1 그룹 화소의 구동 트랜지스터의 게이트 전압의 리셋과 문턱 전압 보상이 수행되는 기간으로서, 도 1을 참조하면 제1 필드의 리셋 기간(1)과 보상 기간(2) 동안 로우 레벨 전압으로 주사신호가 전달되는 것이다.

다음으로 a3~a4 구간 동안 입력단(OUT_G)을 통해 전달되는 출력신호(Out_G[1]~Out_G[N])가 하나씩 순차적으로 로우 레벨 전압으로 인가된다. 마찬가지로 이 구간 동안에도 제1 선택신호(sel_1F)는 로우 상태이고 제2 선택신호(sel_2F)는 하이 상태이므로 순차적으로 로우 레벨 전압으로 전달되는 출력신호(Out_G[1]~Out_G[N])에 대응하여 제1 그룹 화소에 전달되는 제1 주사신호(1FS[1]~1FS[N])가 하나씩 순차적으로 로우 레벨 전압으로 출력된다. 따라서, 이 구간은 제1 필드의 주사 기간(3)으로서, 로우 레벨 전압으로 전달되는 제1 주사신호(1FS[1]~1FS[N])에 대응하여 순차적으로 제1 그룹 화소 각각이 활성화되고 그에 따라 영상 데이터 신호가 전달되어 저장되는 데이터 기입 구간(1FD)이 된다.

한편 a5~a6 구간은 입력단(OUT_G)을 통해 전달되는 모든 출력신호(Out_G[1]~Out_G[N])가 다시 로우 레벨 전압으로 인가된다. 이 구간 동안 제2 선택신호(sel_2F)는 로우 상태이고 제1 선택신호(sel_1F)는 하이 상태이므로 도 12에 설명한 바와 같이 출력신호(Out_G[1]~Out_G[N])가 표시부의 제2 그룹 화소에 전달되는 제2 주사신호(2FS[1]~2FS[N])로 출력된다. 즉, a5~a6 구간은 제2 그룹 화소의 구동 트랜지스터의 게이트 전압의 리셋과 문턱 전압 보상이 수행되는 기간으로서, 도 1을 참조하면 제2 필드의 리셋 기간(1)과 보상 기간(2) 동안 로우 레벨 전압으로 주사신호가 전달되는 것이다.

그리고 a7~a8 구간 동안 입력단(OUT_G)을 통해 전달되는 출력신호(Out_G[1]~Out_G[N])가 하나씩 순차적으로 로우 레벨 전압으로 인가된다. 마찬가지로 이 구간 동안에도 제2 선택신호(sel_2F)는 로우 상태이고 제1 선택신호(sel_1F)는 하이 상태이므로 순차적으로 로우 레벨 전압으로 전달되는 출력신호(Out_G[1]~Out_G[N])에 대응하여 제2 그룹 화소에 전달되는 제2 주사신호(2FS[1]~2FS[N])가 하나씩 순차적으로 로우 레벨 전압으로 출력된다. 따라서, 이 구간은 제2 필드의 주사 기간(3)으로서, 로우 레벨 전압으로 전달되는 제2 주사신호(2FS[1]~2FS[N])에 대응하여 순차적으로 제2 그룹 화소 각각이 활성화되고 그에 따라 영상 데이터 신호가 전달되어 저장되는 데이터 기입 구간(2FD)이 된다.

구간 a1~a2, a5~a6와 같이 모든 출력신호(Out_G[1]~Out_G[N])가 동시에 로우 레벨 전압으로 출력되기 위해서는 앞서 설명한 바와 같이 신호 생성부(200)의 제2 구동부(220)가 작동하여 동시 출력신호를 스위칭부(300)에 전달할 수 있다. 한편, 구간 a3~a4, a7~a8와 같이 출력신호(Out_G[1]~Out_G[N])가 순차적으로 로우 레벨 전압으로 출력되기 위해서는 신호 생성부(200)의 제1 구동부(220)가 작동하여 순차적인 출력신호를 스위칭부(300)에 전달할 수 있다.

도 13을 참조하여 알 수 있듯이, 스위칭부(300)는 동일한 파형의 출력신호를 입력받아 제1 선택신호(sel_1F) 및 제2 선택신호(sel_2F)의 구동 제어에 따라 제1 그룹 화소에 인가되는 제1 주사신호로 생성하거나, 혹은 제2 그룹 화소에 인가되는 제2 주사신호로 생성할 수 있다. 본 발명의 주사 구동 장치에 따르면 화소 그룹별로 생성하여 전달하는 주사신호를 적어도 화소 행의 개수만큼의 스테이지 수를 가지는 내장 회로로 구현할 수 있어 기존 주사 구동 장치에 비하여 간단해지고 면적 용량을 크게 줄일 수 있게 된다.

도 14는 상기 도 4에 도시된 주사 구동 장치의 다른 일 실시 예에 따른 스위칭부에 대한 회로도이다.

도 14에 의하면 주사 구동 장치의 스위칭부(300)는 출력신호 입력단(OUT_G), 제1 선택신호 입력단(SEL_1F), 제2 선택신호 입력단(SEL_2F), 제1 제어신호 입력단(PRE_1F), 제2 제어신호 입력단(PRE_2F), 제1 주사신호 출력단(1FS), 제2 주사신호 출력단(2FS), 복수의 트랜지스터(M41, M42, M43, M44, M45, M46, M47, M48), 제1 커패시터(C41), 및 제2 커패시터(C42)를 포함한다.

출력신호 입력단(OUT_G)에는 스위칭부(300)에 연결된 신호 생성부(200)에서 생성하여 전달한 출력신호가 입력된다.

제1 선택신호 입력단(SEL_1F)에는 상기 전달된 출력신호를 표시부의 제1 그룹 화소에 포함된 복수의 화소를 활성화시키는 제1 주사신호로 출력할 수 있도록 제어하는 제1 선택신호가 입력된다.

제2 선택신호 입력단(SEL_2F)에는 상기 전달된 출력신호를 표시부의 제2 그룹 화소에 포함된 복수의 화소를 활성화시키는 제2 주사신호로 출력할 수 있도록 제어하는 제2 선택신호가 입력된다.

상기 제1 주사신호는 제1 주사신호 출력단(1FS)을 통해 제1 그룹 화소의 화소에 출력된다. 또한 상기 제2 주사신호는 제2 주사신호 출력단(2FS)을 통해 제2 그룹 화소의 화소에 출력된다.

제1 제어신호 입력단(PRE_1F)에는 스위칭부(300)의 구동 동작에 따라 스위칭부에 입력되는 신호가 제1 주사신호 또는 제2 주사신호로 선택적으로 출력될 수 있도록 트랜지스터의 온/오프 동작을 더욱 확실하게 하는 제1 제어신호가 입력된다. 제2 제어신호 입력단(PRE_2F) 역시 스위칭부에 입력되는 신호가 제1 주사신호 또는 제2 주사신호로 선택적으로 출력될 수 있도록 트랜지스터의 온/오프 동작을 더욱 확실하게 하는 제2 제어신호가 입력된다.

복수의 트랜지스터(M41, M42, M43, M44, M45, M46, M47, M48)는 p-채널 전계 효과 트랜지스터이거나 n-채널 전계 효과 트랜지스터일 수 있으며 특별히 제한되는 것은 아니다. 또한 다결정 실리콘 박막 트랜지스터(poly-Si TFT), 산화 박막 트랜지스터(Oxide TFT), 비결정질 실리콘 박막 트랜지스터(a-Si TFT) 등 다양한 종류의 TFT가 사용될 수 있다.

제1 트랜지스터(M41)는 제1 제어신호 입력단(PRE_1F)에 연결된 게이트 전극, VGL 전원에 연결된 일단, 및 QA 노드에 연결된 타단을 포함한다.

제2 트랜지스터(M42)는 제2 제어신호 입력단(PRE_2F)에 연결된 게이트 전극, VGL 전원에 연결된 일단, 및 QB 노드에 연결된 타단을 포함한다.

제3 트랜지스터(M43)는 제1 선택신호 입력단(SEL_1F)과 연결된 QA 노드에 연결된 게이트 전극, 출력신호의 입력단(OUT_G)에 연결되는 일단, 및 제1 주사신호 출력단(1FS)에 연결된 타단을 포함한다.

제4 트랜지스터(M44)는 제2 제어신호 입력단(PRE_2F)에 연결된 게이트 전극, VGH 전원에 연결되는 일단, 및 상기 QA 노드에 연결된 타단을 포함한다.

제5 트랜지스터(M45)는 제2 선택신호 입력단(SEL_2F)에 연결된 게이트 전극, VGH 전원에 연결되는 일단, 및 제1 주사신호 출력단(1FS)에 연결된 타단을 포함한다.

제6 트랜지스터(M46)는 제2 선택신호 입력단(SEL_2F)과 연결된 QB 노드에 연결된 게이트 전극, 출력신호의 입력단(OUT_G)에 연결되는 일단, 및 제2 주사신호 출력단(2FS)에 연결된 타단을 포함한다.

제7 트랜지스터(M47)는 제1 제어신호 입력단(PRE_1F)에 연결된 게이트 전극, VGH 전원에 연결된 일단, 및 QB 노드에 연결된 타단을 포함한다.

제8 트랜지스터(M48)는 제1 선택신호 입력단(SEL_1F)에 연결된 게이트 전극, VGH 전원에 연결되는 일단, 및 제2 주사신호 출력단(2FS)에 연결된 타단을 포함한다.

제1 커패시터(C41)는 제1 선택신호 입력단(SEL_1F)에 연결된 일전극 및 QA 노드에 연결된 타전극을 포함한다.

제2 커패시터(C42)는 제2 선택신호 입력단(SEL_2F)에 연결된 일전극 및 QB 노드에 연결된 타전극을 포함한다.

여기서 VGH 전원은 하이 레벨의 전압(예를 들어 논리값 1인 상태)을 가지는 전원이다. VGL 전원은 로우 레벨의 전압(예를 들어 논리값 0인 상태)을 가지는 전원이다.

출력신호 입력단(OUT_G), 제1 선택신호 입력단(SEL_1F), 제2 선택신호 입력단(SEL_2F), 제1 제어신호 입력단(PRE_1F), 제2 제어신호 입력단(PRE_2F)에 입력되는 전압이 하이 레벨인 상태에서, 제1 제어신호 입력단(PRE_1F)에 입력되는 제1 제어신호가 로우 레벨 전압으로 인가되면, 제1 트랜지스터(M41)와 제7 트랜지스터(M47)가 턴 온된다. 제1 트랜지스터(M41)를 통해 로우 레벨의 VGL 전원 전압이 QA 노드에 전달된다. 제7 트랜지스터(M47)를 통해 하이 레벨의 VGH 전원 전압이 QB 노드에 전달된다. 이로 인해 QA 노드에 연결된 제3 트랜지스터(M43)이 턴 온 되고, QB 노드에 연결된 제6 트랜지스터(M46)가 턴 오프 된다. 이때 QA 노드에 연결된 제1 커패시터(C41)은 양 전극에 인가되는 전압차에 대응하는 전압을 저장한다. 마찬가지로 QB 노드에 연결된 제2 커패시터(C42)도 양 전극에 걸리는 전압을 저장한다. 제3 트랜지스터(M43)의 턴 온과 제6 트랜지스터(M46)가 턴 오프를 더욱 확실하게 하여 제1 주사신호 출력단(1FS)으로 제1 주사신호가 선택적으로 생성되어 출력될 수 있게 제어할 수 있다. 아울러 이 시기에 제2 주사신호 출력단(2FS)으로 주사신호가 출력되지 않도록 제어할 수 있다.

신호 생성부(200)에서 입력단(OUT_G)을 통해 전달되는 출력신호가 로우 레벨의 전압으로 인가되고, 제1 선택신호 입력단(SEL_1F)을 통해 로우 레벨의 전압이 인가되는 경우, 제1 커패시터(C41)의 부트스트랩에 의해 제3 트랜지스터(M43)의 게이트 전극에 전달되는 전압이 충분히 낮아져서 제3 트랜지스터(M43)가 완전히 턴 온 된다. 그러면 제3 트랜지스터(M43)를 통해 제1 주사신호 출력단(1FS)에 제1 그룹 화소를 활성화시키는 로우 레벨 전압의 제1 주사신호가 출력된다. 이때 상기 제1 주사신호는 입력단(OUT_G)을 통해 전달되는 출력신호의 로우 레벨의 전압으로 출력되는 것이다.

이때 제1 선택신호 입력단(SEL_1F)을 통해 로우 레벨의 전압을 인가받는 제8 트랜지스터(M48) 역시 턴 온 되고, 이로 인해 하이 레벨의 VGH 전압을 제2 주사신호 출력단(2FS)에 전달하게 된다. 그래서 제1 그룹 화소 각각에 제1 주사신호가 전달되어 활성화시키는 동안(제1 필드의 주사기간(3) 동안) 제2 그룹 화소 각각에 전달되는 제2 주사신호는 하이 레벨 전압으로 전달되어 제2 그룹 화소를 구동시키지 않는다.

제1 선택신호 입력단(SEL_1F)을 통해 로우 레벨의 전압이 인가되는 동안 제2 선택신호 입력단(SEL_2F), 제1 제어신호 입력단(PRE_1F), 및 제2 제어신호 입력단(PRE_2F)을 통해서는 하이 레벨의 전압이 인가되므로 상기 제3 트랜지스터(M43)와 제8 트랜지스터(M48)를 제외한 나머지 트랜지스터들은 모두 턴 오프되어 스위칭부(300)의 구동에 영향을 미치지 않는다.

한편 신호 생성부(200)에서 입력단(OUT_G)을 통해 전달되는 출력신호가 로우 레벨의 전압으로 인가되고, 제2 선택신호 입력단(SEL_2F)을 통해 로우 레벨의 전압이 인가되는 경우, 제2 커패시터(C42)의 부트스트랩에 의해 제6 트랜지스터(M46)의 게이트 전극에 전달되는 전압이 충분히 낮아져서 제6 트랜지스터(M46)가 완전히 턴 온 된다. 그러면 제6 트랜지스터(M46)를 통해 제2 주사신호 출력단(2FS)에 제2 그룹 화소를 활성화시키는 로우 레벨 전압의 제2 주사신호가 출력된다. 이때 상기 제2 주사신호는 입력단(OUT_G)을 통해 전달되는 출력신호의 로우 레벨의 전압으로 출력되는 것이다.

이때 제2 선택신호 입력단(SEL_2F)을 통해 로우 레벨의 전압을 인가받는 제5 트랜지스터(M45) 역시 턴 온 되고, 이로 인해 하이 레벨의 VGH 전압을 제1 주사신호 출력단(1FS)에 전달하게 된다. 그래서 제2 그룹 화소 각각에 제2 주사신호가 전달되어 활성화시키는 동안(제2 필드의 주사기간(3) 동안) 제1 그룹 화소 각각에 전달되는 제1 주사신호는 하이 레벨 전압으로 전달되어 제1 그룹 화소를 구동시키지 않는다.

제2 선택신호 입력단(SEL_2F)을 통해 로우 레벨의 전압이 인가되는 동안 제1 선택신호 입력단(SEL_1F), 제1 제어신호 입력단(PRE_1F), 및 제2 제어신호 입력단(PRE_2F)을 통해서는 하이 레벨의 전압이 인가되므로 상기 제6 트랜지스터(M46)와 제5 트랜지스터(M45)를 제외한 나머지 트랜지스터들은 모두 턴 오프되어 스위칭부(300)의 구동에 영향을 미치지 않는다.

도 15는 상기 도 14의 스위칭부(300)의 구동을 설명하기 위한 타이밍도이다.

먼저 b1~b2 구간에서 출력신호 입력단(OUT_G), 제1 선택신호 입력단(SEL_1F), 제2 선택신호 입력단(SEL_2F), 제2 제어신호 입력단(PRE_2F)에 입력되는 신호들이 하이 레벨 전압인 상태에서, 제1 제어신호 입력단(PRE_1F)에 입력되는 제1 제어신호(pre_1F)가 로우 레벨 전압으로 인가된다. 도 14에서 설명된 바와 같이 이로 인해 제3 트랜지스터(M43)의 턴 온과 제6 트랜지스터(M46)의 턴 오프가 더욱 확실하게 된다.

이어서 b2~b3 구간에서는 입력단(OUT_G)을 통해 전달되는 모든 출력신호(Out_G[1]~Out_G[N])가 로우 레벨 전압으로 인가된다. 이 구간 동안 제1 선택신호(sel_1F)는 로우 상태이고 제2 선택신호(sel_2F)는 하이 상태이므로 도 14에 설명한 바와 같이 출력신호(Out_G[1]~Out_G[N])가 표시부의 제1 그룹 화소에 전달되는 제1 주사신호(1FS[1]~1FS[N])로 출력된다. b2~b3 구간은 제1 그룹 화소의 구동 트랜지스터의 게이트 전압의 리셋과 문턱 전압 보상이 수행되는 제1 필드의 리셋 기간(1)과 보상 기간(2)이고, 이 구간 동안 로우 레벨 전압으로 주사신호가 전달된다.

다음으로 b4~b5 구간 동안 입력단(OUT_G)을 통해 전달되는 출력신호(Out_G[1]~Out_G[N])가 하나씩 순차적으로 로우 레벨 전압으로 인가된다. 마찬가지로 이 구간 동안에도 제1 선택신호(sel_1F)는 로우 상태이고 제2 선택신호(sel_2F)는 하이 상태이므로 순차적으로 로우 레벨 전압으로 전달되는 출력신호(Out_G[1]~Out_G[N])에 대응하여 제1 그룹 화소에 전달되는 제1 주사신호(1FS[1]~1FS[N])가 하나씩 순차적으로 로우 레벨 전압으로 출력된다. 따라서, 이 구간은 제1 필드의 주사 기간(3)으로서, 로우 레벨 전압으로 전달되는 제1 주사신호(1FS[1]~1FS[N])에 대응하여 순차적으로 제1 그룹 화소 각각이 활성화되고 그에 따라 영상 데이터 신호가 전달되어 저장되는 데이터 기입 구간(1FD)이 된다.

한편 b6~b7 구간에서 제2 제어신호 입력단(PRE_2F)에 입력되는 제2 제어신호(pre_2F)가 로우 레벨 전압으로 인가된다. 도 14에서 설명된 바와 같이 이로 인해 제3 트랜지스터(M43)의 턴 오프와 제6 트랜지스터(M46)의 턴 온이 더욱 확실하게 된다.

그리고 b7~b8 구간은 입력단(OUT_G)을 통해 전달되는 모든 출력신호(Out_G[1]~Out_G[N])가 다시 로우 레벨 전압으로 인가된다. 이 구간 동안 제2 선택신호(sel_2F)는 로우 상태이고 제1 선택신호(sel_1F)는 하이 상태이므로 도 14에 설명한 바와 같이 출력신호(Out_G[1]~Out_G[N])가 표시부의 제2 그룹 화소에 전달되는 제2 주사신호(2FS[1]~2FS[N])로 출력된다. 즉, b7~b8 구간은 제2 그룹 화소의 구동 트랜지스터의 게이트 전압의 리셋과 문턱 전압 보상이 수행되는 제2 필드의 리셋 기간(1)과 보상 기간(2)이고, 그 구간 동안 로우 레벨 전압으로 주사신호가 전달된다.

그리고 b9~b10 구간 동안 입력단(OUT_G)을 통해 전달되는 출력신호(Out_G[1]~Out_G[N])가 하나씩 순차적으로 로우 레벨 전압으로 인가된다. 마찬가지로 이 구간 동안에도 제2 선택신호(sel_2F)는 로우 상태이고 제1 선택신호(sel_1F)는 하이 상태이므로 순차적으로 로우 레벨 전압으로 전달되는 출력신호(Out_G[1]~Out_G[N])에 대응하여 제2 그룹 화소에 전달되는 제2 주사신호(2FS[1]~2FS[N])가 하나씩 순차적으로 로우 레벨 전압으로 출력된다. 따라서, 이 구간은 제2 필드의 주사 기간(3)으로서, 로우 레벨 전압으로 전달되는 제2 주사신호(2FS[1]~2FS[N])에 대응하여 순차적으로 제2 그룹 화소 각각이 활성화되고 그에 따라 영상 데이터 신호가 전달되어 저장되는 데이터 기입 구간(2FD)이 된다.

도 14 및 도 15의 실시 예에 따른 본 발명의 주사 구동 장치 역시 회로 스테이지 구성을 간단히 하면서도 선택신호의 구동 제어에 따라 제1 그룹 화소에 인가되는 제1 주사신호와 제2 그룹 화소에 인가되는 제2 주사신호의 생성과 출력을 별도로 수행할 수 있다. 또한 도 12 및 도 13의 실시 예와 달리 주사신호의 생성과 출력 이전에 제어신호에 따라 구성 회로 소자의 스위칭 동작을 더욱 확실하게 함으로써 주사 구동 제어 수행의 신뢰성을 높일 수 있다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.

10: 표시부 20: 주사 구동 장치
30: 데이터 구동부 40: 전원 제어부
50: 신호 제어부 60: 화소
110,111,112,113: 스테이지 200: 신호 생성부
210: 제1 구동부 220: 제2 구동부
300: 스위칭부

Claims (50)

1. 복수의 출력선에 순차로 복수의 제1 신호를 생성하여 출력하거나 상기 복수의 출력선으로 동시에 복수의 제2 신호를 생성하여 출력하는 신호 생성부; 및
   상기 신호 생성부로부터 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달받고, 표시부에 포함된 복수의 화소 중 제1 그룹 화소에 연결된 복수의 제1 주사선 또는 상기 복수의 화소 중 상기 제1 그룹 화소와 다른 제2 그룹 화소에 연결된 복수의 제2 주사선을 선택하여 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 대응하는 주사 신호로 출력하는 스위칭부를 포함하는 주사 구동 장치.
2. 제 1항에 있어서,
   상기 스위칭부는, 상기 복수의 제1 주사선을 선택하는 제1 선택신호 및 상기 복수의 제2 주사선을 선택하는 제2 선택신호를 전달받아 상기 스위칭부에 입력되는 상기 복수의 제1 신호 또는 상기 복수의 제2 신호의 출력을 제어하는 주사 구동 장치.
3. 제 2항에 있어서,
   상기 제1 선택신호 및 상기 제2 선택신호는 소정 기간을 두고 서로 전압 극성을 달리하여 전달되는 것을 특징으로 하는 주사 구동 장치.
4. 제 2항에 있어서,
   상기 스위칭부는,
   상기 복수의 제1 신호 또는 상기 복수의 제2 신호가 전달되는 신호 입력단, 상기 제1 선택신호가 전달되는 제1 선택신호 입력단, 상기 제2 선택신호가 전달되는 제2 선택신호 입력단, 및 상기 복수의 제1 주사선에 연결되어 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 복수의 제1 주사 신호로서 출력하는 제1 출력단, 및 상기 복수의 제2 주사선에 연결되어 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 복수의 제2 주사 신호로서 출력하는 제2 출력단을 포함하는 주사 구동 장치.
5. 제 4항에 있어서,
   상기 스위칭부는,
   상기 제1 선택신호에 따라 턴 온 되어 상기 신호 입력단에 인가되는 상기 복수의 제1 신호 또는 상기 복수의 제2 신호에 따른 전압을 상기 제1 출력단으로 전달하는 제1 트랜지스터,
   상기 제2 선택신호에 따라 턴 온 되어 상기 신호 입력단에 인가되는 상기 복수의 제1 신호 또는 상기 복수의 제2 신호에 따른 전압을 상기 제2 출력단으로 전달하는 제2 트랜지스터,
   상기 제2 선택신호에 따라 턴 온 되어 제1 전압을 상기 제1 출력단으로 전달하는 제3 트랜지스터, 및
   상기 제1 선택신호에 따라 턴 온 되어 상기 제1 전압을 상기 제2 출력단으로 전달하는 제3 트랜지스터를 포함하는 주사 구동 장치.
6. 제 5항에 있어서,
   상기 제1 내지 제4 트랜지스터 및 상기 제1 출력단 및 상기 제2 출력단을 통해 출력된 주사 신호를 전달받는 복수의 화소에 포함되는 복수의 트랜지스터는 p-채널 전계 효과 트랜지스터이고,
   상기 제1 전압은 상기 p-채널 전계 효과 트랜지스터를 턴 오프 시키는 전압 이상의 하이 레벨 전압인 것을 특징으로 하는 주사 구동 장치.
7. 제 5항에 있어서,
   상기 제1 출력단으로 상기 복수의 제1 신호 또는 상기 복수의 제2 신호에 따른 전압이 전달되는 기간 동안에 상기 제1 트랜지스터 및 상기 제4 트랜지스터가 턴 온 되고 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 턴 오프 되며,
   상기 제2 출력단으로 상기 복수의 제1 신호 또는 상기 복수의 제2 신호에 따른 전압이 전달되는 기간 동안에 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 턴 온 되고 상기 제1 트랜지스터 및 상기 제4 트랜지스터가 턴 오프 되는 것을 특징으로 하는 주사 구동 장치.
8. 제 4항에 있어서,
   상기 스위칭부는,
   상기 제1 선택신호가 전달되기 이전에 상기 제1 출력단에 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달시키는 제1 스위치의 턴 온을 미리 유도하는 제1 제어신호가 전달되는 제1 제어신호 입력단, 및
   상기 제2 선택신호가 전달되기 이전에 상기 제2 출력단에 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달시키는 제2 스위치의 턴 온을 미리 유도하는 제2 제어신호가 전달되는 제2 제어신호 입력단을 더 포함하는 주사 구동 장치.
9. 제 8항에 있어서,
   상기 스위칭부는,
   상기 제1 제어신호에 따라 턴 온 되어 제2 전압을 제1 노드에 전달하는 제1 트랜지스터,
   상기 제2 제어신호에 따라 턴 온 되어 상기 제2 전압을 제2 노드에 전달하는 제2 트랜지스터,
   상기 제1 노드에 인가되는 전압 레벨에 따라 턴 온 되어 상기 신호 입력단에 인가되는 상기 복수의 제1 신호 또는 상기 복수의 제2 신호에 따른 전압을 상기 제1 출력단으로 전달하는 제3 트랜지스터,
   상기 제2 노드에 인가되는 전압 레벨에 따라 턴 온 되어 상기 신호 입력단에 인가되는 상기 복수의 제1 신호 또는 상기 복수의 제2 신호에 따른 전압을 상기 제2 출력단으로 전달하는 제4 트랜지스터,
   상기 제2 제어신호에 따라 턴 온 되어 제3 전압을 상기 제1 노드에 전달하는 제5 트랜지스터,
   상기 제1 제어신호에 따라 턴 온 되어 상기 제3 전압을 상기 제2 노드에 전달하는 제6 트랜지스터,
   상기 제1 선택신호에 따라 턴 온 되어 상기 제3 전압을 상기 제2 출력단으로 전달하는 제7 트랜지스터,
   상기 제2 선택신호에 따라 턴 온 되어 상기 제3 전압을 상기 제1 출력단으로 전달하는 제8 트랜지스터,
   상기 제1 노드에 연결되는 일전극 및 상기 제1 선택신호가 전달되는 제1 선택신호 입력단에 연결되는 타전극을 포함하는 제1 커패시터, 및
   상기 제2 노드에 연결되는 일전극 및 상기 제2 선택신호가 전달되는 제2 선택신호 입력단에 연결되는 타전극을 포함하는 제2 커패시터를 포함하는 주사 구동 장치.
10. 제 9항에 있어서,
    상기 제1 내지 제8 트랜지스터 및 상기 제1 출력단 및 상기 제2 출력단을 통해 출력된 주사 신호를 전달받는 복수의 화소에 포함되는 복수의 트랜지스터는 p-채널 전계 효과 트랜지스터이고,
    상기 제2 전압은 상기 p-채널 전계 효과 트랜지스터를 턴 온 시키는 전압 이하의 로우 레벨 전압이고, 상기 제3 전압은 상기 p-채널 전계 효과 트랜지스터를 턴 오프 시키는 전압 이상의 하이 레벨 전압인 것을 특징으로 하는 주사 구동 장치.
11. 제 9항에 있어서,
    상기 제1 제어신호가 상기 제1 내지 제8 트랜지스터의 게이트 온 전압 레벨로 전달되는 기간 동안에 상기 제1 트랜지스터, 상기 제3 트랜지스터, 및 상기 제6 트랜지스터가 턴 온 되고,
    상기 제2 제어신호가 상기 제1 내지 제8 트랜지스터의 게이트 온 전압 레벨로 전달되는 기간 동안에 상기 제2 트랜지스터, 상기 제4 트랜지스터, 및 상기 제5 트랜지스터가 턴 온 되는 것을 특징으로 하는 주사 구동 장치.
12. 제 9항에 있어서,
    상기 제1 출력단으로 상기 복수의 제1 신호 또는 상기 복수의 제2 신호에 따른 전압이 전달되는 기간 동안에 상기 제3 트랜지스터 및 상기 제7 트랜지스터가 턴 온 되고 상기 제4 트랜지스터 및 상기 제8 트랜지스터가 턴 오프 되며,
    상기 제2 출력단으로 상기 복수의 제1 신호 또는 상기 복수의 제2 신호에 따른 전압이 전달되는 기간 동안에 상기 제4 트랜지스터 및 상기 제8 트랜지스터가 턴 온 되고 상기 제3 트랜지스터 및 상기 제7 트랜지스터가 턴 오프 되는 것을 특징으로 하는 주사 구동 장치.
13. 제 1항에 있어서,
    상기 신호 생성부는,
    상기 복수의 출력선에 연결되는 제1 구동부 및 상기 복수의 출력선에 연결되는 제2 구동부를 포함하고,
    상기 제1 구동부 및 상기 제2 구동부 중 어느 하나가 상기 복수의 출력선에 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 인가하는 주사 인에이블 상태일 때, 다른 하나는 출력단이 플로팅되는 플로팅 상태인 주사 구동 장치.
14. 제 13항에 있어서,
    상기 제1 구동부는 상기 복수의 출력선에 순차적으로 상기 복수의 제1 신호를 생성하여 전달하고,
    상기 제2 구동부는 상기 복수의 출력선으로 동시에 상기 복수의 제2 신호를 생성하여 전달하는 주사 구동 장치.
15. 제 14항에 있어서,
    상기 제1 구동부가 상기 복수의 출력선에 순차적으로 상기 복수의 제1 신호를 전달하고 상기 제1 구동부의 출력단이 플로팅된 후, 상기 제2 구동부가 상기 복수의 출력선으로 동시에 상기 복수의 제2 신호를 전달하는 것을 특징으로 하는 주사 구동 장치.
16. 제 14항에 있어서,
    상기 제2 구동부가 상기 복수의 출력선으로 동시에 상기 복수의 제2 신호를 전달하고 상기 제2 구동부의 출력단이 플로팅된 후, 상기 제1 구동부가 상기 복수의 출력선에 순차적으로 상기 복수의 제1 신호를 전달하는 것을 특징으로 하는 주사 구동 장치.
17. 제 13항에 있어서,
    상기 제1 구동부는 상기 복수의 출력선 각각에 연결되어 있는 복수의 제1 출력 구동 블록을 포함하고,
    상기 제1 출력 구동 블록은,
    대응하는 출력선에 연결되어 있는 출력단,
    상기 출력단으로 하이 레벨의 전압을 전달하는 제1 트랜지스터, 및
    상기 출력단으로 로우 레벨의 전압을 전달하는 제2 트랜지스터를 포함하고,
    상기 출력단을 플로팅시키는 플로팅 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 게이트 전극에 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각을 턴 오프 시키는 전압이 전달되는 주사 구동 장치.
18. 제 17항에 있어서,
    상기 제1 출력 구동 블록은,
    상기 플로팅 신호가 입력되는 플로팅 신호 입력단;
    상기 플로팅 신호에 따라 상기 제1 트랜지스터를 턴 오프 시키는 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하는 제3 트랜지스터, 및
    상기 플로팅 신호에 따라 상기 제2 트랜지스터를 턴 오프 시키는 전압을 상기 제2 트랜지스터의 게이트 전극에 전달하는 제4 트랜지스터를 더 포함하는 주사 구동 장치.
19. 제 18항에 있어서,
    상기 제3 트랜지스터는, 상기 플로팅 신호 입력단에 연결되는 게이트 전극, 하이 레벨의 전압을 가진 전원에 연결되는 일단, 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 주사 구동 장치.
20. 제 18항에 있어서,
    상기 제4 트랜지스터는, 상기 플로팅 신호 입력단에 연결되는 게이트 전극, 상기 하이 레벨의 전압을 가진 전원에 연결되는 일단, 및 상기 제2 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 주사 구동 장치.
21. 제 17항에 있어서,
    상기 복수의 제1 출력 구동 블록은,
    제2 클럭 신호에 동기되어 입력 신호에 따라 제3 클럭 신호를 제1 출력단으로 출력하고, 제1 클럭 신호에 따라 하이 레벨 전압을 상기 제1 출력단으로 출력하는 제1 스테이지,
    상기 제3 클럭 신호에 동기되어 상기 제1 스테이지의 출력 신호에 따라 상기 제1 클럭 신호를 제2 출력단으로 출력하고, 상기 제2 클럭 신호에 따라 상기 하이 레벨 전압을 상기 제2 출력단으로 출력하는 제2 스테이지, 및
    상기 제1 클럭 신호에 동기되어 상기 제2 스테이지의 출력 신호에 따라 상기 제2 클럭 신호를 제3 출력단으로 출력하고, 상기 제3 클럭 신호에 따라 상기 하이 레벨 전압을 상기 제3 출력단으로 출력하는 제3 스테이지를 포함하고,
    상기 제1 내지 제3 출력단은 플로팅 신호에 따라 상기 제1 내지 제3 스테이지와 플로팅되는 주사 구동 장치.
22. 제 21항에 있어서,
    상기 제2 클럭 신호는 상기 제1 클럭 신호가 상기 제1 클럭 신호의 듀티만큼 시프트된 신호이고, 상기 제3 클럭 신호는 상기 제2 클럭 신호가 상기 제2 클럭 신호의 듀티만큼 시프트된 신호인 주사 구동 장치.
23. 제 21항에 있어서,
    상기 복수의 제1 출력 구동 블록은, 상기 제1 내지 제3 스테이지 그룹이 반복되어 형성되는 주사 구동 장치.
24. 제 21항에 있어서,
    상기 제1 스테이지는,
    상기 제1 클럭 신호에 따라 전달되는 로우 레벨 전압에 의해 턴 온되어 상기 하이 레벨 전압을 상기 제1 출력단으로 전달하는 제1 트랜지스터,
    상기 제2 클럭 신호에 따라 전달되는 상기 입력 신호에 의해 턴 온되어 상기 제3 클럭 신호를 상기 제1 출력단으로 전달하는 제2 트랜지스터,
    상기 플로팅 신호에 따라 상기 하이 레벨 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하여 상기 제1 트랜지스터를 턴 오프시키는 제3 트랜지스터, 및
    상기 플로팅 신호에 따라 상기 하이 레벨 전압을 상기 제2 트랜지스터의 게이트 전극에 전달하여 상기 제2 트랜지스터를 턴 오프시키는 제4 트랜지스터를 포함하는 주사 구동 장치.
25. 제 21항에 있어서,
    상기 제2 스테이지는,
    상기 제2 클럭 신호에 따라 전달되는 로우 레벨 전압에 의해 턴 온되어 상기 하이 레벨 전압을 상기 제2 출력단으로 전달하는 제1 트랜지스터,
    상기 제3 클럭 신호에 따라 전달되는 상기 입력 신호에 의해 턴 온되어 상기 제1 클럭 신호를 상기 제2 출력단으로 전달하는 제2 트랜지스터,
    상기 플로팅 신호에 따라 상기 하이 레벨 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하여 상기 제1 트랜지스터를 턴 오프시키는 제3 트랜지스터, 및
    상기 플로팅 신호에 따라 상기 하이 레벨 전압을 상기 제2 트랜지스터의 게이트 전극에 전달하여 상기 제2 트랜지스터를 턴 오프시키는 제4 트랜지스터를 포함하는 주사 구동 장치.
26. 제 21항에 있어서,
    상기 제3 스테이지는,
    상기 제3 클럭 신호에 따라 전달되는 로우 레벨 전압에 의해 턴 온되어 상기 하이 레벨 전압을 상기 제3 출력단으로 전달하는 제1 트랜지스터,
    상기 제1 클럭 신호에 따라 전달되는 상기 입력 신호에 의해 턴 온되어 상기 제2 클럭 신호를 상기 제3 출력단으로 전달하는 제2 트랜지스터,
    상기 플로팅 신호에 따라 상기 하이 레벨 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하여 상기 제1 트랜지스터를 턴 오프시키는 제3 트랜지스터, 및
    상기 플로팅 신호에 따라 상기 하이 레벨 전압을 상기 제2 트랜지스터의 게이트 전극에 전달하여 상기 제2 트랜지스터를 턴 오프시키는 제4 트랜지스터를 포함하는 주사 구동 장치.
27. 제 13항에 있어서,
    상기 제2 구동부는 상기 복수의 출력선 각각에 연결되어 있는 복수의 제2 출력 구동 블록을 포함하고,
    상기 제2 출력 구동 블록은,
    대응하는 출력선에 연결되어 있는 출력단;
    상기 출력단으로 하이 레벨의 전압을 전달하는 제1 트랜지스터, 및
    상기 출력단으로 로우 레벨의 전압을 전달하는 제2 트랜지스터를 포함하고,
    상기 출력단을 플로팅시키는 플로팅 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 게이트 전극에 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각을 턴 오프시키는 전압이 전달되는 주사 구동 장치.
28. 제 27항에 있어서,
    상기 제2 출력 구동 블록은,
    상기 플로팅 신호가 입력되는 플로팅 신호 입력단;
    상기 플로팅 신호에 따라 상기 제1 트랜지스터를 턴 오프시키는 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하는 제3 트랜지스터, 및
    상기 플로팅 신호에 따라 상기 제2 트랜지스터를 턴 오프시키는 전압을 상기 제2 트랜지스터의 게이트 전극에 전달하는 제4 트랜지스터를 더 포함하는 주사 구동 장치.
29. 제 28항에 있어서,
    상기 제3 트랜지스터는, 상기 플로팅 신호 입력단에 연결되는 게이트 전극, 하이 레벨의 전압을 가진 전원에 연결되는 일단, 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 주사 구동 장치.
30. 제 28항에 있어서,
    상기 제4 트랜지스터는, 상기 플로팅 신호 입력단에 연결되는 게이트 전극, 상기 하이 레벨의 전압을 가진 전원에 연결되는 일단, 및 상기 제2 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 주사 구동 장치.
31. 제 28항에 있어서,
    상기 제2 출력 구동 블록은,
    제1 제어신호가 입력되는 제1 제어신호 입력단,
    제2 제어신호가 입력되는 제2 제어신호 입력단,
    상기 제1 제어신호에 따라 상기 제1 트랜지스터를 턴 오프 시키는 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하는 제5 트랜지스터,
    상기 제1 제어신호에 따라 상기 제2 트랜지스터를 턴 온 시키는 전압을 상기 제2 트랜지스터의 게이트 전극에 전달하여, 상기 제2 트랜지스터를 통해 출력단으로 로우 레벨 전압을 전압을 전달하는 제6 트랜지스터,
    상기 제2 제어신호에 따라 상기 제2 트랜지스터를 턴 오프 시키는 전압을 상기 제2 트랜지스터의 게이트 전극에 전달하는 제7 트랜지스터, 및
    상기 제2 제어신호에 따라 상기 제1 트랜지스터를 턴 온 시키는 전압을 상기 제1 트랜지스터의 게이트 전극에 전달하여, 상기 제1 트랜지스터를 통해 출력단으로 하이 레벨 전압을 전압을 전달하는 제8 트랜지스터를 더 포함하는 주사 구동 장치.
32. 제 31항에 있어서,
    상기 제5 트랜지스터는, 상기 제1 제어신호 입력단에 연결되는 게이트 전극, 상기 하이 레벨의 전압을 가진 전원에 연결되는 일단, 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 주사 구동 장치.
33. 제 31항에 있어서,
    상기 제6 트랜지스터는, 상기 제1 제어신호 입력단에 연결되는 게이트 전극, 상기 로우 레벨의 전압을 가진 전원에 연결되는 일단, 및 상기 제2 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 주사 구동 장치.
34. 제 31항에 있어서,
    상기 제7 트랜지스터는, 상기 제2 제어신호 입력단에 연결되는 게이트 전극, 상기 하이 레벨의 전압을 가진 전원에 연결되는 일단, 및 상기 제2 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 주사 구동 장치.
35. 제 31항에 있어서,
    상기 제8 트랜지스터는, 상기 제2 제어신호 입력단에 연결되는 게이트 전극, 상기 로우 레벨의 전압을 가진 전원에 연결되는 일단, 및 상기 제1 트랜지스터의 게이트 전극에 연결되는 타단을 포함하는 주사 구동 장치.
36. 제 27항에 있어서,
    상기 복수의 제2 출력 구동 블록은,
    상기 제2 트랜지스터의 게이트 온 레벨 전압으로 인가되는 제1 제어신호에 동기되어 상기 로우 레벨 전압을 상기 출력단으로 출력하고, 상기 제1 트랜지스터의 게이트 온 레벨 전압으로 인가되는 제2 제어신호에 동기되어 상기 하이 레벨 전압을 상기 출력단으로 출력하는 적어도 하나 이상의 스테이지를 포함하고,
    상기 출력단은 상기 플로팅 신호에 따라 상기 적어도 하나 이상의 스테이지가 플로팅되는 주사 구동 장치.
37. 제 36항에 있어서,
    상기 적어도 하나 이상의 스테이지는, 상기 제1 제어신호 및 상기 제2 제어신호에 따라 복수의 출력선에 출력 신호를 동시에 전달하는 주사 구동 장치.
38. 복수의 화소로 이루어진 제1 그룹 화소 및 상기 제1 그룹 화소와 다르고 복수의 화소로 이루어진 제2 그룹 화소를 포함하는 표시부;
    상기 표시부에 연결되는 복수의 데이터선에 데이터 신호를 전달하는 데이터 구동부; 및
    상기 데이터 신호가 상기 표시부에 전달되도록 상기 제1 그룹 화소에 연결된 복수의 제1 주사선 또는 상기 제2 그룹 화소에 연결된 복수의 제2 주사선에 주사 신호를 전달하는 주사 구동부를 포함하고,
    상기 주사 구동부는, 복수의 출력선을 통해 상호 연결된 신호 생성부 및 스위칭부를 포함하고,
    상기 신호 생성부는 상기 복수의 출력선에 순차로 복수의 제1 신호를 생성하여 출력하거나, 또는 동시에 복수의 제2 신호를 생성하여 출력하고,
    상기 스위칭부는 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달받아 상기 복수의 제1 주사선 또는 상기 복수의 제2 주사선을 선택하여 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 상기 주사 신호로 출력하는 표시 장치.
39. 제 38항에 있어서,
    상기 스위칭부는, 상기 복수의 제1 주사선을 선택하는 제1 선택신호 및 상기 복수의 제2 주사선을 선택하는 제2 선택신호를 전달받아 상기 스위칭부에 입력되는 상기 복수의 제1 신호 또는 상기 복수의 제2 신호의 출력을 제어하는 표시 장치.
40. 제 39항에 있어서,
    상기 제1 선택신호 및 상기 제2 선택신호는 소정 기간을 두고 서로 전압 극성을 달리하여 전달되는 것을 특징으로 하는 표시 장치.
41. 제 39항에 있어서,
    상기 스위칭부는,
    상기 복수의 제1 신호 또는 상기 복수의 제2 신호가 전달되는 신호 입력단, 상기 제1 선택신호가 전달되는 제1 선택신호 입력단, 상기 제2 선택신호가 전달되는 제2 선택신호 입력단, 및 상기 복수의 제1 주사선에 연결되어 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 복수의 제1 주사 신호로서 출력하는 제1 출력단, 및 상기 복수의 제2 주사선에 연결되어 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 복수의 제2 주사 신호로서 출력하는 제2 출력단을 포함하는 표시 장치.
42. 제 41항에 있어서,
    상기 스위칭부는,
    상기 제1 선택신호가 전달되기 이전에 상기 제1 출력단에 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달시키는 제1 스위치의 턴 온을 미리 유도하는 제1 제어신호가 전달되는 제1 제어신호 입력단, 및
    상기 제2 선택신호가 전달되기 이전에 상기 제2 출력단에 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 전달시키는 제2 스위치의 턴 온을 미리 유도하는 제2 제어신호가 전달되는 제2 제어신호 입력단을 더 포함하는 표시 장치.
43. 제 38항에 있어서,
    상기 신호 생성부는,
    상기 복수의 출력선에 연결되는 제1 구동부 및 상기 복수의 출력선에 연결되는 제2 구동부를 포함하고,
    상기 제1 구동부 및 상기 제2 구동부 중 어느 하나가 상기 복수의 출력선에 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 인가하는 주사 인에이블 상태일 때, 다른 하나는 출력단이 플로팅되는 플로팅 상태인 표시 장치.
44. 제 43항에 있어서,
    상기 제1 구동부는 상기 복수의 출력선에 순차적으로 상기 복수의 제1 신호를 생성하여 전달하고,
    상기 제2 구동부는 상기 복수의 출력선으로 동시에 상기 복수의 제2 신호를 생성하여 전달하는 표시 장치.
45. 제 44항에 있어서,
    상기 제1 구동부가 상기 복수의 출력선에 순차적으로 상기 복수의 제1 신호를 전달하고 상기 제1 구동부의 출력단이 플로팅된 후, 상기 제2 구동부가 상기 복수의 출력선으로 동시에 상기 복수의 제2 신호를 전달하는 것을 특징으로 하는 표시 장치.
46. 제 44항에 있어서,
    상기 제2 구동부가 상기 복수의 출력선으로 동시에 상기 복수의 제2 신호를 전달하고 상기 제2 구동부의 출력단이 플로팅된 후, 상기 제1 구동부가 상기 복수의 출력선에 순차적으로 상기 복수의 제1 신호를 전달하는 것을 특징으로 하는 표시 장치.
47. 복수의 출력선을 통해 상호 연결된 신호 생성부 및 스위칭부를 포함하고, 복수의 화소로 이루어진 제1 그룹 화소에 연결된 복수의 제1 주사선 또는 상기 제1 그룹 화소와 다르고 복수의 화소로 이루어진 제2 그룹 화소에 연결된 복수의 제2 주사선에 주사 신호를 전달하는 주사 구동 장치에서, 상기 신호 생성부가 상기 복수의 출력선에 순차로 복수의 제1 신호를 생성하여 출력하거나, 또는 동시에 복수의 제2 신호를 생성하여 출력하는 단계;
    상기 스위칭부가 상기 복수의 제1 주사선을 선택하는 제1 선택신호 또는 상기 복수의 제2 주사선을 선택하는 제2 선택신호를 전달받는 단계; 및
    상기 제1 선택신호 또는 상기 제2 선택신호에 따라 상기 복수의 제1 주사선 또는 상기 복수의 제2 주사선을 선택하여 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 상기 주사 신호로 출력하는 단계를 포함하는 주사 구동 장치의 구동 방법.
48. 제 47항에 있어서,
    상기 신호 생성부는, 상기 복수의 출력선에 연결되는 제1 구동부 및 상기 복수의 출력선에 연결되는 제2 구동부를 포함하고,
    상기 신호 생성부가 상기 복수의 출력선에 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 출력하는 단계는,
    상기 제1 구동부 및 상기 제2 구동부 중 어느 하나가 상기 복수의 출력선에 상기 복수의 제1 신호 또는 상기 복수의 제2 신호를 인가하는 주사 인에이블 단계, 및
    다른 하나의 출력단을 플로팅시키는 플로팅 단계를 포함하는 주사 구동 장치의 구동 방법.
49. 제 48항에 있어서,
    상기 주사 인에이블 단계에서 상기 복수의 출력선에 연결되는 다른 하나의 구동부는 출력단이 플로팅된 상태인 주사 구동 장치의 구동 방법.
50. 제 48항에 있어서,
    상기 플로팅 단계에서 상기 복수의 출력선에 연결되는 다른 하나의 구동부는 상기 복수의 출력선으로 신호를 전달하는 주사 인에이블 상태인 주사 구동 장치의 구동 방법.

Images