[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130048059A - Liquid crystal display apparatus and method for manufacturing the same - Google Patents

Liquid crystal display apparatus and method for manufacturing the same Download PDF

Info

Publication number
KR20130048059A
KR20130048059A KR1020110112975A KR20110112975A KR20130048059A KR 20130048059 A KR20130048059 A KR 20130048059A KR 1020110112975 A KR1020110112975 A KR 1020110112975A KR 20110112975 A KR20110112975 A KR 20110112975A KR 20130048059 A KR20130048059 A KR 20130048059A
Authority
KR
South Korea
Prior art keywords
common electrode
contact hole
line
layer
liquid crystal
Prior art date
Application number
KR1020110112975A
Other languages
Korean (ko)
Other versions
KR101887931B1 (en
Inventor
김상권
함정국
이효성
강상용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110112975A priority Critical patent/KR101887931B1/en
Publication of KR20130048059A publication Critical patent/KR20130048059A/en
Application granted granted Critical
Publication of KR101887931B1 publication Critical patent/KR101887931B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • G02F1/133723—Polyimide, polyamide-imide
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A liquid crystal display apparatus and a method for manufacturing the same are provided to improve display quality by preventing smudges due to the non-uniformity of an alignment layer. CONSTITUTION: A gate insulating layer(122) covers a gate line. A protection layer(124) covers a data line. A common electrode contact hole(180) connects a common electrode line(120) to a common electrode. The common electrode is formed in the upper part of the protection layer and the common electrode contact hole. A coating layer is formed in the upper part of the common electrode. A step is formed in the common electrode contact hole.

Description

액정 디스플레이 장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}Liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 평판 디스플레이 장치에 관한 것으로, 특히 배향막의 불균일로 인한 얼룩 불량을 방지하여 표시 품질을 향상시킬 수 있는 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same, which can improve display quality by preventing unevenness due to non-uniformity of an alignment layer.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(flat panel display apparatus)에 대한 요구가 증대되고 있다.With the development of various portable electronic devices such as mobile communication terminals and notebook computers, there is an increasing demand for a flat panel display apparatus applicable thereto.

평판 디스플레이 장치들 중에서 액정 디스플레이 장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.Among flat panel display devices, the liquid crystal display device has been expanding its application field due to the development of mass production technology, ease of driving means, low power consumption, high definition and large screen.

도 1은 종래 기술에 따른 액정 디스플레이 장치의 구조를 나타내는 평면도이고, 도 2는 도 1에 도시된 A1-A2 선에 다른 단면도이다.FIG. 1 is a plan view showing the structure of a liquid crystal display device according to the prior art, and FIG. 2 is another cross-sectional view taken along the line A1-A2 shown in FIG.

도 1 및 도 2에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 컬러필터 어레이 기판(상부 기판) 및 액정층의 도시는 생략하였다. 도 1 및 도 2에서는 복수의 픽셀 중에서 하나의 픽셀을 나타내고 있다.1 and 2 illustrate a TFT array substrate (lower substrate) structure in FFS (Fringe Field Switch) mode, and the illustration of the color filter array substrate (upper substrate) and the liquid crystal layer is omitted. 1 and 2 illustrate one pixel among a plurality of pixels.

도 1 및 도 2를 참조하면, TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 복수의 데이터 라인(30)과 복수의 게이트 라인(10)에 의해 정의된다.1 and 2, a plurality of pixels are formed on a TFT array substrate, and each of the plurality of pixels is defined by a plurality of data lines 30 and a plurality of gate lines 10 that cross each other.

복수의 데이터 라인(30)과 복수의 게이트 라인(10)이 교차되는 영역 마다 TFT(60, Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(50, Vcom electrode) 및 픽셀 전극(40, pixel electrode)을 포함한다.Thin film transistors (TFTs) 60 are formed in regions where the plurality of data lines 30 and the plurality of gate lines 10 cross each other. In addition, each of the plurality of pixels includes a common electrode 50 and a Vcom electrode and a pixel electrode 40.

복수의 픽셀을 가로지르도록 복수의 게이트 라인(10)과 동일 방향으로 공통 전극 라인(20)이 형성된다.The common electrode line 20 is formed in the same direction as the plurality of gate lines 10 to cross the plurality of pixels.

픽셀 전극(40)은 제1 컨택 홀(70, 픽셀 컨택 홀)을 통해 TFT의 드레인과 컨택 되어, 데이터 라인(30)을 통해 입력되는 데이터 전압을 픽셀 영역에 공급한다.The pixel electrode 40 is contacted with the drain of the TFT through the first contact hole 70 (pixel contact hole) to supply a data voltage input through the data line 30 to the pixel area.

한편, 공통 전극(50)은 제2 컨택 홀(80, 공통 전극 컨택 홀)을 통해 공통 전극 라인(20)과 컨택 되어, 공통 전극 라인(20)을 통해 입력되는 공통 전압(Vcom)을 픽셀 영역에 공급한다.Meanwhile, the common electrode 50 is in contact with the common electrode line 20 through the second contact hole 80 (common electrode contact hole), so that the common voltage Vcom input through the common electrode line 20 is pixel region. To feed.

상술한 구성을 포함하는 종래 기술에 따른 액정 디스플레이 장치는 픽셀 인가된 데이터 전압 및 공통 전압에 따라 각 픽셀의 액정층을 투과하는 광의 투과율을 조절하여 컬러 화상을 표시한다.The liquid crystal display device according to the prior art including the above-described configuration displays a color image by adjusting the transmittance of light passing through the liquid crystal layer of each pixel according to the data voltage and the common voltage applied to the pixel.

다음과 같은 제조 공정을 통해 상술한 구성을 포함하는 종래 기술에 따른 액정 디스플레이 장치가 제조된다.The liquid crystal display device according to the related art including the above-described configuration is manufactured through the following manufacturing process.

글래스 기판(glass substrate) 상에 픽셀 전극(40)을 형성한다.The pixel electrode 40 is formed on a glass substrate.

이후, 각각의 픽셀 영역을 정의하는 게이트 라인(10)를 형성한다. 이때, 별도 공정의 추가를 줄이기 위해 게이트 라인을 형성할 때 공통 전극 라인(20)을 함께 형성한다.Thereafter, a gate line 10 defining each pixel region is formed. In this case, the common electrode line 20 is formed together when the gate line is formed to reduce the additional process.

이후, 게이트 라인과 공통 전극 라인(20)을 덮도록 게이트 절연층(22)을 형성한다. 이후, 도면에 도시되지 않았지만, TFT 영역에 액티브(active)를 형성한다.Thereafter, the gate insulating layer 22 is formed to cover the gate line and the common electrode line 20. Thereafter, although not shown in the figure, an active is formed in the TFT region.

이후, 픽셀 영역을 정의하는 데이터 라인(30)을 형성한다. 이때, TFT의 소스(source)와 드레인(drain)을 형성한다.Thereafter, a data line 30 defining a pixel region is formed. At this time, a source and a drain of the TFT are formed.

이후, 게이트 절연층(22) 및 데이터 라인(30)을 덮도록 보호층(24)을 형성한다. 이때, 보호층(24)은 포토 아크릴(PAC: photo acryl)로 형성될 수 있다.Thereafter, the protective layer 24 is formed to cover the gate insulating layer 22 and the data line 30. In this case, the protective layer 24 may be formed of photo acryl (PAC).

이후, 공통 전극 라인(20)과 공통 전극(50)의 컨택을 위해, 공통 전극 라인(20)의 상면이 노출되도록 보호층(24)을 식각하여 제2 컨택 홀(80, 공통 전극 컨택 홀)을 형성한다.Subsequently, for the contact between the common electrode line 20 and the common electrode 50, the protective layer 24 is etched to expose the top surface of the common electrode line 20 to expose the second contact hole 80 (common electrode contact hole). To form.

이후, 보호층(24) 상부에 ITO(indium tin oxide)와 같은 투명 전도성 물질로 공통 전극(50)을 형성하는데, 공통 전극 컨택 홀(80) 내에도 공통 전극(50)이 형성되어 공통 전극 라인(20)과 컨택이 이루어지도록 한다.Thereafter, the common electrode 50 is formed of a transparent conductive material such as indium tin oxide (ITO) on the protective layer 24. The common electrode 50 is also formed in the common electrode contact hole 80 to form a common electrode line. Make contact with (20).

도 3은 종래 기술에 따른 액정 디스플레이 장치의 제조 공정 중 배향막 형성 시 발생되는 불량을 나타내는 도면이다.3 is a view showing a defect generated when forming the alignment layer during the manufacturing process of the liquid crystal display device according to the prior art.

도 3을 참조하면, 액정 디스플레이 장치는 하부 기판(TFT 어레이 기판)과 상부 기판(컬러 필터 어레이 기판) 사이에 액정이 개재되는데, 액정의 초기 배향을 위해 배향막이 형성되게 된다.Referring to FIG. 3, in the liquid crystal display device, a liquid crystal is interposed between a lower substrate (TFT array substrate) and an upper substrate (color filter array substrate), and an alignment layer is formed for initial alignment of the liquid crystal.

여기서, 배향막은 폴리이미드(95, PI: Polyimide)를 잉크젯(inkjet) 방식으로 하부 기판 상에 드랍 시켜 형성하게 된다.Here, the alignment layer is formed by dropping polyimide 95 (PI: Polyimide) on the lower substrate by an inkjet method.

이때, 폴리이미드 잉크젯(PI Inkjet) 방식은 폴리이미드 액을 하부 기판에 떨어뜨려 퍼지게 하는 것으로, 폴리이미드 액의 퍼짐 정도에 의해 배향막의 두께 균일성이 결정된다. 즉, 폴리이미드 액이 균일하게 퍼지지 않으면 배향막의 두께가 균일하게 형성되지 않게 되어 화상의 얼룩등과 같은 불량이 발행된다.At this time, the polyimide ink jet (PI Inkjet) method is to spread the polyimide liquid to the lower substrate to spread, the thickness uniformity of the alignment film is determined by the degree of spread of the polyimide liquid. That is, if the polyimide liquid does not spread uniformly, the thickness of the alignment film is not formed uniformly, and defects such as unevenness of an image are issued.

특히, 공통 전극 라인(20)과 공통 전극(50)을 컨택 시키는 제2 컨택 홀(80, 공통 전극 컨택 홀)은 대략 9,000Å의 깊이로 형성되고, 단차가 없는 하나의 홀(one hole) 구조로 형성된다. 아울러, 폴리이미드 액은 일정 점성을 가지므로, 폴리이미드 액이 제2 컨택 홀(80, 공통 전극 컨택 홀)의 경계부를 넘지 못해 제2 컨택 홀(80, 공통 전극 컨택 홀) 내부로 쉽게 침투하지 못하는 문제점이 있다.In particular, the second contact hole 80 (common electrode contact hole) for contacting the common electrode line 20 and the common electrode 50 is formed to a depth of approximately 9,000 mm 3, and has a single hole structure without a step. Is formed. In addition, since the polyimide liquid has a certain viscosity, the polyimide liquid does not cross the boundary of the second contact hole 80 (common electrode contact hole) and thus does not easily penetrate into the second contact hole 80 (common electrode contact hole). There is a problem.

폴리이미드 액이 제2 컨택 홀(80, 공통 전극 컨택 홀) 내부로 침투하지 못하면, 그 부분에서 배향막의 두께가 균일하게 형성되지 않게 되어 화상의 얼룩 불량이 발생되는 문제점이 있다.If the polyimide liquid does not penetrate into the second contact hole 80 (common electrode contact hole), the thickness of the alignment layer may not be uniformly formed at the portion, thereby causing a problem of unevenness of the image.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 배향막의 불균일로 인한 얼룩 불량을 방지하여 표시 품질을 향상시킬 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and a technical object of the present invention is to provide a liquid crystal display device capable of improving display quality by preventing unevenness due to non-uniformity of an alignment layer.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판(TFT 어레이 기판)의 제조 공정 중, 배향막의 형성 시 이용되는 폴리이미드 액이 컨택 홀 내부로 쉽게 침투할 수 있는 컨택 홀 구조를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and in the process of manufacturing the lower substrate (TFT array substrate), it is to provide a contact hole structure in which the polyimide liquid used for forming the alignment layer can easily penetrate into the contact hole. It is a technical problem.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be set forth in the description which follows, or may be obvious to those skilled in the art from the description and the claims.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 제1 방향으로 형성된 게이트 라인; 상기 제1 방향과 교차하는 제2 방향으로 형성된 데이터 라인; 상기 제1 방향 또는 상기 제2 방향으로 형성된 공통 전극 라인; 상기 게이트 라인과 상기 데이터 라인에 의해 정의된 픽셀 영역에 형성된 픽셀 전극; 상기 게이트 라인을 덮도록 형성된 게이트 절연층; 상기 데이터 라인을 덮도록 형성된 보호층; 상기 공통 전극 라인과 상기 공통 전극을 컨택시키기 위해 형성된 공통 전극 컨택 홀; 상기 보호층 상부와 공통 전극 컨택 홀 내부에 형성된 공통 전극; 및 상기 공통 전극 상부에 형성된 코팅 막;을 포함하고, 하부에 형성된 구성에 의해 상기 공통 전극 컨택 홀에는 단차가 형성된 것을 특징으로 한다.In an embodiment, a liquid crystal display device may include: a gate line formed in a first direction; A data line formed in a second direction crossing the first direction; A common electrode line formed in the first direction or the second direction; A pixel electrode formed in the pixel region defined by the gate line and the data line; A gate insulating layer formed to cover the gate line; A protective layer formed to cover the data line; A common electrode contact hole formed to contact the common electrode line and the common electrode; A common electrode formed over the passivation layer and inside the common electrode contact hole; And a coating film formed on the common electrode, wherein a step is formed in the common electrode contact hole by a configuration formed below.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 글래스 기판 상의 픽셀 영역에 픽셀 전극을 형성하는 단계; 제1 방향으로 게이트 라인을 형성하는 단계; 상기 제1 방향과 교차하는 제2 방향으로 데이터 라인을 형성하는 단계; 상기 제1 방향 또는 상기 제2 방향으로 공통 전극 라인을 형성하는 단계; 상기 게이트 라인을 덮도록 게이트 절연층을 형성하는 단계; 상기 데이터 라인을 덮도록 보호층을 형성하는 단계; 상기 공통 전극 라인과 상기 공통 전극을 컨택시키기 위해 상기 공통 전극 라인을 상부를 노출시키는 공통 전극 컨택 홀을 형성하는 단계; 상기 보호층 상부와 상기 공통 전극 컨택 홀 내부에 공통 전극을 형성하는 단계; 및 상기 공통 전극 상부에 코팅 막을 형성하는 단계;를 포함하고, 하부에 형성된 구성에 의해 상기 공통 전극 컨택 홀에는 단차가 형성되는 것을 특징으로 한다.Method of manufacturing a liquid crystal display device according to an embodiment of the present invention comprises the steps of forming a pixel electrode in the pixel region on the glass substrate; Forming a gate line in a first direction; Forming a data line in a second direction crossing the first direction; Forming a common electrode line in the first direction or the second direction; Forming a gate insulating layer to cover the gate line; Forming a protective layer to cover the data line; Forming a common electrode contact hole exposing an upper portion of the common electrode line to contact the common electrode line and the common electrode; Forming a common electrode over the passivation layer and inside the common electrode contact hole; And forming a coating film on the common electrode, wherein a step is formed in the common electrode contact hole by a configuration formed below.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 배향막의 불균일로 인한 얼룩 불량을 방지하여 표시 품질을 향상시킬 수 있다.The liquid crystal display device according to an exemplary embodiment of the present invention may improve display quality by preventing unsatisfactory defects due to non-uniformity of the alignment layer.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 하부 기판(TFT 어레이 기판)의 제조 공정 중, 배향막의 형성 시 이용되는 폴리이미드 액이 컨택 홀 내부로 쉽게 침투할 수 있는 컨택 홀 구조를 제공한다.The liquid crystal display device according to an exemplary embodiment of the present invention provides a contact hole structure in which a polyimide liquid used for forming an alignment layer may easily penetrate into a contact hole during a manufacturing process of a lower substrate (TFT array substrate).

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 배향막의 형성 시 이용되는 폴리이미드 액이 컨택 홀 내부로 쉽게 침투할 수 있도록 컨택 홀을 형성하여 배향막을 균일한 두께로 형성할 수 있다.In the method of manufacturing the liquid crystal display device according to the embodiment of the present invention, the alignment layer may be formed to have a uniform thickness by forming contact holes so that the polyimide liquid used in forming the alignment layer may easily penetrate into the contact hole.

위에서 언급된 본 발명의 특징 및 효과들 이외에도 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 효과들이 새롭게 파악될 수도 있을 것이다.Other features and effects of the present invention may be newly understood through the embodiments of the present invention in addition to the features and effects of the present invention mentioned above.

도 1은 종래 기술에 따른 액정 디스플레이 장치의 구조를 나타내는 평면도.
도 2는 도 1에 도시된 A1-A2 선에 다른 단면도.
도 3은 종래 기술에 따른 액정 디스플레이 장치의 제조 공정 중 배향막 형성 시 발생되는 불량을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 구조를 나타내는 평면도.
도 5는 도 4에 도시된 B1-B2 선에 따른 단면도.
도 6은 도 4에 도시된 C1-C2 선에 따른 단면도.
도 7은 공통 전극과 공통 전극 라인의 컨택을 위한 공통 전극 컨택 홀에 단차가 형성된 것을 나타내는 도면.
도 8은 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치의 구조를 나타내는 평면도.
도 9는 도 8에 도시된 D1-D2 선에 따른 단면도.
도 10은 도 8에 도시된 E1-E2 선에 따른 단면도.
도 11 공통 전극과 공통 전극 라인의 컨택을 위한 공통 전극 컨택 홀에 단차가 형성된 것을 나타내는 도면.
도 12는 본 발명의 또 다른 실시 예에 따른 액정 디스플레이 장치의 구조를 나타내는 평면도.1 is a plan view showing the structure of a liquid crystal display device according to the prior art.
FIG. 2 is another cross sectional view along line A1-A2 shown in FIG. 1; FIG.
3 is a view showing a defect generated when forming an alignment layer during the manufacturing process of the liquid crystal display device according to the prior art.
4 is a plan view illustrating a structure of a liquid crystal display device according to an exemplary embodiment of the present invention.
5 is a cross-sectional view taken along the line B1-B2 shown in FIG.
6 is a cross-sectional view taken along the line C1-C2 shown in FIG.
7 is a diagram illustrating a step formed in a common electrode contact hole for contact between a common electrode and a common electrode line;
8 is a plan view illustrating a structure of a liquid crystal display device according to another exemplary embodiment of the present invention.
9 is a cross-sectional view taken along the line D1-D2 shown in FIG. 8.
10 is a cross-sectional view taken along the line E1-E2 shown in FIG. 8.
11 is a view illustrating a step formed in a common electrode contact hole for contact between a common electrode and a common electrode line;
12 is a plan view illustrating a structure of a liquid crystal display device according to still another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 액정 디스플레이 장치와 이의 제조방법에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 레이어, 컨택)이 다른 구조물 '상부에 또는 상에' 및 '하부에 또는 아래에' 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.In describing embodiments of the present invention, when a structure (electrode, line, layer, contact) is described as being formed 'on or on' and 'under or under' another structure, these descriptions indicate that the structures It is to be interpreted as including the case of contact, as well as the case where a third structure is interposed between these structures.

상기 '상부에 또는 상에' 및 '하부에 또는 아래에' 라는 표현은 도면에 기초하여 본 발명의 액정 디스플레이 장치 및 이의 제조방법을 설명하기 위한 것이다. 따라서, 상기 '상부에 또는 상에' 및 '하부에 또는 아래에' 라는 표현은 제조 공정 과정과 제조가 완료된 이후 액정 디스플레이 장치의 구성에서 서로 상이할 수 있다.The expressions 'above or on' and 'below or below' are for explaining a liquid crystal display device and a method of manufacturing the same based on the drawings. Thus, the expressions 'above or on' and 'below or below' may be different from each other in the manufacturing process and the configuration of the liquid crystal display apparatus after the manufacturing is completed.

도면을 참조한 본 발명의 상세한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.Prior to the detailed description of the present invention with reference to the drawings, a liquid crystal display device may include a twisted nematic (TN) mode, a vertical alignment (VA) mode, an in-plane switching (IPS) mode, and a FSFS according to a method of adjusting the arrangement of the liquid crystal layer. Field Switching) has been developed.

그 중에서, TN 모드와 VA 모드는 하부 기판에 픽셀 전극을 형성하고 상부 기판에 공통 전극을 형성하여 수직 전계를 통해 액정층의 배열을 조절하는 방식이다.Among them, the TN mode and the VA mode form a pixel electrode on the lower substrate and a common electrode on the upper substrate to adjust the arrangement of the liquid crystal layer through a vertical electric field.

한편, IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.In the IPS mode and the FFS mode, a pixel electrode and a common electrode are disposed on a lower substrate to adjust the arrangement of the liquid crystal layer by an electric field between the pixel electrode and the common electrode.

IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 상기 픽셀 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.In the IPS mode, the pixel electrode and the common electrode are alternately arranged in parallel to generate a transverse electric field between both electrodes to adjust the arrangement of the liquid crystal layer. The IPS mode has a disadvantage in that the arrangement of the liquid crystal layer is not controlled in the upper portion of the pixel electrode and the common electrode, so that light transmittance in the region is reduced.

IPS 모드의 단점을 해결하기 위해 고안된 것이 FFS 모드이다. FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.The FFS mode is designed to solve the shortcomings of the IPS mode. In the FFS mode, the pixel electrode and the common electrode are formed to be spaced apart from each other with an insulating layer interposed therebetween.

이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.In this case, one electrode is configured in a plate shape or a pattern and the other electrode is configured in a finger shape to adjust the arrangement of the liquid crystal layer through a fringe field generated between the two electrodes. That's the way.

본 발명의 실시 예들에 따른 액정 디스플레이 장치는 FFS 모드의 구조를 가진다.The liquid crystal display device according to the embodiments of the present invention has a structure of the FFS mode.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널과, 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다. A liquid crystal display device according to an exemplary embodiment of the present invention includes a liquid crystal panel, a backlight unit for supplying light to the liquid crystal panel, and a driving circuit unit.

구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.The driving circuit unit includes a timing controller T-con, a data driver D-IC, a gate driver G-IC, a backlight driver, and a power supply unit supplying driving power to the driving circuits.

여기서, 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.Here, all or part of the driving circuit unit may be formed on the liquid crystal panel in a chip on glass (COG) or chip on flexible printed circuit (chip on film) method.

백라이트 유닛은 액정 패널에 조사되는 광을 생성하는 복수의 광원(LED 또는 CCFL)과 광 효율을 향상시키기 위한 복수의 광학 부재(도광판, 확산 시트, 프리즘 시트, 이중 휘도 향상 필름 등)을 포함할 수 있다.The backlight unit may include a plurality of light sources (LEDs or CCFLs) for generating light irradiated to the liquid crystal panel and a plurality of optical members (light guide plates, diffusion sheets, prism sheets, dual luminance enhancement films, etc.) for improving light efficiency. have.

도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 구조를 나타내는 평면도이고, 도 5는 도 4에 도시된 B1-B2 선에 따른 단면도이며, 도 6은 도 4에 도시된 C1-C2 선에 따른 단면도이다.4 is a plan view illustrating a structure of a liquid crystal display device according to an exemplary embodiment of the present invention, FIG. 5 is a cross-sectional view taken along the line B1-B2 shown in FIG. 4, and FIG. 6 is a line taken along the line C1-C2 shown in FIG. 4. According to the cross-sectional view.

도 4 내지 도 6서는 TFT 어레이 기판(하부 기판)에 형성되는 복수의 픽셀 중에서 하나의 픽셀을 일 예로 도시하고 있다. 또한, 액정 디스플레이 장치의 구성들 중에서 컬러필터 어레이 기판(상부 기판), 액정층 및 구동회로부의 도시는 생략하였다.4 to 6 show one pixel among a plurality of pixels formed on the TFT array substrate (lower substrate) as an example. In addition, illustration of the color filter array substrate (upper substrate), the liquid crystal layer, and the driving circuit portion is omitted among the configurations of the liquid crystal display device.

도 4을 참조하면, 글래스 기판(glass substrate) 상에 형성된 복수의 픽셀 영역에는 픽셀 전극(140)이 형성되어 있다.Referring to FIG. 4, a pixel electrode 140 is formed in a plurality of pixel areas formed on a glass substrate.

상기 복수의 픽셀 영역은 서로 교차하는 복수의 데이터 라인(130)과 복수의 게이트 라인(110)에 의해 정의된다. 또한, 게이트 라인(110)과 동일 방향으로 공통 전극 라인(120)이 형성되어 있다.The plurality of pixel regions is defined by a plurality of data lines 130 and a plurality of gate lines 110 that cross each other. In addition, the common electrode line 120 is formed in the same direction as the gate line 110.

도 4에서는 픽셀을 기준으로 게이트 라인(110)과 공통 전극 라인(120)이 상하부에 형성되는 것으로 도시하고 있으나, 이는 본 발명의 여러 실시 예들 중에서 하나를 나타낸 것이다. 공통 전극 라인(120)이 형성되는 위치 및 방향은 픽셀의 설계에 따라 다양하게 변형될 수 있다.In FIG. 4, the gate line 110 and the common electrode line 120 are formed on the upper and lower sides of the pixel, but this is one of several embodiments of the present invention. The position and direction in which the common electrode line 120 is formed may be variously modified according to the design of the pixel.

복수의 데이터 라인(130)과 복수의 게이트 라인(110)이 교차되는 영역 마다 TFT(160, Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(150, Vcom electrode) 및 픽셀 전극(140, pixel electrode)을 포함한다.Thin film transistors (TFTs) 160 are formed in regions where the plurality of data lines 130 and the plurality of gate lines 110 cross each other. In addition, each of the plurality of pixels includes a common electrode 150 (Vcom electrode) and a pixel electrode 140 (pixel electrode).

여기서, 픽셀 전극(140)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성된다.Here, the pixel electrode 140 is formed of a transparent conductive material such as indium tin oxide (ITO).

이하, 공통 전극 라인(120)과 공통 전극(150)이 컨택되는 제1 컨택 영역과, TFT(160)와 픽셀 전극(140)이 컨택되는 제2 컨택 영역을 기준으로 하부 기판(TFT 어레이 기판)의 구성에 대하여 상세히 설명하기로 한다.Hereinafter, the lower substrate (TFT array substrate) based on the first contact region where the common electrode line 120 and the common electrode 150 are contacted, and the second contact region where the TFT 160 and the pixel electrode 140 are contacted. The configuration of the will be described in detail.

하부 기판은 글래스 기판(substrate), 공통 전극 라인(120), 게이트 라인(110), 데이터 라인(130), TFT(160), 게이트 절연층(122, GI: gate insulator), 공통 전극(150, Vcom electrode), 픽셀 전극(140, Pixel electrode), 및 보호층(124, PAS)를 포함하여 구성된다.The lower substrate includes a glass substrate, a common electrode line 120, a gate line 110, a data line 130, a TFT 160, a gate insulator 122, and a common electrode 150. Vcom electrode), a pixel electrode 140, and a protective layer 124 (PAS).

여기서, 보호층(124, PAS)은 단층으로 형성될 수도 있고, 복층으로 형성될 수도 있다.Here, the protective layer 124 (PAS) may be formed of a single layer or may be formed of a multilayer.

구체적으로, 글래스 기판 상에 제1 방향으로 게이트 라인(110)이 형성되고, 상기 게이트 라인(110)이 형성될 때, 동일 방향으로 공통 전극 라인(120)이 형성된다.Specifically, the gate line 110 is formed on the glass substrate in the first direction, and when the gate line 110 is formed, the common electrode line 120 is formed in the same direction.

여기서, 게이트 라인(110) 및 공통 전극 라인(120)은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있다.Here, the gate line 110 and the common electrode line 120 may be formed of copper (Cu), molybdenum (Mo), or titanium (Ti) or an alloy of the metals.

일 예로서, 게이트 라인(110) 및 공통 전극 라인(120)은 구리(Cu) 및 몰리브덴 티타늄 합금(MoTi)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the gate line 110 and the common electrode line 120 may be formed to have a structure in which copper (Cu) and molybdenum titanium alloy (MoTi) are stacked.

이때, TFT 영역에서, 게이트 라인(110)을 통해 TFT(160)의 게이트가 형성된다.At this time, in the TFT region, a gate of the TFT 160 is formed through the gate line 110.

게이트 라인(110) 및 공통 전극 라인(120)을 덮도록 게이트 절연층(122)이 형성된다.The gate insulating layer 122 is formed to cover the gate line 110 and the common electrode line 120.

여기서, 게이트 절연층(122)은 SiO2 또는 SiNx로 형성될 수 있다.Here, the gate insulating layer 122 may be formed of SiO 2 or SiNx.

한편, 게이트 절연층(122)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.The gate insulating layer 122 may be formed by depositing TEOS (Tetra Ethyl Ortho Silicate) or MTO (Middle Temperature Oxide) by Chemical Vapor Deposition (CVD).

TFT 영역에서, 게이트 절연층(122) 상에 TFT(160)의 액티브가 형성된다. 액티브 상부에 TFT(160)의 소스 및 드레인이 형성된다. 이와 같이, 게이트 절연층(122)을 사이에 두고, 게이트, 액티브, 소스 및 드레인이 형성되어 TFT(160)가 구성되게 된다.In the TFT region, active of the TFT 160 is formed on the gate insulating layer 122. The source and the drain of the TFT 160 are formed on the active top. As such, the gate, active, source, and drain are formed with the gate insulating layer 122 interposed therebetween, thereby forming the TFT 160.

여기서, 액티브는 비정질 실리콘(a-Si)과 N+ 도핑층 또는 P+ 도핑층으로 구성될 수 있다.Here, the active may be composed of an amorphous silicon (a-Si) and an N + doping layer or a P + doping layer.

게이트 절연층(122) 상에 제2 방향으로 데이터 라인(130)이 형성되는데, 데이터 라인(130)이 형성될 때 TFT(160)의 소스 및 드레인이 함께 형성된다.The data line 130 is formed in the second direction on the gate insulating layer 122. When the data line 130 is formed, the source and the drain of the TFT 160 are formed together.

제1 방향으로 형성된 게이트 라인(110)과 제2 방향으로 형성된 데이터 라인(130)은 상호 교차한다.The gate line 110 formed in the first direction and the data line 130 formed in the second direction cross each other.

데이터 라인(130), 소스 및 드레인은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있다.The data line 130, the source and the drain may be formed of copper (Cu), molybdenum (Mo), or titanium (Ti) or an alloy of the metals.

일 예로서, 데이터 라인(130), 소스 및 드레인은 구리(Cu) 및 몰리브덴 티타늄 합금(MoTi)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the data line 130, the source and the drain may be formed to have a structure in which copper (Cu) and molybdenum titanium alloy (MoTi) are stacked.

게이트 절연층(122), TFT(160) 및 데이터 라인(130)을 덮도록 보호층(124, PAS)이 형성된다. 여기서, 보호층(124)은 SiNx 또는 포토 아크릴(PAC: photo acryl)로 형성될 수 있으며, 글래스 기판의 전면을 평탄화 시킨다.The passivation layer 124 (PAS) is formed to cover the gate insulating layer 122, the TFT 160, and the data line 130. Here, the protective layer 124 may be formed of SiNx or photo acryl (PAC), and planarizes the entire surface of the glass substrate.

한편, 보호층(124, PAS)은 아크릴레이트(Acrylate), 폴리아미드(Polyamide) 및 에폭시(Epoxy) 성분을 포함하여 복층의 구조로도 형성될 수 있다.Meanwhile, the passivation layer 124 (PAS) may be formed in a multilayer structure including an acrylate, polyamide, and epoxy components.

보호층(124, PAS) 상에 공통 전극(150)이 형성된다. 공통 전극(150)은 핑거 형상을 가지도록 형성되어 픽셀 전극(140)과 공통 전극(150) 사이에 프린지 필드가 형성되게 된다.The common electrode 150 is formed on the passivation layer 124 (PAS). The common electrode 150 is formed to have a finger shape such that a fringe field is formed between the pixel electrode 140 and the common electrode 150.

한편, 공통 전극 라인(120)과 공통 전극(150)의 컨택 영역(이하, '제1 컨택 영역' 이라 함)에서, 게이트 절연층(122, GI) 상에 단차층(185)이 형성된다.The stepped layer 185 is formed on the gate insulating layer 122 and GI in the contact region (hereinafter, referred to as a “first contact region”) between the common electrode line 120 and the common electrode 150.

여기서, 단차층(185)은 후술되는 공통 전극 컨택 홀(180)에 단차를 형성하기 위한 것으로, 제조 공정 중 TFT(160)의 소스 및 드레인이 형성될 때, 메탈 재료로 함께 형성된다. 이러한, 공통 전극 라인(120)과 단차층(185)의 프로파일에 의해 공통 전극 컨택 홀(180)에는 단차가 형성된다.Here, the stepped layer 185 is for forming a step in the common electrode contact hole 180 to be described later, and is formed together with a metal material when the source and the drain of the TFT 160 are formed during the manufacturing process. Steps are formed in the common electrode contact hole 180 by the profile of the common electrode line 120 and the stepped layer 185.

도 7은 공통 전극과 공통 전극 라인의 컨택을 위한 공통 전극 컨택 홀에 단차가 형성된 것을 나타내는 도면이다.7 is a diagram illustrating a step formed in a common electrode contact hole for contact between a common electrode and a common electrode line.

도 7을 참조하면, 본 발명에서는 단차층(185)을 형성하기 위해 별도의 마스크를 필요로 하지 않아 제조 공정의 효율을 저하시키지 않으면서 공통 전극 컨택 홀(180)에 단차(S)를 형성시킬 수 있다.Referring to FIG. 7, in the present invention, a step S is formed in the common electrode contact hole 180 without degrading the efficiency of the manufacturing process since a separate mask is not required to form the step layer 185. Can be.

공통 전극 컨택 홀(180)에 단차(S)가 형성되면, 배향막의 형성을 위해 하부 기판 상에 도포되는 폴리이미드 액이 공통 전극 컨택 홀(180) 내부로 쉽게 스며들도록 한다. 이를 통해, 배향막이 균일한 두께로 형성될 수 있도록 한다.When the step S is formed in the common electrode contact hole 180, the polyimide liquid applied on the lower substrate may easily penetrate into the common electrode contact hole 180 to form the alignment layer. Through this, the alignment layer may be formed to have a uniform thickness.

이어서, 제1 컨택 영역에서, 공통 전극 라인(120)의 상면이 노출되도록 보호층(124, PAS)이 제거되어 공통 전극 컨택 홀(180)이 형성된다.Subsequently, in the first contact region, the passivation layer 124 (PAS) is removed to expose the top surface of the common electrode line 120 to form the common electrode contact hole 180.

공통 전극 컨택 홀(180)의 영역에서는 공통 전극 컨택 홀(180)의 프로파일(profile)을 따라 보호층(124, PAS)의 상부와 공통 전극 컨택 홀(180) 내부에 공통 전극(150)이 형성된다. 여기서, 공통 전극(150)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성된다.In the region of the common electrode contact hole 180, the common electrode 150 is formed in the upper portion of the passivation layer 124 (PAS) and the common electrode contact hole 180 along the profile of the common electrode contact hole 180. do. Here, the common electrode 150 is formed of a transparent conductive material such as indium tin oxide (ITO).

이와 같은 컨택 구조를 통해, 공통 전극 라인(120)과 공통 전극(150)이 컨택 되어 픽셀 영역(표시 영역)에 공통 전압(Vcom)이 공급될 수 있다.Through such a contact structure, the common electrode line 120 and the common electrode 150 may be contacted to supply the common voltage Vcom to the pixel area (display area).

여기서, 단차층(185)은 공통 전극 컨택홀(180)에 단차(S)를 형성시키기 위한 용도로만 형성된 것으로, 아일랜드(island) 형태로 형성된다. 따라서, 단차층(185)에는 별도의 신호(전압)이 공급되지는 않는다.Here, the stepped layer 185 is formed only for forming the step S in the common electrode contact hole 180 and is formed in an island shape. Therefore, no signal (voltage) is supplied to the stepped layer 185.

도면에 도시되지 않았지만, 공통 전극(150) 상에는 폴리이미드로 배향막이 형성되어, 하부 기판과 상부 기판 사이에 개재되는 액정이 배향이 이루어지도록 한다.Although not shown in the drawing, an alignment layer is formed of polyimide on the common electrode 150, so that the liquid crystal interposed between the lower substrate and the upper substrate is aligned.

TFT(160)의 드레인과 픽셀 전극(140)의 컨택 영역(이하, '제2 컨택 영역'이라 함)에서, TFT(160)의 드레인이 노출되도록 보호층(124, PAS)이 제거되어 제2 컨택 홀(170, 픽셀 전극 컨택 홀)이 형성된다.In the drain of the TFT 160 and the contact region of the pixel electrode 140 (hereinafter referred to as a “second contact region”), the passivation layer 124 (PAS) is removed to expose the drain of the TFT 160 so that the second layer is exposed. The contact hole 170 (pixel electrode contact hole) is formed.

제2 컨택 홀(170) 내에 픽셀 전극(140)을 형성을 위한 ITO가 도포되어 TFT(160)의 드레인과 픽셀 전극(140)이 컨택된다. 이를 통해, 데이터 라인(130)을 통해 TFT(160)의 소스에 인가된 데이터 전압이 픽셀 전극(140)에 공급되게 된다.ITO is applied to form the pixel electrode 140 in the second contact hole 170 to contact the drain of the TFT 160 and the pixel electrode 140. As a result, the data voltage applied to the source of the TFT 160 through the data line 130 is supplied to the pixel electrode 140.

상술한 구성을 포함하는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 공통 전극(150)과 픽셀 전극(140) 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하여 화상을 표시하게 된다.The liquid crystal display device according to the exemplary embodiment of the present invention including the above-described configuration displays an image by adjusting the arrangement of the liquid crystal layer through a fringe field generated between the common electrode 150 and the pixel electrode 140. Done.

상술한 구성을 가지는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 공통 전극 라인(120, Add-Vcom line)과 공통 전극(150, Vcom electrode)의 컨택을 위한 제1 컨택 홀(180, 공통 전극 컨택 홀)이 단차(S)를 가지도록 형성하여 폴리이미드 액이 제1 컨택 홀(180, 공통 전극 컨택 홀) 내부에 쉽게 스며들도록 하여 배향막을 균일한 두께로 형성시킬 수 있다. In the liquid crystal display according to the exemplary embodiment having the above-described configuration, the first contact hole 180 (common electrode contact) for contact between the common electrode line 120 (Add-Vcom line) and the common electrode 150, Vcom electrode is provided. The hole) may be formed to have a step S so that the polyimide liquid may easily penetrate into the first contact hole 180 (common electrode contact hole) to form an alignment layer with a uniform thickness.

이를 통해, 종래 기술에서 발생되던 배향막의 두께 불균일로 인한 화상의 얼룩 불량을 방지하고, 표시 품질을 향상시킬 수 있다.Through this, unevenness of the image due to thickness unevenness of the alignment film generated in the prior art can be prevented and display quality can be improved.

이하, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법에 대하여 간략히 설명한다.Hereinafter, a method of manufacturing a liquid crystal display device according to an embodiment of the present invention will be briefly described.

먼저, 제1 마스크를 이용한 공정을 수행하여 글래스 기판 상에 픽셀 전극(140)을 형성한다.First, a pixel electrode 140 is formed on a glass substrate by performing a process using a first mask.

이후, 제2 마스크를 이용한 공정을 수행하여 게이트 라인(110) 및 공통 전극 라인(120)을 형성하고, 그 위에 게이트 절연층(122, GI)를 형성한다. 여기서, 게이트 절연층(122, GI)은 3,000Å의 두께를 가지도록 형성될 수 있다.Subsequently, the gate line 110 and the common electrode line 120 are formed by performing a process using the second mask, and the gate insulating layer 122 (GI) is formed thereon. Here, the gate insulating layer 122 (GI) may be formed to have a thickness of 3,000 Å.

이어서, 제3 마스크를 이용한 공정을 수행하여 데이터 라인(130) 및 TFT(160)를 형성한다.Subsequently, a process using a third mask is performed to form the data line 130 and the TFT 160.

여기서, TFT(160)의 소스 및 드레인을 형성할 때, 후술되는 제1 컨택 홀(180, 공통 전극 컨택 홀) 영역의 게이트 절연층(122, GI) 상에 단차층(185)을 형성한다.Here, when forming the source and the drain of the TFT 160, a stepped layer 185 is formed on the gate insulating layer 122 (GI) in the first contact hole 180 (common electrode contact hole) region described later.

이어서, 제3 마스크를 이용한 공정을 수행하여 데이터 라인(130) 및 TFT(160)를 덮도록 보호층(124, PAS)을 형성한다. 여기서, 보호층(124, PAS)은 6,000Å의 두께를 가지도록 형성될 수 있다.Next, a passivation layer 124 (PAS) is formed to cover the data line 130 and the TFT 160 by performing a process using a third mask. Here, the protective layer 124 (PAS) may be formed to have a thickness of 6,000 kPa.

여기서, 보호층(124, PAS)은 상술한 바와 같이, 단층 또는 복층 구조로 형성될 수 있다.As described above, the passivation layer 124 (PAS) may be formed in a single layer or a multilayer structure.

이어서, 제5 마스크를 이용한 공정을 수행하여 제1 컨택 홀(180, 공통 전극 컨택 홀) 및 제2 컨택 홀(픽셀 전극 컨택 홀)을 형성한다.Subsequently, a process using a fifth mask is performed to form a first contact hole 180 (common electrode contact hole) and a second contact hole (pixel electrode contact hole).

여기서, 단차층(185)에 의해 제1 컨택 홀(180, 공통 전극 컨택 홀)에는 단차(S)가 형성되게 된다.Here, the step S is formed in the first contact hole 180 (common electrode contact hole) by the step layer 185.

이후, 보호층(124, PAS) 상에 공통 전극(150)을 형성한다. 이를 통해, TFT(160)와 픽셀 전극(140)을 컨택 시키고, 공통 전극 라인(120)과 공통 전극(150)을 컨택 시킨다.Thereafter, the common electrode 150 is formed on the passivation layer 124 (PAS). Through this, the TFT 160 and the pixel electrode 140 are contacted, and the common electrode line 120 and the common electrode 150 are contacted.

이후, 폴리이미드 액을 잉크젯(inkjet) 방식으로 하부 기판 상에 드랍 시켜 배향막을 형성하게 된다.Thereafter, the polyimide liquid is dropped on the lower substrate by an inkjet method to form an alignment layer.

이때, 제1 컨택 홀(180, 공통 전극 컨택 홀)에 형성된 단차(S)에 의해 폴리이미드 액이 제1 컨택 홀(180, 공통 전극 컨택 홀) 내부에 쉽게 스며들게 되어 배향막이 균일한 두께로 형성되게 된다.At this time, the polyimide liquid easily penetrates into the first contact hole 180 (common electrode contact hole) by the step S formed in the first contact hole 180 (common electrode contact hole), so that the alignment layer has a uniform thickness. Will be.

도 8은 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치의 구조를 나타내는 평면도이고, 도 9는 도 8에 도시된 D1-D2 선에 따른 단면도이며, 도 10은 도 8에 도시된 E1-E2 선에 따른 단면도이다.FIG. 8 is a plan view illustrating a structure of a liquid crystal display device according to another exemplary embodiment. FIG. 9 is a cross-sectional view taken along the line D1-D2 shown in FIG. 8, and FIG. 10 is a line E1-E2 shown in FIG. 8. In accordance with the cross-sectional view.

도 8 내지 도 10서는 TFT 어레이 기판(하부 기판)에 형성되는 복수의 픽셀 중에서 하나의 픽셀을 일 예로 도시하고 있다. 또한, 액정 디스플레이 장치의 구성들 중에서 컬러필터 어레이 기판(상부 기판), 액정층 및 구동회로부의 도시는 생략하였다.8 to 10 show one pixel among a plurality of pixels formed on the TFT array substrate (lower substrate) as an example. In addition, illustration of the color filter array substrate (upper substrate), the liquid crystal layer, and the driving circuit portion is omitted among the configurations of the liquid crystal display device.

도 8에서는 2개의 수직 라인 상에 형성된 픽셀 전극들이 하나의 데이터 라인을 공유하여 데이터 전압이 공급되고, 게이트 라인(210)이 듀얼(dual) 구조로 형성된 것을 도시하고 있다.In FIG. 8, pixel electrodes formed on two vertical lines share one data line to supply a data voltage, and a gate line 210 is formed in a dual structure.

도 8을 참조하면, 글래스 기판(glass substrate) 상에 형성된 복수의 픽셀 영역에는 픽셀 전극(240)이 형성되어 있다.Referring to FIG. 8, a pixel electrode 240 is formed in a plurality of pixel areas formed on a glass substrate.

상기 복수의 픽셀 영역은 서로 교차하는 복수의 데이터 라인(미도시)과 복수의 게이트 라인(210)에 의해 정의된다.The plurality of pixel areas is defined by a plurality of data lines (not shown) and a plurality of gate lines 210 that cross each other.

또한, 데이터 라인과는 동일 방향 및 게이트 라인(210)과는 교차하는 방향으로 공통 전극 라인(220)이 형성되어 있다. 공통 전극 라인(220)은 듀얼 구조로 형성된 게이트 라인(210) 상에 형성된다. The common electrode line 220 is formed in the same direction as the data line and in the direction crossing the gate line 210. The common electrode line 220 is formed on the gate line 210 having a dual structure.

한편, 공통 전극 라인(220)이 형성되는 위치 및 방향은 픽셀의 설계에 따라 다양하게 변형될 수 있다.On the other hand, the position and direction in which the common electrode line 220 is formed may be variously modified according to the design of the pixel.

복수의 데이터 라인과 복수의 게이트 라인(210)이 교차되는 영역 마다 TFT(260, Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(250, Vcom electrode) 및 픽셀 전극(240, pixel electrode)을 포함한다.Thin film transistors (TFTs) are formed in regions where a plurality of data lines and a plurality of gate lines 210 cross each other. In addition, each of the plurality of pixels includes a common electrode 250 and a pixel electrode 240.

여기서, 픽셀 전극(240)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성된다.Here, the pixel electrode 240 is formed of a transparent conductive material such as indium tin oxide (ITO).

이하, 공통 전극 라인(220)과 공통 전극(250)이 컨택되는 제1 컨택 영역과, TFT(260)와 픽셀 전극(240)이 컨택되는 제2 컨택 영역을 기준으로 하부 기판(TFT 어레이 기판)의 구성에 대하여 상세히 설명하기로 한다.Hereinafter, the lower substrate (TFT array substrate) based on the first contact region where the common electrode line 220 and the common electrode 250 are contacted, and the second contact region where the TFT 260 and the pixel electrode 240 contact. The configuration of the will be described in detail.

하부 기판은 글래스 기판(substrate), 공통 전극 라인(220), 게이트 라인(2110), 데이터 라인, TFT(260), 게이트 절연층(222, GI: gate insulator), 공통 전극(250, Vcom electrode), 픽셀 전극(240, Pixel electrode), 및 보호층(224, PAS)를 포함하여 구성된다.The lower substrate is a glass substrate, a common electrode line 220, a gate line 2110, a data line, a TFT 260, a gate insulating layer 222, a gate insulator (GI), and a common electrode 250 (Vcom electrode). And a pixel electrode 240 and a protective layer 224 (PAS).

여기서, 보호층(224, PAS)은 단층으로 형성될 수도 있고, 복층으로 형성될 수도 있다.Here, the protective layer 224 (PAS) may be formed as a single layer or may be formed as a multilayer.

구체적으로, 글래스 기판 상에 제1 방향으로 듀얼(dual) 형태로 게이트 라인(210)이 형성된다.Specifically, the gate line 210 is formed in a dual shape on the glass substrate in a first direction.

게이트 라인(210)을 덮도록 게이트 절연층(222)이 형성된다.The gate insulating layer 222 is formed to cover the gate line 210.

여기서, 게이트 절연층(222)은 SiO2 또는 SiNx로 형성될 수 있다.Here, the gate insulating layer 222 may be formed of SiO 2 or SiNx.

한편, 게이트 절연층(222)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.The gate insulating layer 222 may be formed by depositing TEOS (Tetra Ethyl Ortho Silicate) or MTO (Middle Temperature Oxide) by Chemical Vapor Deposition (CVD).

게이트 절연층(222) 상에 게이트 라인(210)과 교차하는 방향으로 공통 전극 라인(220)이 형성된다. 즉, 게이트 라인(210)의 상부에 공통 전극 라인(220)이 형성된다.The common electrode line 220 is formed on the gate insulating layer 222 in a direction crossing the gate line 210. That is, the common electrode line 220 is formed on the gate line 210.

여기서, 게이트 라인(210) 및 공통 전극 라인(220)은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있다.The gate line 210 and the common electrode line 220 may be formed of copper (Cu), molybdenum (Mo), or titanium (Ti) or an alloy of the metals.

일 예로서, 게이트 라인(210) 및 공통 전극 라인(220)은 구리(Cu) 및 몰리브덴 티타늄 합금(MoTi)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the gate line 210 and the common electrode line 220 may be formed to have a structure in which copper (Cu) and molybdenum titanium alloy (MoTi) are stacked.

이때, TFT 영역에서, 게이트 라인(210)을 통해 TFT(260)의 게이트가 형성된다.At this time, in the TFT region, a gate of the TFT 260 is formed through the gate line 210.

TFT 영역에서, 게이트 절연층(222) 상에 TFT(260)의 액티브가 형성된다. 액티브 상부에 TFT(260)의 소스 및 드레인이 형성된다. 이와 같이, 게이트 절연층(222)을 사이에 두고, 게이트, 액티브, 소스 및 드레인이 형성되어 TFT(260)가 구성되게 된다.In the TFT region, active of the TFT 260 is formed on the gate insulating layer 222. The source and the drain of the TFT 260 are formed on the active top. In this way, the gate, the active, the source, and the drain are formed with the gate insulating layer 222 interposed therebetween, thereby forming the TFT 260.

여기서, 액티브는 비정질 실리콘(a-Si)과 N+ 도핑층 또는 P+ 도핑층으로 구성될 수 있다.Here, the active may be composed of an amorphous silicon (a-Si) and an N + doping layer or a P + doping layer.

게이트 절연층(222) 상에 제2 방향으로 데이터 라인이 형성되는데, 데이터 라인이 형성될 때 TFT의 소스 및 드레인이 함께 형성된다.A data line is formed in the second direction on the gate insulating layer 222, and the source and the drain of the TFT are formed together when the data line is formed.

제1 방향으로 형성된 게이트 라인(210)과 제2 방향으로 형성된 데이터 라인은 상호 교차한다.The gate line 210 formed in the first direction and the data line formed in the second direction cross each other.

데이터 라인과 TFT(260)의 소스 및 드레인은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있다.The source and drain of the data line and the TFT 260 may be formed of copper (Cu), molybdenum (Mo), or titanium (Ti), or an alloy of the metals.

일 예로서, 데이터 라인과 TFT(260)의 소스 및 드레인은 구리(Cu) 및 몰리브덴 티타늄 합금(MoTi)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the source and the drain of the data line and the TFT 260 may be formed to have a structure in which copper (Cu) and molybdenum titanium alloy (MoTi) are stacked.

공통 전극 라인(220), TFT(260) 및 데이터 라인을 덮도록 보호층(224, PAS)이 형성된다. 여기서, 보호층(224)은 SiNx 또는 포토 아크릴(PAC: photo acryl)로 형성될 수 있으며, 글래스 기판의 전면을 평탄화 시킨다.The protective layers 224 and PAS are formed to cover the common electrode line 220, the TFT 260, and the data line. The protective layer 224 may be formed of SiNx or photo acryl (PAC), and planarizes the entire surface of the glass substrate.

한편, 보호층(224, PAS)은 아크릴레이트(Acrylate), 폴리아미드(Polyamide) 및 에폭시(Epoxy) 성분을 포함하여 복층의 구조로도 형성될 수 있다.On the other hand, the protective layer (224, PAS) may also be formed of a multilayer structure including an acrylate (Polyamide), polyamide (Polyamide) and epoxy (Epoxy) components.

보호층(224, PAS) 상에 공통 전극(250)이 형성된다. 공통 전극(250)은 핑거 형상을 가지도록 형성되어 픽셀 전극(240)과 공통 전극(250) 사이에 프린지 필드가 형성되게 된다.The common electrode 250 is formed on the passivation layer 224 (PAS). The common electrode 250 is formed to have a finger shape such that a fringe field is formed between the pixel electrode 240 and the common electrode 250.

한편, 공통 전극 라인(220)과 공통 전극(250)의 컨택되는 제1 컨택 영역에는 제1 컨택 홀(280, 공통 전극 컨택 홀)이 형성된다.Meanwhile, a first contact hole 280 (common electrode contact hole) is formed in the first contact region where the common electrode line 220 and the common electrode 250 contact each other.

제1 컨택 영역에서, 공통 전극 라인(220)의 상면이 노출되도록 보호층(224, PAS)이 제거되어 공통 전극 컨택 홀(280)이 형성된다.In the first contact region, the passivation layer 224 (PAS) is removed to expose the top surface of the common electrode line 220 to form the common electrode contact hole 280.

도 10은 공통 전극과 공통 전극 라인의 컨택을 위한 공통 전극 컨택 홀에 단차가 형성된 것을 나타내는 도면이다.10 is a diagram illustrating a step formed in a common electrode contact hole for contact between a common electrode and a common electrode line.

도 10을 참조하면, 교차하도록 형성된 게이트 라인(210)과 공통 전극 라인(220)의 프로파일에 의해 제1 컨택 홀(280, 공통 전극 컨택 홀)에는 단차(S)가 형성되게 된다. 즉, 게이트 라인(210) 상에 상기 공통 전극 라인(220)이 형성됨으로 인해, 게이트 라인(210)과 상기 공통 전극 라인(220)의 프로파일에 의해 공통 전극 컨택 홀(280)에는 단차가 형성된다.Referring to FIG. 10, a step S is formed in the first contact hole 280 (common electrode contact hole) by the profile of the gate line 210 and the common electrode line 220 formed to intersect. That is, since the common electrode line 220 is formed on the gate line 210, a step is formed in the common electrode contact hole 280 by the profile of the gate line 210 and the common electrode line 220. .

본 발명에서는 게이트 라인(210)과 공통 전극 라인(220)의 프로파일을 이용하여 제1 컨택 홀(280, 공통 전극 컨택 홀)에 단차(S)를 형성함으로써, 별도의 마스크를 이용한 제조공정을 추가하지 않아 제조 공정의 효율을 저하시키지 않는다. 즉, 제조공정의 효율 저하 없이도 제1 컨택 홀(280, 공통 전극 컨택 홀에 단차(S)를 형성시킬 수 있다.In the present invention, a step S is formed in the first contact hole 280 (common electrode contact hole) by using the profile of the gate line 210 and the common electrode line 220, thereby adding a manufacturing process using a separate mask. It does not reduce the efficiency of a manufacturing process. That is, the step S may be formed in the first contact hole 280 and the common electrode contact hole without lowering the efficiency of the manufacturing process.

이와 같이, 공통 전극 컨택 홀(280)에 단차(S)가 형성되면, 배향막의 형성을 위해 하부 기판 상에 도포되는 폴리이미드 액이 공통 전극 컨택 홀(280) 내부로 쉽게 스며들게 된다. 이를 통해, 배향막이 균일한 두께로 형성될 수 있도록 한다.As such, when the step S is formed in the common electrode contact hole 280, the polyimide liquid applied on the lower substrate to easily form the alignment layer may easily penetrate into the common electrode contact hole 280. Through this, the alignment layer may be formed to have a uniform thickness.

이어서, 공통 전극 컨택 홀(280)의 영역에서는 공통 전극 컨택 홀(280)의 프로파일(profile)을 따라 보호층(224, PAS)의 상부와 공통 전극 컨택 홀(280) 내부에 공통 전극(250)이 형성된다. 여기서, 공통 전극(250)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성된다.Subsequently, in the region of the common electrode contact hole 280, the common electrode 250 is disposed on the upper portion of the passivation layer 224 (PAS) and the common electrode contact hole 280 along the profile of the common electrode contact hole 280. Is formed. Here, the common electrode 250 is formed of a transparent conductive material such as indium tin oxide (ITO).

이와 같은 컨택 구조를 통해, 공통 전극 라인(220)과 공통 전극(250)이 컨택 되어 픽셀 영역(표시 영역)에 공통 전압(Vcom)이 공급될 수 있다.Through such a contact structure, the common electrode line 220 and the common electrode 250 may be contacted to supply the common voltage Vcom to the pixel area (display area).

도면에 도시되지 않았지만, 공통 전극(250) 상에는 폴리이미드로 배향막이 형성되어, 하부 기판과 상부 기판 사이에 개재되는 액정이 배향이 이루어지도록 한다.Although not shown in the drawing, an alignment layer is formed of polyimide on the common electrode 250, so that the liquid crystal interposed between the lower substrate and the upper substrate is aligned.

여기서, 배향막은 폴리이미드 액을 잉크젯(inkjet) 방식으로 하부 기판 상에 드랍 시켜 형성하게 된다. 이때, 제1 컨택 홀(280, 공통 전극 컨택 홀)에 형성된 단차(S)에 의해 폴리이미드 액이 제1 컨택 홀(280, 공통 전극 컨택 홀) 내부에 쉽게 스며들게 되어 배향막이 균일한 두께로 형성되게 된다.Here, the alignment layer is formed by dropping the polyimide liquid on the lower substrate by an inkjet method. At this time, the polyimide liquid easily penetrates into the first contact hole 280 (common electrode contact hole) by the step S formed in the first contact hole 280 (common electrode contact hole), so that the alignment layer has a uniform thickness. Will be.

TFT(260)의 드레인과 픽셀 전극(240)이 컨택되는 제2 컨택 영역에서, TFT(260)의 드레인이 노출되도록 보호층(224, PAS)이 제거되어 제2 컨택 홀(270, 픽셀 전극 컨택 홀)이 형성된다.In the second contact region where the drain of the TFT 260 and the pixel electrode 240 contact, the protective layer 224 and PAS are removed to expose the drain of the TFT 260 so that the second contact hole 270 and the pixel electrode contact are exposed. Holes) are formed.

제2 컨택 홀(270) 내에 픽셀 전극(240)을 형성을 위한 ITO가 도포되어 TFT(260)의 드레인과 픽셀 전극(240)이 컨택된다. 이를 통해, 데이터 라인을 통해 TFT(260)의 소스에 인가된 데이터 전압이 픽셀 전극(240)에 공급되게 된다.ITO is applied to form the pixel electrode 240 in the second contact hole 270 to contact the drain of the TFT 260 and the pixel electrode 240. As a result, the data voltage applied to the source of the TFT 260 through the data line is supplied to the pixel electrode 240.

상술한 구성을 가지는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 공통 전극 라인(220, Add-Vcom line)과 공통 전극(250, Vcom electrode)의 컨택을 위한 제1 컨택 홀(280, 공통 전극 컨택 홀)이 단차(S)를 가지도록 형성할 수 있다. 이를 통해, 폴리이미드 액이 제1 컨택 홀(280, 공통 전극 컨택 홀) 내부에 쉽게 스며들도록 하여 배향막을 균일한 두께로 형성시킬 수 있다. In the liquid crystal display according to the exemplary embodiment having the above-described configuration, the first contact hole 280 (common electrode contact) for contact between the common electrode line 220 (Add-Vcom line) and the common electrode 250, Vcom electrode may be used. The hole) may be formed to have a step S. As a result, the alignment layer may be formed to have a uniform thickness by allowing the polyimide liquid to easily penetrate into the first contact hole 280 (common electrode contact hole).

상술한 구성을 가지는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 종래 기술에서 발생되던 배향막의 두께 불균일로 인한 화상의 얼룩 불량을 방지하고, 표시 품질을 향상시킬 수 있다.The liquid crystal display device according to the embodiment of the present invention having the above-described configuration can prevent the unevenness of the image due to the thickness unevenness of the alignment film generated in the prior art, and improve the display quality.

도 12는 본 발명의 또 다른 실시 예에 따른 액정 디스플레이 장치의 구조를 나타내는 평면도이다.12 is a plan view illustrating a structure of a liquid crystal display device according to still another embodiment of the present invention.

도 12에서는 TFT 어레이 기판(하부 기판)에 형성되는 복수의 픽셀 중에서 일부의 픽셀을 일 예로 도시하고 있다. 또한, 액정 디스플레이 장치의 구성들 중에서 컬러필터 어레이 기판(상부 기판), 액정층 및 구동회로부의 도시는 생략하였다.In FIG. 12, some of the pixels formed on the TFT array substrate (lower substrate) are shown as an example. In addition, illustration of the color filter array substrate (upper substrate), the liquid crystal layer, and the driving circuit portion is omitted among the configurations of the liquid crystal display device.

도 12에서는 2개의 수직 라인 상에 형성된 픽셀 전극들이 하나의 데이터 라인을 공유하여 데이터 전압이 공급되고, 게이트 라인(210)이 듀얼(dual) 구조로 형성된 것을 도시하고 있다.In FIG. 12, pixel electrodes formed on two vertical lines share one data line to supply a data voltage, and a gate line 210 is formed in a dual structure.

도 12를 참조하면, 본 발명의 또 다른 실시 예에 따른 액정 디스플레이 장치는 공통 전압 라인(220)과 공통 전극(250)의 컨택을 위한 제1 컨택 홀(280, 공통 전극 컨택 홀)의 위치가 TFT(260)와 인접한 부분으로 변경된 것을 도시하고 있다.Referring to FIG. 12, in the liquid crystal display according to the exemplary embodiment, the position of the first contact hole 280 (common electrode contact hole) for contact between the common voltage line 220 and the common electrode 250 may be adjusted. The change is shown in a portion adjacent to the TFT 260.

여기서, 공통 전압 라인(220)은 데이터 라인들 사이에 형성될 수 있으며, 제1 컨택 홀(280, 공통 전극 컨택 홀) 듀얼 구조로 형성된 게이트 라인(210)과 중첩되도록 형성될 수 있다.The common voltage line 220 may be formed between the data lines and may overlap the gate line 210 having a dual structure of the first contact hole 280 (common electrode contact hole).

따라서, 도 8 내도 도 11에 도시된 구조와 동일하게, 게이트 라인(210)과 공통 전극 라인(220)의 프로파일에 의해 제1 컨택 홀(280, 공통 전극 컨택 홀)에 단차(S)를 형성시킬 수 있다.Accordingly, the step S is formed in the first contact hole 280 (common electrode contact hole) by the profile of the gate line 210 and the common electrode line 220, similarly to the structure shown in FIG. 11. Can be formed.

이를 통해, 배향막을 형성할 때, 폴리이미드 액이 제1 컨택 홀(280, 공통 전극 컨택 홀) 내부로 쉽게 스며들도록 하여 균일한 두께를 가지도록 배향막을 형성시킬 수 있다.As a result, when the alignment layer is formed, the alignment layer may be formed to have a uniform thickness by allowing the polyimide liquid to easily penetrate into the first contact hole 280 (common electrode contact hole).

한편, 도면에 도시하지는 않았지만, 본 발명의 또 다른 실시 예에 따른 액정 디스플레이 장치에서는 제1 컨택 홀(280, 공통 전극 컨택 홀)을 공통 전극 라인(220)과 오버랩되도록 형성시킴과 아울러, 공통 전극 라인(220)이 형성되어 있지 않는 영역까지 확장하여 형성시킬 수도 있다.Although not shown in the drawings, in the liquid crystal display according to the exemplary embodiment of the present invention, the first contact hole 280 (common electrode contact hole) is formed to overlap the common electrode line 220 and the common electrode. The line 220 may be extended to an area where no line 220 is formed.

이를 통해, 공통 전극 라인(220)의 프로파일에 의해 제1 컨택 홀(280, 공통 전극 컨택 홀)에 단차(S)를 형성시켜, 폴리이미드 액이 제1 컨택 홀(280, 공통 전극 컨택 홀) 내부로 쉽게 스며들도록 하여 균일한 두께를 가지도록 배향막을 형성시킬 수도 있다.As a result, a step S is formed in the first contact hole 280 (common electrode contact hole) by the profile of the common electrode line 220, so that the polyimide liquid is formed in the first contact hole 280 (common electrode contact hole). The alignment layer may be formed to be easily penetrated into the inside to have a uniform thickness.

상술한 설명에서는 배향막이 형성을 위한 폴리이미드 액이 컨택 홀 내부로 쉽게 스며들도록 하기 위해 컨택 홀에 단차를 형성하는 것으로 설명하였으나 이는 본 발명의 여러 실시 예들 중에서 하나를 일 예로 설명한 것이다.In the above description, a step is formed in the contact hole so that the polyimide liquid for forming the alignment layer easily penetrates into the contact hole, but this is one example of various embodiments of the present invention.

본 발명의 다른 실시 예에서는 특정 레이어 상에 코팅 막을 형성할 때, 코팅 액이 균일하게 도포되도록 컨택 홀에 단차를 형성시킬 수 있다. 이러한, 본 발명의 사상은 액정 디스플레이 장치뿐만 아니라, 반도체 제조공정에도 동일하게 적용될 수 있다.In another embodiment of the present invention, when forming a coating film on a specific layer, a step may be formed in the contact hole so that the coating liquid is uniformly applied. The idea of the present invention can be equally applied to semiconductor manufacturing processes as well as liquid crystal display devices.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.It will be understood by those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

110, 210: 게이트 라인 120, 220: 공통 전극 라인
130: 데이터 라인 122, 222: 게이트 절연층
124, 224: 보호층(PAS) 140, 240: 픽셀 전극
150, 250: 공통 전극 160, 260: TFT
170, 270: 제2 컨택 홀(픽셀 전극 컨택 홀)
180, 280: 제1 컨택 홀(공통 전극 컨택 홀)110 and 210: gate lines 120 and 220: common electrode lines
130: data line 122, 222: gate insulating layer
124 and 224 passivation layer (PAS) 140 and 240 pixel electrodes
150, 250: common electrode 160, 260: TFT
170 and 270: second contact hole (pixel electrode contact hole)
180, 280: first contact hole (common electrode contact hole)

Claims (10)

제1 방향으로 형성된 게이트 라인;
상기 제1 방향과 교차하는 제2 방향으로 형성된 데이터 라인;
상기 제1 방향 또는 상기 제2 방향으로 형성된 공통 전극 라인;
상기 게이트 라인과 상기 데이터 라인에 의해 정의된 픽셀 영역에 형성된 픽셀 전극;
상기 게이트 라인을 덮도록 형성된 게이트 절연층;
상기 데이터 라인을 덮도록 형성된 보호층;
상기 공통 전극 라인과 상기 공통 전극을 컨택시키기 위해 형성된 공통 전극 컨택 홀;
상기 보호층 상부와 공통 전극 컨택 홀 내부에 형성된 공통 전극; 및
상기 공통 전극 상부에 형성된 코팅 막;을 포함하고,
하부에 형성된 구성에 의해 상기 공통 전극 컨택 홀에는 단차가 형성된 것을 특징으로 하는 액정 디스플레이 장치.A gate line formed in a first direction;
A data line formed in a second direction crossing the first direction;
A common electrode line formed in the first direction or the second direction;
A pixel electrode formed in the pixel region defined by the gate line and the data line;
A gate insulating layer formed to cover the gate line;
A protective layer formed to cover the data line;
A common electrode contact hole formed to contact the common electrode line and the common electrode;
A common electrode formed over the passivation layer and inside the common electrode contact hole; And
And a coating film formed on the common electrode.
And a step is formed in the common electrode contact hole by a configuration formed below. 제 1 항에 있어서,
상기 코팅 막은 배향막인 것을 특징으로 하는 액정 디스플레이 장치.The method of claim 1,
The coating film is a liquid crystal display device, characterized in that the alignment film. 제 2 항에 있어서,
폴리이미드(Polyimide) 액이 상기 컨택 홀에 형성된 단차에 의해 상기 컨택 홀 내부로 스며들어 상기 공통 전극 상부와 상기 컨택 홀에 내부에 균일한 두께로 배향막이 형성된 것을 특징으로 하는 액정 디스플레이 장치.The method of claim 2,
And a polyimide liquid penetrates into the contact hole due to a step formed in the contact hole, and an alignment layer is formed to have a uniform thickness inside the common electrode and the contact hole. 제 1 항에 있어서,
상기 컨택 홀이 형성된 영역의 게이트 절연층 상에 형성된 단차층을 더 포함하고,
상기 공통 전극 라인과 상기 단차층의 프로파일에 의해 상기 공통 전극 컨택 홀에는 단차가 형성된 것을 특징으로 하는 액정 디스플레이 장치.The method of claim 1,
Further comprising a stepped layer formed on the gate insulating layer of the region where the contact hole is formed,
And a step is formed in the common electrode contact hole by the profile of the common electrode line and the step layer. 제 1 항에 있어서,
상기 게이트 라인 상에 상기 공통 전극 라인이 형성되고, 상기 게이트 라인과 상기 공통 전극 라인의 프로파일에 의해 상기 공통 전극 컨택 홀에는 단차가 형성된 것을 특징으로 하는 액정 디스플레이 장치.The method of claim 1,
The common electrode line is formed on the gate line, and a step is formed in the common electrode contact hole by a profile of the gate line and the common electrode line. 글래스 기판 상의 픽셀 영역에 픽셀 전극을 형성하는 단계;
제1 방향으로 게이트 라인을 형성하는 단계;
상기 제1 방향과 교차하는 제2 방향으로 데이터 라인을 형성하는 단계;
상기 제1 방향 또는 상기 제2 방향으로 공통 전극 라인을 형성하는 단계;
상기 게이트 라인을 덮도록 게이트 절연층을 형성하는 단계;
상기 데이터 라인을 덮도록 보호층을 형성하는 단계;
상기 공통 전극 라인과 상기 공통 전극을 컨택시키기 위해 상기 공통 전극 라인을 상부를 노출시키는 공통 전극 컨택 홀을 형성하는 단계;
상기 보호층 상부와 상기 공통 전극 컨택 홀 내부에 공통 전극을 형성하는 단계; 및
상기 공통 전극 상부에 코팅 막을 형성하는 단계;를 포함하고,
하부에 형성된 구성에 의해 상기 공통 전극 컨택 홀에는 단차가 형성되는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.Forming a pixel electrode in a pixel region on the glass substrate;
Forming a gate line in a first direction;
Forming a data line in a second direction crossing the first direction;
Forming a common electrode line in the first direction or the second direction;
Forming a gate insulating layer to cover the gate line;
Forming a protective layer to cover the data line;
Forming a common electrode contact hole exposing an upper portion of the common electrode line to contact the common electrode line and the common electrode;
Forming a common electrode over the passivation layer and inside the common electrode contact hole; And
Forming a coating film on the common electrode;
The manufacturing method of the liquid crystal display device, characterized in that the step is formed in the common electrode contact hole by the configuration formed below. 제 6 항에 있어서,
상기 코팅 막은 배향막인 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.The method according to claim 6,
The coating film is a manufacturing method of the liquid crystal display device, characterized in that the alignment film. 제 7 항에 있어서,
폴리이미드(Polyimide) 액이 상기 컨택 홀에 형성된 단차에 의해 상기 컨택 홀 내부로 스며들어 상기 공통 전극 상부와 상기 컨택 홀에 내부에 균일한 두께로 배향막이 형성되는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.The method of claim 7, wherein
Fabrication of a liquid crystal display device characterized in that a polyimide liquid penetrates into the contact hole due to a step formed in the contact hole, and an alignment layer is formed in a uniform thickness inside the common electrode and the contact hole. Way. 제 6 항에 있어서,
상기 데이터 라인을 형성할 때, 상기 컨택 홀이 형성된 영역의 게이트 절연층 상에 단차층을 형성하고,
상기 공통 전극 라인과 상기 단차층의 프로파일에 의해 상기 공통 전극 컨택 홀에는 단차가 형성된 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.The method according to claim 6,
When forming the data line, a stepped layer is formed on the gate insulating layer in the region where the contact hole is formed,
And a step is formed in the common electrode contact hole due to the profile of the common electrode line and the stepped layer. 제 6 항에 있어서,
상기 게이트 라인을 가로지르도록 상기 공통 전극 라인이 형성되고, 상기 게이트 라인과 상기 공통 전극 라인의 프로파일에 의해 상기 공통 전극 컨택 홀에는 단차가 형성된 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.The method according to claim 6,
The common electrode line is formed to cross the gate line, and a step is formed in the common electrode contact hole by a profile of the gate line and the common electrode line.
KR1020110112975A 2011-11-01 2011-11-01 Liquid crystal display apparatus and method for manufacturing the same KR101887931B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110112975A KR101887931B1 (en) 2011-11-01 2011-11-01 Liquid crystal display apparatus and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110112975A KR101887931B1 (en) 2011-11-01 2011-11-01 Liquid crystal display apparatus and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130048059A true KR20130048059A (en) 2013-05-09
KR101887931B1 KR101887931B1 (en) 2018-08-14

Family

ID=48659287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110112975A KR101887931B1 (en) 2011-11-01 2011-11-01 Liquid crystal display apparatus and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101887931B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970494A (en) * 2016-01-13 2017-07-21 中华映管股份有限公司 Dot structure and forming method thereof
CN109212845A (en) * 2018-10-25 2019-01-15 合肥鑫晟光电科技有限公司 The preparation method of display base plate, display device and display base plate

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241210A (en) * 2002-02-14 2003-08-27 Sony Corp Liquid crystal display device and its manufacturing method and projector device
KR20040100489A (en) * 2003-05-23 2004-12-02 엘지.필립스 엘시디 주식회사 Transflective liquid crystal display device and fabrication method of the same
KR20050052802A (en) * 2003-12-01 2005-06-07 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR20050059532A (en) * 2003-12-15 2005-06-21 엘지.필립스 엘시디 주식회사 Liquid crystal display device and manufacturing method of the same
KR20080045362A (en) * 2006-11-20 2008-05-23 엘지디스플레이 주식회사 Liquid crystal display device and the fabrication method thereof
KR20080083791A (en) * 2007-03-13 2008-09-19 엘지디스플레이 주식회사 Transflective type liquid crystal display device and method for fabricating the same
KR20080088024A (en) * 2007-03-28 2008-10-02 엘지디스플레이 주식회사 Liquid crystal display panel and method for fabricating thereof
KR20090042090A (en) * 2007-10-25 2009-04-29 엘지디스플레이 주식회사 Trans-reflective liquid crystal display device and method of fabricating the same
KR20110069396A (en) * 2009-12-17 2011-06-23 엘지디스플레이 주식회사 In-plane switching mode trans-flective liquid crystal display device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241210A (en) * 2002-02-14 2003-08-27 Sony Corp Liquid crystal display device and its manufacturing method and projector device
KR20040100489A (en) * 2003-05-23 2004-12-02 엘지.필립스 엘시디 주식회사 Transflective liquid crystal display device and fabrication method of the same
KR20050052802A (en) * 2003-12-01 2005-06-07 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR20050059532A (en) * 2003-12-15 2005-06-21 엘지.필립스 엘시디 주식회사 Liquid crystal display device and manufacturing method of the same
KR20080045362A (en) * 2006-11-20 2008-05-23 엘지디스플레이 주식회사 Liquid crystal display device and the fabrication method thereof
KR20080083791A (en) * 2007-03-13 2008-09-19 엘지디스플레이 주식회사 Transflective type liquid crystal display device and method for fabricating the same
KR20080088024A (en) * 2007-03-28 2008-10-02 엘지디스플레이 주식회사 Liquid crystal display panel and method for fabricating thereof
KR20090042090A (en) * 2007-10-25 2009-04-29 엘지디스플레이 주식회사 Trans-reflective liquid crystal display device and method of fabricating the same
KR20110069396A (en) * 2009-12-17 2011-06-23 엘지디스플레이 주식회사 In-plane switching mode trans-flective liquid crystal display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970494A (en) * 2016-01-13 2017-07-21 中华映管股份有限公司 Dot structure and forming method thereof
CN109212845A (en) * 2018-10-25 2019-01-15 合肥鑫晟光电科技有限公司 The preparation method of display base plate, display device and display base plate
WO2020082922A1 (en) * 2018-10-25 2020-04-30 京东方科技集团股份有限公司 Display substrate, display device, and preparation method for display substrate
CN109212845B (en) * 2018-10-25 2021-09-17 合肥鑫晟光电科技有限公司 Display substrate, display device and preparation method of display substrate
US11281056B2 (en) 2018-10-25 2022-03-22 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display substrate, display device and method for manufacturing display substrate

Also Published As

Publication number Publication date
KR101887931B1 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
US10303021B2 (en) BOA liquid crystal display panel and manufacturing method thereof
JP6804256B2 (en) Liquid crystal display panel and liquid crystal display device
US10120246B2 (en) Manufacturing method of IPS array substrate and IPS array substrate
KR102059371B1 (en) Liquid crystal display device and method for manufacturing the same
US20160195745A1 (en) Array Substrate and Manufacturing Method Thereof and Liquid Crystal Display Panel Using the Array Substrate
US9530807B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display device
KR102155051B1 (en) Liquid crystal display device and method of manufacturing the same
US20190219865A1 (en) Bps array substrate and manufacturing method thereof
KR20130131701A (en) Array substrate for liquid crystal display and manufacturing method of the same
CN104570525B (en) Liquid crystal disply device and its preparation method
US20120113377A1 (en) Array substrate and manufacturing method thereof, and liquid crystal display
US10042225B2 (en) Liquid crystal display device and method for fabricating the same
JP2010139573A (en) Liquid crystal display panel
KR20130071997A (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing method thereof
US8625041B2 (en) Array substrate, liquid crystal display for the same and manufacturing method thereof
KR102561194B1 (en) Display device
KR100669377B1 (en) Liquid crystal display and manufacturing method of the same
KR20060135179A (en) Fabrication method of fringe field switching mode liquid crystal display device
KR101887931B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR101943019B1 (en) Liquid crystal display device and method for manufacturing the same
KR101681923B1 (en) Liquid Crystal Display Device and Method for fabricating the same
KR101946901B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR101962917B1 (en) Liquid crystal display apparatus and method for manufacturing the same
CN107919321A (en) FFS type thin-film transistor array base-plates and preparation method thereof
KR20110076578A (en) Method for fabricating line and method for fabricating liquid crystal display device of using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction