[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130048991A - Semiconductor package and manufacturing mehthod therof - Google Patents

Semiconductor package and manufacturing mehthod therof Download PDF

Info

Publication number
KR20130048991A
KR20130048991A KR1020110113956A KR20110113956A KR20130048991A KR 20130048991 A KR20130048991 A KR 20130048991A KR 1020110113956 A KR1020110113956 A KR 1020110113956A KR 20110113956 A KR20110113956 A KR 20110113956A KR 20130048991 A KR20130048991 A KR 20130048991A
Authority
KR
South Korea
Prior art keywords
substrate
shield
metal member
semiconductor package
electronic component
Prior art date
Application number
KR1020110113956A
Other languages
Korean (ko)
Inventor
남윤태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110113956A priority Critical patent/KR20130048991A/en
Publication of KR20130048991A publication Critical patent/KR20130048991A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE: A semiconductor package and a manufacturing method thereof are provided to protect inner elements from an external impact, and to shield electromagnetic waves. CONSTITUTION: An electrode(20) for mounting an electronic component(16) is formed in the upper surface of a substrate(11). The electrode includes a ground electrode(21) electrically connected to a metal member(30). A shield(15) is connected to the substrate to block the electromagnetic wave coming from the outside. A mold(14) is filled between the substrate and the shield to encapsulate the electronic component. A conductive via(17) electrically connecting a circuit pattern(12) to an external connection terminal(18) is formed in a substrate.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING MEHTHOD THEROF}Semiconductor package and its manufacturing method {SEMICONDUCTOR PACKAGE AND MANUFACTURING MEHTHOD THEROF}

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 차폐 부재를 구비하는 반도체 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, a semiconductor package having a shielding member capable of shielding electromagnetic waves while protecting passive elements or semiconductor chips, etc. included in the package from an external environment. It relates to a manufacturing method.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and weight reduction of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic components, not only a technology for reducing individual sizes of mounting components, but also a System On Chip (SOC) technology for one-chip multiple individual devices, There is a need for a System In Package (SIP) technology that integrates individual devices into one package.

특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 반도체 패키지는 소형화뿐만 아니라 전자파 간섭(EMI)에 대한 차폐 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, high-frequency semiconductor packages that handle high-frequency signals, such as portable TV (DMB or DVB) modules or network modules, should be equipped with various electromagnetic shielding structures to provide excellent shielding characteristics against electromagnetic interference (EMI) as well as miniaturization. It is required.

일반적인 고주파 반도체 패키지에서, 고주파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 금속 케이스 구조가 널리 알려져 있다. 일반적인 고주파 반도체 패키지에 적용되는 금속 케이스는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.In a general high frequency semiconductor package, a metal case structure in which individual elements are mounted on a substrate as a structure for high frequency shielding and then covering the individual elements is widely known. The metal case applied to the general high frequency semiconductor package covers all the individual elements to protect the internal individual elements from the external shock from the external shock and is electrically connected to the ground to achieve electromagnetic shielding.

그러나, 이러한 종래의 금속 케이스는 측면의 끝단을 통해 기판의 접지 단자와 접합되기 때문에, 금속 케이스와 기판의 접지 간에 접합 신뢰도를 확보하기 어렵다는 문제가 있다. However, since such a conventional metal case is bonded to the ground terminal of the substrate through the end of the side, there is a problem that it is difficult to secure the bonding reliability between the metal case and the ground of the substrate.

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 반도체 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor package having an electromagnetic shielding structure having excellent electromagnetic interference (EMI) or electromagnetic wave immunity characteristics while protecting individual elements therein from shocks, and a method of manufacturing the same.

또한 본 발명의 다른 목적은 차폐 실드의 접지를 용이하게 수행할 수 있는 반도체 패키지 및 그 제조 방법을 제공하는 데에 있다. In addition, another object of the present invention to provide a semiconductor package and a method of manufacturing the same that can easily perform the grounding of the shield shield.

본 발명의 실시예에 따른 반도체 패키지는, 일면에 적어도 하나의 접지 전극이 형성된 기판; 상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 및 상기 전자 부품을 내부에 수용하며 상기 기판에 체결되는 도전성의 차폐 실드;를 포함하며, 상기 전자 부품은 상기 접지 전극과 상기 차폐 실드를 전기적으로 연결하는 적어도 하나의 금속 부재를 포함할 수 있다. A semiconductor package according to an embodiment of the present invention includes a substrate having at least one ground electrode formed on one surface thereof; At least one electronic component mounted on one surface of the substrate; And a conductive shielding shield accommodating the electronic component therein and fastened to the substrate, wherein the electronic component may include at least one metal member electrically connecting the ground electrode and the shielding shield.

본 실시예에 있어서 상기 금속 부재는, 도전성을 갖는 금속 기둥 또는 도전성 와이어일 수 있다. In the present embodiment, the metal member may be a metal pillar or a conductive wire having conductivity.

본 실시예에 있어서 상기 차폐 실드는 금속 케이스이고, 상기 차폐 실드와 상기 금속 부재 사이에는 도전층이 개재될 수 있다. In the present exemplary embodiment, the shielding shield may be a metal case, and a conductive layer may be interposed between the shielding shield and the metal member.

본 실시예에 있어서, 상기 기판과 상기 차폐 실드 사이에 충진되어 상기 전자 부품을 밀봉하는 절연성의 몰드부를 더 포함할 수 있다. In an embodiment, the semiconductor device may further include an insulating mold part filled between the substrate and the shielding shield to seal the electronic component.

본 실시예에 있어서, 상기 몰드부의 상부면 중 상기 금속 부재와 대응하는 위치에는 연결 구멍이 형성되며, 상기 차폐 실드는 상기 연결 구멍을 통해 상기 금속 부재와 전기적으로 연결될 수 있다. In the present embodiment, a connection hole is formed at a position corresponding to the metal member among the upper surfaces of the mold part, and the shielding shield may be electrically connected to the metal member through the connection hole.

또한 본 실시예에 따른 반도체 패키지 제조 방법은, 일면에 적어도 하나의 접지 전극이 형성된 기판을 준비하는 단계; 상기 기판의 일면에 금속 부재를 포함하는 전자 부품을 실장하는 단계; 및 상기 금속 부재에 의해 상기 기판의 접지 전극과 전기적으로 연결되도록 도전성의 차폐 실드를 형성하는 단계;를 포함할 수 있다. In addition, the semiconductor package manufacturing method according to the present embodiment, preparing a substrate having at least one ground electrode formed on one surface; Mounting an electronic component including a metal member on one surface of the substrate; And forming a conductive shielding shield to be electrically connected to the ground electrode of the substrate by the metal member.

본 실시예에 있어서, 상기 전자 부품을 실장하는 단계 이후, 상기 전자 부품을 밀봉하는 절연성의 몰드부를 형성하는 단계를 더 포함할 수 있다. In an embodiment, after the mounting of the electronic component, the method may further include forming an insulating mold part which seals the electronic component.

본 실시예에 있어서 상기 몰드부를 형성하는 단계 이후, 상기 몰드부의 상부면으로 상기 금속 부재의 일부를 노출시키는 단계를 더 포함할 수 있다. In the present exemplary embodiment, after forming the mold part, the method may further include exposing a part of the metal member to an upper surface of the mold part.

본 실시예에 있어서 상기 금속 부재의 일부를 노출시키는 단계는, 상기 금속 부재의 상단면이 노출되도록 상기 몰드부를 일부를 갈아내는 단계일 수 있다. In the present embodiment, exposing a part of the metal member may be a step of grinding a part of the mold part to expose the top surface of the metal member.

본 실시예에 있어서 상기 금속 부재의 일부를 노출시키는 단계는, 상기 몰드부의 상부면 중 상기 금속 부재와 대응하는 위치에 연결 구멍을 형성하는 단계일 수 있다. In the present embodiment, exposing a part of the metal member may be a step of forming a connection hole at a position corresponding to the metal member of the upper surface of the mold part.

본 실시예에 있어서 상기 연결 구멍을 형성하는 단계는, 레이저 가공을 통해 상기 연결 구멍을 형성하는 단계일 수 있다. In the present embodiment, the forming of the connection hole may be a step of forming the connection hole through laser processing.

본 실시예에 있어서 상기 차폐 실드를 형성하는 단계는, 스프레이 코팅법을 이용하여 상기 차폐 실드를 형성하는 단계일 수 있다. In the present embodiment, the forming of the shielding shield may include forming the shielding shield using a spray coating method.

본 실시예에 있어서 상기 차폐 실드를 형성하는 단계는, 금속 케이스 형태의 차폐 실드를 상기 기판 상에 체결하는 단계일 수 있다. In the present embodiment, the forming of the shielding shield may include fastening the shielding shield in the form of a metal case on the substrate.

본 실시예에 있어서 상기 차폐 실드를 형성하는 단계는, 차폐 실드와 상기 금속 부재의 접촉면에 도전성 접착제를 개재하며 상기 차폐 실드와 상기 금속 부재를 접합하는 단계일 수 있다. In the present embodiment, the forming of the shielding shield may be a step of bonding the shielding shield and the metal member with a conductive adhesive interposed between the shielding shield and the metal member.

본 발명에 따른 반도체 패키지는 몰드부나 차폐 실드에 의해 기판에 실장되는 전자 부품을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다. The semiconductor package according to the present invention can not only protect electronic components mounted on a substrate by a mold part or a shielding shield from external force but also can easily shield electromagnetic waves.

또한, 차폐 실드를 접지하기 위해, 전자 부품과 함께 실장되는 금속 부재를 이용함으로써, 차폐 실드를 용이하게 접지할 수 있다.Further, in order to ground the shielding shield, the shielding shield can be easily grounded by using a metal member mounted together with the electronic component.

즉, 전자 부품을 실장하는 과정에서 금속 부재를 함께 실장할 수 있으므로 차폐 실드를 접지시키기 위한 별도의 공정이 수행될 필요가 없다. That is, since the metal member may be mounted together in the process of mounting the electronic component, a separate process for grounding the shielding shield does not need to be performed.

또한 선 접촉이 아닌, 면 접촉을 통해 차폐 실드가 기판의 접지 전극과 연결된다. 따라서, 접합 신뢰도를 확보할 수 있다.Also, the shielding shield is connected to the ground electrode of the substrate through the surface contact, not the line contact. Therefore, the joint reliability can be secured.

또한 금속 부재를 기판 상의 다양한 위치에 배치할 수 있으며, 금속 부재의 개수나 그 크기를 용이하게 조절할 수 있으므로, 설계가 용이하다. In addition, the metal member can be disposed at various positions on the substrate, and the number or size of the metal members can be easily adjusted, so that the design is easy.

또한, 본 발명에 따른 반도체 패키지 제조 방법은 몰드부의 일부를 갈아내는 단계를 포함하므로, 반도체 패키지의 두께를 높이 즉, 두께를 조절할 수 있다. 이에, 과도한 크기로 몰드부가 형성됨에 따라 전자 부품 모듈의 전제 두께가 증가하는 것을 방지할 수 있다. In addition, the semiconductor package manufacturing method according to the present invention includes the step of grinding a part of the mold, it is possible to adjust the thickness, that is, the thickness of the semiconductor package. Thus, as the mold portion is formed in an excessive size, it is possible to prevent the entire thickness of the electronic component module from increasing.

또한, 본 발명에 따른 반도체 패키지 제조 방법은 기판의 상부에 형성되는 접지 전극을 통해 차폐 실드가 전기적으로 연결된다. 종래에는 기판의 측면에 전극을 노출시키고 이를 통해 차폐 실드를 전기적으로 연결하는 방법을 주로 이용하고 있다. 이러한 종래의 경우, 기판의 측면에도 차폐 실드가 형성되므로 기판 측면에 형성된 차폐 실드가 접지 전극이 아닌 다른 전극들과도 전기적으로 연결되어 도통되는 문제가 있었다. 그러나 본 발명에 따르면 차폐 실드가 기판의 측면까지 확장될 필요가 없으므로, 종래의 방법에 비해 신뢰성을 확보할 수 있다. In addition, in the method of manufacturing a semiconductor package according to the present invention, the shielding shield is electrically connected through a ground electrode formed on the substrate. Conventionally, a method of exposing an electrode to a side surface of a substrate and electrically connecting a shielding shield is mainly used. In this conventional case, since the shielding shield is formed on the side of the substrate, there is a problem that the shielding shield formed on the side of the substrate is electrically connected to other electrodes other than the ground electrode. However, according to the present invention, since the shielding shield does not need to be extended to the side surface of the substrate, reliability can be ensured compared to the conventional method.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도.
도 2는 도 1에 도시된 반도체 패키지의 내부를 도시한 부분 절단 사시도.
도 3a 내지 도 3e는 본 실시예에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 도면.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도.
도 5a 내지 도 5b는 도 4에 도시된 반도체 패키지의 제조 방법을 공정순으로 도시한 도면.
도 6은 본 발명의 또 다른 실시예에 다른 반도체 패키지를 나타내는 단면도. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
FIG. 2 is a partial cutaway perspective view of the inside of the semiconductor package shown in FIG. 1; FIG.
3A to 3E are sectional views illustrating a method of manufacturing a semiconductor package according to the present embodiment.
4 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.
5A through 5B are diagrams illustrating a method of manufacturing the semiconductor package shown in FIG. 4 in a process order.
6 is a sectional view of another semiconductor package according to still another embodiment of the present invention.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the detailed description of the present invention, the terms or words used in the present specification and claims should not be construed as limited to ordinary or preliminary meaning, and the inventor may designate his own invention in the best way It should be construed in accordance with the technical idea of the present invention based on the principle that it can be appropriately defined as a concept of a term to describe it. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and are not intended to represent all of the technical ideas of the present invention. Therefore, various equivalents It should be understood that water and variations may be present.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that, in the drawings, the same components are denoted by the same reference symbols as possible. Further, the detailed description of known functions and configurations that may obscure the gist of the present invention will be omitted. For the same reason, some of the elements in the accompanying drawings are exaggerated, omitted, or schematically shown, and the size of each element does not entirely reflect the actual size.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도이고 도 2는 도 1에 도시된 반도체 패키지의 내부를 도시한 부분 절단 사시도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention, and FIG. 2 is a partially cutaway perspective view illustrating the inside of the semiconductor package shown in FIG. 1.

도 1 및 도 2를 참조하면, 본 실시예에 따른 반도체 패키지(100)는 기판(11), 전자 부품(16), 몰드부(14), 차폐 실드(15), 및 금속 부재(30)를 포함하여 구성되며, 특히 금속 부재(30)를 통해 차폐 실드(15)가 기판(11)의 접지 전극(21)과 전기적으로 연결되도록 구성되는 것을 특징으로 한다.1 and 2, the semiconductor package 100 according to the present exemplary embodiment may include a substrate 11, an electronic component 16, a mold part 14, a shielding shield 15, and a metal member 30. In particular, the shielding shield 15 is electrically connected to the ground electrode 21 of the substrate 11 through the metal member 30.

기판(11)은 상면에 적어도 하나의 전자 부품(16)이 실장된다. 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 회로 기판(예를 들어 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. At least one electronic component 16 is mounted on an upper surface of the substrate 11. The substrate 11 may use various kinds of circuit boards (eg, ceramic substrates, printed circuit boards, flexible substrates, etc.) well known in the art.

기판(11)의 상면에는 전자 부품(16)을 실장하기 위한 실장용 전극(20)과, 도시하지는 않았지만 실장용 전극(20)들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. The mounting electrode 20 for mounting the electronic component 16 and a wiring pattern for electrically connecting the mounting electrodes 20 to each other may be formed on the upper surface of the substrate 11.

그리고 실장용 전극(20)은 전자 부품들(16)의 접지 단자(도시되지 않음), 또는 후술되는 금속 부재(30)와 전기적으로 연결되는 접지 전극(21)을 포함할 수 있다. The mounting electrode 20 may include a ground terminal (not shown) of the electronic components 16 or a ground electrode 21 electrically connected to the metal member 30 to be described later.

본 실시예에 따른 기판(11)은 복수의 층으로 형성된 다층 기판(11)일 수 있으며, 각 층 사이에는 회로 패턴(12)이 형성될 수 있다. The substrate 11 according to the present exemplary embodiment may be a multilayer substrate 11 formed of a plurality of layers, and a circuit pattern 12 may be formed between each layer.

또한, 본 실시예에 따른 기판(11)은 하부면에 다수의 외부 접속 단자(18)가 형성될 수 있으며, 내부에는 실장용 전극(20), 회로 패턴(12), 외부 접속 단자(18)들을 서로 전기적으로 연결하는 도전성 비아(17)가 형성될 수 있다. In addition, the substrate 11 according to the present exemplary embodiment may have a plurality of external connection terminals 18 formed on a lower surface thereof, and a mounting electrode 20, a circuit pattern 12, and an external connection terminal 18 therein. Conductive vias 17 may be formed that electrically connect the two to each other.

더하여 본 실시예에 따른 기판(11)은 기판(11) 내부에 전자 부품(16)을 실장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
In addition, in the substrate 11 according to the present exemplary embodiment, a cavity (not shown) may be formed in the substrate 11 to mount the electronic component 16.

전자 부품(16)은 수동 소자와 능동 소자 등과 같은 다양한 전자 소자들을 포함할 수 있다. 즉, 전자 부품(16)은 기판(11) 상에 실장되거나 기판(11) 내부에 내장될 수 있는 전자 소자들이라면 모두 이용될 수 있다. The electronic component 16 may include various electronic devices such as passive devices and active devices. That is, the electronic component 16 may be used as long as the electronic components may be mounted on the substrate 11 or embedded in the substrate 11.

또한 본 실시예에 따른 전자 부품(16)은 적어도 하나의 금속 부재(30)를 포함할 수 있다. In addition, the electronic component 16 according to the present exemplary embodiment may include at least one metal member 30.

금속 부재(30)는 도면에 도시된 바와 같이 금속의 기둥이나 막대 형태로 형성될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 도전성을 갖는 부재라면 다양하게 이용될 수 있다. The metal member 30 may be formed in the shape of a pillar or a rod of metal, as shown in the figure. However, the present invention is not limited thereto, and any member having conductivity may be used in various ways.

예를 들어, 외부면에 도전성 물질이 도포된 부재가 이용될 수도 있으며, 기둥 형상이 아닌, 도전성 와이어가 이용될 수도 있다. For example, a member coated with a conductive material on an outer surface may be used, and a conductive wire may be used instead of a pillar shape.

도전성 와이어가 이용되는 경우, 도전성 와이어는 일반적으로 반도체 칩을 기판과 전기적으로 연결하기 위해 이용되는 본딩 와이어(bonding wire)가 이용될 수 있다. 그러나 이에 한정되지 않으며, 직경이 큰 강철 와이어나, 다수의 와이어들을 묶은 와이어 다발을 이용하는 등 다양한 응용이 가능하다. In the case where a conductive wire is used, a conductive wire may generally be a bonding wire used to electrically connect a semiconductor chip with a substrate. However, the present invention is not limited thereto, and various applications are possible, such as using a large diameter steel wire or a wire bundle that bundles a plurality of wires.

또한 본 실시예에 따른 금속 부재(30)는 수동 소자나 능동 소자와 같은 전자 소자가 이용될 수도 있다. 이 경우, 전자 소자는 상부면에 도전성의 부재(예컨대, 금속판 등)가 구비되고, 이러한 도전성의 부재는 전자 소자를 통해 기판(11)의 접지 전극(21)과 전기적으로 연결될 수 있다. In addition, the metal member 30 according to the present embodiment may be an electronic device such as a passive device or an active device. In this case, the electronic device may be provided with a conductive member (eg, a metal plate, etc.) on an upper surface thereof, and the conductive member may be electrically connected to the ground electrode 21 of the substrate 11 through the electronic device.

한편, 금속 부재(30)는 다양한 크기와 형상으로 형성될 수 있다. 또한, 필요에 따라 다수 개를 구비하여 기판(11) 상의 다양한 위치에 배치할 수 있으므로 반도체 패키지의 설계가 용이하다는 이점이 있다.
Meanwhile, the metal member 30 may be formed in various sizes and shapes. In addition, since a plurality of pieces may be provided as necessary and disposed at various positions on the substrate 11, the semiconductor package may be easily designed.

몰드부(14)는 기판(11)과 차폐 실드(15)의 사이에 충진되어 전자 부품(16)을 밀봉한다. 몰드부(14)는 기판(11) 상에 실장된 전자 부품들(16) 사이에 충진됨으로써, 전자 부품(16) 간의 전기적인 단락을 방지한다. 또한 전자 부품(16)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(16)을 안전하게 보호한다. 이러한 몰드부(14)는 에폭시 등과 같은 절연성의 재료로 형성될 수 있다.
The mold part 14 is filled between the substrate 11 and the shielding shield 15 to seal the electronic component 16. The mold part 14 is filled between the electronic components 16 mounted on the substrate 11, thereby preventing electrical short between the electronic components 16. In addition, the electronic component 16 is secured in an externally enclosed form to protect the electronic component 16 from external shock. The mold portion 14 may be formed of an insulating material such as epoxy or the like.

차폐 실드(15)는 전자 부품(16)을 내부에 수용하며 기판(11)에 체결되어 외부로부터 유입되는 불필요한 전자파를 차폐한다. 또한, 전자 부품(16)에서 발생되는 전자파가 외부로 방사되는 것을 차단한다. The shielding shield 15 accommodates the electronic component 16 therein and is fastened to the substrate 11 to shield unnecessary electromagnetic waves introduced from the outside. In addition, the electromagnetic wave generated from the electronic component 16 is blocked from being radiated to the outside.

이러한 차폐 실드(15)는 몰드부(14)에 밀착하여 몰드부(14)의 외부면을 덮도록 형성된다. The shielding shield 15 is formed to be in close contact with the mold portion 14 to cover the outer surface of the mold portion 14.

차폐 실드(15)는 전자파 차폐를 위해 필수적으로 접지되어야 한다. 이를 위해 본 실시예에 따른 반도체 패키지(100)는 차폐 실드(15)가 금속 부재(30)와 전기적으로 연결된다. 보다 구체적으로, 본 실시예에 따른 차폐 실드(15)는 금속 부재(30)를 매개로 하여 내부면이 기판(11)의 접지 전극(21)과 전기적으로 연결된다. The shield shield 15 must be essentially grounded for electromagnetic shielding. To this end, in the semiconductor package 100 according to the present exemplary embodiment, the shielding shield 15 is electrically connected to the metal member 30. More specifically, the shielding shield 15 according to the present embodiment has an inner surface electrically connected to the ground electrode 21 of the substrate 11 through the metal member 30.

이러한 차폐 실드(15)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 즉 본 실시예에 따른 차폐 실드(15)는 몰드부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다. The shielding shield 15 may be formed of various materials having conductivity. That is, the shielding shield 15 according to the present exemplary embodiment may be formed by applying a resin material containing conductive powder or forming a metal thin film on the outer surface of the mold unit 14. When forming a metal thin film, various techniques such as sputtering, vapor deposition, electrolytic plating, and electroless plating may be used.

특히, 본 실시예에 따른 차폐 실드(15)는 몰드부(14)의 외부면에 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되는 것은 아니며, 스크린 프린팅 방식을 통해 금속 박막을 형성하여 이용하는 것도 가능하다.
In particular, the shielding shield 15 according to the present exemplary embodiment may be a metal thin film formed on the outer surface of the mold 14 by spray coating. The spray coating method can form a uniform coating film and has the advantage of low cost of equipment investment compared to other processes. However, the present invention is not limited thereto, and a metal thin film may be formed and used through screen printing.

다음으로 본 실시예에 따른 반도체 패키지의 제조 방법을 설명하기로 한다. Next, a method of manufacturing a semiconductor package according to the present embodiment will be described.

도 3a 내지 도 3e는 본 실시예에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 도면이다. 3A to 3E are diagrams illustrating a method of manufacturing a semiconductor package according to the present embodiment in the order of process.

이를 참조하면, 먼저 도 3a에 도시된 바와 같이 기판(11)을 준비하는 단계(S10)가 수행된다. Referring to this, first, as illustrated in FIG. 3A, a step (S10) of preparing the substrate 11 is performed.

본 실시예에 따른 기판(11)은 다층 복수의 층으로 형성된 다층 회로 기판(11)으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들(12)이 형성될 수 있다. 보다 구체적으로는 회로 패턴(12), 외부 접지 단자(13), 실장용 전극(20), 접지 전극(21) 및 비아(17) 등이 형성될 수 있다. The substrate 11 according to the present exemplary embodiment is a multilayer circuit board 11 formed of a plurality of layers, and circuit patterns 12 electrically connected between the layers may be formed. More specifically, the circuit pattern 12, the external ground terminal 13, the mounting electrode 20, the ground electrode 21, the via 17, and the like may be formed.

한편, 본 실시예에 따른 기판(11)은 스트립(strip)의 형태의 기판(이하 스트립 기판)이 이용될 수도 있다. 스트립 기판은 다수의 개별 반도체 패키지(10)를 동시에 제조하기 형성하기 위한 것으로, 스트립 기판 상에는 다수의 개별 반도체 패키지 영역이 구분되어 있으며, 이러한 다수의 개별 반도체 패키지 영역별로 반도체 패키지(10)가 동시에 제조될 수 있다.
On the other hand, the substrate 11 according to the present embodiment may be a substrate in the form of a strip (hereinafter referred to as a strip substrate). The strip substrate is for forming a plurality of individual semiconductor packages 10 at the same time. A plurality of individual semiconductor package regions are divided on the strip substrate, and the semiconductor package 10 is simultaneously manufactured for each of the plurality of individual semiconductor package regions. Can be.

이어서 도 3b에 도시된 바와 같이, 전자 부품(16)을 기판(11)의 일면에 실장하는 단계(S11)가 수행된다. 이때, 금속 부재(30)도 함께 기판(11) 상에 실장된다. 금속 부재(30)는 전술한 바와 같이 접지 전극(21) 상에 실장될 수 있다. Subsequently, as illustrated in FIG. 3B, a step S11 of mounting the electronic component 16 on one surface of the substrate 11 is performed. At this time, the metal member 30 is also mounted on the substrate 11. The metal member 30 may be mounted on the ground electrode 21 as described above.

한편 전술한 바와 같이 스트립 기판을 이용하는 경우, 전자 부품들(16)은 기판(11)의 모든 개별 반도체 패키지 영역에 반복적으로 실장될 수 있다.
Meanwhile, when the strip substrate is used as described above, the electronic components 16 may be repeatedly mounted in all individual semiconductor package regions of the substrate 11.

이어서, 도 3c에 도시된 바와 같이, 전자 부품(16)을 밀봉하며 기판(11)의 일면에 몰드부(14)를 형성하는 단계(S12)가 수행된다. Subsequently, as illustrated in FIG. 3C, an operation S12 of sealing the electronic component 16 and forming the mold part 14 on one surface of the substrate 11 is performed.

스트립 기판을 이용하는 경우, 몰드부(14)는 스트립 기판의 개별 반도체 패키지 영역을 모두 덮는 일체형으로 형성될 수 있다. 그러나 필요에 따라 몰드부(14)를 개별 반도체 패키지 영역별로 각각 분리하여 형성하는 것도 가능하다.
In the case of using a strip substrate, the mold portion 14 may be integrally formed to cover all the individual semiconductor package regions of the strip substrate. However, if necessary, the mold portions 14 may be formed separately for respective semiconductor package regions.

다음으로, 도 3d에 도시된 바와 같이, 금속 부재(30)를 노출시키는 단계(S13)가 수행된다.Next, as shown in FIG. 3D, step S13 of exposing the metal member 30 is performed.

본 단계(S13)는 몰드부(14)의 내부에 묻힌 금속 부재(30)의 일부 즉, 상단면은 몰드부(14)의 외부로 노출된다. 이를 위해 도면과 같이 그라인더(50)가 이용될 수 있다. 즉, 본 단계(S13)는 금속 부재(30)의 상단면이 노출될 때까지 그라인더(50)로 몰드부(14)의 상부면을 일정 두께 갈아내는 공정일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
In the step S13, a part of the metal member 30, that is, the upper surface, of the metal member 30 buried in the mold part 14 is exposed to the outside of the mold part 14. For this purpose, the grinder 50 may be used as shown in the drawing. That is, this step (S13) may be a process of grinding the upper surface of the mold portion 14 by the grinder 50 until the upper surface of the metal member 30 is exposed. However, the present invention is not limited thereto.

금속 부재(30)가 외부로 노출되면, 도 3e에 도시된 바와 같이 몰드부(14)의 외부면에 차폐 실드(15)를 형성하는 단계(S14)가 수행된다. When the metal member 30 is exposed to the outside, a step S14 of forming the shielding shield 15 on the outer surface of the mold part 14 is performed as shown in FIG. 3E.

전술한 바와 같이 차폐 실드(15)는 금속 박막으로 구현될 수 있다. 그리고 금속 박막은 스프레이 코팅법(conformal coating)을 적용하여 형성될 수 있다. As described above, the shielding shield 15 may be implemented as a metal thin film. The metal thin film may be formed by applying a spray coating method.

그러나 본 발명은 이에 한정되지 않으며, 스크린 프린팅(screen printing) 방식이나 페인팅 방식 등으로 차폐 실드(15)를 형성할 수도 있다. However, the present invention is not limited thereto, and the shielding shield 15 may be formed by a screen printing method or a painting method.

한편, 전술한 바와 같이 스트립 기판을 이용하여 반도체 패키지(10)를 제조하는 경우에는, 본 단계를 수행하기 전에 스트립 기판을 절단하는 단계가 더 포함될 수 있다. 이 경우, 기판을 완전하게 절단한 후, 분리된 각각의 개별 반도체 패키지들에 대해 본 단계를 수행할 수 있다.Meanwhile, when the semiconductor package 10 is manufactured using the strip substrate as described above, cutting the strip substrate before performing the present step may be further included. In this case, after cutting the substrate completely, this step may be performed for each individual semiconductor package that has been separated.

그러나 본 발명은 이에 한정되지 않으며, 기판의 일부만을 절단하고 본 단계를 수행한 후, 다시 기판을 완전하게 절단하는 것도 가능하다.
However, the present invention is not limited thereto, and it is also possible to cut only a part of the substrate and to completely cut the substrate again after performing this step.

이상과 같이 구성되는 본 실시예에 따른 반도체 패키지는 몰드부나 차폐 실드에 의해 기판에 실장되는 전자 부품을 외력으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다. The semiconductor package according to the present embodiment configured as described above can not only protect electronic components mounted on a substrate by a mold portion or a shielding shield from external force, but also can easily shield electromagnetic waves.

또한, 차폐 실드를 접지하기 위해, 전자 부품과 함께 실장되는 금속 부재를 이용함으로써, 차폐 실드를 용이하게 접지할 수 있다.Further, in order to ground the shielding shield, the shielding shield can be easily grounded by using a metal member mounted together with the electronic component.

즉, 전자 부품을 실장하는 과정에서 금속 부재를 함께 실장할 수 있으므로 차폐 실드를 접지시키기 위한 별도의 공정이 수행될 필요가 없다. That is, since the metal member may be mounted together in the process of mounting the electronic component, a separate process for grounding the shielding shield does not need to be performed.

또한 선 접촉이 아닌, 면 접촉을 통해 차폐 실드, 금속 부재, 및 기판의 접지 전극이 상호 연결된다. 따라서, 접합 신뢰도를 확보할 수 있다.Also, the shielding shield, the metal member, and the ground electrode of the substrate are interconnected through the surface contact, not the line contact. Therefore, the joint reliability can be secured.

또한 금속 부재를 기판 상의 다양한 위치에 배치할 수 있으며, 금속 부재의 개수나 그 크기를 용이하게 조절할 수 있으므로, 반도체 패키지의 설계가 용이하다는 이점이 있다. In addition, since the metal member may be disposed at various positions on the substrate, and the number or size of the metal members can be easily adjusted, there is an advantage in that the design of the semiconductor package is easy.

또한, 본 발명에 따른 반도체 패키지 제조 방법은 몰드부의 일부를 갈아내는 단계를 포함하므로, 반도체 패키지의 두께를 높이 즉, 두께를 조절할 수 있다. 이에, 과도한 크기로 몰드부가 형성됨에 따라 전자 부품 모듈의 전제 두께가 증가하는 것을 방지할 수 있다. In addition, the semiconductor package manufacturing method according to the present invention includes the step of grinding a part of the mold, it is possible to adjust the thickness, that is, the thickness of the semiconductor package. Thus, as the mold portion is formed in an excessive size, it is possible to prevent the entire thickness of the electronic component module from increasing.

또한, 본 발명에 따른 반도체 패키지 제조 방법은 기판의 상부에 형성되는 접지 전극을 통해 차폐 실드가 전기적으로 연결된다. 종래에는 기판의 측면에 전극을 노출시키고 이를 통해 차폐 실드를 전기적으로 연결하는 방법을 주로 이용하고 있다. 이러한 종래의 경우, 기판의 측면에도 차폐 실드가 형성되므로 기판 측면에 형성된 차폐 실드가 접지 전극이 아닌 다른 전극들과도 전기적으로 연결되어 도통되는 문제가 있었다. 그러나 본 발명에 따르면 차폐 실드가 기판의 측면까지 확장될 필요가 없으므로, 종래의 방법에 비해 신뢰성을 확보할 수 있다.
In addition, in the method of manufacturing a semiconductor package according to the present invention, the shielding shield is electrically connected through a ground electrode formed on the substrate. Conventionally, a method of exposing an electrode to a side surface of a substrate and electrically connecting a shielding shield is mainly used. In this conventional case, since the shielding shield is formed on the side of the substrate, there is a problem that the shielding shield formed on the side of the substrate is electrically connected to other electrodes other than the ground electrode. However, according to the present invention, since the shielding shield does not need to be extended to the side surface of the substrate, reliability can be ensured compared to the conventional method.

이러한 본 발명에 따른 반도체 패키지는 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. 이하에서 설명하는 실시예에 따른 반도체 패키지는 전술된 실시예의 반도체 패키지(도 1의 100)와 유사한 구조로 구성되며, 차폐 실드의 형태에 있어서 차이를 갖는다. 따라서 동일한 구성요소들에 대한 상세한 설명은 생략하며 차폐 실드를 중심으로 하여 보다 상세하게 설명하기로 한다. 또한, 전술한 실시예와 동일한 구성 요소들에 대해서는 동일한 부호를 이용하여 설명하기로 한다.The semiconductor package according to the present invention is not limited to the above-described embodiment, and various applications are possible. The semiconductor package according to the embodiment described below has a structure similar to that of the semiconductor package (100 in FIG. 1) of the above-described embodiment, and has a difference in shape of the shielding shield. Therefore, the detailed description of the same components will be omitted and will be described in more detail with reference to the shield shield. In addition, the same components as in the above-described embodiment will be described with the same reference numerals.

도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다. 이를 참조하면, 본 실시예에 따른 반도체 패키지(200)는 전술한 실시예의 반도체 패키지(도 1의 100)와 유사하게 구성되며, 차폐 실드(15)와 금속 부재(30)의 연결 구조에 있어서만 차이를 갖는다. 4 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention. Referring to this, the semiconductor package 200 according to the present embodiment is configured similarly to the semiconductor package (100 in FIG. 1) of the above-described embodiment, and only in the connection structure of the shielding shield 15 and the metal member 30. Have a difference.

본 실시예에 따른 반도체 패키지(200)는 몰드부(14)의 일면 전체를 갈아내지 않고, 구멍을 형성하여 금속 부재(30)를 노출시킨다. The semiconductor package 200 according to the present exemplary embodiment forms a hole to expose the metal member 30 without grinding the entire surface of the mold 14.

이에 따라, 몰드부(14)의 상부면 중, 금속 부재(30)가 배치된 부분에는 연결 구멍(35)이 형성되며, 연결 구멍(35)을 통해 금속 부재(30)의 상부면이 외부로 노출된다. Accordingly, a connection hole 35 is formed in a portion of the upper surface of the mold portion 14 in which the metal member 30 is disposed, and the upper surface of the metal member 30 is moved outward through the connection hole 35. Exposed.

이처럼 연결 구멍(35)을 포함하도록 반도체 패키지(200)를 형성하는 경우, 몰드부(14)의 일면 전체를 갈아내는 공정을 생략할 수 있으므로, 공정이 단순해지는 이점이 있다. 또한, 몰드부(14)를 갈아내는 과정에서 이물질(예컨대, 분진 등)이 발생하는 것을 방지할 수 있으므로, 제조 공정에서 상기한 이물질로 인해 제품에 불량이 발생하는 것도 방지할 수 있다.
As such, when the semiconductor package 200 is formed to include the connection hole 35, the process of grinding the entire surface of the mold unit 14 may be omitted, thereby simplifying the process. In addition, since foreign matters (for example, dust, etc.) may be prevented from occurring during the grinding of the mold part 14, defects in the product may be prevented due to the foreign matters in the manufacturing process.

도 5a 내지 도 5b는 도 4에 도시된 반도체 패키지의 제조 방법을 공정순으로 도시한 도면이다. 5A through 5B are diagrams illustrating a method of manufacturing the semiconductor package illustrated in FIG. 4 in a process order.

본 실시예에 따른 반도체 패키지(200)는 전술한 실시예의 반도체 패키지 제조 방법과 유사하게 수행되며, 금속 부재(30)를 노출시키는 단계에 있어서만 차이를 갖는다. The semiconductor package 200 according to the present embodiment is performed similarly to the method of manufacturing the semiconductor package of the above-described embodiment, and has a difference only in the step of exposing the metal member 30.

보다 구체적으로, 본 실시예에 따른 반도체 패키지 제조 방법의 경우, 몰드부(14)를 형성하는 단계(도 3c의 S12)까지는 전술한 실시예에서 설명한 도 3a 내지 도 3c에 따른 단계(S10 ~ S12)와 동일하게 수행된다. 따라서 이에 대한 설명은 생략하기로 한다.
More specifically, in the case of the method for manufacturing a semiconductor package according to the present embodiment, steps (S10 to S12 according to FIGS. 3A to 3C described in the above-described embodiment) are performed until the forming of the mold part 14 (S12 of FIG. 3C). Is performed the same as Therefore, description thereof will be omitted.

몰드부(14)가 형성되면, 이어서 도 5a에 도시된 바와 같이, 연결 구멍(35)을 형성하는 단계(S13')가 수행된다. 연결 구멍(35)은 레이저(52) 가공을 통해 형성할 수 있다. 그러나 이에 한정되는 것은 아니며, 화학적인 식각 방법이나, 기계적인 드릴링 등 필요에 따라 다양한 방법이 이용될 수 있다.
Once the mold portion 14 is formed, as shown in FIG. 5A, a step S13 ′ of forming the connection hole 35 is performed. The connection hole 35 can be formed through the laser 52 processing. However, the present invention is not limited thereto, and various methods may be used as necessary, such as chemical etching or mechanical drilling.

연결 구멍(35)이 형성되면, 이어서 도 5b에 도시된 바와 같이, 차폐 실드(15)를 형성하는 단계(S14')가 수행된다. 이 단계 역시 전술한 실시예에서 도 3e를 통해 설명한 단계(S14)와 동일하게 수행될 수 있다. Once the connection hole 35 is formed, a step S14 ′ of forming the shielding shield 15 is then performed, as shown in FIG. 5B. This step may also be performed in the same embodiment as in step S14 described with reference to FIG. 3E.

이에 따라, 연결 구멍(35)의 내부를 포함한, 몰드부(14)의 외부면에는 차폐 실드(15)가 형성되고, 연결 구멍(35)의 바닥면을 형성하는 차폐 실드(15)는 금속 부재(30)의 상부면과 접합되며 전기적으로 연결된다.
Accordingly, the shielding shield 15 is formed on the outer surface of the mold portion 14 including the inside of the connecting hole 35, and the shielding shield 15 forming the bottom surface of the connecting hole 35 is a metal member. It is joined with the top surface of 30 and electrically connected.

도 6은 본 발명의 또 다른 실시예에 다른 반도체 패키지를 나타내는 단면도이다. 6 is a cross-sectional view showing a semiconductor package according to still another embodiment of the present invention.

도 6을 참조하면, 본 실시예에 따른 반도체 패키지(300)의 차폐 실드(15)는 금속의 케이스 형태로 형성된다. Referring to FIG. 6, the shielding shield 15 of the semiconductor package 300 according to the present exemplary embodiment is formed in a metal case.

차폐 실드(15)가 금속의 케이스 형태로 형성되는 경우, 케이스만으로도 외력으로부터 전자 부품(16)들을 보호할 수 있다. 따라서, 전술한 실시예에 따른 몰드부(도 1의 14)는 생략될 수 있다.When the shielding shield 15 is formed in the shape of a metal case, the case alone may protect the electronic components 16 from external forces. Therefore, the mold part 14 of FIG. 1 may be omitted.

또한. 이처럼 차폐 실드(15)가 케이스 형태로 형성되는 경우, 차폐 실드(15)와 금속 부재(30)의 접촉면 사이에는 전기적, 물리적인 접합을 위해 도전층(32)이 개재될 수 있다.Also. As such, when the shielding shield 15 is formed in a case shape, the conductive layer 32 may be interposed between the shielding shield 15 and the contact surface of the metal member 30 for electrical and physical bonding.

도전층(32)은 도전성을 갖는 다양한 재료에 의해 형성될 수 있다. 예를 들어, 도전성 접착제나 도전성 솔더 등을 통해 형성될 수 있다. 도전성 접착제의 경우 도전성 분말을 포함하는 수지재를 이용할 수 있으며, 솔더의 경우, 무연 솔더를 이용할 수 있다. 그러나, 이에 한정되는 것은 아니다. The conductive layer 32 may be formed of various materials having conductivity. For example, it may be formed through a conductive adhesive or a conductive solder. In the case of a conductive adhesive, a resin material containing a conductive powder may be used, and in the case of a solder, a lead-free solder may be used. However, the present invention is not limited thereto.

이러한 도전층(32)은 전자 부품들(16)을 기판(11)에 실장한 후 형성될 수 있다. 또한 도전층(32)은 도전성 접착제 등을 금속 부재(30)의 상부면 즉 접합면에 도포하는 방법을 통해 형성될 수 있다.
The conductive layer 32 may be formed after mounting the electronic components 16 on the substrate 11. In addition, the conductive layer 32 may be formed by applying a conductive adhesive or the like to the upper surface of the metal member 30, that is, the bonding surface.

이상에서 설명한 본 실시예들에 따른 반도체 패키지는 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다. 예를 들어, 전술한 실시예들에서는 금속 부재가 기둥 형상으로 형성되어 상부면을 통해 차폐 실드와 전기적으로 연결되는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않는다. 즉, 금속 부재를 'ㄱ' 형상으로 형성하고, 몰드부의 측면을 통해 금속 부재의 일단을 노출시키며 금속 부재와 차폐 실드를 전기적으로 연결하는 등 필요에 따라 다양한 응용이 가능하다. The semiconductor package according to the present embodiments described above is not limited to the above embodiments, and various applications are possible. For example, in the above-described embodiments, the metal member is formed in a pillar shape and is electrically connected to the shielding shield through the upper surface, but the present invention is not limited thereto. That is, the metal member may be formed in a 'b' shape, the one end of the metal member may be exposed through the mold side, and the metal member may be electrically connected to the shielding shield.

또한, 전술된 실시예들에서는 반도체 패키지에 차폐 실드가 구비되는 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 전자파를 차폐하기 위해 차폐 실드를 구비하는 장치라면 다양하게 적용될 수 있다.In addition, in the above-described embodiments, the case where the shielding shield is provided in the semiconductor package has been described as an example. However, the present invention is not limited thereto and may be variously applied as long as the device is provided with the shielding shield to shield electromagnetic waves.

100, 200: 반도체 패키지
11: 기판
12: 회로 패턴
14: 몰드부 15: 차폐 실드
16: 전자 부품
17: 비아 18: 외부 접속 단자
20: 실장용 전극 21: 접지 전극
30: 금속 부재 32: 도전층100, 200: semiconductor package
11: substrate
12: circuit pattern
14: mold portion 15: shield shield
16: electronic components
17: Via 18: external connection terminal
20: mounting electrode 21: ground electrode
30: metal member 32: conductive layer

Claims (14)

일면에 적어도 하나의 접지 전극이 형성된 기판;
상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 및
상기 전자 부품을 내부에 수용하며 상기 기판에 체결되는 도전성의 차폐 실드;
를 포함하며,
상기 전자 부품은,
상기 접지 전극과 상기 차폐 실드를 전기적으로 연결하는 적어도 하나의 금속 부재를 포함하는 반도체 패키지.
A substrate having at least one ground electrode formed on one surface thereof;
At least one electronic component mounted on one surface of the substrate; And
A conductive shield shield accommodating the electronic component therein and fastened to the substrate;
Including;
The electronic component includes:
And at least one metal member electrically connecting the ground electrode and the shielding shield.
제1항에 있어서, 상기 금속 부재는,
도전성을 갖는 금속 기둥 또는 도전성 와이어인 반도체 패키지.
The method of claim 1, wherein the metal member,
A semiconductor package which is a metal pillar or conductive wire having conductivity.
제1항에 있어서,
상기 차폐 실드는 금속 케이스이고,
상기 차폐 실드와 상기 금속 부재 사이에는 도전층이 개재되는 반도체 패키지.
The method of claim 1,
The shielding shield is a metal case,
And a conductive layer interposed between the shielding shield and the metal member.
제1항에 있어서,
상기 기판과 상기 차폐 실드 사이에 충진되어 상기 전자 부품을 밀봉하는 절연성의 몰드부를 더 포함하는 반도체 패키지.
The method of claim 1,
And an insulating mold part filled between the substrate and the shielding shield to seal the electronic component.
제4항에 있어서,
상기 몰드부의 상부면 중 상기 금속 부재와 대응하는 위치에는 연결 구멍이 형성되며, 상기 차폐 실드는 상기 연결 구멍을 통해 상기 금속 부재와 전기적으로 연결되는 반도체 패키지.
5. The method of claim 4,
A connecting hole is formed at a position corresponding to the metal member among the upper surfaces of the mold part, and the shielding shield is electrically connected to the metal member through the connecting hole.
일면에 적어도 하나의 접지 전극이 형성된 기판을 준비하는 단계;
상기 기판의 일면에 금속 부재를 포함하는 전자 부품을 실장하는 단계; 및
상기 금속 부재에 의해 상기 기판의 접지 전극과 전기적으로 연결되도록 도전성의 차폐 실드를 형성하는 단계;
를 포함하는 반도체 패키지 제조 방법.
Preparing a substrate having at least one ground electrode formed on one surface thereof;
Mounting an electronic component including a metal member on one surface of the substrate; And
Forming a conductive shielding shield to be electrically connected to the ground electrode of the substrate by the metal member;
≪ / RTI >
제6항에 있어서, 상기 전자 부품을 실장하는 단계 이후,
상기 전자 부품을 밀봉하는 절연성의 몰드부를 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
The method of claim 6, after the mounting of the electronic component,
And forming an insulating mold part for sealing the electronic component.
제7항에 있어서, 상기 몰드부를 형성하는 단계 이후,
상기 몰드부의 상부면으로 상기 금속 부재의 일부를 노출시키는 단계를 더 포함하는 반도체 패키지 제조 방법.
The method of claim 7, wherein after forming the mold portion,
And exposing a portion of the metal member to an upper surface of the mold portion.
제8항에 있어서, 상기 금속 부재의 일부를 노출시키는 단계는,
상기 금속 부재의 상단면이 노출되도록 상기 몰드부를 일부를 갈아내는 단계인 반도체 패키지 제조 방법.
The method of claim 8, wherein exposing a portion of the metal member comprises:
And grinding a part of the mold to expose the top surface of the metal member.
제8항에 있어서, 상기 금속 부재의 일부를 노출시키는 단계는,
상기 몰드부의 상부면 중 상기 금속 부재와 대응하는 위치에 연결 구멍을 형성하는 단계인 반도체 패키지 제조 방법.
The method of claim 8, wherein exposing a portion of the metal member comprises:
And forming a connection hole at a position corresponding to the metal member among the upper surfaces of the mold part.
제10항에 있어서, 상기 연결 구멍을 형성하는 단계는,
레이저 가공을 통해 상기 연결 구멍을 형성하는 단계인 반도체 패키지 제조 방법.
The method of claim 10, wherein the forming of the connection hole,
Forming a connection hole through laser processing;
제6항에 있어서, 상기 차폐 실드를 형성하는 단계는,
스프레이 코팅법을 이용하여 상기 차폐 실드를 형성하는 단계인 반도체 패키지 제조 방법.
The method of claim 6, wherein the forming of the shield shield,
Forming a shielding shield using a spray coating method.
제6항에 있어서, 상기 차폐 실드를 형성하는 단계는,
금속 케이스 형태의 차폐 실드를 상기 기판 상에 체결하는 단계인 반도체 패키지 제조 방법.
The method of claim 6, wherein the forming of the shield shield,
Fastening a shielding shield in the form of a metal case on the substrate.
제13항에 있어서, 상기 차폐 실드를 형성하는 단계는,
차폐 실드와 상기 금속 부재의 접촉면에 도전성 접착제를 개재하며 상기 차폐 실드와 상기 금속 부재를 접합하는 단계인 반도체 패키지 제조 방법.The method of claim 13, wherein forming the shield shield,
And bonding the shielding shield and the metal member through a conductive adhesive on a contact surface of the shielding shield and the metal member.
KR1020110113956A 2011-11-03 2011-11-03 Semiconductor package and manufacturing mehthod therof KR20130048991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110113956A KR20130048991A (en) 2011-11-03 2011-11-03 Semiconductor package and manufacturing mehthod therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110113956A KR20130048991A (en) 2011-11-03 2011-11-03 Semiconductor package and manufacturing mehthod therof

Publications (1)

Publication Number Publication Date
KR20130048991A true KR20130048991A (en) 2013-05-13

Family

ID=48659874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110113956A KR20130048991A (en) 2011-11-03 2011-11-03 Semiconductor package and manufacturing mehthod therof

Country Status (1)

Country Link
KR (1) KR20130048991A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003050A (en) * 2017-06-29 2020-01-08 가부시키가이샤 무라타 세이사쿠쇼 High frequency module
US12009314B2 (en) 2020-01-17 2024-06-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003050A (en) * 2017-06-29 2020-01-08 가부시키가이샤 무라타 세이사쿠쇼 High frequency module
US11178778B2 (en) 2017-06-29 2021-11-16 Murata Manufacturing Co., Ltd. High frequency module
US12009314B2 (en) 2020-01-17 2024-06-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires

Similar Documents

Publication Publication Date Title
KR102470354B1 (en) Electronic component module
KR101288284B1 (en) Semiconductor package manufacturing method
KR101171512B1 (en) Method for manufacturing semiconductor package
KR101274460B1 (en) Semiconductor package and manufacturing method threrof
US9706661B2 (en) Electronic device module and manufacturing method thereof
KR101250737B1 (en) Semiconductor package and method for manufacturing the same
KR101153570B1 (en) Semiconductor package module
KR20120045893A (en) Semiconductor package module
KR20170097345A (en) Electronic component module and manufacturing mehthod therof
KR20200123572A (en) Electronic component module and method for fabricating the same
KR102520212B1 (en) Electronic component module and manufacturing mehthod therof
KR101762627B1 (en) Semiconductor package and method of manufacturing the same
KR20120043503A (en) Communication package module and method for manufacturing the same
KR20180101832A (en) Electric component module and manufacturing method thereof
KR20130042171A (en) Semiconductor package and method for manufacturing thereof
KR101141443B1 (en) Method for manufacturing semiconductor package
CN110911390A (en) Electronic device module and manufacturing method thereof
KR20120039338A (en) Semiconductor package
KR102518174B1 (en) Electronic component module
KR20130048991A (en) Semiconductor package and manufacturing mehthod therof
KR101288211B1 (en) Method for manufacturing electric device module
KR101741648B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
KR101153536B1 (en) High frequency package
KR102505198B1 (en) Electronic component module and manufacturing mehthod therof
KR101350610B1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application