KR20130044405A - 외부 정전기로부터 칩을 보호하기 위한 절연테이프를 구비한 칩 패키지 - Google Patents

Abstract

외부 정전기로부터 칩을 보호할 수 있는 구조의 칩 패키지가 개시된다. 칩 패키지에 장착된 칩에는 절연테이프가 부착되어 있다. 절연테이프는 칩의 외면을 감싸도록 부착되어 외부 ESD 로부터 칩을 보호하는 기능을 하며, 이에 따라 비용이 적게 소모되는 정전기 보호 가능 칩 패키지의 구조가 제공된다.

Description

외부 정전기로부터 칩을 보호하기 위한 절연테이프를 구비한 칩 패키지 {Semiconductor chip package with insulating tape for protecting the chip from ESD}

본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 상세하게는, 외부의 정전기로부터 칩을 보호할 수 있는 구조의 반도체 칩 패키지에 관한 것이다.

도 1 은 일반적인 칩 패키지의 구조를 도시한 것이다. 칩 패키지는 범프(13)를 구비한 칩(10), 칩(10)의 하면에서 범프(13)와 연결된 리드를 형성하는 금속층(30), 금속층(30)의 리드들을 범프(13)와 연결시키는 솔더레지스트(20), 금속층(30)의 하면에 배치되어 칩(10)이 장착되는 기판의 기능을 하는 지지층(50), 및 칩(10)과 지지층(50) 사이에 배치된 수지 재질의 절연층(40)을 구비하고 있다.

이러한 칩 패키지가 PCB 등과 같은 전장품에 장착되어 사용되는 동안 칩(10)은 지속적으로 외부의 정전기(ESD : Electrostatic Discharge)에 노출된다. 정전기는 칩(10)의 동작에 치명적인 오류를 야기하거나 칩(10) 자체의 손상을 가져오므로, 정전기로부터 칩을 보호하기 위한 방안이 다양하게 강구되어 왔다.

종래의 일반적인 정전기 보호 구조는, 예컨대 제너다이오드나 바리스터 같은 소자를 이용하여 칩(10)에 가해지는 정전기를 소진시키는 방식이 채용되어 왔다. 그러나, 이러한 종래의 구조는 칩(10)의 제작시 별도의 소자 형성 과정과 소자와 전기적으로 연결하기 위한 공정을 필요로 하므로 고비용이 소모된다.

그 밖에 칩(10)의 외면을 수지로 밀봉하는 방식이 존재하나, 수지 밀봉은 칩(10)을 외부의 충격이나 외부 환경 요인의 변화로부터 보호하기 위한 것으로서 정전기로부터의 보호를 목적으로 하지는 않는다. 따라서 이런 방식은 일정 수준 이상의 정전기로부터의 보호 효과는 간접적으로 얻을 수 있을지언정, 정전기로부터의 보호할 수 있는 근본적인 방법이 되지는 못한다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 칩 패키지에 장착된 칩을 외부의 정전기로부터 보호할 수 있으면서도 그 비용이 적게 소요되어 경제적인 방안을 제시하는 것이다.

상기 목적을 달성하기 위한 본 발명에 따른 칩 패키지는, 상기 칩의 외면을 감싸도록 부착되어 외부 ESD 로부터 상기 칩을 보호하기 위한 절연테이프를 포함하는 것을 특징으로 한다.

상기 절연테이프는 상기 칩의 전체 영역과 상기 솔더레지스트 영역의 적어도 일 부분을 감싸도록 구성되는 것이 바람직하다.

본 발명에 따르면, 칩의 외면을 감싸는 절연테이프에 의하여 칩 패키지에 장착된 칩이 외부의 정전기로부터 보호되는 경제적인 방안이 제시된다.

도 1 은 종래의 일반적인 칩 패키지의 구조를 도시한 도면.
도 2 는 본 발명에 따른 칩 패키지의 구조를 도시한 도면.

이하에서는 첨부 도면을 참조하여 본 발명을 보다 구체적으로 설명한다.

도 2 는 본 발명에 따른 칩 패키지의 구조를 도시한 도면이다. 도 2 에서, 종래 기술과 실질적으로 동일한 구성요소에 대해서는 도시 및 설명의 편의상 동일한 참조부호를 부여하여 인용한다.

본 발명에 따른 칩 패키지는, 도 2 의 칩 패키지와 마찬가지로, 범프(13)를 구비한 칩(10), 칩(10)의 하면에서 범프(13)와 연결된 리드를 형성하는 금속층(30), 금속층(30)의 리드들을 범프(13)와 연결시키는 솔더레지스트(20), 금속층(30)의 하면에 배치되어 칩(10)이 장착되는 기판의 기능을 하는 지지층(50), 및 칩(10)과 지지층(50) 사이에 배치된 수지 재질의 절연층(40)을 구비하고 있다.

칩(10)의 외면에는 본 발명에 따른 절연테이프(80)로 이루어진 보호층이 구비되어 있다. 절연테이프(80)는 칩(10)을 감싸도록 얇은 박층의 형태로 칩(10)에 부착되어, 외부 ESD 로부터 칩(10)을 보호하는 기능을 한다.

절연테이프(80)가 칩(10)의 보호 기능을 충실하게 하기 위하여, 바람직하게는 칩(10)의 전체 영역을 덮도록 구성된다.

나아가, 절연테이프(80)는 도 2 에 도시된 바와 같이 칩(10)의 전체 영역과 함께 솔더레지스트(20) 영역의 적어도 일 부분을 감싸도록(더욱 바람직하게는 솔더레지스트의 전체 영역을 감싸도록) 구성된다. 이에 따르면 외부의 정전기가 솔더레지스트 영역(20)에 가해지는 경우에도 절연테이프(80)에 의해 칩(10)이 정전기로부터 보호된다.

10 : 칩 20 : 솔더레지스트
30 : 금속층 40 : 절연층
50 : 지지층 80 : 절연테이프

Claims (2)

1. 칩, 상기 칩의 하면에서 상기 칩의 범프와 연결된 리드를 형성하는 금속층, 상기 금속층의 하면에 배치된 절연 재질의 지지층, 및 상기 금속층 위에 형성된 솔더레지스트 영역을 구비한 칩 패키지에 있어서,
   상기 칩의 외면을 감싸도록 부착되어, 외부 ESD 로부터 상기 칩을 보호하기 위한 절연테이프를 포함하는 것을 특징으로 하는 칩 패키지.
   
2. 제 1 항에 있어서,
   상기 절연테이프는 상기 칩의 전체 영역과 상기 솔더레지스트 영역의 적어도 일 부분을 감싸도록 구성되는 것을 특징으로 하는 칩 패키지.

Images