KR20130018792A - 집적 자기 필름 강화 회로 엘리먼트들을 갖는 자기저항 랜덤 액세스 메모리(ｍｒａｍ) - Google Patents
집적 자기 필름 강화 회로 엘리먼트들을 갖는 자기저항 랜덤 액세스 메모리(ｍｒａｍ) Download PDFInfo
- Publication number
- KR20130018792A KR20130018792A KR1020127027791A KR20127027791A KR20130018792A KR 20130018792 A KR20130018792 A KR 20130018792A KR 1020127027791 A KR1020127027791 A KR 1020127027791A KR 20127027791 A KR20127027791 A KR 20127027791A KR 20130018792 A KR20130018792 A KR 20130018792A
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic
- layer
- integrated
- substrate
- magnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 354
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000000696 magnetic material Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 65
- 238000000151 deposition Methods 0.000 claims description 31
- 238000000059 patterning Methods 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 139
- 239000010408 film Substances 0.000 description 111
- 238000013461 design Methods 0.000 description 37
- 238000012545 processing Methods 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 230000035699 permeability Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- 230000006872 improvement Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 229910003321 CoFe Inorganic materials 0.000 description 3
- 229910019236 CoFeB Inorganic materials 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
자기저항 랜덤 액세스 메모리(MRAM; Magnetoresistive Random Access Memory) 집적 회로는, 기판, 자기 터널 접합 영역, 자기 회로 엘리먼트, 및 집적 자기 재료를 포함한다. 자기 터널 접합 영역은, 기판상에 배치되고, 터널 배리어 절연층에 의해 분리된 제 1 자기층 및 제 2 자기층을 포함한다. 자기 회로 엘리먼트 영역은 기판상에 배치되고, 복수의 상호접속된 금속부들을 포함한다. 집적 자기 재료는 기판상에서 복수의 상호접속된 금속부들에 인접하게 배치된다.
Description
개시된 실시예들은 집적 회로들에 관한 것이다. 더욱 구체적으로, 실시예들은 집적 자기 필름 강화 회로 엘리먼트들(integrated magnetic film enhanced circuit elements)을 갖는 자기저항 랜덤 액세스 메모리(MRAM; Magnetoresistive Random Access Memory), 및 그 형성 방법들에 관한 것이다.
유도성 엘리먼트들(또한, 전자기 엘리먼트들로도 지칭됨)은 다양한 전자기적 특성들의 이점을 취하는 회로 컴포넌트들의 그룹이고, 넓은 범위의 집적 회로 응용에 일반적으로 사용되고 있다. 예를 들어, 공유 자기장(shared magnetic field)을 통해서 하나의 회로에서 다른 회로로 전기 에너지를 전달하는데 변압기들이 이용된다. 변압기는: 첫째, 전기 전류가 자기장(전자기)을 생성할 수 있다는 것, 둘째, 배선(wire)의 코일 내에서의 자기장의 변화는 코일의 말단들에 걸쳐서(across) 전압을 유도(전자기 유도)한다는 것의 2개의 원리들에 기초한다. 1차 코일내의 전류를 변화시킴으로써, 자기장의 세기는 변화된다. 2차 코일이 동일한 자기장을 둘러싸고 있기 때문에, 2차 코일에 걸쳐서 전압이 유도된다. 2차 회로에 부하를 부가함으로써, 2차 회로에 전류 흐름(flow)을 형성하여 이에 따라 하나의 회로에서 다른 회로로 에너지를 전달할 수 있다.
도 1 및 도 2는 간략화된 변압기 설계 및 회로의 개략도들을 예시한다. 동작시에, 1차 코일을 통과하는(pass through) 전류는 자기장을 생성한다. 1차 코일 및 2차 코일은, 매우 높은 자기 투자율(magnetic permeability)의 코어, 예를 들어, 철을 둘러싸며, 이는 1차 전류에 의해 생성된 대부분의 자력선들이 철 내에 존재하고 1차 코일뿐만 아니라 2차 코일을 통과하는 것을 보증한다.
변압기 효율을 증가시키는 것과 크기를 감소시키는 것은 회로 설계 및 집적화를 위해 중요하다. 효율을 증가시키고 크기를 감소시키기 위한 하나의 기술은, 자기 재료(magnetic material), 예를 들어, 자기 필름(예를 들어, CoFe, CoFeB, NiFe 등과 같은 강자성 필름)을 금속 권선들(metal turns) 중 하나의 말단에 집적시키기 위한 것이다. 자기 필름은 자속 밀도 B 를 강화할 수 있고, 이는 변압기의 투자율 및 기전력(EMF; electromotive force)을 크게 증대시킨다. 달리 말하자면, 변압기의 주어진 EMF에 대해서, 자기 필름의 집적화는 변압기의 크기를 감소시키고 및/또는 변압기 효율을 개선시킬 수 있다.
이러한 변압기들 및 다른 유도성 엘리먼트들은, 표준 CMOS 백-엔드 프로세스 단계들, 예를 들어, CMOS 파운드리에서의 금속 증착, 유전체 증착, 및 금속 패터닝을 활용함으로써, 로직/RF CMOS 프로세스로 집적될 수 있다. 그러나, 종래에, 자기 필름들은 구현하기에 더욱 어려운 진보된 프로세싱 기술들을 요구한다.
예시적인 실시예들은 집적 자기 필름 강화 회로 엘리먼트들을 갖는 자기저항 랜덤 액세스 메모리(MRAM)에 관한 것이다.
일 실시예에서, MRAM 집적 회로는 기판, 자기 터널 접합 영역, 자기 회로 엘리먼트, 및 집적 자기 재료를 포함한다. 자기 터널 접합 영역은, 기판상에 배치되고, 터널 배리어 절연층에 의해 분리된 제 1 자기층 및 제 2 자기층을 포함한다. 자기 회로 엘리먼트 영역은, 기판상에 배치되고, 복수의 상호접속된 금속부들을 포함한다. 집적 자기 재료는 기판상에서 복수의 상호접속된 금속부들에 인접하게 배치된다.
다른 실시예에서, MRAM 집적 회로를 형성하는 방법은: 제 1 자기층, 터널 배리어 절연층, 및 제 2 자기층을 증착 및 패터닝하여 기판상에 자기 터널 접합 영역을 형성하는 단계; 복수의 상호접속된 금속부들을 증착 및 패터닝하여 기판상에 자기 회로 엘리먼트 영역을 형성하는 단계; 및 상기 기판상에서 복수의 상호접속된 금속부들에 인접하게, 제 1 집적 자기 재료를 증착 및 패터닝하는 단계를 포함한다.
다른 실시예에서, MRAM 집적 회로는, 기판, 자기 터널 접합 영역, 자기 회로 엘리먼트, 및 자기장을 집중시키기 위한 제 1 자기 수단을 포함한다. 자기 터널 접합 영역은 기판상에 배치되고, 터널 배리어 절연층에 의해 분리된 제 1 자기층 및 제 2 자기층을 포함한다. 자기 회로 엘리먼트 영역은 기판상에 배치되고, 복수의 상호접속된 금속부들을 포함한다. 제 1 자기 수단은 기판상에서 복수의 상호접속된 금속부들에 인접하게, 배치된다.
다른 실시예에서, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법은: 기판을 제공하기 위한 단계; 제 1 자기층, 터널 배리어 절연층, 및 제 2 자기층을 증착 및 패터닝하여 기판상에 자기 터널 접합 영역을 형성하기 위한 단계; 복수의 상호접속된 금속부들을 증착 및 패터닝하여 기판상에 자기 회로 엘리먼트 영역을 형성하기 위한 단계; 및 기판상에서 복수의 상호접속된 금속부들에 인접하게 제 1 집적 자기 재료를 증착 및 패터닝하기 위한 단계를 포함한다.
첨부된 도면들은, 실시예들의 설명에 도움을 주기 위해 제공되고, 제한이 아닌 오로지 실시예들의 묘사를 위해 제공된다.
도 1은 종래의 변압기의 개략적인 평면도이다.
도 2는 종래의 변압기 회로의 개략도이다.
도 3은 주어진 자기저항 랜덤 액세스 메모리(MRAM) 어레이의 자기 터널 접합(MTJ; Magnetic Tunnel Junction) 저장 엘리먼트를 예시한다.
도 4는, 공유 자기층을 갖는 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 5는, 공유 자기층 뿐만 아니라 제 2 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 6은, 공유 하부 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 변압기 영역을 포함하는 집적 회로를 예시한다.
도 7은, 공유 하부 자기층 뿐만 아니라 제 2의 상부 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 변압기 영역을 포함하는 집적 회로를 예시한다.
도 8은, 단독의 하부 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 9는, 단독의 상부 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 10은, 상부 및 하부 집적 자기층 모두를 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 11은 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이다.
도 12는 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이며, 여기서 각각의 집적 자기 필름은 스트라이프형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다.
도 13은 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이며, 여기서 각각의 집적 자기 필름은 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다.
도 14는 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이며, 여기서 각각의 집적 자기 필름은 부분적으로 스태거링된 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다.
도 15는 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이며, 여기서 각각의 집적 자기 필름은 완전히 스태거링된 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다.
도 16은 집적 자기 필름 강화 회로 엘리먼트들을 갖는 MRAM 디바이스를 형성하는 예시적인 방법을 예시한다.
도 1은 종래의 변압기의 개략적인 평면도이다.
도 2는 종래의 변압기 회로의 개략도이다.
도 3은 주어진 자기저항 랜덤 액세스 메모리(MRAM) 어레이의 자기 터널 접합(MTJ; Magnetic Tunnel Junction) 저장 엘리먼트를 예시한다.
도 4는, 공유 자기층을 갖는 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 5는, 공유 자기층 뿐만 아니라 제 2 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 6은, 공유 하부 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 변압기 영역을 포함하는 집적 회로를 예시한다.
도 7은, 공유 하부 자기층 뿐만 아니라 제 2의 상부 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 변압기 영역을 포함하는 집적 회로를 예시한다.
도 8은, 단독의 하부 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 9는, 단독의 상부 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 10은, 상부 및 하부 집적 자기층 모두를 갖는, 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로를 예시한다.
도 11은 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이다.
도 12는 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이며, 여기서 각각의 집적 자기 필름은 스트라이프형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다.
도 13은 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이며, 여기서 각각의 집적 자기 필름은 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다.
도 14는 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이며, 여기서 각각의 집적 자기 필름은 부분적으로 스태거링된 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다.
도 15는 예시적인 MRAM 어레이 영역, 인덕터 영역, 및 변압기 영역을 포함하는 집적 회로의 평면도이며, 여기서 각각의 집적 자기 필름은 완전히 스태거링된 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다.
도 16은 집적 자기 필름 강화 회로 엘리먼트들을 갖는 MRAM 디바이스를 형성하는 예시적인 방법을 예시한다.
실시예들의 양상들은 이러한 실시예들에 관련된 이하의 설명 및 관련 도면들에 개시된다. 대안적 실시예들은 본 발명의 범위로부터 벗어나지 않고 고안될 수 있다. 또한, 실시예들에 적용되고 이용된 잘-알려진 엘리먼트들은 상세하게 설명되지 않을 것이며, 또한 관련 세부사항들이 불명료해지지 않도록 생략될 것이다.
단어 "예시적인"은 "예, 보기, 또는 예시로서 기능하는 것"을 의미하는 것으로 본 명세서에 이용된다. "예시적인"으로서 본 명세서에 설명된 임의의 실시예는 다른 실시예들에 비해 반드시 바람직하거나 또는 유리한 것으로 해석되는 것은 아니다. 마찬가지로, 용어 "실시예들"은 모든 실시예들이 동작의 논의된 특징, 이점 또는 모드를 포함하도록 요구하지 않는다.
본 명세서에 사용된 용어는 오직 특정 실시예들을 설명하기 위한 것이고, 본 발명을 제한하는 것으로 의도되지 않는다. 본 명세서에 사용되는 바와 같이, 단수 형태 "a", "an" 및 "the"는, 문맥에 명료하게 달리 표시되지 않는 한, 복수의 형태도 또한 포함하도록 의도된다. 용어들 "구비하다(comprises)", "구비하는(comprising)", "포함하다(includes)" 및/또는 "포함하는(including)"은 본 명세서에 이용될 때 언급된 특징들, 정수들, 블록들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 특정하지만, 하나 또는 둘 이상의 다른 특징들, 정수들, 블록들, 단계들, 동작들, 엘리먼트들, 컴포넌트들, 및/또는 이들의 그룹들의 존재 또는 부가를 배제하게 하지는 않는 것으로 더 이해될 것이다.
배경에서 논의된 바와 같이, 자기 필름들(예를 들어, CoFe, CoFeB, NiFe 등과 같은 강자성 필름)은 자기 회로 엘리먼트들, 예를 들어 인덕터들, 변압기들 등으로 유리하게 집적될 수 있다. 예를 들어, 변압기의 EMF가 자속 밀도 B, 권선들의 횟수 N, 단면적 a에 비례하고, 자속 밀도 B는 자기 투자율에 비례하기 때문에, 자기 투자율은 변압기 금속부 근처에서, 자기 재료, 예를 들어, 자기 필름이 자기장을 집중시키도록 구현시킴으로써 증가될 수 있다. 변압기의 EMF도 또한 동일한 또는 유사한 양만큼 증가될 수 있다. 따라서, 변압기의 주어진 EMF에 대해, 실시예에 의해 제공된 것들과 같은 집적 자기 필름들은 변압기의 크기를 감소시킬 수 있고 및/또는 변압기 효율을 증가시킬 수 있다.
그러나, 종래에, 자기 필름들은 보다 보편적인 CMOS 프로세싱 컴포넌트들 보다 구현하기가 더 어려운 진보된 프로세싱 기술들을 요구한다. 개시된 실시예들은, 공동 제조 프로세스들(예를 들어, 자기 재료 증착, 자기 어닐링, 자기 필름 패터닝 등)의 공유를 가능하게 하는 방식으로, 자기저항 랜덤 액세스 메모리(MRAM)와 같은 다른 자기 디바이스들로 집적되는 경우에, 자기 필름들이 더욱 효율적으로 형성될 수 있다는 것을 인식한다. MRAM은, 자기 저장 엘리먼트들을 형성하기 위해 얇은 절연층에 의해 분리된 2개의 강자성 필름들, 또는 플레이트들로 구성된 자기 터널링 접합(MTJ; Magnetic Tunneling Junction)을 활용하는 비-휘발성 컴퓨터 메모리의 유형이다. 자기 재료가, 임의의 적절한 재료, 재료들의 조합, 또는 CoFe, CoFeB, NiFe 등을 포함하는 강자성 박막 또는 강자성 재료와 같은 자기적 특성들을 나타내는 합금일 수 있다는 것을 인식할 것이다. 자기 필름 집적 기술들을 이용하여 MRAM 제조 프로세스를 공유함으로써, 개시된 실시예들은 집적 자기 필름 강화 회로 엘리먼트들을 더욱 효율적으로 제공할 수 있다.
도 3은 2개의 자기층들(310 및 330)로 형성된 주어진 MRAM 어레이의 MTJ 저장 엘리먼트(300)를 예시하고, 이 2개의 자기층들 각각은 절연(터널 배리어)층(320)에 의해 분리되어 자기 모멘트를 보유할 수 있다. 2개의 층들 중 하나(예를 들어, 반강자성(AFM)층(미도시)에 의해 피닝되는(pinned) 고정층(310))은 특정 극성으로 설정된다. 다른 층(예를 들어, 프리층(330))의 극성(332)은 외부 자기장의 공급을 통해서, 또는 MTJ 평면을 통과하는 수직 전류의 스핀 토크 전달에 의해 변화하는 것이 자유롭다. 프리층(330)의 자기 모멘트 극성(332)에서의 변화는 MTJ 저장 엘리먼트(300)의 저항을 변화시킬 것이다. 각각의 자기 플레이트는 자기 모멘트를 보유할 수 있고, 저장 엘리먼트의 판독은 전류가 접합부를 통과될 때 2개의 플레이트들 사이의 전기 저항을 측정함으로써 달성된다. 자기 플레이트들은 서로에 대해 평행하게 위치되며, 마그네슘-산화물, 알루미늄-산화물 등일 수 있는 터널 배리어 재료에 의해 분리된다.
도 4는, 공유 자기층을 갖는, 예시적인 MRAM 어레이 영역(402), 인덕터 영역(404), 및 변압기 영역(406)을 포함하는 집적 회로(400)를 예시한다. 도 3을 참조하여 앞서 더욱 상세하게 논의된 바와 같이, MRAM 어레이 영역(402)은 제 1 자기층(412) 및 제 2 자기층(414)으로 형성된 하나 또는 둘 이상의 MTJ들(410)을 포함할 수 있다. 제 1 및 제 2 자기층들(412, 414)은 터널 배리어 절연층(416)에 의해 분리된다. MTJ들(410)은 비아 상호접속부(420) 및 바닥부(bottom) 금속(미도시)에 의해 최상부 금속(418)에 커플링 또는 접속된다. 인덕터 영역 및 변압기 영역(404, 406)은 비아 상호접속부들(462)에 의해 서로 커플링되거나 또는 접속된 금속(460)의 증착부들, 또는 일부분들로 형성된다.
도시된 바와 같이, MTJ(410) 레이어링은, 집적 자기 필름(450)과 함께 각각 제공되는, 인덕터 영역 및 변압기 영역(404, 406)과 같은 하나 또는 둘 이상의 자기 회로 엘리먼트들을(예컨대, 적절한 마스킹 패턴을 통해) 커버하도록 확장될 수 있다. 도 4의 설계에서, 자기 필름(450)은 MTJ(410)의 제 1 자기층(412)에 대응하는 제 1 자기층(452), MTJ(410)의 제 2 자기층(414)에 대응하는 제 2 자기층(454), 및 MTJ(410)의 터널 배리어 절연층(416)에 대응하는 절연층(456)을 포함한다. 또한, 다른 층들로부터의 부가적인 이격을 제공하기 위해 자기 필름(450)의 일부로서 캡 필름 절연층(458)이 형성될 수 있다. 다른 설계들에서는, 단일의 자기층, 예를 들어, 집적 자기 필름(450)을 자기층(452)으로 제한시키는 것이 바람직할 수 있다는 것을 인식할 것이다. 또한, 이는 적절한 패터닝 마스크를 통해서 달성될 수 있다. 앞서 논의된 바와 같이, 집적 자기 필름(450)은 그들 각각의 크기들의 감소 및/또는 그들 각각의 효율성들의 증가를 허용할 수 있는, 대응하는 자기 회로 엘리먼트들의 투자율을 증가시킨다.
따라서, 도 4의 설계는 자기 필름 증착 프로세스가 MTJ(410)와 집적 자기 필름(450) 사이에서 공유되도록 허용한다. 또한, 다양한 자기 재료들의 자기 모멘트를 설정하는데 이용된 하나 또는 둘 이상의 자기 어닐링 프로세스들은 MTJ(410)와 집적 자기 필름(450) 사이에서 공유될 수 있다. 이에 따라, 자기 필름(450)은 MTJ(410)를 단독으로 형성하는 것과 동일한 또는 비슷한(comparable) 수의 프로세싱 단계들로 형성될 수 있다. 따라서, 프로세스 효율성은 프로세싱 단계들의 개수, 재료들의 유형들, 프로세스 단계들과 재료들의 공유와 같은 제조 복잡성을 감소시킴으로써 개선된다.
일부 설계들에서, MTJ 평면의 외부에 다른 자기 필름들을 제공하기 위해 MRAM 프로세싱이 이용될 수 있다.
도 5는, 공유 자기층 뿐만 아니라 제 2 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역(502), 인덕터 영역(504), 및 변압기 영역(506)을 포함하는 집적 회로(500)를 예시한다. 도 4의 설계와 같이, MRAM 어레이 영역(502)은 제 1 자기층(512) 및 제 2 자기층(514)으로 형성된 하나 또는 둘 이상의 MTJ들(510)을 포함할 수 있다. 제 1 및 제 2 자기층들(512, 514)은 터널 배리어 절연층(516)에 의해 분리된다. MTJ들(510)은 비아 상호접속부(520) 및 바닥부 금속(미도시)에 의해 최상부 금속(518)에 커플링 또는 접속된다. 인덕터 및 변압기 영역들(504, 506)은 비아 상호접속부들(미도시)에 의해 서로 커플링 또는 접속된 금속(560)의 증착부들, 또는 일부분들로 형성된다. 집적 자기 필름(550)은 MTJ(510)와 함께 공유 자기 필름 프로세싱을 통해서 제공되고, MTJ(510)의 제 1 자기층(512)에 대응하는 제 1 자기층(552), MTJ(510)의 제 2 자기층(514)에 대응하는 제 2 자기층(554), 및 MTJ(510)의 터널 배리어 절연층(516)에 대응하는 절연층(556)을 포함한다. 또한, 캡 필름 절연층(558)은 다른 층들로부터 부가적인 이격을 제공하기 위해 자기 필름(550)의 일부로서 형성될 수 있다.
그러나, 도 5의 설계는 인덕터 영역(504) 및 변압기 영역(506) 아래에 형성된 제 2 자기 필름(570)을 추가적으로 포함한다. 도시된 바와 같이, 제 2 자기 필름(570)은 캡 필름 절연층(558)과 유사한 캡 필름 절연층을 포함할 수 있다. "상부" 자기 필름(550)은 일반적으로 더 가까운 근접성으로 인해 대응하는 자기 회로 엘리먼트들의 자기 투자율에 대한 더욱 두드러진 효과를 갖는 반면에, 추가적인 "하부" 자기 필름(570)은 상부 자기 필름(550) 단독으로 제공된 것 이상으로, 대응하는 자기 회로 엘리먼트들의 투자율에 추가적인 개선을 제공한다. 도 4의 설계와 비교하여, 도 5의 설계는 또한 자기 필름 증착 및 어닐링 프로세스들이 MTJ(510)와 집적 자기 필름(550) 사이에서 공유되도록 허용하지만, 또한 보조 자기층, 즉, 자기 필름(570)을 증착 및 형성하기 위한 사전구성된 MRAM 프로세싱 성능들을 이용한다. 다시, 제조 프로세스들을 공유함으로써, 프로세싱 단계들의 개수, 비용, 재료들의 유형들 등과 같은 제조 복잡성이 감소될 수 있다.
몇몇 설계들에서, 자기 회로 엘리먼트들은 MTJ 엘리먼트들 상부에 형성되고, 하부 레벨 집적 자기 필름은 MTJ들과 동일평면에 형성될 수 있다.
도 6은, 공유 하부 자기층을 갖는, 예시적인 MRAM 어레이 영역(602), 인덕터 영역(604), 변압기 영역(606)을 포함하는 집적 회로(600)를 예시한다. 도 4의 설계와 같이, MRAM 어레이 영역(602)은 제 1 자기층(612) 및 제 2 자기층(614)로 형성된 하나 또는 둘 이상의 MTJ들(610)을 포함할 수 있다. 제 1 및 제 2 자기층들(612, 614)은 터널 배리어 절연층(616)에 의해 분리된다. MTJ들(610)은 비아 상호접속부(620) 및 바닥부 금속(미도시)에 의해 최상부 금속(618)에 커플링 또는 접속된다. 인덕터 및 변압기 영역들(604, 606)은 비아 상호접속부들(662)에 의해 서로 커플링 또는 접속된 금속(660)의 증착부들 또는 일부분들로 형성된다. 집적 자기 필름(650)은, MTJ(610)와 함께 공유 자기 필름 프로세싱을 통해서 제공되고, MTJ(610)의 제 1 자기층(612)에 대응하는 제 1 자기층(652), MTJ(610)의 제 2 자기층(614)에 대응하는 제 2 자기층(654), 및 MTJ(610)의 터널 배리어 절연층(616)에 대응하는 절연층(656)을 포함한다. 또한, 캡 필름 절연층(658)은 다른 층들로부터의 부가적인 이격을 제공하기 위해 자기 필름(650)의 일부로서 형성될 수 있다.
그러나, 도 6의 설계에서, 집적 자기 필름(650)은 인덕터 및 변압기 영역들(604, 606)의 기저에 있는 하부층으로서 형성된다. 도 4의 설계와 같이, 도 6의 설계는 자기 필름 증착 프로세스가 MTJ(610)와 집적 자기 필름(650) 사이에서 공유되도록 허용한다. 또한, 다양한 자기 재료들의 자기 모멘트를 설정하는데 이용된 하나 또는 둘 이상의 자기 어닐링 프로세스들이 MTJ(610)와 집적 자기 필름(650) 사이에서 공유될 수 있다. 이에 따라, 자기 필름(650)은 MTJ(610)를 단독으로 형성하는 것과 동일하거나 또는 비슷한 수의 프로세싱 단계들로 형성될 수 있다. 따라서, 프로세스 효율성은 프로세싱 단계들의 개수, 비용, 재료들의 유형들 등과 같은 제조 복잡성을 감소시킴으로써 개선된다.
몇몇 설계들에서, MTJ와 공통평면에 있는 하부층 집적 자기 필름은 상부층 집적 자기 필름과 조합될 수 있다.
도 7은, 공유 하부 자기층 뿐만 아니라 제 2 상부 자기층을 갖는, 예시적인 MRAM 어레이 영역(702), 인덕터 영역(704), 및 변압기 영역(706)을 포함하는 집적 회로(700)를 예시한다. 도 7의 설계는, 공유 자기층과 비공유 자기층의 위치들이 바뀐 것을 제외하면, 도 5의 설계와 유사하다. 이에 따라, 도 5의 설계와 같이, MRAM 어레이 영역(702)은 제 1 자기층(712) 및 제 2 자기층(714)로 형성된 하나 또는 둘 이상의 MTJ들(710)을 포함할 수 있다. 제 1 및 제 2 자기층들(712, 714)은 터널 배리어 절연층(716)에 의해 분리된다. MTJ들(710)은 비아 상호접속부(720) 및 바닥부 금속(미도시)에 의해 최상부 금속(718)에 커플링 또는 접속된다. 인덕터 및 변압기 영역들(704, 706)은 비아 상호접속부들(미도시)에 의해 서로 커플링 또는 접속된 금속(760)의 증착부들 또는 일부분들로 형성된다. 집적 자기 필름(750)은 MTJ(710)와 함께 공유 자기 필름 프로세싱을 통해서 제공되며, MTJ(710)의 제 1 자기층(712)에 대응하는 제 1 자기층(752), MTJ(710)의 제 2 자기층(714)에 대응하는 제 2 자기층(754), 및 MTJ(710)의 터널 배리어 절연층(716)에 대응하는 절연층(756)을 포함한다. 또한, 캡 필름 절연층(758)이 다른 층들로부터의 부가적인 이격을 제공하기 위해 자기 필름(750)의 일부로서 형성될 수 있다. 또한, 제 2 자기 필름(770)은 인덕터 영역(704) 및 변압기 영역(706) 상부에 제공된다. 도시된 바와 같이, 제 2 자기 필름(770)은 캡 필름 절연층(758)과 유사한 캡 필름 절연층을 포함할 수 있다. 다시, 함께 제공되는 경우, 상부 자기 필름(770) 및 하부 자기 필름(750)은 둘 중 하나의 필름 단독의 투자율 개선을 능가하는, 대응하는 자기 회로 엘리먼트들에 대한 강화된 투자율 개선을 제공한다. 도 5의 설계와 유사하게, 도 7의 설계는 자기 필름 증착 및 어닐링 프로세스들이 MTJ(710)와 집적 자기 필름(750) 사이에서 공유되도록 허용하고, 또한 보조층, 즉, 자기 필름(770)을 증착 및 형성하기 위해 사전구성된 MRAM 프로세싱 성능들을 이용한다. 다시, 제조 프로세스들을 조합함으로써, 프로세싱 단계들의 개수, 비용, 재료들의 유형들 등과 같은 제조 복잡성이 감소될 수 있다.
일부 설계에서, 사전구성된 MRAM 프로세싱 성능들은 첨부된 MTJ 평면 필름 없이 하나 또는 둘 이상의 자기 엘리먼트들에 대한 다양한 집적 자기 필름들을 제조하는데 이용될 수 있다.
도 8은, 단독의 하부 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역(802), 인덕터 영역(804), 및 변압기 영역(806)을 포함하는 집적 회로(800)를 예시한다. 이전의 설계들과 같이, MRAM 어레이 영역(802)은 제 1 자기층(812) 및 제 2 자기층(814)으로 형성된 하나 또는 둘 이상의 MTJ들(810)을 포함할 수 있다. 제 1 및 제 2 자기층들(812, 814)은 터널 배리어 절연층(816)에 의해 분리된다. MTJ들(810)은 비아 상호접속부(820) 및 바닥부 금속(미도시)에 의해 최상부 금속(818)에 커플링 또는 접속된다. 인덕터 및 변압기 영역들(804, 806)은 비아 상호접속부들(미도시)에 의해 서로 커플링 또는 접속된, 금속(860)의 증착물 또는 일부분들로 형성된다. 하부층 집적 자기 필름(880)은 인덕터 영역(804) 및 변압기 영역(806) 아래에 제공된다. 도시된 바와 같이, 집적 자기 필름(880)은 캡 필름 절연층을 포함할 수 있다. 하부 자기 필름(880)은 대응하는 자기 회로 엘리먼트들에 대한 투자율 개선을 제공한다. 도 8의 설계는 보조 자기층, 즉, 자기 필름(880)을 증착 및 형성하기 위해 사전구성된 MRAM 프로세싱 성능들을 이용한다. 다시, 제조 프로세스들을 공유함으로써, 프로세싱 단계들의 개수, 재료들의 유형들 등과 같은 제조 복잡성이 감소될 수 있다.
도 9는, 단독의 상부 집적 자기층을 갖는, 예시적인 MRAM 어레이 영역(902), 인덕터 영역(904), 및 변압기 영역(906)을 포함하는 집적 회로(900)를 예시한다. 이전의 설계들과 같이, MRAM 어레이 영역(902)은 제 1 자기층(912) 및 제 2 자기층(914)으로 형성된 하나 또는 둘 이상의 MTJ들(910)을 포함할 수 있다. 제 1 및 제 2 자기층들(912, 914)은 터널 배리어 절연층(916)에 의해 분리된다. MTJ들(910)은 비아 상호접속부(920) 및 바닥부 금속(미도시)에 의해 최상부 금속(918)에 커플링 또는 접속된다. 인덕터 및 변압기 영역들(904, 906)은 비아 상호접속부들(미도시)에 의해 서로 커플링 또는 접속된, 금속(960)의 증착물들 또는 일부분들로 형성된다. 상부층 집적 자기 필름(990)은 인덕터 영역(904) 및 변압기 영역(906) 상부에 제공된다. 도시된 바와 같이, 집적 자기 필름(990)은 캡 필름 절연층을 포함할 수 있다. 상부 자기 필름(990)은 대응하는 자기 회로 엘리먼트들에 대한 투자율 개선을 제공한다. 도 9의 설계는 보조 자기층, 즉, 자기 필름(990)을 증착 및 형성하기 위해 사전구성된 MRAM 프로세싱 성능들을 이용한다. 다시, 제조 프로세스들을 공유함으로써, 프로세싱 단계들의 개수, 재료들의 유형들 등과 같은 제조 복잡성이 감소될 수 있다.
도 10은, 상부 및 하부 집적 자기층을 모두 갖는, 예시적인 MRAM 어레이 영역(1002), 인덕터 영역(1004), 및 변압기 영역(1006)을 포함하는 집적 회로(1000)를 예시한다. 이전의 설계들과 같이, MRAM 어레이 영역(1002)은 제 1 자기층(1012) 및 제 2 자기층(1014)으로 형성된 하나 또는 둘 이상의 MTJ들(1010)을 포함할 수 있다. 제 1 및 제 2 자기층들(1012, 1014)은 터널 배리어 절연층(1016)에 의해 분리된다. MTJ들(1010)은 비아 상호접속부(1020) 및 바닥부 금속(미도시)에 의해 최상부 금속(1018)에 커플링 또는 접속된다. 인덕터 및 변압기 영역들(1004, 1006)은 비아 상호접속부들(미도시)에 의해 서로 커플링 또는 접속된 금속(1060)의 증착물들 또는 일부분들로 형성된다. 상부층 집적 자기 필름(1090)은 인덕터 영역(1004) 및 변압기 영역(1006) 위에 제공되고, 하부층 집적 자기 필름(1080)은 인덕터 영역(1004) 및 변압기 영역(1006) 아래에 제공된다. 도시된 바와 같이, 각각의 집적 자기 필름(1080, 1090)은 캡 필름 절연층을 포함할 수 있다. 함께 제공된 경우, 상부 자기 필름 및 하부 자기 필름(1090, 1080)은 둘 중 하나의 필름 단독의 투자율 개선을 능가하는, 대응하는 자기 회로 엘리먼트들에 대한 강화된 투자율 개선을 제공한다. 도 10의 설계는 다수의 보조 자기층들, 즉, 자기 필름들(1080, 1090)을 증착 및 형성하기 위해 사전구성된 MRAM 프로세싱 성능들을 이용한다. 다시, 제조 프로세스들을 공유함으로써, 프로세싱 단계들의 개수, 재료들의 유형들, 등과 같은 제조 복잡성이 감소될 수 있다.
도 11은, 예시적인 MRAM 어레이 영역(1102), 인덕터 영역(1104), 및 변압기 영역(1105)을 포함하는 집적 회로(1100)의 평면도이다. 도시된 바와 같이, 집적 자기 필름 층들은 각각, 인덕터 영역(1104) 및 변압기 영역(1106)을 기저로 하고 및/또는 커버하는 단일의 플레이트들(1140, 1160)로서 형성될 수 있다.
그러나, 일부 설계들에서, 각각의 자기층 또는 각각의 자기 필름을 사전정의된 패턴으로 배열된 일련의 자기 스트립들로서 형성하는 것이 바람직하다. 자기 스트립들은 고유의(intrinsic) 자기 모멘트를 증가시키기 위해 형상 이방성(shape anisotropic)일 수 있다. 또한, 상대적으로 작은 자기 스트립들은 회로 루프의 크기를 감소시킴으로써 와전류 손실을 감소시킬 수 있다.
도 12는 예시적인 MRAM 어레이 영역(1202), 인덕터 영역(1204), 및 변압기 영역(1206)을 포함하는 집적 회로(1200)의 평면도이고, 여기서 각각의 집적 자기 필름(1240, 1260)은 스트라이프형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다. 도 12의 설계에서, 도 11의 단일의 플레이트들은 인덕터 영역(1204) 및 변압기 영역(1206)을 기저로 하고 및/또는 이들을 커버하는 다수의 이방성 스트립들로 분할된다. 도 12에서의 특정 개수의 스트립들은 오직 예시만을 목적으로 도시되며, 제한적인 것으로서 취해지지 않았음이 인식될 것이다. 자기 재료의 스트립들은 인덕턴스 및 상호 인덕턴스를 증가시킬 수 있을 뿐만 아니라 와전류 손실도 감소시킬 수 있어서, 강화된 등방성 자속을 유도한다. 변압기와 함께 이용될 때, 예를 들어, 변압기 효율성은 증가될 수 있고, 자기 필름에서의 에너지 손실은 감소될 수 있다. 효과의 크기는, 각각의 스트립의 대응하는 애스펙트 비(예를 들어, 폭으로 나뉜 길이 L/W)뿐만 아니라 회로 루프에서의 감소를 유도하는 스트립들 사이의 거리 및 스트립들의 크기에 부분적으로 의존한다.
도 13은 예시적인 MRAM 어레이 영역(1302), 인덕터 영역(1304), 및 변압기 영역(1306)을 포함하는 집적 회로(1300)의 평면도이고, 여기서 각각의 집적 자기 필름(1340, 1360)은 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다. 도 13의 설계에서, 도 12의 각각의 자기 스트립은, 자기 스트립들의 체크무늬형 패턴이 인덕터 영역(1304) 및 변압기 영역(1306)을 커버하고 및/또는 기저로 하도록, 반으로 분할된다. 다시, 특정 개수의 스트립들 및 분할들은 단지 예시만을 목적으로만 도시되고 제한적인 것으로서 취해지지 않음을 인식할 것이다. 도 12의 스트라이프형 패턴과 비교하여, 도 13의 체크무늬형 패턴은 훨씬 더 작은 회로 루프를 갖는 더 작은 스트라이프들로 인해 와전류 손실이 훨씬 적다는 이점을 제공한다.
도 14는 예시적인 MRAM 어레이 영역(1402), 인덕터 영역(1404), 및 변압기 영역(1406)을 포함하는 집적 회로(1400)의 평면도이고, 여기서 각각의 집적 자기 필름(1440, 1460)은 부분적으로 스태거링된 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다. 도 14의 설계에서, 도 13의 체크무늬형 패턴은, 자기 스트립들의 부분적으로 스태거링된 체크무늬형 패턴이 인덕터 영역(1404) 및 변압기 영역(1406)을 기저로 하고 및/또는 커버하도록, 컬럼들 사이에서 오프셋된다. 다시, 특정 개수의 스트립들, 분할들, 및 스태거링된 컬럼들은 단지 예시만을 목적으로 도시되고 제한적인 것으로서 취해지지 않았음이 인식될 것이다. 도 13의 체크무늬형 패턴과 비교하여, 도 14의 부분적으로 스태거링된 체크무늬형 패턴은 자기장을 재분배함으로써 와전류 손실을 더 감소할 수 있고, 이로 인해, 와전류 루프가 변화 및 감소될 수 있다.
도 15는 예시적인 MRAM 어레이 영역(1502), 인덕터 영역(1504), 및 변압기 영역(1506)을 포함하는 집적 회로(1500)의 평면도이고, 여기서 각각의 집적 자기 필름(1540, 1560)은 완전히 스태거링된 체크무늬형 패턴으로 배열된 일련의 자기 스트립들로서 형성된다. 도 15의 설계에서, 도 14의 부분적으로 스태거링된 체크무늬형 패턴은, 자기 스트립들의 완전히 스태거링된 체크무늬형 패턴이 인덕터 영역(1404) 및 변압기 영역(1406)을 기저로 하고 및/또는 이들을 커버하도록, 로우들 사이에서 더 오프셋된다. 다시, 특정 개수의 스트립들, 분할들, 및 스태거링된 컬럼들/로우들은 단지 예시만을 목적으로 도시되고 제한적인 것으로서 취해지지 않았음이 인식될 것이다. 도 14의 부분적으로 스태거링된 체크무늬형 패턴과 비교하여, 도 15의 완전히 스태거링된 체크무늬형 패턴은 자기장을 더 재분배하여 와전류 루프를 더 감소시킬 수 있다.
도 11 내지 도 15의 설계들은 따로따로 설명되었지만, 둘 또는 셋 이상의 본원에 설명된 기술들의 조합을 이용하는 혼합 설계가 또한 채용될 수 있음이 인식될 것이다.
도 1 내지 도 15를 참조하여, 집적 자기 필름 강화 회로 엘리먼트들을 갖는 MRAM 디바이스들을 형성하는 예시적인 방법들이 이하 설명될 것이다.
도 16은 집적 자기 필름 강화 회로 엘리먼트들을 갖는 MRAM 디바이스를 형성하는 예시적인 방법을 예시한다. 특히, 도 16은, 도 7의 설계가 공유 하부 자기층 뿐만 아니라 제 2 상부 자기층도 포함하기 때문에, 예시의 목적을 위해 선택되었던 도 7에 예시된 집적 회로를 형성하는 방법을 예시한다. 그러나, 도 16에 제공된 기술들은 다른 설계들에도 쉽게 채택될 수 있다는 것이 인식될 것이다.
도 7 및 도 16을 참조하여, 예시된 회로 엘리먼트들에 대한 이격된 플랫폼을 제공하기 위해 층간 절연막(ILD; inter layer dielectric) 또는 층간 금속 절연막(IMD; inter metal layer dielectric)이 증착될 수 있다(블록 1602). 바닥부 캡 필름이, 부가된 금속 확산 배리어로서 ILD 또는 IMD상에 증착될 수 있다(블록 1604). 제 1 자기 재료층, 터널 배리어 층, 및 제 2 자기 재료층이 증착되어 MTJ(710)의 제 1 자기층(712), 제 2 자기층(714), 및 터널 배리어층(716)뿐만 아니라 집적 자기 필름(750)의 대응하는 제 1 자기층(752), 제 2 자기층(754), 및 터널 배리어 층(756)을 형성할 수 있다(블록 1606). 후속하여, 자기 어닐링(magnetic anneal)이 자기 재료의 원하는 자기 모멘트(예를 들어, MTJ(710)의 프리층인, 제 1 층(712)의 원하는 자기 모멘트)를 설정하도록 적용될 수 있다(블록 1608). 그후, 자기 필름들이 패터닝되어 MTJ(710) 및 인덕터 또는 변압기 자기 필름들(750)을 형성한다(블록 1610). 다음으로, 캡 및 산화물 필름이 증착되고, CMP 프로세스가 수행된다(블록 1612). 비아 트렌치 포토 및 에칭 프로세스들이 다음으로 수행되고(블록 1614), 그후 금속 트렌치 패터닝 프로세스가 수행된다(블록 1616). 그후, 금속 증착 또는 도금 및 CMP 프로세스들이 수행되어 비아 상호접속부(720) 및 금속(718, 760)을 형성한다(블록 1618). MTJ(710)가 형성되고 상호접속부가 완성되면, 캡 필름이 증착된다(블록 1620).
도 7의 설계에 이어, 제 3 자기 재료층이 증착 및 패터닝되어 상부 집적 자기 필름(770)이 형성될 수 있다(블록 1622). 원하는 경우, 후속의 선택적인 자기 어닐링이 적용된다(블록 1624). 그후, ILD 또는 IMD 필름이 증착될 수 있고, CMP 프로세스가 수행될 수 있다(블록 1626). 다음으로, 비아/금속 트렌치가 패터닝되고, 금속이 증착되며, CMP 프로세스가 수행될 수 있다(블록 1628). 최종적으로, 캡 필름이 증착된다(블록 1630).
본원에 제공된 집적 회로들은 이동 전화기, 휴대용 컴퓨터, 핸드-헬드 개인용 통신 시스템(PCS) 유닛, 개인용 정보 단말기들(PDAs)과 같은 휴대용 데이터 유닛들, GPS 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 계측 판독 장비와 같은 고정형 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령어들, 또는 그들의 임의의 조합을 저장 또는 리트리브하는 임의의 다른 디바이스 내에 포함될 수 있다는 것을 인식할 것이다. 이에 따라, 개시물의 실시예들은 테스트 및 특징화를 위해 메모리 및 온-칩 회로를 포함하는 능동 집적 회로를 포함하는 임의의 디바이스 내에 적절하게 사용될 수 있다.
앞서 개시된 디바이스들 및 방법들은 통상적으로 컴퓨터 판독가능 저장 매체상에 저장된 GDSII 및 GERBER 컴퓨터 파일들로 설계되고 구성된다. 이러한 파일들은 결국 이들 파일들에 기초하여 디바이스들을 제작하는 제작 처리자에게 제공된다. 결과 제품들은, 그후, 반도체 다이로 절단되고 반도체 칩으로 패키징되는 반도체 웨이퍼들이다. 그후, 이 칩들은 앞서 설명된 디바이스들에 사용된다.
당업자는, 개시된 실시예들이 도시된 예시적인 구조들 또는 방법들로 제한되지 않고, 본원에 설명된 기능을 수행하기 위한 임의의 수단들이 그 실시예들에 포함된다는 것을 인식할 것이다.
본 개시물은 예시적인 실시예들을 나타내지만, 첨부된 청구항들에 의해 정의된 바와 같이 본 발명의 범위에서 벗어나지 않고 다양한 변화들 및 변형들이 본 명세서에서 행해질 수 있다는 것에 유의해야만 한다. 본 명세서에 설명된 실시예들에 따라서 방법 청구항들의 기능들, 단계들 및/또는 동작들은 임의의 특정 순서로 수행될 필요는 없다. 또한, 개시된 실시예들의 엘리먼트들이 단수로 설명되거나 청구되지만, 단수로의 한정이 명시적으로 언급되지 않는 한 복수도 고찰된다.
Claims (32)
- 자기저항 랜덤 액세스 메모리 집적 회로(Magnetoresistive Random Access Memory integrated circuit)로서,
기판;
상기 기판상에 배치된 자기 터널 접합 영역 ― 상기 자기 터널 접합 영역은 터널 배리어 절연층에 의해 분리된 제 1 자기층 및 제 2 자기층을 포함함 ― ;
상기 기판상에 배치된 자기 회로 엘리먼트 영역 ― 상기 자기 회로 엘리먼트 영역은 복수의 상호접속된 금속부들을 포함함 ― ; 및
상기 기판상에서, 상기 복수의 상호접속된 금속부들에 인접하게 배치된 제 1 집적 자기 재료를 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
상기 제 1 집적 자기 재료는, 상기 기판상에서, 상기 자기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층 중 적어도 하나와 동일한 평면에 배치되는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
상기 제 1 집적 자기 재료는, 상기 기판상에서, 상기 자기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층과는 상이한 평면에 배치되는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
상기 제 1 집적 자기 재료는, 상기 자기 터널 접합부의 상기 제 1 자기층과 동일평면에 있으며 상기 제 1 자기층에 대응하는 제 1 자기층, 상기 자기 터널 접합부의 상기 제 2 자기층과 동일평면에 있으며 상기 제 2 자기층에 대응하는 제 2 자기층, 및 상기 자기 터널 접합부의 상기 터널 배리어 절연층과 동일평면에 있으며 상기 터널 배리어 절연층에 대응하는 절연층을 포함하는 자기 필름인, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 4 항에 있어서,
상기 자기 필름은 상기 자기 필름의 상기 제 2 자기층 상에 배치된 캡 절연층을 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
상기 기판상에서, 상기 복수의 상호접속된 금속부들에 인접하게 배치되며, 상기 제 1 집적 자기 재료로부터 이격되는 제 2 집적 자기 재료를 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
상기 제 1 집적 자기 재료는 자기 재료의 복수의 스트립들로 형성되는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 7 항에 있어서,
상기 자기 재료의 스트립들은, 스트라이프형, 체크무늬형, 부분적으로 스태거링된 또는 완전히 스태거링된 패턴으로 배열되는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
상기 제 1 집적 자기 재료, 및 상기 자기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층 중 적어도 하나는 공유 자기 어닐링(shared magnetic moment)으로 인해 공통 자기 모멘트를 갖는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
상기 자기 회로 엘리먼트는 인덕터 또는 변압기인, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
적어도 하나의 반도체 다이 내에 통합되는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 1 항에 있어서,
상기 집적 회로 내에 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 커뮤니케이션 디바이스, 개인 휴대 정보 단말기(PDA), 고정형 위치 데이터 유닛, 및 컴퓨터로 이루어진 그룹으로부터 선택된 디바이스를 더 포함하는, 자기저항 랜럼 액세스 메모리 집적 회로. - 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법으로서,
기판을 제공하는 단계;
제 1 자기층, 터널 배리어 절연층, 및 제 2 자기층을 증착 및 패터닝하여 상기 기판상에 자기 터널 접합 영역을 형성하는 단계;
복수의 상호접속된 금속부들을 증착 및 패터닝하여 상기 기판상에 자기 회로 엘리먼트 영역을 형성하는 단계; 및
상기 기판상에서, 상기 복수의 상호접속된 금속부들에 인접하게 제 1 집적 자기 재료를 증착 및 패터닝하는 단계를 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 13 항에 있어서,
상기 제 1 집적 자기 재료, 및 상기 자기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층 중 적어도 하나는 상기 기판상에 그리고 동일한 평면에 함께 증착 및 패터닝되는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 13 항에 있어서,
상기 제 1 집적 자기 재료, 및 상기 자기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층은 상기 기판상에 그리고 상이한 평면들에 별도로 증착 및 패터닝되는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 13 항에 있어서,
상기 제 1 집적 자기 재료를 증착 및 패터닝하는 단계는, 상기 자기 터널 접합부의 상기 제 1 자기층과 동일평면에 있으며 상기 제 1 자기층에 대응하는 제 1 자기층, 상기 자기 터널 접합부의 상기 제 2 자기층과 동일평면에 있으며 상기 제 2 자기층에 대응하는 제 2 자기층, 및 상기 자기 터널 접합부의 상기 터널 배리어 절연층과 동일평면에 있으며 상기 터널 배리어 절연층에 대응하는 절연층을 증착 및 패터닝함으로써 자기 필름을 형성하는 단계를 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 16 항에 있어서,
상기 자기 필름을 형성하는 단계는, 상기 자기 필름의 상기 제 2 자기층 상에 캡 절연층을 제공하는 단계를 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 13 항에 있어서,
상기 기판상에서 상기 복수의 상호접속된 금속부들에 인접하게, 상기 제 1 집적 자기 재료로부터 이격되게 제 2 집적 자기 재료를 증착 및 패터닝하는 단계를 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 13 항에 있어서,
상기 제 1 집적 자기 재료를 증착 및 패터닝하는 단계는, 자기 재료의 복수의 스트립들을 형성하는 단계를 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 19 항에 있어서,
상기 제 1 집적 자기 재료를 증착 및 패터닝하는 단계는, 스트라이프형, 체크무늬형, 부분적으로 스태거링된 또는 완전히 스태거링된 패턴으로 상기 자기 재료의 스트립들을 배열하는 단계를 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 13 항에 있어서,
상기 제 1 집적 자기 재료, 및 상기 자기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층 중 적어도 하나에 공유 자기 어닐링을 적용하여 공통 자기 모멘트를 제공하는 단계를 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 13 항에 있어서,
상기 자기 회로 엘리먼트는 인덕터 또는 변압기인, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 자기저항 랜덤 액세스 메모리 집적 회로로서,
기판;
상기 기판상에 배치된 자기 터널 접합 영역 ― 상기 자기 터널 접합 영역은 터널 배리어 절연층에 의해 분리된, 제 1 자기층 및 제 2 자기층을 포함함 ― ;
상기 기판상에 배치된 자기 회로 엘리먼트 영역 ― 상기 자기 회로 엘리먼트 영역은 복수의 상호접속된 금속부들을 포함함 ― ; 및
자기장을 집중시키기 위한 제 1 자기 수단 ― 상기 제 1 자기 수단은 상기 기판상에서 상기 복수의 상호접속된 금속부들에 인접하게 배치됨 ― 을 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 23 항에 있어서,
상기 제 1 자기 수단은 상기 기판상에서 상기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층 중 적어도 하나와 동일한 평면에 배치되는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 23 항에 있어서,
자기장을 집중시키기 위한 제 2 자기 수단 ― 상기 제 2 자기 수단은 상기 기판상에서 상기 복수의 상호접속된 금속부들에 인접하게 배치되고, 상기 제 1 자기 수단으로부터 이격됨 ― 을 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 23 항에 있어서,
제 1 수단은 서로 이격된 복수의 스트립들로 분할되는, 자기저항 랜덤 액세스 메모리 집적 회로. - 제 23 항에 있어서,
상기 제 1 자기 수단, 및 상기 자기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층 중 적어도 하나는 공유 자기 어닐링으로 인해 공통 자기 모멘트를 갖는, 자기저항 랜덤 액세스 메모리 집적 회로. - 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법으로서,
기판을 제공하기 위한 단계;
제 1 자기층, 터널 배리어 절연층, 및 제 2 자기층을 증착 및 패터닝하여 상기 기판상에 자기 터널 접합 영역을 형성하기 위한 단계;
복수의 상호접속된 금속부들을 증착 및 패터닝하여 상기 기판상에 자기 회로 엘리먼트 영역을 형성하기 위한 단계; 및
상기 기판상에서 상기 복수의 상호접속된 금속부들에 인접하게 제 1 집적 자기 재료를 증착 및 패터닝하기 위한 단계를 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 28 항에 있어서,
상기 제 1 집적 자기 재료를 증착 및 패터닝하기 위한 단계는, 상기 자기 터널 접합부의 상기 제 1 자기층과 동일평면에 있으며 상기 제 1 자기층에 대응하는 제 1 자기층, 상기 자기 터널 접합부의 상기 제 2 자기층과 동일평면에 있으며 상기 제 2 자기층에 대응하는 제 2 자기층, 및 상기 자기 터널 접합부의 상기 터널 배리어 절연층과 동일평면에 있으며 상기 터널 배리어 절연층에 대응하는 절연층을 증착 및 패터닝함으로써 자기 필름을 형성하기 위한 단계를 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 28 항에 있어서,
상기 기판상에서 상기 복수의 상호접속된 금속부들에 인접하게 그리고, 상기 제 1 집적 자기 재료로부터 이격되게 제 2 집적 자기 재료를 증착 및 패터닝하기 위한 단계를 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 28 항에 있어서,
상기 제 1 집적 자기 재료를 증착 및 패터닝하기 위한 단계는, 자기 재료의 복수의 스트립들을 형성하는 단계를 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법. - 제 28 항에 있어서,
상기 제 1 집적 자기 재료, 및 상기 자기 터널 접합부의 상기 제 1 자기층 및 상기 제 2 자기층 중 적어도 하나에 공유 자기 어닐링을 적용하여 공통 자기 모멘트를 제공하기 위한 단계를 더 포함하는, 자기저항 랜덤 액세스 메모리 집적 회로를 형성하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/732,531 US8248840B2 (en) | 2010-03-26 | 2010-03-26 | Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements |
| US12/732,531 | 2010-03-26 | ||
| PCT/US2011/029989 WO2012094036A1 (en) | 2010-03-26 | 2011-03-25 | Magnetoresistive random access memory (mram) with integrated magnetic film enhanced circuit elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130018792A true KR20130018792A (ko) | 2013-02-25 |
| KR101501072B1 KR101501072B1 (ko) | 2015-03-10 |
Family
ID=43919976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127027791A Expired - Fee Related KR101501072B1 (ko) | 2010-03-26 | 2011-03-25 | 집적 자기 필름 강화 회로 엘리먼트들을 갖는 자기저항 랜덤 액세스 메모리(ｍｒａｍ) |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8248840B2 (ko) |
| EP (1) | EP2553683B1 (ko) |
| JP (2) | JP5599935B2 (ko) |
| KR (1) | KR101501072B1 (ko) |
| CN (1) | CN102822899B (ko) |
| WO (1) | WO2012094036A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8470612B2 (en) * | 2010-10-07 | 2013-06-25 | Infineon Technologies Ag | Integrated circuits with magnetic core inductors and methods of fabrications thereof |
| KR101919040B1 (ko) * | 2012-08-13 | 2018-11-15 | 삼성전자주식회사 | 반도체 기억 소자 |
| WO2016022107A1 (en) * | 2014-08-05 | 2016-02-11 | Intel Corporation | Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions |
| WO2019139010A1 (ja) * | 2018-01-09 | 2019-07-18 | 隆 竹原 | 携帯式ガス供給装置 |
| US11348718B2 (en) * | 2018-06-29 | 2022-05-31 | Intel Corporation | Substrate embedded magnetic core inductors and method of making |
| US10475877B1 (en) * | 2018-08-21 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-terminal inductor for integrated circuit |
| US10903544B2 (en) | 2019-04-25 | 2021-01-26 | International Business Machines Corporation | Magnetic balun/transformer with post processing adjustments |
| US11282557B2 (en) * | 2020-06-22 | 2022-03-22 | Micron Technology, Inc. | Magnetic cache for a memory device |
| CN115377284A (zh) * | 2021-05-18 | 2022-11-22 | 联华电子股份有限公司 | 半导体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3971697B2 (ja) * | 2002-01-16 | 2007-09-05 | Ｔｄｋ株式会社 | 高周波用磁性薄膜及び磁気素子 |
| JP2003243631A (ja) * | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム |
| JP3923914B2 (ja) * | 2002-04-05 | 2007-06-06 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
| JP2004022599A (ja) * | 2002-06-12 | 2004-01-22 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法 |
| US6756128B2 (en) * | 2002-11-07 | 2004-06-29 | International Business Machines Corporation | Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier |
| JP4147466B2 (ja) * | 2002-12-10 | 2008-09-10 | ソニー株式会社 | 磁気メモリ装置 |
| JP4013140B2 (ja) * | 2003-01-15 | 2007-11-28 | ソニー株式会社 | 磁気メモリ装置 |
| US7031183B2 (en) * | 2003-12-08 | 2006-04-18 | Freescale Semiconductor, Inc. | MRAM device integrated with other types of circuitry |
| CN100429721C (zh) * | 2004-04-01 | 2008-10-29 | 中国科学院物理研究所 | 一种基于垂直电流写入的磁随机存取存储器及其控制方法 |
| US7262069B2 (en) * | 2005-06-07 | 2007-08-28 | Freescale Semiconductor, Inc. | 3-D inductor and transformer devices in MRAM embedded integrated circuits |
| JP5068016B2 (ja) * | 2005-11-30 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
| JP2008103603A (ja) * | 2006-10-20 | 2008-05-01 | Seiko Epson Corp | 電子基板および電子機器 |
| US7888756B2 (en) * | 2007-03-22 | 2011-02-15 | Everspin Technologies, Inc. | MRAM tunnel barrier structure and methods |
| JP5085487B2 (ja) * | 2008-05-07 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2010
- 2010-03-26 US US12/732,531 patent/US8248840B2/en not_active Expired - Fee Related
-
2011
- 2011-03-25 KR KR1020127027791A patent/KR101501072B1/ko not_active Expired - Fee Related
- 2011-03-25 JP JP2013501514A patent/JP5599935B2/ja not_active Expired - Fee Related
- 2011-03-25 WO PCT/US2011/029989 patent/WO2012094036A1/en active Application Filing
- 2011-03-25 CN CN201180016092.7A patent/CN102822899B/zh active Active
- 2011-03-25 EP EP11713413.0A patent/EP2553683B1/en active Active
-
2014
- 2014-06-06 JP JP2014117307A patent/JP5823573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014195115A (ja) | 2014-10-09 |
| JP2013524489A (ja) | 2013-06-17 |
| CN102822899B (zh) | 2015-09-16 |
| EP2553683B1 (en) | 2015-12-16 |
| KR101501072B1 (ko) | 2015-03-10 |
| US20110233695A1 (en) | 2011-09-29 |
| WO2012094036A1 (en) | 2012-07-12 |
| JP5823573B2 (ja) | 2015-11-25 |
| JP5599935B2 (ja) | 2014-10-01 |
| CN102822899A (zh) | 2012-12-12 |
| EP2553683A1 (en) | 2013-02-06 |
| US8248840B2 (en) | 2012-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101501072B1 (ko) | 집적 자기 필름 강화 회로 엘리먼트들을 갖는 자기저항 랜덤 액세스 메모리(ｍｒａｍ) | |
| US11139429B2 (en) | Magnetoresistive structure having two dielectric layers, and method of manufacturing same | |
| US9810745B2 (en) | Integrated dual axis fluxgate sensor using double deposition of magnetic material | |
| KR101304387B1 (ko) | 자기 필름 개선 인덕터 | |
| KR101755567B1 (ko) | 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법 | |
| TWI509852B (zh) | 磁隧接面元件與其寫入方法 | |
| US20090128282A1 (en) | Integrated Lateral Short Circuit for a Beneficial Modification of Current Distribution Structure for xMR Magnetoresistive Sensors | |
| CN102648539A (zh) | 磁性隧道结装置 | |
| CN102866365B (zh) | 穿隧式磁阻传感器 | |
| TWI817268B (zh) | 具有硬鐵磁偏置層的磁芯和包含該磁芯的結構 | |
| US20130314192A1 (en) | Inductor with stacked conductors | |
| KR101939005B1 (ko) | 자기 터널 접합 | |
| US20170294504A1 (en) | Laminated structures for power efficient on-chip magnetic inductors | |
| US20100259349A1 (en) | Magnetic Film Enhanced Inductor | |
| US20110156798A1 (en) | Alps green devices co., ltd. | |
| US20220173306A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0105 | International application |
Patent event date: 20121024 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20131113 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20140625 Patent event code: PE09021S02D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20150227 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20150304 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20150305 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20171228 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171228 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20191215 |