[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130011035A - Semiconductor package using a redistribution substrate and method for manufacturing the same - Google Patents

Semiconductor package using a redistribution substrate and method for manufacturing the same Download PDF

Info

Publication number
KR20130011035A
KR20130011035A KR1020110071909A KR20110071909A KR20130011035A KR 20130011035 A KR20130011035 A KR 20130011035A KR 1020110071909 A KR1020110071909 A KR 1020110071909A KR 20110071909 A KR20110071909 A KR 20110071909A KR 20130011035 A KR20130011035 A KR 20130011035A
Authority
KR
South Korea
Prior art keywords
image sensor
pair
package substrate
sensor chip
package
Prior art date
Application number
KR1020110071909A
Other languages
Korean (ko)
Other versions
KR101232886B1 (en
Inventor
김구성
금병훈
조민교
Original Assignee
(주) 이피웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 이피웍스 filed Critical (주) 이피웍스
Priority to KR1020110071909A priority Critical patent/KR101232886B1/en
Publication of KR20130011035A publication Critical patent/KR20130011035A/en
Application granted granted Critical
Publication of KR101232886B1 publication Critical patent/KR101232886B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE: A semiconductor package using a rewiring substrate and a manufacturing method thereof are provided to improve the reliability of the semiconductor package by mounting a light receiving area of an image sensor chip to face a through hole on a package substrate and minimizing the contamination of the image sensor chip. CONSTITUTION: A package substrate(110) includes a pair of through holes(112) which are separated. A circuit pattern(120) is formed on one side of the package substrate. A pad(130) is formed on one side of the package substrate to be connected to the circuit pattern. A pair of image sensor chips(140) are mounted on one side of the package substrate. A dam(150) is interposed between one side of the package substrate and an image sensor chip.

Description

재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE USING A REDISTRIBUTION SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}Semiconductor package using a redistribution substrate and its manufacturing method {SEMICONDUCTOR PACKAGE USING A REDISTRIBUTION SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package and a manufacturing method thereof.

최근 휴대 전화 등과 같은 단말기의 사용이 급증하는 가운데, 카메라가 내장된 제품이 크게 증가하고 있다. 이와 같이 휴대용 단말기에 내장된 카메라는 이미지 센서 패키지를 구비한다.Recently, as the use of terminals such as mobile phones is rapidly increasing, products with cameras are increasing. The camera built in the portable terminal is provided with an image sensor package.

이미지 센서 칩은 피사체의 정보를 감지하여 영상 신호로 변환하는 소자로서, 이미지 센서로는 상보성 금속 산화물 반도체(Complementary Metal-Oxide-Semiconductor; CMOS)와 전하 결합 소자(Charge Coupled Device; CCD) 등이 있다.The image sensor chip detects information of a subject and converts it into an image signal. The image sensor includes a complementary metal oxide semiconductor (CMOS) and a charge coupled device (CCD). .

그리고 최근에는 휴대 단말기에 내장되는 카메라가 3차원적인 이미지를 생성할 수 있게 되었다. 이와 같은 3차원 이미지의 인식 및 생성은 일정한 간격으로 이격된 한 쌍의 이미지 센서 칩을 구비한 이미지 센서 패키지에 의해 구현될 수 있다.In recent years, a camera embedded in a mobile terminal can generate a three-dimensional image. The recognition and generation of the 3D image may be implemented by an image sensor package having a pair of image sensor chips spaced at regular intervals.

본 발명의 배경기술은 대한민국 공개특허공보 제10-2008-0085364호(2008.09.24)에 개시되어 있다.
Background art of the present invention is disclosed in Republic of Korea Patent Publication No. 10-2008-0085364 (2008.09.24).

본 발명은, 이미지 센서 칩의 오염을 최소화하여 신뢰성을 보다 향상시킬 수 있는 반도체 패키지 및 그 제조 방법을 제공하는 것이다.
The present invention provides a semiconductor package and a method of manufacturing the same, which can further improve reliability by minimizing contamination of the image sensor chip.

본 발명의 일 측면에 따르면, 서로 이격된 한 쌍의 관통홀이 형성된 패키지 기판; 패키지 기판의 일면에 형성된 회로 패턴; 패키지 기판의 일면에 한 쌍의 관통홀을 각각 커버하도록 실장되어 회로 패턴과 전기적으로 연결되며, 빛이 입사되는 수광 영역이 한 쌍의 관통홀을 각각 향하도록 배치된 한 쌍의 이미지 센서 칩을 포함하는 반도체 패키지가 제공된다.According to an aspect of the present invention, there is provided a package substrate including a pair of through holes spaced apart from each other; A circuit pattern formed on one surface of the package substrate; It is mounted to cover a pair of through-holes on one surface of the package substrate and electrically connected to the circuit pattern, and includes a pair of image sensor chips disposed such that a light receiving region through which light is incident is directed toward the pair of through-holes, respectively. A semiconductor package is provided.

반도체 패키지는, 패키지 기판의 일면과 이미지 센서 칩 사이에 개재되어 이미지 센서 칩을 외부로부터 보호하는 댐(dam)을 더 포함할 수 있다.The semiconductor package may further include a dam interposed between one surface of the package substrate and the image sensor chip to protect the image sensor chip from the outside.

댐은 이미지 센서 칩의 수광 영역을 둘러싸도록 형성될 수 있다.The dam may be formed to surround the light receiving area of the image sensor chip.

반도체 패키지는, 패키지 기판과 이미지 센서 칩 사이에 개재되는 언더필(under-fill) 수지층을 더 포함할 수 있다.The semiconductor package may further include an under-fill resin layer interposed between the package substrate and the image sensor chip.

언더필 수지층은 이미지 센서 칩의 가장자리를 따라 형성될 수 있다.The underfill resin layer may be formed along the edge of the image sensor chip.

반도체 패키지는, 한 쌍의 이미지 센서 칩이 매립되도록 패키지 기판의 일면에 형성되는 몰딩재를 더 포함할 수 있다.The semiconductor package may further include a molding material formed on one surface of the package substrate so that a pair of image sensor chips are embedded.

반도체 패키지는, 회로 패턴과 연결되도록 패키지 기판의 일면에 형성되는 패드를 더 포함하며, 이미지 센서 칩의 전극은 패드와 본딩될 수 있다.The semiconductor package further includes a pad formed on one surface of the package substrate to be connected to the circuit pattern, and an electrode of the image sensor chip may be bonded to the pad.

패드는 회로 패턴에 대해 돌출되도록 형성될 수 있다.The pad may be formed to protrude relative to the circuit pattern.

패키지 기판과 이미지 센서 칩은, 실리콘(Si)을 포함하는 재질로 이루어질 수 있다.The package substrate and the image sensor chip may be made of a material including silicon (Si).

반도체 패키지는, 한 쌍의 관통홀을 각각 커버하도록 패키지 기판의 타면에 적층되는 한 쌍의 커버층을 더 포함할 수 있다.The semiconductor package may further include a pair of cover layers stacked on the other surface of the package substrate to cover the pair of through holes, respectively.

커버층은 글래스(glass)를 포함하는 재질로 이루어질 수 있다.The cover layer may be made of a material including glass.

커버층의 표면에는 적외선 필터(IR filter)가 형성될 수 있다.An IR filter may be formed on the surface of the cover layer.

반도체 패키지는, 회로 패턴과 전기적으로 연결되는 연성인쇄회로기판을 더 포함할 수 있다.The semiconductor package may further include a flexible printed circuit board electrically connected to the circuit pattern.

본 발명의 다른 측면에 따르면, 서로 이격된 한 쌍의 관통홀이 형성되고 일면에 회로 패턴이 형성된 패키지 기판을 제공하는 단계; 및 빛이 입사되는 수광 영역이 한 쌍의 관통홀을 각각 향하도록 한 쌍의 이미지 센서 칩을 배치하고, 패키지 기판의 일면에 한 쌍의 관통홀을 각각 커버하도록 한 쌍의 이미지 센서 칩을 실장하는 단계를 포함하는 반도체 패키지 제조 방법이 제공된다.According to another aspect of the invention, providing a package substrate having a pair of through holes spaced apart from each other and a circuit pattern formed on one surface; And arranging a pair of image sensor chips so that the light-receiving regions to which light is incident are directed toward the pair of through holes, and mounting a pair of image sensor chips to cover the pair of through holes on one surface of the package substrate, respectively. There is provided a method of manufacturing a semiconductor package comprising the steps.

반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이전에, 패키지 기판의 일면에 이미지 센서 칩을 외부로부터 보호하는 댐을 형성하는 단계를 더 포함할 수 있다.The semiconductor package manufacturing method may further include forming a dam that protects the image sensor chip from the outside on one surface of the package substrate before the mounting of the pair of image sensor chips.

댐은 이미지 센서 칩의 수광 영역을 둘러싸도록 형성될 수 있다.The dam may be formed to surround the light receiving area of the image sensor chip.

반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에, 패키지 기판과 이미지 센서 칩 사이에 언더필 수지층을 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a semiconductor package may further include forming an underfill resin layer between the package substrate and the image sensor chip after the mounting of the pair of image sensor chips.

언더필 수지층은 이미지 센서 칩의 가장자리를 따라 형성될 수 있다.The underfill resin layer may be formed along the edge of the image sensor chip.

반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에, 패키지 기판의 일면에 한 쌍의 이미지 센서 칩이 매립되도록 몰딩재를 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a semiconductor package may further include forming a molding material such that after the mounting of the pair of image sensor chips, the pair of image sensor chips is embedded in one surface of the package substrate.

패키지 기판의 일면에는 회로 패턴과 연결되는 패드가 형성되며, 한 쌍의 이미지 센서 칩을 실장하는 단계는, 이미지 센서 칩의 전극과 패드를 본딩하는 단계를 포함할 수 있다.A pad connected to a circuit pattern is formed on one surface of the package substrate, and the mounting of the pair of image sensor chips may include bonding an electrode and a pad of the image sensor chip.

한 쌍의 이미지 센서 칩을 실장하는 단계는, 리플로우(reflow) 공정에 의하여 수행될 수 있다.The mounting of the pair of image sensor chips may be performed by a reflow process.

패드는 회로 패턴에 대해 돌출되도록 형성될 수 있다.The pad may be formed to protrude relative to the circuit pattern.

패키지 기판과 이미지 센서 칩은, 실리콘을 포함하는 재질로 이루어질 수 있다.The package substrate and the image sensor chip may be made of a material including silicon.

반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에, 패키지 기판의 타면에 한 쌍의 관통홀을 각각 커버하도록 한 쌍의 커버층을 적층하는 단계를 더 포함할 수 있다.The semiconductor package manufacturing method may further include stacking a pair of cover layers to cover a pair of through holes on the other surface of the package substrate after mounting the pair of image sensor chips.

커버층은 글래스를 포함하는 재질로 이루어질 수 있다.The cover layer may be made of a material including glass.

커버층의 표면에는 적외선 필터가 형성될 수 있다.An infrared filter may be formed on the surface of the cover layer.

반도체 패키지 제조 방법은, 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에, 패키지 기판의 일면에 회로 패턴과 전기적으로 연결되도록 연성인쇄회로기판을 적층하는 단계를 더 포함할 수 있다.
The semiconductor package manufacturing method may further include stacking the flexible printed circuit board on one surface of the package substrate so as to be electrically connected to the circuit pattern after the mounting of the pair of image sensor chips.

본 발명에 따르면, 이미지 센서 칩의 오염을 최소화하여 반도체 패키지의 신뢰성을 보다 향상시킬 수 있다.
According to the present invention, it is possible to minimize the contamination of the image sensor chip to further improve the reliability of the semiconductor package.

도 1은 본 발명의 일 실시예에 따른 3차원 이미지 센서 패키지를 나타낸 단면도.
도 2 및 도 3은 본 발명의 일 실시예에 따른 3차원 이미지 센서 패키지의 변형례를 각각 나타낸 단면도.
도 4는 본 발명의 다른 실시예에 따른 3차원 이미지 센서 패키지 제조 방법을 나타낸 순서도.
도 5 내지 도 10은 본 발명의 다른 실시예에 따른 3차원 이미지 센서 패키지 제조 방법의 각 공정을 나타낸 단면도.1 is a cross-sectional view showing a three-dimensional image sensor package according to an embodiment of the present invention.
2 and 3 are cross-sectional views showing modifications of the three-dimensional image sensor package according to an embodiment of the present invention, respectively.
Figure 4 is a flow chart showing a three-dimensional image sensor package manufacturing method according to another embodiment of the present invention.
5 to 10 are cross-sectional views showing each step of the manufacturing method of the three-dimensional image sensor package according to another embodiment of the present invention.

본 발명에 따른 반도체 패키지 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
An embodiment of a semiconductor package and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In describing the accompanying drawings, the same or corresponding components are assigned the same reference numbers, and duplicated thereto. The description will be omitted.

도 1은 본 발명의 일 실시예에 따른 3차원 이미지 센서 패키지(100)를 나타낸 단면도이다.1 is a cross-sectional view showing a three-dimensional image sensor package 100 according to an embodiment of the present invention.

본 실시예에 따르면, 도 1에 도시된 바와 같이, 패키지 기판(110), 이미지 센서 칩(140), 댐(150), 몰딩재(170), 커버층(180), 연성인쇄회로기판(190) 등으로 구성되는 반도체 패키지, 즉, 3차원 이미지 센서 패키지(100)가 제시된다.According to the present embodiment, as shown in FIG. 1, the package substrate 110, the image sensor chip 140, the dam 150, the molding material 170, the cover layer 180, and the flexible printed circuit board 190. A semiconductor package, that is, a three-dimensional image sensor package 100 is provided.

이와 같은 본 실시예에 따르면, 패키지 기판(110)에 관통홀(112)을 형성하고, 이미지 센서 칩(140)을 그 수광 영역(142)이 관통홀(112)을 향하도록 패키지 기판(110)에 실장함으로써, 이미지 센서 칩(140)의 오염을 최소화하여 3차원 이미지 센서 패키지(100)의 신뢰성을 보다 향상시킬 수 있다.According to the present exemplary embodiment, the through hole 112 is formed in the package substrate 110, and the package substrate 110 is positioned such that the light receiving region 142 faces the through hole 112 in the image sensor chip 140. By mounting in, the contamination of the image sensor chip 140 may be minimized to further improve the reliability of the 3D image sensor package 100.

3차원 이미지 센서 패키지(100)의 제조 공정에 있어 각종 파티클(particle) 등의 부산물이 발생될 수 있으며, 이러한 부산물은 3차원 이미지 센서 칩(140)의 수광 영역(142), 즉 픽셀 어레이(pixel array)의 마이크로 렌즈 상에 점착될 수 있다.By-products such as various particles may be generated in the manufacturing process of the three-dimensional image sensor package 100, and the by-products include the light receiving region 142 of the three-dimensional image sensor chip 140, that is, a pixel array. on the micro lenses of the array).

이에 대해 본 실시예의 경우, 이미지 센서 칩(140)의 수광 영역(142)이 관통홀(112)을 향하도록 배치됨으로써, 이미지 센서 칩(140)을 실장한 이후 수광 영역(142) 상에 존재하는 상술한 파티클 등 부산물을 관통홀(112)을 통해 보다 용이하게 제거할 수 있으므로, 결과적으로 이미지 센서 패키지(100)의 공정 중 오염을 최소화할 수 있다.In contrast, in the present exemplary embodiment, the light receiving region 142 of the image sensor chip 140 faces the through-hole 112 so that the light receiving region 142 is present on the light receiving region 142 after mounting the image sensor chip 140. Since the by-products such as the above-described particles can be more easily removed through the through hole 112, consequent contamination of the image sensor package 100 can be minimized.

이하, 도 1 내지 도 3을 참조하여, 본 실시예에 따른 3차원 이미지 센서 패키지(100)의 각 구성에 대하여 보다 구체적으로 설명하도록 한다.
Hereinafter, each configuration of the 3D image sensor package 100 according to the present embodiment will be described in more detail with reference to FIGS. 1 to 3.

도 1에 도시된 바와 같이, 패키지 기판(110)에는 서로 이격된 한 쌍의 관통홀(112)이 형성될 수 있다. 이러한 관통홀(112)은 이미지 센서 칩(140)의 수광 영역(142)에 대응되도록 예를 들어 사각 형상을 가질 수 있다. 이러한 관통홀(112)을 통해 외부로부터 빛이 이미지 센서 칩(140)의 수광 영역(142), 즉 픽셀 어레이로 수광되어 영상 신호로 변환될 수 있다.As illustrated in FIG. 1, a pair of through holes 112 spaced apart from each other may be formed in the package substrate 110. The through hole 112 may have a rectangular shape, for example, to correspond to the light receiving area 142 of the image sensor chip 140. Light may be received from the outside through the through hole 112 to the light receiving region 142 of the image sensor chip 140, that is, the pixel array, and may be converted into an image signal.

이 경우, 패키지 기판(110)은 이미지 센서 칩(140)과 마찬가지로, 실리콘(Si)으로 이루어질 수 있다. 이에 따라 패키지 기판(110)과 그에 실장되는 이미지 센서 칩(140)의 열팽창 계수가 동일하게 되므로, 외부 환경의 영향에 따라 패키지 기판(110)과 이미지 센서 칩(140)에 열팽창이 발생되는 경우에도 이들 간 접속이 안정적으로 유지될 수 있으므로, 결과적으로 3차원 이미지 센서 패키지(100)의 신뢰성이 향상될 수 있다.In this case, the package substrate 110 may be made of silicon (Si), similar to the image sensor chip 140. Accordingly, since the thermal expansion coefficients of the package substrate 110 and the image sensor chip 140 mounted thereon are the same, even when thermal expansion occurs in the package substrate 110 and the image sensor chip 140 under the influence of the external environment. Since the connection between them can be maintained stably, as a result, the reliability of the 3D image sensor package 100 can be improved.

본 실시예의 경우, 패키지 기판(110)이 실리콘으로 이루어진 경우를 일 예로서 설명하고 있으나, 실리콘 이외에도 회로 형성이 가능한 다양한 절연 기판을 패키지 기판(110)으로 사용할 수 있음은 물론이다.In the present embodiment, the case in which the package substrate 110 is made of silicon has been described as an example, but various insulating substrates capable of forming a circuit in addition to silicon may be used as the package substrate 110.

패키지 기판(110)의 일면, 즉 도 1을 기준으로 하면에는 회로 패턴(120) 및 이와 연결되는 패드(130)가 형성될 수 있다. 그리고 이러한 패드(130)는 도 1에 도시된 바와 같이 회로 패턴(120)에 대해 돌출된 구조를 가질 수 있다. 이 경우, 회로 패턴(120)은 재배선층(redistribution layer)일 수 있으며, 이에 따라 패키지 기판(110)은 재배선용 기판일 수 있다.On one surface of the package substrate 110, that is, based on FIG. 1, a circuit pattern 120 and a pad 130 connected thereto may be formed. The pad 130 may have a structure protruding from the circuit pattern 120 as shown in FIG. 1. In this case, the circuit pattern 120 may be a redistribution layer, and thus the package substrate 110 may be a redistribution substrate.

한 쌍의 이미지 센서 칩(140)은 실리콘 기판 등을 베이스로 형성될 수 있으며, 패키지 기판(110)의 일면, 즉 도 1을 기준으로 하면에 관통홀(112)의 위치에 대응되도록 각각 배치되어 이들 관통홀(112)을 커버하도록 실장될 수 있다. 이와 같이 이미지 센서 칩(140) 한 쌍을 모듈로 구성하여 하나로 패키징함으로써, 영상을 3차원적으로 획득 가능한 3차원 이미지 센서 패키지(100)를 구현할 수 있게 된다.The pair of image sensor chips 140 may be formed of a silicon substrate or the like, and are disposed to correspond to the positions of the through holes 112 on one surface of the package substrate 110, that is, the lower surface of FIG. 1. It may be mounted to cover these through holes 112. As described above, by configuring a pair of image sensor chips 140 as a module and packaging them as one, it is possible to implement a three-dimensional image sensor package 100 capable of three-dimensionally acquiring an image.

보다 구체적으로 한 쌍의 이미지 센서 칩(140)은, 도 1에 도시된 바와 같이, 패키지 기판(110)의 일면에 한 쌍의 관통홀(112)을 각각 커버하도록 실장되어 회로 패턴(120)과 전기적으로 연결될 수 있으며, 이미지 센서 칩(140)에서 빛이 입사되는 수광 영역(142), 즉 픽셀 어레이 영역은 한 쌍의 관통홀(112)을 각각 향하도록 배치되어, 상기 관통홀(112)을 통해 외부로부터 영상에 해당되는 빛을 수광할 수 있다. 이 경우 이미지 센서 칩(140)으로는 CMOS(complementary metal-oxide-semiconductor) 센서 등이 이용될 수 있다.In more detail, as illustrated in FIG. 1, the pair of image sensor chips 140 may be mounted to cover the pair of through holes 112 on one surface of the package substrate 110 so as to cover the circuit pattern 120. The light receiving region 142, that is, the pixel array region, to which light is incident on the image sensor chip 140 may be disposed to face the pair of through holes 112, respectively. The light corresponding to the image can be received from the outside. In this case, a complementary metal-oxide-semiconductor (CMOS) sensor may be used as the image sensor chip 140.

도 1에 도시된 바와 같이, 이러한 이미지 센서 칩(140)은 리플로우 공정을 통해 그 전극이 패드(130)와 본딩될 수 있다. 여기서, 리플로우 공정이란, 전극 상에 솔더볼(solder ball)이 형성되어 있는 반도체 칩을 패드(130)가 형성된 기판 상에 배치한 뒤, 리플로우 오븐(reflow oven)을 통해 이들에 열을 가함하여 솔더볼을 용융시킴으로써 반도체 칩의 전극과 기판의 패드(130)를 접합시키는 공정을 의미한다.As illustrated in FIG. 1, the electrode of the image sensor chip 140 may be bonded to the pad 130 through a reflow process. Here, the reflow process means that a semiconductor chip having solder balls formed on the electrodes is disposed on a substrate on which the pads 130 are formed, and then heat is applied to them through a reflow oven. By melting the solder ball refers to a process of bonding the electrode 130 of the semiconductor chip and the pad 130 of the substrate.

이러한 리플로우 공정에 의해 이미지 센서 칩(140)의 전극과 패키지 기판(110)의 패드(130)는 보다 정밀하게 정합될 수 있으므로, 이에 따라 3차원 이미지 센서 패키지(100)는 그 성능이 보다 향상될 수 있다.Due to this reflow process, the electrode of the image sensor chip 140 and the pad 130 of the package substrate 110 may be more precisely matched. Accordingly, the performance of the 3D image sensor package 100 may be improved. Can be.

즉, 3차원 이미지 센서 패키지(100)에 있어 이미지 센서 칩(140)을 정위치에 실장하는 것은 3차원 이미지 센서 패키지(100)의 성능 측면에서 핵심적인 사항으로서, 이와 같이 리플로우 공정에 의해 이미지 센서 칩(140)을 실장하게 되면, 플립칩 등의 방식에 의하는 경우에 비해 패드(130)와 보다 정밀하게 정합될 수 있으므로, 결과적으로 3차원 이미지 센서 패키지(100)의 제품 성능을 향상시킬 수 있다.That is, in the 3D image sensor package 100, mounting the image sensor chip 140 in position is a key point in terms of performance of the 3D image sensor package 100, and thus, the image is processed by the reflow process. When the sensor chip 140 is mounted, the sensor chip 140 may be more precisely matched with the pad 130 as compared with the flip chip method. As a result, the product performance of the 3D image sensor package 100 may be improved. Can be.

또한, 패키지 기판(110) 상에 돌출된 패드(130, UBM, under bump metal)의 배치 설계시, 패키지 기판(110)과 이미지 센서 칩(140)의 열팽창 계수를 고려하여 패드(130)의 위치에 서멀 오프셋(thermal offset)을 적용하는 경우, 이미지 센서 칩(140)의 전극과 패키지 기판(110)의 패드(130)는 상술한 리플로우 공정에 따라 예를 들어 +-3㎛ 오차 범위 내에서 보다 정밀하게 정합될 수 있다.In addition, when designing the arrangement of the pads 130 (UBM, under bump metal) protruding from the package substrate 110, the position of the pad 130 in consideration of the thermal expansion coefficient of the package substrate 110 and the image sensor chip 140. When the thermal offset is applied, the electrode of the image sensor chip 140 and the pad 130 of the package substrate 110 may be, for example, within a + -3 μm error range according to the reflow process described above. It can be matched more precisely.

댐(150)은 도 1에 도시된 바와 같이, 패키지 기판(110)의 일면과 이미지 센서 칩(140) 사이에 개재되어 이미지 센서 칩(140)을 외부로부터 보호할 수 있다. 이 경우 댐(150)은 이미지 센서 칩(140)의 수광 영역(142)을 둘러싸도록 형성될 수 있다.As illustrated in FIG. 1, the dam 150 may be interposed between one surface of the package substrate 110 and the image sensor chip 140 to protect the image sensor chip 140 from the outside. In this case, the dam 150 may be formed to surround the light receiving area 142 of the image sensor chip 140.

즉, 관통홀(112)의 주위를 따라 그 형상에 대응되도록 사각 고리 구조의 댐(150)을 형성함으로써, 이미지 센서 칩(140)의 수광 영역(142), 즉 픽셀 어레이 영역을 외부로부터 차단할 수 있으므로, 이미지 센서 칩(140) 수광 영역(142)의 보다 효과적인 보호가 가능하게 된다. 이 경우, 댐(150)은 수지, 메탈 등과 같은 다양한 물질로 이루어질 수 있다.That is, by forming the dam 150 having a rectangular ring structure along the periphery of the through hole 112, the light receiving area 142, that is, the pixel array area of the image sensor chip 140 may be blocked from the outside. Therefore, more effective protection of the light receiving region 142 of the image sensor chip 140 is possible. In this case, the dam 150 may be made of various materials such as resin and metal.

몰딩재(170)는 도 1에 도시된 바와 같이, 한 쌍의 이미지 센서 칩(140)이 매립되도록 패키지 기판(110)의 일면에 형성될 수 있다. 이와 같이 패키지 기판(110)의 일면, 즉 하면에 몰딩재(170)를 형성하여 한 쌍의 이미지 센서 칩(140)을 매립시킴으로써, 이들 이미지 센서 칩(140)을 외부로부터 보호할 수 있음은 물론이고, 이와 함께 3차원 이미지 센서 패키지(100) 전체의 기계적 강성을 향상시킬 수 있다.As shown in FIG. 1, the molding material 170 may be formed on one surface of the package substrate 110 to embed a pair of image sensor chips 140. As such, by forming the molding member 170 on one surface of the package substrate 110, that is, the bottom surface, and embedding the pair of image sensor chips 140, the image sensor chips 140 may be protected from the outside. In addition, the mechanical rigidity of the entire 3D image sensor package 100 may be improved.

상술한 바와 같이 패키지 기판(110)이 실리콘으로 이루어지는 경우에도 몰딩재(170)를 이용하여 기계적 강성을 효과적으로 보완할 수 있으므로, 실리콘의 재질 특성에 의해 패키지 기판(110)의 기계적 강도가 저감되는 것을 방지할 수 있다.As described above, even when the package substrate 110 is made of silicon, the mechanical rigidity can be effectively compensated by using the molding material 170, and thus, the mechanical strength of the package substrate 110 is reduced by the material properties of silicon. It can prevent.

커버층(180)은 도 1에 도시된 바와 같이, 한 쌍의 관통홀(112)을 각각 커버하도록 패키지 기판(110)의 타면, 즉 상면에 적층될 수 있다. 이 경우 커버층(180)은 글래스 등과 같은 투명 재질로 이루어져, 외부로부터 빛을 통과시켜 이미지 센서 칩(140)에 전달할 수 있다.As illustrated in FIG. 1, the cover layer 180 may be stacked on the other surface, that is, the upper surface of the package substrate 110 to cover the pair of through holes 112, respectively. In this case, the cover layer 180 may be made of a transparent material such as glass, and may transmit light from the outside to the image sensor chip 140.

이와 같이 커버층(180)에 의해 패키지 기판(110)의 상면이 커버됨으로써, 이미지 센서 칩(140)의 수광 영역(142), 즉 픽셀 어레이 영역은 이미지 센서 칩(140)의 기판 부분과 댐(150), 및 커버층(180)에 의해 외부 공간과 차단되어 보호될 수 있다.As such, the upper surface of the package substrate 110 is covered by the cover layer 180, so that the light receiving region 142, that is, the pixel array region, of the image sensor chip 140 may be formed of the substrate portion and the dam of the image sensor chip 140. 150 and the cover layer 180 may be blocked and protected from the external space.

커버층(180)의 표면에는 도 1에 도시된 바와 같이, 적외선 필터(182)가 형성될 수 있다. 이러한 적외선 필터(182)를 이용함으로써 이미지 센서 칩(140)으로 입사되는 이미지 중 불필요한 노이즈(noise)를 제거할 수 있다.As shown in FIG. 1, an infrared filter 182 may be formed on the surface of the cover layer 180. By using the infrared filter 182, unnecessary noise in the image incident to the image sensor chip 140 may be removed.

연성인쇄회로기판(190)은 도 1에 도시된 바와 같이, 회로 패턴(120)과 전기적으로 연결되도록 패키지 기판(110)의 일면, 즉 하면 상에 적층될 수 있다. 즉 연성인쇄회로기판(190)은 패키지 기판(110)의 회로 패턴(120) 일측에 형성된 단자를 통해 전기적으로 접속됨으로써, 외부 장치와의 I/O(input/output)가 구현될 수 있다.As shown in FIG. 1, the flexible printed circuit board 190 may be stacked on one surface, that is, the bottom surface of the package substrate 110 to be electrically connected to the circuit pattern 120. That is, the flexible printed circuit board 190 may be electrically connected through a terminal formed on one side of the circuit pattern 120 of the package substrate 110, so that input / output (I / O) with an external device may be realized.

한편, 도면에 도시되지는 않았으나, 패키지 기판(110)의 하면에는 이미지 처리부가 구비될 수 있다. 이미지 처리부는 상술한 이미지 센서 칩(140)을 통해 전기적 영상 신호로 변환된 이미지를 저장, 편집, 전송, 복원 및 삭제 처리를 할 수 있다.
Although not shown in the drawing, an image processor may be provided on the bottom surface of the package substrate 110. The image processor may store, edit, transmit, restore, and delete an image converted into an electrical image signal through the image sensor chip 140 described above.

이어서, 도 2 및 도 3을 참조하여, 상술한 실시예에 따른 3차원 이미지 센서 패키지(100)의 변형례에 대해 설명한다.Next, a modification of the 3D image sensor package 100 according to the above-described embodiment will be described with reference to FIGS. 2 and 3.

도 2 및 도 3은 본 발명의 일 실시예에 따른 3차원 이미지 센서 패키지(100)의 변형례를 각각 나타낸 단면도이다.2 and 3 are cross-sectional views showing modified examples of the three-dimensional image sensor package 100 according to an embodiment of the present invention.

도 2의 경우, 패키지 기판(110)과 이미지 센서 칩(140) 사이에 언더필 수지층(160)이 개재된다는 점에서, 전술한 실시예와 차이가 있다. 이 경우, 언더필 수지층(160)은 이미지 센서 칩(140)의 가장자리를 따라 형성될 수 있다.2, the underfill resin layer 160 is interposed between the package substrate 110 and the image sensor chip 140, which is different from the above-described embodiment. In this case, the underfill resin layer 160 may be formed along the edge of the image sensor chip 140.

이와 같이 본 변형례의 경우, 이미지 센서 칩(140)이 매립되도록 전체적으로 몰딩재(170)를 형성하는 것이 아니라, 이미지 센서 칩(140)의 가장자리를 따라 언더필 수지층(160), 소위 사이드필(side-fill) 수지층을 형성함으로써, 적은 양의 수지를 이용하여 3차원 이미지 센서 패키지(100)의 기계적 신뢰성을 향상시킬 수 있게 된다.In this modified example, the molding material 170 is not formed as a whole so that the image sensor chip 140 is embedded, but the underfill resin layer 160 and the so-called sidefills are formed along the edges of the image sensor chip 140. By forming the side-fill resin layer, it is possible to improve the mechanical reliability of the three-dimensional image sensor package 100 using a small amount of resin.

도 3의 경우, 패키지 기판(110)의 상면의 커버층(180)이 생략된다는 점에서 전술한 실시예와 차이가 있다. 도 3에 도시된 바와 같이 3차원 이미지 센서 패키지(100)를 이용하여 카메라 모듈을 구성하는 경우, 패키지 기판(110)의 상면에는 렌즈(12) 및 적외선 필터(14)를 포함하는 렌즈 어셈블리(10)가 결합될 수 있으므로, 이와 같이 패키지 기판(110)의 상면 상에 별도의 커버층(180)을 적층하지 않을 수도 있다.
3 differs from the above-described embodiment in that the cover layer 180 of the upper surface of the package substrate 110 is omitted. When the camera module is configured using the 3D image sensor package 100 as shown in FIG. 3, the lens assembly 10 including a lens 12 and an infrared filter 14 on an upper surface of the package substrate 110. ) May be combined, and thus a separate cover layer 180 may not be stacked on the upper surface of the package substrate 110.

다음으로, 도 4 내지 도 10을 참조하여, 본 발명의 다른 측면에 따른 3차원 이미지 센서 패키지(200) 제조 방법에 대해 설명하도록 한다.Next, referring to FIGS. 4 to 10, a method of manufacturing the 3D image sensor package 200 according to another aspect of the present invention will be described.

도 4는 본 발명의 다른 실시예에 따른 3차원 이미지 센서 패키지(200) 제조 방법을 나타낸 순서도이다. 도 5 내지 도 10은 본 발명의 다른 실시예에 따른 3차원 이미지 센서 패키지(200) 제조 방법의 각 공정을 나타낸 단면도이다.4 is a flowchart illustrating a method of manufacturing a 3D image sensor package 200 according to another embodiment of the present invention. 5 to 10 are cross-sectional views illustrating each process of the method of manufacturing the 3D image sensor package 200 according to another embodiment of the present invention.

본 실시예에 따르면, 도 4 내지 도 10에 도시된 바와 같이, 한 쌍의 관통홀(212)이 형성되고 회로 패턴(220) 및 패드(230)가 형성된 패키지 기판(210)을 제공하는 단계(S110), 패키지 기판(210)의 일면에 댐(250)을 형성하는 단계(S120), 수광 영역(242)이 한 쌍의 관통홀(212)을 각각 향하도록 한 쌍의 이미지 센서 칩(240)을 패키지 기판(210) 일면의 관통홀(212) 상에 실장하는 단계(S130), 패키지 기판(210)의 타면에 한 쌍의 커버층(280)을 적층하는 단계(S140), 패키지 기판(210)의 일면에 몰딩재(270)를 형성하는 단계(S150), 및 패키지 기판(210)의 일면에 연성인쇄회로기판(290)을 적층하는 단계(S160)를 포함하는 3차원 이미지 센서 패키지(200) 제조 방법이 제시된다.According to the present embodiment, as shown in FIGS. 4 to 10, providing a package substrate 210 in which a pair of through holes 212 are formed and a circuit pattern 220 and a pad 230 are formed ( S110, forming the dam 250 on one surface of the package substrate 210 (S120), and the pair of image sensor chips 240 so that the light receiving region 242 faces the pair of through holes 212, respectively. Is mounted on the through hole 212 on one surface of the package substrate 210 (S130), stacking a pair of cover layers 280 on the other surface of the package substrate 210 (S140), and the package substrate 210. Forming a molding material 270 on one surface (S150), and stacking the flexible printed circuit board 290 on one surface of the package substrate 210 (S160). ) The manufacturing method is provided.

본 실시예의 경우, 3차원 이미지 센서 패키지(200)를 이루는 각 구성에 대한 구조 및 기능, 작용은 전술한 실시예들과 동일 또는 유사하므로, 이에 대한 설명은 생략하고 이하 도 4 내지 도 10을 참조하여, 본 실시예에 따른 3차원 이미지 센서 패키지(200)의 제조 방법을 중심으로 본 실시예에 대해 설명하도록 한다.
In the present embodiment, since the structure, function, and operation of each component of the 3D image sensor package 200 are the same or similar to those of the above-described embodiments, a description thereof will be omitted and the following description will be made with reference to FIGS. 4 to 10. Thus, the present embodiment will be described based on the manufacturing method of the 3D image sensor package 200 according to the present embodiment.

먼저, 도 5에 도시된 바와 같이, 서로 이격된 한 쌍의 관통홀(212)이 형성되고 일면에 회로 패턴(220) 및 패드(230)가 형성된 패키지 기판(210)을 제공한다(S110). 실리콘 등으로 이루어진 패키지 기판(210)에 건식 또는 습식 식각에 의해 한 쌍의 관통홀(212)을 형성할 수 있다.First, as shown in FIG. 5, a pair of through holes 212 spaced apart from each other are formed and a package substrate 210 having a circuit pattern 220 and a pad 230 formed on one surface thereof is provided (S110). A pair of through holes 212 may be formed in the package substrate 210 made of silicon by dry or wet etching.

그리고 이러한 패키지 기판(210)의 일면, 즉 도 5를 기준으로 상면에 포토리소그래피 방식에 의해 회로 패턴(220)이 형성될 영역 이외의 영역에 도금 레지스트를 형성한 뒤, 도금 등의 방식으로 도금 레지스트가 형성되지 않은 영역에 도금 등의 방식으로 회로 패턴(220)을 형성하고, 이와 동시에 패드(230)를 형성할 수 있다.Then, a plating resist is formed on one surface of the package substrate 210, that is, on the upper surface of the package substrate 210 except for a region where the circuit pattern 220 is to be formed by a photolithography method, and then the plating resist is formed by plating or the like. The circuit pattern 220 may be formed in the region where the is not formed by, for example, plating, and the pad 230 may be formed at the same time.

이 경우, 회로 패턴(220)을 형성한 뒤, 회로 패턴(220) 상에 패드(230)가 형성될 부분을 제외하고 도금 레지스트를 추가로 형성하고, 추가적인 도금을 통해 회로 패턴(220)에 대해 돌출된 구조의 패드(230)를 형성할 수 있다.In this case, after the circuit pattern 220 is formed, an additional plating resist is formed on the circuit pattern 220 except for a portion where the pad 230 is to be formed, and the additional plating is performed on the circuit pattern 220. A pad 230 having a protruding structure may be formed.

다음으로, 도 6에 도시된 바와 같이, 패키지 기판(210)의 일면에 이미지 센서 칩(240)을 외부로부터 보호하는 댐(250)을 형성한다(S120). 수지, 메탈 등을 이용하여 패키지 기판(210) 상에 관통홀(212) 주위를 따라 사각 고리 구조의 댐(250)을 형성할 수 있다. 이 경우 댐(250)은 스크린 프린팅, 잉크젯 프린팅 등과 같은 다양한 방식에 의해 형성될 수 있다.Next, as shown in FIG. 6, a dam 250 is formed on one surface of the package substrate 210 to protect the image sensor chip 240 from the outside (S120). A dam 250 having a rectangular ring structure may be formed on the package substrate 210 along the periphery of the through hole 212 using a resin, a metal, or the like. In this case, the dam 250 may be formed by various methods such as screen printing and inkjet printing.

다음으로, 도 7에 도시된 바와 같이, 수광 영역(242)이 한 쌍의 관통홀(212)을 각각 향하도록 한 쌍의 이미지 센서 칩(240)을 배치하고, 패키지 기판(210)의 일면에 한 쌍의 관통홀(212)을 각각 커버하도록 한 쌍의 이미지 센서 칩(240)을 실장한다(S130). 전극에 솔더볼 등이 형성된 이미지 센서 칩(240)의 수광 영역(242), 즉 픽셀 어레이 영역이 관통홀(212)을 통해 노출되도록 이미지 센서 칩(240)을 패키지 기판(210)의 일면, 즉, 도 7을 기준으로 상면에 적층하고 리플로우 공정을 통해 이미지 센서 칩(240)의 전극와 패키지 기판(210)의 패드(230)를 본딩할 수 있다.Next, as shown in FIG. 7, the pair of image sensor chips 240 are disposed so that the light receiving regions 242 face the pair of through holes 212, and are disposed on one surface of the package substrate 210. A pair of image sensor chips 240 are mounted to cover the pair of through holes 212 (S130). On one surface of the package substrate 210, that is, the image sensor chip 240 is exposed so that the light receiving region 242, that is, the pixel array region, of the image sensor chip 240 having the solder ball or the like formed on the electrode is exposed through the through hole 212. The electrode of the image sensor chip 240 and the pad 230 of the package substrate 210 may be bonded to each other by laminating the upper surface with reference to FIG. 7.

상술한 바와 같이, 리플로우 공정을 이용함으로써, 이미지 센서 칩(240)을 패드(230) 상에 보다 정밀하게 정합할 수 있으므로, 결과적으로 3차원 이미지 센서 패키지(200)의 성능을 보다 향상시킬 수 있게 된다.As described above, by using the reflow process, the image sensor chip 240 can be more precisely matched on the pad 230, and as a result, the performance of the 3D image sensor package 200 can be further improved. Will be.

다음으로, 도 8에 도시된 바와 같이, 패키지 기판(210)의 타면에 한 쌍의 관통홀(212)을 각각 커버하도록 적외선 필터(282)가 형성된 한 쌍의 커버층(280)을 적층한다(S140). 이러한 커버층(280)을 적층하기 이전에, 이미지 센서 칩(240)의 수광 영역(242) 상에 존재하는 각종 파티클 등의 부산물을 관통홀(212)을 통해 제거할 수 있다. 이에 따라 결과적으로 이미지 센서 패키지(200)의 제조 공정 중 일어날 수 있는 오염을 최소화할 수 있다.Next, as shown in FIG. 8, a pair of cover layers 280 having an infrared filter 282 formed on the other surface of the package substrate 210 to cover each pair of through holes 212 are laminated ( S140). Before stacking the cover layer 280, by-products such as various particles existing on the light receiving region 242 of the image sensor chip 240 may be removed through the through hole 212. As a result, contamination that may occur during the manufacturing process of the image sensor package 200 may be minimized.

상술한 바와 같이 패키지 기판(210)의 타면에는 렌즈 어셈블리(도 3의 10)가 장착될 수 있으므로, 이와 같은 커버층(280)은 생략될 수도 있다(도 3 참조).As described above, since the lens assembly (10 of FIG. 3) may be mounted on the other surface of the package substrate 210, the cover layer 280 may be omitted (see FIG. 3).

다음으로, 도 9에 도시된 바와 같이, 패키지 기판(210)의 일면에 한 쌍의 이미지 센서 칩(240)이 매립되도록 몰딩재(270)를 형성한다(S150). 이미지 센서 칩(240)의 보호와 3차원 이미지 센서 패키지(200)의 기계적 강성을 향상시키기 위해 패키지 기판(210)의 상면에 몰딩재(270)를 형성할 수 있다. 이러한 몰딩재(270)는 에폭시 등의 수지로 이루어질 수 있다.Next, as shown in FIG. 9, a molding member 270 is formed to embed a pair of image sensor chips 240 on one surface of the package substrate 210 (S150). In order to protect the image sensor chip 240 and improve the mechanical rigidity of the 3D image sensor package 200, the molding material 270 may be formed on the upper surface of the package substrate 210. The molding material 270 may be made of a resin such as epoxy.

상술한 바와 같이 몰딩재(270) 대신 패키지 기판(210)과 이미지 센서 칩(240) 사이에 이미지 센서 칩(240)의 가장자리를 따라 언더필 수지층(도 2의 160)이 형성될 수도 있으며(도 2 참조), 이러한 경우에도 패키지 기판(210)과 이미지 센서 칩(240) 간의 기계적 접속 신뢰성이 충분히 확보될 수 있다.As described above, an underfill resin layer (160 in FIG. 2) may be formed between the package substrate 210 and the image sensor chip 240 along the edge of the image sensor chip 240 instead of the molding material 270 (FIG. 2), even in this case, the mechanical connection reliability between the package substrate 210 and the image sensor chip 240 may be sufficiently secured.

한편, 웨이퍼 단위에서 패키지 기판(210)에 한 쌍의 이미지 센서 칩(240)을 다수 실장하여 다수의 3차원 이미지 센서 패키지(200)를 동시에 제조할 수 있으며, 이 경우에는 이들 다수의 3차원 이미지 센서 패키지(200)를 다이싱(dicing) 공정 등을 통해 각 단위 패키지로 분리하는 공정이 추가로 수행될 수 있다.Meanwhile, a plurality of three-dimensional image sensor packages 200 may be simultaneously manufactured by mounting a plurality of pairs of image sensor chips 240 on a package substrate 210 in a wafer unit, and in this case, a plurality of three-dimensional images. A process of separating the sensor package 200 into each unit package through a dicing process may be further performed.

다음으로, 도 10에 도시된 바와 같이, 패키지 기판(210)의 일면에 회로 패턴(220)과 전기적으로 연결되도록 연성인쇄회로기판(290)을 적층한다(S160). 외부 장치와 의 I/O를 구현하기 위해 연성인쇄회로기판(290)이 패키지 기판(210)에 접합될 수 있다.
Next, as shown in FIG. 10, the flexible printed circuit board 290 is stacked on one surface of the package substrate 210 to be electrically connected to the circuit pattern 220 (S160). The flexible printed circuit board 290 may be bonded to the package substrate 210 to implement I / O with an external device.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

10: 렌즈 어셈블리(lens assembly)
12: 렌즈
14: 적외선 필터
100: 3차원 이미지 센서 패키지
110: 패키지 기판
112: 관통홀
120: 회로 패턴
130: 패드
140: 이미지 센서 칩
142: 수광 영역
150: 댐
160: 언더필 수지층
170: 몰딩재
180: 커버층
182: 적외선 필터
190: 연성인쇄회로기판
200: 3차원 이미지 센서 패키지
210: 패키지 기판
212: 관통홀
220: 회로 패턴
230: 패드
240: 이미지 센서 칩
242: 수광 영역
250: 댐
270: 몰딩재
280: 커버층
282: 적외선 필터
290: 연성인쇄회로기판10: lens assembly
12: Lens
14: infrared filter
100: 3D image sensor package
110: package substrate
112: through hole
120: circuit pattern
130: pad
140: image sensor chip
142: light receiving area
150: Dam
160: underfill resin layer
170: molding material
180: cover layer
182: infrared filter
190: flexible printed circuit board
200: 3D image sensor package
210: package substrate
212: through hole
220: circuit pattern
230: pad
240: image sensor chip
242: light receiving area
250: dam
270: molding material
280: cover layer
282: infrared filter
290: flexible printed circuit board

Claims (27)

서로 이격된 한 쌍의 관통홀이 형성된 패키지 기판;
상기 패키지 기판의 일면에 형성된 회로 패턴; 및
상기 패키지 기판의 일면에 상기 한 쌍의 관통홀을 각각 커버하도록 실장되어 상기 회로 패턴과 전기적으로 연결되며, 빛이 입사되는 수광 영역이 상기 한 쌍의 관통홀을 각각 향하도록 배치된 한 쌍의 이미지 센서 칩을 포함하는 반도체 패키지.
A package substrate having a pair of through holes spaced apart from each other;
A circuit pattern formed on one surface of the package substrate; And
A pair of images mounted on one surface of the package substrate so as to cover the pair of through holes, respectively, and electrically connected to the circuit pattern, and a light receiving area through which light is incident to the pair of through holes respectively; A semiconductor package containing a sensor chip.
제1항에 있어서,
상기 패키지 기판의 일면과 상기 이미지 센서 칩 사이에 개재되어 상기 이미지 센서 칩을 외부로부터 보호하는 댐(dam)을 더 포함하는 반도체 패키지.
The method of claim 1,
And a dam interposed between one surface of the package substrate and the image sensor chip to protect the image sensor chip from the outside.
제2항에 있어서,
상기 댐은 상기 이미지 센서 칩의 상기 수광 영역을 둘러싸도록 형성되는 것을 특징으로 하는 반도체 패키지.
The method of claim 2,
And the dam is formed to surround the light receiving area of the image sensor chip.
제1항에 있어서,
상기 패키지 기판과 상기 이미지 센서 칩 사이에 개재되는 언더필(under-fill) 수지층을 더 포함하는 반도체 패키지.
The method of claim 1,
The semiconductor package further comprises an under-fill resin layer interposed between the package substrate and the image sensor chip.
제4항에 있어서,
상기 언더필 수지층은 상기 이미지 센서 칩의 가장자리를 따라 형성되는 것을 특징으로 하는 반도체 패키지.
5. The method of claim 4,
The underfill resin layer is formed along the edge of the image sensor chip.
제1항에 있어서,
상기 한 쌍의 이미지 센서 칩이 매립되도록 상기 패키지 기판의 일면에 형성되는 몰딩재를 더 포함하는 반도체 패키지.
The method of claim 1,
And a molding material formed on one surface of the package substrate so that the pair of image sensor chips are embedded.
제1항에 있어서,
상기 회로 패턴과 연결되도록 상기 패키지 기판의 일면에 형성되는 패드를 더 포함하며,
상기 이미지 센서 칩의 전극은 상기 패드와 본딩되는 것을 특징으로 하는 반도체 패키지.
The method of claim 1,
Further comprising a pad formed on one surface of the package substrate to be connected to the circuit pattern,
And an electrode of the image sensor chip is bonded to the pad.
제7항에 있어서,
상기 패드는 상기 회로 패턴에 대해 돌출되도록 형성되는 것을 특징으로 하는 반도체 패키지.
The method of claim 7, wherein
And the pad is formed to protrude from the circuit pattern.
제1항에 있어서,
상기 패키지 기판과 상기 이미지 센서 칩은, 실리콘(Si)을 포함하는 재질로 이루어지는 것을 특징으로 하는 반도체 패키지.
The method of claim 1,
The package substrate and the image sensor chip, the semiconductor package, characterized in that made of a material containing silicon (Si).
제1항에 있어서,
상기 한 쌍의 관통홀을 각각 커버하도록 상기 패키지 기판의 타면에 적층되는 한 쌍의 커버층을 더 포함하는 반도체 패키지.
The method of claim 1,
And a pair of cover layers stacked on the other surface of the package substrate to cover the pair of through holes, respectively.
제10항에 있어서,
상기 커버층은 글래스(glass)를 포함하는 재질로 이루어지는 것을 특징으로 하는 반도체 패키지.
The method of claim 10,
The cover layer is a semiconductor package, characterized in that made of a material containing glass (glass).
제10항에 있어서,
상기 커버층의 표면에는 적외선 필터(IR filter)가 형성되는 것을 특징으로 하는 반도체 패키지.
The method of claim 10,
An infrared filter (IR filter) is formed on the surface of the cover layer.
제1항에 있어서,
상기 회로 패턴과 전기적으로 연결되는 연성인쇄회로기판을 더 포함하는 반도체 패키지.
The method of claim 1,
And a flexible printed circuit board electrically connected to the circuit pattern.
서로 이격된 한 쌍의 관통홀이 형성되고 일면에 회로 패턴이 형성된 패키지 기판을 제공하는 단계; 및
빛이 입사되는 수광 영역이 상기 한 쌍의 관통홀을 각각 향하도록 한 쌍의 이미지 센서 칩을 배치하고, 상기 패키지 기판의 일면에 상기 한 쌍의 관통홀을 각각 커버하도록 상기 한 쌍의 이미지 센서 칩을 실장하는 단계를 포함하는 반도체 패키지 제조 방법.
Providing a package substrate having a pair of through holes spaced apart from each other and having a circuit pattern formed on one surface thereof; And
The pair of image sensor chips are disposed so that the light-receiving region to which light is incident is directed toward the pair of through holes, and the pair of image sensor chips respectively cover the pair of through holes on one surface of the package substrate. The semiconductor package manufacturing method comprising the step of mounting.
제14항에 있어서,
상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이전에,
상기 패키지 기판의 일면에 상기 이미지 센서 칩을 외부로부터 보호하는 댐을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
15. The method of claim 14,
Before the mounting of the pair of image sensor chips,
And forming a dam on one surface of the package substrate to protect the image sensor chip from the outside.
제15항에 있어서,
상기 댐은 상기 이미지 센서 칩의 상기 수광 영역을 둘러싸도록 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
16. The method of claim 15,
And wherein the dam is formed to surround the light receiving area of the image sensor chip.
제14항에 있어서,
상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에,
상기 패키지 기판과 상기 이미지 센서 칩 사이에 언더필 수지층을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
15. The method of claim 14,
After mounting the pair of image sensor chips,
And forming an underfill resin layer between the package substrate and the image sensor chip.
제17항에 있어서,
상기 언더필 수지층은 상기 이미지 센서 칩의 가장자리를 따라 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
18. The method of claim 17,
The underfill resin layer is a semiconductor package manufacturing method, characterized in that formed along the edge of the image sensor chip.
제14항에 있어서,
상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에,
상기 패키지 기판의 일면에 상기 한 쌍의 이미지 센서 칩이 매립되도록 몰딩재를 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
15. The method of claim 14,
After mounting the pair of image sensor chips,
And forming a molding material to embed the pair of image sensor chips on one surface of the package substrate.
제14항에 있어서,
상기 패키지 기판의 일면에는 상기 회로 패턴과 연결되는 패드가 형성되며,
상기 한 쌍의 이미지 센서 칩을 실장하는 단계는,
상기 이미지 센서 칩의 전극과 상기 패드를 본딩하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
15. The method of claim 14,
Pads connected to the circuit pattern are formed on one surface of the package substrate,
Mounting the pair of image sensor chips,
Bonding the pad and the electrode of the image sensor chip.
제20항에 있어서,
상기 한 쌍의 이미지 센서 칩을 실장하는 단계는, 리플로우(reflow) 공정에 의하여 수행되는 것을 특징으로 하는 반도체 패키지 제조 방법.
21. The method of claim 20,
The mounting of the pair of image sensor chips is a semiconductor package manufacturing method, characterized in that performed by a reflow (reflow) process.
제20항에 있어서,
상기 패드는 상기 회로 패턴에 대해 돌출되도록 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
21. The method of claim 20,
And the pad is formed to protrude from the circuit pattern.
제14항에 있어서,
상기 패키지 기판과 상기 이미지 센서 칩은, 실리콘을 포함하는 재질로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
15. The method of claim 14,
The package substrate and the image sensor chip, the semiconductor package manufacturing method, characterized in that made of a material containing silicon.
제14항에 있어서,
상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에,
상기 패키지 기판의 타면에 상기 한 쌍의 관통홀을 각각 커버하도록 한 쌍의 커버층을 적층하는 단계를 더 포함하는 반도체 패키지 제조 방법.
15. The method of claim 14,
After mounting the pair of image sensor chips,
And stacking a pair of cover layers on the other surface of the package substrate to cover the pair of through holes, respectively.
제24항에 있어서,
상기 커버층은 글래스를 포함하는 재질로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
25. The method of claim 24,
The cover layer is a semiconductor package manufacturing method, characterized in that made of a material containing glass.
제24항에 있어서,
상기 커버층의 표면에는 적외선 필터가 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
25. The method of claim 24,
Infrared filter is formed on the surface of the cover layer, characterized in that the semiconductor package manufacturing method.
제14항에 있어서,
상기 한 쌍의 이미지 센서 칩을 실장하는 단계 이후에,
상기 패키지 기판의 일면에 상기 회로 패턴과 전기적으로 연결되도록 연성인쇄회로기판을 적층하는 단계를 더 포함하는 반도체 패키지 제조 방법.15. The method of claim 14,
After mounting the pair of image sensor chips,
Stacking a flexible printed circuit board on one surface of the package substrate to be electrically connected to the circuit pattern.
KR1020110071909A 2011-07-20 2011-07-20 Semiconductor package using a redistribution substrate and method for manufacturing the same KR101232886B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110071909A KR101232886B1 (en) 2011-07-20 2011-07-20 Semiconductor package using a redistribution substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110071909A KR101232886B1 (en) 2011-07-20 2011-07-20 Semiconductor package using a redistribution substrate and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130011035A true KR20130011035A (en) 2013-01-30
KR101232886B1 KR101232886B1 (en) 2013-02-13

Family

ID=47840076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071909A KR101232886B1 (en) 2011-07-20 2011-07-20 Semiconductor package using a redistribution substrate and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101232886B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459601B1 (en) * 2013-02-21 2014-11-07 한국과학기술원 Infrared sensor module and method of manufacturing the same
KR20170015632A (en) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 Organic light emitting display device
KR20170130381A (en) * 2015-03-26 2017-11-28 인텔 코포레이션 How to build an integrated package structure with a low Z-height 3D camera
CN118412286A (en) * 2024-07-04 2024-07-30 成都派奥科技有限公司 Substrate chip mounting hole site pollution problem solving method and sintering tool

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119006A (en) * 1999-10-19 2001-04-27 Sony Corp Imaging device and manufacturing method therefor
JP2004172432A (en) 2002-11-21 2004-06-17 Olympus Corp Solid-state image sensing device
KR20050116760A (en) * 2004-06-08 2005-12-13 (주) 윈팩 Package for image sensor
JP2008124923A (en) * 2006-11-14 2008-05-29 Matsushita Electric Works Ltd Camera module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459601B1 (en) * 2013-02-21 2014-11-07 한국과학기술원 Infrared sensor module and method of manufacturing the same
KR20170130381A (en) * 2015-03-26 2017-11-28 인텔 코포레이션 How to build an integrated package structure with a low Z-height 3D camera
KR20170015632A (en) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 Organic light emitting display device
KR20210135470A (en) * 2015-07-29 2021-11-15 엘지디스플레이 주식회사 Organic light emitting display device
CN118412286A (en) * 2024-07-04 2024-07-30 成都派奥科技有限公司 Substrate chip mounting hole site pollution problem solving method and sintering tool

Also Published As

Publication number Publication date
KR101232886B1 (en) 2013-02-13

Similar Documents

Publication Publication Date Title
US20220375985A1 (en) Electronic device package and fabricating method thereof
CN108735770B (en) Semiconductor package
JP4198072B2 (en) Semiconductor device, module for optical device, and method for manufacturing semiconductor device
US8536672B2 (en) Image sensor package and fabrication method thereof
KR100724194B1 (en) FBGA and COB Package Structure for Image Sensor
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
TWI686937B (en) Methods of forming image sensor integrated circuit packages
US9455358B2 (en) Image pickup module and image pickup unit
US10157875B2 (en) Chip package and method for forming the same
US7589422B2 (en) Micro-element package having a dual-thickness substrate and manufacturing method thereof
US9419047B2 (en) Image sensor device with aligned IR filter and dielectric layer and related methods
US9716193B2 (en) Integrated optical sensor module
TW201803056A (en) Semiconductor package and manufacturing method thereof
CN102386192B (en) Method of manufacturing optical sensor, optical sensor, and camera including optical sensor
US8384174B2 (en) Chip package
KR101232886B1 (en) Semiconductor package using a redistribution substrate and method for manufacturing the same
JP5010661B2 (en) Electronic device and method for manufacturing electronic device
JP2009267122A (en) Semiconductor device
JP2007129164A (en) Module for optical apparatus, method of manufacturing same, and structure
JP7389029B2 (en) Solid-state imaging device, electronic device, and manufacturing method of solid-state imaging device
US9059058B2 (en) Image sensor device with IR filter and related methods
WO2020183881A1 (en) Semiconductor device
US7615397B2 (en) Micro-element package and manufacturing method thereof
US20060138579A1 (en) Image sensor package, solid state imaging device, and fabrication methods thereof
TW201340798A (en) Multi-chip package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee