[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120089347A - 회로 부재 접속용 접착제 - Google Patents

회로 부재 접속용 접착제 Download PDF

Info

Publication number
KR20120089347A
KR20120089347A KR1020127016495A KR20127016495A KR20120089347A KR 20120089347 A KR20120089347 A KR 20120089347A KR 1020127016495 A KR1020127016495 A KR 1020127016495A KR 20127016495 A KR20127016495 A KR 20127016495A KR 20120089347 A KR20120089347 A KR 20120089347A
Authority
KR
South Korea
Prior art keywords
adhesive
circuit member
connection
resin
composite oxide
Prior art date
Application number
KR1020127016495A
Other languages
English (en)
Inventor
아끼라 나가이
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20120089347A publication Critical patent/KR20120089347A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 열 가교성 수지 및 상기 열 가교성 수지와 반응하는 경화제를 포함하는 수지 조성물과, 상기 수지 조성물 중에 분산하고 있는 복합 산화물 입자를 포함하는 열 경화형의 회로 부재 접속용 접착제에 관한 것이다.

Description

회로 부재 접속용 접착제{ADHESIVE FOR CIRCUIT MEMBER CONNECTION}
본 발명은 회로 부재 접속용 접착제 및 반도체 장치에 관한 것이다.
일반적으로, 반도체칩을 페이스다운 본딩 방식에 의해 직접 회로 기판에 실장하는 방식으로서, 반도체칩의 전극 부분에 땜납 범프를 형성하여 회로 기판에 땜납 접속하는 방식이나 반도체칩에 설치한 돌기 전극에 도전성 접착제를 도포하여 회로 기판 전극에 전기적 접속을 행하는 방법이 알려져 있다.
이들 방법에서는, 각종 환경 하에 노출된 경우, 접속하는 칩과 기판의 열팽창 계수차에 기초하는 스트레스가 접속 계면에서 발생하기 때문에 접속 신뢰성이 저하된다는 문제가 있다. 따라서, 접속 계면의 스트레스를 완화할 목적으로 일반적으로 칩과 기판의 간극을 에폭시 수지 등의 언더 충전재로 충전하는 방식이 검토되고 있다.
언더 충전재의 충전 방식으로서는, 칩과 기판을 접속한 후에 저점도의 액상 수지를 주입하는 방식과, 기판 상에 언더 충전재를 설치한 후에 칩을 탑재하는 방식이 있다. 또한, 언더 충전재를 기판 상에 설치한 후에 칩을 탑재하는 방법으로서는 액상 수지를 도포하는 방법과 필름상 수지를 접착하는 방법이 있다.
그러나, 액상 수지의 도포에 있어서는 디스펜서에 의한 정밀한 도포량 제어가 곤란하여, 최근의 칩의 박형화에 있어서, 도포량이 너무 많으면 본딩시에 배어나온 수지가 칩의 측면을 타고 올라가 본딩툴을 오염시키기 때문에 툴의 세정이 필요해져서, 이것이 양산시의 공정이 번잡해지는 원인이 된다. 또한, 필름상 수지를 접착하는 경우, 수지의 두께를 제어함으로써 최적 수지량으로 하는 것은 용이한 반면, 필름을 기판에 접착하기 위한 가압착 공정이라고 불리는 추가의 공정이 필요하다.
가압착 공정에서는 대상이 되는 칩폭보다도 약간 큰 폭으로 슬릿된 릴상 테이프가 이용되고, 칩 크기에 따라서 기재 상의 접착제를 하프커트하고, 접착제가 반응하지 않을 정도의 온도에서 열압착에 의해서 기판에 접착한다.
수율을 확보하기 위해서, 가압착 공정에서 접착되는 필름은 칩 크기보다 큰 것이 일반적이다. 그러나, 필름이 칩보다 크면 인접 부품과의 거리에 여유를 필요로 하기 때문에, 고밀도화 실장시의 방해가 된다. 이 때문에, 칩 크기와 동 크기의 접착제를 공급하는 방법으로서, 웨이퍼에 접착한 상태에서 접착제를 공급한 후, 다이싱 등에 의해서 칩 가공과 동시에 접착제의 가공도 행하여, 접착제가 있는 칩을 얻는 방법이 제안되어 있다.
예를 들면, 특허문헌 1의 방법은 웨이퍼에 필름상 접착제를 접착한 후에 다이싱으로 낱개화하여 접착 필름이 있는 칩을 얻는 방법이다. 이 방법에서는 웨이퍼/접착제/세퍼레이터의 적층체를 제작하고, 이것을 절단한 후, 세퍼레이터를 박리하여 접착제가 있는 칩을 얻는다. 그러나, 이 방법에서는 적층체를 절단할 때에 접착제와 세퍼레이터가 박리하는 결과, 낱개화된 반도체칩이 비산할 우려가 있다.
특허문헌 2는 점착재층과 접착제층을 갖는 웨이퍼 가공용 테이프에 관한 방법으로서, 웨이퍼를 웨이퍼 가공용 테이프에 접착한 후에 다이싱 및 픽업하고, 낱개화된 칩을 기판에 플립 칩 접속하는 방법을 제안하고 있다.
일반적으로 플립 칩 실장에서는 칩 회로면의 범프라고 불리는 단자와 마주 대하는 기판측의 단자를 접속하기 위해서 칩측의 위치 정렬 마크와 기판측의 위치 정렬 마크를 플립칩 본더로 위치 정렬하고, 이들을 접착한다. 칩의 회로면에 접착제를 접착한 경우에는 접착제가 회로면의 위치 정렬 마크를 덮고 있기 때문에, 접착제를 투과하여 위치 정렬 마크를 확인할 필요가 있다.
접착제를 투과하여 칩 회로면의 위치 정렬 마크를 인식하기 위해서는, 접착제의 투과율을 향상시키는 것이 해결 수단으로서 생각된다. 일반적으로 배합 성분의 상용성이 높고, 모폴로지가 균일한 수지 조성물은 투과율이 높다. 한편, 상분리가 발생한 수지 조성물은 수지 내부에서 광이 산란하여 버리기 때문에, 투과율이 낮아진다. 따라서, 모폴로지가 균일한 조성으로 함으로써 위치 정렬 마크의 인식이 용이한 접착제를 구축할 수 있다.
한편, 반도체용의 접착제는 칩과 기판의 열팽창 계수 차에 기초하여 발생하는 응력에 대응하기 위한 고접착성, 리플로우 온도에 대응하기 위한 고내열성, 고온 환경 하에 대응하기 위한 저열팽창성, 고온고습 환경 하에 대응하기 위한 저흡습성 등의 고신뢰성이 요구되고 있다. 특성 향상의 수법으로서 고내열성과 고접착성을 달성하는 것이 가능한 에폭시 수지에 선팽창 계수가 작은 실리카 충전재를 첨가한 조성이 검토되어 왔다. 그러나, 실리카 충전재를 에폭시 수지에 섞은 경우, 충전재와 에폭시 수지의 계면에서의 산란이 발생하기 때문에 투과율이 나빠서 투명성을 얻는 것이 곤란하다.
여기서, 특허문헌 3에는, 수지에 충전재를 첨가한 경우의 투명성을 얻는 방법으로서, 절연성 접착제 및 접착제 중에 분산된 도전 입자 및 투명 유리 입자를 포함한 이방 도전막이 기재되어 있다.
<선행기술문헌>
<특허문헌>
(특허문헌 1) 일본 특허 제2833111호 공보
(특허문헌 2) 일본 특허 공개 제2006-049482호 공보
(특허문헌 3) 일본 특허 제3408301호 공보
그러나, 유리 입자가 투명한 경우에도 유리 입자를 분산시키는 수지와의 굴절률차가 있는 경우에는 광산란이 발생하기 때문에, 유리 입자를 분산시킴으로써 투명성이 손상되는 경우가 있다. 따라서, 입자를 섞어 투명성을 얻는 것은 단순히 입자 자체가 투명한 것만으로는 달성할 수 없다. 이와 같이, 상기 특허문헌 1 내지 3의 웨이퍼 선치형의 언더필 방법은 각각이 과제를 갖기 때문에 시장에서 일반화되어 있지 않다.
따라서 본 발명은 회로 부재의 접속을 행할 때에 회로 부재 접속용 접착제를 투과하여 칩 회로면의 인식 마크를 식별하는 것을 가능하게 하고, 동시에, 회로 부재의 접속 후에 도통 불량이 발생하지 않는 것 및 안정된 저접속 저항을 얻는 것을 가능하게 하는 회로 부재 접속용 접착제를 제공하는 것을 과제로 한다.
본 발명은 열 가교성 수지 및 열 가교성 수지와 반응하는 경화제를 포함하는 수지 조성물과, 수지 조성물 중에 분산하고 있는 복합 산화물 입자를 포함하는 열 경화형의 회로 부재 접속용 접착제를 제공한다.
본 발명의 회로 부재 접속용 접착제를 이용하여 회로 부재의 접속을 행한 경우, 접속시에 회로 부재 접속용 접착제를 투과하여 칩 회로면의 인식 마크를 식별하는 것이 가능하고, 동시에, 회로 부재의 접속 후에 도통 불량이 발생하지 않고, 안정된 저접속 저항을 얻을 수 있다.
복합 산화물 입자의 평균 입경은 0.1 μm 내지 0.5 μm인 것이 바람직하다. 상기 범위이면 수지 조성물 중에 복합 산화물 입자가 분산되어 수지 조성물이 보강된다. 또한, 접속 안정성이 향상된다.
회로 접속 부재 접속용 접착제는 수지 조성물 100 중량부에 대하여 복합 산화물 입자를 20 내지 150 중량부 함유하는 것이 바람직하다. 복합 산화물 입자가 20 중량부 이상이면 회로 부재 접속용 접착제의 선팽창 계수가 저하되어 탄성률이 상승하기 때문에, 압착 후의 반도체칩과 기판의 접속 신뢰성이 더욱 향상된다. 복합 산화물 입자가 150 중량부 미만이면 150 중량부를 초과하는 경우에 비하여 회로 부재 접속용 접착제의 용융 점도가 낮기 때문에, 반도체의 돌출 전극과 기판의 회로를 접속하기 쉽다.
회로 부재 접속용 접착제가 미경화시에 15 내지 100％의 가시광 병행 투과율을 갖는 것이 바람직하다. 상기 범위의 가시광 병행 투과율을 가짐으로써 더욱 칩 회로면의 인식 마크를 식별하기 쉬워진다.
복합 산화물 입자의 굴절률이 1.5 내지 1.7인 것이 바람직하다. 굴절률이 상기 범위이면 회로 접속 부재 접속용 접착제의 가시광 병행 투과율이 높아져서, 더욱 칩 회로면의 인식 마크를 식별하기 쉬워진다.
수지 조성물은 경화제 또는 열 가교성 수지와 반응 가능한 관능기를 측쇄에 적어도 1개 포함하는 공중합성 수지를 함유하는 것이 바람직하다.
회로 부재 접속용 접착제를 180℃에서 20초간 가열한 후에, 시차 주사 열량계에 의한 발열량으로부터 산출되는 회로 부재 접속용 접착제의 반응률이 80％ 이상인 것이 바람직하다. 반응률이 80％ 이상이면 접속 안정성이 향상된다.
회로 부재 접속용 접착제를 경화한 후의, 40 내지 100℃에서의 선팽창 계수가 70×10-6/℃ 이하인 것이 바람직하다. 경화 후의 선팽창 계수가 70×10-6/℃를 초과하면, 실장 후의 온도 변화나 가열 흡습에 의한 팽창에 의해서, 반도체칩의 접속 단자 및 회로 기판의 배선간의 전기적 접속을 유지하기 어려워지는 경향이 있다.
본 발명의 회로 부재 접속용 접착제는 돌출한 접속 단자를 갖는 반도체칩과 배선 패턴을 갖는 회로 기판을 접속 단자와 배선 패턴이 전기적으로 접속되도록 접착하기 위해서 사용할 수 있다.
본 발명은 배선 패턴을 갖는 회로 기판과, 회로 기판에 실장되며 돌출한 접속 단자를 갖는 반도체칩과, 회로 기판과 반도체칩 사이에 개재하여 이들을 접착하는 접착층을 구비하고, 접속 단자와 배선 패턴이 전기적으로 접속되어 있고, 접착층이 상기 본 발명의 회로 부재 접착제에 의해서 형성되어 있는 반도체 장치를 제공한다. 본 발명의 반도체 장치는 도통 불량이 발생하지 않고, 안정된 저접속 저항을 유지한다.
본 발명에 따르면, 회로 부재의 접속을 행할 때에 회로 부재 접속용 접착제를 투과하여 칩 회로면의 인식 마크를 식별하는 것을 가능하게 하고, 회로 부재의 접속 후에 도통 불량이 발생하지 않는 것 및 안정된 저접속 저항을 얻는 것을 가능하게 하는 회로 부재 접속용 접착제를 제공할 수 있다. 또한, 상기 회로 부재 접속용 접착제를 이용하여 얻어진 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 일실시 형태에 관한 회로 접속용 접착제를 이용한 회로 접속 재료를 도시하는 단면도이다.
[부호의 설명]
1: 회로 접속 재료
10: 세퍼레이터
20: 복합 산화물 입자를 포함하는 층
21: 수지 조성물
22: 복합 산화물 입자
30: 복합 산화물 입자 및 도전 입자를 포함하는 층
31: 수지 조성물
33: 도전 입자
40: 회로 부재 접속용 접착제
이하, 필요에 따라서 도면을 참조하면서 본 발명의 바람직한 실시 형태에 관해서 상세히 설명한다. 또한, 도면 중, 동일 요소에는 동일 부호를 붙이는 것으로 하여, 중복하는 설명은 생략한다. 또한, 상하좌우 등의 위치 관계는 특별한 언급이 없는 한, 도면에 나타내는 위치 관계에 기초하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다.
본 실시 형태에 관한 회로 부재 접속용 접착제는 열 가교성 수지 및 상기 열 가교성 수지와 반응하는 경화제를 포함하는 수지 조성물과, 상기 수지 조성물 중에 분산하고 있는 복합 산화물 입자로 구성되는 열 경화형의 접착제이다.
도 1은 회로 접속용 접착제를 구비하는 회로 접속 재료의 일실시 형태를 도시하는 단면도이다. 도 1에 도시되는 회로 접속 재료 (1)은 필름상의 회로 부재 접속용 접착제 (40)과, 회로 부재 접속용 접착제 (40)의 양측에 배치된 2개의 세퍼레이터 (10)을 구비한다. 회로 부재 접속용 접착제 (40)은 구형의 복합 산화물 입자를 포함하는 층 (20)과, 이것에 적층된 구형의 복합 산화물 입자 및 도전 입자를 포함하는 층 (30)을 갖는다. 복합 산화물 입자를 포함하는 층 (20)은 수지 조성물 (21)과 수지 조성물 (21) 중에 분산한 복합 산화물 입자 (22)를 포함한다. 복합 산화물 입자 및 도전 입자를 포함하는 층 (30)은 수지 조성물 (31)과 수지 조성물 (31) 중에 분산한 복합 산화물 입자 (22) 및 도전 입자 (33)을 포함한다. 세퍼레이터 (10)은 박리성의 수지 필름이다.
수지 조성물 (21) 및 (31)은 각각 열 가교성 수지 및 경화제를 포함하는 열 경화성의 수지 조성물이다. 복합 산화물 입자 (22)를 포함하는 층 (20)을 구성하는 수지 조성물 (21)과, 복합 산화물 입자 (22) 및 도전 입자 (33)을 포함하는 층 (30)을 구성하는 수지 조성물 (31)은 동일하거나 상이할 수 있다.
수지 조성물 (21) 및/또는 (31)에 포함되는 열 가교성 수지는 경화제와 반응하여 가교 구조를 형성하는 수지이다. 열 가교성 수지로서는 에폭시 수지가 바람직하다. 특히, 투과성 향상과 고Tg화, 저선팽창 계수화를 기대할 수 있는 점에서, 나프톨노볼락형 고형 에폭시 수지, 플루오렌 골격을 함유하는 액상 또는 고형 에폭시 수지가 바람직하다. 에폭시 수지 외에도, 수지 조성물 (21) 및/또는 (31)에 포함되는 열 가교성 수지로서, 비스말레이미드 수지, 트리아진 수지, 폴리이미드 수지, 폴리아미드 수지, 시아노아크릴레이트 수지, 페놀 수지, 불포화 폴리에스테르 수지, 멜라민 수지, 요소 수지, 폴리우레탄 수지, 폴리이소시아네이트 수지, 푸란 수지, 레조르시놀 수지, 크실렌 수지, 벤조구아나민 수지, 디알릴프탈레이트 수지, 실리콘 수지, 폴리비닐부티랄 수지, 실록산 변성 폴리아미드이미드 수지, 아크릴레이트 수지 등을 사용할 수 있다. 이들을 단독 또는 2종 이상을 조합하여 사용할 수 있다.
열 가교성 수지는 경화제 또는 상기 열 가교성 수지와 반응 가능한 관능기를 측쇄에 적어도 1개 포함하는 공중합성 수지를 포함하고 있을 수 있다. 그와 같은 공중합성 수지로서, 상기 열 가교성 수지와 반응 가능한 관능기인 에폭시기, 카르복실기 또는 히드록실기를 측쇄에 포함한 아크릴 공중합체가 바람직하다. 특히, 공중합 성분으로서 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트 등을 이용하여 얻어진 에폭시기 함유 아크릴 공중합체가 바람직하다. 그 외에도 공중합 성분으로서, 히드록시에틸(메트)아크릴레이트, 히드록시프로필(메트)아크릴레이트, 히드록시부틸(메트)아크릴레이트 등의 히드록시알킬(메트)아크릴레이트, 또한 메틸메타크릴레이트, 부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 시클로헥실메타크릴레이트, 푸르푸릴메타크릴레이트, 라우릴(메트)아크릴레이트, 스테아릴(메트)아크릴레이트, 트리메틸시클로헥실메타크릴레이트, 트리시클로데실메타크릴레이트, 테트라시클로도데실-3-아크릴레이트 등의 (메트)아크릴산에스테르, 스티렌, 비닐톨루엔, 폴리프로필렌글리콜모노메타크릴레이트, 히드록시에틸아크릴레이트, 아크릴로니트릴, 벤질메타크릴레이트, 시클로헥실말레이미드 등을 이용한 공중합성 수지를 사용할 수 있다.
열 가교성 수지와 반응하는 경화제는, 예를 들면, 페놀계, 이미다졸계, 히드라지드계, 티올계, 벤조옥사진, 3불화 붕소-아민 착체, 술포늄염, 아민이미드, 폴리아민의 염, 디시안디아미드, 및 유기 과산화물계의 경화제로부터 선택할 수 있다.
상기 경화제를 가용 시간을 길게 하기 위해서 마이크로캡슐형 경화제로 할 수 있다. 마이크로캡슐형 경화제는 경화제를 핵으로 하여 폴리우레탄, 폴리스티렌, 젤라틴 및 폴리이소시아네이트 등의 고분자 물질이나, 규산칼슘, 제올라이트 등의 무기물, 및 니켈, 구리 등의 금속 박막 등의 피막에 의해 실질적으로 덮여져 있다. 마이크로캡슐형 경화제의 평균 입경은 10 μm 이하, 바람직하게는 5 μm 이하이다.
수지 조성물 (21) 및/또는 (31)은 접착 강도를 증대하기 위해서 커플링제를 포함하고 있을 수도 있다. 필름 형성성을 보조하기 위해서 폴리에스테르, 폴리우레탄, 폴리비닐부티랄, 폴리아릴레이트, 폴리메틸메타크릴레이트, 아크릴 고무, 폴리스티렌, 페녹시 수지, NBR, SBR, 폴리이미드나 실리콘 변성 수지(아크릴 실리콘, 에폭시 실리콘, 폴리이미드 실리콘) 등의 열가소성 수지가 수지 조성물 (21) 및/또는 (31)에 포함되어 있을 수도 있다. 또한, 복합 산화물 입자의 표면 개질의 목적으로 실리콘 오일, 폴리실록산, 실리콘올리고머, 커플링제가 포함되어 있을 수도 있다.
수지 조성물 (21) 및/또는 (31)은 경화후의 굴절률이 1.5 내지 1.7인 것이 바람직하다. 경화후의 굴절률을 상기 범위로 하기 위해서, 미경화 상태의 굴절률이 1.5 내지 1.7인 것이 바람직하다. 미경화 상태의 굴절률을 1.5 이상으로 하기 위해서는, 고굴절률 성분을 수지 조성물 (21) 및/또는 (31) 중에 분산시키면 된다. 그와 같은 고굴절률 성분으로서, 에폭시 수지의 경화 촉매로서 사용되는 이미다졸 화합물 및 아민계의 경화제 등의 분자 내에 질소 원자를 포함하는 화합물을 들 수 있다. 한편, 미경화 상태의 굴절률을 1.7 이하로 하기 위해서는, 저굴절률 성분을 수지 조성물 (21) 및/또는 (31) 중에 포함하면 된다. 저굴절률 성분을 수지 조성물 (21) 및/또는 (31) 중에 분산시키면, 수지 조성물 (21) 및/또는 (31)의 굴절률도 낮아지는 경향이 있다. 그와 같은 저굴절률 성분으로서 고분자량의 열가소성 수지를 들 수 있다. 고분자량의 열가소성 수지로서는 페녹시 수지나 아크릴 수지의 공중합체를 들 수 있다. 이와 같이, 고굴절률 성분과 저굴절률 성분을 수지 조성물 (21) 및/또는 (31) 중에 포함하게 함으로써 미경화 상태의 수지 조성물 (21) 및/또는 (31)의 굴절률을 1.6 전후로 할 수 있다. 수지 조성물 (21) 및 (31)의 굴절률은 아베 굴절계를 이용하여, 나트륨 D선(589 nm)을 광원으로 하여 측정할 수 있다.
복합 산화물 입자 (22)는 굴절률이 1.5 내지 1.7임과 동시에, 수지 조성물 (21) 및/또는 (31)의 굴절률차가 ±0.1 이내인 것이 바람직하고, ±0.05 이내인 것이 보다 바람직하다. 굴절률차가 ±0.1 이내를 벗어나면 복합 산화물 입자 (22)를 수지 조성물 (21) 및/또는 (31)에 첨가함으로써 투과율이 감소하는 경향이 있다. 특히, 회로 부재 접속용 접착제 (40)의 막 두께가 큰 경우, 반도체칩의 회로면에 형성된 위치 정렬 마크를 반도체칩의 돌출한 접속 단자를 갖는 면에 접착한 회로 부재 접속용 접착제 (40)을 투과하여 식별하는 것이 곤란해지는 경향이 있다. 복합 산화물 입자 (22)의 굴절률은 벡케법에 의해서 현미경을 이용하여 측정할 수 있다.
복합 산화물 입자 (22)는 2종 이상의 금속을 포함하고, 결정화 가능한 금속 산화물 또는 결정화한 금속 산화물로 이루어지는 것이 바람직하다. 이러한 금속 산화물로서, 알루미늄, 마그네슘 및 티탄으로부터 선택되는 1종 이상의 금속과, 다른 금속의 2종 이상을 포함하는 복합 산화물이 바람직하다. 티탄 및 규소를 포함하는 복합 산화물이 보다 바람직하고, 조성비에 의해서 굴절률의 조정이 용이한 점에서 실리카 및 티타니아를 포함하는 것이 더욱 바람직하다. 실리카 및 티타니아를 포함하는 실리카티타니아 입자가, 졸겔법에 의해서 제작하는 것이 가능하고, 시판품을 적용하는 것도 가능한 점에서 복합 산화물 입자 (22)로서 바람직하다.
복합 산화물 입자 (22)의 평균 입경은 0.1 내지 0.5 μm인 것이 바람직하다. 평균 입경이 0.1 μm 미만이면 0.1 μm 이상인 경우와 비교하여 입자의 비표면적이 크기 때문에, 표면 에너지도 커진다. 그 결과, 입자끼리의 상호 작용이 커져, 응집체가 발생하여, 분산성이 저하되는 경향이 있다. 또한, 분산성이 양호한 경우에도, 비표면적이 큰 것에 의해, 수지 조성물 (21) 및/또는 (31)에 분산했을 때에 증점하여, 성형성이 저하되기 쉬워진다.
복합 산화물 입자 (22)의 평균 입경이 0.5 μm를 초과하면, 0.5 μm 이하의 경우와 비교하여 입자의 비표면적이 작기 때문에, 수지 조성물 (21) 및/또는 (31)의 유동성이 커져, 성형시의 공극 발생이 일어나기 쉬워진다. 또한, 입경이 커지기 때문에, 동일 첨가량으로 복합 산화물 입자 (22)를 분산시킨 경우에, 입경이 작을 때보다도 입자의 수가 적어진다. 그 결과, 복합 산화물 입자 (22)를 분산시키는 목적의 하나인, 수지 조성물 (21) 및/또는 (31)의 보강 효과가 적어지는 경향이 있다. 또한, 복합 산화물 입자 (22)의 입경이 큰 경우, 칩의 범프와 회로 기판의 전극 사이에의 복합 산화물 입자 (22)의 끼여들어감에 의한 전기적 특성의 저해가 발생하기 쉬워진다. 특히, 저압에서 실장하는 경우나 범프가 니켈 등의 경질의 재료로부터 형성되는 경우, 복합 산화물 입자 (22)가 접속 단자에 매립되기 어려워진다. 그 결과, 접속을 행할 때에 범프와 기판 전극 사이의 접촉을 방해하거나, 회로 부재 접속용 접착제 (40)이 도전 입자 (33)을 포함하는 경우에 있어서는 도전 입자 (33)이 편평화하는 데에 방해가 되거나 하여, 전기적 접속이 저해되기 쉬워진다. 또한, 복합 산화물 입자 (22)의 최대 입경이 40 μm 이상으로 되면, 칩과 기판의 갭보다도 복합 산화물 입자 (22)의 입경이 큰 경우가 있다. 그 경우, 실장시의 가압으로 칩의 접속 단자 또는 기판의 회로에 복합 산화물 입자 (22)가 흠집을 내게 될 가능성이 있다.
복합 산화물 입자 (22)는 비중이 5 이하인 것이 바람직하고, 2 내지 5의 것이 보다 바람직하고, 비중 2 내지 3.2의 것이 더욱 바람직하다. 비중이 5를 초과하면 수지 조성물 (21) 및/또는 (31)의 바니시에 첨가한 경우, 비중차가 큰 것에 의해 바니시 중에서의 침강이 발생하기 쉬워진다. 그 결과, 복합 산화물 입자 (22)가 균일하게 분산한 회로 부재 접속용 접착제 (40)이 얻어지기 어려워진다.
복합 산화물 입자 (22)의 선팽창 계수는 0 내지 700℃ 이하의 온도 범위에서 7×10-6/℃ 이하인 것이 바람직하고, 3×10-6/℃ 이하인 것이 보다 바람직하다. 복합 산화물 입자 (22)의 선팽창 계수가 작으면, 회로 부재 접속용 접착제 (40)의 선팽창 계수를 낮추기 위해서 첨가하는 복합 산화물 입자 (22)의 양을 작게 할 수 있다.
회로 부재 접속용 접착제 (40)은 수지 조성물 (21) 및/또는 (31)의 100 중량부에 대하여 복합 산화물 입자 (22)를 20 내지 150 중량부 함유하는 것이 바람직하고, 25 내지 100 중량부 함유하는 것이 보다 바람직하고, 50 내지 100 중량부 함유하는 것이 더욱 바람직하다. 복합 산화물 입자 (22)가 20 중량부 미만이면 회로 부재 접속용 접착제 (40)의 선팽창 계수의 증대 및 탄성률의 저하가 생기는 경향이 있다. 그 결과, 압착 후의 반도체칩과 기판과의 접속 신뢰성이 저하되기 쉬워진다. 한편, 배합량이 150 중량부를 초과하면, 회로 부재 접속용 접착제 (40)의 용융 점도가 증가하는 경향이 있다. 그 결과, 반도체의 돌출 전극과 기판의 회로가 충분히 접하기 어려워진다.
본 발명의 회로 부재 접속용 접착제 (40)은 접속하는 칩의 범프나 기판 전극 등의 높이의 변동을 흡수하기 위해서, 이방 도전성을 적극적으로 부여할 목적으로, 복합 산화물 입자 (22) 외에 도전 입자 (33)이 혼입 및 분산된, 복합 산화물 입자 (22) 및 도전 입자 (33)을 포함하는 층 (30)을 구비할 수 있다. 도전 입자 (33)로서, Au, Ag, Ni, Cu, 땜납 등의 금속을 포함하는 입자나 카본 입자 등으로, 평균 입경이 1 내지 10 μm인 입자가 바람직하다. 그 중에서도, 충분한 가용 시간을 얻기 위해서, 도전 입자 (33)의 표층은 Ni 및 Cu 등의 전이 금속이 아니고, Au, Ag, 백금속의 귀금속으로 이루어지는 것이 바람직하고 Au로 이루어지는 것이 보다 바람직하다. 또는 도전 입자 (33)은 Ni 등의 전이 금속의 표면을 Au 등의 귀금속으로 피복한 것일 수도 있다. 도전 입자 (33)이 비도전성의 유리, 세라믹, 플라스틱 등을 상기 금속으로 피복하고 최외층을 귀금속으로 한 경우, 및 열용융 금속 입자의 경우, 가열 가압에 의해 도전 입자가 변형성을 갖고, 전극의 높이 변동을 흡수한다. 그 결과, 접속시에 전극과의 접촉 면적이 증가하여 신뢰성이 향상하기 때문에 바람직하다. 그와 같은 도전 입자 (33)의 귀금속류의 피복층의 두께는 양호한 저항을 얻기 위해서 100 옹스트롱 이상이 바람직하다. 그러나, Ni 등의 전이 금속의 위에 귀금속류의 층을 형성하는 경우, 도전 입자 (33)의 혼합 분산시에 생기는 귀금속류층이 결손하면, 산화환원 작용이 일어나기 쉬워진다. 그 결과, 발생하는 유리 라디칼이 보존성 저하를 야기하기 때문에, 귀금속류의 피복층의 두께는 300 옹스트롱 이상이 바람직하다. 귀금속류의 피복층의 두께가 두꺼워지면 이들 효과가 포화하게 되기 때문에 최대 1 μm로 하는 것이 바람직하지만, 이것에 제한하는 것은 아니다.
도전 입자 (33)은 수지 조성물 (31)의 100 부피부에 대하여 0.1 내지 30 부피부의 범위에서 용도에 따라 조정한다. 과잉의 도전 입자 (33)에 의한 인접 회로의 단락 등을 방지하기 위해서는 0.1 내지 10 부피부로 하는 것이 보다 바람직하다. 회로 부재 접속용 접착제 (40)은 복합 산화물 입자 (22) 및 도전 입자 (33)을 포함하는 층 (30)을 갖고 있지 않을 수도 있다.
회로 부재 접속용 접착제 (40)은 미경화시에 15 내지 100％의 가시광 병행 투과율을 갖는 것이 바람직하고, 18 내지 100％의 가시광 병행 투과율을 갖는 것이 보다 바람직하고, 25 내지 100％의 가시광 병행 투과율을 갖는 것이 더욱 바람직하다. 가시광 병행 투과율이 15％ 미만이면, 플립칩 본더에서의 인식 마크를 식별하기 어려워져서, 위치 정렬 작업이 어려워진다.
가시광 병행 투과율은 가부시끼가이샤 히타치 세이사꾸쇼 제조, 상품명 U-3310형 분광 광도계로 측정할 수 있다. 예를 들면, 막 두께 50 μm의 데이진듀퐁 필름 가부시끼가이샤 제조 PET 필름(상표명 퓨렉스, 555 nm 투과율 86.03)을 기준 물질로 하여 베이스 라인 보정 측정을 행한 후, PET 기재에 25 μm 두께로 회로 접속용 접착제 (40)을 도공하고, 400 nm 내지 800 nm의 가시광 영역의 병행 투과율을 측정할 수 있다. 플립칩 본더로 사용되는 할로겐 광원과 라이트 가이드의 파장 상대 강도에 있어서 555 nm 내지 600 nm가 가장 강하기 때문에, 본 발명에서는 555 mm의 투과율을 갖고 가시광 병행 투과율의 측정을 행할 수 있다.
회로 부재 접속용 접착제 (40)을 180℃에서 20초간 가열한 후에, 시차 주사 열량계(DSC)에 의한 발열량으로부터 산출되는 반응률이 80％ 이상인 것이 바람직하다. 여기서, 회로 부재 접속용 접착제의 반응률(단위: ％)은 가열전의 회로 부재 접속용 접착제에 대하여 DSC 측정을 행하여 얻어지는 발열량을 초기 발열량, 가열 후의 회로 부재 접속용 접착제에 대하여 DSC 측정을 행하여 얻어지는 발열량을 가열후 발열량으로 하면, 하기 수학식 1에 의해 산출된다.
Figure pat00001
180℃에서 20초간 가열 후의, 회로 부재 접속용 접착제 (40)의 반응률이 80％ 이상인 것에 의해, 접속 단자와 배선 패턴을 전기적 및 기계적으로 접속시킬 수 있다. 또한, 접속 후의 냉각수축시에도 접속 단자와 배선 패턴의 접속을 유지할 수 있다.
회로 부재 접속용 접착제 (40)을 경화한 후의, 40 내지 100℃에서의 선팽창 계수가 70×10-6/℃ 이하인 것이 바람직하고, 60×10-6/℃ 이하인 것이 보다 바람직하게 50×10-6/℃ 이하인 것이 더욱 바람직하다. 경화후의 선팽창 계수가 70×10-6/℃를 초과하면, 실장후의 온도 변화나 가열흡습에 의한 팽창에 의해서 반도체칩의 접속 단자와 회로 기판의 배선 패턴과의 전기적 접속이 유지되기 어려워진다.
회로 부재 접속용 접착제 (40)은 돌출한 접속 단자를 갖는 반도체칩과 배선 패턴을 갖는 회로 기판을 상기 접속 단자와 상기 배선 패턴이 전기적으로 접속되도록 접착하기 위해서 이용된다.
상기 접속 단자는 금 와이어를 이용하여 형성되는 금 스터드 범프, 금속볼을 반도체칩의 전극에 열압착이나 초음파 병용 열압착기에 의해서 고정한 것 및 도금이나 증착에 의해서 형성된 것일 수도 있다. 또한, 상기 접속 단자는 단일의 금속으로 구성되어 있을 필요는 없고, 금, 은, 구리, 니켈, 인듐, 팔라듐, 주석, 비스무스 등 복수의 금속 성분을 포함하고 있을 수도 있고, 이들 금속 성분의 층이 적층된 형태를 하고 있을 수도 있다. 또한, 상기 접속 단자를 갖는 반도체칩은 돌출한 접속 단자를 갖는 반도체 웨이퍼의 상태여도 지장은 없다.
상기 반도체칩의 돌출한 접속 단자와 상기 배선 패턴이 형성된 기판을 전기적으로 접속되도록 접착하기 위해서, 상기 접속 단자와 상기 배선 패턴을 서로 대향하여 배치하는 것이 바람직하다. 그 때문에, 반도체칩은 돌출한 접속 단자와 동일한 면에 위치 정렬 마크를 갖는 것이 바람직하다.
상기 배선 패턴의 형성된 회로 기판은 통상의 회로 기판일 수도 있고, 또한 반도체칩일 수도 있다. 회로 기판의 경우 상기 배선 패턴은 에폭시 수지나 벤조트리아진 골격을 갖는 수지를 유리 클로스(cloth)나 부직포에 함침하여 형성한 기판, 빌드업층을 갖는 기판, 또는 폴리이미드, 유리, 세라믹 등의 절연 기판의 표면에 형성된 구리 등의 금속층의 불필요한 부분을 에칭 제거하여 형성할 수 있다. 또한, 절연 기판 표면에 도금에 의해서 형성할 수도 있고, 증착 등에 의해서 형성할 수도 있다.
상기 배선 패턴은 단일의 금속으로 형성되어 있을 필요는 없고, 금, 은, 구리, 니켈, 인듐, 팔라듐, 주석, 비스무스 등 복수의 금속 성분을 포함하고 있을 수 있고, 이들 금속 성분의 층이 적층된 형태를 하고 있을 수도 있다. 또한, 기판이 반도체칩인 경우 배선 패턴은 통상 알루미늄으로 구성되어 있지만, 그 표면에, 금, 은, 구리, 니켈, 인듐, 팔라듐, 주석, 비스무스 등의 금속층을 형성할 수도 있다.
회로 부재 접속용 접착제 (40)을 반도체칩의 돌출한 접속 단자를 갖는 면에 접착한 상태는 이하와 같이 하여 얻어진다. (1) 칩화하기 전의 돌출한 접속 단자를 갖는 반도체 웨이퍼, 반도체 웨이퍼의 돌출한 접속 단자면에 배치한 회로 부재 접속용 접착제 (40), 반도체 웨이퍼측에 점착층을 형성한 UV 조사에 의해서 경화하는 다이싱 테이프의 순으로 적층된 적층체를 제조한다. (2) 다이싱에 의해서 낱개로 절단한다. (3) 낱개화한 회로 부재 접속용 접착제 (40)이 있는 반도체칩을 다이싱 테이프로부터 박리한다.
(1) 반도체 웨이퍼, 회로 부재 접속용 접착제 (40), 다이싱 테이프로 구성되는 적층체는 회로 부재 접속용 접착제 (40)과 다이싱 테이프를 라미네이트한 적층체를 준비한 후, 가열 기구 및 가압 롤러를 갖는 웨이퍼 마운터 또는 가열 기구 및 진공 프레스 기구를 갖는 웨이퍼 마운터에 의해서 반도체 웨이퍼에 라미네이트하여 얻을 수 있다. 적층체 중, 회로 부재 접속용 접착제 (40)은 반도체 웨이퍼와 동등한 면적이고, 다이싱 테이프는 반도체 웨이퍼 및 회로 부재 접속용 접착제보다도 대면적이고 다이싱 프레임의 내부 칫수보다도 크고 외부 칫수보다도 작은 면적을 갖는다.
상기 라미네이트는 회로 부재 접속용 접착제 (40)이 연화하는 온도에서 행하는 것이 바람직하고, 예를 들면 40 내지 80℃로 가열하면서 행하는 것이 바람직하고, 60 내지 80℃로 가열하면서 행하는 것이 보다 바람직하고, 70 내지 80℃로 가열하면서 라미네이트하는 것이 더욱 바람직하다. 회로 부재 접속용 접착제 (40)이 연화하는 온도 이하에서 라미네이트하는 경우, 반도체 웨이퍼의 돌출한 접속 단자의 주변에의 매립 부족이 발생하여, 공극이 말려들어간 상태가 되어, 다이싱시의 박리, 픽업시의 회로 부재 접속용 접착제 (40)의 변형, 위치 정렬 시의 인식 마크 식별 불량, 또한 공극에 의한 접속 신뢰성의 저하 등의 원인이 될 우려가 있다.
(2) 반도체 웨이퍼, 회로 부재 접속용 접착제 (40), 다이싱 테이프로 구성되는 상기 적층체를 다이싱할 때, IR 인식 카메라를 이용함으로써 웨이퍼를 투과하여 반도체 웨이퍼의 회로 패턴 또는 다이싱용의 위치 정렬 마크를 인식하여, 스크라이브 라인의 위치 정렬을 행할 수 있다.
상기 적층체에 있어서 반도체 웨이퍼와 회로 부재 접속용 접착제 (40)을 절단하는 공정은 통상의 다이서를 이용하여 행할 수 있다. 다이서에 의한 절단은 일반적으로 다이싱이라 칭해지는 공정을 적용할 수 있다. 다이싱은 제1단계로서 웨이퍼만을 절단하고, 제1단계의 절단홈 내의 나머지 웨이퍼와 회로 부재 접속용 접착제 (40)과 다이싱 테이프의 계면까지 또는 다이싱 테이프의 내부까지 절단하는 스텝컷트로 다이싱하는 것이 바람직하다. 다이싱은 레이저를 이용한 다이싱을 적용할 수도 있다. 다이싱후, 다이싱 테이프측에 통상의 노광기 등으로 15 내지 30 mW에서 150 내지 300 mJ 정도의 UV 조사를 한다.
(3) 낱개화한 회로 부재 접속용 접착제 (40)이 있는 반도체칩을 다이싱 테이프로부터 박리하는 공정은 반도체칩이 적층되어 있는 면과는 반대의 면으로부터 다이싱 테이프를 밀어서 늘어지도록 밀어붙여서 회로 부재 접속용 접착제 (40)과 UV 조사후의 다이싱 테이프의 계면에서 박리시켜 떼어냄으로써 행할 수 있다.
회로 부재 접속용 접착제 (40)은 UV 조사후의 다이싱 테이프에 대한 접착력이 10 N/m 이하이고, 또한 반도체 웨이퍼에 대한 접착력이 70 N/m 이상인 것이 바람직하다. UV 조사후의 다이싱 테이프에 대한 접착력이 10 N/m을 초과하면 다이싱후의 낱개화한 회로 부재 접속용 접착제 (40)이 있는 반도체칩을 다이싱 테이프로부터 박리하는 작업에 있어서, 칩 파괴의 발생이나 회로 부재 접속용 접착제층의 변형이 발생할 우려가 있다. 한편, 반도체 웨이퍼에 대한 접착력이 70 N/m 미만이면, 다이싱시의 블레이드의 회전 절삭에 의한 충격과 수압의 영향으로 칩과 회로 부재 접속용 접착제 (40)과의 계면에서 박리가 발생할 우려가 있다.
회로 부재 접속용 접착제 (40)과 UV 조사후의 다이싱 테이프의 접착력은 이하와 같이 하여 측정할 수 있다. 회로 부재 접속용 접착제 (40)을 가열 온도 80℃로 설정한 라미네이터에 의해서 웨이퍼에 라미네이트하고, UV 조사전의 다이싱 테이프의 점착면을 회로 부재 접속용 접착제 (40)을 향하여 40℃에서 라미네이트를 행한 후, 다이싱 테이프측에 15 mW에서 300 mJ 정도의 UV 조사를 행한다. UV 조사후의 다이싱 테이프에 10 mm폭의 칼집을 넣어 인장 측정용의 세그먼트를 준비한다. 웨이퍼를 스테이지에 가압하고, 세그먼트로 한 다이싱 테이프의 일단을 인장 측정기의 인장 지그에 고정하고 90° 박리 시험을 행하고, 회로 부재 접속용 접착제 (40)과 UV 조사후의 다이싱 테이프를 떼어낸다. 이와 같이 하여 회로 부재 접속용 접착제 (40)과 UV 조사후의 다이싱 테이프의 접착력을 측정할 수 있다.
회로 부재 접속용 접착제 (40)과 반도체 웨이퍼의 접착력은 이하와 같이 하여 측정할 수 있다. 회로 부재 접속용 접착제 (40)을 가열 온도 80℃로 설정한 라미네이터에 의해서 웨이퍼에 라미네이트하고, 회로 부재 접속용 접착제 (40)에 점착면을 향하여 캡톤 테이프(니토 덴꼬 가부시끼가이샤 제조, 10 mm폭, 25 μm두께)를 접착하여 충분히 밀착시킨다. 그 후, 캡톤 테이프의 단부면을 따라서 회로 부재 접속용 접착제 (40)에 10 mm폭으로 칼집을 넣는다. 이 회로 부재 접속용 접착제 (40)과 캡톤 테이프의 적층체의 일단을 웨이퍼로부터 떼어내고, 인장 측정기의 인장 지그에 고정한다. 웨이퍼를 스테이지에 가압하고, 세그먼트를 들어올려 90° 박리 시험을 행하고, 회로 부재 접속용 접착제 (40)을 웨이퍼로부터 떼어낸다. 이와 같이 하여 회로 부재 접속용 접착제 (40)과 반도체 웨이퍼의 접착력을 측정할 수 있다.
회로 부재 접속용 접착제 (40)이 있는 칩의 흡인 공정, 위치 정렬 공정, 가열 가압 공정은 통상의 플립칩 본더로 행할 수 있다. 본 명세서에 있어서 위치 정렬 마크를 식별하는 것이 가능하다란, 플립칩 본더의 칩 인식용 장치를 이용하여 취득한 위치 정렬 마크의 화상과, 등록되어 있는 위치 정렬 마크의 화상의 정합성이 양호하여, 위치 정렬 작업을 행할 수 있는 것을 의미한다. 이 인식 장치는 통상 할로겐 램프를 갖는 할로겐 광원, 라이트 가이드, 조사 장치, CCD 카메라로 구성된다. CCD 카메라로 취득한 화상은 화상 처리 장치에 의해서 미리 등록된 위치 정렬 용의 화상 패턴과의 정합성이 판단되어, 위치 정렬 작업이 행하여진다.
예를 들면, 애슬릿 FA 가부시끼가이샤 제조, 상품명 플립칩 본더 CB-1050을 사용하여, 회로 부재 접속용 접착제 (40)이 돌출한 접속 단자를 갖는 면에 접착한 적층체의 접속 단자면과는 반대의 면에서 플립칩 본더의 흡착 노즐에 적층체를 흡인한 후, 장치 내의 인식 장치로 회로 부재 접속용 접착제층을 투과하여 반도체칩 표면에 형성된 인식 마크를 촬영하고, 미리 화상 처리 장치에 취득된 반도체칩의 인식 마크와의 정합성이 얻어져, 위치 정렬할 수 있는 것을 식별할 수 있는 회로 부재 접속용 접착제로 하고, 위치 정렬할 수 없었던 것을 식별할 수 없는 회로 부재 접속용 접착제로서 판단할 수 있다.
흡인 공정, 위치 정렬 공정을 행하여, 위치 정렬 후의 반도체칩을 기판에 임시 고정한 후, 압착만 행하는 압착기로 가열 가압하여 접속할 수도 있다. 또한, 가열 가압뿐만아니라, 초음파를 인가하면서 접속을 행할 수도 있다.
이하, 실시예에 의해 본 발명을 설명한다.
[실시예]
(실시예 1)
(1-1) 수지 조성물의 바니시의 제작
열 가교성 수지로서 에폭시 수지(오오사까 가스 가가꾸 제조, 상품명 EX-1020) 15 중량부 및 에폭시기 함유 아크릴 고무(나가세 켐텍스 가부시끼가이샤 제조, 상품명 XTR-860P-3, 중량 평균 분자량 30만) 20 중량부, 경화제로서 페놀아르알킬 수지(미쓰이 가가꾸 가부시끼가이샤 제조, 상품명 XLC-LL) 30 중량부 및 마이크로캡슐형 경화제(아사히 가세이 가부시끼가이샤 제조, 상품명 HX-3941 HP) 35 중량부, 및 실란 커플링제(도레이 다우코닝 실리콘 가부시끼가이샤 제조, 상품명 SH6040) 1 중량부를, 톨루엔과 아세트산에틸의 혼합 용매에 용해하여 수지 조성물의 바니시를 얻었다.
(1-2) 수지 조성물의 굴절률의 측정
(1-1)에서 얻어진 수지 조성물의 바니시의 일부를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시켜 세퍼레이터 필름 상에 두께 25 μm의 수지 조성물의 막을 얻었다. 이것을 굴절률 측정용의 막으로 하였다. 얻어진 굴절률 측정용의 막을 아베 굴절계(나트륨 D선)의 시료대에 설치하고, 세퍼레이터 필름을 박리하고 매칭오일을 1방울 떨어뜨리고 굴절률 1.74의 테스트피스를 싣고 굴절률을 측정하였다. 이 결과, 수지 조성물의 굴절률은 1.59(25℃)였다.
(1-3) 복합 산화물 입자를 포함하는 층의 투과성의 확인
(1-1)에서 얻어진 수지 조성물의 바니시를 계량하고, 평균 입경 0.1 μm의 실리카티타니아 입자 1(가부시끼가이샤 도꾸야마 제조, 굴절률 1.58)을 50 중량부 가하고, 교반하여 분산시켰다. 이어서 바니시를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시켜 세퍼레이터 상에 두께 25 μm의 막을 얻고, 이것을 투과성 확인용 필름으로 하였다. 상기 투과성 확인용 필름의 가시광 병행 투과율을 UV-VIS 분광 광도계를 이용하여 파장 555 nm에서 측정한 결과, 가시광 병행 투과율이 40％였다.
(1-4) 복합 산화물 입자를 포함하는 층의 제작
(1-1)에서 얻어진 수지 조성물의 바니시를 계량하고, 복합 산화물 입자로서 평균 입경 0.1 μm의 실리카티타니아 입자 1을 50 중량부 가하고, 교반하여 분산시켰다. 이어서 바니시를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시킴으로써 세퍼레이터 상에 복합 산화물 입자를 포함하는 두께 20 μm의 수지 조성물의 층을 제작하였다. 복합 산화물 입자를 포함하는 층의 재료의 조성을 중량부를 기준으로 하여 표 1에 나타내었다.
(1-5) 복합 산화물 입자 및 도전 입자를 포함하는 층의 제작
폴리스티렌을 핵으로 하는 입자의 표면에 두께 0.2 μm의 니켈층을 형성하고, 니켈층의 외측에 두께 0.04 μm의 금층을 형성한 평균 입경 3 μm의 도전 입자를 제작하였다. 이 도전 입자를 추가한 것 이외에는 (1-4)에서 제작한 복합 산화물 입자를 포함하는 층과 동일한 절차로 세퍼레이터 상에 복합 산화물 입자 및 도전 입자를 포함하는 두께 5 μm의 수지 조성물의 층을 제작하였다. 복합 산화물 입자 및 도전 입자를 포함하는 층의 재료의 조성을 중량부를 기준으로 하여 표 2에 나타내었다.
(1-6) 회로 부재 접속용 접착제의 제작
상기 복합 산화물 입자를 포함하는 층과, 상기 복합 산화물 입자 및 도전 입자를 포함하는 층을 라미네이터로 접착하여 두께 25 μm의 회로 부재 접속용 접착제를 제작하였다.
(실시예 2)
복합 산화물 입자로서 평균 입경 0.3 μm의 실리카티타니아 입자 2(가부시끼가이샤 도꾸야마 제조, 굴절률 1.59)를 사용한 것 이외에는 실시예 1과 동일하게 표 1 및 표 2에 나타내는 조성으로 복합 산화물 입자를 포함하는 층 및 복합 산화물 입자 및 도전 입자를 포함하는 층을 제작하고, 이들을 이용하여 실시예 1과 동일하게 회로 부재 접속용 접착제를 제작하였다.
(실시예 3)
복합 산화물 입자로서 평균 입경 0.1 μm의 실리카티타니아 입자 3(가부시끼가이샤 도꾸야마 제조, 굴절률 1.60)을 사용한 것 이외에는 실시예 1과 동일하게 표 1 및 표 2에 나타내는 조성으로 복합 산화물 입자를 포함하는 층 및 복합 산화물 입자 및 도전 입자를 포함하는 층을 제작하고, 이들을 이용하여 실시예 1과 동일하게 회로 부재 접속용 접착제를 제작하였다.
(실시예 4)
복합 산화물 입자로서 평균 입경 0.3 μm의 실리카티타니아 입자 2(가부시끼가이샤 도꾸야마 제조, 굴절률 1.59)를 사용한 것 이외에는 실시예 1과 동일하게 표 1 및 표 2에 나타내는 조성으로 복합 산화물 입자를 포함하는 층 및 복합 산화물 입자 및 도전 입자를 포함하는 층을 제작하고, 이들을 이용하여 실시예 1과 동일하게 회로 부재 접속용 접착제를 제작하였다.
(실시예 5)
(5-1) 수지 조성물의 바니시의 제작
열 가교성 수지로서 에폭시 수지(재팬 에폭시 레진 가부시끼가이샤 제조, 상품명 EP1032H60) 20 중량부 및 에폭시 수지(오오사까 가스 가가꾸 제조, 상품명 EX-1020) 15 중량부, 페녹시 수지(도토 가세이 가부시끼가이샤 제조, 상품명 FX293) 25 중량부, 마이크로캡슐형 경화제(아사히 가세이 가부시끼가이샤 제조, 상품명 XP-3941 HP) 40 중량부 및 실란 커플링제(도레이 다우코닝 실리콘 가부시끼가이샤 제조, 상품명 SH6040) 1 중량부를 섞고, 톨루엔과 아세트산에틸의 혼합 용매 중에 용해하여 수지 조성물의 바니시를 얻었다.
(5-2) 수지 조성물의 굴절률의 측정
(5-1)에서 얻어진 수지 조성물의 바니시의 일부를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시킴으로써 세퍼레이터 필름 상에 두께 25 μm의 수지 조성물의 막을 얻었다. 이것을 굴절률 측정용으로 하였다. 얻어진 굴절률 측정용의 막을 아베 굴절계(나트륨 D선)의 시료대에 설치하고, 세퍼레이터 필름을 박리하고 매칭오일을 1방울 떨어뜨리고 굴절률 1.74의 테스트피스를 싣고 굴절률을 측정하였다. 이 결과, 수지 조성물의 굴절률은 1.59(25℃)였다.
(5-3) 복합 산화물 입자를 포함하는 층의 투과성의 확인
(5-1)에서 얻어진 수지 조성물의 바니시를 계량하고, 복합 산화물 입자로서 평균 입경 0.3 μm의 실리카티타니아 입자 2(가부시끼가이샤 도꾸야마 제조, 굴절률 1.59)을 100 중량부 가하고, 교반하여 분산한 후, 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시켜 세퍼레이터 필름 상에 두께 25 μm의 막을 얻었다. 이것을 투과성 확인용 필름으로 하였다. 상기 투과성 확인용 필름의 투과율을 UV-VIS 분광 광도계를 이용하여 파장 555 nm에서 측정한 결과, 투과율이 70％였다.
(5-4) 복합 산화물 입자를 포함하는 층의 제작
(5-1)에서 얻어진 수지 조성물의 바니시를 계량하고, 복합 산화물 입자로서 평균 입경 0.3 μm의 실리카티타니아 입자 2를 100 중량부 가하고, 교반하여 분산한 후, 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시킴으로써 세퍼레이터 상에 복합 산화물 입자를 포함하는 두께 20 μm의 수지 조성물의 층을 제작하였다. 복합 산화물 미립자를 포함하는 막의 재료의 조성을 중량부를 기준으로 하여 표 1에 나타내었다.
(5-5) 복합 산화물 입자 및 도전 입자를 포함하는 층의 제작
폴리스티렌을 핵으로 하는 입자의 표면에 두께 0.2 μm의 니켈층을 형성하고, 니켈층의 외측에 두께 0.04 μm의 금층을 형성한 평균 입경 3 μm의 도전 입자를 제작하였다. 이 도전 입자를 추가한 것 이외에는 (5-4)에서 제작한 복합 산화물 입자를 포함하는 층과 동일한 절차로, 세퍼레이터 필름 상에 복합 산화물 입자 및 도전 입자를 포함하는 두께 5 μm의 수지 조성물의 층을 제작하였다. 도전 입자를 포함하는 층의 재료의 조성을 중량부를 기준으로 하여 표 2에 나타내었다.
(5-6) 회로 부재 접속용 접착제의 제작
상기 복합 산화물 입자를 포함하는 층과, 상기 복합 산화물 입자 및 도전 입자를 포함하는 층을 라미네이터로 접착하여 두께 25 μm의 회로 부재 접속용 접착제를 제작하였다.
(실시예 6)
실시예 5와 동일하게 하여 수지 조성물의 바니시를 얻었다. 바니시를 계량하고, 복합 산화물 입자로서 평균 입경 0.3 μm의 실리카티타니아 입자 2(가부시끼가이샤 도꾸야마 제조, 굴절률 1.59)을 100 중량부 가하고, 교반하여 분산하고, 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시킴으로써 세퍼레이터 필름 상에 두께 45 μm의 회로 부재 접속용 접착제를 얻었다.
(비교예 1)
실시예 1의 실리카티타니아 입자를 평균 입경 0.2 μm의 실리카 입자(애드마텍스사 제조, 상품명 SE1050, 굴절률 1.46)로 변경한 것 이외에는 실시예 1과 동일하게 하여 표 1 및 표 2에 나타내는 조성으로 복합 산화물 입자를 포함하는 층 및 복합 산화물 입자 및 도전 입자를 포함하는 층을 제작하고, 이들을 이용하여 회로 부재 접속용 접착제를 제작하였다.
(비교예 2)
실시예 1의 실리카티타니아 입자를 평균 입경 0.5 μm의 실리카 입자(애드마텍스사 제조, 상품명 SE2050, 굴절률 1.46)로 변경한 것 이외에는 실시예 1과 동일하게 하여 표 1 및 표 2에 나타내는 조성으로 복합 산화물 입자를 포함하는 층 및 복합 산화물 입자 및 도전 입자를 포함하는 층을 제작하고, 이들을 이용하여 회로 부재 접속용 접착제를 제작하였다.
(비교예 3)
(3'-1) 수지 조성물의 바니시의 제작
열 가교성 수지로서 크레졸노볼락형 에폭시 수지(도토 가세이 가부시끼가이샤 제조, 상품명 YDCN700-10) 50 중량부 및 에폭시기 함유 아크릴 고무(나가세 켐텍스 가부시끼가이샤 제조, 상품명 HTR-860P-3, 중량 평균 분자량 30만) 50 중량부, 경화제로서 이미다졸 화합물(시코쿠 가세이 고교 가부시끼가이샤 제조, 상품명 2PHZ), 실란 커플링제(도레이 다우코닝 실리콘 가부시끼가이샤 제조, 상품명 SH6040) 1 중량부 및 평균 입경 0.012 μm의 실리카 미립자(닛본 아에로질 가부시끼가이샤 제조, 상품명 R805)를 섞고, 톨루엔과 아세트산에틸의 혼합 용매 중에 용해하여 수지 조성물의 바니시를 얻었다.
(3'-2) 수지 조성물의 투과율의 측정
상기 수지 조성물의 바니시의 일부를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시켜 세퍼레이터 필름 상에 두께 25 μm의 막을 얻었다. 이것을 투과성 확인용 필름으로 하였다. 상기 투과성 확인용 필름의 투과율을 UV-VIS 분광 광도계를 이용하여 파장 555 nm에서 측정한 결과, 투과율이 9％였다.
(3'-3) 수지 조성물의 막의 제작
(3'-1)에서 얻어진 수지 조성물의 바니시를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐으로 10분간 건조시켜 세퍼레이터 필름 상에 두께 20 μm의 막을 얻었다. 상기 막의 조성을 표 1에 나타내었다.
(3'-4) 도전 입자를 포함하는 층의 제작
폴리스티렌을 핵으로 하는 입자의 표면에 두께 0.2 μm의 니켈층을 형성하고, 니켈층의 외측에 두께 0.04 μm의 금층을 형성한 평균 입경 3 μm의 도전 입자를 제작하였다. 도전 입자를 섞는 것 이외에는 (3'-3)의 막의 제작과 동일한 절차로 표 2에 기재된 조성으로 필름을 제작하고, 세퍼레이터 필름 상에 도전 입자를 포함하는 두께 5 μm의 수지 조성물의 층을 제작하였다.
(3'-5) 회로 부재 접속용 접착제의 제작
상기 (3'-4)에서 얻어진 막과, 상기 도전 입자를 포함하는 층을 라미네이터로 접착하여 두께 25 μm의 회로 부재 접속용 접착제를 제작하였다.
Figure pat00002
Figure pat00003
(실시예 1 내지 5 및 비교예 1 내지 3의 반도체 장치의 제작, 특성 확인)
(A) 반도체 웨이퍼/회로 부재 접속용 접착제/다이싱 테이프 적층체의 제작
다이어태치 필름 마운터(JCM 제조)의 흡착 스테이지를 80℃로 가열한 후, 흡착 스테이지 상에 금도금 범프가 형성된 두께 150 μm, 직경 6인치의 반도체 웨이퍼를 범프측을 위로 향하게 하여 탑재하였다.
실시예 1 내지 5 및 비교예 1 내지 3에 기재된 회로 부재 접속용 접착제를 세퍼레이터마다 200 mm×200 mm로 절단하고, 도전 입자를 포함하지 않는 막측을 반도체 웨이퍼의 범프측으로 향하게 하고, 공기를 감아 들이지 않도록 반도체 웨이퍼의 끝으로부터 다이어태치 마운터의 접착 롤러로 압박하여 라미네이트하였다. 라미네이트한 후, 웨이퍼의 외형을 따라서 회로 부재 접속용 접착제의 비어져 나온 부분을 절단하였다. 절단 후, 세퍼레이터를 박리하였다. 이어서, 세퍼레이터 박리후의 웨이퍼와 회로 부재 접속용 접착제의 적층체를, 접착제를 부착한 면을 위로 향하게 하고 스테이지 온도를 40℃로 설정한 다이어태치 필름 마운터의 흡착 스테이지에 탑재하고, 또한 12인치 웨이퍼용의 다이싱 프레임을 웨이퍼 외주에 설치하였다.
UV 경화형 다이싱 테이프(후루가와 덴끼 고교 가부시끼가이샤 제조, 상품명 UC-334EP-110)의 점착면을 반도체 웨이퍼측으로 향하게 하고, 공기를 감아 들이지 않도록 다이싱 프레임의 끝으로부터 다이어태치 마운터의 접착 롤러로 압박하여 라미네이트하였다. 라미네이트 후, 다이싱 프레임의 외주와 내주의 중간 부근에서 다이싱 테이프를 절단하여, 다이싱 프레임에 고정된 반도체 웨이퍼/회로 부재 접속용 접착제/다이싱 테이프 적층체를 제작하였다.
(B) 다이싱
다이싱 프레임에 고정된 반도체 웨이퍼/회로 부재 접속용 접착제/다이싱 테이프 적층체를 풀오토매틱 다이싱톱(디스코사 제조, 상품명 DFD6361)에 반도체 웨이퍼의 백그라인드면을 위로 향하게 하여 탑재하였다. IR 카메라에 의해서 웨이퍼를 투과하여 스크라이브 라인의 위치 정렬을 행하였다.
1단째는 백그라인드면으로부터 100 μm까지를 절단하고, 나머지 웨이퍼 및 회로 부재 접속용 접착제 및 다이싱 테이프 내까지 긴 변측 15.1 mm 간격, 짧은 변측 1.6 mm 간격으로 절단하였다. 절단한 후, 세정하고, 불어내기로 수분을 비산한 후, 다이싱 테이프측으로부터 UV 조사를 행하였다. 이 후, 다이싱 테이프측으로부터 반도체 웨이퍼측으로 들어올려서, 회로 부재 접속용 접착제가 범프측에 형성된15.1 mm×1.6 mm의 반도체칩을 얻었다.
(C) 회로 부재의 접속
회로 부재 접속용 접착제가 있는 반도체칩의 백그라인드면을 초음파 플립칩 본더(알텍스사 제조, 상품명 SH-50MP)의 흡착 헤드측으로 향하게 하여 칩을 흡인하고, 할로겐 광원 및 라이트 가이드(모리텍스사 제조)에 의해서 회로 부재 접속용 접착제층측으로부터 광을 조사하고, 반도체칩 표면에 형성된 알루미늄제의 위치 정렬 마크를 식별하였다.
한편, 두께 0.7 mm의 무알칼리 유리 상에 1400 옹스트롱의 막 두께로 인듐-주석 산화물(ITO)의 전극을 형성한 기판의 ITO제의 위치 정렬 마크를 식별하고, 상기 반도체칩 표면의 위치 정렬 마크와 위치 정렬을 행하였다. 이 후, 가열 없이 1초간 0.5 MPa에서 칩을 유리 기판에 가압하여 유리 기판 상에 회로 부재 접속용 접착제를 통해 반도체칩을 임시 고정하였다. 이어서, 210℃, 50 MPa에서 5초간 칩을 유리에 가압함과 동시에 접착제를 경화시켜, 범프와 ITO 전극의 접속 및 칩과 유리 기판의 접착을 완료하였다.
(D) 접속 저항치의 측정(압착후, 고온 고습 시험후, 온도 사이클 시험후)
압착후, 반도체칩-유리 기판 접속체의 접속 저항치의 확인을 행하였다. 또한, 회로 부재 접속용 접착제의 접속 신뢰성을 확인하기 위해서 반도체칩-유리 기판 접속체를 60℃, 상대 습도 90％의 고온 고습 장치, 또는 -40℃, 15분 및 100℃, 15분의 온도 사이클 시험기에 투입하고, 일정 시간 후의 접속 저항치 변화를 관측하였다.
(실시예 6의 반도체 장치의 제작, 특성 확인)
(6-A) 회로 부재 접속용 접착제/반도체 웨이퍼/다이싱 테이프 적층체의 제작
다이어태치 필름 마운터(JCM 제조)의 흡착 스테이지를 80℃로 가열한 후, 흡착 스테이지 상에 금도금 범프가 형성된 두께 150 μm, 직경 6인치의 반도체 웨이퍼를 범프측을 위로 향하게 하여 탑재하였다.
실시예 6에 기재된 회로 부재 접속용 접착제를 세퍼레이터마다 200 mm×200 mm로 절단하고, 도전 입자를 포함하지 않는 막측을 반도체 웨이퍼의 범프측으로 향하게 하고, 공기를 감아 들이지 않도록 반도체 웨이퍼의 끝으로부터 다이어태치 마운터의 접착 롤러로 압박하여 라미네이트하였다. 라미네이트후, 웨이퍼의 외형을 따라서 접착제의 비어져 나온 부분을 절단하였다. 반도체 웨이퍼와 회로 부재 접속용 접착제의 적층체를, 접착제를 접착한 면을 밑으로 향하게 하고 스테이지 온도를 40℃로 설정한 다이어태치 필름 마운터의 흡착 스테이지에 탑재하고, 또한 12인치 웨이퍼용의 다이싱 프레임을 웨이퍼 외주에 설치하였다.
UV 경화형 다이싱 테이프(후루가와 덴끼 고교 가부시끼가이샤 제조, 상품명 UC-334EP-110)의 점착면을 반도체 웨이퍼측으로 향하게 하고, 공기를 감아 들이지 않도록 다이싱 프레임의 끝으로부터 다이어태치 마운터의 접착 롤러로 압박하여 라미네이트하였다. 라미네이트후, 다이싱 프레임의 외주와 내주의 중간 부근에서 다이싱 테이프를 절단하고, 회로 접속용 접착제의 세퍼레이터를 박리하여, 다이싱 프레임에 고정된 회로 부재 접속용 접착제/반도체 웨이퍼/다이싱 테이프 적층체를 얻었다.
(6-B) 다이싱
다이싱 프레임에 고정된 회로 부재 접속용 접착제/반도체 웨이퍼/다이싱 테이프 적층체를 풀오토매틱 다이싱톱(디스코사 제조, 상품명 DFD6361)에 회로 부재 접속용 접착제측을 다이싱 블레이드측으로 향하게 하여 탑재하였다.
접착제를 투과하여 웨이퍼 절단 위치를 맞춘 후, 1단째는 백그라인드면으로부터 표면으로부터 100 μm까지를 절단하고, 2단째에서는 나머지 웨이퍼 및 다이싱 테이프내까지 긴 변측, 짧은 변측 모두 10 mm 간격, 10 mm 간격으로 절단하였다. 절단한 후, 세정하고, 불어내기로 수분을 비산한 후, 다이싱 테이프측으로부터 UV 조사를 행하였다. 이 후, 다이싱 테이프측으로부터 반도체 웨이퍼측으로 들어올려, 회로 부재 접속용 접착제가 범프측에 형성된 10 mm×10 mm의 반도체칩을 얻었다.
(6-C) 회로 부재의 접속
회로 부재 접속용 접착제가 있는 반도체칩의 백그라인드면을 초음파 플립칩 본더(알텍스사 제조, 상품명 SH-50MP)의 흡착 헤드측으로 향하게 하여 칩을 흡인하고, 할로겐 광원 및 라이트 가이드(모리텍스사 제조)에 의해서 회로 부재 접속용 접착제층측으로부터 광을 조사하여, 반도체칩 표면에 형성된 알루미늄제의 위치 정렬 마크를 식별하였다. 이어서, Au/Ni 도금 Cu 회로 인쇄 기판과 위치 정렬을 행하고, 접속을 행하여 반도체 장치를 얻었다.
(6-D) 접속 저항치의 측정
얻어진 반도체 장치의 176 범프 연결 데이지 체인에서의 접속 저항은 8.6Ω으로서, 양호한 접속 상태인 것을 확인하였다. 또한, 반도체 장치를 30℃, 상대 습도 60％의 조 내에 192시간 방치한 후, IR 리플로우 처리(265℃ 최대)를 3회 행한 결과, 칩의 박리나 도통 불량의 발생은 없었다.
또한, IR 리플로우 후의 반도체 장치를 온도 사이클 시험기(-55℃ 30분, 실온(25℃) 5분, 125℃ 30분) 내에 방치하고, 조 내에서의 접속 저항 측정을 행하여, 600 사이클 경과 후의 도통 불량이 발생하지 않은 것을 확인하였다.
(실시예 1 내지 6 및 비교예 1 내지 3의 회로 접속용 접착제의 특성 확인)
(E) 선팽창 계수 측정
실시예 1 내지 6 및 비교예 1 내지 3의 회로 부재 접속용 접착제를 세퍼레이터마다 180℃로 설정한 오븐에 3시간 방치하고, 가열 경화 처리를 행하였다. 가열 경화 후의 필름을 세퍼레이터로부터 박리하고, 30 mm×30 mm의 크기로 절단하였다. 세이코 인스트루먼츠사 제조, 상품명 TMA/SS6100을 이용하여, 필름의 열기계 분석을 행하였다. 처크간 20 mm로 설정한 후, 측정 온도 범위 20℃ 내지 300℃, 승온 속도 5℃/분, 단면적에 대하여 압력 0.5 MPa가 되는 하중 조건으로 인장 시험 모드에서 열기계 분석을 하여 선팽창 계수를 구하였다.
(F) 반응률 측정
실시예 1 내지 6 및 비교예 1 내지 3에 기재된 회로 부재 접속용 접착제를 알루미늄제 측정 용기에 2 내지 10 mg 계량한 후, 열량 측정 장치(페르킨 엘마사 제조, 상품명 DSC(시차 주사 열량계) 필리스(Pylis)1)로 30 내지 300℃까지 20℃/분의 승온 속도로 발열량 측정을 행하고, 이것을 초기 발열량으로 하였다.
이어서, 열압착 장치의 가열 헤드를 세퍼레이터 사이에 둔 열전쌍으로 온도확인을 행하여 20초 후에 180도에 달하는 온도로 설정하였다. 이 가열 헤드 설정으로, 세퍼레이터 사이에 둔 회로 부재 접속용 접착제를 20초간 가열하여 열압착시와 동등한 가열 처리가 실시된 상태의 필름을 얻었다. 가열 처리 후의 필름을 2 내지 10 mg 계량하여, 알루미늄제 측정 용기에 넣고, 상기 열량 측정 장치로 30 내지 300℃까지 20℃/분의 승온 속도로 발열량 측정을 행하고, 이것을 가열후 발열량으로 하였다. 얻어진 발열량으로부터 하기 수학식 1에 의해 반응률(％)을 산출하였다.
<수학식 1>
반응률=(초기 발열량-가열후 발열량)/(초기 발열량)×100
회로 부재 접속용 접착제의 특성으로서, 가시광 병행 투과율, 경화후의 선팽창 계수, 플립칩 본더에서의 얼라인먼트 마크 인식의 가불가, 반응률 또한 압착후의 접속 저항치 및 신뢰성 시험후의 접속 저항치를 표 3에 나타내었다.
Figure pat00004
표 3에 나타낸 바와 같이, 복합 산화물 입자로서 실리카티타니아 입자를 적용한 실시예 1 내지 6의 회로 부재 접속용 접착제는, (1) 가시광 병행 투과율이 30％ 이상이기 때문에 플립칩 본더의 인식 시스템을 이용하여 접착제를 투과하여 칩 회로면의 인식 마크를 식별하는 것이 가능하고, (2) 경화후의 선팽창 계수가 70×10-6/℃로 감소되어 있고, 접속 신뢰성 시험에 있어서 도통 불량이 발생하지 않고, (3) 열압착시의 가열 조건으로 80％ 이상의 반응률에 달해 있고, 안정된 저접속 저항을 보이고 있었다. 특히, 평균 입경이 0.3 μm인 실리카티타니아 입자를 이용한 실시예 2, 4, 5 및 6의 회로 부재 접속용 접착제는 가시광 병행 투과율이 높고, 압착후, 고온 고습 시험후 및 온도 사이클 시험후의 접속 저항치가 낮고, 우수하였다.
한편, 비교예 1 및 2의 회로 부재 접속용 접착제에서는, 실리카 입자를 이용함으로써 수지 조성물과의 굴절률차가 커지기 때문에, 산란이 발생하고, 가시광 병행 투과율이 작았다. 그 때문에, 칩 얼라이먼트 마크 인식에 의한 위치 정렬을 할 수 없어, 반도체 장치의 초기 도통을 확보할 수 없었다. 또한, 비교예 3의 회로 부재 접속용 접착제로서는 반응률이 낮아 속경화성이 없었다. 그 때문에, 접착제가 굳어지지 않아, 압착후의 상태를 유지할 수 없어 반도체 장치의 도통 불량이 발생하였다. 압착후의 접속 저항치의 측정은 하지 않았다.

Claims (1)

  1. 열 가교성 수지 및 상기 열 가교성 수지와 반응하는 경화제를 포함하는 수지 조성물과, 상기 수지 조성물 중에 분산하고 있는 복합 산화물 입자를 포함하는 열 경화형의 회로 부재 접속용 접착제.
KR1020127016495A 2007-07-11 2008-07-09 회로 부재 접속용 접착제 KR20120089347A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007182110 2007-07-11
JPJP-P-2007-182110 2007-07-11
PCT/JP2008/062402 WO2009008448A1 (ja) 2007-07-11 2008-07-09 回路部材接続用接着剤

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002980A Division KR20100033527A (ko) 2007-07-11 2008-07-09 회로 부재 접속용 접착제

Publications (1)

Publication Number Publication Date
KR20120089347A true KR20120089347A (ko) 2012-08-09

Family

ID=40228619

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107002980A KR20100033527A (ko) 2007-07-11 2008-07-09 회로 부재 접속용 접착제
KR1020127016495A KR20120089347A (ko) 2007-07-11 2008-07-09 회로 부재 접속용 접착제

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107002980A KR20100033527A (ko) 2007-07-11 2008-07-09 회로 부재 접속용 접착제

Country Status (5)

Country Link
JP (2) JP5557526B2 (ko)
KR (2) KR20100033527A (ko)
CN (2) CN102157407B (ko)
TW (1) TWI425598B (ko)
WO (1) WO2009008448A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101592625B1 (ko) * 2009-03-16 2016-02-05 헨켈 아이피 앤드 홀딩 게엠베하 탄성중합체 대 기재 결합
JP4766180B2 (ja) * 2009-05-13 2011-09-07 日立化成工業株式会社 接着剤組成物
JP5484792B2 (ja) * 2009-05-29 2014-05-07 日立化成株式会社 接着剤組成物、接着シート及び半導体装置
JP5527816B2 (ja) * 2010-06-22 2014-06-25 信越化学工業株式会社 ダイボンド剤組成物及び半導体装置。
JP2011102404A (ja) * 2011-02-17 2011-05-26 Sony Chemical & Information Device Corp 異方性導電フィルム
CN102408679B (zh) * 2011-08-29 2012-12-26 天威新能源控股有限公司 一种环氧树脂复合材料
JP6017134B2 (ja) 2011-12-13 2016-10-26 東京エレクトロン株式会社 生産効率化システム、生産効率化装置および生産効率化方法
CN103740309B (zh) * 2013-12-10 2015-01-21 江苏瑞德新能源科技有限公司 一种可修复导电胶及其制备方法
US20150371916A1 (en) * 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill
CN104952702B (zh) * 2015-05-15 2017-11-28 张家港康得新光电材料有限公司 半导体器件及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741544A (ja) * 1993-08-02 1995-02-10 Tokuyama Corp エポキシ樹脂組成物及び光半導体装置
US6645632B2 (en) * 2000-03-15 2003-11-11 Shin-Etsu Chemical Co., Ltd. Film-type adhesive for electronic components, and electronic components bonded therewith
JP4240460B2 (ja) * 2003-03-06 2009-03-18 ソニーケミカル＆インフォメーションデバイス株式会社 接着剤、接着剤の製造方法及び電気装置
JP4171898B2 (ja) * 2003-04-25 2008-10-29 信越化学工業株式会社 ダイシング・ダイボンド用接着テープ
JP4235808B2 (ja) * 2003-09-19 2009-03-11 信越化学工業株式会社 接着剤組成物及び接着フィルム
JP3948491B2 (ja) * 2005-06-06 2007-07-25 東レ株式会社 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP4810911B2 (ja) * 2005-07-26 2011-11-09 パナソニック電工株式会社 エポキシ樹脂組成物、エポキシ樹脂フィルム、光導波路、光・電気混載配線基板並びに電子デバイス
US7898636B2 (en) * 2005-09-22 2011-03-01 Tomoegawa Co., Ltd. Clay thin film substrate, clay thin film substrate with electrode, and display device using the same

Also Published As

Publication number Publication date
TW200919657A (en) 2009-05-01
JPWO2009008448A1 (ja) 2010-09-09
CN101689518A (zh) 2010-03-31
TWI425598B (zh) 2014-02-01
KR20100033527A (ko) 2010-03-30
CN102157407B (zh) 2014-01-08
JP2012044202A (ja) 2012-03-01
WO2009008448A1 (ja) 2009-01-15
JP5557526B2 (ja) 2014-07-23
CN102157407A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
JP5487619B2 (ja) 回路部材接続用接着剤及びこれを用いた半導体装置
JP5557526B2 (ja) 回路部材接続用接着剤及び半導体装置
KR101131366B1 (ko) 반도체 디바이스의 제조 방법 및 접착 필름
JP5569126B2 (ja) 接着剤組成物、接着剤シート及び半導体装置の製造方法
JP5224111B2 (ja) 半導体ウェハ加工用接着フィルム
WO2007129458A1 (ja) 半導体装置および半導体装置の製造方法
KR101136599B1 (ko) 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법
JP5088376B2 (ja) 回路部材接続用接着剤及び半導体装置
JP5569121B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP2011171712A (ja) 半導体ウエハ加工用接着テープ、半導体ウエハ加工用接着テープ付き半導体ウエハの製造方法、半導体装置の製造方法及び半導体装置
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP5263158B2 (ja) 回路部材接続用接着剤及び半導体装置
JP5445187B2 (ja) 回路部材接続用接着剤及びこれを用いた半導体装置
TWI509043B (zh) Adhesive composition, method for manufacturing connection of circuit member and semiconductor device
JP6222267B2 (ja) 半導体装置の製造方法及びこれを用いて製造されてなる半導体装置
JP2010287835A (ja) 半導体回路部材の製造方法
JP2014074181A (ja) 半導体装置の製造方法及びこれを用いて製造されてなる半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application