KR20120075109A - Fringe field switching liquid crystal display device and method of fabricating the same - Google Patents
Fringe field switching liquid crystal display device and method of fabricating the same Download PDFInfo
- Publication number
- KR20120075109A KR20120075109A KR1020100137144A KR20100137144A KR20120075109A KR 20120075109 A KR20120075109 A KR 20120075109A KR 1020100137144 A KR1020100137144 A KR 1020100137144A KR 20100137144 A KR20100137144 A KR 20100137144A KR 20120075109 A KR20120075109 A KR 20120075109A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- substrate
- line
- layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 프린지 필드형 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 데이터라인의 부하(load)를 감소시키도록 한 프린지 필드형 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a fringe field type liquid crystal display device and a manufacturing method thereof, and more particularly, to a fringe field type liquid crystal display device and a method of manufacturing the same to reduce the load of the data line.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display is largely composed of a color filter substrate and an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.The active matrix (AM) method, which is a driving method mainly used in the liquid crystal display device, uses an amorphous silicon thin film transistor (a-Si TFT) as a switching device to drive the liquid crystal in the pixel portion. to be.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, a structure of a general liquid crystal display device will be described in detail with reference to FIG. 1.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically illustrating a general liquid crystal display.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display device is largely a liquid crystal layer (liquid crystal layer) formed between the
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.In addition, the
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.At this time, the driving method generally used in the liquid crystal display device is a twisted nematic (TN) method for driving the nematic liquid crystal molecules in a vertical direction with respect to the substrate, but the liquid crystal display device of the twisted nematic method Has the disadvantage that the viewing angle is as narrow as 90 degrees. This is due to the refractive anisotropy of the liquid crystal molecules because the liquid crystal molecules oriented horizontally with the substrate are oriented almost perpendicular to the substrate when a voltage is applied to the panel.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이를 자세히 설명하면 다음과 같다.Accordingly, there is an in-plane switching (IPS) type liquid crystal display device in which the liquid crystal molecules are driven in a horizontal direction with respect to the substrate to improve the viewing angle to 170 degrees or more.
도 2는 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 단면도로써, 화소전극과 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 공통전극 상에 위치하는 액정분자를 구동시킴으로써 화상을 구현하는 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치의 어레이 기판 일부를 나타내고 있다.FIG. 2 is a cross-sectional view illustrating a portion of an array substrate of a transverse electric field type liquid crystal display device, in which a fringe field formed between the pixel electrode and the common electrode passes through the slit to drive the liquid crystal molecules positioned on the pixel region and the common electrode. A portion of an array substrate of a fringe field switching (FFS) liquid crystal display is shown.
상기 프린지 필드형 액정표시장치는 액정분자가 수평으로 배향되어 있는 상태에서 하부에 화소전극이 형성되는 한편 상부에 공통전극이 형성됨에 따라 전계가 수평 및 수직 방향으로 발생하여 액정분자가 트위스트(twist)와 틸트(tilt)되어 구동되어 진다.In the fringe field type liquid crystal display, the liquid crystal molecules are horizontally aligned, and as the pixel electrode is formed at the bottom and the common electrode is formed at the top, an electric field is generated in the horizontal and vertical directions so that the liquid crystal molecules are twisted. It is tilted and driven.
도면에 도시된 바와 같이, 일반적인 프린지 필드형 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.As shown in the drawing, a gate line (not shown) and a
상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23) 사이의 절연을 위한 게이트절연막(15a) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.The thin film transistor includes a
이때, 상기 액티브층(24)의 소오스/드레인영역은 오믹-콘택층(ohmic contact layer)(25n)을 통해 상기 소오스/드레인전극(22, 23)과 오믹-콘택을 형성하게 된다.In this case, the source / drain regions of the
상기 화소영역 내에는 공통전극(8)과 화소전극(18)이 형성되어 있으며, 이때 상기 공통전극(8)은 박스 형태의 상기 화소전극(18)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8) 내에 다수의 슬릿(8s)을 포함하고 있다.The
이때, 상기 화소전극(18)은 제 1 보호막(15b) 및 제 2 보호막(15c)에 형성된 콘택홀을 통해 상기 드레인전극(23)과 전기적으로 접속하게 된다.In this case, the
이와 같이 구성된 상기 어레이 기판(10)의 가장자리 영역에는 상기 게이트라인과 데이터라인(17)에 각각 전기적으로 접속하는 게이트패드전극(26p)과 데이터패드전극(27p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인과 데이터라인(17)에 전달하게 된다.The
즉, 상기 게이트라인과 데이터라인(17)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(16p)과 데이터패드라인(17p)에 연결되며, 상기 게이트패드라인(16p)과 데이터패드라인(17p)은 상기 게이트패드라인(16p)과 데이터패드라인(17p)에 각각 전기적으로 접속된 게이트패드전극(26p)과 데이터패드전극(27p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.That is, the gate line and the
참고로, 도면부호 15d는 제 3 보호막을 나타낸다.For reference,
이하, 상기와 같이 구성되는 프린지 필드형 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a fringe field type liquid crystal display device configured as described above will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3g는 상기 도 2에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.3A to 3G are cross-sectional views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 2.
도 3a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)과 게이트라인(미도시) 및 게이트패드라인(16p)을 형성한다.As shown in FIG. 3A, a
다음으로, 도 3b에 도시된 바와 같이, 상기 게이트전극(21)과 게이트라인 및 게이트패드라인(16p)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 게이트절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한다.Next, as shown in FIG. 3B, the gate
이후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(24)을 형성한다.Thereafter, the amorphous silicon thin film and the n + amorphous silicon thin film are selectively patterned using a photolithography process (second mask process) to form an
이때, 상기 액티브층(24) 위에는 상기 액티브층(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.In this case, the n + amorphous silicon
다음으로, 도 3c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 도전성 금속물질을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브층(24) 상부에 상기 도전성 금속물질로 이루어진 소오스전극(22)과 드레인전극(23)을 형성하는 한편, 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인(17)을 형성한다.Next, as illustrated in FIG. 3C, a conductive metal material is deposited on the entire surface of the
또한, 상기 제 3 마스크공정을 통해 상기 도전성 금속물질을 선택적으로 패터닝하여 상기 도전성 금속물질로 이루어진 데이터패드라인(17p)을 형성한다.In addition, the conductive metal material is selectively patterned through the third mask process to form a
이때, 상기 액티브층(24) 위에 형성되어 있는 상기 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거됨으로써 상기 액티브층(24)과 소오스/드레인전극(22, 23) 사이를 오믹-콘택시키는 오믹-콘택층(25n)을 형성하게 된다.At this time, the n + amorphous silicon thin film pattern formed on the
다음으로, 도 3d에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 제 1 보호막(15b)과 제 2 보호막(15c)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 상기 제 1 보호막(15b)과 제 2 보호막(15c)의 일부영역을 선택적으로 패터닝함으로써 상기 드레인전극(23)의 일부를 노출시키는 제 1 콘택홀(40a)을 형성한다.Next, as shown in FIG. 3D, the
이때, 상기 제 2 보호막(15c)은 상기 데이터라인(17)과 후술할 공통전극 사이의 오버랩에 의한 기생 커패시턴스(parasitic capacitance)를 감소시키기 위해 포토 아크릴과 같은 낮은 유전율(~3.5)을 가진 유기 절연물질을 이용하게 된다.In this case, the
다음으로, 도 3e에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 투명한 도전성 금속물질을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 제 1 콘택홀(40a)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.Next, as shown in FIG. 3E, the transparent conductive metal material is deposited on the entire surface of the
그리고, 도 3f에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 제 3 보호막(15d)을 형성한 후, 포토리소그래피공정(제 6 마스크공정)을 이용하여 상기 제 3 보호막(15d), 제 2 보호막(15c), 제 1 보호막(15b) 및 게이트절연막(15a)의 일부영역을 선택적으로 패터닝함으로써 상기 데이터패드라인(17p) 및 게이트패드라인(16p)의 일부를 각각 노출시키는 제 2 콘택홀(40b) 및 제 3 콘택홀(40c)을 형성한다.As shown in FIG. 3F, after the
다음으로, 도 3g에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 투명한 도전성 금속물질을 증착한 후, 포토리소그래피공정(제 7 마스크공정)을 이용하여 선택적으로 패터닝하여 화소부 전체에 걸쳐 공통전극(8)을 형성하는 한편, 각각 상기 제 2 콘택홀(40b) 및 제 3 콘택홀(40c)을 통해 상기 데이터패드라인(17p) 및 게이트패드라인(16p)과 전기적으로 접속하는 데이터패드전극(27p) 및 게이트패드전극(26p)을 형성한다.Next, as illustrated in FIG. 3G, a transparent conductive metal material is deposited on the entire surface of the
이때, 상기 공통전극(8)은 그 하부의 상기 화소전극(18)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8) 내에 다수의 슬릿(8s)을 포함하고 있다.In this case, the
상기의 프린지 필드형 액정표시장치는 시야각이 넓은 장점을 가지고 있으며, 공통전극(8)이 데이터라인(17) 상부에까지 형성되는 경우 블랙매트릭스 영역의 축소가 가능하여 개구율이 향상되는 이점이 있다.The fringe field type liquid crystal display device has a wide viewing angle, and when the
다만, 상기 공통전극(8)과 데이터라인(17) 사이의 오버랩에 의해 기생 커패시턴스가 발생하게 되는데, 이를 감소시키기 위해 낮은 유전율을 가진 포토 아크릴을 적용하여도 기존 횡전계방식 액정표시장치에 비해 커패시턴스가 크게 발생하게 된다. 이는 상기 데이터라인(17)의 부하(load) 증가에 따른 충전(charging) 특성 저하, 박막 트랜지스터의 크기 증가 및 소비전력의 증가를 초래하게 된다.However, parasitic capacitance is generated due to overlap between the
본 발명은 상기한 문제를 해결하기 위한 것으로, 데이터라인의 부하를 감소시키도록 한 프린지 필드형 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.An object of the present invention is to provide a fringe field type liquid crystal display and a method of manufacturing the same to reduce the load on a data line.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the configuration and claims of the invention which will be described later.
상기한 목적을 달성하기 위하여, 본 발명의 프린지 필드형 액정표시장치는 제 1 기판에 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막; 상기 게이트절연막이 형성된 상기 게이트전극 상부에 형성된 액티브층; 상기 액티브층이 형성된 제 1 기판의 화소영역에 형성된 화소전극; 상기 화소전극이 형성된 제 1 기판의 액티브층 상부에 형성된 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 제 1 보호막; 상기 제 1 보호막이 형성된 상기 제 1 기판 위에 형성되며, 상기 데이터라인 상부에 공기로 채워진 에어-갭을 포함하는 제 2 보호막; 상기 제 2 보호막이 형성된 제 1 기판 위에 상기 데이터라인과 오버랩하도록 형성된 공통전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.In order to achieve the above object, the fringe field type liquid crystal display device of the present invention comprises a gate electrode and a gate line formed on the first substrate; A gate insulating film formed on the first substrate on which the gate electrode and the gate line are formed; An active layer formed on the gate electrode on which the gate insulating film is formed; A pixel electrode formed in the pixel region of the first substrate on which the active layer is formed; A data line defining the pixel region by crossing the source electrode, the drain electrode, and the gate line formed on the active layer of the first substrate on which the pixel electrode is formed; A first passivation layer formed on the first substrate on which the source electrode, the drain electrode and the data line are formed; A second passivation layer formed on the first substrate on which the first passivation layer is formed, the second passivation layer including an air gap filled with air over the data line; A common electrode formed to overlap the data line on the first substrate on which the second passivation layer is formed; And a second substrate bonded to and opposed to the first substrate.
이때, 상기 액티브층 위에 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브층의 소오스/드레인영역과 상기 소오스/드레인전극을 오믹-콘택시키는 오믹-콘택층을 추가로 포함하는 것을 특징으로 한다.In this case, an n + amorphous silicon thin film is formed on the active layer, and further includes an ohmic contact layer which ohmic-contacts the source / drain region of the active layer and the source / drain electrode.
상기 드레인전극은 그 하부의 화소전극 위에 위치하여 상기 화소전극과 직접 전기적으로 접속하는 것을 특징으로 한다.The drain electrode is positioned on the lower pixel electrode and directly connected to the pixel electrode.
상기 에어-갭은 상기 데이터라인 위의 제 2 보호막 내에 형성되며, 상기 데이터라인보다 좁은 폭을 가지는 것을 특징으로 한다.The air gap is formed in the second passivation layer on the data line and has a narrower width than the data line.
상기 에어-갭의 양단에 적어도 하나 이상씩 형성된 제 1 콘택홀을 추가로 포함하는 것을 특징으로 한다.And at least one first contact hole formed at both ends of the air-gap.
상기 공통전극은 화상이 표시되는 화소부 전체에 걸쳐 단일패턴으로 형성되는 동시에 각각의 화소영역 내에서 다수의 슬릿을 가지는 것을 특징으로 한다.The common electrode is formed in a single pattern over the entire pixel portion in which an image is displayed, and has a plurality of slits in each pixel region.
본 발명의 프린지 필드형 액정표시장치의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막이 형성된 상기 게이트전극 상부에 액티브층을 형성하는 단계; 상기 액티브층이 형성된 제 1 기판의 화소영역에 화소전극을 형성하는 단계; 상기 화소전극이 형성된 제 1 기판의 액티브층 상부에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 위에 제 1 보호막을 형성하는 단계; 상기 제 1 보호막이 형성된 상기 데이터라인 상부에 도전물질로 이루어진 희생층을 형성하는 단계; 상기 희생층이 형성된 제 1 기판 위에 제 2 보호막을 형성하는 단계; 상기 제 2 보호막을 선택적으로 제거하여 상기 희생층을 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 1 콘택홀을 통해 상기 희생층을 제거하여 상기 데이터라인 위의 제 2 보호막 내에 에어-갭을 형성하는 단계; 상기 에어-갭이 형성된 제 1 기판의 화소부에 상기 데이터라인과 오버랩하도록 공통전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.A method of manufacturing a fringe field type liquid crystal display device according to the present invention comprises the steps of: providing a first substrate divided into a pixel portion, a data pad portion, and a gate pad portion; Forming a gate electrode and a gate line on the pixel portion of the first substrate; Forming a gate insulating film on the first substrate on which the gate electrode and the gate line are formed; Forming an active layer on the gate electrode on which the gate insulating film is formed; Forming a pixel electrode in the pixel region of the first substrate on which the active layer is formed; Forming a source electrode and a drain electrode on the active layer of the first substrate on which the pixel electrode is formed, and forming a data line crossing the gate line to define the pixel region; Forming a first passivation layer on the first substrate on which the source electrode, the drain electrode, and the data line are formed; Forming a sacrificial layer made of a conductive material on the data line on which the first passivation layer is formed; Forming a second passivation layer on the first substrate on which the sacrificial layer is formed; Selectively removing the second passivation layer to form a first contact hole exposing the sacrificial layer; Removing the sacrificial layer through the first contact hole to form an air gap in the second passivation layer on the data line; Forming a common electrode to overlap the data line in the pixel portion of the first substrate on which the air-gap is formed; And bonding the first substrate and the second substrate to each other.
이때, 상기 게이트전극과 게이트라인을 형성할 때, 상기 제 1 기판이 게이트패드부에 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.In this case, when forming the gate electrode and the gate line, the first substrate further comprises forming a gate pad line on the gate pad portion.
상기 액티브층 위에 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브층의 소오스/드레인영역과 상기 소오스/드레인전극을 오믹-콘택시키는 오믹-콘택층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.And forming an ohmic contact layer formed of an n + amorphous silicon thin film on the active layer and ohmic-contacting the source / drain region of the active layer and the source / drain electrode.
상기 소오스전극과 드레인전극 및 데이터라인을 형성할 때, 상기 제 1 기판의 데이터패드부에 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.The method may further include forming a data pad line on the data pad portion of the first substrate when the source electrode, the drain electrode, and the data line are formed.
상기 희생층은 상기 데이터라인 상부에 상기 데이터라인보다 좁은 폭을 가지도록 형성하는 것을 특징으로 한다.The sacrificial layer may be formed to have a narrower width than the data line on the data line.
상기 제 2 보호막은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막을 이용하여 2000Å ~ 3000Å의 두께로 형성하며, 상기 희생층은 1500Å ~ 2000Å의 두께를 가지도록 형성하는 것을 특징으로 한다.The second passivation layer is formed to have a thickness of 2000 kV to 3000 kV using inorganic insulating films such as silicon nitride film (SiNx) and silicon oxide film (SiO 2 ), and the sacrificial layer is formed to have a thickness of 1500 kV to 2000 kPa. do.
상기 제 1 콘택홀을 형성할 때, 상기 제 2 보호막과 제 1 보호막 및 게이트절연막을 선택적으로 제거하여 상기 데이터패드라인 및 게이트패드라인을 각각 노출시키는 제 2 콘택홀 및 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.When forming the first contact hole, selectively removing the second protective layer, the first protective layer, and the gate insulating layer to form a second contact hole and a third contact hole exposing the data pad line and the gate pad line, respectively. It further comprises a step.
상기 제 1 콘택홀은 상기 희생층의 양단에 적어도 하나 이상씩 형성하는 것을 특징으로 한다.At least one first contact hole may be formed at both ends of the sacrificial layer.
상기 희생층을 구성하는 도전물질을 식각하는 에천트를 사용하여 상기 희생층을 제거하는 것을 특징으로 한다.The sacrificial layer may be removed using an etchant for etching the conductive material constituting the sacrificial layer.
상기 에천트는 상기 데이터패드라인 및 게이트패드라인을 각각 구성하는 도전물질에 대해 선택적 식각이 가능한 에천트가 사용되는 것을 특징으로 한다.The etchant may include an etchant capable of selectively etching the conductive material constituting the data pad line and the gate pad line, respectively.
상기 공통전극은 상기 화소부 전체에 걸쳐 단일패턴으로 형성되는 동시에 각각의 화소영역 내에서 다수의 슬릿을 가지도록 형성하는 것을 특징으로 한다.The common electrode may be formed to have a single pattern over the entire pixel portion and to have a plurality of slits in each pixel region.
상기 공통전극을 형성할 때, 상기 데이터패드부 및 게이트패드부에 각각 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 상기 데이터패드라인 및 게이트패드라인에 전기적으로 접속하는 데이터패드전극 및 게이트패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.When forming the common electrode, a data pad electrode and a gate pad electrode electrically connected to the data pad line and the gate pad line through the second contact hole and the third contact hole, respectively, in the data pad part and the gate pad part. It characterized in that it further comprises the step of forming.
상술한 바와 같이, 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법은 데이터라인의 부하가 감소됨에 따라 화소의 충전 특성이 향상되게 된다. 그 결과 박막 트랜지스터의 성능이 향상되는 한편, 박막 트랜지스터의 크기를 줄일 수 있어 개구율을 향상시킬 수 있는 효과를 제공한다.As described above, in the fringe field type liquid crystal display device and the manufacturing method thereof, the charging characteristic of the pixel is improved as the load of the data line is reduced. As a result, while the performance of the thin film transistor is improved, the size of the thin film transistor can be reduced, thereby providing an effect of improving the aperture ratio.
또한, 데이터라인의 부하가 감소됨에 따라 패널을 구동하는데 필요한 소비전력도 감소하게 된다.In addition, as the load on the data line is reduced, the power consumption required to drive the panel is also reduced.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 프린지 필드형 액정표시장치의 어레이 기판 일부를 나타내는 단면도.
도 3a 내지 도 3g는 상기 도 2에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도.
도 6a 내지 도 6g는 상기 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7g는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 8a 내지 도 8g는 상기 도 4에 도시된 어레이 기판의 D-D선에 따른 제조공정을 순차적으로 나타내는 단면도.1 is an exploded perspective view schematically showing a general liquid crystal display device.
2 is a cross-sectional view showing a part of an array substrate of a typical fringe field type liquid crystal display device.
3A to 3G are cross-sectional views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 2.
4 is a plan view schematically illustrating a portion of an array substrate of a fringe field type liquid crystal display device according to an exemplary embodiment of the present invention.
5 is a cross-sectional view schematically illustrating a portion of an array substrate of a fringe field type liquid crystal display device according to an exemplary embodiment of the present invention.
6A to 6G are plan views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 4.
7A to 7G are cross-sectional views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 5.
8A to 8G are cross-sectional views sequentially illustrating a manufacturing process along line DD of the array substrate illustrated in FIG. 4.
이하, 첨부한 도면을 참조하여 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the fringe field type liquid crystal display device and a method of manufacturing the same.
도 4는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 화소전극과 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 화소전극 상에 위치하는 액정분자를 구동시킴으로써 화상을 구현하는 프린지 필드형 액정표시장치의 어레이 기판 일부를 나타내고 있다.4 is a plan view schematically illustrating a portion of an array substrate of a fringe field type liquid crystal display device according to an exemplary embodiment of the present invention, in which a fringe field formed between the pixel electrode and the common electrode penetrates a slit and is formed on the pixel region and the pixel electrode. A portion of an array substrate of a fringe field type liquid crystal display device for realizing an image by driving liquid crystal molecules positioned is shown.
이때, 도면에는 설명의 편의를 위해 화소부와 데이터패드부 및 게이트패드부를 포함하는 하나의 화소를 나타내고 있으며, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.In this case, for convenience of description, one pixel including a pixel unit, a data pad unit, and a gate pad unit is illustrated. In an actual LCD device, N gate lines and M data lines intersect to form MxN pixels. Although present, one pixel is shown in the drawing for simplicity of explanation.
도 5는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도로써, 상기 도 4에 도시된 어레이 기판의 A-A'선, B-B선 및 C-C선에 따라 절단한 단면을 보여주고 있다.FIG. 5 is a cross-sectional view schematically illustrating a portion of an array substrate of a fringe field type liquid crystal display according to an exemplary embodiment of the present invention, and is cut along lines A-A ', BB, and CC of the array substrate illustrated in FIG. 4. It shows a cross section.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 프린지 필드를 발생시켜 액정분자를 구동시키는 다수의 슬릿(108s)을 가진 공통전극(108)과 박스 형태의 화소전극(118)이 형성되어 있다.As shown in the figure, a
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124)을 포함한다.The thin film transistor includes a
이때, 상기 액티브층(124)의 소오스/드레인영역은 오믹-콘택층(125n)을 통해 상기 소오스/드레인전극(22, 23)과 오믹-콘택을 형성하게 된다.In this case, the source / drain regions of the
그리고, 상기 소오스전극(122)의 일부는 일 방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 상기 화소전극(118)에 직접 전기적으로 접속하게 된다.A portion of the
전술한 바와 같이 상기 화소영역 내에는 프린지 필드를 발생시키기 위한 공통전극(108)과 화소전극(118)이 형성되어 있는데, 이때 상기 화소전극(118)은 상기 화소영역 내에 박스 형태로 형성되어 있으며, 상기 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 형성되는 동시에 각각의 화소영역 내에서 다수의 슬릿(108s)을 가지도록 형성되어 있는 것을 특징으로 한다.As described above, the
이때, 상기 본 발명의 실시예에 따른 액정표시장치는 액정층 내에 포물선 형태의 횡전계인 프린지 필드를 유발시켜 액정분자를 구동시키는 프린지 필드형 액정표시장치를 예를 들어 나타내고 있다.In this case, the liquid crystal display device according to the embodiment of the present invention shows a fringe field type liquid crystal display device which drives a liquid crystal molecule by inducing a fringe field which is a parabolic transverse electric field in the liquid crystal layer.
이와 같이 공통전극(108)이 데이터라인(117) 상부에도 형성되게 되므로 블랙매트릭스 영역의 축소가 가능하여 개구율이 향상되게 되며, 화소전극(118)의 좌우 끝이 데이터라인(117) 주위의 최외곽 슬릿(108s) 내에 존재하게 되어 상기 데이터라인(117) 주위의 투과율이 극대화되게 된다.As the
또한, 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 게이트절연막(115a) 위에 화소전극(118)을 형성하고, 그 위에 소오스/드레인전극(122, 123)을 형성함에 따라 한번의 보호막 형성공정을 삭제할 수 있으며, 데이터라인(117) 상부의 제 2 보호막(115c) 내에 소정의 에어-갭(air gap)(135)이 형성되어 있어 상기 데이터라인(117)과 공통전극(108) 사이의 기생 커패시턴스를 줄일 수 있게 된다. 즉, 상기 데이터라인(117)과 공통전극(108) 사이에 낮은 유전율(~1)의 에어-갭(135)을 형성하여 이들 사이의 커패시턴스를 줄임으로써 데이터라인(117)의 부하를 감소시킬 수 있게 된다. 그 결과 박막 트랜지스터의 성능이 향상되는 한편, 박막 트랜지스터의 크기를 줄일 수 있어 개구율을 향상시킬 수 있게 된다.In the fringe field type liquid crystal display according to the exemplary embodiment of the present invention, the passivation layer is formed by forming the
또한, 데이터라인(117)의 부하가 감소됨에 따라 패널을 구동하는데 필요한 소비전력도 감소하게 된다.In addition, as the load on the
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.The
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.That is, the
참고로, 도면부호 140b 및 140c는 각각 제 2 콘택홀 및 제 3 콘택홀을 나타내며, 이때 상기 데이터패드전극(127p)은 상기 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하고 상기 게이트패드전극(126p)은 상기 제 3 콘택홀(140c)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다. For reference,
또한, 도면부호 115b 및 140a는 각각 제 1 보호막 및 제 1 콘택홀을 나타내며, 상기 제 1 콘택홀(140a)을 통해 상기 데이터라인(117) 상부의 제 2 보호막(115c) 내에 도전물질로 형성된 희생층을 제거함으로써 전술한 에어-갭(135)을 형성할 수 있게 된다.In addition,
이하, 상기와 같이 구성되는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a fringe field type liquid crystal display device according to an exemplary embodiment of the present invention configured as described above will be described in detail with reference to the accompanying drawings.
도 6a 내지 도 6g는 상기 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.6A to 6G are plan views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 4.
도 7a 내지 도 7g는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.7A through 7G are cross-sectional views sequentially illustrating a process of manufacturing the array substrate illustrated in FIG. 5, and a process of manufacturing an array substrate of a pixel portion is shown on the left side, and an array substrate of a data pad portion and a gate pad portion are sequentially formed on the right side. The manufacturing process is shown.
또한, 도 8a 내지 도 8g는 상기 도 4에 도시된 어레이 기판의 D-D선에 따른 제조공정을 순차적으로 나타내는 단면도이다.8A to 8G are cross-sectional views sequentially illustrating a manufacturing process along a line D-D of the array substrate illustrated in FIG. 4.
도 6a 및 도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.6A and 7A, a
이때, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.In this case, the
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.Here, the first conductive layer may include aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), chromium (Cr), molybdenum (Mo), and Low resistance opaque conductive materials such as molybdenum alloys can be used. The first conductive layer may have a multilayer structure in which two or more low resistance conductive materials are stacked.
다음으로, 도 6b, 도 7b 및 도 8a에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.Next, as illustrated in FIGS. 6B, 7B, and 8A, the
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성한다.Thereafter, the amorphous silicon thin film and the n + amorphous silicon thin film are selectively removed through a photolithography process (second mask process) to form an
이때, 상기 액티브층(124) 위에는 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 형성되게 된다.In this case, the n + amorphous silicon
다음으로, 도 6c 및 도 7c에 도시된 바와 같이, 상기 액티브층(124)과 n+ 비정질 실리콘 박막패턴(125)이 형성된 어레이 기판(110) 전면에 제 2 도전막을 형성한다. 이때, 상기 제 2 도전막은 화소전극을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.Next, as illustrated in FIGS. 6C and 7C, a second conductive layer is formed on the entire surface of the
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소영역에 상기 제 2 도전막으로 이루어진 박스 형태의 화소전극(118)을 형성한다.Thereafter, the second conductive layer is selectively removed through a photolithography process (a third mask process) to form a box-shaped
그리고, 도 6d, 도 7d 및 도 8b에 도시된 바와 같이, 상기 화소전극(118)이 형성된 어레이 기판(110) 전면에 제 3 도전막을 형성한다. 이때, 상기 제 3 도전막은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 3 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.6D, 7D, and 8B, a third conductive layer is formed on the entire surface of the
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 n+ 비정질 실리콘 박막 및 제 3 도전막을 선택적으로 제거함으로써 상기 액티브층(124) 상부에 상기 제 3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.Thereafter, the n + amorphous silicon thin film and the third conductive film are selectively removed through a photolithography process (a fourth mask process), so that the
이때, 상기 제 4 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 3 도전막으로 이루어진 데이터라인(117)을 형성하는 동시에 상기 어레이 기판(110)의 데이터패드부에 상기 제 3 도전막으로 이루어진 데이터패드라인(117p)을 형성하게 된다.In this case, a
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.In this case, an ohmic contact layer formed of the n + amorphous silicon thin film on the
이때, 상기 드레인전극(123)의 일부는 그 하부의 화소전극(118) 위에 형성됨에 따라 상기 화소전극(118)과 직접 전기적으로 접속하게 된다.In this case, a part of the
다음으로, 도 6e, 도 7e 및 도 8c에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)과 데이터라인(117) 및 데이터패드라인(117p)이 형성된 어레이 기판(110) 전면에 제 1 보호막(115b)과 제 4 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 데이터라인(117) 상부에 상기 제 4 도전막으로 이루어진 희생층(130)을 형성한다.Next, as illustrated in FIGS. 6E, 7E, and 8C, the source /
이때, 상기 희생층(130)은 후술할 콘택홀 형성공정 중에 식각 에천트(etchant)에 의해 제거되어 제 2 보호막 내에 에어-갭을 형성하게 되며, 상기 데이터라인(117) 상부에 상기 데이터라인(117)보다 좁은 폭을 가지도록 형성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 데이터라인(117)과 실질적으로 동일한 형태로 형성하거나 상기 데이터라인(117)보다 넓은 폭을 가지도록 형성할 수도 있다. 또한, 본 발명의 희생층(130)은 상기 도 6e에 도시된 바와 같은 직사각형 형태에 한정되지 않는다.In this case, the
다음으로, 도 8d에 도시된 바와 같이, 상기 희생층(130)이 형성된 어레이 기판(110) 전면에 제 2 보호막(115c)을 형성한다.Next, as shown in FIG. 8D, the
이때, 상기 제 2 보호막(115c)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막으로 형성할 수 있으며, 기존과 같이 2000Å ~ 3000Å의 두께로 형성할 수 있다. 이 경우 상기 희생층(130)은 1500Å ~ 2000Å의 두께를 가지도록 형성할 수 있다.In this case, the
그리고, 도 6f, 7f, 8e 및 도 8f에 도시된 바와 같이, 포토리소그래피공정(제 6마스크공정)을 통해 상기 제 2 보호막(115c)과 제 1 보호막(115b) 및 게이트절연막(115a)을 선택적으로 제거함으로써 상기 희생층(130)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성하는 한편, 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 형성한다.6F, 7F, 8E, and 8F, the
이때, 상기 제 1 콘택홀(140a)은 적어도 하나 이상 형성할 수 있으며, 상기 도 6f에 도시된 바와 같이 상기 희생층(130)의 양단에 각각 하나씩 형성할 수 있다.In this case, at least one
이후, 상기 제 1 콘택홀(140a)을 통해 상기 희생층(130)을 제거함으로써 상기 데이터라인(117) 상부의 제 2 보호막(115c) 내에 공기로 채워진 에어-갭(135)을 형성한다. 이때, 상기 희생층(130)의 제거에는 상기 희생층(130)을 구성하는 제 4 도전막을 식각하기 위한 소정의 에천트가 사용되며, 상기 데이터패드라인(117p) 및 게이트패드라인(116p)을 각각 구성하는 제 1 도전막 및 제 3 도전막에 대해 선택적 식각이 가능한 에천트가 사용되어야 한다.Thereafter, the
그리고, 도 6g, 도 7g 및 도 8g에 도시된 바와 같이, 상기 제 2 보호막(115c)이 형성된 어레이 기판(110) 전면에 투명한 도전물질로 이루어진 제 5 도전막을 형성한 후, 포토리소그래피공정(제 7 마스크공정)을 이용하여 선택적으로 패터닝함으로써 화소부에 다수의 슬릿(108s)을 가진 공통전극(108)을 형성한다.6G, 7G, and 8G, after forming a fifth conductive layer made of a transparent conductive material on the entire surface of the
이때, 상기 제 7 마스크공정을 이용하여 상기 제 5 도전막을 선택적으로 패터닝함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.In this case, by selectively patterning the fifth conductive layer using the seventh mask process, the data pad portion and the gate pad portion respectively pass through the
이와 같이 희생층을 이용하여 데이터라인(117) 상부의 제 2 보호막(115c) 내에 낮은 유전율의 공기(~1)로 채워진 에어-갭(135)을 형성하게 되면, 실리콘질화막(~6.7)에 비하여 유전율이 1/7로 감소하며, 포토 아크릴(~3.5) 대비 1/3 정도에 불과하기 때문에 데이터라인 부하 저감에 효과적일 것이다.As such, when the air-
상기 데이터라인(117)의 부하 저감은 박막 트랜지스터의 성능을 향상시키는 것과 유사한 효과를 나타내는데, 화소 내 박막 트랜지스터의 크기를 줄일 수 있어 개구율이 향상되게 된다. 또한, 데이터라인(117)의 부하 감소에 따라 패널을 구동하는데 필요한 소비전력이 감소하게 된다. 또한, 본 발명의 실시예의 경우에는 기존의 공정 라인을 사용할 수 있는 장점이 있다.The load reduction of the
특히, 상기 본 발명의 실시예는 대형모델 또는 저해상도 모델에 있어, 공통전극과 데이터라인이 오버랩되는 구조에 적용 가능하다.In particular, the embodiment of the present invention is applicable to a structure in which the common electrode and the data line overlap in the large model or the low resolution model.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.The array substrate according to the embodiment of the present invention configured as described above is bonded to the color filter substrate by a sealant formed on the outer side of the image display area. Black matrix to prevent leakage and color filter for red, green and blue color are formed.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.At this time, the bonding of the color filter substrate and the array substrate is made through a bonding key formed on the color filter substrate or the array substrate.
상기 본 발명의 실시예의 프린지 필드형 액정표시장치는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.In the fringe field type liquid crystal display device according to the embodiment of the present invention, an amorphous silicon thin film transistor using an amorphous silicon thin film as an active layer is described as an example. However, the present invention is not limited thereto, and the present invention is not limited thereto. The same applies to polycrystalline silicon thin film transistors using thin films.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.In addition, the present invention can be used not only in liquid crystal display devices but also in other display devices fabricated using thin film transistors, for example, organic light emitting display devices in which organic light emitting diodes (OLEDs) are connected to driving transistors. have.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.
108 : 공통전극 108s : 슬릿
110 : 어레이 기판 116 : 게이트라인
117 : 데이터라인 118 : 화소전극
121 : 게이트전극 122 : 소오스전극
123 : 드레인전극 124 : 액티브층
130 : 희생층 135 : 에어-갭108:
110: array substrate 116: gate line
117
121: gate electrode 122: source electrode
123: drain electrode 124: active layer
130: sacrificial layer 135: air-gap
Claims (18)
상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계;
상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 게이트절연막을 형성하는 단계;
상기 게이트절연막이 형성된 상기 게이트전극 상부에 액티브층을 형성하는 단계;
상기 액티브층이 형성된 제 1 기판의 화소영역에 화소전극을 형성하는 단계;
상기 화소전극이 형성된 제 1 기판의 액티브층 상부에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계;
상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 위에 제 1 보호막을 형성하는 단계;
상기 제 1 보호막이 형성된 상기 데이터라인 상부에 도전물질로 이루어진 희생층을 형성하는 단계;
상기 희생층이 형성된 제 1 기판 위에 제 2 보호막을 형성하는 단계;
상기 제 2 보호막을 선택적으로 제거하여 상기 희생층을 노출시키는 제 1 콘택홀을 형성하는 단계;
상기 제 1 콘택홀을 통해 상기 희생층을 제거하여 상기 데이터라인 위의 제 2 보호막 내에 에어-갭(air-gap)을 형성하는 단계;
상기 에어-갭이 형성된 제 1 기판의 화소부에 상기 데이터라인과 오버랩(overlap)하도록 공통전극을 형성하는 단계; 및
상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 프린지 필드형 액정표시장치의 제조방법.Providing a first substrate divided into a pixel portion, a data pad portion, and a gate pad portion;
Forming a gate electrode and a gate line on the pixel portion of the first substrate;
Forming a gate insulating film on the first substrate on which the gate electrode and the gate line are formed;
Forming an active layer on the gate electrode on which the gate insulating film is formed;
Forming a pixel electrode in the pixel region of the first substrate on which the active layer is formed;
Forming a source electrode and a drain electrode on the active layer of the first substrate on which the pixel electrode is formed, and forming a data line crossing the gate line to define the pixel region;
Forming a first passivation layer on the first substrate on which the source electrode, the drain electrode, and the data line are formed;
Forming a sacrificial layer made of a conductive material on the data line on which the first passivation layer is formed;
Forming a second passivation layer on the first substrate on which the sacrificial layer is formed;
Selectively removing the second passivation layer to form a first contact hole exposing the sacrificial layer;
Removing the sacrificial layer through the first contact hole to form an air-gap in a second passivation layer on the data line;
Forming a common electrode on the pixel portion of the first substrate on which the air-gap is formed to overlap the data line; And
A method of manufacturing a fringe field type liquid crystal display device comprising the step of bonding the first substrate and the second substrate.
상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막;
상기 게이트절연막이 형성된 상기 게이트전극 상부에 형성된 액티브층;
상기 액티브층이 형성된 제 1 기판의 화소영역에 형성된 화소전극;
상기 화소전극이 형성된 제 1 기판의 액티브층 상부에 형성된 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인;
상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 제 1 보호막;
상기 제 1 보호막이 형성된 상기 제 1 기판 위에 형성되며, 상기 데이터라인 상부에 공기로 채워진 에어-갭을 포함하는 제 2 보호막;
상기 제 2 보호막이 형성된 제 1 기판 위에 상기 데이터라인과 오버랩하도록 형성된 공통전극; 및
상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 프린지 필드형 액정표시장치.A gate electrode and a gate line formed on the first substrate;
A gate insulating film formed on the first substrate on which the gate electrode and the gate line are formed;
An active layer formed on the gate electrode on which the gate insulating film is formed;
A pixel electrode formed in the pixel region of the first substrate on which the active layer is formed;
A data line defining the pixel region by crossing the source electrode, the drain electrode, and the gate line formed on the active layer of the first substrate on which the pixel electrode is formed;
A first passivation layer formed on the first substrate on which the source electrode, the drain electrode and the data line are formed;
A second passivation layer formed on the first substrate on which the first passivation layer is formed, the second passivation layer including an air gap filled with air over the data line;
A common electrode formed to overlap the data line on the first substrate on which the second passivation layer is formed; And
A fringe field type liquid crystal display device comprising a second substrate bonded to and opposed to the first substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100137144A KR20120075109A (en) | 2010-12-28 | 2010-12-28 | Fringe field switching liquid crystal display device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100137144A KR20120075109A (en) | 2010-12-28 | 2010-12-28 | Fringe field switching liquid crystal display device and method of fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120075109A true KR20120075109A (en) | 2012-07-06 |
Family
ID=46709147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100137144A KR20120075109A (en) | 2010-12-28 | 2010-12-28 | Fringe field switching liquid crystal display device and method of fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20120075109A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140010291A (en) * | 2012-07-16 | 2014-01-24 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of fabricating the same |
CN113287199A (en) * | 2019-01-11 | 2021-08-20 | 三星显示有限公司 | Organic light emitting display device and method of manufacturing the same |
-
2010
- 2010-12-28 KR KR1020100137144A patent/KR20120075109A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140010291A (en) * | 2012-07-16 | 2014-01-24 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of fabricating the same |
CN113287199A (en) * | 2019-01-11 | 2021-08-20 | 三星显示有限公司 | Organic light emitting display device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101925983B1 (en) | Liquid crystal display device and method of fabricating thereof | |
JP4356750B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2015049426A (en) | Liquid crystal display device | |
EP3015916A1 (en) | Display panel and method of manufacturing the same | |
KR101622655B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR20140129504A (en) | Array substrate for fringe field switching mode liquid crystal display device | |
KR101969568B1 (en) | Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof | |
KR20110130854A (en) | Liquid crystal display device and manufacturing method of the same | |
KR20150045677A (en) | Display panel and method of manufacturing the same | |
KR101631620B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR20080100692A (en) | Liquid crystal display device and fabricating method thereof | |
KR101820533B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR101599318B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR102062801B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR20120115837A (en) | Fringe field switching type thin film transistor substrate and manufacturing method thereof | |
JP5687911B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device | |
KR102251487B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR20130065246A (en) | Method of fabricating fringe field switching liquid crystal display device | |
KR20130067824A (en) | Method of fabricating fringe field switching liquid crystal display device | |
KR20120075111A (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR101890735B1 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR20120133130A (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR20120075109A (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
KR20110070564A (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
KR20090091250A (en) | Array substrate for liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |