[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120071921A - 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판 - Google Patents

실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판 Download PDF

Info

Publication number
KR20120071921A
KR20120071921A KR1020100133657A KR20100133657A KR20120071921A KR 20120071921 A KR20120071921 A KR 20120071921A KR 1020100133657 A KR1020100133657 A KR 1020100133657A KR 20100133657 A KR20100133657 A KR 20100133657A KR 20120071921 A KR20120071921 A KR 20120071921A
Authority
KR
South Korea
Prior art keywords
tsv
composition
filling
powder
substrate
Prior art date
Application number
KR1020100133657A
Other languages
English (en)
Inventor
최광성
엄용성
배현철
문종태
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100133657A priority Critical patent/KR20120071921A/ko
Priority to US13/330,719 priority patent/US20120161326A1/en
Priority to CN2011104348937A priority patent/CN102543953A/zh
Publication of KR20120071921A publication Critical patent/KR20120071921A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Conductive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 분말; 솔더 분말; 경화성 수지; 환원제; 및 경화제를 포함하는, 실리콘 관통 홀(Through Silicon Via, TSV) 충진용 조성물을 제공한다. 본 발명은 또한 상기 조성물을 이용한 TSV 충진방법 및 상기 조성물로 형성된 TSV 충진물을 포함하는 기판을 제공한다.

Description

실리콘 관통 홀(ＴＳＶ) 충진용 조성물, ＴＳＶ 충진방법 및 상기 조성물을 이용하여 형성된 ＴＳＶ 충진물을 포함하는 기판{COMPOSITION FOR FILLING THROUGH SILICON VIAS (TSVS), TSV FILLING METHOD AND SUBSTRATE INCLUDING TSV FILLING FORMED OF THE COMPOSITION}
본 발명은 삼차원 적층 실리콘 칩(모듈) 또는 실리콘 인터포저(silicon interposer)를 이용한 2.5D 적층 모듈 또는 삼차원 적층 모듈을 개발함에 있어 실리콘 칩 또는 실리콘 인터포저의 웨이퍼에 형성된 실리콘 관통 홀(Through Silicon Via, TSV)에 충진하기 위한 조성물, 이러한 조성물을 TSV에 충진하는 방법 및 이러한 조성물을 이용하여 형성된 TSV 충진물을 포함하는 기판에 관한 것이다.
본 발명은 지식경제부 및 한국산업기술평가관리원의 산업원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다 [KI002134, 웨이퍼레벨 3 차원 IC 설계 및 집적기술].
유비쿼터스(ubiquitous) 및 모바일 시대를 맞이하여 소비자들에게 다양한 서비스를 제공하는 멀티미디어 단말기에 대한 필요성이 증대되고 있으며 이에 대한 해결책으로 여러 기능을 통합하여 새로운 가치를 창출하는 융?복합 기술이 각광을 받고 있다.
이러한 융?복합 기술을 위한 유력한 실현 방안으로는, 시스템을 구성하는 소자 및 부품의 재료 또는 제조공정이 서로 달라도 하나의 패키지 혹은 모듈로서 상이한 소자나 부품을 단일 제품화할 수 있고 그에 따라 성능을 향상시킬 수 있고, 경박단소의 제품을 개발할 수 있으며, 비용 절감의 효과를 얻을 수 있는 시스템-인-패키지 (system-in-package, SiP) 및 시스템-온 패키지 (system-on-package, SoP) 기술이 새롭게 조명되고 있다.
이러한 SiP 기술 중에서도, 인터커넥션(interconnection)이 가장 짧아 전기적 기생 성분을 줄일 수 있고 나아가 칩 레이아웃(chip layout) 설계에 있어서 이차원으로 인한 제약을 삼차원적으로 해결할 수 있는 실리콘 관통 홀(Through ilicon Via, TSV) 기술을 이용한 삼차원 적층 기술이 주목을 받고 있다. 또한, 무어의 법칙(Moores Law)에 따라 발전해온 반도체공정이 트랜지스터의 게이트 길이를 최근 20 nm급 이하로 줄이기가 어려운 상황에서 TSV를 이용한 삼차원 적층으로 집적도를 지속적으로 해결할 수 있을 것으로 기대하고 있다. 나아가, 메모리뿐만 아니라 CPU, 베이스 밴드와 같은 디지털, RF/ananlog, 전력 소자, LED, 바이오칩 등과 같이 공정과 소재가 다른 칩들도 TSV를 통하여 삼차원적으로 집적할 수 있다는 장점이 있다. 이러한 장점으로 인해 TSV 기술은 CMOS 이미지 센서 모듈을 양산하는데 적용되고 있고 대용량 메모리 모듈 개발, CPU-메모리 집적 모듈 개발, 고휘도 LED(HB LED) 모듈에 적용되고 있다.
그러나, 이와 같은 장점에도 불구하고 TSV 기술은 상업적으로 성공하기 위한 여러 가지 기술적 과제들이 있다. 예를 들면, 높은 종횡비를 가지는 TSV 형성 기술, 균일한 두께의 유전층/시드층 형성 기술, TSV 충진 기술, 박막 웨이퍼 취급 기술, 마이크로 범프 형성 기술, 삼차원 적층 기술, 테스트 기술 등이다.
이 중에서 TSV 충진 기술은 저비용의 TSV를 개발하는 데 있어 가장 핵심이 되는 기술이다. 기존의 TSV 충진 기술은 전기 도금 공정을 이용한 구리 도금이며, 반도체 소자를 형성한 이후에 적용되거나 실리콘 인터포저에 적용되는 기술이다. 구리 전기도금 공정을 이용하여 TSV를 충진하는 통상적인 과정을 도 1에 나타내고 있다.
도 1을 참조하면, 실리콘 웨이퍼(1)에 형성된 TSV 내부에 절연층(2), 확산 방지층(3) 및 시드층(4)이 형성된다. TSV는 반응성 이온에칭(Reactive Ion Etching, RIE) 또는 레이저 드릴링(laser drilling) 공정에 의해 형성될 수 있다. 이후, 시드층(4)상에 전기도금 공정을 이용하여 구리(5)를 충진한다. 비록 도시하지는 않았지만, 이후에 백-그라인딩(back-grinding), 화학적-기계적 연마(CMP) 공정, 박막 공정, 적층 공정 등을 수행하여 삼차원 적층 모듈 또는 2.5D 모듈을 형성할 수 있다.
그러나 상술한 구리 전기도금 기술은 대규모 투자를 요구하는 전용 장비를 필요로 하며 도금액도 특수하고 특허권이 존재하여 일반적이지 못하다. 또한, 직경 50 ㎛, 깊이 70 ㎛를 충진하는 데 10시간 이상이 걸려 공정 비용이 매우 높다. 실제로 전기 도금을 이용한 구리 충진 공정의 비용은 전체 TSV 공정의 30% 이상을 차지한다. 또한, 웨이퍼 전체에 균일하게 TSV를 채우는 것이 기술적으로 어려울 뿐만 아니라 TSV 안에 공극(void)이 쉽게 발생하고 공극을 측정하는 기술 또한 현재로서는 삼차원 X-ray 등의 시간이 많이 걸리고 정확도가 떨어지는 기술이라는 단점이 있다. 또한, TSV가 특정 크기 이상이면 실리콘과의 열팽창 계수 차이로 인해 TSV 위의 박막 패턴을 파괴시키는 현상이 나타나기도 한다.
이와 같은 문제점을 해결하기 위해 용융된 솔더를 TSV에 충진하는 기술이 보고되고 있다. 그러나, 용탕 관리가 어렵고, 솔더의 높은 융점으로 인해 웨이퍼에 열 충격을 가할 수 있고 구리와 마찬가지로 실리콘과의 열 팽창 계수가 크게 차이가 나는 단점이 있다.
금속 대신에 수지(resin)를 이용하여 TSV를 충진하는 기술도 개발되고 있으며, CMOS 이미지 센서에서는 이 방법이 적용되어 양산되고 있다. 그러나, 실리콘 인터포저, 메모리 적층 등과 같이 TSV 밀도가 높은 모듈에는 적용하기 어려운 단점이 있다.
한편, 반도체 소자를 형성하기 전이나 BEOL (Back end of Line)을 형성하기 이전에는 작은 직경의 TSV를 형성하여 여기에 폴리 실리콘(poly-Si)이나 텅스텐을 충진할 수 있다. TSV의 크기가 작기 때문에 배선밀도(routing density)를 높일 수 있는 장점이 있으나, 폴리 실리콘은 저항이 높고, 텅스텐은 내부 응력이 커서 1 ㎛이상 증착하기 어려우며 백-그라인딩, CMP 공정에 많은 문제점을 일으킬 수 있다.
본 발명의 목적은 실리콘 관통 홀(Through Silicon Via, TSV)에 충진하기 위한 조성물을 제공하는 것이다.
본 발명의 다른 목적은 이러한 조성물로 TSV를 충진하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 이러한 조성물을 이용하여 형성된 TSV 충진물을 포함한 기판을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은 금속 분말; 솔더 분말; 경화성 수지; 환원제; 및 경화제를 포함하는, 실리콘 관통 홀(Through Silicon Via, TSV) 충진용 조성물을 제공한다.
상기 다른 목적에 따라 본 발명은 TSV가 형성된 기판 표면에 상술한 조성물을 적용하여 상기 TSV 내부에 상기 조성물을 채우는 단계; 및 상기 기판을 솔더 분말의 융점 이상에서 가열하는 단계를 포함하는 것을 특징으로 하는 TSV 충진방법을 제공한다.
상기 또 다른 목적에 따라 본 발명은 상술된 조성물로 형성된 TSV 충진물을 포함하는 기판을 제공한다.
본 발명의 실리콘 관통 홀(Through Silicon Via, TSV) 충진용 조성물에 따르면, 솔더 분말은 금속 분말 및 TSV 홀 내부의 시드층과 금속간 화합물을 형성하여 전기 저항을 감소시키고 강도를 증가시키며, 경화된 수지는 금속 분말과 금속간 화합물이 채우지 않은 빈 공간을 채워 금속의 응력이나 열팽창 계수에 따른 변위를 흡수하고 나아가 금속간 화합물에 인성(toughness)을 부여하여 취성(brittleness), 내충격, 내흡습성 등을 개선할 수 있다. 또한, 본 발명의 TSV 충진용 조성물을 이용한 TSV 충진기술은 TSV의 형상에 상관없이 적용될 수 있고, 종래의 구리 전기도금과 달리 스크린 프린팅(screen printing), 금속 마스크 프린팅(metal mask printing)과 같은 일반적인 공정을 사용하여 시간 및 비용을 효과적으로 감소시킬 수 있으며 나아가 후속 공정에 있어서도 안정적이고 신뢰성 있는 삼차원 적층 실리콘 모듈 혹은 실리콘 인터포저 기반 2.5D 적층 모듈을 제작하는데 효과적으로 활용될 수 있다.
도 1은 통상적인 구리 전기도금법에 따라 실리콘 웨이퍼의 TSV 안에 구리를 충진하는 과정을 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 TSV 충진용 조성물로 충진된 TSV를 포함한 실리콘 웨이퍼의 단면도이다.
도 3은 본 발명의 일 실시예에 사용되는 판형(flake) 구리 분말을 보여주는 주사전자현미경(SEM) 사진이다.
도 4는 본 발명의 일 실시예에 사용되는 솔더 분말을 보여주는 SEM 사진이다.
도 5는 본 발명의 일 실시예에 따른 TSV 충진용 조성물을 스크린 프린팅 공정을 이용하여 TSV에 충진하는 과정을 보여주는 모식도이다.
도 6은 실시예 1에서 제조한 TSV 충진용 조성물에 대한 시차주사 열량분석(Differential Scanning Calorimetry, DSC) 결과를 보여준다.
도 7은 실시예 1에서 제조한 TSV 충진용 조성물에 대해 1차 DSC 실험 이후에 관찰된 SEM 사진 및 EDS(Energy Dispersive Spectroscopy) 분석 결과를 보여준다.
도 8은 실시예 2에서 제조한 TSV 충진용 조성물에 대해 구리 분말과 솔더 분말의 함량을 달리하여 측정한 전기저항값을 보여준다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 구체적으로 설명하도록 한다.
본 발명에 따른 실리콘 관통 홀(Through Silicon Via, TSV) 충진용 조성물은 금속 분말, 솔더 분말, 경화성 수지, 환원제 및 경화제를 포함한다.
도 2는 본 발명의 일 실시예에 따른 TSV 충진용 조성물이 실리콘 웨이퍼에 형성된 TSV에 충진된 모습을 보여준다. 도 2를 참조하면, 상기 TSV는 금속 분말(100), 솔더 분말(200), 및 경화된 수지(300)를 포함한다.
본 발명의 조성물에 포함되는 금속 분말은 전자 이동의 경로가 되고 기계적으로 지탱하는 역할을 하며 TSV 내에서 필요한 강도 및 인성(toughness)을 제공하는 역할을 한다. 이러한 금속 분말은 융점이 500℃ 이상이고 솔더 분말과 금속간 화합물을 형성할 수 있는 금속 물질로부터 선택될 수 있으며, 예를 들면 구리, 니켈, 금, 은, 이의 조합물 등일 수 있다.
금속 분말의 형태는 판형(flake), 구형, 구형에 돌기가 있는 형태 등일 수 있다. 일례로서 판형의 구리 분말에 대한 주사전자현미경(SEM) 사진이 도 3에 도시되어 있다. 분말 형태에 따라 솔더와의 반응성 및 조성물의 점도에 영향을 미칠 수 있으므로 적절한 형태의 금속 분말을 선택하도록 한다. 금속 분말의 평균 입경은 TSV 직경의 1/5 이하일 수 있다.
금속 분말은 TSV 충진용 조성물의 총 체적(volume)을 기준으로 1 내지 50 체적%로 포함될 수 있다. 상기 함량범위를 충족할 경우 공정에 유리한 점도를 확보할 수 있고 우수한 전기전도도를 얻을 수 있는 이점이 있다.
본 발명의 조성물에 포함되는 솔더 분말은 금속 분말과 금속간 화합물을 형성하여 전기적 통로를 제공하고 접착력을 높임으로써 기계적 강도와 인성을 높이는 역할을 하며, 시드층(seed layer)의 금속과도 금속간 화합물을 형성하여 시드층과 금속 분말, 금속 분말과 금속 분말을 전체적으로 이어주어 전기 저항을 감소시키고 강도를 증가시킨다. 또한, TSV 충진 공정의 온도는 솔더 분말의 융점 이상이므로 공정에 필요한 낮은 점도를 보여주며 충진 공정 이후에는 낮은 온도의 솔더가 모두 금속간 화합물로 변하고 잔류 솔더가 없거나 혹은 반응에 참여하지 않은 고 융점의 금속만이 남으므로 TSV 충진 이후의 고온 공정에서 TSV 안의 충진용 소재의 상(phase) 변화가 일어나지 않아 소자의 신뢰성을 보장할 수 있다.
이러한 솔더 분말로는 금속분말 및 시드층과 금속간 화합물을 형성할 수 있는 주석(Sn) 및 인듐(In) 중 적어도 하나를 포함하는 물질일 수 있으며, 예를 들면 Sn; In; 공융점(eutectic point)을 가진 SnBi, SnAgCu, SnAg, AuSIn, InSn; 및 이의 조합물 중에서 선택된 물질일 수 있다.
솔더 분말도 판형, 구형, 구형에 돌기가 있는 형태 등일 수 있으며, 입도는 IPC 표준, J-STD-005 "Requirements for Soldering Paste"에 의해 정의된다. 솔더 분말의 평균 입경은 환원제의 환원력과 함량에 영향을 미칠 수 있으므로 두 물질의 상관관계를 고려하여 적절하게 선택되는 것이 중요하지만 일반적으로 TSV 직경의 1/5 이하일 수 있다. 도 4는 본 발명의 일 실시예에 따른 구형 솔더 분말의 SEM 사진을 보여준다.
솔더 분말은 TSV 충진용 조성물의 총 체적을 기준으로 1 내지 50 체적%로 포함될 수 있다. 상기 함량범위를 충족할 경우 공정에 유리한 점도를 확보할 수 있고 우수한 전기전도도를 얻을 수 있는 이점이 있다.
본 발명의 조성물에 포함되는 경화성 수지는 금속 분말, 솔더 분말, 환원제, 경화제 등을 운반하고 전체적인 점도를 결정하는 가장 중요한 인자로서, 온도가 상승할수록 점도가 떨어지는 특성을 나타낸다. 또한, 경화제와 반응하여 경화함으로 금속 분말과 금속간 화합물, 잔류 솔더 내의 고융점 금속이 채우지 않은 TSV 내의 공간을 채우는 역할을 하며 금속의 응력이나 열팽창 계수에 따른 변위를 흡수하는 역할을 수행한다. 특히, 금속간 화합물은 취성(brittleness)이 높아 충격에 의해 쉽게 파괴되지만 경화된 수지로 인해 금속간 화합물은 높은 인성을 가질 수 있으며 이로인해 기계적으로 전기적으로 신뢰성을 증가시킬 수 있다. 또한, 흡습 신뢰성 시험시 금속이나 금속간 화합물에 수분이 침투하는 것을 방지하는 역할도 수행한다.
이러한 경화성 수지로는 당업계에 통상적으로 알려진 에폭시 수지가 적합하며, 예를 들면 비스페놀 A-형 에폭시 수지(예: DGEBA), 4관능성 에폭시 수지(TGDDM), 3관능성 에폭시 수지(TriDDM), 이소시아네이트(Isocyanate), 비스말레이미드(Bismaleimide) 등일 수 있으며 이에 한정되는 것은 아니다. 특히, 최근의 친환경 기술 개발 경향에 맞추어 할로겐(halogen)을 포함하지 않은 물질을 사용하는 것이 바람직하다. 할로겐을 포함할 경우, 전기 화학적인 이동(migration)이 쉽게 발생하고 이로 인해 전기적 단락(short)과 같은 불량이 발생할 수 있기 때문이다.
경화성 수지는 TSV 충진용 조성물의 총 체적을 기준으로 50 내지 95 체적%로 포함될 수 있다. 상기 함량범위를 충족할 경우 공정에 유리한 점도를 확보할 수 있고 우수한 전기전도도를 얻을 수 있는 이점이 있다.
본 발명의 조성물에 포함되는 환원제는 금속 분말, 솔더 분말, 시드층의 산화막을 제거하여 솔더 분말과 금속 분말, 시드층이 반응하여 금속간 화합물을 형성하는 역할을 수행한다.
이러한 환원제의 비제한적인 예로는 카복실기(COOH-)를 포함한 산으로서, 글루타르산(glutaric acid), 말산(malic acid), 아젤레익산(azelaic acid), 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르브산(ascorbic acid), 아크릴산(acrylic acid), 시트르산(citric acid) 등일 수 있다. 환원제는 경화성 수지 대비 중량비로 0.5 내지 20 phr일 수 있다. 상기 함량범위를 충족할 경우 금속간 화합물 형성도중 기포발생을 최소화할 수 있다.
본 발명의 조성물에 포함되는 경화제는 경화성 수지와 반응하여 수지를 경화시키는 역할을 한다. 이러한 경화제의 비제한적인 예로는 MPDA(Meda Phenylen deamin), DDM(Dephenyl Deamino Metane), DDS(Dephenyl Deaminozl) 등과 같은 아민(amine)계 경화제, MNA(methyl nadic anhydride), DDSA(Dodecenyl succinic anhydride), MA(Maleic anhydride), SA(Succinic anhydride), MTHPA(Methyltetrahydrophthalic anhydride), HHPA(Hexahydrophthalic Anhydride), THPA(Tetrahydrophthalic anhydride), PMDA(Pyromellitic anhydride) 등과 같은 무수물(anhydride)계 경화제 등이 사용될 수 있다. 경화성 수지에 대한 경화제의 당량비는 0.4 내지 1.2일 수 있다. 상기 함량범위를 충족할 경우 수지와의 반응도중 기포발생을 최소화할 수 있다.
상기 경화성 수지, 환원제 및 경화제는 금속 분말 및 솔더 분말에 개별적으로 첨가되거나 조성물의 형태로 미리 혼합된 후 첨가될 수도 있다.
이외에도, 본 발명에 따른 TSV 충진용 조성물은 낮은 열팽창 계수를 지닌 실리카, 세라믹 분말 등을 추가로 포함할 수 있다.
본 발명에서 사용된 “실리콘 관통 홀(Through Silicon Via, TSV)”은 일반적으로 실리콘 관통 비아, 관통 실리콘 홀, 관통 실리콘 비아 등으로도 불려진다. 비록 “실리콘 관통 홀”은 “실리콘”이란 단어를 포함하지만, 반드시 실리콘에 한정되는 것은 아니고 임의의 기판 재료일 수 있다. 또한, 상기 TSV 는 관통 홀(through via)이거나 관통되지 않은 블라인드 홀(blind via)일 수 있다. TSV의 형상 및 크기에 있어서도 특별한 제한은 없다. 비록 도 2는 직사각형의 TSV 단면을 도시하고 있지만, 쐐기형(V) 등일 수 있다.
본 발명은 또한 TSV가 형성된 기판으로서, 상기 TSV가 상술한 조성물로 형성된 충진물을 포함하는 것을 특징으로 하는 기판을 제공한다.
기판은 실리콘(Si) 웨이퍼, 유리(glass) 기판, 인쇄회로기판(PCB) 등이 사용될 수 있다.
상기 충진물은 TSV 가 형성된 기판 표면에 상기 조성물을 적용하여 상기 TSV 내부에 상기 조성물을 채운 다음 상기 기판을 솔더 분말의 융점 이상에서 가열하여 형성될 수 있다.
본 발명에 따른 TSV 충진용 조성물은 통상의 간단한 스크린 프린팅(screen printing) 또는 금속 마스크 프린팅(metal mask printing) 공정을 이용하여 기판의 TSV에 채워질 수 있다. 도 5는 스크린 프린팅 공정을 이용하여 실리콘 웨이퍼에 형성된 TSV에 본 발명에 따른 조성물이 채워지는 과정을 도시하고 있다. 도 5를 참조하면, TSV는 실리콘 웨이퍼(16)를 관통하여 형성되어 있고, TSV 내부에 절연층, 확산 방지층, 시드층이 순차적으로 형성되어 있다. 여기서 절연층, 확산 방지층 및 시드층은 당업계에 일반적으로 알려진 방법을 이용하여 형성될 수 있으며, 이들은 어떠한 형태로든 본 발명의 권리범위를 제한하지는 않는다. 웨이퍼 아래는 주위보다 공기압이 낮거나 진공 상태(19)로 존재할 수 있다. 먼저, 웨이퍼(16)상에 본 발명의 일 실시예에 따른 TSV 충진용 조성물(17)을 소정 두께로 도포한다. 이후, 공기압의 차이를 통해 블레이드(18)를 이용하여 본 발명의 조성물(17)을 TSV 안으로 밀어넣는다. 이때, 웨이퍼의 온도는 상온이거나 필요할 경우 충진용 조성물에 포함된 솔더의 융점 이상일 수 있다.
스크린 프린팅 공정이나 금속 마스크 프린팅 공정을 사용하는 대신, TSV가 형성된 웨이퍼 표면 전체에 본 발명의 일 실시예에 따른 조성물을 일정한 두께로 도포(코팅)하고 일시적으로 진공을 가하여 모든 TSV에 조성물이 채워지도록 할 수도 있다. 이 때 웨이퍼의 온도는 상온이거나 필요할 경우 충진용 조성물에 포함된 솔더의 융점 이상일 수 있다.
이처럼, 주위보다 공기압이 낮거나 진공인 상태에서 TSV를 충진할 경우 충진용 조성물이 일정하게 충진될 뿐만 아니라 충진용 조성물에서 발생하는 기포를 효율적으로 제거할 수 있다.
TSV가 관통되어 있지 않은 블라이드 홀(blind via)의 경우에는, 진공 오븐 내에서 웨이퍼상에 충진용 조성물을 도포하고 진공도를 낮춤으로써(즉, 압력을 가함으로써) 충진용 조성물을 TSV 안으로 채워넣을 수 있다.
상술한 방법으로 TSV에 본 발명에 따른 조성물을 채운 다음 기판을 솔더 분말의 융점 이상으로 가열한다. 이 과정은 모든 솔더 분말이 금속 분말 및 시드층과 반응하여 금속간 화합물로 전이되는 데 필요한 충분한 시간 동안 수행될 수 있으며, 일반적으로 30초 내지 300분간 수행될 수 있다. 이러한 공정에 의해 솔더 분말은 모두 금속 분말 및 시드층과 반응하여 금속간 화합물로 상 전이되어 후속 공정에서 솔더의 녹음현상이 관찰되지 않는다.
상기 충진물은 금속 분말과 솔더 분말에 의해 형성된 금속간 화합물, TSV 내부의 시드층과 솔더 분말에 의해 형성된 금속간 화합물, 상기 금속간 화합물과 금속 분말에 의해 형성된 다공성 매트릭스 및 상기 매트릭스의 기공내에 채워진 경화된 수지를 포함하도록 구성될 수 있다.
이후 기판을 상온으로 냉각, 백-그라인딩, CMP, 박막 공정 등을 수행하여 삼차원 적층 반도체 칩 또는 2.5D 적층 모듈을 위한 실리콘 인터포저를 제작할 수 있으며, 제작된 반도체 칩 및 실리콘 인터포저는 전기적인 특성, 신뢰성 등 측면에서 개선된 효율을 나타낼 수 있다.
이하 본 발명을 실시예를 통하여 상세히 설명하면 다음과 같다. 단, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명이 하기 실시예에 의해 한정되는 것은 아니다.
< 실시예 1> 본 발명에 따른 TSV 충진용 조성물의 제조
본 발명의 일 실시예에 따라, 금속 분말로서 구리 분말, 솔더 분말로서 SnBi 분말, 경화성 수지로서 DGEBA, 환원제로서 말산(Maleic acid) 및 경화제로서 DDS를 포함한 TSV 충진용 조성물을 제조하였다.
구체적으로, 평균 직경이 5 ㎛인 판형 구리 (Cu flake)(20체적%)와 솔더 분말(10 체적%)을 경화성 수지 70 체적%, 환원제 (에폭시 수지에 대한 중량비 20 phr) 및 경화제 (에폭시 수지에 대한 당량비 0.8)와 혼합하여 균일하게 분산하여 TSV 충진용 조성물을 제조하였다.
< 실시예 2> 본 발명에 따른 TSV 충진용 조성물의 제조
금속 분말(15-25 체적%)과 솔더 분말(15-30 체적%)의 함량을 달리하는 것을 제외하고는 상기 실시예 1과 동일한 과정에 따라 TSV 충진용 조성물을 제조하였다.
< 실험예 1> TSV 충진용 조성물에 대한 열분석 및 성분분석
상기 실시예 1에서 제조한 TSV 충진용 조성물에 대한 시차주사 열량분석(Differential Scanning Calorimetry, DSC)을 수행하였고, 그 결과를 도 6에 나타내고 있다.
도 6을 참조하면, 1차 DSC 측정 곡선(8)에서, SnBi의 융점인 140℃ 이전에 발열 반응이 일어났다. 이것은 수지에서 발생하는 화학 반응으로 그 양이 작기 때문에 수지의 물성에는 큰 변화가 없다. 140℃에서 일어난 흡열 반응(9)은 SnBi 솔더가 녹음을 의미한다. 이후 발생한 상당히 큰 발열 반응(10)은 구리와 솔더간의 반응으로 인해 발생한 것으로 판단된다. 약 200℃에서 발생한 흡열 반응(11)은 Sn의 녹는점으로 추정된다. 이후에 약 270℃의 흡열 반응(12)은 Bi의 녹는점이다. 2차 DSC 측정 곡선(13)을 살펴보면, 상기 1차 DSC와 달리 수지의 화학 반응, 금속과 솔더의 반응, 솔더의 녹는점은 관찰되지 않고 Bi의 녹는점(14) 만이 관찰된다. 이는 수지가 모두 경화되고 솔더는 모두 금속간 화합물로 전이되었음을 의미한다. 온도가 솔더의 융점 이상으로 높아지면 금속간 화합물로 전이되는 속도가 높기 때문에 낮은 융점의 솔더가 모두 높은 융점의 금속간 화합물로 전이된 것이다. Bi는 금속간 화합물 반응에 참여하지 않기 때문에 Bi의 상(phase)을 유지하고 있고 이에 따라 Bi의 융점에서 녹는 현상을 보인다. 이는 솔더의 융점(이 경우 SnBi의 융점인 140℃) 이상의 저온 공정을 통해 TSV 충진 공정이 가능하고 수지에 들어 있는 환원제와 경화제가 각각 금속 분말과 솔더 분말상에 존재하는 산화막을 제거하여 금속 분말과 솔더 분말간의 금속간 화합물 형성반응 및 수지의 경화반응을 촉진하는 것으로 판단된다. 또한, 후속 공정이 270℃를 넘지 않는다면 충진 조성물의 상이 변하지 않아 기계적 및 전기적 안정성을 제공할 수 있다.
도 7은 실시예 1에서 제조한 TSV 충진용 조성물에 대해 1차 DSC 실험 이후에 관찰된 SEM 사진 및 EDS(Energy Dispersive Spectroscopy) 분석 결과를 보여준다. 도 7을 참조하면, A 영역에서는 Bi 가 보이고 B 영역에서는 Sn, Cu가 보인다. 이는, 앞서 설명한 바와 같이, Bi가 금속간 화합물 형성에 참여하지 않아 독립된 상(phase)으로 존재하고 Sn은 구리와 금속간 화합물을 형성하였음을 의미한다. 금속간 화합물 형성에 참여하지 않은 Bi는 2차 DSC 결과 270℃에서 녹는 현상을 보인다(도 6의 14 참조).
< 실험예 2> TSV 충진용 조성물에 대한 전기저항 측정
본 실험예에서는 실시예 2에서 제조한 TSV 충진용 조성물에 대한 전기저항값을 측정하였다. 구체적으로, 0.5 mm 직경의 구리 패드 4개가 0.93 mm 간격으로 노출되고 구리선이 솔더 마스크로 덮힌 PCB 기판을 준비하고, 스크린 프린팅 공정을 이용하여 두 개의 안쪽 구리를 실시예 2에서 제조한 TSV 충진용 조성물로 연결한 다음 180℃에서 5분, 140℃에서 20분간 경화하였다. 4 포인트 프로브(4 point probe)법을 이용하여 조성물의 저항을 측정하였으며 그 결과를 도 8에 나타내고 있다.
도 8을 참조하면, 본 발명에 따른 TSV 충진용 조성물은 시판되는 Ag 페이스트에 필적하는 낮은 저항값을 보여준다. 이는 구리, 금속간 화합물, 구리로 연결되는 전기적 인터커넥션(interconnection)이 우수하여 전기적 특성이 우수함을 보여준다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명의 특허 청구범위와 균등한 것들에 의해 정해져야 한다.
1, 16: 실리콘 웨이퍼 2: 절연층
3: 확산 방지층 4: 시드층
5: 구리 8: 1차 DSC 측정 곡선
9: SnBi의 녹는점 10: 구리와 솔더의 반응열
11: Sn의 녹는점 12, 14: Bi의 녹는점
13: 2차 DSC 측정 곡선 17: TSV 충진용 조성물
18: 블레이드 19: 진공
100: 금속 분말 200: 솔더 분말
300: 경화된 수지

Claims (17)

  1. 금속 분말; 솔더 분말; 경화성 수지; 환원제; 및 경화제를 포함하는, 실리콘 관통 홀(Through Silicon Via, TSV) 충진용 조성물.
  2. 제 1 항에 있어서,
    상기 금속 분말은 융점이 500℃ 이상이고 솔더 분말과 금속간 화합물을 형성할 수 있는 금속 물질인 것을 특징으로 하는 TSV 충진용 조성물.
  3. 제 1 항에 있어서,
    상기 금속 분말은 구리, 니켈, 금, 및 은으로 구성된 군으로부터 선택된 1종 이상의 물질인 것을 특징으로 하는 TSV 충진용 조성물.
  4. 제 1 항에 있어서,
    상기 솔더 분말은 주석(Sn) 및 인듐(In) 중 적어도 하나를 포함하는 물질인 것을 특징으로 하는 TSV 충진용 조성물.
  5. 제 1 항에 있어서,
    상기 솔더 분말은 Sn, In, SnBi, SnAgCu, SnAg, Sn, In, AuSin, 및 InSn로 구성된 군으로부터 선택된 1종 이상의 물질인 것을 특징으로 하는 TSV 충진용 조성물.
  6. 제 1 항에 있어서,
    상기 경화성 수지는 에폭시 수지인 것을 특징으로 하는 TSV 충진용 조성물.
  7. 제 1 항에 있어서,
    상기 환원제는 카복실기(COOH-)를 포함한 산인 것을 특징으로 하는 TSV 충진용 조성물.
  8. 제 1 항에 있어서,
    상기 경화제는 아민(amine)계 경화제 및 무수물(anhydride)계 경화제로 구성된 군으로부터 선택된 1종 이상인 것을 특징으로 하는 TSV 충진용 조성물.
  9. 제 1 항에 있어서,
    상기 조성물 총 체적을 기준으로 금속 분말은 1 내지 50 체적%, 솔더 분말은 1 내지 50 체적%, 경화성 수지는 50 내지 95 체적%로 포함되고, 상기 환원제는 경화성 수지 대비 중량비 0.5 내지 20 phr로 포함되며, 상기 경화제는 경화성 수지에 대해 0.4 내지 1.2 당량비로 포함되는 것을 특징으로 하는 TSV 충진용 조성물.
  10. 제 1 항에 있어서,
    실리카 및 세라믹 분말 중에서 선택된 1종 이상의 물질을 추가로 포함하는 것을 특징으로 하는 TSV 충진용 조성물.
  11. TSV가 형성된 기판 표면에 제 1 항 내지 제 10 항 중 어느 한 항에 따른 조성물을 적용하여 상기 TSV 내부에 상기 조성물을 채우는 단계; 및
    상기 기판을 솔더 분말의 융점 이상에서 가열하는 단계
    를 포함하는 것을 특징으로 하는 TSV 충진방법.
  12. 제 11 항에 있어서,
    상기 조성물을 채우는 단계는 상온 또는 솔더 분말의 융점 이상에서 스크린 프린팅(screen printing), 금속 마스크 프린팅(metal mask printing) 또는 코팅 공정을 이용하여 상기 기판 표면에 상기 조성물을 적용한 다음 TSV 내부의 압력을 변화시키면서 TSV 내부에 조성물을 채우는 것을 특징으로 하는 TSV 충진방법.
  13. 제 11 항에 있어서,
    상기 TSV는 관통 홀(through via) 또는 블라인드 홀(blind via)인 것을 특징으로 하는 TSV 충진방법.
  14. 제 1 항 내지 제 10 항 중 어느 한 항에 따른 조성물로 형성된 TSV 충진물을 포함하는 기판.
  15. 제 14 항에 있어서,
    상기 TSV 충진물은 상기 조성물의 금속 분말과 솔더 분말에 의해 형성된 금속간 화합물, TSV 내부의 시드층과 솔더 분말에 의해 형성된 금속간 화합물, 상기 금속간 화합물과 금속 분말에 의해 형성된 다공성 매트릭스 및 상기 매트릭스의 기공내에 채워진 경화된 수지를 포함하는 것을 특징으로 하는 기판.
  16. 제 14 항에 있어서,
    상기 기판은 실리콘 웨이퍼, 유리(glass) 기판, 또는 인쇄회로기판(PCB)인 것을 특징으로 하는 기판.
  17. 제 14 항에 있어서,
    상기 기판은 삼차원 적층 실리콘 칩 또는 실리콘 인터포저용 웨이퍼인 것을 특징으로 하는 기판.
KR1020100133657A 2010-12-23 2010-12-23 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판 KR20120071921A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100133657A KR20120071921A (ko) 2010-12-23 2010-12-23 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판
US13/330,719 US20120161326A1 (en) 2010-12-23 2011-12-20 Composition for filling through silicon via (tsv), tsv filling method and substrate including tsv plug formed of the composition
CN2011104348937A CN102543953A (zh) 2010-12-23 2011-12-22 填充硅通孔的组合物、填充方法以及基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100133657A KR20120071921A (ko) 2010-12-23 2010-12-23 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판

Publications (1)

Publication Number Publication Date
KR20120071921A true KR20120071921A (ko) 2012-07-03

Family

ID=46315643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100133657A KR20120071921A (ko) 2010-12-23 2010-12-23 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판

Country Status (3)

Country Link
US (1) US20120161326A1 (ko)
KR (1) KR20120071921A (ko)
CN (1) CN102543953A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014074469A1 (en) * 2012-11-07 2014-05-15 International Business Machines Corporation Enhanced capture pads for through semiconductor vias
KR20170035585A (ko) 2015-09-23 2017-03-31 한양대학교 에리카산학협력단 리페어 가능한 관통 전극을 갖는 반도체 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
US9177929B2 (en) * 2013-05-16 2015-11-03 National Center For Advanced Packaging Co., Ltd. Techniques for fabricating fine-pitch micro-bumps
CN104347548A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105873713B (zh) * 2014-01-07 2018-07-10 株式会社村田制作所 结构材料接合方法、接合用片材和接合结构
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
DE102015205820A1 (de) * 2015-03-31 2016-10-06 KLEB- UND GIEßHARZTECHNIK DR. LUDECK GMBH Heizelement für die SMD-Montage, elektronische Baugruppe mit einem solchen Heizelement und Verfahren zum Erzeugen einer elektronischen Baugruppe
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
US11158519B2 (en) 2018-12-06 2021-10-26 Corning Incorporated Method of forming capped metallized vias
WO2021158241A1 (en) * 2020-02-07 2021-08-12 Innovent Technologies, Llc Method and apparatus for the manufacture of silicon via substrate
CN113823613B (zh) * 2021-11-24 2022-02-15 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法
CN114566471A (zh) * 2022-02-25 2022-05-31 西安微电子技术研究所 一种硅上凹槽无空洞有机介质填充方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172653A4 (en) * 2000-02-18 2003-07-16 Matsushita Electric Ind Co Ltd CONTROL CHIP FOR SENSOR MEASURING INSTRUMENT
CN1500278A (zh) * 2001-03-28 2004-05-26 E・I・内穆尔杜帮公司 用于填充印刷电路板中通孔的组合物
WO2003105160A1 (ja) * 2002-05-31 2003-12-18 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
WO2005111249A2 (en) * 2004-03-09 2005-11-24 The Trustees Of Darmouth College Novel high-stregth, magnetic, nonostructured alloys
CN101663924B (zh) * 2007-04-26 2012-03-28 E.I.内穆尔杜邦公司 用于通路孔的导电组合物
US20080303154A1 (en) * 2007-06-11 2008-12-11 Hon-Lin Huang Through-silicon via interconnection formed with a cap layer
US7790597B2 (en) * 2007-07-11 2010-09-07 Texas Instruments Incorporated Solder cap application process on copper bump using solder powder film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014074469A1 (en) * 2012-11-07 2014-05-15 International Business Machines Corporation Enhanced capture pads for through semiconductor vias
US8772949B2 (en) 2012-11-07 2014-07-08 International Business Machines Corporation Enhanced capture pads for through semiconductor vias
US9040418B2 (en) 2012-11-07 2015-05-26 International Business Machines Corporation Enhanced capture pads for through semiconductor vias
KR20170035585A (ko) 2015-09-23 2017-03-31 한양대학교 에리카산학협력단 리페어 가능한 관통 전극을 갖는 반도체 장치

Also Published As

Publication number Publication date
US20120161326A1 (en) 2012-06-28
CN102543953A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR20120071921A (ko) 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판
US20190123025A1 (en) Integrated circuit package assembly
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN102683296B (zh) 用于倒装芯片封装的加强结构
CN103247547B (zh) 用于具有插入框架的封装件的非流动型底部填充
Chai et al. Development of Large Die Fine-Pitch Cu/Low-$ k $ FCBGA Package With Through Silicon via (TSV) Interposer
CN106469712B (zh) 电子封装结构及其制法
US11315902B2 (en) High bandwidth multichip module
CN105992625A (zh) 将wlcsp部件嵌入到e-wlb和e-plb中的方法
Braun et al. Through mold vias for stacking of mold embedded packages
Chen et al. Semiconductor packaging: materials interaction and reliability
CN107690699A (zh) 具有焊接到管芯或基板的重分布层的高纵横比互连的集成电路封装及对应制造方法
CN110391221A (zh) 具有导热结构和导热结构中的隔热结构的散热装置
TW201346000A (zh) 半導體裝置及其製造方法
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
CN110211884A (zh) 高密度三维叠层自对准集成封装方法
TW202312290A (zh) 半導體裝置
CN103839897B (zh) 集成电路封装及制造方法
WO2021033467A1 (ja) 構造体の製造方法
Gan et al. Advanced Flip Chip Packaging
Son et al. HV‐SoP Technology for Maskless Fine‐Pitch Bumping Process
Li et al. 3DIC Stacking Process Investigation by Soldering Bonding Technology
US9401345B2 (en) Semiconductor device package with organic interposer
Lee et al. Reliability evaluation of glass interposer module
CN113035830A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid