KR20120069457A

KR20120069457A - 유기전계 발광소자용 기판 및 그 제조 방법

Info

Publication number: KR20120069457A
Application number: KR1020100131014A
Authority: KR
Inventors: 전진채; 최혜영; 전승준; 김회용
Original assignee: 엘지디스플레이 주식회사
Priority date: 2010-12-20
Filing date: 2010-12-20
Publication date: 2012-06-28
Also published as: KR101799034B1

Abstract

본 발명은, 표시영역과 이의 외측으로 비표시영역이 정의되며, 상기 표시영역에는 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 폴리실리콘의 반도체층을 형성하고, 상기 스토리지 영역에 폴리실리콘의 반도체 패턴을 형성하는 단계와; 상기 반도체층 및 반도체 패턴 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 제 1 폭을 갖는 하부층과 상기 제 1 폭보다 작은 제 2 폭을 갖는 상부층으로 이루어진 다중층 구조의 게이트 전극을 형성하고 상기 반도체 패턴에 대응하여 제 1 스토리지 전극을 형성하는 단계와; 불순물 도핑을 실시하여, 상기 반도체층 중 상기 게이트 전극의 하부층 외측으로 노출된 부분에 대응하여 제 1 도즈량의 불순물이 도핑된 오믹콘택층을 이루도록 하며 상기 게이트 전극의 상부층 외측으로 노출된 상기 게이트 전극의 하부층에 대응하는 부분은 상기 제 1 도즈량보다 작은 제 2 도즈량의 불순물이 도핑된 LDD 층을 이루도록 하며, 상기 반도체 패턴은 제 2 도즈량의 불순물이 도핑됨으로써 상기 반도체 패턴의 도전성을 향상시켜 제 2 스토리지 전극을 이루도록 하는 단계와; 상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 오믹콘택층을 노출시키는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 제 1 스토리지 전극에 대응하여 제 3 스토리지 전극을 형성하는 단계와; 상기 소스 및 드레인 전극과 제 3 스토리지 전극 위로 상기 드레인 전극을 노출시키는 제 1 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 전극과 접촉하는 제 1 전극을 형성하는 단계와; 상기 제 1 전극 위로 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법 및 이를 통해 제조된 유기전계 발광소자용 기판을 제공한다.

Description

유기전계 발광소자용 기판 및 그 제조 방법{Substrate for organic electro luminescent device and method of fabricating the same}

본 발명은 유기전계 발광소자용 기판에 관한 것으로, 특히 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비하면서도 제조 공정이 단순화되며 오프 전류 특성이 향상된 유기전계 발광소자용 어레이 기판 및 그 제조방법에 관한 것이다.

근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치가 제안되고 있다.

이 중 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현에 안정적이다.

또한, 유기전계 발광소자는 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하며, 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.

이와 같은 장점으로 인해 유기전계 발광소자는 차세대 평판표시장치로서 가장 주목받고 있다.

이러한 유기전계 발광소자에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 박막트랜지스터를 구비한 어레이 기판이 구비되고 있다.

이때, 유기전계 발광소자용 어레이 기판의 경우, 소자적 안정성을 위해 이동도 특성이 뛰어난 폴리실리콘을 반도체층으로 하는 박막트랜지스터가 구비되고 있다.

이러한 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 제조에는 통상 10회의 마스크 공정을 진행되고 있다.

즉, 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판은 유기 발광층을 형성하기 이전까지, 폴리실리콘의 반도체층 형성/제 1 스토리지 전극 형성/게이트 전극 형성/반도체층 콘택홀을 갖는 층간절연막 형성/소스 및 드레인 전극 형성/무기막의 제 1 보호층 형성/유기막의 제 2 보호층 형성/애노드 전극 형성/뱅크 형성/스페이서 형성의 총 10회의 마스크 공정을 진행하고 있는 실정이다.

마스크 공정이라 함을 포토리소그래피 공정을 의미하며 패터닝하기 위한 물질층을 기판 상에 형성한 후, 그 상부에 감광성 특성을 갖는 포토레지스트층의 형성, 빛의 투과영역과 차단영역을 갖는 노광 마스크를 이용한 노광, 노광된 포토레지스트층의 현상, 현상되고 남은 포토레지스트 패턴을 이용한 상기 물질층의 식각, 포토레지스트 패턴의 스트립 등 일련의 복잡한 단위공정을 포함한다.

1회의 마스크 공정을 진행하기 위해서는 각 단위 공정 진행을 위한 단위 공정 장비와 각 단위 공정 진행을 위한 재료를 필요로 하며, 나아가 각 단위 공정 장비를 통한 각 공정 진행 시간이 필요로 되고 있다.

따라서, 유기전계 발광소자의 각 제조사는 어레이 기판의 제조 비용 저감 및 생산성 향상을 위해 마스크 공정을 저감시키기 위한 노력을 하고 있다.

한편, 종래의 유기전계 발광소자용 기판에 있어 폴리실리콘의 반도체층을 이용함으로써 이동도 특성이 우수하지만, 순수 폴리실리콘으로 이루어진 액티브층과 불순물이 도핑된 부분에서의 경계에서의 누설전류가 커져 오프 전류 특성이 저하되는 문제가 발생하고 있다.

본 발명은 전술한 문제를 해결하기 위하 안출된 것으로, 본 발명은 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비하면서도 마스크 공정 수를 저감시키며, 나아가 오프 전류 특성을 향상시킬 수 있는 수 있는 유기전계 발광소자용 어레이 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기전계 발광소자용 기판의 제조 방법은, 표시영역과 이의 외측으로 비표시영역이 정의되며, 상기 표시영역에는 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 폴리실리콘의 반도체층을 형성하고, 상기 스토리지 영역에 폴리실리콘의 반도체 패턴을 형성하는 단계와; 상기 반도체층 및 반도체 패턴 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 제 1 폭을 갖는 하부층과 상기 제 1 폭보다 작은 제 2 폭을 갖는 상부층으로 이루어진 다중층 구조의 게이트 전극을 형성하고 상기 반도체 패턴에 대응하여 제 1 스토리지 전극을 형성하는 단계와; 불순물 도핑을 실시하여, 상기 반도체층 중 상기 게이트 전극의 하부층 외측으로 노출된 부분에 대응하여 제 1 도즈량의 불순물이 도핑된 오믹콘택층을 이루도록 하며 상기 게이트 전극의 상부층 외측으로 노출된 상기 게이트 전극의 하부층에 대응하는 부분은 상기 제 1 도즈량보다 작은 제 2 도즈량의 불순물이 도핑된 LDD 층을 이루도록 하며, 상기 반도체 패턴은 제 2 도즈량의 불순물이 도핑됨으로써 상기 반도체 패턴의 도전성을 향상시켜 제 2 스토리지 전극을 이루도록 하는 단계와; 상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 오믹콘택층을 노출시키는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 제 1 스토리지 전극에 대응하여 제 3 스토리지 전극을 형성하는 단계와; 상기 소스 및 드레인 전극과 제 3 스토리지 전극 위로 상기 드레인 전극을 노출시키는 제 1 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 전극과 접촉하는 제 1 전극을 형성하는 단계와; 상기 제 1 전극 위로 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계를 포함한다.

이때, 상기 제 1 보호층을 형성하기 전에, 상기 데이터 배선과 소스 및 드레인 전극 위로 전면에 상기 드레인 전극을 노출시키는 제 2 보호층을 형성하는 단계를 포함한다.

또한, 상기 제 1 전극 위로 상기 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계는, 상기 제 1 전극 위로 감광성 유기절연물질을 도포하여 유기 물질층을 형성하는 단계와; 상기 유기 물질층에 대해 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크를 이용하여 회절노광 또는 하프톤 노광을 실시하는 단계와; 상기 회절노광 또는 하프톤 노광된 상기 유기 물질층을 현상함으로써 각 화소영역의 경계에 상기 제 1 높이를 갖는 상기 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 2 높이를 갖는 상기 스페이서를 형성하는 단계를 포함한다.

또한, 상기 제 1 전극 위로 상기 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계는, 상기 제 1 전극 위로 감광성 제 1 유기절연물질을 도포하여 제 1 유기 물질층을 형성하는 단계와; 상기 제 1 유기 물질층을 패터닝하여 각 화소영역의 경계에 상기 제 1 높이를 갖는 상기 뱅크를 형성하는 단계와; 상기 뱅크 위로 제 2 유기절연물질을 도포하여 제 2 유기 물질층을 형성하는 단계와; 상기 제 2 유기 물질층을 패터닝하여 상기 각 화소영역의 경계에 위치한 상기 뱅크 상에 선택적으로 상기 제 2 높이를 갖는 상기 스페이서를 형성하는 단계를 포함한다.

상기 소자영역에 폴리실리콘의 반도체층을 형성하고, 상기 스토리지 영역에 폴리실리콘의 반도체 패턴을 형성하는 단계는, 상기 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와; 상기 폴리실리콘층을 패터닝하는 단계를 포함한다.

또한, 상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 제 1 폭을 갖는 하부층과 상기 제 1 폭보다 작은 제 2 폭을 갖는 상부층으로 이루어진 다중층 구조의 게이트 전극을 형성하고 상기 반도체 패턴에 대응하여 제 1 스토리지 전극을 형성하는 단계는, 상기 게이트 절연막 위로 투명 도전성 물질층과 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 상기 스토리지 영역에 대응하여 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고 상기 소자영역에 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 금속물질층과 투명 도전성 물질층을 식각비를 갖는 식각액을 이용하여 식각을 진행하여 순차적으로 제거함으로써 상기 스토리지 영역에 순차 적층된 상기 제 1 스토리지 전극과 더미 금속패턴을 형성하고, 상기 소자영역에 순차적으로 적층된 투명 도전성 물질로 이루어지며 상기 제 1 폭을 갖는 하부층과 금속물질로 이루어지며 상기 제 2 폭을 갖는 상부층으로 이루어진 상기 게이트 전극을 형성하는 단계와; 애싱(ashing)을 진행하여 상기 제 1 두께의 제 1 포토레지스트 패턴을 제거함으로써 상기 금속 더미패턴을 노출시키는 단계와; 상기 금속 더미패턴을 제거하여 상기 제 1 스토리지 전극을 노출시키는 단계와; 상기 제 2 포토레지스트 패턴을 제거하는 단계를 포함한다.

또한, 상기 소스 전극과 상기 제 3 스토리지 전극은 서로 연결되도록 형성하는 것이 특징이다.

또한, 상기 제 1 보호층은 유기절연물질로 상기 표시영역에 대응하여 표면이 평탄하도록 형성하는 것이 특징이다.

또한, 상기 게이트 전극을 형성하는 단계는 상기 게이트 절연막 위로 상기 각 화소영역에 일 방향으로 연장하는 게이트 배선과 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계를 포함하며, 상기 소스 및 드레인 전극을 형성하는 단계는 상기 층간절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하고, 동시에 상기 데이터 배선과 이격하여 나란하게 전원배선을 형성하는 단계를 포함한다.

이때, 상기 층간절연막을 형성하는 단계는 상기 오믹콘택층을 노출시키는 액티브 콘택홀과, 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀을 형성하는 단계를 포함하며, 상기 제 1 전극을 형성하는 단계는 상기 층간절연막 위로 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극을 형성하고, 상기 데이터 패드전극을 덮는 보조 데이터 패드전극을 형성하는 단계를 포함한다.

또한, 상기 게이트 전극을 형성하는 단계는 상기 게이트 절연막 위로 상기 각 화소영역에 일 방향으로 연장하는 게이트 배선과 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계를 포함하며, 상기 소스 및 드레인 전극을 형성하는 단계는 상기 층간절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하고, 동시에 상기 데이터 배선과 이격하여 나란하게 전원배선을 형성하는 단계를 포함하며, 상기 제 2 보호층을 형성하는 단계는 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함한다.

상기 제 1 전극을 형성하는 단계는, 상기 제 2 보호층 위로 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극을 형성하고, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 보조 데이터 패드전극을 형성하는 단계를 포함한다.

또한, 상기 기판 상에 상기 폴리실리콘의 반도체층과 상기 반도체 패턴을 형성하기 전에 상기 기판 전면에 버퍼층을 형성하는 단계를 포함한다.

또한, 상기 제 1 전극을 형성하는 단계는, 상기 제 1 보호층 위로 반사효율이 우수한 금속물질을 증착하여 하부 금속층을 형성하는 단계와, 상기 하부 금속층 위로 투명 도전성 물질을 증착하여 상부 도전층을 형성하는 단계와, 상기 상부 도전층 및 하부 금속층을 연속적으로 패터닝함으로써 이중층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함하거나, 또는 상기 제 1 보호층 위로 투명 도전성 물질층을 형성하고 이를 패터닝함으로써 단일층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함한다.

본 발명의 실시예에 따른 유기전계 발광소자용 기판은, 표시영역과 이의 외측으로 비표시영역이 정의되며, 상기 표시영역에는 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 형성되며 중앙부의 제 1 영역과 상기 제 1 영역 양측의 제 1 도즈량의 불순물이 도핑된 제 2 영역과 상기 제 2 영역 외측에 상기 제 1 도즈량보다 큰 제 2 도즈량의 불순물이 도핑된 제 3 영역으로 구성된 폴리실리콘의 반도체층과, 상기 스토리지 영역에 형성된 불순물 폴리실리콘의 제 1 스토리지 전극과; 상기 반도체층 및 제 1 스토리지 전극 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 제 1 스토리지 전극에 대응하여 형성된 제 2 스토리지 전극과, 상기 폴리실리콘의 반도체층의 상기 제 1 및 제 2 영역에 대응하여 형성된 하부층과 상기 제 2 영역에 대응하여 형성된 상부층의 다중층 구조를 가지며 형성된 게이트 전극과; 상기 제 2 스토리지 전극과 상기 게이트 전극을 덮으며 상기 반도체층의 상기 제 3 영역을 각각 노출시키며 형성된 층간절연막과; 상기 층간절연막 위로, 상기 반도체층의 제 3 영역과 각각 접촉하며 서로 이격하며 형성된 소스 및 드레인 전극과 상기 제 2 스토리지 전극에 대응하여 형성된 제 3 스토리지 전극과; 상기 소스 및 드레인 전극과 상기 제 3 스토리지 전극을 덮으며 상기 드레인 전극을 노출시키며 상기 표시영역에 형성된 제 1 보호층과; 상기 제 1 보호층 상부로 상기 드레인 전극과 접촉하며 각 화소영역에 형성된 제 1 전극과; 상기 제 1 전극의 가장자리와 중첩하며 제 1 높이를 가지며 각 화소영역의 경계에 형성된 뱅크와, 상기 뱅크 상부에 선택적으로 형성된 스페이서를 포함한다.

또한, 상기 제 1 보호층 하부로 상기 표시영역 및 비표시영역에 무기절연물질로 이루어지며 상기 드레인 전극을 노출시키는 제 2 보호층이 구비될 수 있다.

또한, 상기 제 2 스토리지 전극과 상기 게이트 전극의 하부층은 투명 도전성 물질로 이루어지며, 100Å 내지 500Å의 두께를 가지며, 상기 게이트 전극의 상부층은 하나 또는 둘 이상의 금속물질로 이루어진 것이 특징이다.

또한, 상기 제 1 스토리지 전극과 게이트 절연막과 제 2 스토리지 전극은 제 1 스토리지 커패시터를 이루며, 상기 제 2 스토리지 전극과 층간절연막과 제 3 스토리지 전극은 제 2 스토리지 커패시터를 이루며, 상기 제 1, 2 스토리지 커패시터는 병렬 구조로 연결된 것이 특징이다.

또한, 상기 게이트 전극이 형성된 동일한 층에 각 화소영역의 경계에 형성된 게이트 배선과; 상기 소스 및 드레인 전극이 형성된 동일한 층에 각 화소영역의 경계에 상기 게이트 배선과 교차하며 형성된 데이터 배선과; 상기 데이터 배선과 나란하게 이격하며 형성된 전원배선을 포함한다.

또한, 상기 반도체층 및 제 1 스토리지 전극 하부로 상기 기판 전면에 버퍼층이 형성될 수 있다.

이와 같이, 본 발명의 각 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 기판은 유기 발광층을 형성하기 이전까지 총 9회의 내지 7회의 마스크 공정을 진행함을 특징으로 함으로써 종래대비 1회 내지 3회의 마스크 공정을 단축시키며 나아가 제조 비용을 저감시키는 효과가 있다.

또한, 본 발명의 각 실시예에 유기전계 발광소자용 기판은 순수 폴리실리콘의 액티브층과 고 도즈량을 갖는 불순물이 도핑된 영역 사이에 저도즈량의 불순물이 도핑된 LDD층이 구비됨으로써 누설전류 발생을 억제함으로써 오프 전류 특성을 향상시키는 효과가 있다.

또한, 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판은 다수의 스토리지 커패시터가 중첩하여 병렬 연결되는 구성을 가짐으로서 단위 면적당 스토리지 커패시터의 용량을 향상시키는 효과가 있다.

도 1a 내지 도 1n은 본 발명의 제 1 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 2a 내지 2b는 본 발명의 제 2 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 3은 본 발명의 제 3 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 기판의 하나의 화소영역에 대한 단면도.

이하, 본 발명의 실시예에 따른 폴리실리콘을 이용한 유기전계 발광소자용 기판 및 그 제조 방법을 도면을 참조하여 설명한다.

도 1a 내지 도 1n은 본 발명의 제 1 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.

설명의 편의를 위해 각 화소영역 내에서 박막 트랜지스터가 형성되는 영역을 소자영역(DA), 스토리지 커패시터가 형성되는 영역을 스토리지 영역(StgA)이라 정의하며, 게이트 패드전극이 형성되는 부분을 게이트 패드부(GPA), 데이터 패드전극이 형성되는 부분을 데이터 패드부(DPA)라 정의한다.

상기 소자영역(DA)에 형성되는 박막트랜지스터(Tr)는 유기전계 발광 다이오드와 연결되는 구동 박막트랜지스터가 되며, 게이트 및 데이터 배선과 연결되는 스위칭 박막트랜지스터는 상기 구동 박막트랜지스터와 동일한 구조를 가지므로 도시하지 않았다. 또한, 설명에 있어서 스위칭 및 구동 박막트랜지스터를 구분하지 않고 박막트랜지스터라 명명하였다.

우선, 도 1a에 도시한 바와 같이, 기판(110) 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO₂)을 증착하여 버퍼층(111)을 형성한다. 상기 버퍼층(111)은 비정질 실리콘층(미도시)을 폴리실리콘층(180)으로 재결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 기판(110) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다. 이때, 상기 버퍼층(111)은 상기 기판(110)이 어떠한 재질로 이루어지느냐에 따라 생략할 수도 있다.

이후, 상기 버퍼층(111) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 전면에 형성한다.

다음, 상기 순수 비정질 실리콘층(미도시)의 이동도 특성 등을 향상시키기 위해 결정화 공정을 진행함으로써 상기 순수 비정질 실리콘층(미도시)이 결정화되어 순수 폴리실리콘층(180)을 이루도록 한다. 이때, 상기 결정화 공정은 고상 결정화(Solid Phase Crystallization : SPC) 또는 레이저를 이용한 결정화 공정인 것이 바람직하다.

상기 고상 결정화(SPC) 공정은 일례로 600℃ 내지 800℃의 분위기에서 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 600℃ 내지 700℃의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하며, 상기 레이저를 이용하는 결정화는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법, SLS(Sequential lateral Solidification) 결정화인 것이 바람직하다.

다음, 도 1b에 도시한 바와 같이, 상기 폴리실리콘층(도 1a의 180)을 포토레지스트 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립 의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 소자영역(DA)에 폴리실리콘의 반도체층(113)을 형성하고, 상기 스토리지 영역(StgA)에는 폴리실리콘의 반도체 패턴(114)을 형성한다. 이때, 상기 반도체 패턴(114)은 추후 불순물이 도핑됨으로서 도전성 특성이 향상된 후에는 제 1 스토리지 전극(도 1n의 115)을 이루게 된다.

다음, 도 1c에 도시한 바와 같이, 상기 반도체 패턴(114)과 폴리실리콘의 반도체층 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO₂)을 증착하여 게이트 절연막(116)을 형성한다.

이후, 상기 게이트 절연막(116) 위로 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 100Å 내지 500Å 정도의 두께를 갖는 투명 도전성 물질층(182)을 형성하고, 연속하여 상기 투명 도전성 물질층(182) 상부로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 단일층 또는 다중층 구조의 게이트 금속층(184)을 형성한다. 도면에서는 단일층 구조를 갖는 게이트 금속층(184)을 형성한 것을 도시하였다.

다음, 도 1d에 도시한 바와 같이, 상기 게이트 금속층(184) 위로 포토레지스트를 도포함으로써 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시) 위로 빛의 투과영역과 차단영역 그리고 빛의 투과량을 조절할 수 있는 반투과영역을 갖는 노광 마스크(미도시)를 위치시키고, 상기 노광 마스크(미도시)를 통한 노광을 실시한다.

이때, 상기 반투과영역을 통과하는 빛은 일례로써 상기 반투과영역을 슬릿형태로 구성한 노광 마스크(미도시)의 경우 상기 슬릿에 의해 노광된 빛이 회절함으로써, 또는 다중층의 코팅막이 구비되도록 하는 경우 상기 다중층의 코팅막에 의해 빛량이 조절된다.

따라서, 상기 노광 마스크(미도시) 상의 반투과영역에 대응하는 포토레지스트층(미도시) 영역에는 전면에 빛이 도달하지만, 상기 투과영역을 통과한 빛의 세기 또는 빛량 보다는 작게 된다.

이렇게 노광 마스크를 개재하여 노광된 상기 포토레지스트층(미도시)을 현상하면, 상기 노광 마스크(미도시)의 투과영역에 대응된 부분은 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a)이 형성되고, 상기 노광 마스크(미도시)의 반투과영역에 대응된 부분은 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(191b)이 형성되며, 상기 노광 마스크(미도시)의 차단영역에 대응된 부분은 모두 제거되어 상기 게이트 금속층(도 1c의 184)을 노출시키게 된다.

따라서, 상기 노광 마스크(미도시)의 반사투과영역에 대응되는 스토리지 영역(StgA)에는 제 2 두께를 갖는 상기 제 2 포토레지스트 패턴(191b)이 형성되고, 상기 노광 마스크(미도시)의 투과영역에 대응되는 소자영역(DA)의 상기 폴리실리콘의 반도체층(113) 중앙부에 대응해서는 제 1 두께를 갖는 상기 제 1 포토레지스트 패턴(191a)이 형성된다.

다음, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 상기 게이트 금속층(도 1d의 184)과 그 하부의 투명 도전성 물질층(도 1d의 182)을 순차적으로 식각하여 제거함으로써 상기 소자영역(DA)에는 상기 게이트 절연막(116) 위로 상기 폴리실리콘의 반도체층(113)의 중앙부에 대응하여 순차적으로 적층된 형태로 투명 도전성 물질로 이루어진 하부층(120a)과 저저항 금속물질로 이루어진 상부층(120b)을 갖는 다중층 구조의 게이트 전극(120)을 형성하고, 동시에 스토리지 영역(StgA)에 있어서는 순차적으로 투명 도전성 물질로 이루어진 제 2 스토리지 전극(118)과 더미 금속패턴(119)을 형성한다.

한편, 도면에 나타나지 않았지만, 상기 게이트 절연막(116) 상부에는 상기 각 화소영역(P)의 경계에 일 방향으로 연장하는 다중층 구조의 게이트 배선(미도시)을 형성한다. 이때, 상기 게이트 배선(미도시)은 스위칭 박막트랜지스터(미도시)의 게이트 전극(120)과 연결되도록 형성한다.

또한, 게이트 패드부(GPA)에 있어서는 상기 게이트 절연막(116) 위로 상기 게이트 배선(120)의 일끝단과 연결되는 게이트 패드전극(121)을 형성한다. 이때, 상기 게이트 패드전극(121) 또한 상기 게이트 전극(120)과 동일한 다중층 구조를 이룬다.

한편, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 상기 게이트 금속층(도 1c의 184)과 상기 투명 도전성 물질층(도 1c의 182)의 식각은 식각액을 이용한 습식식각이 바람직하다. 이때, 상기 게이트 금속층(도 1c의 184)의 식각비가 상기 투명 도전성 물질층(도 1c의 182)의 식각비보다 큰 식각액을 이용함으로써 최종적으로 상기 게이트 금속층(도 1c의 184)과 투명 도전성 물질층(도 1c의 182)의 식각이 완료되면 상기 게이트 금속층(도 1c의 184)에 대해서는 과식각이 진행됨으로써 상기 다중층 구조를 갖는 게이트 배선(미도시)과 게이트 전극(120)과 게이트 패드전극(121)은 각각의 상부층(미도시, 120b, 121b)이 하부층(미도시, 120b, 121b)의 폭보다 작은 폭을 가지며 형성되도록 하는 것이 특징이다.

이렇게 게이트 금속층(도 1c의 184)이 과식각 되도록 하여 특히, 게이트 전극(120)에 있어서 그 하부층(120a)의 양끝단이 상부층(120b)의 외측으로 노출되도록 형성하는 이유는 추후 진행되는 불순물의 도핑 시 도핑되는 반도체층(113) 내부에서 도즈량을 달리하는 영역을 형성하기 위함이다.

다음, 도 1e에 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 1d의 191b)을 제거함으로써 상기 스토리지 영역(StgA)에 있어서 상기 금속 더미패턴(119)을 노출시킨다.

이때, 상기 애싱(ashing) 진행에 의해 상기 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a) 또한 그 두께가 줄어들지만, 여전히 상기 게이트 전극(120) 및 게이트 배선(미도시) 상부에 남아있게 된다.

다음, 도 1f에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴(도 1d의 191b)이 제거됨으로써 새롭게 노출된 상기 금속더미 패턴(도 1e의 119)을 제거함으로써 상기 스토리지 영역(StgA)에 있어 투명 도전성 물질로 이루어진 상기 제 2 스토리지 전극(118)을 노출시킨다.

다음, 도 1g에 도시한 바와 같이, 스트립(strip)을 진행하여 상기 제 1 포토레지스트 패턴(도 1f의 191a)을 제거함으로써 다중층 구조의 게이트 전극(120)과 게이트 배선(미도시) 및 게이트 패드전극(121)을 노출시킨다.

이후, 상기 다중층 구조의 게이트 전극(120)과 게이트 배선(미도시) 및 게이트 패드전극(121)이 형성된 상태에서 상기 게이트 전극(120) 더욱 정확히는 상기 게이트 전극의 상부층을 도핑 블록킹 마스크로 하여 p형 불순물 예를들면 붕소(B), 인듐(In), 갈륨(Ga) 또는 n형 불순물 예를들면 인(P), 비소(As), 안티몬(Sb) 중 어느 하나의 물질의 도핑을 실시한다.

도면에서는 p형 불순물이 도핑된 것을 일례로 나타내었다.

한편, 이러한 불순물의 도핑에 의해 상기 스토리지 영역(StgA)에 있어서는 상기 폴리실리콘의 반도체 패턴(도 1h의 114)에 대해 제 1 도즈량을 갖는 불순물이 도핑됨으로써 전도성 특성이 향상되어 전극의 역할을 할 수 있게 됨으로서 제 1 스토리지 전극(115)을 이루게 된다.

상기 스토리지 영역(StgA)에는 투명 도전성 물질로 이루어진 제 2 스토리지 전극(118)이 형성되어 있지만, 이러한 투명 도전성 물질로 이루어진 제 2 스토리지 전극(118)은 100Å 내지 500Å 정도의 두께를 가지므로 불순물의 도핑 시 에너지 밀도 등을 적절히 조절함으로써 불순물 이온이 상기 제 2 스토리지 전극(118)을 관통하여 상기 폴리실리콘의 반도체 패턴(도 1h의 114) 내부에 도달하도록 할 수 있으므로 문제되지 않는다.

또한, 소자영역(DA)에 있어서는 상기 불순물의 도핑 진행 시 상기 게이트 전극(120)의 상부층(120b)의 외측으로 노출된 부분의 폴리실리콘의 반도체층(113)에 대해서만 불순물의 도핑이 이루어지게 된다. 이때, 상기 게이트 전극(120)의 하부층(120a)에 의해 상기 게이트 전극(120)의 하부층(120a)과 중첩하는 부분에 대해서는 상기 폴리실리콘의 반도체 패턴(도 1h의 114)에 불순물이 도핑된 동일한 수준 즉, 상기 제 1 도즈량을 갖는 불순물이 도핑됨으로써 LDD영역(113c)을 이루는 것이 특징이다.

또한, 상기 LDD영역(113c)의 외측에 위치하는 폴리실리콘의 반도체층(113) 부분에는 게이트 전극(120)의 하부층(120a)이 형성되지 않음으로써 도핑의 방해요소가 없으므로 상기 제 1 도즈량 보다 큰 제 2 도즈량을 갖는 불순물이 도핑되어 오믹콘택층(113b)을 이루게 된다. 상기 폴리실리콘의 반도체층(113) 중 상기 반도체층(113)의 중앙부에 대해서는 상기 게이트 전극(120)의 상부층(120b)에 의해 불순물의 도핑이 차단됨으로써 여전히 순수한 폴리실리콘 상태를 이룬다.

따라서, 불순물의 도핑이 완료된 시점에서는 상기 소자영역(DA)에 형성된 폴리실리콘의 반도체층(113)은 대해서는 순수 폴리실리콘으로 이루어진 액티브층(113a)과 이의 양측으로 제 1 도즈량의 불순물이 도핑된 LDD층(113c)과 상기 각각의 LDD층(113c) 외측으로 상기 제 1 도즈량 보다 큰 제 2 도즈량의 불순물이 도핑된 오믹콘택층(113b)으로 구성되게 된다.

이러한 구성을 갖는 폴리실리콘의 반도체층(113)은 상기 제 2 도즈량의 불순물이 도핑된 상기 오믹콘택층(113b)이 내부 저항이 작아 가장 큰 전도성을 가지며, 그 다음이 LDD층(113c)이 되며, 액티브층(113a)이 가장 작은 전도성을 갖게 된다.

한편, 스토리지 영역(StgA)에 있어서 불순물이 도핑되어 전도성이 향상된 상기 제 1 스토리지 전극(115)과 게이트 절연막(116)과 제 2 스토리지 전극(118)은 제 1 스토리지 커패시터(StgC1)를 이룬다.

다음, 도 1h에 도시한 바와 같이, 상기 게이트 전극(120)과 게이트 배선(미도시)과 게이트 패드전극(121) 및 제 2 스토리지 전극(118) 위로 전면에 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)을 증착함으로써 층간절연막(123)을 형성한다.

이후, 상기 층간절연막(123)에 대해 마스크 공정을 실시하여 상기 게이트 절연막(116)과 더불어 패터함으로써 상기 반도체층(113) 중 상기 오믹콘택층(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다.

다음, 도 1i에 도시한 바와 같이, 상기 반도체층 콘택홀(125)이 형성된 층간절연막(123) 위로 전면에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상을 증착함으로써 제 2 금속층(미도시)을 형성한다.

이후, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성하고, 동시에 상기 데이터 배선(미도시)과 이격하여 나란하게 전원배선(미도시)을 형성한다. 이때, 데이터 패드부(DPA)에는 상기 데이터 배선(미도시)의 일끝단과 연결된 데이터 패드전극(127)을 형성한다.

그리고, 동시에 소자영역(DA)에 있어서는 상기 반도체층 콘택홀(125)을 통해 상기 오믹콘택층(113b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다. 이때, 상기 소스 전극(133)은 스토리지 영역(StgA)까지 연장되도록 형성함으로써 제 3 스토리지 전극(134)을 이루도록 하는 것이 특징이다.

이러한 구성에 의해 스토리지 영역(StgA)에는 상기 제 2 스토리지 전극(118)과 상기 층간절연막(123)과 상기 제 3 스토리지 전극(134)이 제 2 스토리지 커패시터(StgC2)를 이루게 된다.

이때, 상기 제 1 및 제 2 스토리지 커패시터(StgC1, StgC2)는 상기 제 2 스토리지 전극(118)을 매개로 하여 서로 병렬 연결된 구조를 이룸으로써 총 스토리지 커패시터 용량은 증가하게 된다.

다음, 도 1j에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(미도시)과 전원배선(미도시) 및 제 3 스토리지 전극(134) 위로 전면에 무기절연물질을 증착하여 제 1 보호층(138)을 형성한다.

이후, 상기 제 1 보호층(138)과 그 하부의 층간절연막(123)을 마스크 공정을 진행하여 패터닝함으로써 소자영역(DA)에 있어서는 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다.

동시에 게이트 패드부(GPA)에 있어서는 상기 게이트 패드전극(121)을 노출시키는 게이트 패드 콘택홀(145)을 형성하고, 데이터 패드부(DPA)에 있어서는 상기 데이터 패드전극(127)을 노출시키는 데이터 패드 콘택홀(146)을 형성한다.

다음, 도 1k에 도시한 바와같이, 상기 제 1 보호층(138) 위로 유기절연물질인 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로써 하부 구성요소의 단차를 극복하여 평탄한 표면을 갖는 제 2 보호층(140)을 형성한다.

이후, 상기 제 2 보호층(140)을 마스크 공정을 진행하여 패터닝함으로써 상기 제 1 보호층(138)에 구비된 드레인 콘택홀(143)과 연결되어 상기 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다. 이때, 상기 제 2 보호층(140)은 표시영역에 대응해서만 형성되도록 표시영역 외측의 게이트 및 데이터 패드부(GPA, DPA)를 포함하는 비표시영역에 대해서는 제거되도록 형성하는 것이 특징이다.

이렇게 유기절연물질로 이루어진 제 2 보호층(140)을 표시영역에 대응해서만 형성하고 비표시영역에 대해서는 제거하는 것은 접착력을 강화하고, 합착력 강화에 의해 외부로부터 습기나 산소 등의 침투를 억제하기 위함이다.

유기전계 발광소자용 기판에는 추후 인캡슐레이션을 위해 제 2 기판(미도시)과 합착됨으로써 유기전계 발광소자를 이루게 된다. 이때, 비표시영역에는 상기 표시영역을 테두리하며 접착제인 씰패턴(미도시)이 형성되며, 이러한 씰패턴(미도시)에 의해 유기전계 발광소자용 기판(110) 및 제 2 기판(미도시)의 합착이 이루어지게 되며, 유기절연물질로 이루어진 제 2 보호층(140)과 상기 씰패턴의 접착성이 좋지 못하기 때문에 합착 불량이 발생 하며, 접착력 약화에 의해 뜯김이 발생하여 외부로부터 습기 및 산소등이 침투하여 유기 발광층의 열화를 초래할 수 있다. 따라서 이러한 문제를 해결하기 위해 상기 제 2 보호층(140)은 비표시영역에 대해서는 제거되도록 하는 것이다.

한편, 상기 드레인 콘택홀(143)은 실질적으로 구동 박막트랜지스터의 드레인 전극(136)과 상기 제 2 보호층(140) 상부에 형성되는 유기전계 발광 다이오드(미도시)의 제 1 전극(도 1n의 147)을 접촉시키기 위한 것이다.

다음, 도 1l에 도시한 바와같이, 상기 드레인 콘택홀(143)이 형성된 제 2 보호층(140) 위로 전면에 일함수 값이 높은 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하는 제 1 전극(147)을 형성한다.

동시에 상기 게이트 패드부(GPA)에 있어서는 상기 제 1 보호층(138) 위로 상기 게이트 패드 콘택홀(145)을 통해 상기 게이트 패드전극(121)과 접촉하는 보조 게이트 패드전극(150)을 형성하고, 데이터 패드부(DPA)에 있어서는 상기 제 1 보호층(138) 위로 상기 데이터 패드 콘택홀(146)을 통해 상기 데이터 패드전극(127)과 접촉하는 보조 데이터 패드전극(152)을 형성한다.

한편, 유기전계 발광 다이오드(미도시)의 발광 효율을 높이고자 상기 제 2 보호층(140) 위로 상기 투명 도전성 물질을 증착하기 전에 반사성이 우수한 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag) 중 어느 하나를 우선 증착하고, 이후 상기 투명 도전성 물질을 증착하고, 두 물질층을 패터닝함으로서 반사성이 우수한 금속물질로 이루어진 하부층(미도시)과 일함수 값이 높은 도전성 물질로 이루어진 상부층의 이중층 구조를 갖도록 상기 제 1 전극(147)을 형성할 수도 있다. 이렇게 반사성이 우수한 물질의 하부층(미도시)을 갖는 제 1 전극을 형성하는 경우, 상부발광 방식의 유기전계 발광소자용 기판(110)을 이루게 된다.

다음, 도 1m에 도시한 바와 같이, 상기 제 1 전극(147) 위로 유기절연물질 예를들면 포토아크릴, 벤조사이클로부텐, 폴리이미드 중 어느 하나를 증착하여 제 1 유기 절연층(미도시)을 형성하고, 이를 패터닝함으로써 상기 게이트 및 데이터 배선(미도시)에 대응하여 뱅크(155)를 형성한다. 이때, 상기 뱅크(155)는 각 화소영역(P)에 구비된 상기 제 1 전극(147)의 가장자리와 중첩하도록 형성하는 것이 특징이다.

따라서, 표시영역에 있어 상기 뱅크(155)는 각 화소영역(P)을 테두리하는 형태로 형성됨으로써 평면적으로 격자형태를 이루며, 상기 뱅크(155) 또한 비표시영역에서는 제거된 상태를 이룬다.

다음, 도 1n에 도시한 바와같이, 상기 뱅크(155) 위로 상기 뱅크(155)를 이루는 물질과 다른 유기절연물질을 도포하여 제 2 유기 절연층(미도시)을 형성하고, 이를 패터닝함으로써 상기 뱅크(155) 위로 스페이서(160)를 형성함으로써 본 발명의 일 실시예에 따른 유기전계 발광소자용 기판(110)을 완성한다.

한편, 전술한 바와같이 제조되는 경우 총 9회의 마스크 공정이 소요됨으로써 종래의 10회의 마스크 공정을 진행하는 제조 방법 대비 1회의 마스크 공정을 생략하는 효과를 갖는다.

도 2a 내지 2b는 본 발명의 제 2 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 본 발명의 제 2 실시예의 경우 뱅크와 스페이서를 형성하는 단계만을 제 1 실시예와 달리하고 그 이외의 구성요소를 형성하는 단계는 동일하므로 제 1 실시예와 차별점이 있는 단계에 대해서만 설명한다. 이때, 제 1 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.

도 2a에 도시한 바와 같이, 제 1 전극(147) 위로 감광성 특성을 갖는 유기절연물질 예를들면 포토아크릴, 벤조사이클로부텐, 폴리이미드 중 어느 하나를 증착하여 유기 절연층(153)을 형성한다.

이후, 상기 유기 절연층(153) 위로 투과영역(TA)과 반사영역(BA) 및 반투과영역(HTA)을 갖는 노광 마스크(197)를 위치시키고 이를 통한 회절노광 또는 하프톤 노광을 실시한다.

다음, 도 2b에 도시한 바와같이, 회절노광 또는 하프톤 노광된 상기 유기 절연층(도 2a의 153)을 현상하면, 상기 노광 마스크(도 2a의 197)의 투과영역(도 1n의 TA)에 대응된 각 화소영역(P)의 경계 중 일부에는 제 1 높이를 갖는 스페이서(160)가 형성되고, 상기 노광 마스크(도 2a의 197)의 반투과영역(도 2a의 HTA)에 대응된 각 화소영역(P)의 경계에는 상기 스페이서(160) 하부로 상기 제 1 전극(147)의 가장자리와 중첩하는 뱅크(155)가 형성된다.

이때, 상기 노광 마스크(도 2a의 197)의 차단영역(도 2a의 BA)에 대응된 제 2 절연층(도 2a의 153) 부분은 상기 현상 공정 진행시 모두 제거되어 상기 각 화소영역(P) 내에서 상기 제 1 전극(147)을 노출시킴으로서 본 발명의 제 2 실시예에 따른 유기전계 발광소자용 어레이 기판(110)을 완성한다.

이 경우, 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판(110)은 상기 뱅크 및 스페이서를 형성하는 단계까지 총 8 회의 마스크 공정을 진행함으로써 총 10회의 마스크 공정을 진행하는 종래대비 2회의 마스크 공정을 단축함으로써 제조 시간 및 제조 비용을 저감하는 효과를 갖는다.

도 3은 본 발명의 제 3 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 기판의 하나의 화소영역에 대한 단면도이다. 본 발명의 제 3 실시예의 경우, 제 1 및 제 2 실시예 대비 무기절연물질로 이루어진 제 1 보호층이 생략된 것과, 게이트 및 데이터 패드 콘택홀을 층간 절연막에 대해서 형성하는 것만이 차이가 있으며, 그 이외의 구성요소를 형성하는 단계는 각각 제 1 및 제 2 실시예와 동일하므로 차별점이 있는 단계에 대해서만 설명한다. 이때, 제 1 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.

우선, 제 1 실시예에 제시된 방법대로 게이트 배선(미도시)과 게이트 전극(120) 및 게이트 패드전극(121) 위로 전면에 층간절연막(123)을 형성하고, 이를 패터닝함으로써 상기 오믹콘택층(133b)을 각각 노출시키는 액티브 콘택홀(125)과, 상기 게이트 패드전극(121)을 노출시키는 게이트 패드 콘택홀(145)을 형성한다.

다음, 상기 층간절연막(123) 위로 데이터 배선(미도시) 및 데이터 패드전극(127)과 소스 및 드레인 전극(133, 136)을 형성한다.

이후, 상기 데이터 배선(미도시) 및 데이터 패드전극(127)과 소스 및 드레인 전극(133, 136) 위로 유기절연물질을 도포하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로써 표시영역에 그 표면이 평탄한 형태를 가지며 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(141)을 형성한다.

이 경우 상기 보호층(141)은 표시영역에 대해서만 형성됨으로써 표시영역의 외측의 비표시영역에 위치하는 상기 데이터 패드부(DPA)에 있어서는 데이터 패드전극(127)이 완전히 노출된 형태를 이루게 된다.

다음, 상기 보호층(144) 위로 투명 도전성 물질을 증착하고 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)에 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하는 제 1 전극(147)을 형성한다.

동시에 상기 게이트 패드부(GPA)에 있어서는 상기 층간절연막(123) 위로 상기 게이트 패드 콘택홀(145)을 통해 상기 게이트 패드전극(121)과 접촉하는 보조 게이트 패드전극(150)을 형성하고, 상기 데이터 패드부(DPA)에 있어서는 상기 층간절연막(123) 위로 상기 데이터 패드전극(127)을 덮는 형태의 보조 데이터 패드전극(152)을 형성한다.

이후, 뱅크(155)와 스페이서(160)를 형성하는 공정은 제 1 실시예 또는 제 2 실시예와 동일하게 진행함으로써 본 발명의 제 3 실시예에 따른 유기전계 발광소자용 기판(110)을 완성한다.

이러한 제 3 실시예에 따른 유기전계 발광소자용 기판(110)의 제조 방법에 의해서는 상기 뱅크(155) 및 스페이서(160)를 형성하는 단계까지 총 7 회 또는 8회의 마스크 공정을 진행함으로써 총 10회의 마스크 공정을 진행하는 종래대비 2회 또는 3회의 마스크 공정을 단축함으로써 제조 시간 및 제조 비용을 저감하는 효과를 갖는다.

한편, 도면에 나타나지 않았지만, 전술한 바와같이 본 발명의 제 1, 2, 3 실시예에 따라 제조된 상기 유기전계 발광소자용 기판에 대응하여 화소영역(P)에 대응하여 개구를 갖는 쉐도우 마스크(미도시)를 상기 스페이서(160) 상부에 접촉하도록 위치시킨 후 진공 열 증착을 실시함으로써 상기 뱅크(155)로 둘러싸인 영역의 상기 제 1 전극(147) 상에 유기 발광층(미도시)을 형성하고, 연속하여 상기 유기 발광층(미도시) 상부로 표시영역 전면에 일함수 값이 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 네오디뮴 합금(AlNd), 알루미늄 마그네슘 합금(AlMg), 마그네슘 은 합금(MgAg), 은(Ag) 중 어느 하나를 증착하여 제 2 전극(미도시)을 형성한다. 이때, 상기 제 1 전극(147)과 유기 발광층(미도시)과 제 2 전극(미도시)은 유기전계 발광 다이오드(미도시)를 이룬다.

이후, 전술한 구성을 갖는 상기 유기전계 발광 소자용 기판(110)에 대응하여 대향기판(미도시)을 위치시킨 후, 진공의 분위기 또는 불활성 가스 분위기에서 상기 유기전계 발광 소자용 기판(110)과 대향기판(미도시)의 테두리를 따라 씰패턴(미도시)을 형성하고 합착하거나, 또는 상기 유기전계 발광 소자용 기판(110)과 대향기판(미도시) 사이에 페이스 씰(미도시)을 개재하여 합착함으로써 유기전계 발광소자(미도시)를 완성한다.

110 : 기판 111 : 버퍼층
113 : 반도체층 113a : 액티브층
113b : 오믹콘택층 113 : LDD층
115 : 제 1 스토리지 전극 116 : 게이트 절연막
118 : 제 2 스토리지 전극 120 : 게이트 전극
120a : 게이트 전극의 하부층 120b : 게이트 전극의 상부층
121 : 게이트 패드전극 121a : 게이트 패드전극의 하부층
121b : 게이트 패드전극의 상부층 123 : 층간절연막
125 : 반도체층 콘택홀 127 : 데이터 패드전극
133 : 소스 전극 134 : 제 3 스토리지 전극
136 : 드레인 전극 138 : 제 1 보호층
140 : 제 2 보호층 143 : 드레인 콘택홀
145 : 게이트 패드 콘택홀 146 : 데이터 패드 콘택홀
147 : 제 1 전극 150 : 보조 게이트 패드전극
152 : 보조 데이터 패드전극 155 : 뱅크
160 : 스페이서 DA : 소자영역
DPA : 데이터 패드부 GPA : 게이트 패드부
StgA : 스토리지 영역
StgC1, StgC2 : 제 1, 2 스토리지 커패시터
Tr : 박막트랜지스터

Claims

표시영역과 이의 외측으로 비표시영역이 정의되며, 상기 표시영역에는 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 폴리실리콘의 반도체층을 형성하고, 상기 스토리지 영역에 폴리실리콘의 반도체 패턴을 형성하는 단계와;
상기 반도체층 및 반도체 패턴 위로 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 제 1 폭을 갖는 하부층과 상기 제 1 폭보다 작은 제 2 폭을 갖는 상부층으로 이루어진 다중층 구조의 게이트 전극을 형성하고 상기 반도체 패턴에 대응하여 제 1 스토리지 전극을 형성하는 단계와;
불순물 도핑을 실시하여, 상기 반도체층 중 상기 게이트 전극의 하부층 외측으로 노출된 부분에 대응하여 제 1 도즈량의 불순물이 도핑된 오믹콘택층을 이루도록 하며 상기 게이트 전극의 상부층 외측으로 노출된 상기 게이트 전극의 하부층에 대응하는 부분은 상기 제 1 도즈량보다 작은 제 2 도즈량의 불순물이 도핑된 LDD 층을 이루도록 하며, 상기 반도체 패턴은 제 2 도즈량의 불순물이 도핑됨으로써 상기 반도체 패턴의 도전성을 향상시켜 제 2 스토리지 전극을 이루도록 하는 단계와;
상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 오믹콘택층을 노출시키는 층간절연막을 형성하는 단계와;
상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 제 1 스토리지 전극에 대응하여 제 3 스토리지 전극을 형성하는 단계와;
상기 소스 및 드레인 전극과 제 3 스토리지 전극 위로 상기 드레인 전극을 노출시키는 제 1 보호층을 형성하는 단계와;
상기 보호층 위로 상기 드레인 전극과 접촉하는 제 1 전극을 형성하는 단계와;
상기 제 1 전극 위로 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계
를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 1 항에 있어서,
상기 제 1 보호층을 형성하기 전에, 상기 데이터 배선과 소스 및 드레인 전극 위로 전면에 상기 드레인 전극을 노출시키는 제 2 보호층을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극 위로 상기 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계는,
상기 제 1 전극 위로 감광성 유기절연물질을 도포하여 유기 물질층을 형성하는 단계와;
상기 유기 물질층에 대해 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크를 이용하여 회절노광 또는 하프톤 노광을 실시하는 단계와;
상기 회절노광 또는 하프톤 노광된 상기 유기 물질층을 현상함으로써 각 화소영역의 경계에 상기 제 1 높이를 갖는 상기 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 2 높이를 갖는 상기 스페이서를 형성하는 단계
를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극 위로 상기 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계는,
상기 제 1 전극 위로 감광성 제 1 유기절연물질을 도포하여 제 1 유기 물질층을 형성하는 단계와;
상기 제 1 유기 물질층을 패터닝하여 각 화소영역의 경계에 상기 제 1 높이를 갖는 상기 뱅크를 형성하는 단계와;
상기 뱅크 위로 제 2 유기절연물질을 도포하여 제 2 유기 물질층을 형성하는 단계와;
상기 제 2 유기 물질층을 패터닝하여 상기 각 화소영역의 경계에 위치한 상기 뱅크 상에 선택적으로 상기 제 2 높이를 갖는 상기 스페이서를 형성하는 단계
를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 소자영역에 폴리실리콘의 반도체층을 형성하고, 상기 스토리지 영역에 폴리실리콘의 반도체 패턴을 형성하는 단계는,
상기 기판 상에 비정질 실리콘층을 형성하는 단계와;
상기 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와;
상기 폴리실리콘층을 패터닝하는 단계
를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 제 1 폭을 갖는 하부층과 상기 제 1 폭보다 작은 제 2 폭을 갖는 상부층으로 이루어진 다중층 구조의 게이트 전극을 형성하고 상기 반도체 패턴에 대응하여 제 1 스토리지 전극을 형성하는 단계는,
상기 게이트 절연막 위로 투명 도전성 물질층과 금속물질층을 형성하는 단계와;
상기 금속물질층 위로 상기 스토리지 영역에 대응하여 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고 상기 소자영역에 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와;
상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 금속물질층과 투명 도전성 물질층을 식각비를 갖는 식각액을 이용하여 식각을 진행하여 순차적으로 제거함으로써 상기 스토리지 영역에 순차 적층된 상기 제 1 스토리지 전극과 더미 금속패턴을 형성하고, 상기 소자영역에 순차적으로 적층된 투명 도전성 물질로 이루어지며 상기 제 1 폭을 갖는 하부층과 금속물질로 이루어지며 상기 제 2 폭을 갖는 상부층으로 이루어진 상기 게이트 전극을 형성하는 단계와;
애싱(ashing)을 진행하여 상기 제 1 두께의 제 1 포토레지스트 패턴을 제거함으로써 상기 금속 더미패턴을 노출시키는 단계와;
상기 금속 더미패턴을 제거하여 상기 제 1 스토리지 전극을 노출시키는 단계와;
상기 제 2 포토레지스트 패턴을 제거하는 단계
를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 소스 전극과 상기 제 3 스토리지 전극은 서로 연결되도록 형성하는 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 보호층은 유기절연물질로 상기 표시영역에 대응하여 표면이 평탄하도록 형성하는 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
제 1 항에 있어서,
상기 게이트 전극을 형성하는 단계는 상기 게이트 절연막 위로 상기 각 화소영역에 일 방향으로 연장하는 게이트 배선과 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계를 포함하며,
상기 소스 및 드레인 전극을 형성하는 단계는 상기 층간절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하고, 동시에 상기 데이터 배선과 이격하여 나란하게 전원배선을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 9 항에 있어서,
상기 층간절연막을 형성하는 단계는 상기 오믹콘택층을 노출시키는 액티브 콘택홀과, 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀을 형성하는 단계를 포함하며,
상기 제 1 전극을 형성하는 단계는 상기 층간절연막 위로 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극을 형성하고, 상기 데이터 패드전극을 덮는 보조 데이터 패드전극을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 2 항에 있어서,
상기 게이트 전극을 형성하는 단계는 상기 게이트 절연막 위로 상기 각 화소영역에 일 방향으로 연장하는 게이트 배선과 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계를 포함하며,
상기 소스 및 드레인 전극을 형성하는 단계는 상기 층간절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하고, 동시에 상기 데이터 배선과 이격하여 나란하게 전원배선을 형성하는 단계를 포함하며,
상기 제 2 보호층을 형성하는 단계는 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 11 항에 있어서,
상기 제 1 전극을 형성하는 단계는 상기 제 2 보호층 위로 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극을 형성하고, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 보조 데이터 패드전극을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 기판 상에 상기 폴리실리콘의 반도체층과 상기 반도체 패턴을 형성하기 전에 상기 기판 전면에 버퍼층을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극을 형성하는 단계는,
상기 제 1 보호층 위로 반사효율이 우수한 금속물질을 증착하여 하부 금속층을 형성하는 단계와, 상기 하부 금속층 위로 투명 도전성 물질을 증착하여 상부 도전층을 형성하는 단계와, 상기 상부 도전층 및 하부 금속층을 연속적으로 패터닝함으로써 이중층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함하거나,
또는 상기 제 1 보호층 위로 투명 도전성 물질층을 형성하고 이를 패터닝함으로써 단일층 구조를 갖는 상기 제 1 전극을 형성하는 단계
를 포함하는 유기전계 발광소자용 기판의 제조 방법.
표시영역과 이의 외측으로 비표시영역이 정의되며, 상기 표시영역에는 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 형성되며 중앙부의 제 1 영역과 상기 제 1 영역 양측의 제 1 도즈량의 불순물이 도핑된 제 2 영역과 상기 제 2 영역 외측에 상기 제 1 도즈량보다 큰 제 2 도즈량의 불순물이 도핑된 제 3 영역으로 구성된 폴리실리콘의 반도체층과, 상기 스토리지 영역에 형성된 불순물 폴리실리콘의 제 1 스토리지 전극과;
상기 반도체층 및 제 1 스토리지 전극 위로 형성된 게이트 절연막과;
상기 게이트 절연막 위로 상기 제 1 스토리지 전극에 대응하여 형성된 제 2 스토리지 전극과, 상기 폴리실리콘의 반도체층의 상기 제 1 및 제 2 영역에 대응하여 형성된 하부층과 상기 제 2 영역에 대응하여 형성된 상부층의 다중층 구조를 가지며 형성된 게이트 전극과;
상기 제 2 스토리지 전극과 상기 게이트 전극을 덮으며 상기 반도체층의 상기 제 3 영역을 각각 노출시키며 형성된 층간절연막과;
상기 층간절연막 위로, 상기 반도체층의 제 3 영역과 각각 접촉하며 서로 이격하며 형성된 소스 및 드레인 전극과 상기 제 2 스토리지 전극에 대응하여 형성된 제 3 스토리지 전극과;
상기 소스 및 드레인 전극과 상기 제 3 스토리지 전극을 덮으며 상기 드레인 전극을 노출시키며 상기 표시영역에 형성된 제 1 보호층과;
상기 제 1 보호층 상부로 상기 드레인 전극과 접촉하며 각 화소영역에 형성된 제 1 전극과;
상기 제 1 전극의 가장자리와 중첩하며 제 1 높이를 가지며 각 화소영역의 경계에 형성된 뱅크와, 상기 뱅크 상부에 선택적으로 형성된 스페이서
를 포함하는 유기전계 발광소자용 기판.
제 15 항에 있어서,
상기 제 1 보호층 하부로 상기 표시영역 및 비표시영역에 무기절연물질로 이루어지며 상기 드레인 전극을 노출시키는 제 2 보호층이 구비된 유기전계 발광소자용 기판.
제 15 항 또는 제 16 항에 있어서,
상기 제 2 스토리지 전극과 상기 게이트 전극의 하부층은 투명 도전성 물질로 이루어지며, 100Å 내지 500Å의 두께를 가지며,
상기 게이트 전극의 상부층은 하나 또는 둘 이상의 금속물질로 이루어진 것이 특징인 유기전계 발광소자용 기판.
제 15 항 또는 제 16 항에 있어서,
상기 제 1 스토리지 전극과 게이트 절연막과 제 2 스토리지 전극은 제 1 스토리지 커패시터를 이루며,
상기 제 2 스토리지 전극과 층간절연막과 제 3 스토리지 전극은 제 2 스토리지 커패시터를 이루며,
상기 제 1, 2 스토리지 커패시터는 병렬 구조로 연결된 것이 특징인 유기전계 발광소자용 기판.
제 15 항 또는 제 16 항에 있어서,
상기 게이트 전극이 형성된 동일한 층에 각 화소영역의 경계에 형성된 게이트 배선과;
상기 소스 및 드레인 전극이 형성된 동일한 층에 각 화소영역의 경계에 상기 게이트 배선과 교차하며 형성된 데이터 배선과;
상기 데이터 배선과 나란하게 이격하며 형성된 전원배선
을 포함하는 유기전계 발광소자용 기판.
제 15 항 또는 제 16 항에 있어서,
상기 반도체층 및 제 1 스토리지 전극 하부로 상기 기판 전면에 버퍼층이 형성된 것이 특징인 유기전계 발광소자용 기판.