[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120060075A - Light emitting diode, light emitting device and back light unit using the same - Google Patents

Light emitting diode, light emitting device and back light unit using the same Download PDF

Info

Publication number
KR20120060075A
KR20120060075A KR1020100121642A KR20100121642A KR20120060075A KR 20120060075 A KR20120060075 A KR 20120060075A KR 1020100121642 A KR1020100121642 A KR 1020100121642A KR 20100121642 A KR20100121642 A KR 20100121642A KR 20120060075 A KR20120060075 A KR 20120060075A
Authority
KR
South Korea
Prior art keywords
light emitting
gan layer
layer
emitting diode
light
Prior art date
Application number
KR1020100121642A
Other languages
Korean (ko)
Inventor
정상준
고은미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100121642A priority Critical patent/KR20120060075A/en
Publication of KR20120060075A publication Critical patent/KR20120060075A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • G02F1/133602Direct backlight
    • G02F1/133603Direct backlight with LEDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: A light emitting diode and a light emitting device and a back light unit using the same are provided to improve luminous efficiency by increasing an amount of reflected light since light is reflected from a light emitting layer through an activation alloy layer formed to surround a part of a side and a part of a lower side of a light emitting diode. CONSTITUTION: A buffer GaN(Gallium Nitride) layer(31) is formed on a diode formation area of a lead frame. An N-GaN layer(32) is formed on an upper side of the buffer GaN layer. An active layer(35) is formed on an non-etched upper side of the N-GaN layer. A P-GaN layer(36) is formed on an upper side of the active layer. A transparent conductive oxide layer(37) is formed on an upper side of the P-GaN layer.

Description

발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛{LIGHT EMITTING DIODE, LIGHT EMITTING DEVICE AND BACK LIGHT UNIT USING THE SAME}LIGHT EMITTING DIODE, LIGHT EMITTING DEVICE AND BACK LIGHT UNIT USING THE SAME}

본 발명은 발광 다이오드에 관한 것으로, 특히 발광 다이오드의 발광층 면적이 증가되도록 하면서도 그 발광층으로 구동 전류가 고르게 공급되도록 함으로써 발광 효율을 향상시킬 수 있도록 한 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode, and more particularly, to a light emitting diode and a light emitting device and a backlight unit using the same, which improve light emission efficiency by increasing the area of the light emitting layer of the light emitting diode while supplying a driving current evenly to the light emitting layer. will be.

최근 들어, 발광 소자로는 우수한 단색성 피크 파장을 가지며 광 효율성이 우수하고, 소형화가 가능하다는 장점을 가진 발광 다이오드(Light Emitting Diode)가 주로 이용되고 있다. 이러한, 발광 다이오드는 전자가 천이될 때 광을 방출하는 현상을 이용한 것으로, 반도체 전도대(conduction band)의 전자들이 가전자대(valence band)의 정공(hole)과 재결합하는 과정에서 광이 발생하게 된다. Recently, a light emitting diode having an excellent monochromatic peak wavelength, excellent light efficiency, and miniaturization can be used as a light emitting device. The light emitting diode uses a phenomenon of emitting light when electrons transition, and light is generated when electrons in a semiconductor conduction band recombine with holes in a valence band.

발광 다이오드의 발광 파장은 반도체에 첨가되는 불순물의 종류를 바꿈으로써 조절하는데, 스펙트럼의 청색 또는 자외선 파장을 갖는 빛을 생성하기 위해서는 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 특히, GaN(질화 갈륨)이 주로 이용되고 있다. The emission wavelength of the light emitting diode is controlled by changing the type of impurities added to the semiconductor. Silicon carbide (SiC) and group III nitrides, particularly GaN (gallium nitride), are used to generate light having a spectrum of blue or ultraviolet wavelengths. Mainly used.

일반적으로, GaN을 이용한 수평형(Laterral Type) 발광 다이오드는 반도체 기판 상부에 N-GaN층, 활성층 및 P-GaN층을 순차적으로 적층한 다음, P-GaN층에서 N-GaN층까지 메사(Mesa) 식각하고, 메사 식각된 N-GaN 층의 상부와 식각되지 않은 가장 상부의 P-GaN층 상에 각각의 전극이 형성되도록 함으로써 완성하게 된다. 그리고 이렇게 완성된 GaN계 발광 다이오드의 각 전극에 양(+)의 부하와 음(-)의 부하를 가하게 되면, P-GaN층과 N-GaN층으로부터 각각 정공과 전자들이 활성층으로 모여 재결합함으로써 활성층에서 발광을 하게 된다. In general, in a horizontal type light emitting diode using GaN, an N-GaN layer, an active layer, and a P-GaN layer are sequentially stacked on a semiconductor substrate, and then a mesa (Mesa) is formed from the P-GaN layer to the N-GaN layer. ) And each electrode is formed on the upper portion of the mesa-etched N-GaN layer and the uppermost non-etched P-GaN layer. When a positive load and a negative load are applied to each electrode of the GaN-based light emitting diode thus completed, holes and electrons are gathered and recombined into the active layer from the P-GaN and N-GaN layers, respectively. Will emit light.

하지만, 이러한 수평형 발광 다이오드는 P-GaN층에서 발광층과 N-GaN층의 일부 영역까지 메사(Mesa) 식각하여 각각의 전극을 형성하는바, 메사 식각되는 영역의 크기에 따라 발광층의 크기까지 줄어드는 단점이 있다. 즉, 메사 식각 영역의 크기에 따라 발광 면적이나 전극 형성 면적에 각각 영향을 주기 때문에 어느 한 부분의 손실을 감수해야 했다. However, such a horizontal type light emitting diode forms a respective electrode by mesa etching from the P-GaN layer to a part of the light emitting layer and the N-GaN layer, and the size of the light emitting layer decreases according to the size of the mesa-etched region. There are disadvantages. That is, since the size of the mesa etching region affects the light emitting area or the electrode formation area, the loss of any one portion has to be taken.

또한, 발광 다이오드로 공급되는 전류 즉, 전자와 정공들의 경우는 최단거리로만 이동하려는 특성이 있기 때문에 전자와 정공들의 확산이 잘 이루어지지 않아 활성층이나 P-GaN층 및 N-GaN층으로 고르게 공급되지 못하는 문제가 있다. 다시 말해, 각각의 전극으로 공급되는 전자와 정공들은 활성층과 P-GaN층 및 N-GaN층의 최단거리 경로에만 밀집되므로 최단거리 경로 외에는 전자와 정공들의 확산이 잘 이루어지지 않게 된다. 이 경우, 전자와 정공이 활성화되는 면적 즉, 광 발생 면적 또한 작아지기 때문에 발광 다이오드의 발광 효율을 저하된다. In addition, since the current supplied to the light emitting diode, that is, electrons and holes, is only intended to move in the shortest distance, the electrons and holes are not diffused well and are not evenly supplied to the active layer, the P-GaN layer, and the N-GaN layer. There is no problem. In other words, the electrons and holes supplied to each electrode are concentrated only on the shortest paths of the active layer, the P-GaN layer, and the N-GaN layer, so that the electrons and holes are not diffused well except the shortest path. In this case, since the area where electrons and holes are activated, that is, the area where light is generated, also becomes small, the luminous efficiency of the light emitting diode is reduced.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 발광 다이오드의 발광층 면적이 증가되도록 하면서도 그 발광층으로 구동 전류가 고르게 공급되도록 함으로써 발광 효율을 더욱 향상시킬 수 있도록 한 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛을 제공하는데 그 목적이 있다. The present invention is to solve the above problems, the light emitting diode and the light emitting device and the back using the light emitting diode using the same to increase the area of the light emitting layer of the light emitting diode while the driving current is evenly supplied to the light emitting layer The purpose is to provide a light unit.

상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 발광 다이오드는 리드 프레임의 다이오드 형성 영역에 형성된 버퍼 GaN층; 상기 버퍼 GaN층의 전면에 형성되며 그 외곽부 일부면이 메사 식각된 N-GaN층; 상기 N-GaN층의 식각되지 않은 전면에 형성된 활성층; 상기 활성층의 전면에 그 일부면이 식각되어 형성된 P-GaN층; 상기 P-GaN층의 전면에 형성된 투명 전도성 산화물층; 상기 식각되지 않은 N-GaN층과 상기 리드 프레임이나 상기 버퍼 GaN층의 측면 그리고 그 배면 방향의 일부면 또는 전체면을 감싸도록 형성된 제 1 활성화 합금층; 상기 N-GaN층의 식각된 면에 형성되며 상기 제 1 활성화 합금층과는 전기적으로 접속된 제 1 전극; 및 상기 투명 전도성 산화물의 일부면에 형성된 제 2 전극을 구비한 것을 특징으로 한다. A light emitting diode according to an embodiment of the present invention for achieving the above object includes a buffer GaN layer formed in the diode formation region of the lead frame; An N-GaN layer formed on the front surface of the buffer GaN layer and having a mesa-etched portion of its outer surface; An active layer formed on an unetched front surface of the N-GaN layer; A P-GaN layer formed by etching a part of the surface on the front surface of the active layer; A transparent conductive oxide layer formed on the entire surface of the P-GaN layer; A first activation alloy layer formed to surround the unetched N-GaN layer, the side surfaces of the lead frame or the buffer GaN layer, and a partial surface or an entire surface in a rear direction thereof; A first electrode formed on the etched surface of the N-GaN layer and electrically connected to the first activation alloy layer; And a second electrode formed on a portion of the transparent conductive oxide.

상기의 발광 다이오드는 상기 제 2 전극의 주변부 일부면과 상기 투명 전도성 산화물의 전면에 형성된 절연막 및 상기 제 1 활성화 합금층의 외주면을 따라 형성된 제 2 활성화 합금층을 더 구비한 것을 특징으로 한다. The light emitting diode may further include an insulating film formed on a portion of the peripheral portion of the second electrode, the front surface of the transparent conductive oxide, and a second activated alloy layer formed along an outer circumferential surface of the first activated alloy layer.

상기 제 1 활성화 합금층은 상기 식각되지 않은 N-GaN층과 상기 버퍼 GaN층의 측면과 상기 버퍼 GaN층의 배면을 감싸도록 형성되어, 상기 제 1 전극을 통해 공급되는 전류를 상기 N-GaN층으로 공급하는 것을 특징으로 한다. The first activation alloy layer is formed to surround the side of the non-etched N-GaN layer, the buffer GaN layer and the back surface of the buffer GaN layer, the current supplied through the first electrode to the N-GaN layer It is characterized in that the supply.

상기 제 1 활성화 합금층은 상기 식각되지 않은 N-GaN층과 상기 버퍼 GaN층 그리고 상기 버퍼 GaN층이 형성된 리드 프레임의 측면과 상기 리드 프레임의 배면을 전체적으로 또는 일부면을 감싸도록 형성되어, 상기 제 1 전극을 통해 공급되는 전류를 상기 N-GaN층으로 공급하는 것을 특징으로 한다. The first activation alloy layer is formed to surround the entire surface or a part of a side of the lead frame on which the non-etched N-GaN layer, the buffer GaN layer, and the buffer GaN layer are formed, and the entire surface of the lead frame. The current supplied through one electrode is characterized in that for supplying to the N-GaN layer.

상기 제 2 활성화 합금층은 상기 제 1 활성화 합금층의 형상에 대응되도록 상기 제 1 활성화 합금층의 외주면을 따라 형성되어, 상기 제 1 활성화 합금층과 같이 상기 제 1 전극을 통해 공급되는 전류가 상기 N-GaN층으로 공급되도록 한 것을 특징으로 한다. The second activation alloy layer is formed along the outer circumferential surface of the first activation alloy layer so as to correspond to the shape of the first activation alloy layer, so that the current supplied through the first electrode like the first activation alloy layer is It is characterized in that the supply to the N-GaN layer.

상기 제 2 활성화 합금층은 미리 설정된 패턴 형태로 형성되며, 그 패턴 형상은 스트라이프형, 격자형, 방사형, 거미줄형 또는 벌집형 중 선택된 어느 하나의 형상으로 형성된 것을 특징으로 한다. The second activation alloy layer is formed in a predetermined pattern shape, the pattern shape is characterized in that formed in any one selected from stripe, lattice, radial, spider web or honeycomb.

상기 제 1 전극은 상기 메사 식각된 N-GaN층의 식각된 전면에 형성되며 상기 제 1 또는 제 2 활성화 합금층 중 적어도 하나와 전기적으로 접촉된 것을 특징으로 한다. The first electrode is formed on an etched front surface of the mesa etched N-GaN layer and is in electrical contact with at least one of the first or second activation alloy layer.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 발광 다이오드를 이용한 발광 소자는 광을 발생하는 적어도 하나의 발광 다이오드; 상기 적어도 하나의 발광 다이오드가 안착되도록 패키지 프레임에 형성된 리드 프레임; 및 상기 적어도 하나의 발광 다이오드를 커버하도록 상기 패키지 프레임의 홈에 충진되는 형광 몰딩부를 구비하며, 상기 적어도 하나의 발광 다이오드는 상기에서 상술한 다양한 특징들 중 적어도 어느 하나의 특징을 갖는 발광 다이오드인 것을 특징으로 한다. In addition, a light emitting device using a light emitting diode according to an embodiment of the present invention for achieving the above object includes at least one light emitting diode for generating light; A lead frame formed in a package frame to seat the at least one light emitting diode; And a fluorescent molding part filled in the groove of the package frame to cover the at least one light emitting diode, wherein the at least one light emitting diode is a light emitting diode having at least one of the above-mentioned various features. It features.

또한, 또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 발광 다이오드를 이용한 백 라이트 유닛은 광을 발생시키는 복수의 발광 소자; 상기 복수의 발광 소자를 수납하는 바텀커버; 상기 복수의 발광 소자에 대향되도록 바텀커버의 전면에 배치된 확산판; 및 상기 확산판으로부터의 광을 확산시켜 출광시키는 복수의 광학 시트들을 구비하며, 상기 복수의 발광 소자는 다양한 특징들 중 적어도 어느 하나의 특징을 갖는 발광 소자인 것을 특징으로 한다. In addition, a backlight unit using a light emitting diode according to an embodiment of the present invention for achieving the above object includes a plurality of light emitting elements for generating light; A bottom cover to accommodate the plurality of light emitting elements; A diffusion plate disposed on a front surface of the bottom cover to face the plurality of light emitting devices; And a plurality of optical sheets for diffusing the light from the diffuser plate and outputting the light, wherein the plurality of light emitting devices are light emitting devices having at least one of various features.

상기와 같은 특징을 갖는 본 발명의 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛은 발광 다이오드의 발광층 면적이 증가되도록 하면서도 그 발광층으로 구동 전류가 고르게 공급되도록 함으로써 발광 효율을 향상시킬 수 있다. 이렇게 구동 전류가 고르게 공급되도록 하는 경우 그 내부 저항을 감소시켜 발열량도 줄이고 그 동작 전압의 감소 또한 기대할 수 있다. The light emitting diode of the present invention having the above characteristics and the light emitting device and the back light unit using the same may improve the light emitting efficiency by increasing the area of the light emitting layer of the light emitting diode and evenly supplying the driving current to the light emitting layer. When the driving current is supplied evenly, the internal resistance can be reduced to reduce the amount of heat generated and to reduce the operating voltage.

또한, 발광 다이오드의 측면 일부 및 하부면 일부를 감싸도록 형성된 활성화 합금층에 의해 발광층으로부터의 광이 반사되도록 함으로써 그 반사 광량 또한 증가시켜 발광 다이오드의 발광 효율을 더욱 향상시킬 수 있다. In addition, by reflecting the light from the light emitting layer by the activation alloy layer formed to surround a part of the side surface and the lower surface of the light emitting diode, the amount of reflected light can also be increased to further improve the light emitting efficiency of the light emitting diode.

도 1은 본 발명의 실시 예에 따른 발광 소자를 나타낸 구성 단면도.
도 2는 도 1에 도시된 발광 소자의 평면도.
도 3은 도 1에 도시된 발광 다이오드를 구체적으로 나타낸 구성 단면도.
도 4는 본 발명의 발광 소자가 적용된 백 라이트 유닛과 액정 표시장치를 개략적으로 나타낸 분해 단면도.
1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention.
FIG. 2 is a plan view of the light emitting device shown in FIG. 1. FIG.
3 is a cross-sectional view illustrating in detail the light emitting diode of FIG. 1.
4 is an exploded cross-sectional view schematically illustrating a backlight unit and a liquid crystal display device to which a light emitting device of the present invention is applied;

이하, 상기와 같은 특징 및 효과를 갖는 본 발명의 실시 예에 따른 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다. Hereinafter, a light emitting diode according to an embodiment of the present invention having the above-described features and effects, and a light emitting device using the same, and a back light unit will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 발광 소자를 나타낸 구성 단면도이며, 도 2는 도 1에 도시된 발광 소자의 평면도이다. 1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention, Figure 2 is a plan view of the light emitting device shown in FIG.

도 1 및 도 2에 도시된 발광 소자는 광을 발생하는 적어도 하나의 발광 다이오드(16); 상기 적어도 하나의 발광 다이오드(16)가 안착 되도록 패키지 프레임(12)에 구성된 리드 프레임(14); 및 상기 적어도 하나의 발광 다이오드(16)를 커버하도록 패키지 프레임(12)의 홈에 충진되는 형광 몰딩부(18)를 구비한다. 1 and 2 include at least one light emitting diode 16 for generating light; A lead frame (14) configured in a package frame (12) to seat the at least one light emitting diode (16); And a fluorescent molding part 18 filled in the groove of the package frame 12 to cover the at least one light emitting diode 16.

패키지 프레임(12)은 플라스틱 등의 수지 계열로 형성될 수 있으며, 발광 다이오드(16)의 방열을 위해 히트 금속 등으로 이루어질 수도 있다. 패키지 프레임(12)이 플라스틱 등의 수지 계열이나 실리콘 기판 또는 유리기판으로 이루어진 경우에는 히트 금속 등의 리드 프레임(14)이 발광 다이오드(16)에 접속되도록 구성된다. 패키지 프레임(12)에는 상기의 형광 몰딩부(18)가 충진될 수 있도록 홈이 형성되는데, 이 홈에는 상기의 발광 다이오드(16)가 안착된 후 형광 몰딩부(18)가 충진된다. 도 1의 경우는 패키지 프레임(12)이 별도의 인쇄 회로기판(13) 등에 안착된 형태를 나타내며, 이 경우 외부로 돌출된 리드 프레임(14)이 인쇄 회로기판(13)에 접촉될 수 있다. The package frame 12 may be formed of a resin series such as plastic, or may be made of a heat metal or the like for heat dissipation of the light emitting diode 16. When the package frame 12 is made of a resin series such as plastic, a silicon substrate or a glass substrate, the lead frame 14 such as a heat metal is connected to the light emitting diode 16. A groove is formed in the package frame 12 so that the fluorescent molding part 18 may be filled. The groove is filled with the fluorescent molding part 18 after the light emitting diode 16 is seated. In the case of FIG. 1, the package frame 12 is mounted on a separate printed circuit board 13 or the like. In this case, the lead frame 14 protruding to the outside may contact the printed circuit board 13.

리드 프레임(14)은 상기의 발광 다이오드(16)가 안착되도록 패키지 프레임(12)의 홈부 바닥면과 외부면을 관통하도록 패키지 프레임(12)의 내부 및 외부에 형성되는데, 이때 리드 프레임(14)은 두 개로 분리되어 제 1 및 제 2 리드 프레임으로 구분되기도 한다. 여기서, 제 1 리드 프레임은 패키지 프레임(12)의 홈부 바닥면 일부와 패키지 프레임(12)의 일측 외부면을 관통하도록 구성되며, 제 2 리드 프레임은 패키지 프레임(12)의 홈부 바닥면 일측과 패키지 프레임(12)의 타측 외부면을 관통하도록 구성된다. 이러한 제 1 및 제 2 리드 프레임 각각에는 제 1 리드 전극(15)과 제 2 리드 전극(17)이 연결되어 외부로부터 공급되는 서로 다른 극성의 구동전압이 각각의 리드 전극(15,17)을 통해 발광 칩(16)으로 공급되도록 한다. The lead frame 14 is formed inside and outside the package frame 12 to penetrate the bottom surface and the outer surface of the groove portion of the package frame 12 so that the light emitting diode 16 is seated. May be divided into two and divided into first and second lead frames. Here, the first lead frame is configured to penetrate a portion of the bottom surface of the groove portion of the package frame 12 and one outer surface of the package frame 12, and the second lead frame is formed on one side of the groove bottom surface of the package frame 12 and the package. It is configured to penetrate the other outer surface of the frame (12). Each of the first and second lead frames may be connected with a first lead electrode 15 and a second lead electrode 17, and driving voltages having different polarities may be supplied from the outside through the lead electrodes 15 and 17. It is supplied to the light emitting chip 16.

형광 몰딩부(18)는 패키지 프레임(12)의 홈에 노출된 리드 프레임(14)과 그 리드 프레임(14)에 안착된 발광 다이오드(16) 및 각각의 리드 전극(15,17)을 모두 커버하도록 패키지 프레임(18)의 홈에 충진됨으로써 형성된다. 여기서, 형광 몰딩부(18)는 투명 또는 불투명의 합성수지에 서로 다른 색을 가지는 복수의 형광체가 소정의 비율로 혼합되어 투명 또는 불투명한 몰드물질로 형성된다. The fluorescent molding 18 covers all of the lead frame 14 exposed to the groove of the package frame 12, the light emitting diode 16 seated on the lead frame 14, and each of the lead electrodes 15 and 17. It is formed by filling the groove of the package frame 18 so as to. Here, the fluorescent molding unit 18 is formed of a transparent or opaque mold material by mixing a plurality of phosphors having different colors with a transparent or opaque synthetic resin at a predetermined ratio.

발광 다이오드(16)는 자발분극 현상을 감소시켜 광 발생 경로가 일정할 수 있도록 한 4원계 질화 화합물 소자 등으로 이루어질 수 있다. 이러한 발광 다이오드(16)에 대해서는 첨부된 도 3을 참조하여 좀 더 구체적으로 설명하기로 한다. The light emitting diode 16 may be formed of a quaternary nitride compound device or the like which reduces the spontaneous polarization to allow a constant light generation path. Such a light emitting diode 16 will be described in more detail with reference to FIG. 3.

도 3은 도 1에 도시된 발광 다이오드를 구체적으로 나타낸 구성 단면도이다. 3 is a cross-sectional view illustrating in detail the light emitting diode of FIG. 1.

도 3에 도시된 발광 다이오드(16)는 리드 프레임(14)의 다이오드 형성 영역에 형성된 버퍼 GaN층(31); 버퍼 GaN층(31)의 전면에 형성되며 그 외곽부 일부면이 식각된 N-GaN층(32); N-GaN층(32)의 식각되지 않은 전면에 형성된 활성층(35); 활성층(35)의 전면에 형성된 P-GaN층(36); P-GaN층(36)의 전면에 형성된 투명 전도성 산화물(Transparent Conducting Oxide)층(37); 상기 식각되지 않은 N-GaN층(32)과 상기 리드 프레임(14)이나 버퍼 GaN층(31)의 측면과 그 배면 방향의 일부면 또는 전체면을 감싸도록 형성된 제 1 활성화 합금층(28); N-GaN층(34)의 식각된 일부면에 형성되며 상기 제 1 활성화 합금층(28)과는 전기적으로 접속된 제 1 전극(42); 및 투명 전도성 산화물(37)의 일부면에 형성된 제 2 전극(44)을 구비한다. The light emitting diode 16 shown in FIG. 3 includes a buffer GaN layer 31 formed in the diode formation region of the lead frame 14; An N-GaN layer 32 formed on the front surface of the buffer GaN layer 31 and etched on a portion of its outer surface; An active layer 35 formed on the unetched front surface of the N-GaN layer 32; A P-GaN layer 36 formed on the entire surface of the active layer 35; A transparent conducting oxide layer 37 formed on the entire surface of the P-GaN layer 36; A first activation alloy layer 28 formed to cover the side surfaces of the non-etched N-GaN layer 32 and the lead frame 14 or the buffer GaN layer 31 and a partial surface or an entire surface in the rear direction thereof; A first electrode 42 formed on the etched partial surface of the N-GaN layer 34 and electrically connected to the first activation alloy layer 28; And a second electrode 44 formed on a portion of the transparent conductive oxide 37.

이와 아울러, 제 2 전극(44)의 주변부 일부면과 상기 투명 전도성 산화물(37)의 전면에는 절연막(44)이 더 형성될 수 있으며, 상기 제 1 활성화 합금층(38)의 외주면에는 제 2 활성화 합금층(39)이 더 형성되어 발광 다이오드의 구동 전류 공급 효율을 향상시킬 수도 있다. In addition, an insulating film 44 may be further formed on a portion of the peripheral portion of the second electrode 44 and the front surface of the transparent conductive oxide 37, and a second activation may be performed on the outer circumferential surface of the first activation alloy layer 38. The alloy layer 39 may be further formed to improve driving current supply efficiency of the light emitting diode.

도핑되지 않은 버퍼 GaN층(31)이 형성되는 프레임 예를 들어, 리드 프레임(14)의 경우는 발광 다이오드(16)를 이루는 구성 물질 예를 들어, GaN계 결정들을 성장시킬 수 있는 지지부 역할을 한다. 이를 위해 리드 프레임(14)은 사파이어(Sapphire) 프레임이나 산화아연(ZnO) 프레임, 알루미늄 옥사이드 프레임, 실리콘(Si) 프레임이 될 수 있으며, 한편으로는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판이 사용될 수도 있다. The frame in which the undoped buffer GaN layer 31 is formed, for example, the lead frame 14, serves as a support for growing the constituent materials constituting the light emitting diode 16, for example, GaN-based crystals. . To this end, the lead frame 14 may be a sapphire (Sapphire) frame, zinc oxide (ZnO) frame, aluminum oxide frame, silicon (Si) frame, at least one of GaN, InGaN, AlGaN, AlInGaN Stacked template substrates may be used.

상기 N-GaN층(32), 활성층(35), P-GaN층(36)의 형성방법으로는 얇은 GaN계 화합물을 증착할 수 있는 것이면 제한 없이 사용될 수 있으나, 유기금속 화학증착법(MOCVD)이 적당하다. As the method of forming the N-GaN layer 32, the active layer 35, and the P-GaN layer 36, any one can be used without limitation as long as it is capable of depositing a thin GaN-based compound, but an organic metal chemical vapor deposition (MOCVD) method is used. It is suitable.

N-GaN층(32)의 형성과정에서는 적절한 도펀트로 도핑을 하게된다. 여기서, N 도핑을 위한 도펀트로는 실리콘, 게르마늄, 셀레늄, 텔루륨, 탄소 등을 사용할 수 있다. 실리콘을 사용할 경우 도핑 농도는 1017/cm3 정도가 일반적이다. N-GaN층(32)은 도핑농도를 다르게 하여 N+ 및 N- 의 이층 구조로 형성할 수도 있다. In the process of forming the N-GaN layer 32, doping is performed with an appropriate dopant. Here, silicon, germanium, selenium, tellurium, carbon, or the like may be used as the dopant for N doping. When silicon is used, the doping concentration is generally about 1017 / cm3. N-GaN layer 32 may be formed in a two-layer structure of N + and N-by varying the doping concentration.

리드 프레임(14) 상에 도핑되지 않은 버퍼 GaN층(31)을 먼저 형성한 다음, 그 위에 N-GaN층(32)을 형성하는 경우, 격자 주기가 급격히 변함으로 인해 결함이 발생되어 박막특성이 저하되는 것을 방지할 수 있게 된다. When the undoped buffer GaN layer 31 is first formed on the lead frame 14, and then the N-GaN layer 32 is formed thereon, defects are generated due to the rapid change in the lattice period, resulting in thin film characteristics. It becomes possible to prevent a fall.

활성층(35)은 N-GaN층(32) 상에 형성되어 발광 다이오드(16)에 있어서 광을 발생시키는 부분이다. 이러한 활성층(35)은 AlXGaYIn1-X-YN(0≤x<1, 0<y<1)의 일반식으로 나타낼 수 있으며, 질화 알루미늄, 질화갈륨 및 질화인듐과 같은 2원계와 질화갈륨-인듐 및 질화갈륨-알루미늄과 같은 3원계를 포함한다. Ⅲ족원소는 붕소, 탈륨 등으로 일부 치환될 수 있으며, 질소는 인, 비소, 안티몬 등으로 일부 치환될 수 있다. The active layer 35 is formed on the N-GaN layer 32 to generate light in the light emitting diode 16. The active layer 35 may be represented by the general formula of Al x Ga Y In 1-X-YN (0 ≦ x <1, 0 <y <1), and a binary system such as aluminum nitride, gallium nitride and indium nitride, and gallium nitride-indium and Ternary systems such as gallium nitride-aluminum. Group III elements may be partially substituted with boron, thallium, and the like, and nitrogen may be partially substituted with phosphorus, arsenic, antimony, and the like.

활성층(35)은 성분 조성을 변화시킴으로써 방출하는 빛의 파장을 조절할 수 있다. 예컨대, 청색 광을 방출하기 위해서는 약 22% 정도의 인듐이 포함된다. 그리고 녹색 광을 방출하기 위해서는 약 40% 정도의 인듐이 포함된다. The active layer 35 can adjust the wavelength of light emitted by changing the component composition. For example, about 22% of indium is included to emit blue light. And about 40% of indium is included to emit green light.

P-GaN층(36)은 N-GaN층(32)과 동일한 공정을 통해 형성될 수 있으며, P-GaN층(36)의 도펀트로는 마그네슘, 아연, 베릴륨, 칼슘, 스트론튬, 바륨 등이 사용될 수 있다. 이때, P-GaN층(36)도 N-GaN층(32)과 같이, P+ 및 P-의 이층구조로 형성하는 것이 가능하다. 리드 프레임(16) 상에 N-GaN층(32), 활성층(35), P-GaN층(36)을 순서대로 적층한 다음에는 P-GaN층(36)을 활성화할 필요가 있다. P-GaN층(36)의 활성화 방법은 P-GaN층(36)의 도펀트인 마그네슘 등이 수소와 결합하여 결함으로 작용하는 것을 방지하기 위하여 마그네슘과 수소의 결합을 끊는 것이다. 보다 상세하게는 600℃에서 약 20분 정도 열처리하며, 후술할 투명 전도성 산화물층(37)을 형성한 다음에 열처리할 수도 있다. The P-GaN layer 36 may be formed through the same process as the N-GaN layer 32. As the dopant of the P-GaN layer 36, magnesium, zinc, beryllium, calcium, strontium, barium, or the like may be used. Can be. At this time, the P-GaN layer 36 can also be formed in a two-layer structure of P + and P- like the N-GaN layer 32. After the N-GaN layer 32, the active layer 35, and the P-GaN layer 36 are stacked in this order on the lead frame 16, the P-GaN layer 36 needs to be activated. The activation method of the P-GaN layer 36 is to disassociate magnesium and hydrogen in order to prevent magnesium, which is a dopant of the P-GaN layer 36, from bonding with hydrogen and acting as a defect. More specifically, the heat treatment may be performed at 600 ° C. for about 20 minutes, and then heat treatment may be performed after forming the transparent conductive oxide layer 37 to be described later.

투명 전도성 산화물층(37)은 발광 다이오드(16)에서 외부로 방출되는 광이 전반사되어, 발광 다이오드(16) 내부에서 흡수, 감쇄되는 것을 감소시키기 위한 것이다. 활성층(35)에서 발생한 광은 제 1 및 제 2 전극(42,44)과 리드 프레임(14) 등을 통하여 그 전면으로 방출되는데, 이때 제 1 및 제 2 전극(42,44)과 리드 프레임(14)의 굴절률의 차이로 인하여, 임계각보다 큰 각도로 입사된 빛은 전반사되어 발광 소자의 측면 방향으로 빠져나가거나 내부에서 흡수 또는 감쇄되어 발광효율 저하의 중요한 원인이 된다. 전반사가 일어나는 임계각은 계면을 이루는 양 매질의 굴절률이 클수록 작아진다. GaN층의 굴절률을 약 2.4 정도이고, 공기의 굴절률은 1에 가깝다. 투명 전도성 산화물층(37)의 굴절률은 약 1.7 정도이므로, 발광 다이오드(16)의 외부 환경(공기 등)과의 굴절률 차이를 감소시킬 수 있다. The transparent conductive oxide layer 37 is to reduce the total reflection of the light emitted from the light emitting diode 16 to the absorption and attenuation inside the light emitting diode 16. Light generated in the active layer 35 is emitted to the front surface through the first and second electrodes 42 and 44, the lead frame 14, and the like, wherein the first and second electrodes 42 and 44 and the lead frame ( Due to the difference in refractive index of 14), the light incident at an angle greater than the critical angle is totally reflected and exits in the lateral direction of the light emitting device, or is absorbed or attenuated in the light emitting device, which is an important cause of lowering the luminous efficiency. The critical angle at which total reflection occurs is smaller as the refractive index of both media forming the interface increases. The refractive index of the GaN layer is about 2.4, and the air refractive index is close to one. Since the refractive index of the transparent conductive oxide layer 37 is about 1.7, the difference in refractive index with respect to the external environment (air or the like) of the light emitting diode 16 can be reduced.

투명 전도성 산화물층(37)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide) 또는 ZCO(Zinc Carbon Oxide) 등의 재질로 이루어질 수 있으며, 상기 투명 전도성 산화물층은 광투과도가 90% 이상이므로 광추출 효율을 증가시킬 수 있다. 한편, 도면으로 도시하지 않았지만, 투명 전도성 산화물층(16)은 스트라이프(stripe), 스크랫치(Scratch), 직사각형, 돔, 원기둥 등의 형상을 갖는 요철부를 구비함으로써, 전반사를 더욱 감소시킬 수 있다. 또한, 요철부는 광결정 구조로 형성될 수 있다. 광 결정이란 광밴드 갭(Photonic Band Gap), 광의 국소화, 광의 비선형성, 그리고 강한 분산특성을 보이는 광구조물을 말하며, 특히 빛의 파장과 비슷한 길이의 격자 주기를 갖는 형상, 패턴 등을 의미한다. 이러한 광 결정을 활용하면 빛의 전파를 제어할 수 있을 뿐만 아니라 자발방출의 제어도 가능하여 광소자의 성능향상과 소형화에 크게 기여할 수 있다. The transparent conductive oxide layer 37 may be made of a material such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), or zinc carbon oxide (ZCO), and the transparent conductive oxide layer may have a light transmittance. Since is more than 90% can increase the light extraction efficiency. On the other hand, although not shown in the drawings, the transparent conductive oxide layer 16 can further reduce the total reflection by having an uneven portion having a shape of a stripe, scratch, rectangle, dome, cylinder, and the like. In addition, the uneven portion may be formed of a photonic crystal structure. Photonic crystals refer to optical structures that exhibit photonic band gaps, localization of light, nonlinearity of light, and strong dispersion characteristics. In particular, photonic crystals refer to shapes and patterns having a lattice period of a length similar to that of light. By utilizing such a photonic crystal, not only the light propagation can be controlled, but also the spontaneous emission can be controlled, which can greatly contribute to the improvement and miniaturization of the optical device.

상술한 바와 같이, 리드 프레임(14) 상에 버퍼 GaN층(31), N-GaN층(32), 활성층(35), P-GaN층(36) 및 투명 전도성 산화물층(37)이 순차적으로 형성되면, 이 후에는 투명 전도성 산화물층(37)과 P-GaN층(36) 및 활성층(35)을 포함한 N-GaN층(32)의 일부까지 그 외곽을 메사(Mesa) 식각 한다. 즉, 도 3과 같이, 투명 전도성 산화물층(37)과 P-GaN층(36) 및 활성층(35)을 포함한 N-GaN층(32)의 중간 부분까지 그 둘레면과 상부면이 메사(Mesa) 형태가 되도록 식각한다. As described above, the buffer GaN layer 31, the N-GaN layer 32, the active layer 35, the P-GaN layer 36, and the transparent conductive oxide layer 37 are sequentially formed on the lead frame 14. Once formed, the outside of the N-GaN layer 32 including the transparent conductive oxide layer 37, the P-GaN layer 36, and the active layer 35 is mesa-etched. That is, as shown in FIG. 3, the circumferential surface and the top surface of the N-GaN layer 32 including the transparent conductive oxide layer 37, the P-GaN layer 36, and the active layer 35 are the mesas. Etch to form.

제 1 활성화 합금층(38)은 식각되지 않은 N-GaN층(32)과 버퍼 GaN층(31)의 측면과 버퍼 GaN층(31)의 배면을 감싸도록 형성되어, 제 1 전극(42)을 통해 공급되는 전류가 고르게 N-GaN(32)으로 공급되도록 한다. 이는 제 1 전극(42)으로 공급되는 전류가 제 1 전극(42) 측과 인접한 최단거리 경로를 통해서 제 2 전극(44)으로 흐르게 되는 특성을 완화시키기 위한 것으로, 제 1 전극(42)으로 공급되는 전류가 N-GaN층(32)의 전체적인 면으로 고르게 분산되도록 한다. The first activation alloy layer 38 is formed so as to surround the side surfaces of the non-etched N-GaN layer 32 and the buffer GaN layer 31 and the back surface of the buffer GaN layer 31 to cover the first electrode 42. The current supplied through is evenly supplied to the N-GaN 32. This is to alleviate the characteristic that the current supplied to the first electrode 42 flows to the second electrode 44 through the shortest path adjacent to the first electrode 42 side, and is supplied to the first electrode 42. The current to be distributed is evenly distributed over the entire surface of the N-GaN layer 32.

이러한 제 1 활성화 합금층(38)은 식각되지 않은 N-GaN층(32)과 버퍼 GaN층(31) 그리고 버퍼층이 형성된 리드 프레임(14)의 측면과 리드 프레임(14)의 배면을 전체적으로 또는 일부면을 감싸도록 형성되어 제 1 전극(42)을 통해 공급되는 전류가 고르게 N-GaN층(32)의 측면으로 공급되도록 한다. 이러한 제 1 활성화 합금층(33)은 전기 전도도가 높은 금, 알루미늄, 니켈, 티타늄, 백금, 은 또는 이들과 GaN의 합금으로 이루어질 수 있다. 그리고, 제 1 활성화 합금층(38)의 경우는 이온 주입(Ion-implantation), 스퍼터링 또는 유기금속 화학증착법(MOCVD) 등을 통해 형성될 수 있다. The first activation alloy layer 38 may include, in whole or in part, a side of the lead frame 14 on which the non-etched N-GaN layer 32, the buffer GaN layer 31, and the buffer layer are formed. It is formed to surround the surface so that the current supplied through the first electrode 42 is evenly supplied to the side of the N-GaN layer 32. The first activation alloy layer 33 may be made of gold, aluminum, nickel, titanium, platinum, silver, or an alloy of GaN with high electrical conductivity. In addition, the first activation alloy layer 38 may be formed through ion implantation, sputtering, or organometallic chemical vapor deposition (MOCVD).

한편으로, 상기의 제 1 활성화 합금층(38)이 형성되면, N-GaN층(32)이 손상될 수도 있으므로 제 1 활성화 합금층(38) 형성 이 후에는 RTH 방법(Rapid Thermal Annealing Method)을 수행하여 손상된 상기의 N-GaN층(32)을 회복시키는 것이 바람직하다. On the other hand, when the first activation alloy layer 38 is formed, the N-GaN layer 32 may be damaged, so the RTH method (Rapid Thermal Annealing Method) may be used after the formation of the first activation alloy layer 38. It is preferable to recover the damaged N-GaN layer 32 by performing.

제 2 활성화 합금층(39)은 제 1 활성화 합금층(38)의 형상에 대응되도록 제 1 활성화 합금층(38)의 외주면을 따라 형성되어, 제 1 활성화 합금층(38)과 마찬가지로 제 1 전극(44)을 통해 공급되는 전류가 고르게 N-GaN(32)으로 공급되도록 한다. 이는 제 1 및 제 2 전극(42,44)으로 각각 공급되는 전류가 최단거리 경로를 통해서만 흐르게 되는 특성을 완화시키기 위한 것으로, 제 1 및 제 2 전극(42,44)으로 각각 공급되는 전류가 N-GaN(32)과 P-GaN(36)으로 고르게 분산되도록 한다. 이러한 제 2 활성화 합금층(39)은 제 1 활성화 합금층(38)과 마찬가지로, 전기 전도도가 높은 금, 알루미늄, 니켈, 티타늄, 백금, 은 또는 이들과 GaN의 합금으로 이루어질 수 있다. 그리고, 제 2 활성화 합금층(39)의 경우는 이온 주입(Ion-implantation), 스퍼터링 또는 유기금속 화학증착법(MOCVD) 등을 통해 투명 전도성 산화물층(37)의 전면에 형성된다. The second activation alloy layer 39 is formed along the outer circumferential surface of the first activation alloy layer 38 so as to correspond to the shape of the first activation alloy layer 38, and like the first activation alloy layer 38, the first electrode The current supplied through 44 is evenly supplied to the N-GaN 32. This is to alleviate the characteristic that the current supplied to the first and second electrodes 42 and 44 flows only through the shortest path, and the current supplied to the first and second electrodes 42 and 44 is N, respectively. -Evenly distributed to GaN (32) and P-GaN (36). Like the first activation alloy layer 38, the second activation alloy layer 39 may be made of gold, aluminum, nickel, titanium, platinum, silver, or an alloy of GaN with high electrical conductivity. The second activated alloy layer 39 is formed on the entire surface of the transparent conductive oxide layer 37 through ion implantation, sputtering, or organometallic chemical vapor deposition (MOCVD).

제 2 활성화 합금층(39)의 경우는 전기 전도도가 높으나, 투광성이 좋지 않기 때문에 다양하게 엮인 패턴 형태로 형성될 수도 있다. 이 경우에는 패턴 폭이 가늘수록, 두께가 얇을수록 좋다. 바람직하게는 제 2 활성화 합금층(39)의 패턴 폭은 10 내지 10000Å이며, 그 두께는 10 내지 50000Å이 될 수 있다. 제 2 활성화 합금층(39)이 패턴 형태로 형성되는 경우 그 형상은 스트라이프형, 격자형, 방사형, 거미줄형 또는 벌집형 중 선택된 어느 하나의 형상으로 형성될 수 있다. In the case of the second activation alloy layer 39, the electrical conductivity is high, but because the light transmittance is not good, it may be formed in the form of various woven patterns. In this case, the thinner the pattern width, the thinner the thickness is. Preferably, the pattern width of the second activation alloy layer 39 is 10 to 10000 kPa, and the thickness thereof may be 10 to 50000 kPa. When the second activation alloy layer 39 is formed in a pattern form, the shape may be formed in any one of a stripe shape, a lattice shape, a radial shape, a spider web shape, or a honeycomb shape.

제 1 전극(42)은 메사 식각된 N-GaN층(32)의 식각된 전면에 형성되며 상기 제 1 또는 제 2 활성화 합금층(38,39) 중 적어도 하나와 전기적으로 접촉된다. 이에 따라, 제 1 전극(42)을 통해 공급되는 구동 전류는 제 1 또는 제 2 활성화 합금층(38,39) 중 적어도 하나를 통해 N-GaN층(32)과 P-GaN층(36)으로 고르게 분산 공급된다. The first electrode 42 is formed on the etched front surface of the mesa etched N-GaN layer 32 and is in electrical contact with at least one of the first or second activation alloy layers 38, 39. Accordingly, the driving current supplied through the first electrode 42 is transferred to the N-GaN layer 32 and the P-GaN layer 36 through at least one of the first and second activation alloy layers 38 and 39. Evenly distributed feed.

제 2 전극(44)은 메사 형태의 식각되지 않은 가장 상부의 P-GaN층(44) 또는 투명 전도성 산화물층(37)의 일부면에 형성된다. The second electrode 44 is formed on some surfaces of the mesa-shaped non-etched top P-GaN layer 44 or the transparent conductive oxide layer 37.

절연막(44)은 제 2 전극(44)의 주변부 일부와 상기 투명 전도성 산화물(37)의 전면 그리고, P-GaN층(36)과 발광층(36) 및 N-GaN층(32)의 식각된 측면을 모두 덮도록 형성되어 발광 다이오드(16)를 덮는 형광 물질(18)로부터 발광 다이오드(16)를 보호한다. 이러한 절연막(44)은 제 1 및 제 2 활성화 합금층(38,39)과 제 1 및 제 2 전극(42,44)이 형성 전에 먼저 형성될 수도 있고, 제 1 및 제 2 활성화 합금층(38,39)과 제 1 및 제 2 전극(42,44)이 형성된 이 후에 형성될 수도 있다. The insulating film 44 is a part of the periphery of the second electrode 44, the front surface of the transparent conductive oxide 37, and the etched side surfaces of the P-GaN layer 36, the light emitting layer 36, and the N-GaN layer 32. The light emitting diode 16 is protected from the fluorescent material 18 that is formed to cover all of the light emitting diodes 16. The insulating film 44 may be formed first before the first and second activation alloy layers 38 and 39 and the first and second electrodes 42 and 44 are formed, and the first and second activation alloy layers 38 may be formed. 39 may be formed after the first and second electrodes 42 and 44 are formed.

본 발명에 따른 제 1 활성화 합금층(38)이나 제 2 활성화 합금층(39)은 제 1 및 제 2 전극(42,44)만으로 발광 다이오드(16)에 전류가 공급되는 경우에 비해, 고르게 전류가 주입되게 함으로써, 결과적으로 발광 효율을 증가시킬 수 있다. 뿐만 아니라, 전류가 고르게 공급되도록 함으로써 접촉 저항을 감소시킬 수 있으며, 접촉면에서 발생하는 발열량 또한 감소시킬 수 있다. 또한, 발광 다이오드(16)의 측면 일부 및 하부면 일부를 감싸도록 형성된 제 1 및 제 2 활성화 합금층(38,39)에 의해 발광층(35)으로부터의 광이 반사되도록 함으로써 그 반사 광량 또한 증가시켜 발광 다이오드(16)의 발광 효율을 더욱 향상시킬 수 있다. The first activation alloy layer 38 or the second activation alloy layer 39 according to the present invention has a uniform current compared to the case where the current is supplied to the light emitting diode 16 only by the first and second electrodes 42 and 44. By injecting the light, the luminous efficiency can be increased as a result. In addition, the contact resistance can be reduced by allowing the current to be supplied evenly, and the amount of heat generated at the contact surface can also be reduced. In addition, the amount of reflected light is also increased by allowing the light from the light emitting layer 35 to be reflected by the first and second activation alloy layers 38 and 39 formed to surround a part of the side surface and the bottom surface of the light emitting diode 16. The luminous efficiency of the light emitting diode 16 can be further improved.

도 4는 본 발명의 발광 소자가 적용된 백 라이트 유닛과 액정 표시장치를 개략적으로 나타낸 분해 단면도이다. 4 is an exploded cross-sectional view schematically illustrating a backlight unit and a liquid crystal display device to which the light emitting device of the present invention is applied.

도 4에 도시된 액정 표시장치는 백 라이트 유닛(20); 패널 가이드(27); 액정패널(50); 케이스(61)를 구비한다. The liquid crystal display shown in FIG. 4 includes a backlight unit 20; Panel guide 27; A liquid crystal panel 50; A case 61 is provided.

백 라이트 유닛(20)은 복수의 발광 소자(22), 복수의 발광 소자(22)를 수납하는 바텀커버(23), 복수의 발광 소자(22)에 대향되도록 바텀커버(23)의 전면에 배치된 확산판(25) 및 상기 확산판(25)으로부터의 광을 확산시켜 출광시키는 복수의 광학 시트(26)들을 구비한다. The backlight unit 20 is disposed on the front surface of the bottom cover 23 so as to face the plurality of light emitting elements 22, the bottom cover 23 accommodating the plurality of light emitting elements 22, and the plurality of light emitting elements 22. And a plurality of optical sheets 26 for diffusing and emitting light from the diffuser plate 25.

각각의 발광 소자(22)는 상기 도 1 내지 도 3을 참조하여 구체적으로 설명한 본 발명의 실시 예에 따른 발광 다이오드(16)가 구비된 발광 소자(22)들이 적용될 수 있다. 이러한, 발광 소자(22)들은 도시되지 않은 소켓들에 착탈 가능하게 장착되어 액정패널(30)과 대향되도록 구비된다. Each of the light emitting devices 22 may include light emitting devices 22 including the light emitting diodes 16 according to the exemplary embodiment of the present invention described above with reference to FIGS. 1 to 3. The light emitting devices 22 are detachably mounted to sockets (not shown) to face the liquid crystal panel 30.

바텀커버(23)는 복수의 발광 소자(22)와 대향되는 바닥면, 발광 소자(22)의 길이 방향에 대응되도록 바닥면의 상부 및 하부로부터 일정한 기울기로 경사진 경사면, 바닥면에 대향되도록 경사면으로부터 연장된 안착부를 포함하도록 제작된다. 또한, 바텀커버(23)의 바닥면 및 경사면에는 각 발광 소자(22)로부터의 광을 액정패널(30) 쪽으로 반사시키기 위한 반사시트(24)가 형성된다. The bottom cover 23 is a bottom surface facing the plurality of light emitting elements 22, an inclined surface inclined at a predetermined slope from the top and bottom of the bottom surface so as to correspond to the longitudinal direction of the light emitting element 22, and an inclined surface facing the bottom surface. It is made to include a seating portion extending from. In addition, a reflective sheet 24 for reflecting light from each light emitting element 22 toward the liquid crystal panel 30 is formed on the bottom surface and the inclined surface of the bottom cover 23.

확산판(25)은 바텀커버(23)의 전면 개구부 상에 적층된다. 즉, 확산판(25)은 바텀커버(23)의 안착부 상면에 적층되는데, 이러한 확산판(25)은 복수의 발광 소자(22)로부터 조사되는 광을 액정패널(50)의 전 영역으로 확산시킨다. The diffusion plate 25 is stacked on the front opening of the bottom cover 23. That is, the diffusion plate 25 is stacked on the upper surface of the seating portion of the bottom cover 23, and the diffusion plate 25 diffuses the light emitted from the plurality of light emitting elements 22 to the entire area of the liquid crystal panel 50. Let's do it.

복수의 광학 시트(26)는 확산판(25)에 의해 확산된 광이 액정패널(50)에 수직하게 조사되도록 한다. 여기서, 광학 시트들(26)은 확산판(25)에서 출사된 광을 전 영역으로 확산시키는 하나의 확산 시트와, 상기 확산 시트에 의해 확산된 광의 진행각도를 액정패널(50)에 수직하도록 변환하는 제 1 및 제 2 프리즘 시트 등으로 구성된다. The plurality of optical sheets 26 allow the light diffused by the diffusion plate 25 to be irradiated perpendicular to the liquid crystal panel 50. Here, the optical sheets 26 convert one diffusion sheet for diffusing the light emitted from the diffusion plate 25 to the entire area, and the propagation angle of the light diffused by the diffusion sheet to be perpendicular to the liquid crystal panel 50. And first and second prism sheets.

한편, 패널 가이드(27)는 확산판(25) 및 복수의 광학 시트(26)의 가장자리 및 측면을 감쌈과 아울러 바텀커버(23)의 측면을 감싸도록 바텀커버(23)의 안착부에 장착된다. 그리고, 패널 가이드(27)는 액정패널(50)을 지지하는 패널 지지부를 포함하여 구성된다. 패널 지지부는 액정패널(50)의 배면 비표시영역과 측면을 지지하도록 단턱지도록 형성된다. On the other hand, the panel guide 27 is mounted on the seating portion of the bottom cover 23 to wrap the edges and side surfaces of the diffusion plate 25 and the plurality of optical sheets 26 and surround the side surfaces of the bottom cover 23. . The panel guide 27 includes a panel supporter for supporting the liquid crystal panel 50. The panel support part is formed to be stepped to support the rear non-display area and the side surface of the liquid crystal panel 50.

액정패널(50)은 패널 가이드(27)의 패널 지지부에 적층되어, 전면으로 입사되는 광을 반사시키거나 백 라이트 유닛(20)으로부터의 입사되는 광의 투과율을 조절하여 화상을 표시한다. The liquid crystal panel 50 is stacked on the panel support of the panel guide 27 to reflect the light incident to the front surface or to adjust the transmittance of the light incident from the backlight unit 20 to display an image.

케이스(61)는 액정패널(50)의 전면 비표시영역과 바텀커버(23)의 측면을 감싸도록 절곡된다. 이때, 케이스(61)는 커버(23)의 측면을 감싸는 패널 가이드(27)에 체결되어 고정된다. The case 61 is bent to surround the front non-display area of the liquid crystal panel 50 and the side surface of the bottom cover 23. In this case, the case 61 is fastened and fixed to the panel guide 27 surrounding the side surface of the cover 23.

이상에서 상술한 바와 같이, 본 발명의 실시 예에 따른 발광 다이오드(16) 및 이를 이용한 발광 소자(22)와 백 라이트 유닛(20)은 제 1 활성화 합금층(38)이나 제 2 활성화 합금층(39)가 형성된 발광 다이오드(16)를 이용하여 광을 발생하게 된다. 이에, 본 발명은 발광 소자(22)나 백 라이트 유닛(20)의 발광 효율을 증가시킬 수 있을 뿐만 아니라, 전류가 고르게 공급되도록 함으로써 접촉 저항을 감소시킬 수 있으며, 접촉면에서 발생하는 발열량 또한 감소시킬 수 있다. As described above, the light emitting diode 16 and the light emitting device 22 and the backlight unit 20 using the same according to the embodiment of the present invention may be formed of the first activation alloy layer 38 or the second activation alloy layer ( Light is generated using the light emitting diodes 16 in which 39 is formed. Thus, the present invention can not only increase the luminous efficiency of the light emitting element 22 or the backlight unit 20, but also reduce the contact resistance by allowing the current to be supplied evenly, and also reduce the amount of heat generated at the contact surface. Can be.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야 할 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

12: 패키지 프레임 14: 리드 프레임
16: 발광 다이오드 18: 형광 몰딩층
31: 버퍼 GaN층 32: N-GaN층
35: 활성층 36: P-GaN층
37: 투명 전도성 산화물층 38: 제 1 활성화 함금층
39: 제 2 활성화 합금층
12: package frame 14: lead frame
16: light emitting diode 18: fluorescent molding layer
31: buffer GaN layer 32: N-GaN layer
35: active layer 36: P-GaN layer
37: transparent conductive oxide layer 38: first activation alloy layer
39: second activation alloy layer

Claims (9)

리드 프레임의 다이오드 형성 영역에 형성된 버퍼 GaN층;
상기 버퍼 GaN층의 전면에 형성되며 그 외곽부 일부면이 메사 식각된 N-GaN층;
상기 N-GaN층의 식각되지 않은 전면에 형성된 활성층;
상기 활성층의 전면에 그 일부면이 식각되어 형성된 P-GaN층;
상기 P-GaN층의 전면에 형성된 투명 전도성 산화물층;
상기 식각되지 않은 N-GaN층과 상기 리드 프레임이나 상기 버퍼 GaN층의 측면 그리고 그 배면 방향의 일부면 또는 전체면을 감싸도록 형성된 제 1 활성화 합금층;
상기 N-GaN층의 식각된 면에 형성되며 상기 제 1 활성화 합금층과는 전기적으로 접속된 제 1 전극; 및
상기 투명 전도성 산화물의 일부면에 형성된 제 2 전극을 구비한 것을 특징으로 하는 발광 다이오드.
A buffer GaN layer formed in the diode formation region of the lead frame;
An N-GaN layer formed on the front surface of the buffer GaN layer and having a mesa-etched portion of its outer surface;
An active layer formed on an unetched front surface of the N-GaN layer;
A P-GaN layer formed by etching a part of the surface on the front surface of the active layer;
A transparent conductive oxide layer formed on the entire surface of the P-GaN layer;
A first activation alloy layer formed to cover the sidewalls of the non-etched N-GaN layer, the lead frame or the buffer GaN layer, and a partial surface or an entire surface in a rear direction thereof;
A first electrode formed on the etched surface of the N-GaN layer and electrically connected to the first activation alloy layer; And
And a second electrode formed on a portion of the transparent conductive oxide.
제 1 항에 있어서,
상기의 발광 다이오드는
상기 제 2 전극의 주변부 일부면과 상기 투명 전도성 산화물의 전면에 형성된 절연막, 및
상기 제 1 활성화 합금층의 외주면을 따라 형성된 제 2 활성화 합금층을 더 구비한 것을 특징으로 하는 발광 다이오드.
The method of claim 1,
The light emitting diode is
An insulating film formed on a portion of the peripheral portion of the second electrode and the entire surface of the transparent conductive oxide, and
The light emitting diode further comprises a second activation alloy layer formed along the outer circumferential surface of the first activation alloy layer.
제 1 항에 있어서,
상기 제 1 활성화 합금층은
상기 식각되지 않은 N-GaN층과 상기 버퍼 GaN층의 측면과 상기 버퍼 GaN층의 배면을 감싸도록 형성되어, 상기 제 1 전극을 통해 공급되는 전류를 상기 N-GaN층으로 공급하는 것을 특징으로 하는 발광 다이오드.
The method of claim 1,
The first activation alloy layer
It is formed to surround the side of the non-etched N-GaN layer, the buffer GaN layer and the back of the buffer GaN layer, characterized in that for supplying a current supplied through the first electrode to the N-GaN layer Light emitting diode.
제 2 항에 있어서,
상기 제 1 활성화 합금층은
상기 식각되지 않은 N-GaN층과 상기 버퍼 GaN층 그리고 상기 버퍼 GaN층이 형성된 리드 프레임의 측면과 상기 리드 프레임의 배면을 전체적으로 또는 일부면을 감싸도록 형성되어, 상기 제 1 전극을 통해 공급되는 전류를 상기 N-GaN층으로 공급하는 것을 특징으로 하는 발광 다이오드.
The method of claim 2,
The first activation alloy layer
A current which is formed to surround the entire surface or a part of a side of the lead frame on which the non-etched N-GaN layer, the buffer GaN layer, and the buffer GaN layer are formed, and a rear surface of the lead frame, and is supplied through the first electrode The light emitting diode, characterized in that for supplying to the N-GaN layer.
제 3 항에 있어서,
상기 제 2 활성화 합금층은
상기 제 1 활성화 합금층의 형상에 대응되도록 상기 제 1 활성화 합금층의 외주면을 따라 형성되어, 상기 제 1 활성화 합금층과 같이 상기 제 1 전극을 통해 공급되는 전류가 상기 N-GaN층으로 공급되도록 한 것을 특징으로 하는 발광 다이오드.
The method of claim 3, wherein
The second activation alloy layer
It is formed along the outer circumferential surface of the first activation alloy layer to correspond to the shape of the first activation alloy layer, so that the current supplied through the first electrode like the first activation alloy layer is supplied to the N-GaN layer. Light-emitting diode, characterized in that.
제 5 항에 있어서,
상기 제 2 활성화 합금층은
미리 설정된 패턴 형태로 형성되며, 그 패턴 형상은 스트라이프형, 격자형, 방사형, 거미줄형 또는 벌집형 중 선택된 어느 하나의 형상으로 형성된 것을 특징으로 하는 발광 다이오드.
The method of claim 5, wherein
The second activation alloy layer
The light emitting diode is formed in a predetermined pattern shape, the pattern shape is formed in any one selected from stripe, lattice, radial, spider web or honeycomb.
제 6 항에 있어서,
상기 제 1 전극은
상기 메사 식각된 N-GaN층의 식각된 전면에 형성되며 상기 제 1 또는 제 2 활성화 합금층 중 적어도 하나와 전기적으로 접촉된 것을 특징으로 하는 발광 다이오드.
The method according to claim 6,
The first electrode is
A light emitting diode formed on an etched front surface of the mesa etched N-GaN layer and in electrical contact with at least one of the first and second activation alloy layers.
광을 발생하는 적어도 하나의 발광 다이오드;
상기 적어도 하나의 발광 다이오드가 안착되도록 패키지 프레임에 형성된 리드 프레임; 및
상기 적어도 하나의 발광 다이오드를 커버하도록 상기 패키지 프레임의 홈에 충진되는 형광 몰딩부를 구비하며,
상기 적어도 하나의 발광 다이오드는 상기 제 1 내지 제 7 항 중 적어도 한 항의 특징을 갖는 발광 다이오드인 것을 특징으로 하는 발광 소자.
At least one light emitting diode for generating light;
A lead frame formed in a package frame to seat the at least one light emitting diode; And
A fluorescent molding part filled in a groove of the package frame to cover the at least one light emitting diode,
The at least one light emitting diode is a light emitting device having the characteristics of at least one of the first to seventh.
광을 발생시키는 복수의 발광 소자;
상기 복수의 발광 소자를 수납하는 바텀커버;
상기 복수의 발광 소자에 대향되도록 바텀커버의 전면에 배치된 확산판; 및
상기 확산판으로부터의 광을 확산시켜 출광시키는 복수의 광학 시트들을 구비하며,
상기 복수의 발광 소자는 상기 제 8 항의 특징을 갖는 발광 소자인 것을 특징으로 하는 백 라이트 유닛.
A plurality of light emitting elements for generating light;
A bottom cover to accommodate the plurality of light emitting elements;
A diffusion plate disposed on a front surface of the bottom cover to face the plurality of light emitting devices; And
A plurality of optical sheets for diffusing light from the diffuser plate and outputting the light;
And said plurality of light emitting elements are light emitting elements having the features of claim 8.
KR1020100121642A 2010-12-01 2010-12-01 Light emitting diode, light emitting device and back light unit using the same KR20120060075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100121642A KR20120060075A (en) 2010-12-01 2010-12-01 Light emitting diode, light emitting device and back light unit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100121642A KR20120060075A (en) 2010-12-01 2010-12-01 Light emitting diode, light emitting device and back light unit using the same

Publications (1)

Publication Number Publication Date
KR20120060075A true KR20120060075A (en) 2012-06-11

Family

ID=46611081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100121642A KR20120060075A (en) 2010-12-01 2010-12-01 Light emitting diode, light emitting device and back light unit using the same

Country Status (1)

Country Link
KR (1) KR20120060075A (en)

Similar Documents

Publication Publication Date Title
KR100833309B1 (en) Nitride semiconductor light emitting device
KR100730082B1 (en) Nitride semiconductor light emitting device
JP5517882B2 (en) Nitride semiconductor light emitting device
KR100631414B1 (en) Semiconductor light emitting diode and method of manufacturing the same
KR20100095134A (en) Light emitting device and method for fabricating the same
US8637893B2 (en) Light emitting device package, method of manufacturing the same, and lighting system
KR20080089859A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2010263085A (en) Light-emitting element
KR100703091B1 (en) Nitride semiconductor light emitting device and method for manufacturing the same
KR20130011767A (en) Light emitting device
US20110114970A1 (en) Light emitting diode structure, a lamp device and a method of forming a light emitting diode structure
US20230282764A1 (en) Light emitting diode having improved hole injection structure
KR102098591B1 (en) Semiconductor light emitting device
KR101843740B1 (en) Light emitting device
KR20170091863A (en) Light emitting device
KR101603244B1 (en) Light emitting diode, light emitting device and back light unit using the same
KR20080089860A (en) Semiconductor light-emitting device and manufacturing method of semiconductor light-emitting device
KR20120060075A (en) Light emitting diode, light emitting device and back light unit using the same
KR101360882B1 (en) Nitride semiconductor device and method of manufacturing the same
KR102604739B1 (en) Semiconductor Light Emitting Device
CN113555474A (en) LED device, manufacturing method, display module and terminal
US20230402566A1 (en) Di-chromatic device
US20230282766A1 (en) Monolithic di-chromatic device and light emitting module having the same
KR20130053512A (en) Light emitting device
US20240379905A1 (en) Light emitting diode emitting light of multi peak wavelengths

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101002656; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170531

Effective date: 20190116