[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120053294A - 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법 - Google Patents

그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법 Download PDF

Info

Publication number
KR20120053294A
KR20120053294A KR1020100114497A KR20100114497A KR20120053294A KR 20120053294 A KR20120053294 A KR 20120053294A KR 1020100114497 A KR1020100114497 A KR 1020100114497A KR 20100114497 A KR20100114497 A KR 20100114497A KR 20120053294 A KR20120053294 A KR 20120053294A
Authority
KR
South Korea
Prior art keywords
graphene
pattern
catalyst
layer
graphene pattern
Prior art date
Application number
KR1020100114497A
Other languages
English (en)
Other versions
KR101273695B1 (ko
Inventor
강성준
김한기
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020100114497A priority Critical patent/KR101273695B1/ko
Publication of KR20120053294A publication Critical patent/KR20120053294A/ko
Application granted granted Critical
Publication of KR101273695B1 publication Critical patent/KR101273695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명에 의한 그래핀 패턴을 갖는 전자소자의 제조방법은, 촉매층의 표면에 촉매 패턴을 형성하는 단계, 촉매 패턴 위에 그래핀을 형성하는 단계, 촉매층 표면에 접착층의 일면을 결합하여 촉매 패턴 위에 촉매 패턴에 대응하는 형상으로 형성된 그래핀 패턴을 접착층의 일면에 접착하는 단계, 접착층을 촉매층으로부터 분리하여 그래핀 패턴을 접착층으로 전사하는 단계, 접착층에 전사된 그래핀 패턴에 금속이나 유기물을 도핑하여 그래핀 패턴의 일함수를 조정하는 단계를 포함한다. 본 발명에 의하면, 촉매층에 형성된 그래핀 패턴을 접착층을 이용하여 간단하게 박리할 수 있으므로, 그래핀 패턴에 대한 후공정을 현격하게 줄일 수 있어 제품의 생산성을 높일 수 있고, 고가의 촉매층을 재활용함으로써 재료비의 크게 줄일 수 있다.

Description

그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법{Method for forming graphene pattern and method for manufacturing electronic element having graphene pattern}
본 발명은 그래핀 패턴의 형성방법에 관한 것으로, 더욱 상세하게는 촉매층 상에 그래핀 패턴을 형성하고 접착층을 이용하여 그래핀 패턴을 촉매층으로부터 박리할 수 있는 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법에 관한 것이다.
잘 알려진 것과 같이, 그래핀(graphene)은 탄소 원자들이 2차원 상에서 벌집 모양의 배열을 이루면서 원자 한 층의 두께를 갖는 전도성 물질이다. 그래핀은 3차원으로 쌓이면 흑연, 1차원적으로 말리면 탄소나노튜브, 공 모양이 되면 0차원 구조인 풀러린(fullerene)을 이룬다.
그래핀은 구조적?화학적으로도 매우 안정적일 뿐 아니라, 뛰어난 전도체로서 실리콘보다 100배 빠르게 전자를 이동시키고, 구리보다도 100배가량 더 많은 전류를 흐르게 할 수 있는 것으로 알려져 있다. 흑연으로부터 그래핀을 분리하는 방법이 발견되면서 그동안 예측되어 왔던 그래핀의 다양한 특성이 실험적으로 확인되고 있다.
그래핀은 상대적으로 가벼운 원소인 탄소만으로 이루어져 1차원 혹은 2차원 나노패턴을 가공하기가 매우 용이하며, 이를 활용하면 반도체-도체 성질을 조절할 수 있다. 뿐만 아니라 탄소가 가지는 화학결합의 다양성을 이용해 디스플레이, 센서, 메모리, 태양전지 등 광범위한 기능성 소자로 활용될 수 있을 것으로 기대되고 있다.
그래핀을 만드는 방법은 크게 흑연 결정으로부터의 박리(exfoliation)를 이용한 방법, 고온에서 탄소가스를 증착시키는 방법으로 나뉠 수 있다. 박리법은 스카치 테이프 등을 이용한 기계적 박리법과 용액 상에서 계면활성제 등을 이용해 분산시키는 화학적 박리법이 있으며, 산화과정을 거쳐 수용액 상에서 산화 그래핀 상태로 분산시킨 후에 다시 그래핀으로 환원시키는 방법이 있다. 최근에는 단위체의 중합 과정을 통해 유기화학적인 접근으로 그래핀을 합성하는 방법이 시도되고 있다.
기계적 박리법은 흑연 결정에서 그래핀 층간의 약한 상호작용을 기계적인 힘으로 극복해 떼어내는 방법이다. 기계적 박리법은 간단한 시료 준비로 그래핀 연구를 빠르게 확산시키는데 결정적인 역할을 했지만, 그 크기가 마이크로미터 수준에 불과하기 때문에 실제 응용 측면에서는 많은 제약이 있다.
화학적 박리법은 흑연 결정에서 박리된 그래핀 조각을 산화-환원 혹은 계면활성제를 이용한 화학적 방법을 통해 용액 상에 분산시키는 단계를 포함한다. 이 경우에도 마이크로미터 크기의 작은 그래핀 조각 사이의 층간 저항(interlayer resistance)으로 실용적인 수준의 면 저항 특성을 보여주지 못한다.
화학증기 증착법(Chemical Vapour Deposition: CVD)은 고온에서 탄소와 카바이드 합금을 잘 형성하거나 탄소를 잘 흡착하는 전이금속을 촉매층으로 이용해 그래핀을 합성하는 방법이다. 먼저 촉매 층으로 활용할 니켈, 구리 등을 기판 위에 증착하고, 약 1000℃의 고온에서 메탄, 수소 혼합가스와 반응시켜 적절한 양의 탄소가 촉매층에 녹아 들어가거나 흡착되도록 한다. 이후 냉각을 하면 촉매층에 포함되어 있던 탄소 원자들이 표면에서 결정화되면서 그래핀 결정 구조를 형성하게 된다. 이렇게 합성된 그래핀은 촉매층을 제거함으로써 기판으로부터 분리시킨 후 원하는 용도에 맞게 사용할 수 있다.
에피택시(epitaxy) 합성법은 화학증기 증착법과 같이 고온에서 결정에 흡착되어 있거나 포함되어 있던 탄소가 표면의 결을 따라 그래핀으로 성장하는 것이다. 실리콘 카바이드(SiC) 경우는 고온에서 결정 내에 포함되어 있던 탄소가 표면으로 분리되면서 그래핀으로 성장한다. 이 방법을 이용하면 결정성이 웨이퍼 크기 정도까지 균일한 그래핀 필름을 합성할 수 있지만 기계적 박리법이나 화학증기 증착법에 의해 성장한 그래핀보다 상대적으로 전기적 특성이 좋지 못할 뿐 아니라 기판이 매우 비싸고 소자를 제작하기가 매우 어렵다는 단점이 있다.
그래핀은 다양한 방법으로 합성이 가능한 것으로 알려져 있지만, 실질적으로 실리콘 반도체나 투명전극 등으로 활용되기 위해서는 소자화 기술, 화학적 기능화, 도핑 기술 등이 유기적으로 연계되어야 하며, 이에 대한 더 많은 연구가 요구되고 있다.
또한, 종래 그래핀 형성 방법은 생산성이 떨어지고 생산비용이 높은 한계가 있어 실용화에 어려움이 있다. 예컨대, 촉매층을 이용한 그래핀 생산 방법의 경우, 그래핀을 촉매층 상에 성장시킨 후 촉매층을 에칭하여 제거하여 그래핀을 얻기 때문에 촉매층 소모에 따른 비용 상승의 문제가 있다.
또한, 종래 그래핀 형성 방법은 그래핀을 평면 형태로 만든 후, 이를 사용 목적에 맞게 패터닝하는 등 다양한 후공정이 수반되어야 하므로, 생산성이 떨어지고 제조 시간 및 제조 비용이 증가하는 문제가 있다.
본 발명은 이러한 문제를 해결하기 위한 것으로, 본 발명의 목적은 고가의 재료비를 줄여 생산 비용을 줄이고 생산성을 높일 수 있는 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 그래핀을 응용한 다양한 전자소자의 분야를 개척할 수 있는 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 의한 그래핀 패턴의 형성방법은, (a) 촉매층의 표면에 촉매 패턴을 형성하는 단계, (b) 상기 촉매 패턴 위에 그래핀을 형성하는 단계, (c) 상기 촉매층 표면에 접착층의 일면을 결합하여 상기 촉매 패턴 위에 상기 촉매 패턴에 대응하는 형상으로 형성된 그래핀 패턴을 상기 접착층의 일면에 접착하는 단계, (d) 상기 접착층을 상기 촉매층으로부터 분리하여 상기 그래핀 패턴을 상기 촉매층으로부터 박리하는 단계를 포함한다.
본 발명에 의한 그래핀 패턴의 형성방법은, 상기 (d) 단계 이후에 상기 그패핀 패턴이 박리된 상기 촉매층의 표면을 클리닝한 후, 상기 (b) 단계 이후의 단계를 반복할 수 있다.
상기 클리닝 단계는, O2 플라즈마를 이용하는 클리닝 방법, 피라냐솔류션을 이용하는 클리닝 방법, 드라이 에칭(dry etching)을 이용하는 클리닝 방법, 밀링(milling)을 이용하는 클리닝 방법, 브러시(brush)를 이용하는 클리닝 방법 중에서 선택된 방법을 이용할 수 있다.
상기 촉매층은 Cu, Ni, Co, Fe, Pt, Au, Al, Cr, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr 중에서 선택된 물질을 포함할 수 있다.
본 발명에 의한 그래핀 패턴의 형성방법은 상기 (a) 단계와 상기 (b) 단계 사이에 상기 촉매층 표면의 상기 촉매 패턴을 제외한 부분에 상기 그래핀의 형성을 억제시키기 위한 배리어층(barrier layer)을 적층하는 단계를 더 포함할 수 있다.
상기 배리어층은 SiO2, HfO2, Al2O3, TiO2 중에서 선택된 물질을 포함할 수 있다.
상기 (b) 단계는 화학증기 증착법(Chemical Vapour Deposition: CVD)을 이용하여 상기 촉매 패턴 위에 상기 그래핀을 성장시킬 수 있다.
상기 (a) 단계는 포토리소그래피 공정을 이용하여 상기 촉매층의 표면에 상기 촉매 패턴을 형성할 수 있다.
상기 목적을 달성하기 위한 본 발명에 의한 그래핀 패턴을 갖는 전자소자의 제조방법은, (a) 촉매층의 표면에 촉매 패턴을 형성하는 단계, (b) 상기 촉매 패턴 위에 그래핀을 형성하는 단계, (c) 상기 촉매층 표면에 접착층의 일면을 결합하여 상기 촉매 패턴 위에 상기 촉매 패턴에 대응하는 형상으로 형성된 그래핀 패턴을 상기 접착층의 일면에 접착하는 단계, (d) 상기 접착층을 상기 촉매층으로부터 분리하여 상기 그래핀 패턴을 상기 접착층으로 전사하는 단계, (e) 상기 접착층에 전사된 상기 그래핀 패턴에 금속이나 유기물을 도핑하여 상기 그래핀 패턴의 일함수를 조정하는 단계를 포함한다.
본 발명에 의한 그래핀 패턴을 갖는 전자소자의 제조방법은 상기 (d) 단계 이후에 상기 그패핀 패턴이 박리된 상기 촉매층의 표면을 클리닝한 후, 상기 (b) 단계 이후의 단계를 반복할 수 있다.
본 발명에 의한 그래핀 패턴을 갖는 전자소자의 제조방법은 상기 (c) 단계 이후 상기 접착층을 경화시키는 단계를 더 포함할 수 있다.
본 발명에 의한 그래핀 패턴을 갖는 전자소자의 제조방법은 상기 (c) 단계 이전에, 상기 접착층의 타면에 기판을 결합하는 단계를 더 포함할 수 있다.
상기 그래핀 패턴에 도핑되는 금속은 알루미늄일 수 있다.
상기 그래핀 패턴에 도핑되는 유기물은 2,3,5,6-테트라플루오로(Tetrafluoro)-7,7,8,8-테트라시아노퀴노디메탄(tetracyanoquinodimethane), 코퍼 헥사데카플루오로프탈로시아닌(copper hexadecafluorophthalocyanine), 코발트옥신(cobaltocene) 중에서 선택된 물질을 포함할 수 있다.
본 발명에 의한 그래핀 패턴을 갖는 전자소자의 제조방법은 상기 (a) 단계와 상기 (b) 단계 사이에 상기 촉매층 표면의 상기 촉매 패턴을 제외한 부분에 상기 그래핀의 형성을 억제시키기 위한 배리어층을 적층하는 단계를 더 포함할 수 있다.
본 발명에 의한 그래핀 패턴을 갖는 전자소자의 제조방법은 상기 (d) 단계 이후에, 상기 접착층에 부착된 상기 그래핀 패턴을 기판에 전사하는 단계를 더 포함할 수 있다.
본 발명은 촉매층 상에 마련된 촉매 패턴대로 그래핀 패턴을 형성하고, 접착층을 이용하여 이를 촉매층으로부터 간단하게 박리할 수 있다. 따라서, 그래핀 패턴에 대한 후공정을 크게 줄일 수 있어 제조 시간 및 제조 비용을 크게 줄일 수 있고, 그래핀 패턴의 생산성을 높일 수 있다.
또한, 본 발명은 그래핀 패턴을 박리한 후 촉매층을 지속적으로 그래핀 패턴 형성에 재활용할 수 있으므로, 종래와 같이 촉매층을 제거하는 수고를 덜 수 있고, 촉매층 소모에 따른 비용 상승을 막을 수 있다.
또한, 본 발명은 그래핀을 각종 전자소자의 회로, OLED 구동회로, 유기태양전지의 Anode나 Cathode, Si 태양전지의 투명 전극, DSSC의 투명 전극, 터치패널의 투명 전극 안테나의 배선 등 다양한 분야에 실제 적용할 수 있는 실용화 가능성을 높이고, 그래핀을 응용한 다양한 전자소자의 개발을 이끌 수 있다.
도 1은 본 발명의 일실시예에 의한 그래핀 패턴을 갖는 전자소자의 제조과정을 개략적으로 나타낸 것이다.
도 2는 본 발명의 다른 실시예에 의한 그래핀 패턴을 갖는 전자소자의 제조과정을 개략적으로 나타낸 것이다.
도 3a 내지 도 3e는 촉매층으로 Cu 플레이트를 이용하고 Cu 플레이트 위에 화학증기 증착법으로 그래핀을 성장시킨 실시예의 SEM 이미지와, 그래핀 성장을 확인하기 위한 라만 스펙트럼(laman spectrum) 분석 결과를 나타낸 것이다.
이하에서는 첨부된 도면을 참조하여, 본 발명에 의한 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법에 대하여 상세히 설명한다.
본 발명을 설명함에 있어서, 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의를 위해 과장되거나 단순화되어 나타날 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들은 본 명세서 전반에 걸친 내용을 토대로 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
도 1은 본 발명의 일실시예에 의한 그래핀 패턴을 갖는 전자소자의 제조과정을 개략적으로 나타낸 것이다. 그래핀 패턴을 갖는 전자소자의 제조과정에는 그래핀 패턴의 형성과정이 포함된다.
도 1을 참고하면, 본 발명의 일실시예에 의한 그래핀 패턴을 갖는 전자소자의 제조방법은, 촉매층(10)의 표면에 촉매 패턴(11)을 형성하는 단계, 촉매 패턴(11) 위에 그래핀을 성장시켜 그래핀 패턴(30)을 형성하는 단계, 그래핀 패턴(30)을 접착층(40)에 전사하는 단계, 그래핀 패턴(30)의 일함수를 조정하는 단계를 포함한다. 이에 대한 보다 구체적인 과정은 다음과 같다.
먼저, 도 1의 (a)에 도시된 것과 같이, 상부 표면이 평평한 촉매층(10)을 준비한다. 촉매층(10)으로는 Cu, Ni, Co, Fe, Pt, Au, Al, Cr, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, 또는 이 이외의 그래핀을 성장시킬 수 있는 다양한 물질이 이용될 수 있다. 다음으로, 도 1의 (b)에 도시된 것과 같이, 촉매층(10)의 표면에 촉매 패턴(11)을 형성하고, 촉매 패턴(11)이 형성되지 않은 부분에 배리어층(barrier layer, 20)을 적층한다. 촉매 패턴(11)을 형성하는 방법으로는 각종 리소그래피 방법 등 다양한 금속 패터닝 기술이 이용될 수 있다.
배리어층(20)은 촉매층(10)의 촉매 패턴(11)을 제외한 부분에서의 그래핀 성장을 억제시키기 위한 것이다. 배리어층(20)으로는 SiO2, HfO2, Al2O3, TiO2 등의 물질이 이용될 수 있다. 물론, 배리어층(20)의 소재로는 이러한 물질 이외에 그래핀의 성장을 억제시킬 수 있는 다른 물질이 이용될 수 있다. 배리어층(20)은 촉매 패턴(11) 위에만 그래핀이 성장하도록 함으로써, 접착층(40)이 촉매층(10) 위에 결합될 때 성장한 그래핀이 촉매 패턴(11) 형상대로 접착층(40)에 전사될 수 있도록 돕는다.
촉매 패턴(11)의 형성 후, 도 1의 (c)에 도시된 것과 같이, 촉매 패턴(11) 위에 그래핀을 형성한다. 그래핀을 촉매층에 형성하는 방법으로는 다양한 방법이 있다. 예컨대, 화학증기 증착법을 이용하여 촉매 패턴(11) 위에 그래핀을 성장시킬 수 있다. 화학증기 증착법은 고온의 조건, 약 1000℃ 내외에서 CH4, EtOh, C2H4 등의 탄소 소스 가스를 흘려줌으로써 촉매층 표면에 탄소 결정이 형성되도록 하는 방법으로, 고온의 촉매층을 냉각시킬 때 촉매층에 포함되어 있던 탄소 원자들이 표면에서 결정화되면서 그래핀 결정 구조를 형성하게 된다. 이 밖에도, 촉매층과 액상 탄소계 물질을 접촉시킨 후, 예비 열처리에 의해 액상 탄소계 물질로부터 분해된 탄소를 촉매층 내부에 침투시키는 이른바 침탄 공정을 통하여 촉매층 상에 그래핀을 형성시키는 방법 등 다양한 그래핀 형성 방법이 이용될 수 있다.
촉매 패턴(11) 위에 그래핀을 형성하여 촉매 패턴(11)의 형상대로 그래핀 패턴(30)을 형성한 후, 도 1의 (d) 내지 (f)에 도시된 것과 같이, 접착층(40)이 마련된 기판(50)을 촉매층(10) 위에 결합하여 그래핀 패턴(30)을 접착층(40)에 전사한다. 촉매 패턴(11)과 그래핀 패턴(30)의 결합력은 약하므로, 촉매 패턴(11)과 그래핀 패턴(30)의 결합력보다 큰 접착력을 갖는 접착층(40)을 그래핀 패턴(30)에 접착한 후, 접착층(40)을 촉매층(10)으로부터 떼어내면 그래핀 패턴(30)을 촉매층(10)으로부터 박리할 수 있다. 접착층(40)으로는 Polyacidamide, Polyimide 등의 고분자 물질이나 접착성을 갖는 다양한 물질이 이용될 수 있다.
마지막으로, 기판(50) 위에 전사된 그래핀 패턴(30)에 다양한 물질을 도핑하여 그래핀 패턴(30)의 일함수를 조정한다. 여기에서, 그래핀 패턴(30)의 일함수를 조정하기 위해 사용될 수 있는 물질로는, 알루미늄 등의 금속이나, 2,3,5,6-테트라플루오로(Tetrafluoro)-7,7,8,8-테트라시아노퀴노디메탄(tetracyanoquinodimethane), 코퍼 헥사데카플루오로프탈로시아닌(copper hexadecafluorophthalocyanine), 코발트옥신(cobaltocene) 등의 유기물이 이용될 수 있다. 이러한 다양한 금속이나 유기물을 적정량 그래핀 패턴(30)에 도핑함으로써 그래핀 패턴(30)의 일함수를 사용 목적에 적합하게 조정할 수 있다.
한편, 그래핀 패턴(30)을 기판(50)에 전사한 후, 촉매층(10)은 새로운 그래핀 패턴(30)의 형성을 위해 재활용될 수 있다. 그래핀 패턴(30)의 전사 후 촉매층(10)의 표면에는 그래핀 잔여물 등의 이물질이 남아 있을 수 있으므로, 촉매층(10)을 클리닝한 후 새로운 그래핀 패턴(30)을 형성하는 것이 좋다. 촉매층(10)을 클리닝 하는 방법으로는, O2 플라즈마를 이용하여 촉매층(10) 표면을 클리닝하는 방법, 피라냐솔류션을 이용하여 촉매층(10) 표면의 유기물을 제거하는 방법, 드라이 에칭(dry etching)을 이용하여 촉매층(10) 표면을 처리하는 방법, 밀링(milling)을 이용하여 촉매층(10) 표면을 미세하게 깎아내는 방법, 브러시(brush)를 이용하여 촉매층(10) 표면의 이물질을 제거하는 방법, 또는 그 이외의 촉매층(10) 표면의 이물질을 제거할 수 있는 다양한 방법이 이용될 수 있다.
본 발명에 있어서, 배리어층(20)을 형성하는 과정은 생략될 수 있다. 촉매 패턴(11)과 나머지 부분 사이의 단차가 충분히 클 경우, 촉매 패턴(11) 이외의 부분에 그래핀이 성장하더라도 촉매 패턴(11) 상에 형성된 그래핀 패턴(30)만 접착층(40)에 부착할 수 있어, 접착층(40)에 그래핀 패턴(30)을 촉매 패턴(11) 형상대로 원활하게 전사할 수 있다.
본 발명에 있어서, 촉매층(10) 표면에 형성된 그래핀 패턴(30)을 접착층(40)을 이용하여 박리한 후, 박리된 그래핀 패턴(30)을 다른 기판에 전사할 수도 있다. 이 경우, 접착층(40)을 기판(50)에 먼저 부착하지 않고, 접착층(40)만을 그래핀 패턴(30)이 형성된 촉매층(10) 표면에 적층하고, 접착층(40)을 촉매층(10)에서 분리하여 그래핀 패턴(30)을 촉매층(10)에서 분리한다. 그리고 그래핀 패턴(30)을 접착물질이 도포된 다른 기판에 부착하고, 접착층(40)은 에칭 등의 방법으로 제거한다.
도 2는 본 발명의 다른 실시예에 의한 그래핀 패턴을 갖는 전자소자의 제조과정을 개략적으로 나타낸 것이다.
먼저, 도 2의 (a)에 도시된 것과 같이, 상부 표면이 평평한 촉매층(10)을 준비한다. 다음으로, 도 2의 (b) 및 (c)에 도시된 것과 같이, 촉매층(10)의 표면에 포토레지스트(60)를 적층하고, 이를 패터닝하여 촉매층(10) 표면에 포토레지스트 패턴(61)을 형성한다. 이때, 촉매층(10) 표면의 포토레지스트 패턴(61)에 대응하는 부분을 제외한 부분을 포토레지스트(60)와 함께 에칭할 수 있다.
다음으로, 도 2의 (d) 및 (e)에 도시된 것과 같이, 촉매층(10) 표면의 포토레지스트 패턴(61)을 제외한 부분에 배리어층(20)을 적층하고, 포토레지스트 패턴(61)을 제거한다. 이때, 배리어층(20) 위로 포토레지스트 패턴(61)에 대응하는 형상의 촉매 패턴(11)이 드러난다.
계속해서, 도 2의 (f)에 도시된 것과 같이, 촉매 패턴(11) 위에 그래핀을 형성한다. 상술한 것과 같이, 그래핀을 형성하는 방법은 화학증기 증착법 등 다양한 방법이 이용될 수 있다. 촉매 패턴(11) 위에 그래핀을 형성하여 촉매 패턴(11)의 형상대로 그래핀 패턴(30)을 형성한 후, 도 2의 (g)에 도시된 것과 같이, 그래핀 패턴(30)이 형성된 촉매층(10) 표면에 접착층(40)을 적층한다. 접착층(40)은 반고체 형태로 되어 촉매층(10) 표면에 부착될 수도 있고, 액상 형태로 되어 촉매층(10) 표면에 일정 두께로 코팅될 수도 있다.
다음으로, 도 2의 (h)에 도시된 것과 같이, 접착층(40)을 촉매층(10)으로부터 분리한다. 이때, 그래핀 패턴(30)이 촉매층(10)으로부터 박리되어 접착층(40)에 전사된다. 접착층(40)의 종류에 따라 접착층(40)은 그래핀 패턴(30)을 전극이나 배선으로 갖는 기판으로 이용될 수 있다. 기판으로의 강도를 향상시키기 위해 접착층(40)은 경화 공정을 거칠 수 있다.
마지막으로, 접착층(40) 위에 전사된 그래핀 패턴(30)을 전극이나 배선으로 사용할 수 있도록 그래핀 패턴(30)에 금속이나 유기물을 도핑하여 그래핀 패턴(30)의 일함수를 조정한다.
한편, 그래핀 패턴(30)을 기판(50)에 전사한 후, 촉매층(10)은 클리닝 과정 후 새로운 그래핀 패턴(30)의 형성을 위해 재활용될 수 있다.
도 3a 내지 도 3e는 촉매층으로 Cu 플레이트를 이용하고, Cu 플레이트 위에 화학증기 증착법으로 그래핀을 성장시킨 실시예의 SEM 이미지와, 그래핀 성장을 확인하기 위한 라만 스펙트럼(laman spectrum) 분석 결과를 나타낸 것이다.
도 3a는 Cu 플레이트 표면을 나타낸 것으로, 이때 라만 스펙트럼 분석 결과 어떤 밴드에서도 피크가 나타나지 않음을 확인할 수 있다. 도 3b는 Cu 플레이트 표면에 화학증기 증착법으로 그래핀을 성장시킨 상태를 나타낸 것으로, 라만 스펙트럼 분석 결과 G 밴드와 2D 밴드에서 피크가 나타남을 확인할 수 있다. 이것은 Cu 플레이트 표면에 단층 그래핀이 형성되었음을 나타낸다.
도 3c는 Cu 플레이트 표면에 형성된 단층 그래핀을 Polyimide 소재의 접착층으로 박리한 이미지이고, 도 3d는 그래핀이 박리된 Cu 플레이트의 표면 이미지이다. 그래핀이 박리된 Cu 플레이트 표면에 대한 라만 스펙트럼 분석 결과, 어떤 밴드에서도 피크가 나타나지 않음을 확인할 수 있고, 이것은 Cu 플레이트 표면으로부터 그래핀이 성공적으로 박리되었음을 나타낸다.
도 3e는 그래핀이 박리된 Cu 플레이트에 화학증기 증착법으로 새로운 그래핀을 성장시킨 이미지로, 라만 스펙트럼 분석 결과, G 밴드와 2D 밴드에서의 피크를 확인할 수 있다. 이것은 새로운 그래핀이 성공적으로 형성되었음을 나타낸다.
상술한 것과 같이, 본 발명에 의하면, 촉매층에 형성된 그래핀 패턴을 접착층을 이용하여 간단하게 박리할 수 있으므로, 그래핀 패턴에 대한 후공정을 현격하게 줄일 수 있어 제품의 생산성을 높일 수 있다. 또한, 고가의 촉매층을 재활용함으로써 재료비의 크게 줄일 수 있고, 그래핀 응용 소자의 경제성을 높일 수 있다.
본 발명에 의해 형성된 그래핀 패턴은 각종 전자소자의 회로, OLED 구동회로, 유기태양전지의 Anode 및 Cathode, Si 태양전지의 투명 전극, DSSC의 투명 전극, 터치패널의 투명 전극 안테나의 배선 등 다양한 분야에 활용될 수 있다.
앞에서 설명되고, 도면에 도시된 본 발명의 실시예는, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 특허청구범위에 기재된 사항에 의해서만 제한되고, 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 및 변경하는 것이 가능하다. 따라서, 이러한 개량 및 변경은 해당 기술분야에서 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.
10 : 촉매층 11 : 촉매 패턴
20 : 배리어층 30 : 그래핀 패턴
40 : 접착층 50 : 기판
60 : 포토레지스트 61 : 포토레지스트 패턴

Claims (17)

  1. (a) 촉매층의 표면에 촉매 패턴을 형성하는 단계;
    (b) 상기 촉매 패턴 위에 그래핀을 형성하는 단계;
    (c) 상기 촉매층 표면에 접착층의 일면을 결합하여 상기 촉매 패턴 위에 상기 촉매 패턴에 대응하는 형상으로 형성된 그래핀 패턴을 상기 접착층의 일면에 접착하는 단계; 및
    (d) 상기 접착층을 상기 촉매층으로부터 분리하여 상기 그래핀 패턴을 상기 촉매층으로부터 박리하는 단계;를 포함하는 것을 특징으로 하는 그래핀 패턴의 형성방법.
  2. 제 1 항에 있어서,
    상기 (d) 단계 이후에 상기 그패핀 패턴이 박리된 상기 촉매층의 표면을 클리닝한 후, 상기 (b) 단계 이후의 단계를 반복하는 것을 특징으로 하는 그래핀 패턴의 형성방법.
  3. 제 2 항에 있어서,
    상기 클리닝 단계는, O2 플라즈마를 이용하는 클리닝 방법, 피라냐솔류션을 이용하는 클리닝 방법, 드라이 에칭(dry etching)을 이용하는 클리닝 방법, 밀링(milling)을 이용하는 클리닝 방법, 브러시(brush)를 이용하는 클리닝 방법 중에서 선택된 방법을 이용하는 것을 특징으로 하는 그래핀 패턴의 형성방법.
  4. 제 1 항에 있어서,
    상기 촉매층은 Cu, Ni, Co, Fe, Pt, Au, Al, Cr, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr 중에서 선택된 물질을 포함하는 것을 특징으로 하는 그래핀 패턴의 형성방법.
  5. 제 1 항에 있어서,
    상기 (a) 단계와 상기 (b) 단계 사이에 상기 촉매층 표면의 상기 촉매 패턴을 제외한 부분에 상기 그래핀의 형성을 억제시키기 위한 배리어층(barrier layer)을 적층하는 단계를 더 포함하는 것을 특징으로 하는 그래핀 패턴의 형성방법.
  6. 제 5 항에 있어서,
    상기 배리어층은 SiO2, HfO2, Al2O3, TiO2 중에서 선택된 물질을 포함하는 것을 특징으로 하는 그래핀 패턴의 형성방법.
  7. 제 1 항에 있어서,
    상기 (b) 단계는 화학증기 증착법(Chemical Vapour Deposition: CVD)을 이용하여 상기 촉매 패턴 위에 상기 그래핀을 성장시키는 것을 특징으로 하는 그래핀 패턴의 형성방법.
  8. 제 1 항에 있어서,
    상기 (a) 단계는 포토리소그래피 공정을 이용하여 상기 촉매층의 표면에 상기 촉매 패턴을 형성하는 것을 특징으로 하는 그래핀 패턴의 형성방법.
  9. (a) 촉매층의 표면에 촉매 패턴을 형성하는 단계;
    (b) 상기 촉매 패턴 위에 그래핀을 형성하는 단계;
    (c) 상기 촉매층 표면에 접착층의 일면을 결합하여 상기 촉매 패턴 위에 상기 촉매 패턴에 대응하는 형상으로 형성된 그래핀 패턴을 상기 접착층의 일면에 접착하는 단계;
    (d) 상기 접착층을 상기 촉매층으로부터 분리하여 상기 그래핀 패턴을 상기 접착층으로 전사하는 단계; 및
    (e) 상기 접착층에 전사된 상기 그래핀 패턴에 금속이나 유기물을 도핑하여 상기 그래핀 패턴의 일함수를 조정하는 단계;를 포함하는 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 (d) 단계 이후에 상기 그패핀 패턴이 박리된 상기 촉매층의 표면을 클리닝한 후, 상기 (b) 단계 이후의 단계를 반복하는 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 클리닝 단계는, O2 플라즈마를 이용하는 클리닝 방법, 피라냐솔류션을 이용하는 클리닝 방법, 드라이 에칭(dry etching)을 이용하는 클리닝 방법, 밀링(milling)을 이용하는 클리닝 방법, 브러시(brush)를 이용하는 클리닝 방법 중에서 선택된 방법을 이용하는 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
  12. 제 9 항에 있어서,
    상기 (c) 단계 이후 상기 접착층을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
  13. 제 9 항에 있어서,
    상기 (c) 단계 이전에, 상기 접착층의 타면에 기판을 결합하는 단계를 더 포함하는 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
  14. 제 9 항에 있어서,
    상기 그래핀 패턴에 도핑되는 금속은 알루미늄인 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
  15. 제 9 항에 있어서,
    상기 그래핀 패턴에 도핑되는 유기물은 2,3,5,6-테트라플루오로(Tetrafluoro)-7,7,8,8-테트라시아노퀴노디메탄(tetracyanoquinodimethane), 코퍼 헥사데카플루오로프탈로시아닌(copper hexadecafluorophthalocyanine), 코발트옥신(cobaltocene) 중에서 선택된 물질을 포함하는 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
  16. 제 9 항에 있어서,
    상기 (a) 단계와 상기 (b) 단계 사이에 상기 촉매층 표면의 상기 촉매 패턴을 제외한 부분에 상기 그래핀의 형성을 억제시키기 위한 배리어층을 적층하는 단계를 더 포함하는 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
  17. 제 9 항에 있어서,
    상기 (d) 단계 이후에, 상기 접착층에 부착된 상기 그래핀 패턴을 기판에 전사하는 단계를 더 포함하는 것을 특징으로 하는 그래핀 패턴을 갖는 전자소자의 제조방법.
KR1020100114497A 2010-11-17 2010-11-17 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법 KR101273695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100114497A KR101273695B1 (ko) 2010-11-17 2010-11-17 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100114497A KR101273695B1 (ko) 2010-11-17 2010-11-17 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20120053294A true KR20120053294A (ko) 2012-05-25
KR101273695B1 KR101273695B1 (ko) 2013-06-14

Family

ID=46269546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100114497A KR101273695B1 (ko) 2010-11-17 2010-11-17 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101273695B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274991B1 (ko) * 2011-09-28 2013-07-30 재단법인 포항산업과학연구원 커패시터용 질소도핑 그래핀 전극의 제조방법, 이를 이용한 전극 및 전기 이중층 커패시터
KR101400723B1 (ko) * 2013-02-28 2014-05-30 포항공과대학교 산학협력단 그래핀의 패터닝 방법
KR101487438B1 (ko) * 2012-12-18 2015-02-04 한국기계연구원 선택적 박리 및 전사 장치 및 방법
KR20150049776A (ko) 2013-10-31 2015-05-08 한국기계연구원 임프린트 기법을 이용한 나노박막 패턴 형성·전사 방법 및 장치
US9122165B2 (en) 2013-04-05 2015-09-01 Samsung Electronics Co., Ltd. Method of manufacturing graphene, carbon nanotubes, fullerene, graphite or a combination thereof having a position specifically regulated resistance
WO2015178607A1 (ko) * 2014-05-20 2015-11-26 한양대학교 산학협력단 그래핀 터치 센서, 그 동작 방법, 및 그 제조 방법
KR20150133877A (ko) * 2014-05-20 2015-12-01 한양대학교 산학협력단 접촉된 그래핀 패턴들을 갖는 그래핀 터치 센서 및 그 제조 방법
KR20150133876A (ko) * 2014-05-20 2015-12-01 한양대학교 산학협력단 이격된 그래핀 패턴을 갖는 그래핀 터치 센서 및 그 제조 방법
KR20160074446A (ko) * 2016-06-10 2016-06-28 한양대학교 산학협력단 그래핀 터치 센서, 그 동작 방법, 및 그 제조 방법
CN107735745A (zh) * 2015-06-09 2018-02-23 汉阳大学校产学协力团 触觉感知系统及其数据库构建方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102153931B1 (ko) 2014-01-28 2020-09-10 한국전자통신연구원 그래핀 나노 소자의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7150801B2 (en) * 2003-02-26 2006-12-19 Mitsubishi Gas Chemical Company, Inc. Process for producing cold field-emission cathodes
KR101443222B1 (ko) * 2007-09-18 2014-09-19 삼성전자주식회사 그라펜 패턴 및 그의 형성방법
KR101583517B1 (ko) * 2008-11-26 2016-01-20 삼성전자주식회사 1차원 나노 구조물 배열 방법 및 이를 이용한 반도체 장치의 제조 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274991B1 (ko) * 2011-09-28 2013-07-30 재단법인 포항산업과학연구원 커패시터용 질소도핑 그래핀 전극의 제조방법, 이를 이용한 전극 및 전기 이중층 커패시터
KR101487438B1 (ko) * 2012-12-18 2015-02-04 한국기계연구원 선택적 박리 및 전사 장치 및 방법
KR101400723B1 (ko) * 2013-02-28 2014-05-30 포항공과대학교 산학협력단 그래핀의 패터닝 방법
US9122165B2 (en) 2013-04-05 2015-09-01 Samsung Electronics Co., Ltd. Method of manufacturing graphene, carbon nanotubes, fullerene, graphite or a combination thereof having a position specifically regulated resistance
KR20150049776A (ko) 2013-10-31 2015-05-08 한국기계연구원 임프린트 기법을 이용한 나노박막 패턴 형성·전사 방법 및 장치
WO2015178607A1 (ko) * 2014-05-20 2015-11-26 한양대학교 산학협력단 그래핀 터치 센서, 그 동작 방법, 및 그 제조 방법
KR20150133877A (ko) * 2014-05-20 2015-12-01 한양대학교 산학협력단 접촉된 그래핀 패턴들을 갖는 그래핀 터치 센서 및 그 제조 방법
KR20150133876A (ko) * 2014-05-20 2015-12-01 한양대학교 산학협력단 이격된 그래핀 패턴을 갖는 그래핀 터치 센서 및 그 제조 방법
CN106462281A (zh) * 2014-05-20 2017-02-22 工业大学合作基础汉阳大学 石墨烯触摸传感器、其运行方法及其制造方法
US10289230B2 (en) 2014-05-20 2019-05-14 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Graphene touch sensor, method for operating same, and method for manufacturing same
CN107735745A (zh) * 2015-06-09 2018-02-23 汉阳大学校产学协力团 触觉感知系统及其数据库构建方法
KR20160074446A (ko) * 2016-06-10 2016-06-28 한양대학교 산학협력단 그래핀 터치 센서, 그 동작 방법, 및 그 제조 방법

Also Published As

Publication number Publication date
KR101273695B1 (ko) 2013-06-14

Similar Documents

Publication Publication Date Title
KR101273695B1 (ko) 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법
Kochat et al. Atomically thin gallium layers from solid-melt exfoliation
Son et al. Low-temperature synthesis of graphene by chemical vapor deposition and its applications
KR102360025B1 (ko) 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
TWI588285B (zh) 在基板上成長碳薄膜或無機材料薄膜的方法
JP5816981B2 (ja) グラフェン膜成長の制御方法
KR101284059B1 (ko) 그라핀-산화물반도체 이종접합 소자 및 그의 제조방법
EP2850032B1 (en) Methods of growing uniform, large-scale, multilayer graphene films
TW201114940A (en) Debonding and transfer techniques for hetero-epitaxially grown graphene, and products including the same
KR101174670B1 (ko) 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법
JP2017524636A (ja) グラフェンの製造および転写のための方法
TWI526559B (zh) 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
US20150167148A1 (en) Method for Synthesis of Uniform Bi-Layer and Few-Layer Hexagonal Boron Nitride Dielectric Films
Shin et al. Synthesis and applications of graphene electrodes
CN111146079B (zh) 一种二维金属-半导体范德华异质结阵列的合成及其应用
Park et al. Thickness-controlled multilayer hexagonal boron nitride film prepared by plasma-enhanced chemical vapor deposition
WO2015060419A1 (ja) グラフェン膜の製造方法
Zhang et al. Twist the doorknob to open the electronic properties of graphene-based van der Waals structure
Ning et al. Review on mechanism of directly fabricating wafer-scale graphene on dielectric substrates by chemical vapor deposition
Patil et al. Recent progress of MXene synthesis, properties, microelectrode fabrication techniques for microsupercapacitors and microbatteries energy storage devices and integration: A comprehensive review
Heya et al. Graphene synthesis from pentacene by soft X-ray irradiation
JP6241398B2 (ja) グラフェン積層体の製造方法
JP2013159521A (ja) グラフェン膜の製造方法
Wu et al. Controllable poly-crystalline bilayered and multilayered graphene film growth by reciprocal chemical vapor deposition
Heya et al. Fabrication of nanographene using nickel supported by a tungsten mesh

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee