[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120041453A - Scan pulse switching circuit and display device using the same - Google Patents

Scan pulse switching circuit and display device using the same Download PDF

Info

Publication number
KR20120041453A
KR20120041453A KR1020100102914A KR20100102914A KR20120041453A KR 20120041453 A KR20120041453 A KR 20120041453A KR 1020100102914 A KR1020100102914 A KR 1020100102914A KR 20100102914 A KR20100102914 A KR 20100102914A KR 20120041453 A KR20120041453 A KR 20120041453A
Authority
KR
South Korea
Prior art keywords
voltage
switching circuit
data
pulse
sampling
Prior art date
Application number
KR1020100102914A
Other languages
Korean (ko)
Other versions
KR101749751B1 (en
Inventor
강병욱
타니료슈케
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100102914A priority Critical patent/KR101749751B1/en
Publication of KR20120041453A publication Critical patent/KR20120041453A/en
Application granted granted Critical
Publication of KR101749751B1 publication Critical patent/KR101749751B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0828Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A scan pulse switching circuit and a display apparatus using the same are provided to apply a scan pulse only to an arbitrary pixel, thereby calculating a degradation degree of an organic light emitting diode and threshold voltage of a driving transistor of a specific pixel. CONSTITUTION: A first transistor(M1) supplies activation voltage of a scan pulse to a gate line. The scan pulse is outputted from a scan driving part. A second transistor(M2) supplies deactivation voltage of the scan pulse to the gate line. One or more pulses of a switching circuit output enable signal which are synchronized with a gate output enable signal.

Description

스캔 펄스 스위칭 회로와 이를 이용한 표시장치{SCAN PULSE SWITCHING CIRCUIT AND DISPLAY DEVICE USING THE SAME}SCAN PULSE SWITCHING CIRCUIT AND DISPLAY DEVICE USING THE SAME}

본 발명은 스캔 펄스 스위칭 회로와 이를 이용한 표시장치에 관한 것이다.
The present invention relates to a scan pulse switching circuit and a display device using the same.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다. 이들 평판표시장치 중에서, 유기발광다이오드 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광다이오드 표시장치로서, 다수의 픽셀들이 매트릭스 형태로 위치하여 영상을 표시하는 액티브 매트릭스(Active Matrix) 타입 유기발광다이오드 표시장치가 널리 사용된다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms. Recently, a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting diode are being developed. Various flat panel display devices such as organic light emitting diodes (OLEDs) are utilized. Among these flat panel display devices, organic light emitting diode display devices are capable of low voltage driving, are thin, have excellent viewing angles, and have fast response speeds. As the organic light emitting diode display, an active matrix type organic light emitting diode display, in which a plurality of pixels are positioned in a matrix and displaying an image, is widely used.

도 1은 종래의 액티브 매트릭스 타입 유기발광다이오드 표시장치의 픽셀에 대한 등가회로도이다. 도 1을 참조하면, 액티브 매트릭스 타입 유기발광다이오드 표시장치의 표시패널은 스캔 라인(GLn, n은 자연수)들과 데이터 라인(DLm, m은 자연수)들로 정의되는 다수의 픽셀들을 포함한다. 픽셀들 각각은 일반적으로 스캔 라인의 스캔 펄스에 응답하여 데이터 전압을 공급하는 스캔 트랜지스터(Tscan)와 게이트 전극에 공급되는 데이터 전압에 따라 유기발광다이오드(OLED)에 공급되는 전류의 양을 조절하는 구동 트랜지스터(Td)로 구현된다. 하지만, 다수의 픽셀들 사이에서 발생하는 구동 트랜지스터(Td)의 문턱전압에 대한 편차로 인해 유기발광다이오드(OLED)에 공급되는 전류가 원하는 값과 다른 값을 갖게 되어, 발광되는 빛의 휘도가 목표 값과 달라진다.1 is an equivalent circuit diagram of a pixel of a conventional active matrix type organic light emitting diode display. Referring to FIG. 1, a display panel of an active matrix type organic light emitting diode display includes a plurality of pixels defined by scan lines GLn (n is a natural number) and data lines DLm and m are a natural number. Each of the pixels generally drives a scan transistor Tscan for supplying a data voltage in response to a scan pulse of a scan line, and a drive for adjusting the amount of current supplied to the organic light emitting diode OLED according to the data voltage supplied to a gate electrode. It is implemented with a transistor Td. However, due to the deviation of the threshold voltage of the driving transistor Td generated among the plurality of pixels, the current supplied to the organic light emitting diode OLED has a value different from the desired value, so that the luminance of the emitted light is a target. Different from the value.

또한, 유기발광다이오드(OLED)에 장시간 전류가 공급되면, 유기발광다이오드(OLED)가 열화 된다. 유기발광다이오드(OLED)가 열화 되면, 발광되는 빛의 휘도가 목표 값과 달라지고, 유기발광다이오드(OLED)의 수명이 감소된다.In addition, when a current is supplied to the organic light emitting diode OLED for a long time, the organic light emitting diode OLED is deteriorated. When the organic light emitting diode OLED is deteriorated, the luminance of emitted light is different from the target value, and the lifespan of the organic light emitting diode OLED is reduced.

다수의 픽셀들 사이에서 발생하는 구동 트랜지스터(Td)의 문턱전압에 대한 편차, 및 유기발광다이오드(OLED)의 열화 정도의 차이로 인한 문제점을 해결하기 위해, 픽셀들의 구동 트랜지스터(Td)의 문턱전압, 및 유기발광다이오드(OLED)의 열화를 보상해야 한다. 이를 위해, 픽셀들의 구동 트랜지스터(Td)의 문턱전압, 및 유기발광다이오드(OLED)의 열화를 측정해야 한다. 하지만, 임의의 픽셀의 구동 트랜지스터(Td)의 문턱전압과 유기발광다이오드(OLED)의 열화 정도를 측정하기 위해서는 측정하고자 하는 임의의 픽셀만을 구동시켜야 하는데, 측정하고자 하는 임의의 픽셀에만 스캔 펄스를 인가할 수 있는 방법이 없다.
In order to solve the problem caused by the deviation of the threshold voltage of the driving transistor Td generated between the plurality of pixels and the difference in the degree of deterioration of the organic light emitting diode OLED, the threshold voltage of the driving transistor Td of the pixels is solved. And deterioration of the organic light emitting diode (OLED). For this purpose, the threshold voltage of the driving transistor Td of the pixels and the degradation of the organic light emitting diode OLED should be measured. However, in order to measure the threshold voltage of the driving transistor Td of the arbitrary pixel and the degree of deterioration of the organic light emitting diode OLED, only the arbitrary pixel to be measured should be driven, and a scan pulse is applied only to the arbitrary pixel to be measured. There is no way to do it.

본 발명은 측정하고자 하는 임의의 픽셀에만 스캔 펄스를 인가할 수 있는 스캔 펄스 스위칭 회로와 이를 이용한 표시장치를 제공함에 있다.
The present invention provides a scan pulse switching circuit capable of applying a scan pulse only to an arbitrary pixel to be measured and a display device using the same.

본 발명의 스캔 펄스 스위칭 회로는 스위칭 회로 출력 인에이블 신호의 펄스에 응답하여 스캔 구동부로부터 출력되는 스캔 펄스의 활성화 전압을 게이트 라인에 공급하는 제1 트랜지스터; 및 스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 스캔 펄스의 비활성화 전압을 상기 게이트 라인에 공급하는 제2 트랜지스터를 포함하고, 상기 스위칭 회로 출력 인에이블 신호는 게이트 출력 인에이블 신호와 적어도 한 펄스 이상 동기되는 것을 특징으로 한다.The scan pulse switching circuit of the present invention includes a first transistor for supplying an activation voltage of a scan pulse output from a scan driver to a gate line in response to a pulse of a switching circuit output enable signal; And a second transistor configured to supply an inactive voltage of the scan pulse to the gate line in response to a pulse of an inversion signal of a switching circuit output enable signal, wherein the switching circuit output enable signal is at least a gate output enable signal. It is characterized in that more than one pulse is synchronized.

본 발명의 스캔 펄스 스위칭 회로는 제1 노드의 전압에 응답하여 스캔 구동부로부터 출력되는 스캔 펄스의 활성화 전압을 게이트 라인에 공급하는 제1 트랜지스터; 스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 스캔 펄스의 비활성화 전압을 상기 게이트 라인에 공급하는 제2 트랜지스터; 상기 스위칭 회로 출력 인에이블 신호의 펄스에 응답하여 상기 제1 트랜지스터의 활성화 전압을 상기 제1 노드에 공급하는 제3 트랜지스터; 및 상기 스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 제1 트랜지스터의 비활성화 전압을 상기 제1 노드에 공급하는 제4 트랜지스터를 포함하고, 상기 스위칭 회로 출력 인에이블 신호는 게이트 출력 인에이블 신호와 적어도 한 펄스 이상 동기되는 것을 특징으로 한다.The scan pulse switching circuit of the present invention includes: a first transistor supplying an activation voltage of a scan pulse output from a scan driver to a gate line in response to a voltage of a first node; A second transistor configured to supply an inactive voltage of the scan pulse to the gate line in response to a pulse of an inverted signal of a switching circuit output enable signal; A third transistor configured to supply an activation voltage of the first transistor to the first node in response to a pulse of the switching circuit output enable signal; And a fourth transistor configured to supply an inactive voltage of the first transistor to the first node in response to a pulse of an inversion signal of the switching circuit output enable signal, wherein the switching circuit output enable signal is a gate output enable signal. At least one pulse is synchronized with the signal.

본 발명의 표시장치는 게이트 라인들과 데이터 라인들이 교차되고, 상기 교차된 영역에 형성된 다수의 픽셀들을 포함하는 액티브 영역; 상기 게이트 라인들에 순차적으로 스캔 펄스를 출력하는 스캔 구동부; 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부; 및 상기 스캔 구동부와 상기 액티브 영역 사이에 위치하여 상기 스캔 펄스를 선택적으로 차단하는 스캔 펄스 스위칭 회로를 포함하고, 상기 스캔 펄스 스위칭 회로는, 스위칭 회로 출력 인에이블 신호의 펄스에 응답하여 스캔 구동부로부터 출력되는 스캔 펄스의 활성화 전압을 게이트 라인에 공급하는 제1 트랜지스터; 및 스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 스캔 펄스의 비활성화 전압을 상기 게이트 라인에 공급하는 제2 트랜지스터를 포함하고, 상기 스위칭 회로 출력 인에이블 신호는 게이트 출력 인에이블 신호와 적어도 한 펄스 이상 동기되는 것을 특징으로 한다.According to an exemplary embodiment, a display device includes: an active region in which gate lines intersect data lines and includes a plurality of pixels formed in the intersected region; A scan driver which sequentially outputs scan pulses to the gate lines; A data driver supplying data voltages to the data lines; And a scan pulse switching circuit positioned between the scan driver and the active region to selectively block the scan pulse, wherein the scan pulse switching circuit is output from the scan driver in response to a pulse of a switching circuit output enable signal. A first transistor configured to supply an activation voltage of a scan pulse to a gate line; And a second transistor configured to supply an inactive voltage of the scan pulse to the gate line in response to a pulse of an inversion signal of a switching circuit output enable signal, wherein the switching circuit output enable signal is at least a gate output enable signal. It is characterized in that more than one pulse is synchronized.

본 발명의 표시장치는 게이트 라인들과 데이터 라인들이 교차되고, 상기 교차된 영역에 형성된 다수의 픽셀들을 포함하는 액티브 영역; 상기 게이트 라인들에 순차적으로 스캔 펄스를 출력하는 스캔 구동부; 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부; 및 상기 스캔 구동부와 상기 액티브 영역 사이에 위치하여 상기 스캔 펄스를 선택적으로 차단하는 스캔 펄스 스위칭 회로를 포함하고, 제1 노드의 전압에 응답하여 스캔 구동부로부터 출력되는 스캔 펄스의 활성화 전압을 게이트 라인에 공급하는 제1 트랜지스터; 스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 스캔 펄스의 비활성화 전압을 상기 게이트 라인에 공급하는 제2 트랜지스터; 상기 스위칭 회로 출력 인에이블 신호의 펄스에 응답하여 상기 제1 트랜지스터의 활성화 전압을 상기 제1 노드에 공급하는 제3 트랜지스터; 및 상기 스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 제1 트랜지스터의 비활성화 전압을 상기 제1 노드에 공급하는 제4 트랜지스터를 포함하고, 상기 스위칭 회로 출력 인에이블 신호는 게이트 출력 인에이블 신호와 적어도 한 펄스 이상 동기되는 것을 특징으로 한다.
According to an exemplary embodiment, a display device includes: an active region in which gate lines intersect data lines and includes a plurality of pixels formed in the intersected region; A scan driver which sequentially outputs scan pulses to the gate lines; A data driver supplying data voltages to the data lines; And a scan pulse switching circuit positioned between the scan driver and the active region to selectively block the scan pulse, wherein an activation voltage of the scan pulse output from the scan driver in response to the voltage of the first node is applied to the gate line. A first transistor to supply; A second transistor configured to supply an inactive voltage of the scan pulse to the gate line in response to a pulse of an inverted signal of a switching circuit output enable signal; A third transistor configured to supply an activation voltage of the first transistor to the first node in response to a pulse of the switching circuit output enable signal; And a fourth transistor configured to supply an inactive voltage of the first transistor to the first node in response to a pulse of an inversion signal of the switching circuit output enable signal, wherein the switching circuit output enable signal is a gate output enable signal. At least one pulse is synchronized with the signal.

본 발명은 스캔 구동부와 액티브 영역 사이에 측정하고자 하는 임의의 픽셀에만 스캔 펄스를 인가할 수 있도록 스캔 펄스 스위칭 회로를 형성한다. 그 결과, 본 발명은 특정 픽셀의 구동 트랜지스터의 문턱전압과, 유기발광다이오드의 열화 정도를 산출할 수 있다. 나아가, 본 발명은 특정 픽셀의 구동 트랜지스터의 문턱전압과, 유기발광다이오드의 열화를 보상함으로써, 유기발광다이오드로부터 발광되는 빛의 휘도를 목표 값과 일치시킬 수 있다.
The present invention forms a scan pulse switching circuit so that the scan pulse can be applied only to any pixel to be measured between the scan driver and the active region. As a result, the present invention can calculate the threshold voltage of the driving transistor of a specific pixel and the degree of deterioration of the organic light emitting diode. Furthermore, according to the present invention, the threshold voltage of the driving transistor of a specific pixel and the deterioration of the organic light emitting diode can be compensated for, thereby matching the luminance of light emitted from the organic light emitting diode with the target value.

도 1은 종래의 액티브 매트릭스 타입 유기발광다이오드 표시장치의 픽셀의 회로도이다.
도 2는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 블록도이다.
도 3은 본 발명의 제1 실시예로서, 일반 모드에서 스캔 펄스 스위칭 회로, 픽셀의 회로, 및 전류패스를 나타내는 도면이다.
도 4는 본 발명의 제1 실시예로서, 구동 트랜지스터를 통과한 전류를 샘플링하는 샘플링 모드에서 스캔 펄스 스위칭 회로, 및 픽셀의 회로, 및 전류패스를 나타내는 도면이다.
도 5는 본 발명의 제1 실시예로서, 유기발광다이오드의 전류를 샘플링하는 샘플링 모드에서 스캔 펄스 스위칭 회로, 및 픽셀의 회로, 및 전류패스를 나타내는 도면이다.
도 6a는 일반 모드에서 스캔 펄스 스위칭 회로로 입력되는 쉬프트 레지스터의 출력, 및 게이트 출력 인에이블 신호를 보여주는 파형도이다.
도 6b는 일반 모드에서 스캔 펄스 스위칭 회로의 출력 파형, 스위칭 회로 출력 인에이블 신호, 및 스위칭 회로 출력 인에이블 신호의 반전신호를 보여주는 파형도이다.
도 7a는 샘플링 모드에서 스캔 펄스 스위칭 회로로 입력되는 쉬프트 레지스터의 출력, 및 게이트 출력 인에이블 신호를 보여주는 파형도이다.
도 7b는 샘플링 모드에서 스캔 펄스 스위칭 회로의 출력 파형, 스위칭 회로 출력 인에이블 신호, 및 스위칭 회로 출력 인에이블 신호의 반전신호를 보여주는 파형도이다.
도 8은 본 발명의 제2 실시예로서, 일반 모드에서 스캔 펄스 스위칭 회로, 픽셀의 회로, 및 전류패스를 나타내는 도면이다.
도 9는 본 발명의 제2 실시예로서, 구동 트랜지스터를 통과한 전류를 샘플링하는 샘플링 모드에서 스캔 펄스 스위칭 회로, 및 픽셀의 회로, 및 전류패스를 나타내는 도면이다.
도 10은 본 발명의 제2 실시예로서, 유기발광다이오드의 전류를 샘플링하는 샘플링 모드에서 스캔 펄스 스위칭 회로, 및 픽셀의 회로, 및 전류패스를 나타내는 도면이다.
도 11은 본 발명의 제1 및 제2 실시예에 따른 스캔 펄스 스위칭 회로로부터 출력된 스캔 펄스를 나타내는 파형도이다.
도 12는 본 발명의 제1 및 제2 실시예에 따른 스캔 펄스 스위칭 회로의 입력 스캔 펄스와 출력 스캔 펄스의 차이를 보여주는 파형도이다.
도 13은 본 발명의 실시예에 따른 데이터 드라이브 IC를 상세히 나타내는 블록도이다.
1 is a circuit diagram of a pixel of a conventional active matrix type organic light emitting diode display.
2 is a block diagram illustrating an organic light emitting diode display according to an exemplary embodiment of the present invention.
FIG. 3 is a diagram showing a scan pulse switching circuit, a pixel circuit, and a current path in a normal mode as a first embodiment of the present invention.
FIG. 4 is a diagram showing a scan pulse switching circuit, a circuit of a pixel, and a current path in a sampling mode for sampling a current passing through a driving transistor as a first embodiment of the present invention.
FIG. 5 is a diagram illustrating a scan pulse switching circuit, a circuit of a pixel, and a current path in a sampling mode in which a current of an organic light emitting diode is sampled as a first embodiment of the present invention.
6A is a waveform diagram illustrating an output of a shift register and a gate output enable signal input to a scan pulse switching circuit in a normal mode.
6B is a waveform diagram illustrating an inverted signal of an output waveform of a scan pulse switching circuit, a switching circuit output enable signal, and a switching circuit output enable signal in a normal mode.
7A is a waveform diagram illustrating an output of a shift register and a gate output enable signal input to a scan pulse switching circuit in a sampling mode.
7B is a waveform diagram illustrating an inverted signal of an output waveform of a scan pulse switching circuit, a switching circuit output enable signal, and a switching circuit output enable signal in a sampling mode.
FIG. 8 is a diagram showing a scan pulse switching circuit, a pixel circuit, and a current path in a normal mode as a second embodiment of the present invention.
FIG. 9 is a diagram illustrating a scan pulse switching circuit, a circuit of a pixel, and a current path in a sampling mode for sampling a current passing through a driving transistor as a second embodiment of the present invention.
FIG. 10 is a diagram illustrating a scan pulse switching circuit, a circuit of a pixel, and a current path in a sampling mode for sampling a current of an organic light emitting diode as a second embodiment of the present invention.
11 is a waveform diagram illustrating scan pulses output from scan pulse switching circuits according to the first and second embodiments of the present invention.
12 is a waveform diagram illustrating a difference between an input scan pulse and an output scan pulse of the scan pulse switching circuit according to the first and second embodiments of the present invention.
13 is a block diagram illustrating in detail a data drive IC according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 유기발광다이오드 표시장치를 중심으로 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like numbers refer to like elements throughout. In the following description, when it is determined that a detailed description of known functions or configurations related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

본 발명의 표시장치는 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광다이오드 소자(Organic Light Emitting Diode, OLED) 등의 평판 표시소자로 구현될 수 있다. 본 발명은 아래의 실시예에서 유기발광다이오드 표시소자를 중심으로 예시하였지만, 유기발광다이오드 표시소자에 한정되지 않는 것에 주의하여야 한다.The display device of the present invention is a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), an organic light emitting diode (Organic Light Emitting Diode) OLED) such as a flat panel display device. Although the present invention is illustrated mainly with respect to the organic light emitting diode display device in the following embodiment, it should be noted that the present invention is not limited to the organic light emitting diode display device.

이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.The names of the components used in the following description are selected in consideration of the ease of preparation of the specification, and may be different from the names of the actual products.

도 2는 본 발명의 실시예에 따른 스캔 펄스 스위칭 회로를 포함하는 표시장치를 나타내는 블록도이다. 도 2를 참조하면, 본 발명의 표시장치는 표시패널(10), 타이밍 콘트롤러(20), 데이터 구동회로, 스캔 구동회로, 및 스캔 펄스 스위칭 회로(60) 등을 구비한다.2 is a block diagram illustrating a display device including a scan pulse switching circuit according to an exemplary embodiment of the present invention. Referring to FIG. 2, the display device of the present invention includes a display panel 10, a timing controller 20, a data driving circuit, a scan driving circuit, a scan pulse switching circuit 60, and the like.

표시패널(10)은 서로 교차되는 데이터 라인들 및 게이트 라인들과, 다수의 픽셀들이 매트릭스 형태로 배치된 액티브 영역(10a)을 포함한다. 표시패널(10)의 액티브 영역(10a)의 픽셀들 각각에 대하여는 도 3을 결부하여 후술한다.The display panel 10 includes data lines and gate lines crossing each other, and an active region 10a in which a plurality of pixels are arranged in a matrix. Each pixel of the active area 10a of the display panel 10 will be described later with reference to FIG. 3.

데이터 구동회로는 다수의 소스 드라이브 IC(30)들을 포함한다. 소스 드라이브 IC(30)들은 타이밍 콘트롤러(20)로부터 디지털 비디오 데이터들(RGB)을 입력 받는다. 소스 드라이브 IC(30)들은 타이밍 콘트롤러(20)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 감마보상전압으로 변환하여 데이터 전압을 발생하고, 그 데이터 전압을 스캔 펄스에 동기되도록 표시패널(10)의 데이터 라인들에 공급한다. 소스 드라이브 IC(30)들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(10)의 데이터 라인들에 접속될 수 있다. The data driver circuit includes a plurality of source drive ICs 30. The source drive ICs 30 receive the digital video data RGB from the timing controller 20. The source drive ICs 30 convert the digital video data RGB into a gamma compensation voltage in response to a source timing control signal from the timing controller 20 to generate a data voltage, and synchronize the data voltage with a scan pulse. The data lines of the display panel 10 are supplied. The source drive ICs 30 may be connected to data lines of the display panel 10 by a chip on glass (COG) process or a tape automated bonding (TAB) process.

또한, 도 3을 참조하면, 소스 드라이브 IC(30)들은 픽셀 내의 샘플링 트랜지스터(Tsamp)를 이용하여 픽셀 내의 구동 트랜지스터(Td)의 전류(ITD) 또는 유기발광다이오드(OLED)의 전류(IOLED)를 입력받는다. 소스 드라이브 IC(30)들은 구동 트랜지스터(Td)의 전류(ITD)로부터 구동 트랜지스터(Td)의 문턱전압을 산출할 수 있고, 구동 트랜지스터(Td)의 문턱전압에 따른 보상 데이터 값을 산출할 수 있다. 또한, 소스 드라이브 IC(30)들은 유기발광다이오드(OLED)의 전류(IOLED)에 따른 보상 데이터 값을 산출할 수 있다. 소스 드라이브 IC(30)들은 구동 트랜지스터(Td)의 문턱전압에 따른 보상 데이터 값, 또는 유기발광다이오드(OLED)의 전류(IOLED)에 따른 보상 데이터 값에 따라 데이터 전압을 변조하여 표시패널(10)의 데이터 라인(DL)들에 공급한다. 이에 대한 자세한 설명은 도 8을 결부하여 후술한다.In addition, referring to FIG. 3, the source drive ICs 30 may use the sampling transistor Tsamp in the pixel, the current I TD of the driving transistor Td in the pixel, or the current I OLED of the organic light emitting diode OLED. ) Is inputted. The source drive ICs 30 may calculate the threshold voltage of the driving transistor Td from the current I TD of the driving transistor Td and calculate a compensation data value according to the threshold voltage of the driving transistor Td. have. In addition, the source drive ICs 30 may calculate a compensation data value according to the current I OLED of the organic light emitting diode OLED. The source drive ICs 30 may modulate the data voltage according to the compensation data value according to the threshold voltage of the driving transistor Td or the compensation data value according to the current I OLED of the organic light emitting diode OLED to display the display panel 10. Supply to the data lines DL). Detailed description thereof will be described later with reference to FIG. 8.

스캔 구동회로는 타이밍 콘트롤러(20)와 표시패널(10)의 게이트 라인들 사이에 접속된 레벨 쉬프터(Level Shifter)(40), 게이트 라인들과 연결되어 각 픽셀의 스캔 트랜지스터(Tscan)를 제어하는 쉬프트 레지스터(50)를 구비한다. 레벨 쉬프터(40)는 타이밍 콘트롤러(20)로부터 입력되는 게이트 쉬프트 클럭들(GCLKs)의 TTL(Transistor-Transistor- Logic) 로직 레벨 전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 레벨 쉬프팅한다. 쉬프트 레지스터(50)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭들(GCLKs)에 맞추어 쉬프트시키고, 게이트 라인들에 순차적으로 스캔 펄스(SP)를 출력시킨다.The scan driving circuit is connected to the level shifter 40 and the gate lines connected between the timing controller 20 and the gate lines of the display panel 10 to control the scan transistor Tscan of each pixel. The shift register 50 is provided. The level shifter 40 level shifts the TTL logic level voltages of the gate shift clocks GCLKs input from the timing controller 20 to the gate high voltage VGH and the gate low voltage VGL. do. The shift register 50 shifts the gate start pulse GSP according to the gate shift clocks GCLKs, and sequentially outputs the scan pulse SP to the gate lines.

스캔 구동회로는 샘플링 펄스 라인(SPL)들과 연결되어 각 픽셀의 샘플링 트랜지스터(Tsam)에 샘플링 펄스(SMP)를 공급하는 도시하지 않은 샘플링 구동부를 더 포함할 수 있다. 도시하지 않은 샘플링 구동부는 샘플링 펄스 라인(SPL)을 통해 각 픽셀의 샘플링 트랜지스터(Tsam)를 제어하는 샘플링 펄스(SMP)를 출력한다.The scan driving circuit may further include a sampling driver (not shown) connected to the sampling pulse lines SPL to supply the sampling pulse SMP to the sampling transistor Tsam of each pixel. The sampling driver not shown outputs the sampling pulse SMP for controlling the sampling transistor Tsam of each pixel through the sampling pulse line SPL.

스캔 펄스 스위칭 회로(60)는 쉬프트 레지스터(50)의 출력단과 액티브 영역(10a)의 게이트 라인들 사이에 위치한다. 스캔 펄스 스위칭 회로(60)는 쉬프트 레지스터(50)로부터 출력되는 스캔 펄스(SP)를 타이밍 콘트롤러(20)의 제어 하에 선택적으로 차단한다. 스캔 펄스 스위칭 회로(60)에 대한 자세한 설명은 도 3을 결부하여 후술한다.The scan pulse switching circuit 60 is positioned between the output terminal of the shift register 50 and the gate lines of the active region 10a. The scan pulse switching circuit 60 selectively blocks the scan pulse SP output from the shift register 50 under the control of the timing controller 20. A detailed description of the scan pulse switching circuit 60 will be described later with reference to FIG. 3.

쉬프트 레지스터(50)와 스캔 펄스 스위칭 회로(60)는 GIP(Gate Drive-IC In Panel) 방식으로 표시패널(10)의 하부 기판상에 직접 형성된다. 쉬프트 레지스터(50)와 스캔 펄스 스위칭 회로(60)는 TAB 방식으로 표시패널(10)의 게이트 라인들과 타이밍 콘트롤러(20) 사이에 연결될 수도 있다. GIP 방식에서, 레벨 쉬프터(40)는 PCB(80) 상에 실장되고, 쉬프트 레지스터(50)와 스캔 펄스 스위칭 회로(60)는 표시패널(10)의 하부기판 상에 형성될 수 있다. 또한, PCB(80) 상에는 전원부(70)가 실장될 수 있으며, 전원부(70)는 표시패널(10)에 유기발광다이오드(OLED)를 구동하기 위한 전원전압(VDD)을 공급하고, 스위치를 통해 유기발광다이오드(OLED)의 캐소드 전극에 제1 샘플링 전압(Vsamp1)을 공급하며, 스위치를 통해 샘플링 라인에 제2 샘플링 전압(Vsamp2)을 공급한다.The shift register 50 and the scan pulse switching circuit 60 are directly formed on the lower substrate of the display panel 10 by a gate drive-IC in panel (GIP) method. The shift register 50 and the scan pulse switching circuit 60 may be connected between the gate lines of the display panel 10 and the timing controller 20 in a TAB manner. In the GIP method, the level shifter 40 may be mounted on the PCB 80, and the shift register 50 and the scan pulse switching circuit 60 may be formed on the lower substrate of the display panel 10. In addition, the power supply unit 70 may be mounted on the PCB 80, and the power supply unit 70 supplies a power supply voltage VDD for driving the organic light emitting diode OLED to the display panel 10 and through a switch. The first sampling voltage Vsamp1 is supplied to the cathode of the organic light emitting diode OLED, and the second sampling voltage Vsamp2 is supplied to the sampling line through a switch.

타이밍 콘트롤러(20)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 외부의 호스트 컴퓨터로부터 디지털 비디오 데이터(RGB)를 입력 받는다. 타이밍 콘트롤러(20)는 호스트 컴퓨터로부터 입력되는 디지털 비디오 데이터들(RGB)을 소스 드라이브 IC(30)들로 전송한다. The timing controller 20 receives digital video data (RGB) from an external host computer through an interface such as a low voltage differential signaling (LVDS) interface and a transition minimized differential signaling (TMDS) interface. The timing controller 20 transmits digital video data RGB input from the host computer to the source drive ICs 30.

타이밍 콘트롤러(20)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 호스트 컴퓨터로부터 수직 동기신호, 수평 동기신호, 데이터 인에이블(Data Enable) 신호, 메인 클럭 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(20)는 호스트 컴퓨터로부터의 타이밍 신호를 기준으로 데이터 구동회로, 스캔 구동회로, 및 스위치 브록(60)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동회로의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호, 스캔 펄스 스위칭 회로의 동작 타이밍을 제어하기 위한 스캔 펄스 스위칭 회로(60) 타이밍 제어신호, 및 소스 드라이브 IC(30)들의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.The timing controller 20 receives timing signals such as a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, a main clock, and the like from a host computer through an LVDS or TMDS interface receiving circuit. The timing controller 20 generates timing control signals for controlling the operation timing of the data driving circuit, the scan driving circuit, and the switch block 60 based on the timing signal from the host computer. The timing control signals include a scan timing control signal for controlling an operation timing of the scan driving circuit, a scan pulse switching circuit 60 timing control signal for controlling an operation timing of the scan pulse switching circuit, and an operation of the source drive ICs 30. And a data timing control signal for controlling the timing and polarity of the data voltage.

스캔 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭들(GCLKs), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 쉬프트 레지스터(50)에 입력되어 쉬프트 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭들(GCLKs)은 레벨 쉬프터(40)에 입력되어 레벨 쉬프팅된 후에 쉬프트 레지스터(50)에 입력되며, 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호로 이용된다. 게이트 출력 인에이블 신호(GOE)는 쉬프트 레지스터(50)의 출력 타이밍을 제어한다. The scan timing control signal includes a gate start pulse GSP, gate shift clocks GCLKs, a gate output enable signal GOE, and the like. The gate start pulse GSP is input to the shift register 50 to control the shift start timing. The gate shift clocks GCLKs are input to the level shifter 40, level shifted, and then input to the shift register 50, and are used as clock signals for shifting the gate start pulse GSP. The gate output enable signal GOE controls the output timing of the shift register 50.

스캔 펄스 스위칭 회로(60) 타이밍 제어신호는 스위칭 회로 출력 인에이블 신호(Switching Circuit Output Enable, SCOE), 및 스위치 회로 출력 인에이블 신호의 반전신호(SCOEB)를 포함한다. 스위칭 회로 출력 인에이블 신호(SCOE)는 게이트 출력 인에이블 신호(GOE)와 적어도 한 펄스 이상 동기된다. 스위칭 회로 출력 인에이블 신호(SCOE)와 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)는 스캔 펄스 스위칭 회로(60)에 입력된 스캔 펄스(SP)의 액티브 영역(10a)으로의 출력을 선택적으로 차단한다. 이에 대한 자세한 설명은 도 9 및 도 10을 결부하여 후술한다.The scan pulse switching circuit 60 timing control signal includes a switching circuit output enable signal (SCOE), and an inverted signal SCOEB of the switch circuit output enable signal. The switching circuit output enable signal SCOE is synchronized with at least one pulse with the gate output enable signal GOE. The switching circuit output enable signal SCOE and the inversion signal SCOEB of the switching circuit output enable signal selectively output the scan pulse SP input to the scan pulse switching circuit 60 to the active region 10a. Block it. Detailed description thereof will be described later with reference to FIGS. 9 and 10.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이브 IC(30)들의 쉬프트 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC(30)들 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성을 제어한다. 타이밍 콘트롤러(20)과 소스 드라이브 IC(30)들 사이의 데이터 전송 인터페이스가 mini LVDS 인터페이스라면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.The data timing control signal includes a source start pulse (SSP), a source sampling clock (SSC), a polarity control signal (Polarity, POL), a source output enable signal (Source Output Enable, SOE), and the like. It includes. The source start pulse SSP controls the shift start timing of the source drive ICs 30. The source sampling clock SSC is a clock signal that controls the sampling timing of data in the source drive ICs 30 based on the rising or falling edge. The polarity control signal POL controls the polarity of the data voltages output from the source drive ICs. If the data transfer interface between the timing controller 20 and the source drive ICs 30 is a mini LVDS interface, the source start pulse SSP and the source sampling clock SSC may be omitted.

도 3 내지 도 5는 본 발명의 제1 실시예로서, 스캔 펄스 스위칭 회로(60), 픽셀(10b)의 회로, 및 전류패스를 보여주는 도면이다. 도 3 내지 도 5를 참조하면, 제n(n은 자연수) 스캔 펄스 스위칭 회로(60)는 제n 쉬프트 레지스터로부터 출력되는 제n 스캔펄스(SPn)를 선택적으로 차단한다. 즉, 제n 스캔 펄스 스위칭 회로(60)는 제n 게이트 라인(GLn)에 제n 스캔 펄스(SPn)를 출력하거나, 게이트 하이 전압(VGH)을 출력한다.3 to 5 show a scan pulse switching circuit 60, a circuit of the pixel 10b, and a current path as a first embodiment of the present invention. 3 to 5, the nth (n is a natural number) scan pulse switching circuit 60 selectively blocks the nth scan pulse SPn output from the nth shift register. That is, the n th scan pulse switching circuit 60 outputs the n th scan pulse SPn or the gate high voltage VGH to the n th gate line GLn.

도 3 내지 도 5를 참조하면, 제n 스캔 펄스 스위칭 회로(60)는 제1 트랜지스터(M1), 및 제2 트랜지스터(M2)를 포함한다. 제n 스캔 펄스 스위칭 회로(60)에서, 제1 트랜지스터(M1)의 게이트 전극은 스위칭 회로 출력 인에이블 신호(SCOE)의 출력단과 연결되고, 소스 전극은 제n 쉬프트 레지스터의 출력단과 연결되며, 드레인 전극은 제n 게이트 라인(GLn)과 연결된다. 제2 트랜지스터(M2)의 게이트 전극은 스위칭 회로 출력 인에이블 신호의 반전 신호(SCOEB)의 출력단과 연결되고, 소스 전극은 게이트 하이 전압(VGH)과 연결되며, 드레인 전극은 제n 게이트 라인(GLn)과 연결된다.3 to 5, the nth scan pulse switching circuit 60 includes a first transistor M1 and a second transistor M2. In the nth scan pulse switching circuit 60, the gate electrode of the first transistor M1 is connected to the output terminal of the switching circuit output enable signal SCOE, the source electrode is connected to the output terminal of the nth shift register, and the drain The electrode is connected to the nth gate line GLn. The gate electrode of the second transistor M2 is connected to the output terminal of the inverted signal SCOEB of the switching circuit output enable signal, the source electrode is connected to the gate high voltage VGH, and the drain electrode is the nth gate line GLn. ).

제n 스캔 펄스 스위칭 회로(60)에서, 제1 트랜지스터(M1)는 로우 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)에 응답하여 턴-온되어, 제n 쉬프트 레지스터의 출력(SR_out(n))과 동기되는 제n 스캔 펄스(SPn)를 제n 게이트 라인(GLn)에 공급한다. 제2 트랜지스터(M2)는 로우 논리 전압의 게이트 출력 인에이블 신호의 반전 신호(GOEB)에 응답하여 턴-온되어, 게이트 하이 전압(VGH)을 제n 게이트 라인(GLn)에 공급한다.In the nth scan pulse switching circuit 60, the first transistor M1 is turned on in response to the switching circuit output enable signal SCOE of the low logic voltage, thereby outputting the nth shift register SR_out (n). The n th scan pulse SPn is synchronized to the n th gate line GLn. The second transistor M2 is turned on in response to the inversion signal GOEB of the gate output enable signal of the low logic voltage to supply the gate high voltage VGH to the nth gate line GLn.

제n 스캔 펄스 스위칭 회로(60)로부터 출력되는 제n 스캔 펄스(SPn), 또는 게이트 하이 전압(VGH)을 공급받는 픽셀(10b)은 스캔 트랜지스터(Tscan), 구동 트랜지스터(Td), 및 샘플링 트랜지스터(Tsamp) 등을 포함한다. 스캔 트랜지스터(Tscan)의 게이트 전극은 제n 게이트 라인(GLn)과 연결되고, 소스 전극은 제m(m은 자연수) 데이터 라인(DLm)과 연결되며, 드레인 전극은 N1 노드(N1)와 연결된다. 구동 트랜지스터(Td)의 게이트 전극은 N1 노드(N1)와 연결되고, 소스 전극은 전원전압배선(VDDL)에 연결되며, 드레인 전극은 N2 노드(N2)와 연결된다. 샘플링 트랜지스터(Tsamp)의 게이트 전극은 제n 샘플링 펄스라인(SPLn)과 연결되고, 소스 전극은 N2 노드(N2)와 연결되며, 드레인 전극은 제m 샘플링 라인(SLm)과 연결된다. 제m 샘플링 라인(SLm)은 제2 스위치(SW2)를 통해 제2 샘플링 전압(Vsamp2)과 연결된다. 제1 캐패시터(Cst1)는 N1 노드(N1)의 전압을 일정하게 유지한다.The pixel 10b supplied with the nth scan pulse SPn or the gate high voltage VGH output from the nth scan pulse switching circuit 60 may include a scan transistor Tscan, a driving transistor Td, and a sampling transistor. (Tsamp) and the like. The gate electrode of the scan transistor Tscan is connected to the nth gate line GLn, the source electrode is connected to the mth (m is a natural number) data line DLm, and the drain electrode is connected to the N1 node N1. . The gate electrode of the driving transistor Td is connected to the N1 node N1, the source electrode is connected to the power supply voltage wiring VDDL, and the drain electrode is connected to the N2 node N2. The gate electrode of the sampling transistor Tsamp is connected to the n th sampling pulse line SPLn, the source electrode is connected to the N2 node N2, and the drain electrode is connected to the m th sampling line SLm. The m th sampling line SLm is connected to the second sampling voltage Vsamp2 through the second switch SW2. The first capacitor Cst1 keeps the voltage of the N1 node N1 constant.

유기발광다이오드(OLED)의 제1 전극, 즉 애노드(Anode) 전극은 N2 노드(N2)와 연결되고, 유기발광다이오드(OLED)의 제2 전극, 즉 캐소드(Cathode) 전극은 그라운드 전압(GND), 또는 제1 샘플링 전압(Vsamp1)과 연결된다. 캐소드 전극은 그라운드 전압(GND), 또는 제1 샘플링 전압(Vsamp1)과 제1 스위치(SW1)를 통해 선택적으로 연결된다.The first electrode of the organic light emitting diode OLED, that is, the anode electrode is connected to the N2 node N2, and the second electrode of the organic light emitting diode OLED, that is, the cathode electrode is the ground voltage GND. Or is connected to the first sampling voltage Vsamp1. The cathode electrode is selectively connected to the ground voltage GND or the first sampling voltage Vsamp1 through the first switch SW1.

먼저, 도 3을 참조하여 본 발명의 제1 실시예로서, 일반 모드에서, 스캔 펄스 스위칭 회로(60), 픽셀(10b)의 회로, 및 전류패스를 설명한다. 이에 대하여는 도 6a, 및 도 6b를 결부하여 상세히 설명한다. 일반 모드는 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드(OLED)의 전류를 측정하지 않고, 픽셀들 각각이 정상적으로 영상을 표시하는 모드이다.First, with reference to FIG. 3, the scan pulse switching circuit 60, the circuit of the pixel 10b, and the current path in the normal mode will be described. This will be described in detail with reference to FIGS. 6A and 6B. The normal mode is a mode in which each pixel normally displays an image without measuring the current I TD passing through the driving transistor Td or the current of the organic light emitting diode OLED.

도 6a, 및 도 6b를 참조하면, 일반 모드에서, 제n 스캔 펄스 스위칭 회로(60)의 제1 트랜지스터(M1)의 게이트 전극에는 게이트 출력 인에이블 신호(GOE)와 동기되는 스위칭 회로 출력 인에이블 신호(SCOE)가 입력된다. 제2 트랜지스터(M2)의 게이트 전극에는 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)가 입력된다. 제1 트랜지스터(M1)가 로우 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)에 응답하여 턴-온되면, 제n 쉬프트 레지스터로부터 출력되는 제n 스캔 펄스(SPn)가 도 6b와 같이 제n 게이트 라인(GLn)으로 출력된다.6A and 6B, in the normal mode, the gate electrode of the first transistor M1 of the nth scan pulse switching circuit 60 has a switching circuit output enable synchronized with the gate output enable signal GOE. The signal SCOE is input. The inversion signal SCOEB of the switching circuit output enable signal is input to the gate electrode of the second transistor M2. When the first transistor M1 is turned on in response to the switching circuit output enable signal SCOE of the low logic voltage, the nth scan pulse SPn output from the nth shift register is the nth gate as shown in FIG. 6B. It is output to the line GLn.

도 3을 참조하면, 일반 모드에서, 픽셀(10b)의 스캔 트랜지스터(Tscan)는 로우 논리 전압의 제n 스캔 펄스(SPn)에 응답하여 턴-온되어, 제m 데이터 라인(DLm)의 데이터 전압을 N1 노드(N1)에 공급한다. 제1 캐패시터(Cst1)는 N1 노드(N1)의 전압을 일정하게 유지한다. 구동 트랜지스터(Td)는 게이트 전극에 인가된 데이터 전압의 레벨에 따라, 구동 트랜지스터(Td)를 통과하는 전류(ITD)의 양을 다르게 조절한다.Referring to FIG. 3, in the normal mode, the scan transistor Tscan of the pixel 10b is turned on in response to the nth scan pulse SPn of the low logic voltage, thereby causing the data voltage of the mth data line DLm. Is supplied to N1 node N1. The first capacitor Cst1 keeps the voltage of the N1 node N1 constant. The driving transistor Td differently adjusts the amount of current I TD passing through the driving transistor Td according to the level of the data voltage applied to the gate electrode.

일반 모드에서, 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드(OLED)의 전류를 측정하지 않기 때문에, 샘플링 트랜지스터(Tsamp)는 턴-온되지 않아야 한다. 따라서, 제n 샘플링 펄스라인(SPLn)에는 하이 논리 전압의 샘플링 펄스가 입력된다. 또한, 유기발광다이오드(OLED)의 캐소드 전극은 제1 스위치(SW1)를 통해 그라운드 전압(GND)과 연결된다. 결국, 샘플링 트랜지스터(Tsamp)가 턴-온되지 않기 때문에, 구동 트랜지스터(Td)를 통과한 전류(ITD)는 N2 노드를 거쳐 유기발광다이오드(OLED)의 애노드 전극으로 흐르게 되며, 유기발광다이오드(OLED)는 발광한다.In the normal mode, the sampling transistor Tsamp should not be turned on because it does not measure the current I TD passing through the driving transistor Td, or the current of the organic light emitting diode OLED. Therefore, a sampling pulse of a high logic voltage is input to the n th sampling pulse line SPLn. In addition, the cathode of the organic light emitting diode OLED is connected to the ground voltage GND through the first switch SW1. As a result, since the sampling transistor Tsamp is not turned on, the current I TD passing through the driving transistor Td flows through the N2 node to the anode electrode of the organic light emitting diode OLED, and the organic light emitting diode ( OLED) emits light.

두 번째로, 도 4를 참조하여 본 발명의 제1 실시예로서, 구동 트랜지스터를 통과한 전류를 샘플링하는 샘플링 모드에서, 스캔 펄스 스위칭 회로, 및 픽셀의 회로, 및 전류패스를 설명한다. 이에 대하여는 도 7a, 및 도 7b를 결부하여 상세히 설명한다. 샘플링 모드는 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드(OLED)의 전류를 측정하는 모드이다.Secondly, as a first embodiment of the present invention with reference to FIG. 4, the scan pulse switching circuit, the circuit of the pixel, and the current path in the sampling mode for sampling the current passing through the driving transistor will be described. This will be described in detail with reference to FIGS. 7A and 7B. The sampling mode is a mode for measuring the current I TD passing through the driving transistor Td or the current of the organic light emitting diode OLED.

도 7a, 및 도 7b를 참조하면, 샘플링 모드에서, 제n 스캔 펄스 스위칭 회로(60)의 제1 트랜지스터(M1)의 게이트 전극에는 게이트 출력 인에이블 신호(GOE)와 적어도 한 펄스 이상 동기되는 스위칭 회로 출력 인에이블 신호(SCOE)가 입력된다. 예를 들어, 도 7a 및 도 7b에서와 같이, 스위칭 회로 출력 인에이블 신호(SCOE)는 게이트 출력 인에이블 신호(GOE)의 세 번째 펄스 구간만 동기될 수 있다. 제2 트랜지스터(M2)의 게이트 전극에는 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)가 입력된다.7A and 7B, in the sampling mode, switching in which the gate electrode of the first transistor M1 of the nth scan pulse switching circuit 60 is synchronized with the gate output enable signal GOE for at least one pulse or more. The circuit output enable signal SCOE is input. For example, as shown in FIGS. 7A and 7B, the switching circuit output enable signal SCOE may be synchronized only with the third pulse period of the gate output enable signal GOE. The inversion signal SCOEB of the switching circuit output enable signal is input to the gate electrode of the second transistor M2.

제n 쉬프트 레지스터로부터 출력되는 스캔 펄스(SPn)가 스위칭 회로 출력 인에이블 신호(SCOE)와 동기되는 경우, 제n 스캔 펄스 스위칭 회로(60)는 제n 스캔 펄스(SPn)를 도 7b와 같이 제n 게이트 라인(GLn)으로 출력한다. 도 7a 및 도 7b에서, 제1, 제2, 및 제4 쉬프트 레지스터로부터 출력되는 제1, 제2, 제4 스캔 펄스(SP1, SP2, SP4)은 스위칭 회로 출력 인에이블 신호(SCOE)와 동기되지 않지만, 제3 쉬프트 레지스터로부터 출력되는 제3 스캔 펄스(SP3)은 스위칭 회로 출력 인에이블 신호(SCOE)와 동기된다. When the scan pulse SPn output from the nth shift register is synchronized with the switching circuit output enable signal SCOE, the nth scan pulse switching circuit 60 stores the nth scan pulse SPn as shown in FIG. 7B. Output to n gate line GLn. 7A and 7B, the first, second, and fourth scan pulses SP1, SP2, and SP4 output from the first, second, and fourth shift registers are synchronized with the switching circuit output enable signal SCOE. Although not, the third scan pulse SP3 output from the third shift register is synchronized with the switching circuit output enable signal SCOE.

제1, 제2, 및 제4 스캔 펄스 스위칭 회로(60)의 제1 트랜지스터(M1)는 하이 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)로 인해 턴-온되지 않으나, 제2 트랜지스터(M2)는 로우 논리 전압의 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)에 응답하여 턴-온된다. 따라서, 제1, 제2, 및 제4 스캔 펄스 스위칭 회로(60)들 각각은 게이트 하이 전압(VGH)을 제1, 제2, 및 제4 게이트 라인(GL1, GL2, GL4)들 각각에 공급한다.The first transistor M1 of the first, second, and fourth scan pulse switching circuits 60 is not turned on due to the switching logic output enable signal SCOE of the high logic voltage, but the second transistor M2 is not turned on. ) Is turned on in response to the inversion signal SCOEB of the switching circuit output enable signal of the low logic voltage. Thus, each of the first, second, and fourth scan pulse switching circuits 60 supplies a gate high voltage VGH to each of the first, second, and fourth gate lines GL1, GL2, GL4. do.

제3 스캔 펄스 스위칭 회로(60)의 제1 트랜지스터(M1)는 로우 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)에 응답하여 턴-온되나, 제2 트랜지스터(M2)는 하이 논리 전압의 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)로 인해 턴-온되지 않는다. 따라서, 제3 스캔 펄스 스위칭 회로(60)는 제3 쉬프트 레지스터로부터 출력되는 제3 스캔 펄스(SP3)를 제3 게이트 라인(GL3)에 공급한다.The first transistor M1 of the third scan pulse switching circuit 60 is turned on in response to the switching circuit output enable signal SCOE of the low logic voltage, but the second transistor M2 is switching of the high logic voltage. It is not turned on due to the inverted signal SCOEB of the circuit output enable signal. Therefore, the third scan pulse switching circuit 60 supplies the third scan pulse SP3 output from the third shift register to the third gate line GL3.

결국, 본 발명은 제n 스캔 펄스 스위칭 회로(60)에 입력되는 스위칭 회로 출력 인에이블 신호(SCOE)를 조정함으로써, 스캔 펄스를 출력하고자 하는 게이트 라인에만 스캔 펄스를 출력할 수 있고, 이로 인해 임의의 픽셀의 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드(OLED)의 전류(IOLED)를 측정할 수 있다. 스캔 펄스를 출력하고자 하는 게이트 라인은 하나 이상으로 선택될 수 있고, 임의의 픽셀도 하나 이상으로 선택될 수 있다.As a result, according to the present invention, by adjusting the switching circuit output enable signal SCOE input to the nth scan pulse switching circuit 60, the scan pulse can be output only to the gate line to which the scan pulse is to be output. The current I TD passing through the driving transistor Td of the pixel or the current I OLED of the organic light emitting diode OLED may be measured. One or more gate lines to output scan pulses may be selected, and any pixel may be selected to one or more.

도 4를 참조하면, 구동 트랜지스터(Td)를 통과한 전류(ITD)를 측정하는 샘플링 모드에서, 스캔 펄스 스위칭 회로(60)는 제n 게이트 라인(GLn)에 제n 스캔 펄스(SPn)를 출력한다. 픽셀(10b)의 스캔 트랜지스터(Tscan)는 로우 논리 전압의 제n 스캔 펄스(SPn)에 응답하여 턴-온되어, 제m 데이터 라인(DLm)의 데이터 전압을 N1 노드(N1)에 공급한다. 제1 캐패시터(Cst1)는 N1 노드(N1)의 전압을 일정하게 유지한다. 구동 트랜지스터(Td)는 게이트 전극에 인가된 데이터 전압의 레벨에 따라, 구동 트랜지스터(Td)를 통과하는 전류(ITD)의 양을 다르게 조절한다.Referring to FIG. 4, in the sampling mode in which the current I TD passing through the driving transistor Td is measured, the scan pulse switching circuit 60 applies the nth scan pulse SPn to the nth gate line GLn. Output The scan transistor Tscan of the pixel 10b is turned on in response to the nth scan pulse SPn of the low logic voltage to supply the data voltage of the mth data line DLm to the N1 node N1. The first capacitor Cst1 keeps the voltage of the N1 node N1 constant. The driving transistor Td differently adjusts the amount of current I TD passing through the driving transistor Td according to the level of the data voltage applied to the gate electrode.

구동 트랜지스터(Td)를 통과한 전류(ITD)를 측정하는 샘플링 모드에서, 구동 트랜지스터(Td)를 통과한 전류(ITD)를 측정하여야 하므로, 샘플링 트랜지스터(Tsamp)는 턴-온되어야 한다. 또한, 유기발광다이오드(OLED)의 캐소드 전극은 제1 스위치(SW1)를 통해 제1 샘플링 전압(Vsamp1)과 연결된다. 제1 샘플링 전압(Vsamp1)을 유기발광다이오드(OLED)의 애노드 전극의 전압보다 같거나 높게 설정함으로써, 유기발광다이오드(OLED)는 턴-오프된다. 결국, 유기발광다이오드(OLED)가 턴-온되지 않기 때문에, 구동 트랜지스터(Td)를 통과한 전류(ITD)는 N2 노드(N2)를 거쳐 샘플링 트랜지스터(Tsamp)로 공급된다. 샘플링 트랜지스터(Tsamp)가 로우 논리 전압의 제n 샘플링 펄스에 응답하여 턴-온되면, 구동 트랜지스터(Td)를 통과한 전류(ITD)는 샘플링 트랜지스터를 통해 제m 샘플링 라인(SLm)으로 흐르게 된다. 제m 샘플링 라인(SLm)은 소스 드라이브 IC(30)들과 연결되어 있으며, 소스 드라이브 IC(30)는 제m 샘플링 라인(SLm)의 전류를 측정하고, 측정된 전류 값으로부터 구동 트랜지스터(Td)의 문턱전압을 산출한다. 구동 트랜지스터(Td)의 문턱전압을 이용한 소스 드라이브 IC(30)에 대하여는 도 13을 결부하여 후술한다.In the sampling mode for measuring a current (I TD) which has passed through the driving transistor (Td), it should measure a current (I TD) through the drive transistor (Td), the sampling transistor (Tsamp) is turned to be ON. In addition, the cathode of the organic light emitting diode OLED is connected to the first sampling voltage Vsamp1 through the first switch SW1. The organic light emitting diode OLED is turned off by setting the first sampling voltage Vsamp1 equal to or higher than the voltage of the anode electrode of the organic light emitting diode OLED. As a result, since the organic light emitting diode OLED is not turned on, the current I TD passing through the driving transistor Td is supplied to the sampling transistor Tsamp via the N2 node N2. When the sampling transistor Tsamp is turned on in response to the n th sampling pulse of the low logic voltage, the current I TD passing through the driving transistor Td flows through the sampling transistor to the m th sampling line SLm. . The m th sampling line SLm is connected to the source drive ICs 30, and the source drive IC 30 measures the current of the m th sampling line SLm and drives the driving transistor Td from the measured current value. Calculate the threshold voltage of. The source drive IC 30 using the threshold voltage of the driving transistor Td will be described later with reference to FIG. 13.

세 번째로, 도 5를 참조하여 본 발명의 제1 실시예로서, 유기발광다이오드(OLED)의 전류(IOLED)를 샘플링하는 샘플링 모드에서, 스캔 펄스 스위칭 회로, 및 픽셀의 회로, 및 전류패스를 설명한다. 샘플링 모드는 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드(OLED)의 전류를 측정하는 모드이다. 도 5의 스캔 펄스 스위칭 회로(60)에 대한 설명은 도 7a, 및 도 7b를 결부하여 앞에서 설명한 바와 같다.Third, as a first embodiment of the present invention with reference to FIG. 5, in the sampling mode for sampling the current I OLED of the organic light emitting diode OLED, a scan pulse switching circuit, a circuit of pixels, and a current path. Explain. The sampling mode is a mode for measuring the current I TD passing through the driving transistor Td or the current of the organic light emitting diode OLED. The description of the scan pulse switching circuit 60 of FIG. 5 is as described above with reference to FIGS. 7A and 7B.

도 5를 참조하면, 유기발광다이오드(OLED)의 전류(IOLED)를 측정하는 샘플링 모드에서, 스캔 펄스 스위칭 회로(60)는 제n 게이트 라인(GLn)에 게이트 하이 전압(VGH)을 출력한다. 픽셀(10b)의 스캔 트랜지스터(Tscan)는 제n 게이트 라인(GLn)의 게이트 하이 전압(VGH)으로 인해 턴-온되지 않는다. 따라서, 구동 트랜지스터(Td)의 게이트 전극에는 데이터 전압이 인가되지 않으므로, 구동 트랜지스터(Td)는 턴-온되지 않는다.Referring to FIG. 5, in the sampling mode in which the current I OLED of the organic light emitting diode OLED is measured, the scan pulse switching circuit 60 outputs the gate high voltage VGH to the nth gate line GLn. . The scan transistor Tscan of the pixel 10b is not turned on due to the gate high voltage VGH of the nth gate line GLn. Therefore, since no data voltage is applied to the gate electrode of the driving transistor Td, the driving transistor Td is not turned on.

유기발광다이오드(OLED)의 전류(IOLED)를 측정하는 샘플링 모드에서는 유기발광다이오드(OLED)의 전류(IOLED)를 측정하여야 하므로, 샘플링 트랜지스터(Tsamp)는 턴-온되어야 한다. 또한, 유기발광다이오드(OLED)의 캐소드 전극은 제1 스위치(SW1)를 통해 그라운드 전압(GND)과 연결되고, 제m 샘플링 라인(SLm)은 제2 스위치(SW2)를 통해 제2 샘플링 전압(Vsamp2)과 연결된다. 제2 샘플링 전압(Vsamp2)은 유기발광다이오드(OLED)를 턴-온시킬 수 있는 문턱전압 이상의 전압으로, 그라운드 전압(GND) 내지 전원전압(VDD) 사이의 전압으로 설정될 수 있다.In the sampling mode in which the current I OLED of the organic light emitting diode OLED is measured, the sampling transistor Tsamp should be turned on because the current I OLED of the organic light emitting diode OLED should be measured. In addition, the cathode of the organic light emitting diode OLED is connected to the ground voltage GND through the first switch SW1, and the m th sampling line SLm is connected to the second sampling voltage through the second switch SW2. Vsamp2). The second sampling voltage Vsamp2 is a voltage equal to or greater than a threshold voltage at which the organic light emitting diode OLED is turned on and may be set as a voltage between the ground voltage GND and the power supply voltage VDD.

샘플링 트랜지스터(Tsamp)가 로우 논리 전압의 제n 샘플링 펄스에 응답하여 턴-온되면, 제2 샘플링 전압(Vsamp2)이 유기발광다이오드(OLED)의 애노드 전극에 인가되므로, 유기발광다이오드(OLED)는 발광한다. 제m 샘플링 라인(SLm)은 소스 드라이브 IC(30)들과 연결되어 있으므로, 소스 드라이브 IC(30)는 제m 샘플링 라인(SLm)의 전류를 측정함으로써, 유기발광다이오드(OLED)의 전류(IOLED)를 측정할 수 있다. 유기발광다이오드(OLED)의 전류(IOLED)를 이용한 소스 드라이브 IC(30)의 데이터 보상에 대하여는 도 13을 결부하여 후술한다.When the sampling transistor Tsamp is turned on in response to the n th sampling pulse of the low logic voltage, the second sampling voltage Vsamp2 is applied to the anode electrode of the organic light emitting diode OLED, so that the organic light emitting diode OLED is It emits light. Since the m th sampling line SLm is connected to the source drive ICs 30, the source drive IC 30 measures the current of the m th sampling line SLm, whereby the current I of the organic light emitting diode OLED is measured. OLED ) can be measured. Data compensation of the source drive IC 30 using the current I OLED of the organic light emitting diode OLED will be described later with reference to FIG. 13.

다만, 도 3 내지 도 5의 제n 스캔 펄스 스위칭 회로(60)의 제1 트랜지스터(M1)가 턴-온될 때, 게이트 전극에는 스위칭 회로 출력 인에이블 신호(GOE)가 입력되고, 소스 전극에는 제n 스캔 펄스(SPn)가 입력된다. 이때, 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 간에 전압 차가 없으므로, 제1 트랜지스터(M1)의 특성에 의해, 제n 스캔 펄스 스위칭 회로(60)에서 출력되는 제n 스캔 펄스(SPn)가 딜레이(Delay)되고 전압 강하되는 문제가 발생한다. 이하에서, 이러한 문제점을 개선한 본 발명의 제2 실시예에 따른 스캔 펄스 스위칭 회로(60)를 포함한 표시장치에 대하여 설명한다.However, when the first transistor M1 of the n th scan pulse switching circuit 60 of FIGS. 3 to 5 is turned on, the switching circuit output enable signal GOE is input to the gate electrode, and the source electrode is provided to the source electrode. n scan pulse SPn is input. At this time, since there is no voltage difference between the gate electrode and the source electrode of the first transistor M1, the nth scan pulse SPn output from the nth scan pulse switching circuit 60 is changed by the characteristics of the first transistor M1. There is a problem of delay and voltage drop. Hereinafter, a display device including the scan pulse switching circuit 60 according to the second embodiment of the present invention which solves such a problem will be described.

도 8 내지 도 10은 본 발명의 제2 실시예로서, 스캔 펄스 스위칭 회로(60), 픽셀(10b)의 회로, 및 전류패스를 보여주는 도면이다. 도 8 내지 도 10을 참조하면, 제n 스캔 펄스 스위칭 회로(60)은 제n 쉬프트 레지스터로부터 출력되는 스캔 펄스(SP)를 선택적으로 차단한다. 즉, 제n 스캔 펄스 스위칭 회로(60)는 제n 게이트 라인(GLn)에 제n 스캔 펄스(SPn) 또는 게이트 하이 전압(VGH)을 출력한다.8 to 10 show a scan pulse switching circuit 60, a circuit of the pixel 10b, and a current path as a second embodiment of the present invention. 8 to 10, the n th scan pulse switching circuit 60 selectively blocks the scan pulse SP output from the n th shift register. That is, the n th scan pulse switching circuit 60 outputs the n th scan pulse SPn or the gate high voltage VGH to the n th gate line GLn.

도 8 내지 도 10을 참조하면, 제n 스캔 펄스 스위칭 회로(60)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 및 제4 트랜지스터(M4) 등을 포함한다. 제1 트랜지스터(M1)의 게이트 전극은 N3 노드(N3)와 연결되고, 소스 전극은 제n 쉬프트 레지스터의 출력단과 연결되며, 드레인 전극은 제n 게이트 라인(GLn)과 연결된다. 제2 트랜지스터(M2)의 게이트 전극은 스위칭 회로 출력 인에이블 신호의 반전 신호(SCOEB)의 출력단과 연결되고, 소스 전극은 게이트 하이 전압(VGH)과 연결되며, 드레인 전극은 제n 게이트 라인(GLn)과 연결된다. 제3 트랜지스터(M3)의 게이트 전극은 스위칭 회로 출력 인에이블 신호(SCOE)의 출력단과 연결되고, 소스 전극은 게이트 로우 전압(VGL)과 연결되며, 드레인 전극은 N3 노드(N3)와 연결된다. 제4 트랜지스터(M4)의 게이트 전극은 스위칭 회로 출력 인에이블 신호의 반전 신호(SCOEB)의 출력단과 연결되고, 소스 전극은 N3 노드(N3)와 연결되며, 드레인 전극은 게이트 하이 전압(VGH)과 연결된다. 제2 캐패시터(Cst2)는 N3 노드(N3)의 전압을 일정하게 유지한다.8 to 10, the nth scan pulse switching circuit 60 may include a first transistor M1, a second transistor M2, a third transistor M3, a fourth transistor M4, and the like. do. The gate electrode of the first transistor M1 is connected to the N3 node N3, the source electrode is connected to the output terminal of the nth shift register, and the drain electrode is connected to the nth gate line GLn. The gate electrode of the second transistor M2 is connected to the output terminal of the inverted signal SCOEB of the switching circuit output enable signal, the source electrode is connected to the gate high voltage VGH, and the drain electrode is the nth gate line GLn. ). The gate electrode of the third transistor M3 is connected to the output terminal of the switching circuit output enable signal SCOE, the source electrode is connected to the gate low voltage VGL, and the drain electrode is connected to the N3 node N3. The gate electrode of the fourth transistor M4 is connected to the output terminal of the inverted signal SCOEB of the switching circuit output enable signal, the source electrode is connected to the N3 node N3, and the drain electrode is connected to the gate high voltage VGH. Connected. The second capacitor Cst2 keeps the voltage of the N3 node N3 constant.

제3 트랜지스터(M3)는 로우 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)에 응답하여 턴-온되어, N3 노드(N3)를 게이트 로우 전압(VGL)으로 방전시킨다. 제1 트랜지스터(M1)는 N3 노드(N3)의 게이트 로우 전압(VGL)에 응답하여 턴-온되어, 제n 쉬프트 레지스터로부터 출력되는 제n 스캔 펄스(SPn)를 제n 게이트 라인(GLn)에 공급한다.The third transistor M3 is turned on in response to the switching circuit output enable signal SCOE of the low logic voltage to discharge the N3 node N3 to the gate low voltage VGL. The first transistor M1 is turned on in response to the gate low voltage VGL of the N3 node N3 to transfer the nth scan pulse SPn output from the nth shift register to the nth gate line GLn. Supply.

제2 트랜지스터(M2)는 로우 논리 전압의 스위칭 회로 출력 인에이블 신호의 반전 신호(SCOEB)에 응답하여 턴-온되어, 게이트 하이 전압(VGH)을 제n 게이트 라인(GLn)에 공급한다. 제4 트랜지스터(M4)는 로우 논리 전압의 스위칭 회로 출력 인에이블 신호의 반전 신호(SCOEB)에 응답하여 턴-온되어, N3 노드(N3)를 게이트 하이 전압(VGH)으로 충전시킨다.The second transistor M2 is turned on in response to the inverted signal SCOEB of the switching circuit output enable signal of the low logic voltage to supply the gate high voltage VGH to the nth gate line GLn. The fourth transistor M4 is turned on in response to the inversion signal SCOEB of the switching circuit output enable signal of the low logic voltage to charge the N3 node N3 to the gate high voltage VGH.

먼저, 도 8을 참조하여 본 발명의 제2 실시예로서, 일반 모드에서, 스캔 펄스 스위칭 회로(60), 픽셀(10b)의 회로, 및 전류패스를 설명한다. 이에 대하여는 도 6a, 및 도 6b를 결부하여 상세히 설명한다.First, with reference to FIG. 8, the scan pulse switching circuit 60, the circuit of the pixel 10b, and the current path in the normal mode will be described. This will be described in detail with reference to FIGS. 6A and 6B.

도 6a, 및 도 6b를 참조하면, 일반 모드에서, 제n 스캔 펄스 스위칭 회로(60)의 제3 트랜지스터(M3)의 게이트 전극에는 게이트 출력 인에이블 신호(GOE)와 동기되는 스위칭 회로 출력 인에이블 신호(SCOE)가 입력된다. 제2 및 제4 트랜지스터(M2, M4)의 게이트 전극에는 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)가 입력된다. 제3 트랜지스터(M3)가 로우 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)에 응답하여 턴-온되면, N3 노드(N3)는 게이트 로우 전압(VGL)로 방전된다. N3 노드(N3)가 게이트 로우 전압(VGL)으로 방전되므로, 제1 트랜지스터(M1)가 게이트 로우 전압(VGL)에 응답하여 턴-온된다. 따라서, 제n 쉬프트 레지스터로부터 출력되는 제n 스캔 펄스(SPn)가 도 6b와 같이 제n 게이트 라인(GLn)으로 출력된다.6A and 6B, in the normal mode, the gate electrode of the third transistor M3 of the nth scan pulse switching circuit 60 has a switching circuit output enable synchronized with the gate output enable signal GOE. The signal SCOE is input. The inversion signal SCOEB of the switching circuit output enable signal is input to the gate electrodes of the second and fourth transistors M2 and M4. When the third transistor M3 is turned on in response to the switching circuit output enable signal SCOE of the low logic voltage, the N3 node N3 is discharged to the gate low voltage VGL. Since the N3 node N3 is discharged to the gate low voltage VGL, the first transistor M1 is turned on in response to the gate low voltage VGL. Therefore, the n th scan pulse SPn output from the n th shift register is output to the n th gate line GLn as shown in FIG. 6B.

도 8의 픽셀(10b)의 회로에 대한 설명은 도 3에서 설명한 바와 같다.Description of the circuit of the pixel 10b of FIG. 8 is as described with reference to FIG. 3.

두 번째로, 도 9를 참조하여 본 발명의 제2 실시예로서, 구동 트랜지스터를 통과한 전류를 샘플링하는 샘플링 모드에서, 스캔 펄스 스위칭 회로, 및 픽셀의 회로, 및 전류패스를 설명한다. 이에 대하여는 도 7a, 및 도 7b를 결부하여 상세히 설명한다. Secondly, as a second embodiment of the present invention with reference to FIG. 9, the scan pulse switching circuit, the circuit of the pixel, and the current path in the sampling mode for sampling the current passing through the driving transistor will be described. This will be described in detail with reference to FIGS. 7A and 7B.

도 7a, 및 도 7b를 참조하면, 샘플링 모드에서, 제n 스캔 펄스 스위칭 회로(60)의 제3 트랜지스터(M3)의 게이트 전극에는 게이트 출력 인에이블 신호(GOE)와 적어도 한 펄스 이상 동기되는 일부 구간이 동기되는 스위칭 회로 출력 인에이블 신호(SCOE)가 입력된다. 제2, 및 제4 트랜지스터(M2, M4)의 게이트 전극에는 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)가 입력된다. 제3 트랜지스터(M3)가 로우 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)에 응답하여 턴-온되면, N3 노드(N3)는 게이트 로우 전압(VGL)으로 방전된다. N3 노드(N3)가 게이트 로우 전압(VGL)으로 방전되므로, 제1 트랜지스터(M1)가 게이트 로우 전압(VGL)에 응답하여 턴-온된다. 따라서, 제n 쉬프트 레지스터로부터 출력되는 제n 스캔 펄스(SPn)가 도 7b와 같이 제n 게이트 라인(GLn)으로 출력된다.7A and 7B, in the sampling mode, the gate electrode of the third transistor M3 of the nth scan pulse switching circuit 60 is partially synchronized with at least one pulse with the gate output enable signal GOE. The switching circuit output enable signal SCOE in which the section is synchronized is input. The inversion signal SCOEB of the switching circuit output enable signal is input to the gate electrodes of the second and fourth transistors M2 and M4. When the third transistor M3 is turned on in response to the switching circuit output enable signal SCOE of the low logic voltage, the N3 node N3 is discharged to the gate low voltage VGL. Since the N3 node N3 is discharged to the gate low voltage VGL, the first transistor M1 is turned on in response to the gate low voltage VGL. Therefore, the n th scan pulse SPn output from the n th shift register is output to the n th gate line GLn as shown in FIG. 7B.

예를 들어, 도 7a 및 도 7b에서와 같이 스위칭 회로 출력 인에이블 신호(SCOE)는 게이트 출력 인에이블 신호(GOE)의 세 번째 펄스 구간만 동기되는 경우를 살펴본다. 제1, 제2, 및 제4 쉬프트 레지스터로부터 출력되는 제1, 제2, 및 제4 스캔 펄스(SP1, SP2, SP4)는 스위칭 회로 출력 인에이블 신호(SCOE)와 동기되지 않지만, 제3 쉬프트 레지스터로부터 출력되는 제3 스캔 펄스(SP3)는 스위칭 회로 출력 인에이블 신호(SCOE)와 동기된다.For example, as shown in FIGS. 7A and 7B, the switching circuit output enable signal SCOE is only synchronized with the third pulse section of the gate output enable signal GOE. The first, second, and fourth scan pulses SP1, SP2, SP4 output from the first, second, and fourth shift registers are not synchronized with the switching circuit output enable signal SCOE, but have a third shift. The third scan pulse SP3 output from the register is synchronized with the switching circuit output enable signal SCOE.

제1, 제2, 및 제4 스캔 펄스 스위칭 회로(60)의 제3 트랜지스터(M3)는 하이 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)로 인해 턴-온되지 않으나, 제2, 및 제4 트랜지스터(M2, M4)는 로우 논리 전압의 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)에 응답하여 턴-온된다. 제4 트랜지스터(M4)가 턴-온되면, N3 노드(N3)가 게이트 하이 전압(VGH)으로 충전되므로, 제1 트랜지스터(M1)의 게이트 전극에 게이트 하이 전압(VGH)이 인가되기 때문에 턴-온되지 않는다. 또한, 제2 트랜지스터(M2)가 턴-온되므로, 제1, 제2, 및 제4 스캔 펄스 스위칭 회로(60)들 각각은 게이트 하이 전압(VGH)을 제1, 제2, 및 제4 게이트 라인(GL1, GL2, GL4)들 각각에 공급한다.The third transistor M3 of the first, second, and fourth scan pulse switching circuits 60 is not turned on due to the switching logic output enable signal SCOE of the high logic voltage, The four transistors M2 and M4 are turned on in response to the inversion signal SCOEB of the switching circuit output enable signal of the low logic voltage. When the fourth transistor M4 is turned on, since the N3 node N3 is charged to the gate high voltage VGH, the gate high voltage VGH is applied to the gate electrode of the first transistor M1. It is not on. In addition, since the second transistor M2 is turned on, each of the first, second, and fourth scan pulse switching circuits 60 sets the gate high voltage VGH to the first, second, and fourth gates. Supply to each of the lines GL1, GL2, GL4.

제3 스캔 펄스 스위칭 회로(60)의 제3 트랜지스터(M3)는 로우 논리 전압의 스위칭 회로 출력 인에이블 신호(SCOE)에 응답하여 턴-온되나, 제2, 및 제4 트랜지스터(M2, M4)는 하이 논리 전압의 스위칭 회로 출력 인에이블 신호의 반전신호(SCOEB)로 인해 턴-온되지 않는다. 제3 트랜지스터(M3)가 턴-온되면, N3 노드(N3)가 게이트 로우 전압(VGL)으로 방전되므로, 제1 트랜지스터(M1)의 게이트 전극은 게이트 로우 전압(VGL)에 응답하여 턴-온된다. 따라서, 제3 스캔 펄스 스위칭 회로(60)는 제3 쉬프트 레지스터로부터 출력되는 제3 스캔 펄스(SP3)를 제3 게이트 라인(GL3)에 공급한다.The third transistor M3 of the third scan pulse switching circuit 60 is turned on in response to the switching circuit output enable signal SCOE of the low logic voltage, but the second and fourth transistors M2 and M4 are turned on. Is not turned on due to the inverted signal SCOEB of the switching circuit output enable signal of the high logic voltage. When the third transistor M3 is turned on, since the N3 node N3 is discharged to the gate low voltage VGL, the gate electrode of the first transistor M1 is turned on in response to the gate low voltage VGL. do. Therefore, the third scan pulse switching circuit 60 supplies the third scan pulse SP3 output from the third shift register to the third gate line GL3.

결국, 본 발명은 제n 스캔 펄스 스위칭 회로(60)에 입력되는 스위칭 회로 출력 인에이블 신호(SCOE)를 조정함으로써, 스캔 펄스를 출력하고자 하는 게이트 라인에만 스캔 펄스를 출력할 수 있고, 이로 인해 임의의 픽셀의 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드(OLED)의 전류(IOLED)를 측정할 수 있다. 스캔 펄스를 출력하고자 하는 게이트 라인은 하나 이상으로 선택될 수 있고, 임의의 픽셀도 하나 이상으로 선택될 수 있다.As a result, according to the present invention, by adjusting the switching circuit output enable signal SCOE input to the nth scan pulse switching circuit 60, the scan pulse can be output only to the gate line to which the scan pulse is to be output. The current I TD passing through the driving transistor Td of the pixel or the current I OLED of the organic light emitting diode OLED may be measured. One or more gate lines to output scan pulses may be selected, and any pixel may be selected to one or more.

도 9의 픽셀(10b)의 회로에 대한 설명은 도 4에서 설명한 바와 같다.Description of the circuit of the pixel 10b of FIG. 9 is as described with reference to FIG. 4.

세 번째, 도 10을 참조하여 본 발명의 제2 실시예로서, 유기발광다이오드(OLED)의 전류(IOLED)를 샘플링하는 샘플링 모드에서, 스캔 펄스 스위칭 회로, 및 픽셀의 회로, 및 전류패스를 설명한다. 샘플링 모드는 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드(OLED)의 전류를 측정하는 모드이다. 도 10의 스캔 펄스 스위칭 회로(60)에 대한 설명은 도 7a, 및 도 7b를 결부하여 앞에서 설명한 바와 같다.Third, as a second embodiment of the present invention with reference to FIG. 10, in the sampling mode for sampling the current I OLED of the organic light emitting diode OLED, a scan pulse switching circuit, a circuit of a pixel, and a current path are used. Explain. The sampling mode is a mode for measuring the current I TD passing through the driving transistor Td or the current of the organic light emitting diode OLED. The description of the scan pulse switching circuit 60 of FIG. 10 is as described above with reference to FIGS. 7A and 7B.

도 10의 픽셀(10b)의 회로에 대한 설명은 도 5에서 설명한 바와 같다.Description of the circuit of the pixel 10b of FIG. 10 is as described with reference to FIG. 5.

도 11은 본 발명의 제1 및 제2 실시예에 따른 스캔 펄스 스위칭 회로(60)의 출력 파형을 나타내는 파형도이다. 도 11을 참조하면, 본 발명의 제1 실시예의 출력 파형(W1)은 목표 로우 논리 전압인 게이트 로우 전압(VGL)까지 떨어지지 않는다. 또한, 실험한 바에 의하면, 본 발명의 제1 실시예의 출력 파형(W1)은 게이트 로우 전압의 90%(90% Voltage of VGL)까지 떨어지는데 대략 830.57ns이 걸린다. 본 발명의 제2 실시예의 출력 파형(W2)은 게이트 로우 전압(VGL)까지 떨어진다. 또한, 본 발명의 제2 실시예의 출력 파형(W2)은 게이트 로우 전압의 90%(90% Voltage of VGL)까지 떨어지는데 대략 306.27ns가 걸린다. 따라서, 본 발명의 제2 실시예의 출력 파형(W2)은 딜레이(delay)가 개선됨을 알 수 있다.11 is a waveform diagram showing an output waveform of the scan pulse switching circuit 60 according to the first and second embodiments of the present invention. Referring to FIG. 11, the output waveform W1 of the first embodiment of the present invention does not fall to the gate low voltage VGL which is the target low logic voltage. Further, experiments show that the output waveform W1 of the first embodiment of the present invention takes approximately 830.57ns to drop to 90% of the gate low voltage (90% Voltage of VGL). The output waveform W2 of the second embodiment of the present invention drops to the gate low voltage VGL. In addition, the output waveform W2 of the second embodiment of the present invention takes approximately 306.27ns to drop to 90% (90% Voltage of VGL) of the gate low voltage. Therefore, it can be seen that the delay of the output waveform W2 of the second embodiment of the present invention is improved.

도 12는 본 발명의 제1 및 제2 실시예에 따른 스캔 펄스 스위칭 회로(60)의 입력 스캔 펄스와 출력 스캔 펄스의 차이를 보여주는 파형도이다. 도 12를 참조하면, 본 발명의 제1 실시예의 입력 및 출력 파형의 차이(G1)가 2V 내외로 발생한다. 본 발명의 제2 실시예의 입력 및 출력 파형의 차이(G2)는 거의 없다. 따라서, 본 발명의 제2 실시예의 출력 파형(W2)은 전압 강하가 발생하지 않고, 출력 파형(W2)과 입력 파형이 거의 동일함을 알 수 있다.12 is a waveform diagram showing a difference between an input scan pulse and an output scan pulse of the scan pulse switching circuit 60 according to the first and second embodiments of the present invention. Referring to FIG. 12, the difference G1 between the input and output waveforms of the first embodiment of the present invention occurs around 2V. There is almost no difference G2 between the input and output waveforms of the second embodiment of the present invention. Accordingly, it can be seen that the output waveform W2 of the second embodiment of the present invention does not generate a voltage drop, and the output waveform W2 and the input waveform are almost the same.

도 11과 도 12를 종합해 보면, 본 발명의 제2 실시예의 스캔 펄스 스위칭 회로(60)는 입력 파형과 동일한 출력 파형을 출력한다. 또한, 본 발명의 제2 실시예의 스캔 펄스 스위칭 회로(60)는 딜레이(Delay)가 없고, 전압 강하 없는 스캔 펄스(SP)를 게이트 라인(GL)들에 출력한다.11 and 12, the scan pulse switching circuit 60 of the second embodiment of the present invention outputs the same output waveform as the input waveform. In addition, the scan pulse switching circuit 60 of the second embodiment of the present invention outputs a scan pulse SP without a delay and without a voltage drop to the gate lines GL.

도 13은 본 발명의 실시예에 따른 데이터 드라이브 IC를 상세히 나타내는 블록도이다. 본 발명의 데이터 드라이브 IC(30)에 대하여는 도 2 내지 도 5를 결부하여 상세히 설명한다.13 is a block diagram illustrating in detail a data drive IC according to an embodiment of the present invention. The data drive IC 30 of the present invention will be described in detail with reference to Figs.

본 발명의 데이터 드라이브 IC(30)는 보상 제어부(31), 룩-업 테이블(32), 전류 측정부(33), 및 아날로그 변환부(34) 등을 구비한다. 전류 측정부(33)는 샘플링 라인(SL)과 연결되어 샘플링 라인(SL)의 전류를 측정한다. 전류 측정부(33)는 샘플링 라인(SL)에서 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드의 전류(IOLED)를 측정할 수 있다.The data drive IC 30 of the present invention includes a compensation controller 31, a look-up table 32, a current measuring unit 33, an analog converter 34, and the like. The current measuring unit 33 is connected to the sampling line SL to measure the current of the sampling line SL. The current measuring unit 33 may measure the current I TD passing through the driving transistor Td or the current I OLED of the organic light emitting diode in the sampling line SL.

먼저, 전류 측정부(33)는 픽셀에 공급된 2개 이상의 다른 데이터 전압에 따라 2개 이상의 다른 구동 트랜지스터(Td)를 통과한 전류(ITD)를 측정할 수 있다. 전류 측정부(33)는 2개 이상의 다른 구동 트랜지스터(Td)를 통과한 전류(ITD)로부터 구동 트랜지스터(Td)의 문턱전압을 산출해내는 도시하지 않은 문턱전압 산출부를 포함할 수 있다. 전류 측정부(33)는 산출된 문턱전압에 따른 보상 데이터 값이 저장되어 있는 룩-업 테이블(32)로 문턱전압을 출력한다. 룩-업 테이블(32)에는 실험에 의해 미리 정해진 구동 트랜지스터(Td)의 문턱전압에 따른 보상 데이터 값이 저장되어 있다. 룩-업 테이블(32)은 전류 측정부(33)로부터 구동 트랜지스터(Td)의 문턱전압을 입력받고, 해당 어드레스에 저장된 보상 데이터 값을 보상 제어부(31)로 출력한다.First, the current measuring unit 33 may measure the current I TD passing through two or more different driving transistors Td according to two or more different data voltages supplied to the pixel. The current measuring unit 33 may include a threshold voltage calculator (not shown) for calculating the threshold voltage of the driving transistor Td from the current I TD passing through two or more other driving transistors Td. The current measuring unit 33 outputs the threshold voltage to the look-up table 32 in which the compensation data value according to the calculated threshold voltage is stored. The look-up table 32 stores a compensation data value according to a threshold voltage of the driving transistor Td predetermined by an experiment. The look-up table 32 receives the threshold voltage of the driving transistor Td from the current measuring unit 33 and outputs the compensation data value stored at the corresponding address to the compensation controller 31.

두 번째로, 전류 측정부(33)는 유기발광다이오드의 전류(IOLED)에 따른 보상 데이터 값이 저장되어 있는 룩-업 테이블(32)로 유기발광다이오드의 전류(IOLED)를 출력한다. 룩-업 테이블(32)에는, 유기발광다이오드(OLED)의 애노드 전극에 제2 샘플링 전압(Vsamp2)이 연결되고, 캐소드 전극에 그라운드 전압(GND)이 연결되었을 때, 실험에 의해 미리 정해진 유기발광다이오드의 전류(IOLED)에 따른 보상 데이터 값이 저장되어 있다. 룩-업 테이블(32)은 전류 측정부(33)로부터 유기발광다이오드의 전류(IOLED)를 입력받고, 해당 어드레스에 저장된 보상 데이터 값을 보상 제어부(31)로 출력한다.Second, the current measuring unit 33 outputs the current I OLED of the organic light emitting diode to the look-up table 32 in which a compensation data value corresponding to the current I OLED of the organic light emitting diode is stored. When the second sampling voltage Vsamp2 is connected to the anode electrode of the OLED and the ground voltage GND is connected to the cathode of the look-up table 32, the organic light emission predetermined by experiment is determined. The compensation data value according to the current I OLED of the diode is stored. The look-up table 32 receives the current I OLED of the organic light emitting diode from the current measuring unit 33, and outputs the compensation data value stored at the address to the compensation controller 31.

보상 제어부(31)는 타이밍 컨트롤러(20)로부터 입력되는 RGB 데이터(RGB)에 보상 데이터 값을 반영한 RGB 데이터(RGB')를 아날로그 변환부(34)로 출력한다. 아날로그 변환부(34)는 보상 데이터 값을 반영한 디지털 RGB 데이터(RGB')를 아날로그 데이터 전압으로 변환하여 데이터 라인(DL)들로 출력한다.The compensation controller 31 outputs the RGB data RGB 'reflecting the compensation data value to the RGB converter RGB input from the timing controller 20 to the analog converter 34. The analog converter 34 converts the digital RGB data RGB 'reflecting the compensation data value into an analog data voltage and outputs them to the data lines DL.

다만, 구동 트랜지스터(Td)를 통과한 전류(ITD), 또는 유기발광다이오드(OLED)의 전류(IOLED)를 측정하는 경우, 소스 드라이브 IC(30)는 보상하지 않은 데이터 전압을 데이터 라인(DL)들로 출력한다.However, when measuring the current I TD passing through the driving transistor Td or the current I OLED of the organic light emitting diode OLED, the source drive IC 30 may not compensate for the data voltage (data line). Output in DL).

상기 트랜지스터들은 P 타입 MOS-FET으로 구현된 경우를 예시한 것이고, 상기 게이트 로우 전압(VGL)이 상기 트랜지스터들을 턴-온시키는 활성화 전압이고, 상기 게이트 하이 전압(VGH)이 상기 트랜지스터들을 턴-오프시키는 비활성화 전압이다. 또한, 상기 로우 논리 전압의 전압 레벨은 게이트 로우 전압(VGL)과 같고, 상기 하이 논리 전압의 전압 레벨은 게이트 하이 전압(VGH)과 같다. 나아가, 상기 트랜지스터들은 N 타입 MOS-FET으로 구현될 수도 있으며, 이때 상기 게이트 하이 전압(VGH)이 상기 트랜지스터들을 턴-온시키는 활성화 전압이 된다.The transistors exemplify a case of implementing a P-type MOS-FET, wherein the gate low voltage VGL is an activation voltage for turning on the transistors, and the gate high voltage VGH turns off the transistors. Is an inactive voltage. In addition, the voltage level of the low logic voltage is equal to the gate low voltage VGL, and the voltage level of the high logic voltage is equal to the gate high voltage VGH. Furthermore, the transistors may be implemented as an N-type MOS-FET, where the gate high voltage VGH becomes an activation voltage for turning on the transistors.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

10: 표시패널 10a: 액티브 영역
10b: 픽셀 20: 타이밍 컨트롤러
30: 소스 드라이브 IC 31: 전류 측정부
32: 룩-업 테이블 33: 보상 제어부
34: 아날로그 변환부 40: 레벨 쉬프터
50: 쉬프트 레지스터 60: 스캔 펄스 스위칭 회로
70: 전원부 80: PCB
10: display panel 10a: active area
10b: pixel 20: timing controller
30: source drive IC 31: current measurement unit
32: look-up table 33: compensation control unit
34: analog converter 40: level shifter
50: shift register 60: scan pulse switching circuit
70: power supply 80: PCB

Claims (18)

스위칭 회로 출력 인에이블 신호의 펄스에 응답하여 스캔 구동부로부터 출력되는 스캔 펄스의 활성화 전압을 게이트 라인에 공급하는 제1 트랜지스터; 및
스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 스캔 펄스의 비활성화 전압을 상기 게이트 라인에 공급하는 제2 트랜지스터를 포함하고,
상기 스위칭 회로 출력 인에이블 신호는 게이트 출력 인에이블 신호와 적어도 한 펄스 이상 동기되는 것을 특징으로 하는 스캔 펄스 스위칭 회로.
A first transistor configured to supply an activation voltage of a scan pulse output from the scan driver to the gate line in response to a pulse of the switching circuit output enable signal; And
A second transistor configured to supply an inactive voltage of the scan pulse to the gate line in response to a pulse of an inversion signal of a switching circuit output enable signal,
And the switching circuit output enable signal is synchronized with at least one pulse with a gate output enable signal.
제1 노드의 전압에 응답하여 스캔 구동부로부터 출력되는 스캔 펄스의 활성화 전압을 게이트 라인에 공급하는 제1 트랜지스터;
스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 스캔 펄스의 비활성화 전압을 상기 게이트 라인에 공급하는 제2 트랜지스터;
상기 스위칭 회로 출력 인에이블 신호의 펄스에 응답하여 상기 제1 트랜지스터의 활성화 전압을 상기 제1 노드에 공급하는 제3 트랜지스터; 및
상기 스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 제1 트랜지스터의 비활성화 전압을 상기 제1 노드에 공급하는 제4 트랜지스터를 포함하고,
상기 스위칭 회로 출력 인에이블 신호는 게이트 출력 인에이블 신호와 적어도 한 펄스 이상 동기되는 것을 특징으로 하는 스캔 펄스 스위칭 회로.
A first transistor configured to supply an activation voltage of a scan pulse output from the scan driver to the gate line in response to a voltage of the first node;
A second transistor configured to supply an inactive voltage of the scan pulse to the gate line in response to a pulse of an inverted signal of a switching circuit output enable signal;
A third transistor configured to supply an activation voltage of the first transistor to the first node in response to a pulse of the switching circuit output enable signal; And
A fourth transistor configured to supply an inactive voltage of the first transistor to the first node in response to a pulse of an inversion signal of the switching circuit output enable signal,
And the switching circuit output enable signal is synchronized with at least one pulse with a gate output enable signal.
제 2 항에 있어서,
상기 스캔 구동부의 출력단과 상기 제1 노드 사이에 접속된 캐패시터를 더 포함하는 스캔 펄스 스위칭 회로.
The method of claim 2,
And a capacitor connected between the output terminal of the scan driver and the first node.
게이트 라인들과 데이터 라인들이 교차되고, 상기 교차된 영역에 형성된 다수의 픽셀들을 포함하는 액티브 영역;
상기 게이트 라인들에 순차적으로 스캔 펄스를 출력하는 스캔 구동부;
상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부; 및
상기 스캔 구동부와 상기 액티브 영역 사이에 위치하여 상기 스캔 펄스를 선택적으로 차단하는 스캔 펄스 스위칭 회로를 포함하고,
상기 스캔 펄스 스위칭 회로는,
스위칭 회로 출력 인에이블 신호의 펄스에 응답하여 스캔 구동부로부터 출력되는 스캔 펄스의 활성화 전압을 게이트 라인에 공급하는 제1 트랜지스터; 및
스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 스캔 펄스의 비활성화 전압을 상기 게이트 라인에 공급하는 제2 트랜지스터를 포함하고,
상기 스위칭 회로 출력 인에이블 신호는 게이트 출력 인에이블 신호와 적어도 한 펄스 이상 동기되는 것을 특징으로 하는 표시장치.
An active region intersecting gate lines and data lines and including a plurality of pixels formed in the intersected region;
A scan driver which sequentially outputs scan pulses to the gate lines;
A data driver supplying data voltages to the data lines; And
A scan pulse switching circuit positioned between the scan driver and the active region to selectively block the scan pulse;
The scan pulse switching circuit,
A first transistor configured to supply an activation voltage of a scan pulse output from the scan driver to the gate line in response to a pulse of the switching circuit output enable signal; And
A second transistor configured to supply an inactive voltage of the scan pulse to the gate line in response to a pulse of an inversion signal of a switching circuit output enable signal,
And the switching circuit output enable signal is synchronized with at least one pulse with a gate output enable signal.
제 4 항에 있어서,
상기 액티브 영역은,
상기 게이트 라인들과 나란한 샘플링 펄스 라인들; 및
상기 데이터 라인들과 나란한 샘플링 라인들을 더 포함하는 것을 특징으로 하는 표시장치.
The method of claim 4, wherein
The active region,
Sampling pulse lines parallel to the gate lines; And
And sampling lines parallel to the data lines.
제 5 항에 있어서,
상기 픽셀들 각각은,
상기 게이트 라인의 스캔 펄스의 활성화 전압에 응답하여 상기 데이터 라인으로부터 데이터 전압을 공급받는 스캔 트랜지스터;
상기 데이터 전압에 응답하여 상기 데이터 전압의 레벨에 따라 N2 노드에 공급되는 전류를 조절하는 구동 트랜지스터;
상기 N2 노드의 전류에 따라 발광되는 유기발광다이오드;
샘플링 펄스 라인의 샘플링 펄스의 활성화 전압에 응답하여 턴-온되어 상기 N2 노드의 전류를 샘플링 라인으로 공급하는 샘플링 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
The method of claim 5, wherein
Each of the pixels,
A scan transistor configured to receive a data voltage from the data line in response to an activation voltage of a scan pulse of the gate line;
A driving transistor configured to adjust a current supplied to an N2 node according to the level of the data voltage in response to the data voltage;
An organic light emitting diode that emits light according to the current of the N2 node;
And a sampling transistor that is turned on in response to an activation voltage of a sampling pulse of a sampling pulse line to supply a current of the N2 node to a sampling line.
제 6 항에 있어서,
상기 유기발광다이오드의 애노드 전극은 상기 N2 노드와 연결되고, 캐소드 전극은 제1 스위치를 통해 그라운드 전압, 또는 상기 N2 노드의 전압보다 높은 제1 샘플링 전압과 연결되는 것을 특징으로 하는 표시장치.
The method according to claim 6,
And an anode electrode of the organic light emitting diode is connected to the N2 node, and a cathode electrode of the organic light emitting diode is connected to a ground voltage or a first sampling voltage higher than the voltage of the N2 node.
제 6 항에 있어서,
상기 샘플링 라인은 제2 스위치를 통해 상기 유기발광다이오드의 문턱전압 보다 높은 제2 샘플링 전압과 연결되는 것을 특징으로 하는 표시장치.
The method according to claim 6,
And the sampling line is connected to a second sampling voltage higher than a threshold voltage of the organic light emitting diode through a second switch.
제 6 항에 있어서,
상기 데이터 구동부는,
상기 샘플링 라인의 전류를 측정하는 전류 측정부;
측정된 상기 샘플링 라인의 전류로부터 상기 구동 트랜지스터의 문턱전압을 산출하는 문턱전압 산출부;
상기 문턱전압에 따른 보상 데이터 값을 저장하는 룩-업 테이블;
타이밍 콘트롤러로부터 출력되는 디지털 데이터에 상기 문턱전압에 따른 보상 데이터 값을 반영하는 보상 제어부; 및
상기 보상 제어부에서 보상된 디지털 데이터를 아날로그 데이터 전압으로 변환하여 상기 데이터 라인들로 출력하는 아날로그 컨버터를 포함하는 것을 특징으로 하는 표시장치.
The method according to claim 6,
The data driver may include:
A current measuring unit measuring a current of the sampling line;
A threshold voltage calculator configured to calculate a threshold voltage of the driving transistor from the measured current of the sampling line;
A look-up table storing a compensation data value according to the threshold voltage;
A compensation controller which reflects a compensation data value according to the threshold voltage to digital data output from a timing controller; And
And an analog converter which converts the digital data compensated by the compensation controller into an analog data voltage and outputs the analog data to the data lines.
제 6 항에 있어서,
상기 데이터 구동부는,
상기 샘플링 라인의 전류를 측정하는 전류 측정부;
측정된 상기 샘플링 라인의 전류에 따른 보상 데이터 값을 저장하는 룩-업 테이블;
타이밍 콘트롤러로부터 출력되는 디지털 데이터에 상기 유기발광다이오드의 전류에 따른 보상 데이터 값을 반영하는 보상 제어부; 및
상기 보상 제어부에서 보상된 디지털 데이터를 아날로그 데이터 전압으로 변환하여 출력하는 아날로그 변환부를 포함하는 것을 특징으로 하는 표시장치.
The method according to claim 6,
The data driver may include:
A current measuring unit measuring a current of the sampling line;
A look-up table for storing a compensation data value according to the measured current of the sampling line;
A compensation controller reflecting a compensation data value according to the current of the organic light emitting diode in digital data output from a timing controller; And
And an analog converter configured to convert the digital data compensated by the compensation controller into an analog data voltage and output the analog data voltage.
게이트 라인들과 데이터 라인들이 교차되고, 상기 교차된 영역에 형성된 다수의 픽셀들을 포함하는 액티브 영역;
상기 게이트 라인들에 순차적으로 스캔 펄스를 출력하는 스캔 구동부;
상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부
상기 스캔 구동부와 상기 액티브 영역 사이에 위치하여 상기 스캔 펄스를 선택적으로 차단하는 스캔 펄스 스위칭 회로를 포함하고,
제1 노드의 전압에 응답하여 스캔 구동부로부터 출력되는 스캔 펄스의 활성화 전압을 게이트 라인에 공급하는 제1 트랜지스터;
스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 스캔 펄스의 비활성화 전압을 상기 게이트 라인에 공급하는 제2 트랜지스터;
상기 스위칭 회로 출력 인에이블 신호의 펄스에 응답하여 상기 제1 트랜지스터의 활성화 전압을 상기 제1 노드에 공급하는 제3 트랜지스터; 및
상기 스위칭 회로 출력 인에이블 신호의 반전신호의 펄스에 응답하여 상기 제1 트랜지스터의 비활성화 전압을 상기 제1 노드에 공급하는 제4 트랜지스터를 포함하고,
상기 스위칭 회로 출력 인에이블 신호는 게이트 출력 인에이블 신호와 적어도 한 펄스 이상 동기되는 것을 특징으로 하는 표시장치.
An active region intersecting gate lines and data lines and including a plurality of pixels formed in the intersected region;
A scan driver which sequentially outputs scan pulses to the gate lines;
A data driver supplying a data voltage to the data lines
A scan pulse switching circuit positioned between the scan driver and the active region to selectively block the scan pulse;
A first transistor configured to supply an activation voltage of a scan pulse output from the scan driver to the gate line in response to a voltage of the first node;
A second transistor configured to supply an inactive voltage of the scan pulse to the gate line in response to a pulse of an inverted signal of a switching circuit output enable signal;
A third transistor configured to supply an activation voltage of the first transistor to the first node in response to a pulse of the switching circuit output enable signal; And
A fourth transistor configured to supply an inactive voltage of the first transistor to the first node in response to a pulse of an inversion signal of the switching circuit output enable signal,
And the switching circuit output enable signal is synchronized with at least one pulse with a gate output enable signal.
제 11 항에 있어서,
상기 스캔 펄스 스위칭 회로는 상기 스캔 구동부의 출력단과 상기 제1 노드 사이에 접속된 캐패시터를 더 포함하는 것을 특징으로 하는 표시장치.
The method of claim 11,
The scan pulse switching circuit further comprises a capacitor connected between the output terminal of the scan driver and the first node.
제 11 항에 있어서,
상기 액티브 영역은,
상기 게이트 라인들과 나란한 샘플링 펄스 라인들; 및
상기 데이터 라인들과 나란한 샘플링 라인들을 더 포함하는 것을 특징으로 하는 표시장치.
The method of claim 11,
The active region,
Sampling pulse lines parallel to the gate lines; And
And sampling lines parallel to the data lines.
제 11 항에 있어서,
상기 픽셀들 각각은,
상기 게이트 라인의 스캔 펄스의 활성화 전압에 응답하여 상기 데이터 라인으로부터 데이터 전압을 공급받는 스캔 트랜지스터;
상기 데이터 전압에 응답하여 상기 데이터 전압의 레벨에 따라 N2 노드에 공급되는 전류를 조절하는 구동 트랜지스터;
상기 N2 노드의 전류에 따라 발광되는 유기발광다이오드;
샘플링 펄스 라인의 샘플링 펄스의 활성화 전압에 응답하여 턴-온되어 상기 N2 노드의 전류를 샘플링 라인으로 공급하는 샘플링 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
The method of claim 11,
Each of the pixels,
A scan transistor configured to receive a data voltage from the data line in response to an activation voltage of a scan pulse of the gate line;
A driving transistor configured to adjust a current supplied to an N2 node according to the level of the data voltage in response to the data voltage;
An organic light emitting diode that emits light according to the current of the N2 node;
And a sampling transistor that is turned on in response to an activation voltage of a sampling pulse of a sampling pulse line to supply a current of the N2 node to a sampling line.
제 14 항에 있어서,
상기 유기발광다이오드의 애노드 전극은 상기 N2 노드와 연결되고, 캐소드 전극은 제1 스위치를 통해 그라운드 전압, 또는 상기 N2 노드의 전압보다 높은 제1 샘플링 전압과 연결되는 것을 특징으로 하는 표시장치.
15. The method of claim 14,
And an anode electrode of the organic light emitting diode is connected to the N2 node, and a cathode electrode of the organic light emitting diode is connected to a ground voltage or a first sampling voltage higher than the voltage of the N2 node.
제 14 항에 있어서,
상기 샘플링 라인은 제2 스위치를 통해 상기 유기발광다이오드의 문턱전압 보다 높은 제2 샘플링 전압과 선택적으로 연결되는 것을 특징으로 하는 표시장치.
15. The method of claim 14,
And the sampling line is selectively connected to a second sampling voltage higher than a threshold voltage of the organic light emitting diode through a second switch.
제 14 항에 있어서,
상기 데이터 구동부는,
상기 샘플링 라인의 전류를 측정하는 전류 측정부;
측정된 상기 샘플링 라인의 전류로부터 상기 구동 트랜지스터의 문턱전압을 산출하는 문턱전압 산출부;
상기 문턱전압에 따른 보상 데이터 값을 저장하는 룩-업 테이블;
타이밍 콘트롤러로부터 출력되는 디지털 데이터에 상기 문턱전압에 따른 보상 데이터 값을 반영하는 보상 제어부; 및
상기 보상 제어부에서 보상된 디지털 데이터를 아날로그 데이터 전압으로 변환하여 상기 데이터 라인들로 출력하는 아날로그 컨버터를 포함하는 것을 특징으로 하는 표시장치.
15. The method of claim 14,
The data driver may include:
A current measuring unit measuring a current of the sampling line;
A threshold voltage calculator configured to calculate a threshold voltage of the driving transistor from the measured current of the sampling line;
A look-up table storing a compensation data value according to the threshold voltage;
A compensation controller which reflects a compensation data value according to the threshold voltage to digital data output from a timing controller; And
And an analog converter which converts the digital data compensated by the compensation controller into an analog data voltage and outputs the analog data to the data lines.
제 14 항에 있어서,
상기 데이터 구동부는,
상기 샘플링 라인의 전류를 측정하는 전류 측정부;
측정된 상기 샘플링 라인의 전류에 따른 보상 데이터 값을 저장하는 룩-업 테이블;
타이밍 콘트롤러로부터 출력되는 디지털 데이터에 상기 유기발광다이오드의 전류에 따른 보상 데이터 값을 반영하는 보상 제어부; 및
상기 보상 제어부에서 보상된 디지털 데이터를 아날로그 데이터 전압으로 변환하여 출력하는 아날로그 변환부를 포함하는 것을 특징으로 하는 표시장치.
15. The method of claim 14,
The data driver may include:
A current measuring unit measuring a current of the sampling line;
A look-up table for storing a compensation data value according to the measured current of the sampling line;
A compensation controller reflecting a compensation data value according to the current of the organic light emitting diode in digital data output from a timing controller; And
And an analog converter configured to convert the digital data compensated by the compensation controller into an analog data voltage and output the analog data voltage.
KR1020100102914A 2010-10-21 2010-10-21 Scan pulse switching circuit and display device using the same KR101749751B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100102914A KR101749751B1 (en) 2010-10-21 2010-10-21 Scan pulse switching circuit and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102914A KR101749751B1 (en) 2010-10-21 2010-10-21 Scan pulse switching circuit and display device using the same

Publications (2)

Publication Number Publication Date
KR20120041453A true KR20120041453A (en) 2012-05-02
KR101749751B1 KR101749751B1 (en) 2017-06-22

Family

ID=46262527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102914A KR101749751B1 (en) 2010-10-21 2010-10-21 Scan pulse switching circuit and display device using the same

Country Status (1)

Country Link
KR (1) KR101749751B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040750A (en) * 2013-10-07 2015-04-15 엘지디스플레이 주식회사 Shift register
KR20150076028A (en) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 Organic light emitting diode display device and method of sensing driving characteristics thereof
KR20150114071A (en) * 2014-03-31 2015-10-12 엘지디스플레이 주식회사 Organic light emitting display device
KR101577909B1 (en) * 2014-09-05 2015-12-16 엘지디스플레이 주식회사 Degradation Sensing Method of Organic Light Emitting Display
US9343015B2 (en) 2013-07-24 2016-05-17 Samsung Display Co., Ltd. Organic light emitting display device including a sensing unit for compensating degradation and threshold voltage and driving method thereof
KR20170030133A (en) * 2015-09-08 2017-03-17 엘지디스플레이 주식회사 Power management integrated circuits, organic light emitting display and driving method thereof
KR20170062599A (en) * 2015-11-27 2017-06-08 엘지디스플레이 주식회사 Controller, organic light emitting display device, and the method for driving the same
KR20170065087A (en) * 2015-12-02 2017-06-13 엘지디스플레이 주식회사 Organic light emitting display device and method for driving organic light emitting display device
KR20180036850A (en) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 Organic light emitting display module, organic light emitting display device, and base voltage control system
CN105989794B (en) * 2015-01-29 2018-10-02 上海和辉光电有限公司 OLED display
CN111640393A (en) * 2020-06-30 2020-09-08 京东方科技集团股份有限公司 Driving method, driving circuit and display device
JP2021131564A (en) * 2014-09-05 2021-09-09 株式会社半導体エネルギー研究所 Light-emitting device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343015B2 (en) 2013-07-24 2016-05-17 Samsung Display Co., Ltd. Organic light emitting display device including a sensing unit for compensating degradation and threshold voltage and driving method thereof
KR20150040750A (en) * 2013-10-07 2015-04-15 엘지디스플레이 주식회사 Shift register
KR20150076028A (en) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 Organic light emitting diode display device and method of sensing driving characteristics thereof
KR20150114071A (en) * 2014-03-31 2015-10-12 엘지디스플레이 주식회사 Organic light emitting display device
KR101577909B1 (en) * 2014-09-05 2015-12-16 엘지디스플레이 주식회사 Degradation Sensing Method of Organic Light Emitting Display
JP2021131564A (en) * 2014-09-05 2021-09-09 株式会社半導体エネルギー研究所 Light-emitting device
CN105989794B (en) * 2015-01-29 2018-10-02 上海和辉光电有限公司 OLED display
KR20170030133A (en) * 2015-09-08 2017-03-17 엘지디스플레이 주식회사 Power management integrated circuits, organic light emitting display and driving method thereof
KR20170062599A (en) * 2015-11-27 2017-06-08 엘지디스플레이 주식회사 Controller, organic light emitting display device, and the method for driving the same
KR20170065087A (en) * 2015-12-02 2017-06-13 엘지디스플레이 주식회사 Organic light emitting display device and method for driving organic light emitting display device
KR20180036850A (en) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 Organic light emitting display module, organic light emitting display device, and base voltage control system
CN111640393A (en) * 2020-06-30 2020-09-08 京东方科技集团股份有限公司 Driving method, driving circuit and display device

Also Published As

Publication number Publication date
KR101749751B1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
KR101749751B1 (en) Scan pulse switching circuit and display device using the same
KR101720340B1 (en) Organic light emitting diode display device
US9865217B2 (en) Method of driving display panel and display apparatus
KR20190030422A (en) A display device having a level shifer
KR20160029488A (en) Shift register and display device using the sane
KR20150082901A (en) Display device
KR20160066636A (en) Display Panel having a Scan Driver and Method of Operating the Same
KR20110077109A (en) Shift register and display device using the same
KR20130019620A (en) Organic light emitting diode display device
KR20160077315A (en) Scan driver and display device using thereof
KR20170114023A (en) Scan driver and display apparatus having the same
KR20180066375A (en) Shift Register and Display Device Using the same
KR20120138924A (en) Organic light emitting diode display device
KR101834012B1 (en) Organic Light Emitting Diode Display Device
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
KR20140136254A (en) Scan Driver and Display Device Using the same
KR20120052638A (en) Organic light emitting diode display device
KR20190032959A (en) Shift Resiter and Organic Light Emitting Display having the Same
KR20170028000A (en) Display device and driving method of the same
KR20220087994A (en) Display device, driving circuit and driving method
KR20140131448A (en) Scan Driver and Display Device Using the same
US20170148407A1 (en) Display Device and Driving Method Thereof
CN118072645A (en) Display device, gate driving circuit and display driving method
KR102051389B1 (en) Liquid crystal display device and driving circuit thereof
KR102401065B1 (en) A display device having a power supplier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right