[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120029232A - Light emitting diode - Google Patents

Light emitting diode Download PDF

Info

Publication number
KR20120029232A
KR20120029232A KR1020100091197A KR20100091197A KR20120029232A KR 20120029232 A KR20120029232 A KR 20120029232A KR 1020100091197 A KR1020100091197 A KR 1020100091197A KR 20100091197 A KR20100091197 A KR 20100091197A KR 20120029232 A KR20120029232 A KR 20120029232A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
groove
layer
emitting device
Prior art date
Application number
KR1020100091197A
Other languages
Korean (ko)
Inventor
임우식
배정혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100091197A priority Critical patent/KR20120029232A/en
Publication of KR20120029232A publication Critical patent/KR20120029232A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device is provided to improve light extraction efficiency by increasing the surface area of a light emitting structure by forming a pattern structure and a groove on the surface of the light emitting structure. CONSTITUTION: A light emitting structure(120) comprises a first conductivity type semiconductor layer(122), an active layer(124), and a second conductivity type semiconductor layer(126). A first electrode(170) is formed on the first conductivity type semiconductor layer. A second electrode is formed on the second conductivity type semiconductor layer. One or more grooves are formed on the surface of the light emitting structure. A passivation layer(180) is arranged on a side surface of the light emitting structure.

Description

발광소자{Light emitting diode}Light emitting diodes

실시예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes or laser diodes using semiconductors of Group 3-5 or 2-6 compound semiconductor materials of semiconductors have various colors such as red, green, blue and ultraviolet rays due to the development of thin film growth technology and device materials. It is possible to realize efficient white light by using fluorescent materials or combining colors, and it has low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Has an advantage.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a white light emitting device that can replace a fluorescent light bulb or an incandescent bulb that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of a transmission module of an optical communication means and a liquid crystal display (LCD) display device. Applications are expanding to diode lighting devices, automotive headlights and traffic lights.

실시예는 발광소자의 광효율을 향상시키고자 하는 것이다.The embodiment is intended to improve the light efficiency of the light emitting device.

실시예는 제1도전성 반도체층과 활성층 및 제2 도전성 반도체층을 포함하는 발광구조물; 상기 제2 도전형 반도체층 상의 도전성 지지기판; 및 상기 제1 도전형 반도체층 상의 제1 전극을 포함하고, 상기 제1 도전형 반도체층의 표면에는 적어도 하나의 홈이 형성되고, 상기 홈에는 요철 구조가 구비된 발광소자를 제공한다.Embodiments include a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A conductive support substrate on the second conductive semiconductor layer; And a first electrode on the first conductive semiconductor layer, wherein at least one groove is formed on a surface of the first conductive semiconductor layer, and the groove has a concave-convex structure.

여기서, 상기 요철 구조는 PEC 식각으로 형성될 수 있다.Here, the uneven structure may be formed by PEC etching.

그리고, 상기 요철 구조는 상기 제1 도전형 반도체층의 표면에 포토닉 크리스탈(photo crystal)이 구비될 수 있다.In addition, the uneven structure may be provided with a photonic crystal (photo crystal) on the surface of the first conductivity type semiconductor layer.

그리고, 상기 홈이 형성되지 않은 제1 도전형 반도체층의 표면에 요철 구조가 구비될 수 있다.In addition, an uneven structure may be provided on a surface of the first conductive semiconductor layer in which the groove is not formed.

그리고, 상기 홈은 건식 식각으로 형성될 수 있다.The groove may be formed by dry etching.

그리고, 상기 홈은 단면적이 1.0 mm2 이하일 수 있다.In addition, the groove may have a cross-sectional area of 1.0 mm 2 or less.

그리고, 상기 요철은 단면적이 25 마이크로 미터 이내일 수 있다.In addition, the irregularities may have a cross-sectional area of less than 25 micrometers.

그리고, 상기 홈은 상기 제1 전극의 외부에 폐곡선을 이루며 형성될 수 있다.The groove may be formed in a closed curve on the outside of the first electrode.

그리고, 상기 제1 전극은 상기 홈이 형성되지 않은 제1 도전형 반도체층 상에 형성될 수 있다.The first electrode may be formed on the first conductivity type semiconductor layer in which the groove is not formed.

그리고, 상기 제1 전극은 폐곡선을 이루거나, 적어도 2개의 영역으로 나뉘어질 수 있다.The first electrode may form a closed curve or may be divided into at least two regions.

또한, 상기 홈의 단면은 원형, 다각형 및 선형 중 적어도 하나의 형상일 수 있다.In addition, the cross section of the groove may have a shape of at least one of a circle, a polygon, and a line.

실시예에 따른 발광소자는 발광구조물의 광흡수가 감소하여 소자의 광효율이 증가한다.In the light emitting device according to the embodiment, the light absorption of the light emitting structure is reduced, thereby increasing the light efficiency of the device.

도 1a 내지 도 1i는 발광소자의 일실시예의 제조공정을 나타낸 도면이고,
도 2a 및 2b는 발광소자의 다른 실시예들을 나타낸 도면이고,
도 3a 내지 도 3d는 발광소자의 평면도이고,
도 4는 도 1h의 홈과 요철 부분의 다른 실시예의 확대도이고,
도 5a 내지 도 5e는 발광소자의 다른 실시예의 제조공정을 나타낸 도면이고,
도 6은 발광소자 패키지의 일실시예를 나타낸 도면이다.
1A to 1I are views illustrating a manufacturing process of an embodiment of a light emitting device;
2a and 2b are views showing other embodiments of the light emitting device,
3A to 3D are plan views of the light emitting device,
4 is an enlarged view of another embodiment of the groove and the concave-convex portion of FIG. 1H;
5A to 5E are views illustrating a manufacturing process of another embodiment of the light emitting device;
6 is a view showing an embodiment of a light emitting device package.

이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the above embodiments, each layer (region), region, pattern or structures may be "on" or "under" the substrate, each layer (layer), region, pad or pattern. In the case of what is described as being formed, "on" and "under" include both being formed "directly" or "indirectly" through another layer. In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 1a 내지도 1g는 발광소자의 제1 실시예를 제조방법을 나타낸 도면이다.1A to 1G illustrate a method of manufacturing a first embodiment of a light emitting device.

도 1a에 도시된 바와 같이 기판(100)을 준비한다. 상기 기판(100)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(100) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.As shown in FIG. 1A, a substrate 100 is prepared. The substrate 100 may include a conductive substrate or an insulating substrate, for example, at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 3 . Can be used. An uneven structure may be formed on the substrate 100, but is not limited thereto. Impurities on the surface may be removed by wet cleaning the substrate 100.

그리고, 상기 기판(100) 상에 제1도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 형성할 수 있다.In addition, a light emitting structure 120 including a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126 may be formed on the substrate 100.

이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.In this case, a buffer layer (not shown) may be grown between the light emitting structure 120 and the substrate 100 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer may be formed of at least one of Group III-V compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but is not limited thereto.

또한, 상기 발광 구조물(120)은, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있다.In addition, the light emitting structure 120 may be grown by vapor deposition such as metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), and hydraulic vapor phase epitaxy (HVPE).

상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(122)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 122 may be implemented as a group III-V compound semiconductor doped with a first conductivity type dopant, and the first conductivity type semiconductor layer 122 is an N-type semiconductor layer. The first conductive dopant may be an N-type dopant and may include Si, Ge, Sn, Se, or Te, but is not limited thereto.

상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 122 may be formed of a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It may include. The first conductive semiconductor layer 122 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP. have.

상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductivity type semiconductor layer 122 may form an N-type GaN layer using a chemical vapor deposition method (CVD), molecular beam epitaxy (MBE), sputtering, or hydroxide vapor phase epitaxy (HVPE). . In addition, the first conductivity type semiconductor layer 122 includes a silane containing n-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon (Si) in the chamber. The gas SiH 4 may be injected and formed.

상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 124 has an energy band inherent in the active layer (light emitting layer) material because electrons injected through the first conductive semiconductor layer 122 and holes injected through the second conductive semiconductor layer 126 formed thereafter meet each other. It is a layer that emits light with energy determined by.

상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 124 may be formed of at least one of a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. For example, the active layer 124 may be formed by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form a multi-quantum well structure. It is not limited to this.

상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 124 is formed of one or more pair structures of InGaN / GaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs, / AlGaAs (InGaAs), GaP / AlGaP (InGaP). It may be, but is not limited to such. The well layer may be formed of a material having a lower band gap than the band gap of the barrier layer.

상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.A conductive cladding layer (not shown) may be formed on or under the active layer 124. The conductive clad layer may be formed of an AlGaN-based semiconductor, and may have a higher band gap than the band gap of the active layer 124.

상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive type semiconductor layer 126 is a second conductive type dopant is doped III-V compound semiconductor, for example -5, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤ And 1, 0 ≦ x + y ≦ 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, Ba, and the like as a P-type dopant.

상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductivity type semiconductor layer 126 is a bicetyl cyclone containing p-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and magnesium (Mg) in the chamber. Pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } may be injected to form a p-type GaN layer, but is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first conductive semiconductor layer 122 may be a P-type semiconductor layer, and the second conductive semiconductor layer 126 may be an N-type semiconductor layer. In addition, an N-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 126 when the semiconductor having a polarity opposite to that of the second conductive type, for example, the second conductive semiconductor layer is a P-type semiconductor layer. have. Accordingly, the light emitting structure 120 may be implemented as any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

그리고, 도 1b에 도시된 바와 같이 제2 도전형 반도체층(126) 상에 오믹층(130)을 약 200 옹스트롱의 두께로 적층한다.As shown in FIG. 1B, the ohmic layer 130 is stacked on the second conductive semiconductor layer 126 to a thickness of about 200 angstroms.

상기 오믹층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.The ohmic layer 130 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin (IGTO). oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZO (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt At least one of Au, Hf, and the like may be formed, and the material is not limited thereto. The ohmic layer 130 may be formed by sputtering or electron beam deposition.

그리고, 상기 오믹층(130) 상에 반사층(140)을 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(140)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.In addition, the reflective layer 140 may be formed on the ohmic layer 130 to a thickness of about 2,500 ounces. The reflective layer 140 may be formed of a metal layer including aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Pt, or Rh. have. Aluminum or silver may effectively reflect light generated from the active layer 124 to greatly improve the light extraction efficiency of the light emitting device.

그리고, 도 1c에 도시된 바와 같이 상기 반사층 상에 도전성 지지기판(160)을 형성할 수 있다.1C, a conductive support substrate 160 may be formed on the reflective layer.

상기 도전성 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The conductive support substrate 160 may be made of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al) or an alloy thereof. , Gold (Au), copper alloy (Cu Alloy), nickel (Ni-nickel), copper-tungsten (Cu-W), carrier wafers (e.g. GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.) may be optionally included. The conductive support substrate 160 may be formed using an electrochemical metal deposition method or a bonding method using a eutectic metal.

여기서, 상기 반사층(140)과 상기 도전성 지지기판(160)과의 결합을 위하여, 상기 반사층(140)이 결합층의 역할을 기능을 수행하거나, 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 결합층(150)을 형성할 수 있다.Here, in order to bond the reflective layer 140 and the conductive support substrate 160, the reflective layer 140 functions as a bonding layer, or gold (Au), tin (Sn), and indium (In). ), The bonding layer 150 may be formed of a material selected from the group consisting of aluminum (Al), silicon (Si), silver (Ag), nickel (Ni), and copper (Cu) or an alloy thereof.

그리고, 도 1d에 도시된 바와 같이, 상기 기판(100)을 분리한다.Then, as shown in Figure 1d, the substrate 100 is separated.

상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.The substrate 100 may be removed by a laser lift off (LLO) method using an excimer laser or the like, or may be a dry or wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 기판(100) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(100)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.For example, when the laser lift-off method focuses and irradiates excimer laser light having a predetermined wavelength toward the substrate 100, thermal energy is applied to the interface between the substrate 100 and the light emitting structure 120. As the interface is concentrated and separated into gallium and nitrogen molecules, separation of the substrate 100 occurs at a portion where the laser light passes.

그리고, 도 1e에 도시된 바와 같이 상기 제1 도전형 반도체층(122) 상에 홈을 형성하여 광 적출 효율을 향상시킨다.As shown in FIG. 1E, grooves are formed on the first conductivity-type semiconductor layer 122 to improve light extraction efficiency.

상기 홈은 제1 도전형 반도체층(122)의 일부가 식각되는데, 상기 활성층(124)과 제2 도전형 반도체층(126)의 일부까지 식각될 수도 있으며, 활성층(124)에서 발생한 빛이 발광소자 내부를 진행하는 거리를 줄일 수 있게 되며, 빛이 소자 내부에서 흡수 및 산란되는 양을 줄일 수 있다. 상기 홈(a)은 상기 제1 도전형 반도체층(122)의 일부가 식각되어 형성되므로, 상기 홈(a)의 높이는 상기 발광 구조물(120)의 표면보다 낮다.A portion of the first conductive semiconductor layer 122 is etched into the groove, and a portion of the active layer 124 and the second conductive semiconductor layer 126 may be etched, and light generated from the active layer 124 emits light. It is possible to reduce the distance to travel inside the device, and to reduce the amount of light absorbed and scattered inside the device. Since the groove a is formed by etching a portion of the first conductivity type semiconductor layer 122, the height of the groove a is lower than the surface of the light emitting structure 120.

즉, 종래의 발광 다이오드에서는 활성층에서 발생한 빛이 발광구조물 내의 물질층에 흡수 및 산란됨으로 인해 빛의 세기가 약해질 수 있는 문제점을 해결할 수 있다.That is, in the conventional light emitting diode, it is possible to solve the problem that light intensity may be weakened because light generated in the active layer is absorbed and scattered in the material layer in the light emitting structure.

본 실시예에서는 제1 도전형 반도체층(122) 상에 상호 이격된 복수 개의 홈을 형성함으로써, 활성층(124)에서 발생한 빛이 짧은 거리만 이동한 후, 외부로 방출될 수 한다. 이러한 홈의 형성은 마스크를 이용한 건식 식각 등의 공정으로 이루어질 수 있다.In this embodiment, by forming a plurality of grooves spaced apart from each other on the first conductivity-type semiconductor layer 122, the light generated in the active layer 124 can be emitted to the outside after moving only a short distance. The groove may be formed by a dry etching process using a mask.

그리고, 도 1f에 도시된 바와 같이 상기 제1 도전형 반도체층(122) 상의 홈에 요철 구조를 형성하는데, 홈이 형성되지 아니한 제1 도전형 반도체층(122)의 표면에도 요철 구조가 형성될 수 있다.In addition, as shown in FIG. 1F, an uneven structure is formed in the groove on the first conductive semiconductor layer 122, and the uneven structure is formed on the surface of the first conductive semiconductor layer 122 where the groove is not formed. Can be.

상기 PEC 방법에서, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 상기 요철 구조는 상기 제1 도전형 반도체층(122)의 표면적을 증가시키는 효과도 있으므로, 통상적으로 마루와 골의 개수가 많을수록 좋다.In the PEC method, by adjusting the amount of the etchant (eg, KOH) and the etching rate difference due to GaN crystallinity, it is possible to control the shape of the irregularities of the fine size. The uneven structure also has the effect of increasing the surface area of the first conductivity-type semiconductor layer 122, so that the number of floors and valleys is generally better.

그리고, 도 1g에 도시된 바와 같이 상기 제1 도전형 반도체층 표면에 제1 전극(170)을 형성할 수 있다. 상기 제1 전극(170)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 상기 제1 전극(170)도 상기 제1 도전형 반도체층(122)의 일부 상에 구비되게, 마스크를 이용하여 형성할 수 있다.As shown in FIG. 1G, a first electrode 170 may be formed on the surface of the first conductivity-type semiconductor layer. The first electrode 170 may include molybdenum, chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), It is made of any one metal selected from lead (Pd), copper (Cu), rhodium (Rh) and iridium (Ir) or an alloy of the metals. The first electrode 170 may also be formed on a part of the first conductive semiconductor layer 122 by using a mask.

그리고, 각각의 발광소자로 칩을 분리하고, 도 1h에 도시된 바와 같이, 발광구조물(120)의 측면에 패시베이션층(Passivation layer, 180)을 증착할 수 있다. 여기서, 상기 패시베이션층(180)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층(180)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.In addition, the chip may be separated into each light emitting device, and a passivation layer 180 may be deposited on the side surface of the light emitting structure 120 as illustrated in FIG. 1H. Here, the passivation layer 180 may be made of an insulating material, and the insulating material may be made of an oxide or nitride which is non-conductive. As an example, the passivation layer 180 may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

도 1i는 도 1h의 홈과 요철구조를 확대한 도면이다. 여기서, 홈은 높이(h1)과 폭(w1)이 각각 1 밀리미터 이내로 형성되고 그 단면적도 1.0 mm2 이하로 형성될 수 있다. 또한, 상기 요철은 폭이 5 마이크로 미터 이하이고 높이가 1~2 마이크로 미터로 그 단면적은 25 마이크로 미터 이내일 수 있다.FIG. 1I is an enlarged view of the groove and the concave-convex structure of FIG. 1H. Here, the height h1 and the width w1 may be formed within 1 millimeter, respectively, and the cross section may be formed to 1.0 mm 2 or less. In addition, the unevenness may be 5 micrometers or less in width and 1 to 2 micrometers in height, and its cross-sectional area may be within 25 micrometers.

도 2a는 발광소자의 제2 실시예의 단면도이다. 도시된 구조에서 발광구조물(120) 상의 제1 전극(170)은 패시베이션층(180) 외곽으로까지 형성되어 하부 기판에 연결될 수 있으며, 이러한 구조는 패키지 바디 상에 플립 칩 방식으로 발광소자가 실장될 수 있다.2A is a sectional view of a second embodiment of a light emitting element. In the illustrated structure, the first electrode 170 on the light emitting structure 120 may be formed outside the passivation layer 180 to be connected to the lower substrate. The structure may include a light emitting device mounted on a package body in a flip chip manner. Can be.

도 2b는 발광소자의 제3 실시예를 나타낸 도면으로서, 수평형 발광소자의 제2 도전형 반도체층(126)에 홈과 요철이 형성된다.2B is a view showing a third embodiment of the light emitting device, in which grooves and unevenness are formed in the second conductive semiconductor layer 126 of the horizontal light emitting device.

도 3a 내지 도 3d는 발광소자의 평면도이다. 도시된 바와 같이 제1 도전형 반도체층(122)의 표면에는 다양한 형상의 홈(a)이 구비될 수 있고, 도시되지는 않았으나 홈(a)의 표면에도 미세 요철이 형성되며, 제1 전극(170)도 다양한 형태로 구성이 가능하다. 또한, 제1 전극(170)은 홈(a)이 형성되지 않은 제1 도전형 반도체층(122) 상에 구비되고 있다.3A to 3D are plan views of light emitting devices. As shown, grooves of various shapes may be provided on the surface of the first conductivity-type semiconductor layer 122. Although not shown, fine unevenness may be formed on the surface of the grooves a and the first electrode ( 170 can also be configured in various forms. In addition, the first electrode 170 is provided on the first conductive semiconductor layer 122 where the groove a is not formed.

도 3a에 도시된 실시예에서, 제1 도전형 반도체층(122) 상에 제1 전극(170)의 표면을 4개의 영역으로 구분하고 있으며, 각각의 영역에서 노출된 제1 도전형 반도체층(122) 내에 복수 개의 홈(a)이 형성되어 있다.In the embodiment illustrated in FIG. 3A, the surface of the first electrode 170 is divided into four regions on the first conductive semiconductor layer 122, and the first conductive semiconductor layer exposed in each region ( A plurality of grooves a are formed in 122.

도 3b에 도시된 실시예에서, 제1 전극(170)은 상기 제1 도전형 반도체층(122) 상에서 2개로 구분되어 있다. 그리고, 제1 도전형 반도체층(122) 상에는 4개의 홈(a)이 형성되어 있다.In the embodiment shown in FIG. 3B, the first electrode 170 is divided into two on the first conductive semiconductor layer 122. Four grooves a are formed on the first conductivity type semiconductor layer 122.

도 3c에 도시된 실시예에서, 제1 전극(170)은 제1 도전형 반도체층(122)을 2개의 영역으로 구분하고 있으며, 각각의 영역 내에 1개씩의 홈(a)이 구비되어 있다.In the embodiment illustrated in FIG. 3C, the first electrode 170 divides the first conductivity-type semiconductor layer 122 into two regions, and each of the grooves a is provided in each region.

도 3b와 도 3c에 도시된 실시예에서 상기 홈(a)은 폐곡선을 이루지 않으므로, 적어도 2개의 단부를 갖고 있다.In the embodiment shown in Figs. 3b and 3c, the groove a does not form a closed curve and therefore has at least two ends.

도 3d에 도시된 실시예에서, 제1 전극(170)이 폐곡선을 이루며 제1 도전형 반도체층(122)을 내부의 영역과 외부의 영역으로 구분하고 있으며, 각각의 영역에 홈(a)이 형성되어 있다. 그리고, 상기 제1 전극(170)은 상기 내부의 영역을 다시 4개의 영역으로 구분하며, 상기 4개의 영역 각각에는 제1 도전형 반도체층(122) 내에 1개씩의 홈(a)이 구비되어 있다. 본 실시예에서, 외부의 영역에 구비된 홈(a)은 제1 전극(170)을 둘러싸고 있는 형상이기도 한다.In the embodiment illustrated in FIG. 3D, the first electrode 170 forms a closed curve and divides the first conductivity-type semiconductor layer 122 into an inner region and an outer region, and grooves a are formed in each region. Formed. In addition, the first electrode 170 divides the inner region into four regions, and each of the four regions is provided with one groove a in the first conductivity-type semiconductor layer 122. . In the present embodiment, the groove (a) provided in the outer region also has a shape surrounding the first electrode 170.

그리고, 상기 홈(a)은 상기 홈은 수평 방향의 단면이 원형, 다각형 및 선형 중 적어도 하나의 형상으로 이루어질 수 있는데(여기서, 수평 방향의 단면이라 함은 발광 구조물의 표면과 나란한 방향을 뜻한다.), 도 3a 내지 도 3d에서는 홈(a)의 형태가 2차원적으로 도시되어 있다.In addition, the groove (a) may have a horizontal cross section in at least one of circular, polygonal, and linear shapes (in this case, the horizontal cross section means a direction parallel to the surface of the light emitting structure). 3A to 3D show the shape of the groove a two-dimensionally.

도 3a와 도 3b에서는 홈(a)이 원형으로 구비되어 있는데, 도 3a에 도시된 실시예에서는 제1 도전형 반도체층(122)의 표면이 제1 전극(170)에 의하여 구분되고, 상기 구분되어진 각각의 제1 도전형 반도체층(122)의 표면에 홈(a)이 각각 구비되어 있다. 그리고, 도 3b에 도시된 실시예에서는 제1 도전형 반도체층(122)의 표면이 제1 전극(170)에 의하여 완전히 구비되지 않는다.In FIGS. 3A and 3B, grooves a are provided in a circular shape. In the embodiment illustrated in FIG. 3A, the surface of the first conductivity-type semiconductor layer 122 is divided by the first electrode 170. Grooves a are provided on the surfaces of the first conductive semiconductor layers 122, respectively. 3B, the surface of the first conductivity-type semiconductor layer 122 is not completely provided by the first electrode 170.

도 3c에 도시된 실시예에서는 홈(a)이 다각형 형상으로 구비되어 있는데, 도시된 형상 이외에 다양한 형상이 가능하다. 또한, 상기 홈(a)은 단면적이 일정하지 않게 구비될 수 있는데, 예를 들어 단면의 형상이 원형이고 상기 홈(a)의 깊이가 깊어질수록 단면적이 커지면 상기 홈(a)의 전체 형상은 원기둥의 일부와 유사할 수 있다. 도 3d에 도시된 실시예에서는 홈(a)이 내부에 캐비티(cavity)가 구비된 사각형(a)의 형상으로 구비되어 있다.In the embodiment shown in Figure 3c, the groove (a) is provided in a polygonal shape, various shapes in addition to the shape shown is possible. In addition, the groove (a) may be provided with a non-uniform cross-sectional area, for example, if the cross-sectional shape is circular and the depth of the groove (a) deeper as the cross-sectional area becomes larger, the overall shape of the groove (a) is It may be similar to part of a cylinder. In the embodiment illustrated in FIG. 3D, the groove a is provided in the shape of a rectangle a having a cavity therein.

도 4는 도 1h의 홈과 요철 부분의 다른 실시예의 확대도로서, 광 밴드 갭 구조가 발광구조물 상에 형성된다. 본 실시예에서, 요철은 광 밴드 갭 구조가 형성될 수 있는데 포토닉 크리스탈(photoic crystal)이 구비되어 상기 구조가 형성될 수 있다.FIG. 4 is an enlarged view of another embodiment of the groove and uneven portion of FIG. 1H, in which an optical band gap structure is formed on the light emitting structure. In the present embodiment, the concave-convex may have an optical band gap structure, and a photoic crystal may be provided to form the structure.

즉, 도시된 바와 같이 제1 도전형 반도체층(122)의 표면에는 2차원 포토닉 크리스탈(200)이 형성되어 있는데, 그 구조는 광의 파장의 반 정도의 주기로 상이한 굴절율을 가지는 적어도 2가지의 유전체를 주기적으로 배열하여 얻어진다. 이때, 각각의 유전체는 서로 동일한 패턴으로 구비될 수 있다.That is, as shown, the two-dimensional photonic crystal 200 is formed on the surface of the first conductivity-type semiconductor layer 122, the structure of which at least two dielectrics having different refractive index at a period of about half of the wavelength of light It is obtained by arranging periodically. At this time, each dielectric may be provided in the same pattern with each other.

포토닉 크리스탈은 상기 제1 도전형 반도체층(122)의 표면에 광 밴드 갭(photonic band gap)을 형성하여 빛의 흐름을 제어할 수 있다.The photonic crystal may control the flow of light by forming a photonic band gap on the surface of the first conductivity type semiconductor layer 122.

이러한 발광구조물의 홈과 패턴 구조는 발광구조물의 표면적 증가로 광추출효과를 증대시킬 수 있고, 또한 표면의 미세 요철 구조는 빛이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.The groove and pattern structure of the light emitting structure can increase the light extraction effect by increasing the surface area of the light emitting structure, and the fine concavo-convex structure on the surface can reduce the absorption of light in the light emitting structure, thereby increasing the luminous efficiency.

도 5a 내지 도 5e는 발광소자의 다른 실시예의 제조공정을 나타낸 도면이다.5A to 5E are views illustrating a manufacturing process of another embodiment of the light emitting device.

먼저, 도 5a에 도시된 바와 같이 기판(100) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다. 구체적인 조성과 공정은 도 1a에서 설명한 것과 동일하다.First, as illustrated in FIG. 5A, the light emitting structure 120 including the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 may be formed on the substrate 100. Can be. The specific composition and process are the same as described in FIG. 1A.

이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(110)을 성장시켜서, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화할 수 있다. 상기 버퍼층(110)은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.In this case, the buffer layer 110 may be grown between the light emitting structure 120 and the substrate 100 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The buffer layer 110 may be formed of at least one of Group III-V compound semiconductors, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

이어서, 도 5b에 도시된 바와 같이 상기 제2 도전형 반도체층(126)에서 상기 제1 도전형 반도체층(122)의 일부분까지 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각한다. 즉, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 상기 제2 도전형 반도체층(126)부터 상기 제1 도전형 반도체층(122)의 일부분까지 메사(Mesa) 식각함으로써, 전극을 형성할 수 있는 공간을 확보한다.Subsequently, as illustrated in FIG. 5B, a mesa is etched from the second conductive semiconductor layer 126 to a portion of the first conductive semiconductor layer 122 by a reactive ion etching (RIE) method. That is, when an insulating substrate is used, such as a sapphire substrate, an electrode may not be formed under the substrate, and thus the mesa may be formed from the second conductive semiconductor layer 126 to a part of the first conductive semiconductor layer 122. By etching, a space for forming an electrode is secured.

그리고, 도 5c에 도시된 바와 같이 제2 도전형 반도체층(126) 상에 홈을 형성한다. 상기 홈은 제2 도전형 반도체층(126)의 일부가 식각되는데, 상기 활성층(124)과 제1 도전형 반도체층(122)의 일부까지 식각될 수도 있으며, 활성층(124)에서 발생한 빛이 발광소자 내부를 진행하는 거리를 줄일 수 있게 되며, 빛이 소자 내부에서 흡수 및 산란되는 양을 줄일 수 있다.5C, grooves are formed on the second conductivity-type semiconductor layer 126. A portion of the second conductivity type semiconductor layer 126 is etched into the groove, and a portion of the active layer 124 and the first conductivity type semiconductor layer 122 may be etched, and light generated from the active layer 124 emits light. It is possible to reduce the distance to travel inside the device, and to reduce the amount of light absorbed and scattered inside the device.

상술한 실시예에서는 제1 도전형 반도체층(122)로부터 홈이 형성되나, 본 실시예에서는 제2 도전형 반도체층(126)으로부터 홈이 형성되며, 구체적인 공정과 구조는 상술한 실시예와 동일하다.In the above-described embodiment, the groove is formed from the first conductivity-type semiconductor layer 122, but in this embodiment, the groove is formed from the second conductivity-type semiconductor layer 126, and the specific process and structure are the same as those of the above-described embodiment. Do.

그리고, 도 5d 도시된 바와 같이 상기 제2 도전형 반도체층(126) 상의 홈에 요철 구조를 형성하는데, 홈이 형성되지 아니한 제2 도전형 반도체층(126)의 표면에도 요철 구조가 형성될 수 있다. 요철 구조의 형성방법도 상술한 실시예와 동일하다.As shown in FIG. 5D, the uneven structure is formed in the groove on the second conductive semiconductor layer 126, and the uneven structure may be formed on the surface of the second conductive semiconductor layer 126 where the groove is not formed. have. The formation method of the uneven structure is also the same as in the above-described embodiment.

그리고, 도 5e에 도시된 바와 같이 상기 제1 도전형 반도체층(122) 표면의 식각되어 노출된 영역에 제1 전극(170)을 형성할 수 있다. 상기 제1 전극(170)의 재료는 상술한 실시예와 동일하다.As illustrated in FIG. 5E, the first electrode 170 may be formed in an etched and exposed area of the surface of the first conductivity-type semiconductor layer 122. The material of the first electrode 170 is the same as in the above-described embodiment.

그리고, 상기 제2 도전형 반도체층(126)의 홈이 형성되지 않은 영역 상에 제2 전극(135)를 형성할 수 있다. 상기 제2 전극(135)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 상기 제2 전극(135)은 상기 제2 도전형 반도체층(126)의 일부 상에 구비되게, 마스크를 이용하여 형성할 수 있다.The second electrode 135 may be formed on a region where the groove of the second conductivity type semiconductor layer 126 is not formed. The second electrode 135 may include molybdenum, chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), It is made of any one metal selected from lead (Pd), copper (Cu), rhodium (Rh) and iridium (Ir) or an alloy of the metals. The second electrode 135 may be formed on a part of the second conductive semiconductor layer 126 by using a mask.

본 실시예는 수평형 발광소자로서 제2 도전형 반도체층(126) 상에 홈과 요철이 형성되는 점에서, 상술한 수직형 발광소자의 일실시예에서 제1 도전형 반도체층(122) 상에 홈과 요철이 형성되는 것과 구별된다. 그리고, 상기 홈과 요철의 구조는 도 1i에 도시된 상술한 실시예와 동일하다.도 6은 발광소자 패키지의 제1 실시예의 단면도이다.In the present exemplary embodiment, grooves and irregularities are formed on the second conductive semiconductor layer 126 as the horizontal light emitting device, and thus, on the first conductive semiconductor layer 122 in the above-described vertical light emitting device. Is distinguished from the formation of grooves and unevenness in the. The groove and the concave-convex structure are the same as in the above-described embodiment shown in FIG. 1I. FIG. 6 is a cross-sectional view of the first embodiment of the light emitting device package.

도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(320)와, 상기 패키지 몸체(320)에 설치된 제1 전극층(311) 및 제2 전극층(312)과, 상기 패키지 몸체(320)에 설치되어 상기 제1 전극층(311) 및 제2 전극층(312)과 전기적으로 연결되는 실시예에 따른 발광 소자(300)와, 상기 발광 소자(300)를 포위하는 충진재(340)를 포함한다.As shown, the light emitting device package according to the above-described embodiments, the package body 320, the first electrode layer 311 and the second electrode layer 312 provided on the package body 320, and the package body ( The light emitting device 300 according to the exemplary embodiment installed in the 320 and electrically connected to the first electrode layer 311 and the second electrode layer 312, and the filler 340 surrounding the light emitting device 300 are included. do.

상기 패키지 몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(300)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The package body 320 may include a silicon material, a synthetic resin material, or a metal material. An inclined surface may be formed around the light emitting device 300 to increase light extraction efficiency.

상기 제1 전극층(311) 및 제2 전극층(312)은 서로 전기적으로 분리되며, 상기 발광 소자(300)에 전원을 제공한다. 또한, 상기 제1 전극층(311) 및 제2 전극층(312)은 상기 발광 소자(300)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(300)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 311 and the second electrode layer 312 are electrically separated from each other, and provide power to the light emitting device 300. In addition, the first electrode layer 311 and the second electrode layer 312 can increase the light efficiency by reflecting the light generated from the light emitting device 300, the outside of the heat generated from the light emitting device 300 May also act as a drain.

상기 발광 소자(300)는 상기 패키지 몸체(320) 상에 설치되거나 상기 제1 전극층(311) 또는 제2 전극층(312) 상에 설치될 수 있다.The light emitting device 300 may be installed on the package body 320 or on the first electrode layer 311 or the second electrode layer 312.

상기 발광 소자(300)는 상기 제1 전극층(311) 및 제2 전극층(312)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 300 may be electrically connected to the first electrode layer 311 and the second electrode layer 312 by any one of a wire method, a flip chip method, or a die bonding method.

상기 충진재(340)는 상기 발광 소자(300)를 포위하여 보호할 수 있다. 또한, 상기 충진재(340)에는 형광체가 포함되어 상기 발광 소자(300)에서 방출된 광의 파장을 변화시킬 수 있다.The filler 340 may surround and protect the light emitting device 300. In addition, the filler 340 may include a phosphor to change the wavelength of light emitted from the light emitting device 300.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may mount at least one of the light emitting devices of the above-described embodiments as one or more, but is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp and a street lamp. .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated as above without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

100 : 기판 120 : 발광구조물
122 : 제1 도전형 반도체층 124 : 활성층
126 : 제2 도전형 반도체층 130 : 오믹층
140 : 반사층 150 : 결합층
160 : 도전성 지지기판 170 : 제1 전극
180 : 패시베이션층 200 : 포트닉 크리스탈
220a : 제1 유전체 220b : 제2 유전체
300 : 발광소자 311 : 제1 전극층
312 : 제2 전극층 320 : 패키지 바디
340 : 충진재
100: substrate 120: light emitting structure
122: first conductive semiconductor layer 124: active layer
126: second conductive semiconductor layer 130: ohmic layer
140: reflective layer 150: bonding layer
160: conductive support substrate 170: first electrode
180: passivation layer 200: potnic crystal
220a: first dielectric 220b: second dielectric
300: light emitting element 311: first electrode layer
312: second electrode layer 320: package body
340: filling material

Claims (13)

제1도전성 반도체층과 활성층 및 제2 도전성 반도체층을 포함하는 발광구조물;
상기 제1 도전형 반도체층 위의 제1 전극; 및
상기 제2 도전형 반도체층 위의 제2 전극을 포함하고,
상기 발광 구조물의 표면에는 적어도 하나의 홈이 형성되고, 상기 홈에는 요철 구조가 구비된 발광소자.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A first electrode on the first conductive semiconductor layer; And
A second electrode on the second conductivity type semiconductor layer,
At least one groove is formed on a surface of the light emitting structure, and the groove is provided with a concave-convex structure.
제 1 항에 있어서,
상기 홈은 건식 식각으로 형성된 발광소자.
The method of claim 1,
The groove is a light emitting device formed by dry etching.
제 1 항에 있어서,
상기 요철 구조는 PEC 식각으로 형성된 발광소자.
The method of claim 1,
The uneven structure is a light emitting device formed by PEC etching.
제 1 항에 있어서, 상기 요철 구조는,
상기 제1 도전형 반도체층의 표면에 포토닉 크리스탈(photo crystal) 구조가형성된 발광소자.
The method of claim 1, wherein the uneven structure,
A light emitting device in which a photonic crystal structure is formed on a surface of the first conductivity type semiconductor layer.
제 1 항에 있어서,
상기 홈이 형성되지 않은 제1 도전형 반도체층의 표면에 요철 구조가 구비된 발광소자.
The method of claim 1,
The light emitting device having a concave-convex structure on the surface of the first conductivity-type semiconductor layer in which the groove is not formed.
제 5 항에 있어서,
상기 홈에 구비된 요철 구조 및 상기 홈이 형성되지 않은 제1 도전형 반도체층 표면의 요철 구조 중 적어도 하나는 PEC 식각으로 형성된 발광소자.
The method of claim 5, wherein
At least one of the concave-convex structure provided in the groove and the concave-convex structure on the surface of the first conductive type semiconductor layer in which the groove is not formed is formed by PEC etching.
제 5 항에 있어서,
상기 홈에 구비된 요철 구조 또는 상기 홈이 형성되지 않은 제1 도전형 반도체층 표면의 요철 구조 중 적어도 하나는, 상기 제1 도전형 반도체층의 표면에 포토닉 크리스탈(photonic crystal) 구조가 형성된 발광소자.
The method of claim 5, wherein
At least one of the concave-convex structure provided in the groove or the concave-convex structure of the surface of the first conductive type semiconductor layer where the groove is not formed is light emission in which a photonic crystal structure is formed on the surface of the first conductive type semiconductor layer. device.
제 1 항에 있어서,
상기 홈은 단면적이 1.0 mm2 이하인 발광소자.
The method of claim 1,
The groove has a cross-sectional area of 1.0 mm 2 or less.
제 1 항에 있어서,
상기 요철은 단면적이 25 마이크로 미터 이내인 발광소자.
The method of claim 1,
The uneven light emitting device has a cross-sectional area of less than 25 micrometers.
제 1 항에 있어서,
상기 홈은 상기 제1 전극의 외부에 폐곡선을 이루며 형성된 발광소자.
The method of claim 1,
The groove is a light emitting device formed in a closed curve on the outside of the first electrode.
제 1 항에 있어서,
상기 제1 전극은 상기 홈이 형성되지 않은 제1 도전형 반도체층 상에 형성된 발광소자.
The method of claim 1,
The first electrode is a light emitting device formed on the first conductive semiconductor layer without the groove.
제 1 항에 있어서,
상기 제1 전극은 폐곡선을 이루거나, 적어도 2개의 영역으로 나뉘어진 발광소자.
The method of claim 1,
The first electrode has a closed curve or is divided into at least two regions.
제 1 항에 있어서,
상기 홈의 단면은 원형, 다각형 및 선형 중 적어도 하나의 형상을 갖는 발광소자.
The method of claim 1,
A cross section of the groove has a light emitting device having a shape of at least one of circular, polygonal and linear.
KR1020100091197A 2010-09-16 2010-09-16 Light emitting diode KR20120029232A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100091197A KR20120029232A (en) 2010-09-16 2010-09-16 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100091197A KR20120029232A (en) 2010-09-16 2010-09-16 Light emitting diode

Publications (1)

Publication Number Publication Date
KR20120029232A true KR20120029232A (en) 2012-03-26

Family

ID=46133765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100091197A KR20120029232A (en) 2010-09-16 2010-09-16 Light emitting diode

Country Status (1)

Country Link
KR (1) KR20120029232A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101629260B1 (en) 2015-09-25 2016-06-10 포스코강판 주식회사 Composition for hot dipping bath
KR20200071366A (en) 2018-12-11 2020-06-19 포스코강판 주식회사 Method for manufacturing hot-dip plated steel sheet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101629260B1 (en) 2015-09-25 2016-06-10 포스코강판 주식회사 Composition for hot dipping bath
KR20200071366A (en) 2018-12-11 2020-06-19 포스코강판 주식회사 Method for manufacturing hot-dip plated steel sheet

Similar Documents

Publication Publication Date Title
KR101712049B1 (en) Light emitting device
KR102007402B1 (en) Light emitting device
KR101707118B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120136613A (en) Light emitting device
KR20120020436A (en) Light emitting device
KR101719623B1 (en) Light emitting diode
JP6878406B2 (en) Light emitting element and light emitting element package containing it
KR101125026B1 (en) Light emitting device and method for fabricating the light emitting device
KR20120086485A (en) Light emitting diode and method for fabricating the light emitting device
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR102540645B1 (en) Light emitting device
KR101742617B1 (en) Light emitting device
KR20120029232A (en) Light emitting diode
KR20130138483A (en) Light emitting device and illuminating system including the same
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR102397266B1 (en) Light emitting device and lighting apparatus
KR101827969B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120069212A (en) Light emitting diode and method for fabricating the light emitting device
KR101742616B1 (en) Light emitting device and method for fabricating the light emitting device
KR101894348B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120059859A (en) Light emitting diode and method for fabricating the light emitting device
KR20120015623A (en) Ligit emitting device
KR101103676B1 (en) Light emitting diode and method for fabricating the light emitting device
KR102342718B1 (en) Red light emitting device and lighting system
KR101633814B1 (en) light emitting device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination