[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120018637A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20120018637A
KR20120018637A KR1020100081601A KR20100081601A KR20120018637A KR 20120018637 A KR20120018637 A KR 20120018637A KR 1020100081601 A KR1020100081601 A KR 1020100081601A KR 20100081601 A KR20100081601 A KR 20100081601A KR 20120018637 A KR20120018637 A KR 20120018637A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
electrode layer
electrode
light emitting
Prior art date
Application number
KR1020100081601A
Other languages
Korean (ko)
Other versions
KR101657631B1 (en
Inventor
조현경
조권태
곽호상
임현수
김경화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100081601A priority Critical patent/KR101657631B1/en
Publication of KR20120018637A publication Critical patent/KR20120018637A/en
Application granted granted Critical
Publication of KR101657631B1 publication Critical patent/KR101657631B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device is provided to increase light extraction efficiency by filling the hole of a first semiconductor layer with silicon dioxide. CONSTITUTION: A first electrode layer(120) is formed on a conductive board(110). A second electrode layer(140) is formed on the first electrode layer. A second semiconductor layer(150) is formed on the second electrode layer. An active layer(170) is formed on the second semiconductor layer. A first semiconductor layer(160) is formed on the active layer.

Description

발광 소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting device.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.Light emitting diodes (LEDs) are a type of semiconductor device that converts electrical energy into light. The light emitting diode has advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Accordingly, many researches are being conducted to replace existing light sources with light emitting diodes, and the use of light emitting diodes is increasing as a light source for lighting devices such as various lamps, liquid crystal displays, electronic signs, and street lamps that are used indoors and outdoors.

도 1은 비아 형태(via type)의 전극 구조를 가진 기존의 발광 다이오드(100)의 구조를 나타낸 도면이다.1 illustrates a structure of a conventional light emitting diode 100 having a via type electrode structure.

도 1을 참조하면, 기존의 발광 다이오드(100)는 기판(110), n형 전극층(120), 비아홀(121), 절연층(130), p형 전극층(140), 전극패드(141), p형 반도체층(150), n형 반도체층(160), 및 활성층(170) 등으로 구성된다.Referring to FIG. 1, a conventional light emitting diode 100 includes a substrate 110, an n-type electrode layer 120, a via hole 121, an insulating layer 130, a p-type electrode layer 140, an electrode pad 141, The p-type semiconductor layer 150, the n-type semiconductor layer 160, the active layer 170 and the like.

도 1에 도시된 비아 형태(via type)의 전극 구조를 가진 기존의 발광 다이오드(100)는 비아홀(121, 122, 123) 주변부에 전류가 집중되기 때문에 발광 분포가 고르지 않다. 이에, LED 소자의 효율성과 신뢰성이 낮은 문제가 있다. 이에 따라, 비아 형태(via type)의 전극 구조를 가진 발광 다이오드의 경우 비아홀로 전류가 집중되는 현상에 대한 해결 방안이 필요하다.
In the conventional light emitting diode 100 having the via type electrode structure illustrated in FIG. 1, the light emission distribution is not uniform because current is concentrated around the via holes 121, 122, and 123. Thus, there is a problem that the efficiency and reliability of the LED device is low. Accordingly, in the case of a light emitting diode having a via type electrode structure, a solution to a phenomenon in which current is concentrated in the via hole is required.

실시예는, 전류 퍼짐 현상이 개선된 발광 소자를 제공하는 것에 목적이 있다.An embodiment is to provide a light emitting device in which the current spreading phenomenon is improved.

실시예는, 발광 분포가 더욱 균일해지도록 개선된 발광 소자를 제공하는 것에 목적이 있다.It is an object of the embodiment to provide an improved light emitting element so that the light emission distribution becomes more uniform.

일 실시예에 따른 발광 소자는, 제1 전극층; 제1 전극층 상에 형성된 제2 전극층; 제2 전극층 상에 형성된 제2 반도체층; 제2 반도체층 상에 형성된 활성층; 활성층 상에 형성된 제1 반도체층; 및 패시베이션층을 포함하고, 제1 전극층은, 제2 전극층, 제2 반도체층 및 활성층을 관통하여, 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고, 패시베이션층은, 제1 전극층과 제2 전극층 사이, 및 비아홀의 측벽의 일부에 형성되어 제1 전극층이 제2 전극층, 제2 반도체층, 및 활성층과 절연되도록 형성되고, 제1 반도체층은, 비아홀의 상부 영역에 배치되며, 제1 반도체층보다 낮은 도핑 농도를 갖는 하나 이상의 로우 도핑층을 포함한다.In one embodiment, a light emitting device includes: a first electrode layer; A second electrode layer formed on the first electrode layer; A second semiconductor layer formed on the second electrode layer; An active layer formed on the second semiconductor layer; A first semiconductor layer formed on the active layer; And a passivation layer, wherein the first electrode layer includes one or more via holes formed through the second electrode layer, the second semiconductor layer, and the active layer to be electrically connected to the first semiconductor layer, and the passivation layer comprises: a first electrode layer A first electrode layer is formed between the second electrode layer and a part of the sidewall of the via hole so that the first electrode layer is insulated from the second electrode layer, the second semiconductor layer, and the active layer, and the first semiconductor layer is disposed in an upper region of the via hole, At least one low doping layer having a lower doping concentration than the first semiconductor layer.

제 1 반도체층은 로우 도핑층 상부 영역에 하나 이상의 홀을 포함할 수 있고, 하나 이상의 홀은 SiO2 로 채워질 수 있다. The first semiconductor layer may include one or more holes in the upper region of the low doping layer, and the one or more holes may be filled with SiO 2 .

실시예에 따르면, 전류 퍼짐 현상이 개선된 발광 소자를 제공할 수 있다.According to the embodiment, it is possible to provide a light emitting device having improved current spreading phenomenon.

실시예에 따르면, 발광 분포가 더욱 균일해지도록 개선된 발광 소자를 제공할 수 있다.According to the embodiment, it is possible to provide an improved light emitting device so that the light emission distribution becomes more uniform.

도 1은 기존의 발광 소자를 나타낸 단면도.
도 2는 제1 실시예에 따른 발광 소자의 단면을 도시한 도면.
도 3은 제2 실시예에 따른 발광 소자의 단면을 도시한 도면.
도 4a 내지 도4c 는 기존의 발광 소자, 제1 실시예에 따른 발광 소자, 및 제2 실시예에 따른 발광 소자의 전류 분포를 시물레이션한 결과를 나타낸 도면.1 is a cross-sectional view showing a conventional light emitting device.
2 is a cross-sectional view of a light emitting device according to the first embodiment;
3 is a cross-sectional view of a light emitting device according to a second embodiment;
4A to 4C are diagrams showing results of simulation of current distribution of a conventional light emitting device, a light emitting device according to a first embodiment, and a light emitting device according to a second embodiment;

이하 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 단, 첨부된 도면은 실시예의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings. However, the accompanying drawings are only described in order to more easily disclose the contents of the embodiments, the scope of the present invention is not limited to the scope of the accompanying drawings will be readily understood by those of ordinary skill in the art. Could be.

[제1 [First 실시예Example ]]

도 2 는 제 1 실시예의 따른 발광 소자(200)의 단면을 도시한 도면이다. 2 is a cross-sectional view of the light emitting device 200 according to the first embodiment.

도 2 를 참조하면, 제 1 실시예의 발광 소자(200)는 도전성 기판(110), 제 1 전극층(120), 하나 이상의 비아홀(121), 패시베이션층(130), 제 2 전극층(140), 전극패드(141), 제 2 반도체층(150), 제 1 반도체층(160), 활성층(170) 및 로우 도핑층(low doped layer)(105) 를 포함한다. Referring to FIG. 2, the light emitting device 200 of the first embodiment includes a conductive substrate 110, a first electrode layer 120, one or more via holes 121, a passivation layer 130, a second electrode layer 140, and an electrode. The pad 141 includes a pad 141, a second semiconductor layer 150, a first semiconductor layer 160, an active layer 170, and a low doped layer 105.

도전성 기판(110)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나 이상을 포함하여 형성된 것일 수 있다. 예를 들어, 도전성 기판(110)은 Si와 Al의 합금 형태의 물질로 이루어진 것일 수 있다.The conductive substrate 110 may be formed including any one or more of Au, Ni, Al, Cu, W, Si, Se, GaAs. For example, the conductive substrate 110 may be made of a material in the form of an alloy of Si and Al.

제1 전극층(120)은 도전성 기판(110) 상에 형성되어 있다. 여기서, 제1 전극층(120)은 n형 전극층일 수 있다.The first electrode layer 120 is formed on the conductive substrate 110. Here, the first electrode layer 120 may be an n-type electrode layer.

제1 전극층(120)은 하나 이상의 비아홀(121)을 포함할 수 있다. 비아홀(121)은 제1 전극층(120)으로부터 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)을 관통할 수 있다. 제 1 전극층(12) 은 제1 반도체층(160)의 일정 영역까지 돌출되도록 형성된 것일 수 있다. The first electrode layer 120 may include one or more via holes 121. The via hole 121 may penetrate the second electrode layer 140, the second semiconductor layer 150, and the active layer 170 from the first electrode layer 120. The first electrode layer 12 may be formed to protrude to a predetermined region of the first semiconductor layer 160.

이에 따라, 제1 전극층(120)은, 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)을 관통하고, 제1 반도체층(160)의 일정 영역까지 돌출된 비아홀(121)을 통해 제1 반도체층(160)과 전기적으로 연결될 수 있다. 이때, 제1 반도체층(160)은 비아홀(121)의 상부면과 접촉할 수 있다. Accordingly, the first electrode layer 120 penetrates through the second electrode layer 140, the second semiconductor layer 150, and the active layer 170, and protrudes to a predetermined region of the first semiconductor layer 160. It may be electrically connected to the first semiconductor layer 160 through 121. In this case, the first semiconductor layer 160 may contact the upper surface of the via hole 121.

페시베이션층(130)은, 제1 전극층(120)이 도전성 기판(110) 및 제1 반도체층(160)을 제외한 다른 층과는 전기적으로 절연되도록 제1 전극층(120) 및 비아홀(121) 상에 형성될 수 있다. 보다 구체적으로, 패시베이션층(130)은 제1 전극층(120)과 제2 전극층(140) 사이, 그리고 비아홀(121)의 측벽에 형성되어, 제1 전극층(120)을 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)과 전기적으로 절연시킬 수 있다. 또한, 패시베이션층(130)은 제1 반도체층(160)으로 돌출된 영역의 측벽에도 형성될 수 있다.The passivation layer 130 is disposed on the first electrode layer 120 and the via hole 121 such that the first electrode layer 120 is electrically insulated from other layers except the conductive substrate 110 and the first semiconductor layer 160. Can be formed on. More specifically, the passivation layer 130 is formed between the first electrode layer 120 and the second electrode layer 140 and on the sidewalls of the via holes 121, so that the first electrode layer 120 is connected to the second electrode layer 140, The second semiconductor layer 150 and the active layer 170 may be electrically insulated from each other. In addition, the passivation layer 130 may be formed on sidewalls of the region protruding from the first semiconductor layer 160.

제2 전극층(140)은 패시베이션층(130) 상에 형성될 수 있다. 물론, 비아홀(121)이 관통하는 일부 영역들에서는 제2 전극층(140)이 존재하지 않는다. 이러한 제2 전극층(140)은 p형 전극층일 수 있다.The second electrode layer 140 may be formed on the passivation layer 130. Of course, in some regions through which the via hole 121 penetrates, the second electrode layer 140 does not exist. The second electrode layer 140 may be a p-type electrode layer.

제2 전극층(140)은 제2 반도체층(150)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역을 적어도 하나 이상 구비할 수 있다. 이러한 노출 영역 상에는 외부 전원을 제2 전극층(140)에 연결하기 위한 전극패드부(141)가 형성될 수 있다. 이러한 노출 영역 상에는 제2 반도체층(150), 활성층(170), 제1 반도체층(160), 로우 도핑층(105)이 형성되어 있지 않다. 또한, 전극패드부(141)는 도 2 에 도시된 바와 같이, 발광 소자(200)의 모서리에 형성될 수 있는데, 이는 발광 소자(200)의 발광 면적을 최대화하기 위해서이다.The second electrode layer 140 may include at least one region, that is, an exposed region, in which a portion of the interface contacting the second semiconductor layer 150 is exposed. An electrode pad part 141 for connecting an external power source to the second electrode layer 140 may be formed on the exposed area. The second semiconductor layer 150, the active layer 170, the first semiconductor layer 160, and the low doping layer 105 are not formed on the exposed region. In addition, as illustrated in FIG. 2, the electrode pad part 141 may be formed at an edge of the light emitting device 200 to maximize the light emitting area of the light emitting device 200.

제2 전극층(140)은 Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, 투명 전도성 산화물을 포함하는 물질로 이루어지는 것일 수 있다. 이는, 제2 전극층(140)이 제2 반도체층(150)과 전기적으로 접촉하기 때문에 제2 반도체층(150)의 접촉 저항을 최소화하는 특성을 가지는 동시에 활성층(170)에서 생성된 빛을 반사시켜 외부로 향하게 함으로써 발광 효율을 높이기 위해서이다.The second electrode layer 140 may be formed of a material including Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, and a transparent conductive oxide. Since the second electrode layer 140 is in electrical contact with the second semiconductor layer 150, the second electrode layer 140 has a property of minimizing contact resistance of the second semiconductor layer 150 and reflects light generated from the active layer 170. This is to increase the luminous efficiency by facing outward.

제2 반도체층(150)은 제2 전극층(140) 상에 형성되고, 활성층(170)은 제2 반도체층(150) 상에 형성되며, 제1 반도체층(160)은 활성층(170) 상에 형성될 수 있다. 이때, 제1 반도체층(160)은 n형 질화물 반도체층이고, 제2 반도체층(150)은 p형 질화물 반도체층일 수 있다. The second semiconductor layer 150 is formed on the second electrode layer 140, the active layer 170 is formed on the second semiconductor layer 150, and the first semiconductor layer 160 is formed on the active layer 170. Can be formed. In this case, the first semiconductor layer 160 may be an n-type nitride semiconductor layer, and the second semiconductor layer 150 may be a p-type nitride semiconductor layer.

활성층(170)은 제1 반도체층(160) 및 제2 반도체층(150)을 구성하는 물질에 따라 다른 물질을 선택하여 형성될 수 있다. 즉, 활성층(170)은 전자 및 전공의 재결합(recombination)에 따른 에너지를 빛으로 변환하여 방출하는 층이므로, 제1 반도체층(160) 및 제2 반도체층(150)의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The active layer 170 may be formed by selecting different materials according to materials constituting the first semiconductor layer 160 and the second semiconductor layer 150. That is, since the active layer 170 is a layer that converts and emits energy due to recombination of electrons and holes into light, energy less than the energy band gap of the first semiconductor layer 160 and the second semiconductor layer 150. It may be formed of a material having a band gap.

로우 도핑층(low doped layer)(105)은 제1 반도체층(160)의 내부에 형성되며, 그 내부 영역 중 비아홀(121)의 상부 영역에 형성될 수 있다. 또한, 제1 반도체층(160) 내에 한 곳 또는 여러 곳에 위치할 수 있으며, 층이 균일하지 않게 형성되더라도 무방하다. 비아홀(121) 과 로우 도핑층(low doped layer)(105)은 서로 맞닿아 있을 수도 있고, 약간의 간격을 두고 형성될 수도 있다. 또한, 로우 도핑층(low doped layer)(105) 은 비아홀(121) 전체가 아닌 일부만을 덮도록 형성될 수도 있다.The low doped layer 105 may be formed in the first semiconductor layer 160, and may be formed in an upper region of the via hole 121 among the inner regions. In addition, the first semiconductor layer 160 may be located at one or several places, and the layer may be formed non-uniformly. The via hole 121 and the low doped layer 105 may be in contact with each other or may be formed at a slight interval. In addition, the low doped layer 105 may be formed to cover only a part of the via hole 121, not the whole.

이러한 로우 도핑층(low doped layer)(105)은 제1 반도체층(160)보다 낮은 도핑 농도를 갖는 것이 바람직하다. 더욱 바람직하게는 실리콘 도핑(Si doping)을 통해 주변의 제1 반도체층(160)보다 2/3이하의 도핑 농도를 가진 것일 수 있다. The low doped layer 105 preferably has a lower doping concentration than the first semiconductor layer 160. More preferably, it may have a doping concentration of 2/3 or less than the surrounding first semiconductor layer 160 through silicon doping.

제1 반도체층(160)은 도핑 농도의 차이에 따라 로우 도핑층(low doped layer)(105)에 비해 전기 전도도가 상대적으로 높다. 이에 따라, 로우 도핑층(low doped layer)(105)은 전도도가 상대적으로 높은 제1 반도체층(160)(로우 도핑층(low doped layer)(105)의 하부)으로 전자가 균일하게 퍼지도록 하여, 비아홀(121) 주위에만 집중되는 전류가 측면으로 퍼질 수 있도록 할 수 있다.The first semiconductor layer 160 has a relatively higher electrical conductivity than the low doped layer 105 according to the difference in the doping concentration. Accordingly, the low doped layer 105 allows electrons to spread uniformly to the first semiconductor layer 160 (lower portion of the low doped layer 105) having a relatively high conductivity. The current concentrated only around the via hole 121 may be spread to the side surface.

이와 같이, 제1 반도체층(160)의 내부 영역 가운데 비아홀(121)의 가까운 위치에 로우 도핑층(low doped layer)(105)이 형성되면, 비아홀(121)을 통해 주입되는 전류가 측면으로 균일하게 퍼질 수 있게 되어, 비아홀(121) 주위에만 전류가 집중되는 현상을 완화시켜 줄 수 있다.
As such, when the low doped layer 105 is formed at a position close to the via hole 121 among the internal regions of the first semiconductor layer 160, the current injected through the via hole 121 is uniformly laterally. It can be spread, so as to alleviate the phenomenon that the current is concentrated only around the via hole 121.

[제2 [Second 실시예Example ]]

도 3a 는 제2 실시예에 따른 발광 소자(300)의 단면을 나타낸 도면이다. 도 3b 는 변형예에 따른 발광 소자(300)의 단면을 나타낸 도면이다.3A is a diagram illustrating a cross section of the light emitting device 300 according to the second embodiment. 3B is a view illustrating a cross section of the light emitting device 300 according to the modification.

먼저, 도 3a 을 참조하면, 제 2 실시예의 발광 소자(300)는 도전성 기판(110), 제 1 전극층(120), 하나 이상의 비아홀(121), 패시베이션층(130), 제 2 전극층(140), 전극패드(141), 제 2 반도체층(150), 제 1 반도체층(160), 활성층(170), 로우 도핑층(low doped layer)(105), 및 하나 이상의 홀(180) 를 포함한다. First, referring to FIG. 3A, the light emitting device 300 of the second embodiment may include a conductive substrate 110, a first electrode layer 120, one or more via holes 121, a passivation layer 130, and a second electrode layer 140. , An electrode pad 141, a second semiconductor layer 150, a first semiconductor layer 160, an active layer 170, a low doped layer 105, and one or more holes 180. .

도전성 기판(110)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나 이상을 포함하여 형성된 것일 수 있다. 예를 들어, 도전성 기판(110)은 Si와 Al의 합금 형태의 물질로 이루어진 것일 수 있다.The conductive substrate 110 may be formed including any one or more of Au, Ni, Al, Cu, W, Si, Se, GaAs. For example, the conductive substrate 110 may be made of a material in the form of an alloy of Si and Al.

제1 전극층(120)은 도전성 기판(110) 상에 형성되어 있다. 여기서, 제1 전극층(120)은 n형 전극층일 수 있다.The first electrode layer 120 is formed on the conductive substrate 110. Here, the first electrode layer 120 may be an n-type electrode layer.

제1 전극층(120)은 하나 이상의 비아홀(121)을 포함할 수 있다. 비아홀(121)은 제1 전극층(120)으로부터 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)을 관통하고, 제1 반도체층(160)의 일정 영역까지 돌출되도록 형성된 것일 수 있다. The first electrode layer 120 may include one or more via holes 121. The via hole 121 penetrates the second electrode layer 140, the second semiconductor layer 150, and the active layer 170 from the first electrode layer 120, and protrudes to a predetermined region of the first semiconductor layer 160. It may be.

이에 따라, 제1 전극층(120)은, 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)을 관통하고, 제1 반도체층(160)의 일정 영역까지 돌출된 비아홀(121)을 통해 제1 반도체층(160)과 전기적으로 연결될 수 있다. 이때, 제1 반도체층(160)은 비아홀(121)의 상부면과 접촉할 수 있다. Accordingly, the first electrode layer 120 penetrates through the second electrode layer 140, the second semiconductor layer 150, and the active layer 170, and protrudes to a predetermined region of the first semiconductor layer 160. It may be electrically connected to the first semiconductor layer 160 through 121. In this case, the first semiconductor layer 160 may contact the upper surface of the via hole 121.

패시베이션층(130)은, 제1 전극층(120)이 도전성 기판(110) 및 제1 반도체층(160)을 제외한 다른 층과는 전기적으로 절연되도록 제1 전극층(120) 및 비아홀(121) 상에 형성될 수 있다. 보다 구체적으로, 패시베이션층(130)은 제1 전극층(120)과 제2 전극층(370) 사이, 그리고 비아홀(121)의 측벽에 형성되어, 제1 전극층(120)을 제2 전극층(370), 제2 반도체층(150), 및 활성층(170)과 전기적으로 절연시킬 수 있다. 또한, 패시베이션층(130)은 제1 반도체층(160)으로 돌출된 영역의 측벽에도 형성될 수 있다.The passivation layer 130 is formed on the first electrode layer 120 and the via hole 121 such that the first electrode layer 120 is electrically insulated from the other layers except for the conductive substrate 110 and the first semiconductor layer 160. Can be formed. More specifically, the passivation layer 130 is formed between the first electrode layer 120 and the second electrode layer 370, and on the sidewall of the via hole 121, so that the first electrode layer 120 is formed on the second electrode layer 370, The second semiconductor layer 150 and the active layer 170 may be electrically insulated from each other. In addition, the passivation layer 130 may be formed on sidewalls of the region protruding from the first semiconductor layer 160.

제2 전극층(140)은 패시베이션층(130) 상에 형성될 수 있다. 물론, 비아홀(121)이 관통하는 일부 영역들에서는 제2 전극층(140)이 존재하지 않는다. 이러한 제2 전극층(140)은 p형 전극층일 수 있다.The second electrode layer 140 may be formed on the passivation layer 130. Of course, in some regions through which the via hole 121 penetrates, the second electrode layer 140 does not exist. The second electrode layer 140 may be a p-type electrode layer.

제2 전극층(140)은 제2 반도체층(150)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역을 적어도 하나 이상 구비할 수 있다. 이러한 노출 영역 상에는 외부 전원을 제2 전극층(140)에 연결하기 위한 전극패드부(141)가 형성될 수 있다. 이러한 노출 영역 상에는 제2 반도체층(150), 활성층(170), 제1 반도체층(160), 로우 도핑층(380)이 형성되어 있지 않다. 또한, 전극패드부(141)는 제1 실시예의 전극패드부(141) 와 같이, 발광 소자(300)의 모서리에 형성될 수 있는데, 이는 발광 소자(300)의 발광 면적을 최대화하기 위해서이다.The second electrode layer 140 may include at least one region, that is, an exposed region, in which a portion of the interface contacting the second semiconductor layer 150 is exposed. An electrode pad part 141 for connecting an external power source to the second electrode layer 140 may be formed on the exposed area. The second semiconductor layer 150, the active layer 170, the first semiconductor layer 160, and the low doping layer 380 are not formed on the exposed region. In addition, the electrode pad part 141 may be formed at the edge of the light emitting device 300, like the electrode pad part 141 of the first embodiment, in order to maximize the light emitting area of the light emitting device 300.

제2 전극층(140)은 Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, 투명 전도성 산화물을 포함하는 물질로 이루어지는 것일 수 있다. 이는, 제2 전극층(140)이 제2 반도체층(150)과 전기적으로 접촉하기 때문에 제2 반도체층(150)의 접촉 저항을 최소화하는 특성을 가지는 동시에 활성층(170)에서 생성된 빛을 반사시켜 외부로 향하게 함으로써 발광 효율을 높이기 위해서이다.The second electrode layer 140 may be formed of a material including Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, and a transparent conductive oxide. Since the second electrode layer 140 is in electrical contact with the second semiconductor layer 150, the second electrode layer 140 has a property of minimizing contact resistance of the second semiconductor layer 150 and reflects light generated from the active layer 170. This is to increase the luminous efficiency by facing outward.

제2 반도체층(150)은 제2 전극층(140) 상에 형성되고, 활성층(170)은 제2 반도체층(150) 상에 형성되며, 제1 반도체층(160)은 활성층(170) 상에 형성될 수 있다. 이때, 제1 반도체층(160)은 n형 질화물 반도체층이고, 제2 반도체층(150)은 p형 질화물 반도체층일 수 있다. The second semiconductor layer 150 is formed on the second electrode layer 140, the active layer 170 is formed on the second semiconductor layer 150, and the first semiconductor layer 160 is formed on the active layer 170. Can be formed. In this case, the first semiconductor layer 160 may be an n-type nitride semiconductor layer, and the second semiconductor layer 150 may be a p-type nitride semiconductor layer.

활성층(170)은 제1 반도체층(160) 및 제2 반도체층(150)을 구성하는 물질에 따라 다른 물질을 선택하여 형성될 수 있다. 즉, 활성층(170)은 전자 및 전공의 재결합(recombination)에 따른 에너지를 빛으로 변환하여 방출하는 층이므로, 제1 반도체층(160) 및 제2 반도체층(150)의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The active layer 170 may be formed by selecting different materials according to materials constituting the first semiconductor layer 160 and the second semiconductor layer 150. That is, since the active layer 170 is a layer that converts and emits energy due to recombination of electrons and holes into light, energy less than the energy band gap of the first semiconductor layer 160 and the second semiconductor layer 150. It may be formed of a material having a band gap.

로우 도핑층(low doped layer)(105)은 제1 반도체층(160)의 내부에 형성되며, 그 내부 영역 중 비아홀(121)의 상부 영역에 형성될 수 있다. 또한, 제1 반도체층(160) 내에 한 곳 또는 여러 곳에 위치할 수 있으며, 층이 균일하지 않게 형성되더라도 무방하다. 비아홀(121) 과 로우 도핑층(low doped layer)(105)은 서로 맞닿아 있을 수도 있고, 약간의 간격을 두고 형성될 수도 있다. 또한, 로우 도핑층(low doped layer)(105) 은 비아홀(121) 전체가 아닌 일부만을 덮도록 형성될 수도 있다.The low doped layer 105 may be formed in the first semiconductor layer 160, and may be formed in an upper region of the via hole 121 among the inner regions. In addition, the first semiconductor layer 160 may be located at one or several places, and the layer may be formed non-uniformly. The via hole 121 and the low doped layer 105 may be in contact with each other or may be formed at a slight interval. In addition, the low doped layer 105 may be formed to cover only a part of the via hole 121, not the whole.

이러한 로우 도핑층(low doped layer)(105)은 제1 반도체층(160)보다 낮은 도핑 농도를 갖는 것이 바람직하다. 더욱 바람직하게는 실리콘 도핑(Si doping)을 통해 주변의 제1 반도체층(160)보다 2/3이하의 도핑 농도를 가진 것일 수 있다. The low doped layer 105 preferably has a lower doping concentration than the first semiconductor layer 160. More preferably, it may have a doping concentration of 2/3 or less than the surrounding first semiconductor layer 160 through silicon doping.

제1 반도체층(160)은 도핑 농도의 차이에 따라 로우 도핑층(low doped layer)(105)에 비해 전기 전도도가 상대적으로 높다. 이에 따라, 로우 도핑층(low doped layer)(105)은 전도도가 상대적으로 높은 제1 반도체층(160)(로우 도핑층(low doped layer)(105)의 하부)으로 전자가 균일하게 퍼지도록 하여, 비아홀(121) 주위에만 집중되는 전류가 측면으로 퍼질 수 있도록 할 수 있다.The first semiconductor layer 160 has a relatively higher electrical conductivity than the low doped layer 105 according to the difference in the doping concentration. Accordingly, the low doped layer 105 allows electrons to spread uniformly to the first semiconductor layer 160 (lower portion of the low doped layer 105) having a relatively high conductivity. The current concentrated only around the via hole 121 may be spread to the side surface.

이와 같이, 제1 반도체층(160)의 내부 영역 가운데 비아홀(121)의 가까운 위치에 로우 도핑층(low doped layer)(105)이 형성되면, 비아홀(121)을 통해 주입되는 전류가 측면으로 균일하게 퍼질 수 있게 되어, 비아홀(121) 주위에만 전류가 집중되는 현상을 완화시켜 줄 수 있다.As such, when the low doped layer 105 is formed at a position close to the via hole 121 among the internal regions of the first semiconductor layer 160, the current injected through the via hole 121 is uniformly laterally. It can be spread, so as to alleviate the phenomenon that the current is concentrated only around the via hole 121.

제1 반도체층(160) 상단에 위치한 하나 이상의 홀(180)에 의하여 로우 도핑층(low doped layer)(105)으로부터 올라온 전류는 상단에 뚫은 하나 이상의 홀(180) 외곽까지 퍼지게 되어, 전류의 흐름을 좋게 할 수 있다.The current raised from the low doped layer 105 by the one or more holes 180 located on the upper portion of the first semiconductor layer 160 is spread to the outside of the one or more holes 180 drilled on the upper portion, so that the current flows. Can make it good.

하나 이상의 홀(180) 은 아래에 위치한 하나 이상의 비아홀(121) 과 두께 방향으로 정렬될 수도 있다. 홀(180) 의 개수와 비아홀(121) 의 개수가 반드시 일치할 필요는 없다. One or more holes 180 may be aligned in a thickness direction with one or more via holes 121 disposed below. The number of holes 180 and the number of via holes 121 do not necessarily have to match.

도 3b 을 참조하면, 변형예의 발광 소자(300)는 도전성 기판(110), 제 1 전극층(120), 하나 이상의 비아홀(121), 패시베이션층(130), 제 2 전극층(140), 전극패드(141), 제 2 반도체층(150), 제 1 반도체층(160), 활성층(170), 로우 도핑층(low doped layer)(105), 및 SiO2 홀 (190) 를 포함한다. Referring to FIG. 3B, the light emitting device 300 according to the modification may include a conductive substrate 110, a first electrode layer 120, one or more via holes 121, a passivation layer 130, a second electrode layer 140, and an electrode pad ( 141, a second semiconductor layer 150, a first semiconductor layer 160, an active layer 170, a low doped layer 105, and an SiO 2 hole 190.

제 1 반도체층(160) 의 홀이 SiO2 로 채워짐으로써, 광 추출효율을 증대될 수 있다.
Since the holes of the first semiconductor layer 160 are filled with SiO 2, light extraction efficiency may be increased.

도 4a 내지 도4c 는 각각 기존의 발광 소자, 제1 실시예에 따른 발광 소자, 및 제2 실시예에 따른 발광 소자의 전류 분포를 시물레이션한 결과를 나타낸 도면이다.4A to 4C are diagrams showing results of simulation of current distribution of a conventional light emitting device, a light emitting device according to a first embodiment, and a light emitting device according to a second embodiment.

시뮬레이션은 1 m2 의 면적을 기준으로 한 것이며, 각 시뮬레이션 별로 발광 소자의 전류밀도 표준편차를 측정하였다.The simulation is based on an area of 1 m 2 , and the current density standard deviation of the light emitting device was measured for each simulation.

도 4a 를 참조하면, 기존의 발광 소자의 경우 비아홀 근처의 전류 밀도가 높은 것을 알 수 있다. 또한, 전류밀도의 표준 편차는 5.34 (A/cm2) 로 측정된다. Referring to FIG. 4A, it can be seen that in the conventional light emitting device, the current density near the via hole is high. In addition, the standard deviation of the current density is measured as 5.34 (A / cm 2 ).

도 4b 를 참조하면, 제1 실시예에 따른 발광 소자, 즉 로우 도핑층을 포함한 발광 소자에서 비아홀 근처의 전류 밀도가 로우 도핑층을 포함하지 않은 기존의 발광 소자에 비하여 낮아진 것을 알 수 있다. 즉, 전류가 비아홀 근처로 퍼지게 되어, 전류의 흐름이 개선되었다는 것을 알 수 있다. 전류 밀도의 표준 편차는 3.5 (A/cm2) 으로 측정된다. Referring to FIG. 4B, in the light emitting device according to the first embodiment, that is, the light emitting device including the low doping layer, the current density near the via hole is lower than that of the conventional light emitting device without the low doping layer. That is, it can be seen that the current spreads near the via hole, thereby improving the flow of the current. The standard deviation of current density is measured at 3.5 (A / cm2).

도 4c 를 참조하면, 제2 실시예에 따른 발광 소자, 즉 로우 도핑층 및 제 1 반도체층에 홀을 포함한 발광 소자에서 전류 밀도가 더 개선되는 것을 알 수 있다. 전류 밀도의 표준 편차는 2.9 (A/cm2) 으로 측정된다.
Referring to FIG. 4C, it can be seen that the current density is further improved in the light emitting device according to the second embodiment, that is, the light emitting device including a hole in the low doping layer and the first semiconductor layer. The standard deviation of current density is measured as 2.9 (A / cm2).

이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다. As described above, those skilled in the art to which the present invention pertains will understand that the present invention may be implemented in other specific forms without changing the technical spirit or essential features.

그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Therefore, the embodiments described above are to be understood in all respects as illustrative and not restrictive, and the scope of the present invention is indicated by the following claims rather than the above description, and the meaning and scope of the claims And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

200, 300: 발광 소자
110: 도전성 기판
120: 제1 전극층
121: 비아홀
140: 제2 전극층
141: 전극 패드부
160: 제1 반도체층
150: 제2 반도체층
170: 활성층
130: 패시베이션층
105: 로우 도핑층
180: 홀
190: SiO2 200, 300: light emitting element
110: conductive substrate
120: first electrode layer
121: via hole
140: second electrode layer
141: electrode pad portion
160: first semiconductor layer
150: second semiconductor layer
170: active layer
130: passivation layer
105: low doping layer
180: hall
190: SiO 2

Claims (12)

제1 전극층;
상기 제1 전극층 상에 형성된 제2 전극층;
상기 제2 전극층 상에 형성된 제2 반도체층;
상기 제2 반도체층 상에 형성된 활성층;
상기 활성층 상에 형성된 제1 반도체층; 및
패시베이션층을 포함하고,
상기 제1 전극층은, 상기 제2 전극층, 상기 제2 반도체층 및 상기 활성층을 관통하여, 상기 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고,
상기 패시베이션층은, 상기 제1 전극층과 상기 제2 전극층 사이, 및 상기 비아홀의 측벽의 일부에 형성되어 상기 제1 전극층이 상기 제2 전극층, 상기 제2 반도체층, 및 상기 활성층과 절연되도록 배치되고,
상기 제1 반도체층은, 상기 비아홀의 상부 영역에 배치되며, 상기 제1 반도체층보다 낮은 도핑 농도를 갖는 하나 이상의 로우 도핑층을 포함하는 발광 소자.A first electrode layer;
A second electrode layer formed on the first electrode layer;
A second semiconductor layer formed on the second electrode layer;
An active layer formed on the second semiconductor layer;
A first semiconductor layer formed on the active layer; And
Including a passivation layer,
The first electrode layer includes one or more via holes formed through the second electrode layer, the second semiconductor layer, and the active layer to be electrically connected to the first semiconductor layer.
The passivation layer is formed between the first electrode layer and the second electrode layer and on a portion of a sidewall of the via hole so that the first electrode layer is insulated from the second electrode layer, the second semiconductor layer, and the active layer. ,
The first semiconductor layer is disposed in an upper region of the via hole and includes at least one low doping layer having a lower doping concentration than the first semiconductor layer. 제 1 항에 있어서,
상기 제 1 반도체층은 상기 로우 도핑층 상부 영역에 하나 이상의 홀을 포함하는, 발광 소자.The method of claim 1,
And the first semiconductor layer includes one or more holes in an upper region of the low doping layer. 제 2 항에 있어서,
상기 하나 이상의 홀은 SiO2 로 채워진, 발광 소자.The method of claim 2,
Wherein said at least one hole is filled with SiO 2 . 제 2 항에 있어서,
상기 하나 이상의 홀의 일부와 상기 하나 이상의 비아홀은 두께 방향으로 정렬된, 발광 소자. The method of claim 2,
A portion of the one or more holes and the one or more via holes are aligned in the thickness direction. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제2 전극층은 상기 제2 반도체층과 계면을 이루는 표면 중 일부가 노출된 영역을 하나 이상 구비하고,
상기 제2 전극층의 노출된 영역 상에 형성된 전극 패드부를 더 포함하는, 발광 소자.The method according to any one of claims 1 to 4,
The second electrode layer includes one or more regions in which a portion of the surface forming an interface with the second semiconductor layer is exposed.
And an electrode pad portion formed on the exposed area of the second electrode layer. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 로우 도핑층은 상기 제1 반도체층의 도핑 농도보다 2/3 이하의 농도로 도핑된, 발광 소자.The method according to any one of claims 1 to 4,
Wherein the low doping layer is doped at a concentration less than or equal to 2/3 the doping concentration of the first semiconductor layer. 제 1 항에 있어서,
상기 로우 도핑층과 상기 하나 이상의 비아홀 중 적어도 일부가 서로 접촉되는, 발광 소자. The method of claim 1,
Wherein the row doped layer and at least some of the one or more via holes are in contact with each other. 제 2 항에 있어서,
상기 로우 도핑층과 상기 하나 이상의 홀 중 적어도 일부가 서로 접촉되는, 발광 소자.The method of claim 2,
Wherein the row doped layer and at least some of the one or more holes are in contact with each other. 제 1 항에 있어서,
상기 제1 전극층 하면에 배치된 도전성 기판을 더 포함하는, 발광 소자. The method of claim 1,
And a conductive substrate disposed on the lower surface of the first electrode layer. 제 9 항에 있어서,
상기 도전성 기판은, Au, Ni, Al, Cu, W, Si, Se, 및 GaAs 중 하나 이상의 물질을 포함하는, 발광 소자.The method of claim 9,
And the conductive substrate comprises at least one of Au, Ni, Al, Cu, W, Si, Se, and GaAs. 제 1 항에 있어서,
상기 제 1 반도체층은 n 형 반도체층이고, 상기 제 2 반도체층은 p 형 반도체층인, 발광 소자.The method of claim 1,
The first semiconductor layer is an n-type semiconductor layer, and the second semiconductor layer is a p-type semiconductor layer. 제 1 항에 있어서,
상기 제2 전극층은 Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, 투명 전도성 산화물을 포함하는 물질 중 적어도 하나 이상을 포함하는, 발광 소자.The method of claim 1,
The second electrode layer includes at least one or more of a material containing Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, transparent conductive oxide.
KR1020100081601A 2010-08-23 2010-08-23 Light emitting device KR101657631B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100081601A KR101657631B1 (en) 2010-08-23 2010-08-23 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100081601A KR101657631B1 (en) 2010-08-23 2010-08-23 Light emitting device

Publications (2)

Publication Number Publication Date
KR20120018637A true KR20120018637A (en) 2012-03-05
KR101657631B1 KR101657631B1 (en) 2016-09-19

Family

ID=46127848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100081601A KR101657631B1 (en) 2010-08-23 2010-08-23 Light emitting device

Country Status (1)

Country Link
KR (1) KR101657631B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024222A (en) * 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd Gallium nitride compound semiconductor light-emitting element and its manufacture
KR20080035889A (en) * 2006-10-20 2008-04-24 삼성전기주식회사 Nitride semiconductor light emitting diode
JP2008529271A (en) * 2005-01-24 2008-07-31 クリー インコーポレイテッド LED with current confinement structure and rough surface treatment
KR100891761B1 (en) * 2007-10-19 2009-04-07 삼성전기주식회사 Semiconductor light emitting device, manufacturing method thereof and semiconductor light emitting device package using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024222A (en) * 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd Gallium nitride compound semiconductor light-emitting element and its manufacture
JP2008529271A (en) * 2005-01-24 2008-07-31 クリー インコーポレイテッド LED with current confinement structure and rough surface treatment
KR20080035889A (en) * 2006-10-20 2008-04-24 삼성전기주식회사 Nitride semiconductor light emitting diode
KR100891761B1 (en) * 2007-10-19 2009-04-07 삼성전기주식회사 Semiconductor light emitting device, manufacturing method thereof and semiconductor light emitting device package using the same

Also Published As

Publication number Publication date
KR101657631B1 (en) 2016-09-19

Similar Documents

Publication Publication Date Title
KR101761385B1 (en) Light emitting device
KR102031967B1 (en) Light emitting device package
JP5256101B2 (en) Semiconductor light emitting device
KR102075655B1 (en) Light emitting device and light emitting device package
KR20120086876A (en) A light emitting device
KR102075147B1 (en) Light emitting device and light emitting device package
EP2722899A2 (en) Light emitting device
JP2011510493A (en) LED, package structure with LED, and method of manufacturing LED
US8384112B2 (en) Light emitting chip
WO2016015445A1 (en) Led chip and manufacturing method therefor
CN202749409U (en) Gallium nitride light emitting diode capable of enhancing electrode adhesive force
CN102437263A (en) Light-emitting diode (LED) and manufacturing method thereof
TWI591849B (en) Semiconductor light emitting structure and semiconductor package structure thereof
KR20130007127A (en) Semiconductor light emitting device package
US9029904B2 (en) High illumination efficiency light emitting diode
TW201642497A (en) Semiconductor light emitting structure and manufacturing method thereof
KR101657631B1 (en) Light emitting device
CN106784176B (en) A kind of LED chip and preparation method thereof that luminous efficiency is high
CN215578550U (en) LED chip structure
KR101761386B1 (en) Light emitting device
KR102075059B1 (en) Light emitting device and light emitting device package
KR20120006348A (en) Light emitting device
KR102008349B1 (en) Light emitting device and light emitting device package
US8729572B2 (en) Light emitting diode package having a voltage stabilizing module consisting of two doping layers
CN202034407U (en) Led chip structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant